CN101030911B - 信息处理装置 - Google Patents

信息处理装置 Download PDF

Info

Publication number
CN101030911B
CN101030911B CN200710079424.1A CN200710079424A CN101030911B CN 101030911 B CN101030911 B CN 101030911B CN 200710079424 A CN200710079424 A CN 200710079424A CN 101030911 B CN101030911 B CN 101030911B
Authority
CN
China
Prior art keywords
main body
equipment
side interface
body side
information processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710079424.1A
Other languages
English (en)
Other versions
CN101030911A (zh
Inventor
阿部崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101030911A publication Critical patent/CN101030911A/zh
Application granted granted Critical
Publication of CN101030911B publication Critical patent/CN101030911B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25289—Energy saving, brown out, standby, sleep, powerdown modus for microcomputer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25336—Cascaded modules, one module connects to other, I-O, computing expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供了一种信息处理装置。该信息处理装置包括：多个接口，每个接口支持多类设备中的任何一类；以及控制设备的控制器。所述接口和所述控制器被连接起来，以便串行链接在一起。

Description

信息处理装置
技术领域
本发明涉及可连接到多个设备的信息处理装置。
背景技术
用于服务器、个人计算机等等的信息处理装置包括诸如中央处理单元(CPU)、存储器、硬盘驱动器(HDD)和外围组件互连(PCI)插槽(PCI是在美国注册的商标)之类的设备。某些类型的设备可以附接到信息处理装置的主体，并可与该主体脱离。可连接到每个信息处理装置的设备的类型和数目是针对每个信息处理装置设置的。为了改变可连接设备的类型和数目(例如减小存储器的数目和增大HDD的数目)，必须重新设计装置。信息处理装置需要许多种规格。在设计时，为了满足所有需求，必须准备各种类型的装置。
日本专利申请公开No.2005-149100公开了包括多个服务器和一个信号处理单元的服务器系统，该信号处理单元使得服务器能够被利用一组控制台来操作。服务器和信号处理单元经由即插即用型接口与彼此相连，这使得易于改变服务器系统。例如，当某个服务器被新添加到该服务器系统时，无需使当前正在工作的服务器断电。
在传统的服务器系统中，存储器、HDD和PCI插槽分别使用不同类型的接口。因此，当决定装置的规格时，应当设置可连接设备的类型和数目。一旦可连接设备的类型和数目被设置了，就难以改变设置了。换言之，难以扩展设备选择范围。此外，在需要除预定规格外的另一规格时，就应当准备另一装置。
发明内容
本发明的一个目的是提供一种实现较宽的设备选择范围的信息处理装置。
根据本发明的一个方面的一种信息处理装置包括：多个接口，每个接口支持多类设备中的任何一类；以及控制设备的控制器。所述接口和所述控制器被连接起来，以便串行链接在一起。
根据该信息处理装置，可以自由地改变可连接设备的类型和数目。
附图说明
图1是根据示例性实施例的信息处理装置的示例的框图；
图2是根据示例性实施例的信息处理装置的另一示例的框图；
图3是缓冲器电路的框图；
图4是驱动器/接收器电路的框图；以及
图5是根据示例性实施例的信息处理装置的透视图。
具体实施方式
示例性实施例的信息处理装置被应用到多插槽服务器。该信息处理装置包括主体和设备群组，该设备群组包括处理信息的设备和存储信息的设备。设备群组中包括的设备可以附接到主体，并可与主体脱离。可以从设备群组中选择所需的设备，然后将所选设备附接到主体。
图1示出了安装在主板1上的元件、额外的CPU板2、两个存储器板3、两个HDD板4和两个PCI板5。主板1被包括在主体中。板2、3、4和5中的每一个通过主体侧连接器6a和设备侧连接器6b连接到主板1。主板1配备有七个主体侧连接器6a，并且板2、3、4和5中的每一个配备有一个设备侧连接器6b。板2、3、4和5的设备侧连接器6b中的每一个可连接到主体侧连接器6a中的任何一个。
主控制器7和主CPU 8被安装在主板1上。主控制器7被包括在控制可以附接到主体的服务器的控制器中。从CPU 10和CPU 10的缓冲器电路9被安装在CPU板2上。包括随机访问存储器(RAM)的存储器模块12和存储器模块12的缓冲器电路11被安装在每个存储器板3上。HDD 14和HDD 14的缓冲器电路13被安装在每个HDD板4上。PCI-Express连接器16和连接器16的缓冲器电路15被安装在每个PCI板5上(PCI-Express是在美国注册的商标)。主控制器7控制从CPU 10、存储器模块12、HDD 14和PCI-Express连接器16。从CPU 10、存储器模块12、HDD 14和PCI-Express连接器16被包括在前述设备群组中。设备群组还包括其他设备。
信息处理装置包括接口，每个接口支持多类设备中的任何一类。信息处理装置包括提供给主体的多个主体侧接口，以及可连接到包括在设备群组中的相应设备的设备侧接口。示例性实施例的信息处理装置包括七个主体侧接口。为其上安装有相应设备的每个板提供了一个设备侧接口。
每个主体侧接口包括一个主体侧连接器6a。每个设备侧接口包括一个设备侧连接器6b和缓冲器电路9、11、13和15之一。每个设备侧接口可连接到任何一个主体侧接口。彼此相连的主体侧接口和设备侧接口在主体的主板1和连接到连接的设备侧接口的设备之间传送信息。
近来，支持串行高速传送的接口已经开始用于CPU、存储器、HDD、PCI插槽等等。用于这些设备的接口彼此是不同的。传送的信号的电压电平、其频率、位宽度等等是针对每个接口具体固定的。但是，由于它们的传送方法彼此没有很大不同，因此可以使每个接口能够连接到任何一个主体侧接口。
主控制器7和七个主体侧连接器6a被连接起来，以便串行链接在一起。主控制器7连接到某一个(第一)主体侧连接器6a，第一主体侧连接器6a连接到第二主体侧连接器6a，第二主体侧连接器6a连接到第三主体侧连接器6a。这样，主体侧连接器6a串行连接。利用该连接，主控制器7通过缓冲器电路9、11、13和15电连接到设备10、12、14和16。每个主体侧接口连接到设备侧接口中的一个设备侧接口，并与之配对。主体侧接口和设备侧接口的对在主板1和设备10、12、14和16中的每一个之间传送信息。主体侧接口和设备侧接口的对在主板1上顺序传递传送的信息。在信息处理装置中传送的信息是以串行传送方式传送的。图1示出了一对线路，该对线路代表了在从主控制器7到主体侧连接器6a的方向上传送信息的线路和在相反方向上传送信息的线路。在图1中，没有考虑位宽度，并且省略了电源线、控制信号线等等。主体侧连接器6a被包括在上述接口中，每个接口支持多类设备中的任何一类。
如图2所示，只有执行典型信息处理的最低要求设备可被附接到主板1。一个板3、一个板4和一个板5连接到主板1。四个主体侧连接器6a什么也没连接。提供给板3、4和5的三个设备侧连接器6b分别连接到三个主体侧连接器6a，这三个主体侧连接器6a串行连接到主控制器7。
缓冲器电路9、11、13和15具有相同配置。图3示出了该配置。缓冲器电路9、11、13或15包括控制设备10、12、14或16的控制电路21和各自具有切换功能的驱动器/接收器电路19和20。控制电路21通过线路21a向设备10、12、14或16提供输入/输出信号，并从这些设备接收输入/输出信号。驱动器/接收器电路19通过线路19a和19b连接到设备侧连接器6b，驱动器/接收器电路20通过线路20a和20b连接到设备侧连接器6b。
驱动器/接收器电路19可通过线路19a从主控制器7侧接收信息，并且能够通过线路19c向控制电路21提供接收的信息。驱动器/接收器电路19还可通过线路19b向除其上安装有接收信息的驱动器/接收器电路19的板之外的板提供接收的信息。驱动器/接收器电路20可以从除了其上安装有驱动器/接收器电路20的板之外的板接收信息。驱动器/接收器电路20还可通过线路20c从控制电路21接收信息。驱动器/接收器电路20可通过线路20b向主控制器7侧发送接收的信息。
如图4所示，在驱动器/接收器电路19中，线路19a、19b和19c彼此相连，从而形成了三条线路的联结点。开关24a、24b和24c分别被配备在线路19a、19b和19c上。开关控制器24响应于来自主控制器7的指令控制开关24a、24b和24c。开关控制器24控制线路19a和线路19c之间的信息传送，以及线路19a和线路19b之间的信息传送。驱动器/接收器电路20具有与驱动器/接收器电路19相同的配置。
如图5所示，主体包括机箱28，其中包含有主板1。机箱28配备有多个插槽。图5示出了七个插槽30a、30b、30c、30d、30e、30f和30g。每个插槽配备有一个主体侧连接器6a。信息处理装置包括基座，每个基座上安装有从设备群组中选择出来的至少一个设备。每个基座由其上安装有相应设备的板形成(以下将这种板称为“设备安装板”)。每个设备安装板被遮盖以外罩29。图5示出了板2，作为设备安装板的代表。插槽30a至30g具有相同的尺寸。每个设备安装板被容纳在插槽30a至30g中的任何一个之中。图5示出了插槽30d和30g的尺寸。两个插槽具有相同的宽度H、长度L和深度D。当每个设备安装板被容纳在插槽30a至30g中的任何一个之中时，主体侧连接器6a和设备侧连接器6b可与彼此相连。
当在如图1所示的板2、3、4和5连接到主板1的状态下向信息处理装置供电时，控制器7和主CPU 8识别连接的板2、3、4和5。基于该识别，主控制器7访问设备10、12、14和16。从主控制器7发送向缓冲器电路9、11、13和15侧的信息被缓冲器电路9、11、13和15顺序传递。例如，当主控制器7向缓冲器电路15之一发送信息时，从主控制器7发送的信息通过缓冲器电路9、两个缓冲器电路11和两个缓冲器电路13传送。这样，主控制器7可访问设备10、12、14和16中的任何一个。类似地，当在如图2所示的状态下向信息处理装置供电时，主控制器7可访问任何一个设备。
如上所述，在传统服务器的情况下，难以改变可连接到服务器的主体的设备的类型和数目。这要求很高的设计成本。在示例性实施例的信息处理装置中，任何类型的设备都可以附接到主体，并可与主体脱离。换言之，设备选择范围较宽，从而设计所需的成本较低。各自具有不同规格的多个服务器被用于某种类型的服务器系统。将示例性实施例的信息处理装置用于这种系统使得设计服务器系统所需的成本减少。
本申请基于2006年3月3日递交的在先日本专利申请No.2006-057102并要求其优先权，这里通过引用将其全部内容结合进来。
本领域的技术人员易于想到额外的优点和修改。因此，本发明在其更宽的方面不局限于这里示出和描述的具体细节。从而，在不脱离由所附权利要求及其等同物所限定的上位发明概念的精神或范围的情况下，可进行各种修改。

Claims (6)

1.一种信息处理装置，包括：
主体；
设备群组，包括处理信息的设备和存储信息的设备；
多个主体侧接口，这些主体侧接口被提供给所述主体，并且被连接起来，以便串行链接在一起；以及
多个设备侧接口，这些设备侧接口连接到所述设备群组中包括的相应设备，并且其中每一个可连接到所述主体侧接口中的任何一个，其中
所述主体包括主板，所述主板配备有串行链接在一起的多个主体侧连接器，
每个所述主体侧接口包括所述主体侧连接器之一，
每个所述设备侧接口包括设备侧连接器和缓冲器电路，每个缓冲器电路包括控制相应设备的控制电路和具有切换功能的驱动器/接收器电路，并且
每个所述设备侧连接器能够连接到所述主体侧连接器中的任何一个。
2.根据权利要求1所述的信息处理装置，其中
所述主体侧接口中的至少两个中的每一个连接到所述设备侧接口中的一个设备侧接口并与之配对；
所述主体侧接口和所述设备侧接口的对中的每一对在所述主体和连接到所述对之一的设备侧接口的设备之间传送信息；并且
所述主体侧接口和所述设备侧接口的对顺序地传递所传送的信息。
3.根据权利要求2所述的信息处理装置，还包括控制器，其连接到所述主体侧接口以便串行链接在一起，并且控制连接到相应设备侧接口的设备。
4.根据权利要求1所述的信息处理装置，其中所述设备群组包括中央处理单元、随机访问存储器和硬盘驱动器。
5.根据权利要求1所述的信息处理装置，还包括基座，每个所述基座上安装有从所述设备群组中选择出来的至少一个设备，其中
所述主体包括机箱和提供给所述机箱的多个插槽，并且
所述基座中的每一个可被容纳在所述插槽中的任何一个中。
6.根据权利要求5所述的信息处理装置，其中所述插槽具有相同的尺寸。
CN200710079424.1A 2006-03-03 2007-03-05 信息处理装置 Expired - Fee Related CN101030911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006057102 2006-03-03
JP2006057102A JP2007233878A (ja) 2006-03-03 2006-03-03 情報処理装置
JP2006-057102 2006-03-03

Publications (2)

Publication Number Publication Date
CN101030911A CN101030911A (zh) 2007-09-05
CN101030911B true CN101030911B (zh) 2012-12-05

Family

ID=38534558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710079424.1A Expired - Fee Related CN101030911B (zh) 2006-03-03 2007-03-05 信息处理装置

Country Status (3)

Country Link
US (1) US7668985B2 (zh)
JP (1) JP2007233878A (zh)
CN (1) CN101030911B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738972B2 (en) * 2006-06-29 2010-06-15 Honeywell International Inc. Modular shared-memory resource stage driver system for flexible resource linking in an energy conversion system
JP4949176B2 (ja) 2007-09-10 2012-06-06 ソニー株式会社 情報処理装置、記録方法およびコンピュータプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758101A (en) * 1995-07-14 1998-05-26 Alliance Peripheral Systems, Inc. Method and apparatus for connecting and disconnecting peripheral devices to a powered bus
CN1639702A (zh) * 2001-12-19 2005-07-13 英特尔公司 热插拔接口控制方法和装置
US20060041783A1 (en) * 1999-05-11 2006-02-23 Josef Rabinovitz Enclosure for computer peripheral devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461094A (en) * 1987-09-01 1989-03-08 Mitsubishi Electric Corp Cylindrical multilayer printed board
JPH02178753A (ja) * 1988-12-29 1990-07-11 Nissin Electric Co Ltd システムバスのエクステンダ
US5765011A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
JPH05197448A (ja) * 1992-01-22 1993-08-06 Shikoku Nippon Denki Software Kk 無停止型コンピュータのマザーボード
JPH06332796A (ja) * 1993-05-21 1994-12-02 Fuji Xerox Co Ltd 回路基板制御装置
JP3190797B2 (ja) * 1995-02-09 2001-07-23 日本電気株式会社 小型電子機器
JP3248666B2 (ja) 1995-12-22 2002-01-21 オムロン株式会社 データ処理システム
US6212628B1 (en) * 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer
JP2001310281A (ja) 2000-04-27 2001-11-06 Sony Corp コンフィギュレーション取得方法並びに状態検出方法
JP4490077B2 (ja) 2003-11-14 2010-06-23 富士通コンポーネント株式会社 サーバシステム、その信号処理装置、そのサーバ、及びその筐体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758101A (en) * 1995-07-14 1998-05-26 Alliance Peripheral Systems, Inc. Method and apparatus for connecting and disconnecting peripheral devices to a powered bus
US20060041783A1 (en) * 1999-05-11 2006-02-23 Josef Rabinovitz Enclosure for computer peripheral devices
CN1639702A (zh) * 2001-12-19 2005-07-13 英特尔公司 热插拔接口控制方法和装置

Also Published As

Publication number Publication date
CN101030911A (zh) 2007-09-05
US20070225829A1 (en) 2007-09-27
US7668985B2 (en) 2010-02-23
JP2007233878A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
US7246190B2 (en) Method and apparatus for bringing bus lanes in a computer system using a jumper board
CN1812693B (zh) 一种双总线接口电路板组件及其装配方法
US6813662B2 (en) Memory drive having multi-connector and method of controlling the same
US7627709B2 (en) Computer bus power consuming device
EP2146286B1 (en) Converter and control system
US20060294279A1 (en) Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
US20060009048A1 (en) Expansible interface for modularized printed circuit boards
US20070285394A1 (en) Kvm switch system capable of transmitting keyboard-mouse data and receiving video data through single cable
CN101398801B (zh) 扩展内部集成电路总线的方法及装置
JP2013541742A (ja) 動的マルチリンク編集パーティション分割システム及び方法
JP2011166720A (ja) 複数バージョンのｕｓｂと互換性があるマザーボード及び関連方法
CN107391419B (zh) 支持多主机的通用序列汇流排集线设备及车用主机
CN104067248A (zh) 用于根据不同协议的信号的复用器
US20130205059A1 (en) Motherboard comprising expansion connector
US20190370203A1 (en) Switch Board for Expanding Peripheral Component Interconnect Express Compatibility
US7073008B2 (en) Method of function activation on a bridge system
WO2002044913A2 (en) Topology for 66 mhz pci bus riser card system
JP7114286B2 (ja) システム、電子機器および接続制御方法
CN102340517B (zh) 一种具有多主机板的服务器系统
US20040064628A1 (en) Improved backplane with an accelerated graphic port in industrial computer
US6473822B1 (en) Digital signal processing apparatus
EP2573681B1 (en) Electric device with multiple data connection ports
CN101030911B (zh) 信息处理装置
US20060119595A1 (en) Computer system of combining user interface and a display device
US8180945B2 (en) USB add-on module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1111533

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1111533

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20140305