JP4350404B2 - 記録装置及びその制御方法 - Google Patents
記録装置及びその制御方法 Download PDFInfo
- Publication number
- JP4350404B2 JP4350404B2 JP2003100636A JP2003100636A JP4350404B2 JP 4350404 B2 JP4350404 B2 JP 4350404B2 JP 2003100636 A JP2003100636 A JP 2003100636A JP 2003100636 A JP2003100636 A JP 2003100636A JP 4350404 B2 JP4350404 B2 JP 4350404B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- recording
- host
- recording apparatus
- dma request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/18—Conditioning data for presenting it to the physical printing elements
- G06K15/1801—Input data handling means
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
Description
【発明の属する技術分野】
本発明は、ホストから受信するデータに基づいて記録を行う記録技術に関するものである。
【0002】
【従来の技術】
近年、ホストコンピュータ(以下、ホスト)と、いわゆるプリンタと呼ばれる記録装置間のインタフェースとして広く普及しているものに、ユニバーサルシリアルバス(いわゆるUSB)がある。
【0003】
USBの転送モードにはいくつかの種類があるが、一般的にホスト−プリンタ間のデータ転送には、バルク転送モードを利用する。バルク転送においては、ホストから転送されるデータは、特定の複数バイト毎にまとめられたパケット単位で転送される。プリンタ側は、転送されてきたパケットに対して正しく受信されればACK信号を返送し、何らかの理由により受信できない場合は、NACK信号を返送する。
【0004】
ホスト側は、ACK信号が返送された場合は次のデータを送信し、NACK信号が返送された場合はもう一度同じデータをプリンタに送信する。この制御によりデータの転送を保証する。
【0005】
また、これとは独立して、ホストはプリンタに対して現在のプリンタの状況を知らせるよう要求するステータス応答要求をプリンタへ送信する。プリンタ側は、このステータス応答要求を受信すると、正常である、エラー発生等の現在のプリンタの状況を返送する。一般的に、このステータス要求シーケンスは、一定時間間隔で行われる。
【0006】
さて、プリンタ側がデータを受け取れない要件として、プリンタ内部の受信バッファがいっぱいになった場合がある。さらに、この受信バッファがいっぱいになる条件としては、長時間のヘッドクリーニングが行われた場合、記録ヘッドが昇温しすぎて冷却期間が必要な場合と、プリンタに紙、またはインクが無くてプリントできない場合、プリンタが紙詰まりを起こしてプリントできない場合等があげられる。
【0007】
このうち前者2つは、エラーではなく、処理が終われば、再びプリント処理を継続するが、後者2つはエラーであり、ユーザに何らかの処理を強いるものである。
【0008】
ここで、最近のWINDOWS(登録商標)系のOSを搭載しているホストでは、このNACK信号の返送期間が長い場合、タイムアウトエラーのダイアログをホスト上で表示する。
【0009】
しかしながら、前述したようにNACK信号の返送が長い条件として、エラーではないクリーニング処理等も含まれる。
【0010】
【発明が解決しようとする課題】
上記従来の制御方法においては、前述したようにNACK信号の返送が長い条件として、エラーではないクリーニング処理等も含まれ、この場合でもユーザがタイムアウトエラーのダイアログをホスト上で認識すると、プリントをキャンセルしてしまう場合がある。
【0011】
これを回避するために、ホストが周辺機器の状態を把握するまでは、上記ダイアログをホストが発生させないよう、連続したNACK信号の返送期間が長くなりすぎないようにする必要がある。
【0012】
USBとは異なるシリアルインタフェースにおいては、RS−232Cの例として特開平10−333856にあるように、DTR信号を利用して機器の稼働状態を監視するための状態信号が用意されているが、USBインタフェースにはそのような状態信号はない。
【0013】
さらに、USBのインタフェース回路は基本的な回路を複数のベンダー(インシリコン社、NEC社等)が開発しており、記録装置の設計者は、そのインタフェース回路用マクロを組み込み、記録装置の回路設計を行っている。しかしながら、USBのインタフェース回路には、RS−232Cで用意されているような状態信号をマクロに組み込む機能はなく、また変更も許されていない。
【0014】
本発明は上記の課題を解決するためになされたものであり、装置構成を変更することなく、ホストにおけるタイムアウトを防止し、かつ装置のデータ受信を効率的に制御することができる記録技術を提供することを目的とする。
【0015】
【課題を解決するための手段】
ホストから受信するデータに基づき、記録ヘッドを用いて記録を行う記録装置であって、
前記ホストからデータを受信すると、前記ホストへACK信号またはNACK信号の送信を行うインターフェース手段と、
前記インターフェース手段が受信したデータを受信バッファへ転送する転送手段と、
前記判断手段が前記メンテナンス状態であると判断すると、前記ホストが前記記録装置に対して設定するタイムアウト時間よりも短い時間で、前記受信したデータの前記受信バッファへの転送タイミングを遅延する制御を間欠的に行うことで、前記タイムアウト時間よりも短い時間で、前記ホストに対する前記NACK信号が間欠的に出力されるように制御する制御手段と
を備える。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施形態を詳細に説明する。
【0017】
<実施形態1>
図1は本発明を適用可能なインクジェット記録装置の概略を示す斜視図である。
【0018】
このインクジェットプリンタは、カラープリント、白黒モノカラープリントの両方が可能な構成を示しているが、白黒モノカラープリント専用装置として考える場合には、以下の説明で示すブラックインクを吐出するノズルのみを記録ヘッドに配置した構成となる。
【0019】
記録装置1の給紙位置に挿入された記録媒体105は、送りローラ106によって矢印P方向に送られ、記録ヘッド104の記録可能領域へ搬送される。記録可能領域における記録媒体105の下部には、プラテン107が設けられている。キャリッジ101は、2つのガイド軸102と103によって、それらの軸方向に沿う方向に移動可能となっており、不図示のDCモータの駆動により、記録領域を含む走査領域を、主走査方向である矢印Q1、Q2で示す方向に沿って往復走査する。1回の主走査が終了すると、記録媒体を矢印P方向である副走査方向に一定量だけ送り次の主走査に備える。これらの主走査と副走査を繰り返し1頁の記録動作を行う。
【0020】
尚、主走査方向の記録幅については、装置の設計上、機構的に記録ヘッド104を走査可能な領域が決まっており、その走査領域に対応して最大の記録幅が装置によって決まっている。従って、記録装置における記録ヘッド104の走査領域によって決まる記録幅の記録媒体105、もしくはその記録幅よりも小さい記録媒体105に対して記録が行えるよう構成されている。
【0021】
図1において、キャリッジ101に搭載された記録ヘッド104は、インクを吐出可能な吐出口(記録素子)とインクを収容するインクタンクを含む構成である。また、記録ヘッド104の吐出口は下方に位置する記録媒体105にインクを吐出して記録するようにキャリッジ101上に搭載されている。
【0022】
また、108はスイッチ部と表示部からなる操作パネルであり、スイッチ部は記録装置1の電源のオン/オフの切り替えや各種記録モードの設定等に使用され、表示部は記録装置1の各種状態を表示可能に構成されている。
【0023】
記録ヘッド104の構成は、イエロー(Y)、マゼンタ(M)、シアン(C)、ブラック(Bk)の4色を記録可能であり、Y、M、Cの吐出口の数は、例えば、各128個、Bkは320個である。各色の吐出口の配置ピッチは副走査方向に対して1/600インチであり、約42ミクロンである。記録ヘッド104の駆動周波数は、通常は15kHzであり、主走査方向に対して600インチの密度で記録動作可能である。従って、記録動作時のキャリッジの主走査速度は、通常は25インチ/秒である。
【0024】
尚、キャリッジ101の後部には、例えば、600dpi周期のスリットを有したリニアエンコーダ(不図示)が設けられている。機械コントロール部404(図3)によって、機械部405のキヤリッジモータを動作させ、キャリッジ101を主走査方向(図1のQ1、Q2で示す方向)に沿って往復動作させる。
【0025】
また、キャリッジ101を駆動するキャリッジモータは、例えば、DCモータであり、通常の記録動作ではリニアエンコーダを利用してキャリッジ101の後部の光学センサで、キャリッジ101の位置あるいはキャリッジ101の移動速度を検出し、DCサーボ制御によりキャリッジ101の走査速度を一定に保つように構成されている。
【0026】
図2は本発明の実施形態1における記録システムの主構成を示すブロック図である。
【0027】
記録装置1において、2はシリアルインタフェース回路であり、ホスト100から受信するシリアルデータをパラレルデータに変換して、FIFO2aに格納する。また、DMA要求信号発生回路5に対してREQ1信号を送信し、データバスを介してFIFO2aの受信データをDMA要求信号発生回路5へ送信する。その後、DMA要求信号発生回路5からREQ1信号に対するACK1信号を受信する。
【0028】
尚、このシリアルインターフェース回路2は、組み込み用のインターフェースマクロである。また、FIFO2aは、例えば、64バイトのサイズのバッファを2つ有し、ホスト100から送られた記録データを格納する。このバッファから1バイトづつDMA要求信号発生回路5に送信する。このシリアルインターフェース回路2は市販されているマクロである。
【0029】
5はDMA要求信号発生回路であり、シリアルインタフェース回路2からREQ1信号を受信した後、受信データをデータバスを介して受信する。そして、CPU3から受信する間引き受信有効信号に基づいて、そのREQ1信号に対するACK1信号をシリアルインタフェース回路2へ送信する。また、DMA要求調停回路&メモリコントローラ6に対してREQ2信号を送信し、アドレス信号とともにデータバスを介してシリアルインタフェース回路2からの受信データをDMA要求調停回路&メモリコントローラ6へ送信する。その後、DMA要求調停回路&メモリコントローラ6からREQ2信号に対するACK2信号を受信する。
【0030】
6はDMA要求調停回路&メモリコントローラであり、メモリ4のメモリ制御を管理し、DMA要求信号発生回路5で受信したアドレス信号に対応する受信データをデータバスを介してメモリ4へ送信する。また、アドレス信号や受信データ以外の各種制御信号をメモリ4へ送信する。
【0031】
4はメモリであり、DMA要求調停回路&メモリコントローラ6から受信した受信データを記憶する受信バッファ4aを有し、受信したアドレス信号が示すアドレス位置に受信データを受信バッファ4aに記憶する。
【0032】
尚、この受信バッファ4aのサイズは、例えば、64kバイトのサイズである。
【0033】
受信バッファ4aに蓄えられた記録データは、CPU3の管理下において、記録ヘッド104が主走査した時に記録を行うためのデ−タに加工され、ランダムアクセスメモリ(RAM)403内のプリントバッファ4030に記憶される。プリントバッファ4030は、記録ヘッド104による記録に用いられるデータを格納するものであり、プリントバッファ4030に格納されたデータを記録ヘッド104へ転送することで記録が行われる。図2に示す例では、RAM403の記憶領域内にプリントバッファ4030用の領域が確保されている。
【0034】
プリントバッファ4030のデ−タは、記録ヘッドコントロール部410により記録ヘッド104に転送され、記録ヘッド104を制御して文字や画像のデ−タを記録する。また、記録ヘッドコントロール部410は、記録ヘッド104の状態を示す温度情報等を検出してCPU3に送り、記録ヘッドコントロール部410にその情報を伝達し、記録ヘッド104の駆動を制御する。
【0035】
機械コントロール部404は、CPU3からの指令によりキャリッジモータやラインフィードモータ等の機械部405を駆動制御する。
【0036】
センサ/SWコントロール部406は、各種センサやSW(スイッチ)からなるセンサ/SW部407からの信号をCPU3に送信する。
【0037】
表示素子コントロール部408は、CPU3からの指令により、表示パネル群のLEDや液晶表示素子等からなる表示部409を制御するよう構成されている。
【0038】
ROM411は、記録装置1の各種制御を実行するための各種制御プログラムや各種設定データ等のデータを記憶しており、CPU3は、この各種制御プログラムや各種設定データを適宜RAM403に読み込み実行することで、記録装置1の各種制御を実行する。
【0039】
尚、ホスト100と記録装置1とを接続するインタフェースは、例えば、USBである。また、これに限定されず、ACK、NACKを用いる方法であれば、インタフェースの種類として、IEEE1394、IrDA、ブル−トゥース等を用いても構わない。更に、これ以外にも、ホスト100と記録装置1を有線/無線で接続し、データ転送可能なインタフェースであればどのようなものでも良い。加えて、ホスト100と記録装置1双方にネットワークインタフェースを搭載して、イーサネット(登録商標)等のネットワークを介してデータ転送を実現しても良い。
【0040】
また、ホスト100は、例えば、パーソナルコンピュータやワークステーション等の汎用コンピュータで実現され、汎用コンピュータに搭載される標準的な構成要素(例えば、CPU、RAM、ROM、ハードディスク、外部記憶装置、ネットワークインタフェース、ディスプレイ、キーボード、マウス等)を有しているが、これに限定されるものではなく、本発明を実現する構成要素であればどのようなものでも良い。また、図1に示される各構成要素は、ホスト100内部のROMや外部記憶装置に記憶されるプログラムがCPUによって実行されることによって実現されても良いし、専用のハードウエアで実現されても良い。
【0041】
図3は本発明の実施形態1における記録システムの主要な信号の動作を示すタイミングチャートである。
【0042】
まず、ホスト100と記録装置1間の通常のデータ転送について説明する。
【0043】
ホスト100から出力されたシリアルデータは、記録装置1のシリアルインタフェース回路2によってシリアル/パラレル変換された後、シリアルインタフェース回路2の内部にあるFIFOバッファ2aに蓄えられる。
【0044】
シリアルインタフェース回路2がデータ転送開始可能状態になると、DMA要求信号発生回路5へのデータ転送を開始する。ここでのデータ転送は、REQ/ACK信号によるハンドシェークによる。具体的には、データバスを有効な受信データにセットした後、REQ1信号を有効にする。
【0045】
DMA要求信号発生回路5は、REQ1信号をシリアルインタフェース回路2から受信する。そして、データ受信可能な状態ならば、データバス上のデータを内部でラッチし、ACK1信号をシリアルインタフェース回路2へ返送する。
【0046】
上記手順を繰り返して、シリアルインタフェース回路2から、DMA要求信号発生回路5へデータが順次転送される。
【0047】
次に、DMA要求信号発生回路5は、記録装置1のメモリ4の中にある受信バッファ4aにデータを書き込ませるための制御を行う。ここでも、データ転送はREQ/ACK信号によるハンドシェークである。具体的には、DMA要求信号発生回路5は、受信したデータをデータバスにセットし、内部で生成したアドレスデータをアドレスバスにセットすると、REQ2信号を有効にする。
【0048】
DMA要求調停回路&メモリコントローラ6は、REQ2信号をDMA転送要求信号発生回路5から受信する。そして、他のDMA要求ブロックからのREQ信号と調停を行った後、REQ2信号によるDMA処理が可能になるとACK2信号をDMA転送要求信号発生回路5に返送し、同時にメモリ4に対して実際の書込動作を行う。
【0049】
以上説明した手順により、シリアルインタフェース回路2からDMA要求調停回路&メモリコントローラ6を介して、メモリ4の受信バッファ4aにデータが書き込まれる。
【0050】
次に、CPU3が間引き受信有効信号を有効にした場合の動作について説明する。
【0051】
記録装置1のCPU3は、記録装置1の状態を監視し、当該記録装置1が所定状態にある場合、例えば、メンテナンス動作中(例えば、記録ヘッド104のクリーニング動作中、記録ヘッド104の昇温による冷却動作中、記録剤(インク)の供給動作中)である場合には、間引き受信有効信号をCPU3からDMA要求信号発生回路5へ入力する。
【0052】
DMA転送要求信号発生回路5は、この間引き受信有効信号が有効になった場合は、ACK1信号をシリアルインタフェース回路2へ返送するタイミングを、図4に示すような予め設定された一定時間T1(例えば、10msec)を遅らせて返送する遅延制御を行う。
【0053】
このような遅延制御を行うことで、シリアルインタフェース回路2からDMA転送要求信号発生回路5へのデータ受信タイミングが遅延する。この遅延が発生すると、シリアルインタフェース回路2がデータをホスト100から受信できなくなり、最終的にNACK信号をホスト100へ返送する。
【0054】
但し、間引き受信有効信号が常に有効であると、ある一定時間後からは、NACK信号が常にホスト100へ返送されてしまう。そのため、間引き受信有効信号は間欠的に有効にすることが望ましい。
【0055】
次に、図2のDMA要求信号発生回路5の詳細構成について、図7を用いて説明する。
【0056】
図7は本発明の実施形態1のDMA要求信号発生回路5の詳細構成を示す図である。
【0057】
尚、図7は、図2の主構成におけるDMA要求信号発生回路5の詳細構成とその周辺回路の一部を示している。
【0058】
記録装置1を動作させるために、DMA要求信号発生回路5は、例えば、インターフェース(I/F)用DMA要求信号発生回路50、記録ヘッド104を駆動するための記録ヘッド用DMA要求信号発生回路51、キャリッジモータ等の記録装置1内の各種モータを駆動するためのモータ用DMA要求信号発生回路52、記録データのインデックス(index)処理(多値データ(インデックスデータ)から2値データへ変換するための処理)を行うためのindex用DMA要求信号発生回路53、ラスター形式の記録データをカラム形式の記録データに並べ替える(HV変換)ためのHV変換用DMA要求信号発生回路54で構成される。
【0059】
尚、これらの各種DMA要求信号発生回路50〜54はそれぞれ、処理対象の構成要素を制御するための制御ブロックを備えている。例えば、記録ヘッド用DMA要求信号発生回路51は、記録ヘッド104の制御ブロックを備えている。この制御ブロックでは、例えば、記録ヘッド104の駆動信号を生成する。また、モータ用DMA要求信号発生回路52は、キャリッジモータ等の各種モータの制御ブロックを備えている。この制御ブロックでは、キャリッジモータ等の各種モータの駆動信号を生成する。
【0060】
そして、各DMA要求信号発生回路は、DMA処理が必要になった時には、DMAを実行するためのリクエスト信号を出力する。具体的には、I/F用DMA要求信号発生回路50はREQ2信号を出力する。記録ヘッド用DMA要求信号発生回路51はREQ21信号を出力する。モータ用DMA要求信号発生回路52はREQ22信号を出力する。index用DMA要求信号発生回路53はREQ23信号を出力する。HV変換用DMA要求信号発生回路54はREQ24を出力する。
【0061】
記録装置1が、ホスト100から記録データを受信して記録動作を行う場合には、記録ヘッド104の制御、モータの制御、記録データの並べ替え処理等を効率良く行えるように、各DMA要求信号発生回路からDMA要求信号(REQ2〜REQ24)をうけて、DMA要求調停回路&メモリコントローラ6は、それらの各種DMA要求信号の調停処理とメモリアクセスを行う。
【0062】
尚、この調停処理は、各DMA要求信号に付与されている優先度に基づいて実行する。
【0063】
そして、上述したように、間引き受信有効信号をうけたIF用DMA要求信号発生回路50は、REQ2信号の出力タイミングを遅延させるか、ACK1信号の出力タイミングを遅延させることで、ホスト100からの記録データ受信タイミングを遅延させることができる。
【0064】
尚、記録データ受信タイミングを遅延する方法としては、DMA要求調停回路&メモリコントローラ6において、ACK2信号のみ遅延させるように設計することも可能である。しかしながら、DMA要求調停回路&メモリコントローラ6は、その動作として複数種類のDMA要求信号を受信し、それらの調停を行っているので、この動作に加えて、記録データ受信タイミングを遅延させるための動作を行うと、その動作内容がより複雑になってしまう。そこで、実施形態1では、上述のような方法で、記録データ受信タイミングを遅延させるようにしている。
【0065】
以上説明したように、実施形態1によれば、プリンタ1の状態によって、ホスト100からのデータが受信不可能になる前に、DMA要求信号発生回路5に間引き受信有効信号を入力し、結果的にインタフェース回路2よりNACK信号をホスト100へ発生させる制御を行う。これにより、ダイアログを表示させる判断基準となるタイムアウト時間を超えないように一定時間、一定間隔でホスト100からデータ受信を行うことが可能となり、ホスト100上で不必要なエラーダイアログが表示されることを防ぐことができる。
【0066】
<実施形態2>
実施形態1では、記録装置1内のメンテナンス動作の発生の有無に基づいて、間引き受信有効信号を生成して、ホスト100から受信するデータの受信タイミングを制御したが、これに限定されるものではない。例えば、記録装置1内の受信バッファ4aの空き容量に基づいて、間引き受信有効信号を生成して、ホスト100からのデータ受信タイミングを制御するようにしても良い。
【0067】
図5は本発明の実施形態2における記録システムの構成を示すブロック図である。
【0068】
この図5では、実施形態1の図2の構成に対し、メモリ4内の受信バッファ4aの空き容量を検出する検出回路7と、検出した空き容量値と一定値とを比較する比較器8が追加されている。この比較器8より、間引き受信有効信号がDMA要求信号発生回路5に出力される。比較器8には、CPU3よりあらかじめ設定値を設定しておく。特に、比較器8は検出した空き容量値と一定値とを比較し、その比較の結果、検出した空き容量値が一定値より小さい場合に間引き受信有効信号を出力する。この場合も、間引き受信有効信号は、間欠的に有効になることが望ましい。
【0069】
また、実施形態2では、間引き受信有効信号が発生時に、ACK1信号を遅らせる遅延制御を行っているが、これに限定されることなく、例えば、REQ2信号を有効にするタイミングを遅らせても良い。
【0070】
以上説明したように、実施形態2によれば、受信バッファ4aの空き容量に基づいて、実施形態1と同様な、ホスト100からのデータ受信タイミングを制御することで、受信バッファ4aのオーバフローを防止しながら、ホスト100上で不必要なタイムアウトエラーダイアログが表示されることを防ぐことができる。
【0071】
尚、上記実施形態1や2では、記録装置の例として、インクジェット方式の記録装置を例に挙げて説明したが、これに限定されない。つまり、記録装置の状態に基づいて、ホストからのデータ受信タイミングを遅延させる(単位時間当たりのデータ受信量を抑制させる)ことが可能な信号を生成するインタフェースを有する記録装置であれば、レーザビーム方式、熱転写方式等の他の記録方式の記録装置に本発明を適用することができる。
【0072】
また、このデータ受信タイミングの制御は、具体的には、ホストが記録装置に対して設定するデータ転送に係るタイムアウト時間よりも短い時間で、インタフェースが有するデータ受信タイミングを制御可能な制御信号を間欠的にホストへ送信する。このようにすることで、ホストがタイムアウトと判断しないように制御しながら、ホストから好適なタイミングでデータ受信を継続することができる。
【0073】
最後に、実施形態1や2の記録装置1で実行される処理について、図6を用いて説明する。
【0074】
図6は本発明の実施形態における記録装置で実行される処理を示すフローチャートである。
【0075】
まず、ステップS101で、CPU3は記録装置1の状態の監視を行う。ステップS102で、監視の結果、記録装置1が状態が所定状態であるか否かを判断する。尚、この所定状態とは、上述のメンテナンス動作中や、受信バッファ4aの空き容量が所定値以下であるような、ホスト1からのデータ受信によっては、ホスト1がタイムアウトを判断するような状況が発生する可能性がある状態である。
【0076】
ステップS102において、記録装置の状態が所定の状態でない場合(ステップS102でNO)、ステップS106に進み、ホスト1から通常のデータ受信動作を実行する。一方、記録装置の状態が所定の状態である場合(ステップS102でYES)、ステップS103に進み、CPU3は、間引き受信有効信号を生成して、DMA要求信号発生回路5へ入力する。
【0077】
ステップS104で、間引き受信有効信号に基づいて、DMA要求信号発生回路5のACK1信号の出力が制御され、これにより、シリアルインタフェース回路2より制御信号(NACK信号)がホスト1へ出力される。
【0078】
ステップS105で、CPU3は、所定時間経過後も、記録装置1の状態が所定状態であるか否かを判断する。尚、この所定時間とは、上述した理由から、ホスト1のタイムアウト時間よりも短い時間に設定されている。
【0079】
ステップS105において、所定状態である場合(ステップS105でYES)、ステップS103に戻り、CPU3は、再度、間引き受信有効信号を生成して、DMA要求信号発生回路5へ入力する。一方、所定状態でない場合(ステップS105でNO)、ステップS106に進み、ホスト1から通常のデータ受信動作を実行する。
【0080】
以上説明した実施形態1及び2における、記録装置の制御は、パーソナルコンピュータ等の情報処理装置でもって実現できるし、その機能を実現する手順としての方法の発明として捉えることができる。また、コンピュータにより実現できるわけであるから、本発明はそれぞれの装置で実行されるコンピュータプログラム、更には、そのコンピュータプログラムを格納し、コンピュータが読み込めるCD−ROM等のコンピュータ可読記憶媒体にも適用できるのは明らかであろう。
【0081】
従って、上記実施形態1及び2に係る実施態様を列挙すると、次の通りである。すなわち、記録装置及びその制御方法、プログラムは、次のようになる。
<実施態様1> ホストから受信するデータに基づいて記録を行う記録装置であって、
前記ホストからデータを受信するためのインターフェース手段と、
前記インターフェース手段から受信したデータを受信バッファへ転送する転送手段と、
前記記録装置の状態を判断する判断手段と、
前記判断手段の判断結果に基づいて、前記転送手段の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御手段と
を備えることを特徴とする記録装置。
【0082】
<実施態様2> 前記制御手段は、前記ホストが当該記録装置に対して設定するデータ転送に係るタイムアウト時間よりも短い時間で、ホストに対して応答信号を出力する
ことを特徴とする実施態様1に記載の記録装置。
【0083】
<実施態様3> 前記転送手段は、DMA転送によりデータを前記受信バッファへ転送するためのDMA要求信号発生回路とDMA要求調停回路を含む
ことを特徴とする実施態様1に記載の記録装置。
【0084】
<実施態様4> 前記転送手段の転送タイミングの遅延は、前記DMA要求信号発生回路が出力する制御信号の出力タイミングを遅延させることで行う
ことを特徴とする実施態様3に記載の記録装置。
【0085】
<実施態様5> 前記DMA要求調停回路は、複数のDMA要求信号発生回路からの各DMA要求信号を受信し、受信した各DMA要求信号の調停処理を実行する
ことを特徴とする実施態様3に記載の記録装置。
【0086】
<実施態様6> 前記判断手段は、当該記録装置の状態として、当該記録装置内のメンテナンス動作の発生の有無を判断する
ことを特徴とする実施態様1に記載の記録装置。
【0087】
<実施態様7> 前記判断手段は、前記記録装置の状態として、記録装置側の受信バッファの空容量が一定値以下であるか否かを判断する
ことを特徴とする実施態様1に記載の記録装置。
【0088】
<実施態様8> ホストから受信するデータに基づいて記録を行う記録装置の制御方法であって、
前記ホストからデータを受信するためのインターフェース部から受信したデータを受信バッファへ転送する転送工程と、
前記記録装置の状態を判断する判断工程と、
前記判断工程の判断結果に基づいて、前記転送工程の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御工程と
を備えることを特徴とする記録装置の制御方法。
【0089】
<実施態様9> ホストから受信するデータに基づいて記録を行う記録装置の制御を実現するプログラムであって、
前記ホストからデータを受信するためのインターフェース部から受信したデータを受信バッファへ転送する転送工程のプログラムコードと、
前記記録装置の状態を判断する判断工程のプログラムコードと、
前記判断工程の判断結果に基づいて、前記転送工程の転送タイミングを遅延させることで、前記ホストからのデータ受信タイミングを制御する制御信号の前記ホストへの送信を制御する制御工程のプログラムコードと
を備えることを特徴とするプログラム。
【0090】
尚、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラム(実施形態では図に示すフローチャートに対応したプログラム)を、システム或いは装置に直接或いは遠隔から供給し、そのシステム或いは装置のコンピュータが該供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。その場合、プログラムの機能を有していれば、形態は、プログラムである必要はない。
【0091】
従って、本発明の機能処理をコンピュータで実現するために、該コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【0092】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等、プログラムの形態を問わない。
【0093】
プログラムを供給するための記録媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、MO、CD−ROM、CD−R、CD−RW、磁気テープ、不揮発性のメモリカード、ROM、DVD(DVD−ROM,DVD−R)などがある。
【0094】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、該ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるWWWサーバも、本発明に含まれるものである。
【0095】
また、本発明のプログラムを暗号化してCD−ROM等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【0096】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているOSなどが、実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現され得る。
【0097】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現される。
【0098】
【発明の効果】
以上説明したように、本発明によれば、装置構成を変更することなく、ホストにおけるタイムアウトを防止し、かつ装置のデータ受信を効率的に制御することができる記録技術を提供できる。
【図面の簡単な説明】
【図1】本発明を適用可能なインクジェット記録装置の概略を示す斜視図である。
【図2】本発明の実施形態1における記録システムの主構成を示すブロック図である。
【図3】本発明の実施形態1における記録システムの主要な信号の動作を示すタイミングチャートである。
【図4】本発明の実施形態1における記録システムの主要な信号の動作を示すタイミングチャートである。
【図5】本発明の実施形態2における記録システムの構成を示すブロック図である。
【図6】本発明の実施形態における記録装置で実行される処理を示すフローチャートである。
【図7】本発明の実施形態1のDMA要求信号発生回路5の詳細構成を示す図である。
【符号の説明】
1 記録装置
2 シリアルインタフェース回路
2a FIFO
3 CPU
4 メモリ
4a 受信バッファ
5 DMA要求信号発生回路
6 DMA要求調停回路&メモリコントローラ
7 検出回路
8 比較器
100 ホスト
104 記録ヘッド
401 受信バッファ
403 RAM
4030 プリントバッファ
404 機械コントロール部
405 機械部
406 センサ/SWコントロール部
407 センサ/SW部
408 表示素子コントロール部
409 表示部
410 記録ヘッドコントロール部
Claims (7)
- ホストから受信するデータに基づき、記録ヘッドを用いて記録を行う記録装置であって、
前記ホストからデータを受信すると、前記ホストへACK信号またはNACK信号の送信を行うインターフェース手段と、
前記インターフェース手段が受信したデータを受信バッファへ転送する転送手段と、
前記記録装置の状態がメンテナンス状態であるか否かを判断する判断手段と、
前記判断手段が前記メンテナンス状態であると判断すると、前記ホストが前記記録装置に対して設定するタイムアウト時間よりも短い時間で、前記受信したデータの前記受信バッファへの転送タイミングを遅延する制御を間欠的に行うことで、前記タイムアウト時間よりも短い時間で、前記ホストに対する前記NACK信号が間欠的に出力されるように制御する制御手段と
を備えることを特徴とする記録装置。 - 前記インターフェース手段は、USBを用いて送信と受信を行う
ことを特徴とする請求項1に記載の記録装置。 - 前記転送手段は、DMA転送によりデータを前記受信バッファへ転送するためのDMA要求信号発生回路とDMA要求調停回路を含む
ことを特徴とする請求項1に記載の記録装置。 - 前記転送手段の転送タイミングの遅延は、前記DMA要求信号発生回路が出力する制御信号の出力タイミングを遅延させることで行う
ことを特徴とする請求項3に記載の記録装置。 - 前記DMA要求調停回路は、複数のDMA要求信号発生回路からの各DMA要求信号を受信し、受信した各DMA要求信号の調停処理を実行する
ことを特徴とする請求項3に記載の記録装置。 - 前記ホストは、パケット単位でデータを送信し、前記記録装置から前記ACK信号が返送されれば次のデータを送信し、前記記録装置から前記NACK信号が返送されれば同じデータを送信する
ことを特徴とする請求項1に記載の記録装置。 - 前記メンテナンス状態は、前記記録ヘッドのクリーニング動作、前記記録ヘッドの冷却動作、インク供給動作の少なくとも1つを含む
ことを特徴とする請求項1に記載の記録装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003100636A JP4350404B2 (ja) | 2002-04-24 | 2003-04-03 | 記録装置及びその制御方法 |
US10/420,728 US7359077B2 (en) | 2002-04-24 | 2003-04-23 | Printing apparatus, control method therefor, and program |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002122602 | 2002-04-24 | ||
JP2003100636A JP4350404B2 (ja) | 2002-04-24 | 2003-04-03 | 記録装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004001460A JP2004001460A (ja) | 2004-01-08 |
JP2004001460A5 JP2004001460A5 (ja) | 2006-02-02 |
JP4350404B2 true JP4350404B2 (ja) | 2009-10-21 |
Family
ID=29253629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003100636A Expired - Fee Related JP4350404B2 (ja) | 2002-04-24 | 2003-04-03 | 記録装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7359077B2 (ja) |
JP (1) | JP4350404B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AUPP702498A0 (en) * | 1998-11-09 | 1998-12-03 | Silverbrook Research Pty Ltd | Image creation method and apparatus (ART77) |
JP4174264B2 (ja) * | 2002-08-12 | 2008-10-29 | キヤノン株式会社 | 記録装置及びその制御方法 |
JP5041527B2 (ja) * | 2007-08-03 | 2012-10-03 | 株式会社ミマキエンジニアリング | データ転送装置、リクエスト発生装置、及びリクエスト発生方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461701A (en) * | 1992-12-18 | 1995-10-24 | Microsoft Corporation | System and method for peripheral data transfer |
US5581669A (en) * | 1992-12-18 | 1996-12-03 | Microsoft Corporation | System and method for peripheral data transfer |
JPH06295285A (ja) * | 1993-02-15 | 1994-10-21 | Tokyo Electric Co Ltd | インターフェース装置及びこのインターフェース装置を使用したプリンタ |
JPH07273914A (ja) * | 1994-03-30 | 1995-10-20 | Canon Inc | 画像記録装置 |
JP3210167B2 (ja) * | 1994-03-30 | 2001-09-17 | キヤノン株式会社 | 画像記録装置 |
US6068359A (en) * | 1994-11-07 | 2000-05-30 | Canon Aptex Inc. | Printer including a formatter and a printing unit without a memory |
JPH08307617A (ja) * | 1995-05-10 | 1996-11-22 | Canon Inc | 通信装置 |
US5930464A (en) * | 1995-10-23 | 1999-07-27 | Ricoh Company, Ltd. | Apparatus for controlling a direct memory access operation in an image processing apparatus |
US6122699A (en) * | 1996-06-03 | 2000-09-19 | Canon Kabushiki Kaisha | Data processing apparatus with bus intervention means for controlling interconnection of plural busses |
US6952276B2 (en) * | 1997-01-27 | 2005-10-04 | Seiko Epson Corporation | Printer detecting data precisely in response to change in data transmission speed |
US5978866A (en) * | 1997-03-10 | 1999-11-02 | Integrated Technology Express, Inc. | Distributed pre-fetch buffer for multiple DMA channel device |
JPH10333856A (ja) | 1997-06-04 | 1998-12-18 | Seiko Epson Corp | 通信端末およびその制御方法、並びに当該制御プログラムが記録されたコンピュータ読み取り可能な記録媒体 |
US6097499A (en) * | 1997-11-14 | 2000-08-01 | Lexmark International, Inc. | Methods and apparatus for isochronous printing with minimal buffering |
JP4136086B2 (ja) * | 1998-06-30 | 2008-08-20 | 富士通株式会社 | プリンタ制御装置および印刷システム |
US6243778B1 (en) * | 1998-10-13 | 2001-06-05 | Stmicroelectronics, Inc. | Transaction interface for a data communication system |
US6483604B1 (en) * | 1999-02-26 | 2002-11-19 | Nex Press Solutions | Disk-based image storage system and method with prioritized loading and retrieval operations |
JP4242572B2 (ja) * | 2001-02-15 | 2009-03-25 | 株式会社リコー | 画像形成装置 |
-
2003
- 2003-04-03 JP JP2003100636A patent/JP4350404B2/ja not_active Expired - Fee Related
- 2003-04-23 US US10/420,728 patent/US7359077B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004001460A (ja) | 2004-01-08 |
US7359077B2 (en) | 2008-04-15 |
US20030202205A1 (en) | 2003-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310715B2 (ja) | 画像記録装置及びプログラム | |
WO2000058102A1 (fr) | Imprimante | |
US6857718B2 (en) | Printing apparatus, information processing apparatus, control method for them, and program | |
JP3825937B2 (ja) | 情報処理装置及び方法及び記憶媒体、並びに画像形成システム | |
JP4350404B2 (ja) | 記録装置及びその制御方法 | |
EP1727076B1 (en) | Recording apparatus and method of controlling the recording apparatus | |
JP4835323B2 (ja) | 情報処理装置、印刷装置、情報処理方法及びプログラム | |
JP2003305902A (ja) | 記録装置、情報処理装置及びそれらの制御方法、プログラム | |
JP2005208811A (ja) | データ転送装置、データ転送方法、及び記録システム | |
JP3320233B2 (ja) | 記録装置 | |
JP3526383B2 (ja) | 記録装置 | |
JPH08244314A (ja) | プリンタシステム及び該システムにおけるプリンタ及び情報処理装置 | |
JP2003076649A (ja) | データ処理装置および印刷制御装置およびインタフェース選択方法および記憶媒体およびプログラム | |
JP2007156560A (ja) | 情報処理システム、記録装置及びアクセス制御方法 | |
JP3780223B2 (ja) | 複合機、画像データの転送方法、プログラムおよび記憶媒体 | |
JPH0848058A (ja) | プリンタ装置および印字方法 | |
JP3195097B2 (ja) | 出力制御方法および装置 | |
JP3566514B2 (ja) | 記録装置及び信号制御方法 | |
JP2005004478A (ja) | 情報処理システム、情報書き込み装置 | |
JP2006110789A (ja) | 各種インターフェースを備えた印刷装置における解像度の選択 | |
JP4895720B2 (ja) | データ転送装置およびこれを備えた画像形成装置 | |
JP2005053191A (ja) | 記録システム及び記録装置の走査開始タイミング制御方法 | |
JP2003305901A (ja) | 記録装置及び記録制御方法並びに記録システム | |
JP2006281447A (ja) | プリンタ装置、その制御方法、及びその制御プログラム | |
JP2004102445A (ja) | 印刷制御装置及び印刷制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |