CN112248668A - 印刷机的控制方法和装置 - Google Patents

Abstract

本申请提供一种印刷机的控制方法和装置，印刷机包括第一芯片、第二芯片和多个喷头板，第一芯片与第二芯片通过第一串行总线连接，第二芯片与多个喷头板分别通过第二串行总线连接，该方法包括：第一芯片确定待发送的打印相关信息，第一芯片通过第一串行总线向第二芯片发送第一信息，第一信息包括寄存器地址和打印相关信息。寄存器地址为预设寄存器地址，第一信息用于第二芯片根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息。寄存器地址不为预设寄存器地址，第一信息用于第二芯片根据寄存器地址获取对应的指令，根据指令和打印相关信息，执行相应的操作。从而大大减少第一芯片和第二芯片之间的I/O使用数量，节省了I/O资源。

Description

印刷机的控制方法和装置

技术领域

本申请涉及印刷技术领域，尤其涉及一种印刷机的控制方法和装置。

背景技术

喷墨印刷是数字印刷的一种，通过电脑直接控制印刷，以可变、按需、个性化、快速高效的特点广泛应用于印刷各领域。喷墨印刷的喷头宽度有限，宽幅打印需要多个喷头拼接打印。因此，需要对喷墨印刷的多个喷头进行控制，来灵活扩展印刷机的幅宽。

目前，喷墨印刷的打印模组中设置有控制板卡，控制板卡包括主控板和多个喷头板，主控板控制当前打印模组中的所有喷头板，每一个喷头板控制一个喷头。主控板的嵌入式中央处理器(Central Processing Unit，CPU)与主控板的可编程门阵列(FieldProgrammable Gate Array，FPGA)之间通过16个输入/输出(Input/Output，I/O)并行连接，CPU通过FPGA控制喷头板，其中，16个I/O对应16根线，包括8个地址总线，8个数据总线，CPU在和FPGA通信时，通过16个I/O一次并行传输16bit的数据。但是上述方式存在CPU的I/O使用数量多的问题。

发明内容

本申请提供一种印刷机的控制方法和装置，以解决CPU的I/O使用数量多的问题。

第一方面，本申请提供一种印刷机的控制方法，印刷机包括第一芯片、第二芯片和多个喷头板，第一芯片与第二芯片通过第一串行总线连接，第二芯片与多个喷头板分别通过第二串行总线连接，印刷机的控制方法包括：

第一芯片确定待发送的打印相关信息；

第一芯片通过第一串行总线向第二芯片发送第一信息，第一信息包括寄存器地址和打印相关信息；

其中，若打印相关信息需发送给喷头板，则寄存器地址为预设寄存器地址，第一信息用于指示第二芯片根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息；

若打印相关信息需发送给第二芯片，则寄存器地址不为预设寄存器地址，第一信息用于指示第二芯片根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

可选的，第一芯片中集成有串行总线驱动程序，串行总线驱动程序包括第一接口和第二接口，第一芯片通过第一串行总线向第二芯片发送第一信息之前，还包括：

若打印相关信息需发送给第二芯片，则通过第一接口生成第一信息；

若打印相关信息需发送给喷头板，则通过第二接口生成第一信息。

可选的，第一接口为输入输出控制接口，第二接口为读写接口。

可选的，第一串行总线为串行外设接口(Serial Peripheral Interface，SPI)总线，或者双向双线串行(Inter-Integrated Circuit，I2C)总线，或者通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)总线；

第二串行总线为SPI总线，或者I2C总线，或者UART总线。

可选的，第一信息为8*N比特信息，N为大于等于2的整数。

可选的，寄存器地址为8*K比特信息，打印相关信息为8*M比特信息；

其中，K为大于等于2的整数，M为大于等于1的整数。

第二方面，本申请提供一种印刷机的控制装置，印刷机包括第一芯片、第二芯片和多个喷头板，第一芯片与第二芯片通过第一串行总线连接，第二芯片与多个喷头板分别通过第二串行总线连接，第一芯片包括印刷机的控制装置，印刷机的控制装置包括：

处理模块，用于确定待发送的打印相关信息；

通信模块，用于通过第一串行总线向第二芯片发送第一信息，第一信息包括寄存器地址和打印相关信息；

其中，若打印相关信息需发送给喷头板，则寄存器地址为预设寄存器地址，第一信息用于指示第二芯片根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息；

若打印相关信息需发送给第二芯片，则寄存器地址不为预设寄存器地址，第一信息用于指示第二芯片根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

可选的，第一芯片中集成有串行总线驱动程序，串行总线驱动程序包括第一接口和第二接口；

处理模块，还用于在通信模块通过第一串行总线向第二芯片发送第一信息之前，若打印相关信息需发送给第二芯片，则通过第一接口生成第一信息；若打印相关信息需发送给喷头板，则通过第二接口生成第一信息。

可选的，第一接口为输入输出控制接口，第二接口为读写接口。

可选的，第一串行总线为SPI总线，或者I2C总线，或者UART总线；

第二串行总线为SPI总线，或者I2C总线，或者UART总线。

可选的，第一信息为8*N比特信息，N为大于等于2的整数。

可选的，寄存器地址为8*K比特信息，打印相关信息为8*M比特信息；

其中，K为大于等于2的整数，M为大于等于1的整数。

第三方面，本申请提供一种印刷机的控制装置，印刷机包括第一芯片、第二芯片和多个喷头板，第一芯片与第二芯片通过第一串行总线连接，第二芯片与多个喷头板分别通过第二串行总线连接，第一芯片包括印刷机的控制装置，印刷机的控制装置包括：存储器和处理器；

存储器用于存储程序指令；

处理器用于调用存储器中的程序指令执行如本申请第一方面的印刷机的控制方法。

第四方面，本申请提供一种印刷机，包括主控板和多个喷头板，主控板包括第一芯片和第二芯片；第一芯片与第二芯片通过第一串行总线连接，第二芯片与多个喷头板分别通过第二串行总线连接，第一芯片用于执行如本申请第一方面的印刷机的控制方法。

第二芯片用于通过第一串行总线接收来自第一芯片的第一信息；若第一信息中的寄存器地址为预设寄存器地址，则通过第二串行总线向喷头板转发打印相关信息，若第一信息中的寄存器地址不为预设寄存器地址，则根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

第五方面，本申请提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序指令，计算机程序指令被执行时，实现如本申请第一方面的印刷机的控制方法。

本申请提供一种印刷机的控制方法和装置，通过第一芯片确定待发送的打印相关信息，第一芯片通过第一串行总线向第二芯片发送第一信息，第一信息包括寄存器地址和打印相关信息，通过上述方式，能够大大减少第一芯片和第二芯片之间的I/O使用数量，节省了I/O资源。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的印刷机的控制的场景图；

图2为本申请一实施例提供的印刷机的控制方法的流程图；

图3为本申请另一实施例提供的印刷机的控制方法的流程图；

图4为本申请一实施例提供的印刷机的控制装置的结构示意图；

图5为本申请另一实施例提供的印刷机的控制装置的结构示意图；

图6为本申请另一实施例提供的印刷机的控制装置的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

喷墨印刷的喷头宽度有限，宽幅打印需要多个喷头拼接打印。因此，需要对喷墨印刷的多个喷头进行控制，来灵活扩展印刷机的幅宽。目前，喷墨印刷的打印模组中设置有控制板卡，控制板卡包括主控板和多个喷头板，主控板控制当前打印模组中的所有喷头板，每一个喷头板控制一个喷头。主控板的CPU与主控板的FPGA之间通过16个输入/输出(Input/Output，I/O)并行连接，CPU通过FPGA扩展出的多个外设接口控制喷头板，CPU在和FPGA通信时，通过16个I/O一次并行传输16bit的数据。但是上述方式存在CPU的I/O使用数量多的问题。

因此，本申请提供一种印刷机的控制方法和装置，通过CPU和FPGA之间串行连接来控制打印，以解决上述问题。

图1为本申请一实施例提供的印刷机的控制的场景图，如图1所示，包括：印刷机110、控制台120，印刷机110接收控制台120发送的打印相关信息进行打印。印刷机110包括CPU、FPGA和多个喷头板，CPU与FPGA之间有3个I/O接口，通过SPI总线连接，并通过一个SPI驱动程序控制3个I/O接口，3个I/O接口包括发送接口、接收接口、时钟频率接口，其中时钟频率接口用于控制发送的频率。相比现有技术的CPU与FPGA之间通过16个I/O并行连接，I/O的使用数量明显减少，CPU经FPGA控制喷头板，FPGA与多个喷头板分别通过通用异步收发器UART总线连接。通过上述方式，能够大大减少CPU和FPGA之间的I/O使用数量。可选的，由于CPU与FPGA之间是串行连接，时钟频率接口的时钟频率可以提升至19452KHz，甚至更高。相比现有技术使用的时钟频率例如为8000KHz，提高了印刷机内部的通信效率。

下面各申请实施例中，以第一芯片为CPU，第二芯片为FPGA为例进行说明。

图2为本申请一实施例提供的印刷机的控制方法的流程图，本实施例的方法可以应用于印刷机。如图2所示，本实施例的方法包括：

S201、CPU确定待发送的打印相关信息。

本实施例中，CPU分别与FPGA、喷头板之间有各自的通信协议，CPU与FPGA直接进行通信，CPU经FPGA与喷头板进行通信，其中在CPU与FPGA的通信协议中增加专用命令，用于透传CPU与喷头板之间的交互内容。因此，CPU根据接收到的不同的打印相关信息，例如：开始打印、暂停打印、取消打印，确定待发送的不同的打印相关信息。

其中，上述待发送的打印相关信息可以是用户通过控制台向印刷机发送的，或者，是其它设备向执行本方法实施例的印刷机发送的。

S202、CPU通过第一串行总线向FPGA发送第一信息，第一信息包括寄存器地址和打印相关信息。

本实施例中，CPU已经确定了待发送的打印相关信息，CPU通过第一串行总线向FPGA发送的第一信息，第一信息可能是需要FPGA直接执行打印相关信息的操作，也可能是需要经FPGA转发给喷头板的。第一信息包括寄存器地址和打印相关信息，其中，寄存器地址用于标识CPU是发送打印相关信息还是接收打印相关信息、CPU将信息发送给FPGA直接执行打印相关信息的操作还是需要经FPGA发送给喷头板；打印相关信息对应具体的打印相关信息。

若打印相关信息需发送给喷头板，则寄存器地址为预设寄存器地址，第一信息用于指示FPGA根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息。若打印相关信息需发送给FPGA，则寄存器地址不为预设寄存器地址，第一信息用于指示FPGA根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

本实施例中，CPU通过第一串行总线向FPGA发送的第一信息，包含了寄存器地址和打印相关信息，FPGA接收到CPU发送的第一信息，判断第一信息中的寄存器地址是否为预设寄存器地址。如果第一信息中的寄存器地址为预设寄存器地址，则FPGA根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息，该打印相关的信息例如为喷头板上电、喷头板下电或者设置喷头的温度，喷头板接收到该打印相关的信息后执行相应的操作，例如喷头板进行上电、喷头板进行下电或者将喷头的温度设置为30℃。例如：预设寄存器地址为：0x0F00，CPU发送给FPGA的第一信息为24比特，24比特的具体内容为：0x0F0045，其中16比特0x0F00为预存寄存器地址，8比特0x45为具体的打印相关信息，0x0F0045的最高1比特为0，表示写操作，即在预设寄存器地址0x0F00中写入打印相关信息0x45。FPGA接收到CPU发送的第一信息0x0F0045，判断0x0F00为预设寄存器地址，则将0x45通过第二串行总线发送给喷头板。可选的，如果是CPU接收喷头板经FPGA发回的信息，则预设寄存器地址例如可以为：0x8F00，24比特的具体内容可以为：0x8F0046，其中最高1比特为1，表示读操作，即从预设寄存器地址读取打印相关信息0x46。该打印相关的信息例如为打印实际使用的喷头个数，CPU获取到打印实际使用的喷头个数后，将打印实际使用的喷头个数返回给控制台，便于用户查看实际有多少个喷头在打印。

如果第一信息中的寄存器地址不为预设寄存器地址，则FPGA根据寄存器地址，获取对应的指令，该指令例如为开始打印，并根据指令和打印相关信息(例如为作业高度和作业宽度)，执行相应的操作(例如FPGA直接控制喷头板开始按照作业高度和作业宽度进行打印)。例如：CPU发送给FPGA的第一信息为24比特，24比特的具体内容为：0x000123，其中16比特0x0001为寄存器地址，8比特0x23为具体的打印相关信息，0x000123的最高1比特为0，表示写操作，即在寄存器地址0x0001中写入打印相关信息0x23。FPGA接收到CPU发送的第一信息0x000123，判断不为预设寄存器地址，则获取打印相关信息0x23，执行相应的操作。可选的，如果是CPU接收FPGA直接发回的信息，则寄存器地址例如可以为：0x8001，24比特的具体内容可以为：0x800124，其中最高1比特为1，表示读操作，即从寄存器地址读取打印相关信息0x24，该打印相关的信息例如为获取当天打印的最大幅宽，CPU获取到当天打印的最大幅宽后，将当天打印的最大幅宽返回给控制台，便于用户查看当天打印的最大幅宽，并以此为参考进行后续打印幅宽的设置。

可选的，第一串行总线为SPI总线，或者I2C总线，或者UART总线。

本实施例中，第一串行总线用于CPU向FPGA发送第一信息，CPU可以通过SPI总线向FPGA发送第一信息，或者，CPU可以通过I2C总线向FPGA发送第一信息，或者，CPU可以通过UART总线向FPGA发送第一信息。

可选的，第二串行总线为SPI总线，或者I2C总线，或者UART总线。

本实施例中，第二串行总线用于FPGA向喷头板发送打印相关信息，FPGA可以通过SPI总线向喷头板发送打印相关信息，或者，FPGA可以通过I2C总线向喷头板发送打印相关信息，或者，FPGA可以通过UART总线向喷头板发送打印相关信息。

可选的，第一信息为8*N比特信息，N为大于等于2的整数。

本实施例中，第一信息包括寄存器地址和打印相关信息，可以根据实际使用情况扩展为8*N比特信息。例如：若第一信息为16比特信息，则寄存器地址为8比特，打印相关信息为8比特；若第一信息为24比特信息，则寄存器地址为16比特，打印相关信息为8比特。在一种可能的实现方式中，N为3，则第一信息为24比特信息。例如：第一信息为24比特信息0000 00000000 0001 0010 0011，通常用16进制表示，即为0x000123，其中0x0001为寄存器地址，0x23为打印相关信息。

可选的，寄存器地址为8*K比特信息，打印相关信息为8*M比特信息；其中，K为大于等于2的整数，M为大于等于1的整数。

本实施中，寄存器地址可以根据实际使用情况扩展为8*K比特信息，打印相关信息可以根据实际使用情况扩展为8*M比特信息。通过这种方式，增加了寄存器地址的使用种类，从而使得CPU可以增加经FPGA控制喷头板的功能，为印刷机的功能扩展提供便利。例如：第一信息为24比特信息0000 00000000 0001 0010 0011，其中第一信息按照高位到低位的顺序，前16比特信息为寄存器地址，即K为2，具体为0000 0000 0000 0001，用16进制表示即为0x0001，后8比特信息为打印相关信息，即M为1，具体为0010 0011，用16机制表示即为0x23。可选的，寄存器地址的最高1比特为0，表示写操作，即CPU要发送打印相关信息，寄存器地址的最高1比特为1，表示读操作，即CPU要接收打印相关信息。寄存器地址可以设置为不同的地址，表示CPU将信息发送给FPGA还是需要经FPGA发送给喷头板。

本申请提供的印刷机的控制方法，通过CPU确定待发送的打印相关信息，CPU通过第一串行总线向FPGA发送第一信息，第一信息包括寄存器地址和打印相关信息，通过上述方式，能够大大减少CPU和FPGA之间的I/O使用数量，节省了I/O资源。

在图2所示实施例的基础上，在一些实施例中，图3为本申请另一实施例提供的印刷机的控制方法的流程图，如图3所示，本实施例的方法包括：

S301、CPU确定待发送的打印相关信息。

本实施例中，S301的具体实现过程可以参见图2所示实施例的相关描述，此处不再赘述。

S302、CPU中集成有串行总线驱动程序，串行总线驱动程序包括第一接口和第二接口。

本实施例中，CPU通过第一串行总线向FPGA发送的第一信息，因此，CPU中集成有串行总线驱动程序。例如：第一串行总线为SPI总线，则CPU中集成有SPI设备驱动程序，SPI设备驱动程序包括第一接口和第二接口，第一接口用于CPU将打印相关信息发送给FPGA直接执行打印相关信息的操作，第二接口用于CPU将打印相关信息经FPGA发送给喷头板。

可选的，第一接口为输入输出控制接口。

本实施例中，第一接口为串行总线驱动程序提供的接口，是用于CPU与FPGA之间通信的读写接口。例如：第一串行总线为SPI总线，则SPI设备驱动程序提供的第一接口为IOCTRL中的SPI_IOC_MESSAGE接口，CPU通过SPI_IOC_MESSAGE接口将打印相关信息发送给FPGA直接执行打印相关信息的操作。

可选的，第二接口为读写接口。

本实施例中，第二接口为串行总线驱动程序提供的接口，是用于CPU与喷头板之间通信的读写接口。例如：第一串行总线为SPI总线，则SPI设备驱动程序提供的第二接口为读写(read/write)接口，CPU通过read/write接口将打印相关信息经FPGA发送给喷头板。

S303、CPU判断打印相关信息是否需发送给喷头板。

本实施例中，CPU与FPGA、喷头板之间有各自的通信协议，因此，CPU根据接收到打印相关信息，判断打印相关信息是否需发送给喷头板。

S304、CPU通过第一接口生成第一信息。

本实施例中，CPU已经确定了打印相关信息需发送给FPGA直接执行打印相关信息的操作，则通过第一接口生成第一信息，其中第一信息包括寄存器地址和具体的打印相关信息，寄存器地址不为预设寄存器地址。例如：CPU通过第一接口生成第一信息为：0x000123，其中，0x0001为寄存器地址，但是该寄存器地址不为预设寄存器地址，0x23为具体的打印相关信息。

S305、CPU通过第二接口生成第一信息。

本实施例中，CPU已经确定了打印相关信息应经FPGA发送给喷头板，则通过第二接口生成第一信息，其中第一信息包括预设寄存器地址和具体的打印相关信息。例如：CPU通过第二接口生成第一信息为0x0F0045，其中，0x0F00为预存寄存器地址，0x45为具体的打印相关信息。

本实施例中，CPU中集成了一个串行总线驱动程序，该串行总线驱动程序分别提供了CPU与FPGA之间通信的读写接口、CPU经FPGA与喷头板之间通信的读写接口。相比现有技术中，CPU中集成了两个驱动程序，驱动程序1用于CPU与FPGA之间通信、驱动程序2用于CPU经FPGA与喷头板之间通信，因两个驱动程序均需通过FPGA这一共用通信通道，导致驱动程序2依赖于驱动程序1，两个驱动程序间存在通信不同步的隐患。因此，本实施例的方法提高了印刷机内部的通信稳定性和可靠性。

S306、CPU通过第一串行总线向FPGA发送第一信息，第一信息包括寄存器地址和打印相关信息。

本实施例中，S306的具体实现过程可以参见图2所示实施例的相关描述，此处不再赘述。

本申请提供的印刷机的控制方法，通过CPU确定待发送的打印相关信息，CPU中集成有串行总线驱动程序，串行总线驱动程序包括第一接口和第二接口，CPU判断打印相关信息是否需发送给喷头板，如果打印相关信息不需发送给喷头板，则CPU通过第一接口生成第一信息，否则CPU通过第二接口生成第一信息，CPU通过第一串行总线向FPGA发送第一信息，第一信息包括寄存器地址和打印相关信息，通过上述方式，能够大大减少CPU和FPGA之间的I/O使用数量，而且使印刷机的通信更可靠。

图4为本申请一实施例提供的印刷机的控制装置的结构示意图，印刷机第一芯片、第二芯片和多个喷头板，第一芯片与第二芯片通过第一串行总线连接，第二芯片与多个喷头板分别通过第二串行总线连接，第一芯片包括印刷机的控制装置。如图4所示，本实施例的印刷机的控制装置400包括：处理模块401、通信模块402。

处理模块401，用于确定待发送的打印相关信息。

通信模块402，用于通过第一串行总线向第二芯片发送第一信息，第一信息包括寄存器地址和打印相关信息。

其中，若打印相关信息需发送给喷头板，则寄存器地址为预设寄存器地址，第一信息用于指示第二芯片根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息。

若打印相关信息需发送给第二芯片，则寄存器地址不为预设寄存器地址，第一信息用于指示第二芯片根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

在图4所示实施例的基础上，在一些实施例中，第一芯片中集成有串行总线驱动程序，串行总线驱动程序包括第一接口和第二接口。处理模块401，还用于在通信模块通过第一串行总线向第二芯片发送第一信息之前，若打印相关信息需发送给第二芯片，则通过第一接口生成第一信息；若打印相关信息需发送给喷头板，则通过第二接口生成第一信息。

在上述任一所示实施例的基础上，第一接口为输入输出控制接口，第二接口为读写接口。

在上述任一所示实施例的基础上，第一串行总线为SPI总线，或者I2C总线，或者UART总线；第二串行总线为SPI总线，或者I2C总线，或者UART总线。

在上述任一所示实施例的基础上，第一信息为8*N比特信息，N为大于等于2的整数。

在上述任一所示实施例的基础上，寄存器地址为8*K比特信息，打印相关信息为8*M比特信息；其中，K为大于等于2的整数，M为大于等于1的整数。

本实施例的装置，可以用于执行上述任一所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

图5为本申请另一实施例提供的印刷机的控制装置的结构示意图，如图5所示，本实施例的印刷机的控制装置500包括：存储器501和处理器502。其中，存储器501、处理器502通过总线连接。

存储器501用于存储程序指令。

处理器502用于调用存储器中的程序指令执行：

确定待发送的打印相关信息；通过第一串行总线向第二芯片发送第一信息，第一信息包括寄存器地址和打印相关信息；其中，若打印相关信息需发送给喷头板，则寄存器地址为预设寄存器地址，第一信息用于指示第二芯片根据预设寄存器地址，通过第二串行总线向喷头板转发打印相关信息；若打印相关信息需发送给第二芯片，则寄存器地址不为预设寄存器地址，第一信息用于指示第二芯片根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

在上述任一所示实施例的基础上，第一芯片中集成有串行总线驱动程序，串行总线驱动程序包括第一接口和第二接口；处理器502，还用于在通信模块通过第一串行总线向第二芯片发送第一信息之前，若打印相关信息需发送给第二芯片，则通过第一接口生成第一信息；若打印相关信息需发送给喷头板，则通过第二接口生成第一信息。

在上述任一所示实施例的基础上，第一接口为输入输出控制接口，第二接口为读写接口。

在上述任一所示实施例的基础上，第一串行总线为SPI总线，或者I2C总线，或者UART总线；第二串行总线为SPI总线，或者I2C总线，或者UART总线。

在上述任一所示实施例的基础上，第一信息为8*N比特信息，N为大于等于2的整数。

在上述任一所示实施例的基础上，寄存器地址为8*K比特信息，打印相关信息为8*M比特信息；其中，K为大于等于2的整数，M为大于等于1的整数。

本实施例的装置，可以用于执行上述任一所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

本申请还提供一种芯片，该芯片作为第一芯片，可以包括如图5所示的印刷机的控制装置。

图6为本申请另一实施例提供的印刷机的控制装置的结构示意图，如图6所示，印刷机600包括主控板601和多个喷头板602，主控板601包括第一芯片603和第二芯片604；第一芯片603与第二芯片604通过第一串行总线605连接，第二芯片604与多个喷头板602分别通过第二串行总线606连接，第一芯片603用于执行图2或图3中任一方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

第二芯片604用于通过第一串行总线605接收来自第一芯片603的第一信息；若第一信息中的寄存器地址为预设寄存器地址，则通过第二串行总线606向喷头板转发打印相关信息，若第一信息中的寄存器地址不为预设寄存器地址，则根据寄存器地址，获取对应的指令，并根据指令和打印相关信息，执行相应的操作。

本申请还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，当处理器执行计算机执行指令时，实现如上印刷机的控制方法。

上述的计算机可读存储介质，上述可读存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。可读存储介质可以是通用或专用计算机能够存取的任何可用介质。

一种示例性的可读存储介质耦合至处理器，从而使处理器能够从该可读存储介质读取信息，且可向该可读存储介质写入信息。当然，可读存储介质也可以是处理器的组成部分。处理器和可读存储介质可以位于专用集成电路(Application Specific IntegratedCircuits，简称：ASIC)中。当然，处理器和可读存储介质也可以作为分立组件存在于印刷机的控制装置中。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种印刷机的控制方法，其特征在于，所述印刷机包括第一芯片、第二芯片和多个喷头板，所述第一芯片与所述第二芯片通过第一串行总线连接，所述第二芯片与所述多个喷头板分别通过第二串行总线连接，所述方法包括：

所述第一芯片确定待发送的打印相关信息；

所述第一芯片通过所述第一串行总线向所述第二芯片发送第一信息，所述第一信息包括寄存器地址和所述打印相关信息；

其中，若所述打印相关信息需发送给所述喷头板，则所述寄存器地址为预设寄存器地址，所述第一信息用于指示所述第二芯片根据所述预设寄存器地址，通过所述第二串行总线向所述喷头板转发所述打印相关信息；

若所述打印相关信息需发送给所述第二芯片，则所述寄存器地址不为预设寄存器地址，所述第一信息用于指示所述第二芯片根据所述寄存器地址，获取对应的指令，并根据所述指令和所述打印相关信息，执行相应的操作。

2.根据权利要求1所述的方法，其特征在于，所述第一芯片中集成有串行总线驱动程序，所述串行总线驱动程序包括第一接口和第二接口，所述第一芯片通过所述第一串行总线向所述第二芯片发送第一信息之前，还包括：

若所述打印相关信息需发送给所述第二芯片，则通过所述第一接口生成所述第一信息；

若所述打印相关信息需发送给所述喷头板，则通过所述第二接口生成所述第一信息。

3.根据权利要求2所述的方法，其特征在于，所述第一接口为输入输出控制接口，所述第二接口为读写接口。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述第一串行总线为串行外设接口SPI总线，或者双向双线串行I2C总线，或者通用异步收发器UART总线；

所述第二串行总线为SPI总线，或者I2C总线，或者UART总线。

5.根据权利要求1-3任一项所述的方法，其特征在于，所述第一信息为8*N比特信息，N为大于等于2的整数。

6.根据权利要求5所述的方法，其特征在于，所述寄存器地址为8*K比特信息，所述打印相关信息为8*M比特信息；

其中，K为大于等于2的整数，M为大于等于1的整数。

7.一种印刷机的控制装置，其特征在于，所述印刷机包括第一芯片、第二芯片和多个喷头板，所述第一芯片与所述第二芯片通过第一串行总线连接，所述第二芯片与所述多个喷头板分别通过第二串行总线连接，所述第一芯片包括所述印刷机的控制装置，所述印刷机的控制装置包括：

处理模块，用于确定待发送的打印相关信息；

通信模块，用于通过所述第一串行总线向所述第二芯片发送第一信息，所述第一信息包括寄存器地址和所述打印相关信息；

其中，若所述打印相关信息需发送给所述喷头板，则所述寄存器地址为预设寄存器地址，所述第一信息用于指示所述第二芯片根据所述预设寄存器地址，通过所述第二串行总线向所述喷头板转发所述打印相关信息；

若所述打印相关信息需发送给所述第二芯片，则所述寄存器地址不为预设寄存器地址，所述第一信息用于指示所述第二芯片根据所述寄存器地址，获取对应的指令，并根据所述指令和所述打印相关信息，执行相应的操作。

8.一种印刷机的控制装置，其特征在于，所述印刷机包括第一芯片、第二芯片和多个喷头板，所述第一芯片与所述第二芯片通过第一串行总线连接，所述第二芯片与所述多个喷头板分别通过第二串行总线连接，所述第一芯片包括所述印刷机的控制装置，所述印刷机的控制装置包括：存储器和处理器；

所述存储器用于存储程序指令；

所述处理器用于调用所述存储器中的程序指令执行如权利要求1-6任一项所述的印刷机的控制方法。

9.一种印刷机，其特征在于，包括主控板和多个喷头板，所述主控板包括第一芯片和第二芯片；所述第一芯片与所述第二芯片通过第一串行总线连接，所述第二芯片与所述多个喷头板分别通过第二串行总线连接，所述第一芯片用于执行如权利要求1-6任一项所述的印刷机的控制方法；

所述第二芯片用于通过第一串行总线接收来自所述第一芯片的第一信息；若所述第一信息中的寄存器地址为预设寄存器地址，则通过所述第二串行总线向所述喷头板转发所述打印相关信息，若所述第一信息中的寄存器地址不为预设寄存器地址，则根据所述寄存器地址，获取对应的指令，并根据所述指令和所述打印相关信息，执行相应的操作。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序指令，所述计算机程序指令被执行时，实现如权利要求1至6任一项所述的印刷机的控制方法。

Images