JPH10119389A - 信号処理回路及びこれを備えるプリンタ装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 プリンタ装置のインタフェイスに適した簡素
な構成の信号処理回路の提供。 【解決手段】 プリンタ装置のインタフェイスを成す信
号処理回路は、夫々が第１及び第２の上位装置１２、１
３からデータ１４、１８及びストローブ信号１５、１９
を受け取る第１及び第２セレクト制御部６、７を備え、
インタフェイス制御部５は、双方のセレクト制御部６、
７から共通のデータ線及びストローブ信号線を経由して
信号を受け取る。第１の上位装置１２が先行してデータ
１４及びストローブ信号１５を送信すると、第１セレク
ト制御部６のラッチ回路２２が、ストローブ信号１５を
ラッチして第２のセレクト制御部７のスリーステートバ
ッファ４１、４２、４４をディセーブルにすると共に、
第２の上位装置１３に対してインタフェイス制御部５で
発行されたビジー信号２０を伝達する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理回路及び
これを備えるプリンタ装置に関し、特に複数の上位装置
からデータが入力されるプリンタ装置に好適な入力イン
タフェースに関する。

【０００２】

【従来の技術】プリンタ装置には、セントロニクスパラ
レル、ＲＣ２３２Ｃシリアルインタフェース等の同じイ
ンタフェースを持つ上位装置（例えばパーソナルコンピ
ュータ）が複数台接続される場合がある。従来、このよ
うなプリンタ装置では、その接続される上位装置の数だ
けインタフェース制御部が必要であった。

【０００３】図４は従来のプリンタ装置（以下、プリン
タと呼ぶ）９の制御部の構成を示すブロック図である。
プリンタ制御部は、内部全体の制御を管理する中央制御
装置ＣＰＵ１と、ＣＰＵ１を制御するプログラムが格納
されている制御ＲＯＭ２と、リード／ライト可能なメモ
リ（ＲＡＭ）４と、メモリ４を制御するメモリ制御部３
と、プリンタ９に対して印刷データを転送する上位装置
１２、１３と、上位装置１２、１３とプリンタとを接続
するインタフェース部１０、１１と、上位装置１２、１
３から送られてくる印刷データを制御するインタフェー
ス制御部２９、３０とで構成される。プリンタ制御部
は、かかる構成により、図示しないプリンタ機構部を制
御し、各上位装置１２、１３から送られるデータに基づ
いて印字を行う。

【０００４】ここで、上位装置１２、１３とのインタフ
ェースが、最も一般的に用いられているセントロニクス
準拠のパラレルインタフェースである場合には、プリン
タ９と上位装置１２、１３との間の信号は、図５の詳細
図に示すように、転送データの信号として８ビットのデ
ータ（Data）１４と、転送データが有効であることを示
すストローブ信号(Strobe信号)１５と、プリンタが現在
受信不能の状態である旨を示すビジー信号(Busy信号)１
６と、プリンタ９が現在次のデータを受信可能になった
ことを示すアクノレッジ信号（Ack信号)１７とで構成さ
れる。

【０００５】図５を参照すると、インタフェース制御部
２９は、受信データを取り込むためにデータ１４をスト
ローブ信号１５でラッチする受信データ制御部３４と、
データを受信した旨をＣＰＵ１に対して割り込み信号Ｉ
ＮＴ３１を発行して通知する割り込み制御部３３と、ビ
ジー信号１６を出力するビジー信号制御部３５と、アク
ノレッジ信号１７を出力するアクノレッジ制御部３６と
で構成される。上記従来のプリンタ装置で一般的に採用
されている各制御信号のタイムチャートを図３に示す。

【０００６】図３において、上位装置１２が出力するス
トローブ信号２４は、ロウレベルのときにデータ２５が
有効であることを示すので、プリンタ９は、ストローブ
信号２４の立ち下がりエッジを検出すると、受信データ
の処理を開始し、同時に、ビジー信号２６をハイレベル
（アクティブ）にして、上位装置１２に対して以後の受
信が不能であることを示す。プリンタ９は、ストローブ
信号２４の次の立ち上がりエッジでデータ２５をラッチ
すると同時に、ＣＰＵ１に対して割り込みＩＮＴ２８信
号をハイレベル（アクティブ）レベルにして、データ２
５を受信したことをＣＰＵ１に通知する。

【０００７】ＣＰＵ１は、受信データ２５をインタフェ
ース制御部２９から引き取り、メモリ制御部３を経由し
てメモリ４に取り込む。受信データ２５の取り込みが完
了したら、次のデータ２５が受信可能になるので、アク
ノレッジ信号２７をロウレベル（アクティブ）に、ビジ
ー信号２６をロウレベル（インアクティブ）に、割込み
信号ＩＮＴをロウレベルにする。このような一連の動作
を繰り返すことで、各上位装置から連続してデータ２５
の受信が可能となる。

【０００８】

【発明が解決しようとする課題】上記従来のプリンタに
内蔵される信号処理装置では、データを送信する上位装
置１２、１３が数多く接続された場合には、その数だけ
インタフェース制御部２９、３０が必要となり、インタ
フェース制御部２９、３０には、割込み制御回路３３等
の比較的大きな規模の回路が含まれるので、プリンタの
回路規模が極めて大きくなるという問題があった。

【０００９】本発明の目的は、複数の上位装置からスト
ローブ信号と共にデータが送信される信号処理回路を改
良し、同じインタフェース様式を持つ上位装置を複数台
接続した場合には、回路規模をさほど増大させないでデ
ータを適切に取り込むことが出来る信号処理装置、及
び、これを備えるプリンタ装置を提供することにある。

【００１０】本発明は、上記目的を達成した上で、更
に、先にデータを送信した上位装置からのデータが先行
して信号処理装置を占有できるように図ることをも目的
とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の信号処理装置は、データと該データをラッ
チするためのストローブ信号とを対応させて夫々送信す
る第１及び第２の上位装置から、該上位装置の夫々に対
応するデータ線及びストローブ信号線を介して夫々デー
タ及びストローブ信号が入力する第１及び第２信号入力
端と、前記第１及び第２信号入力端に入力した前記デー
タを夫々通過させ、共通のデータ線を経由して送出する
第１及び第２選択制御部と、前記共通のデータ線を経由
してデータを受領し、該データに所定の処理を行う内部
処理回路とを備え、前記第１及び第２選択制御部の夫々
は、対応する前記ストローブ信号をラッチすると共に該
ラッチにより他方の選択制御部による前記データの通過
を禁止するラッチ回路を備えることを特徴とする。

【００１２】ここで、本発明の信号処理回路は、プリン
タ装置に好適に使用できるが、必ずしもプリンタ装置の
信号処理回路に限定されず、種々の形式で信号の入力処
理を行うインタフェースに適用できる。

【００１３】本発明の好ましい信号処理回路では、前記
第１及び第２選択制御部の夫々が、データ及びストロー
ブ信号を前記内部処理回路に向けて夫々通過させる第１
及び第２のスリーステートバッファを備え、一方の選択
制御部のラッチ回路は、前記ラッチにより他方の選択制
御部の前記第１及び第２のスリーステートバッファをデ
ィセーブルにする。この場合、簡素な回路構成で信号処
理回路が構成できる。

【００１４】更に、前記第１及び第２選択制御部の夫々
は、更に、他方の選択制御部のラッチ回路の出力により
制御されるビジー信号出力部を備え、前記内部処理回路
は、何れかの前記ストローブ信号を受領するとビジー信
号を発生させ、該ビジー信号は、前記ビジー信号出力部
を経由して対応する上位装置に出力されて、前記各上位
装置からの以降のデータ及びストローブ信号の送信を停
止させることも本発明の好ましい態様である。

【００１５】本発明の信号処理回路をプリンタ装置のイ
ンタフェースに適用すると、内部処理回路は、従来のイ
ンタフェース制御部を１つ備えれば足り、プリンタ装置
の制御部の回路構成が特に簡素になる。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態例の信号処理装置を成すプリンタ用インタフェ
ース制御装置を説明する。図１は、本実施形態例の信号
処理回路を備えるプリンタ装置の全体ブロック図であ
る。

【００１７】プリンタ９は、レーザー方式、インクジェ
ット方式等の各種方式から選択された方式のプリンタ機
構部ＰＥと、このプリンタ機構部ＰＥを制御するコント
ロール部ＣＬとから構成される。コントロール部ＣＬ
は、内部全体の制御を管理する中央制御装置（ＣＰＵ）
１と、ＣＰＵ１を制御するプログラムが格納されている
制御ＲＯＭ２と、リード／ライト可能なメモリ４と、メ
モリ４を制御するメモリ制御部３と、プリンタ９に対し
て印刷データを転送する上位装置１２、１３と、上位装
置１２、１３とプリンタとを接続するインタフェース部
１０、１１と、上位装置１２、１３から送られてくる印
刷データを制御するインタフェース制御部５と、インタ
フェース部１０、１１とインタフェース制御部５との間
に夫々配設され、対応するインタフェース部１０又は１
１を選択的にインタフェース制御部に結ぶセレクト制御
部６、７から構成される。インタフェース制御部５は、
図５を参照して説明した従来のインタフェース制御部５
と同様な構成を有する。

【００１８】セレクト制御部６、７は、図２の詳細図に
示す構成を有する。各セレクト制御部６、７は、上位装
置からのデータ１４、１８を取り込んで共通のインタフ
ェース制御部５に送るスリーステートバッファ３７、４
１と、夫々がストローブ信号を取り込んで同様にインタ
フェース制御部５に送るスリーステートバッファ３８、
４２と、インタフェース制御部５から発行される共通の
アクノレッジ信号を対応する上位装置１２、１３側に送
るスリーステートバッファ４０、４４と、インタフェー
ス制御部５から発行されるビジー信号を第１の入力で受
け取り、第２の入力でラッチ回路２２、２３の出力を受
け取り、その何れによっても、対応する上位装置１２、
１３側にビジー信号２０を送出するＯＲゲート３９、４
３と、対応するストローブ信号をラッチするラッチ回路
２２、２３とから構成される。

【００１９】双方のセレクト制御部６及び７の、相互に
対応する各スリーステートバッファのプリンタ側の入出
力、並びに、対応するＯＲゲートの前記第１の入力は、
互いに共通に接続されて、インタフェース制御回路５の
入出力に接続されている。一方のセレクト制御部６又は
７のラッチ回路２２又は２３の出力は、他方のセレクト
制御部７又は６の各スリーステートバッファ４１、４
２、４４又は３７、３８、４０の各制御端子及びＯＲゲ
ート４３又は３９の第２の入力に与えられる。つまり、
一方の上位装置１２又は１３からストローブ信号１７又
は１９が送られると、それ以降の他方の上位装置１３又
は１２に対応するセレクト制御部７又は６の各スリース
テートバッファがディセーブルにされ、且つ、他方の上
位装置１３又は１２には、ビジー信号が伝達される。な
お、本実施形態例では、インタフェースとしてセントロ
ニクス準拠のインタフェースが採用された例に基づいて
説明する。

【００２０】以下、上記実施形態例の信号処理回路を有
するプリンタの動作について説明する。第１の上位装置
１２の入出力は、インタフェース部１０を経由して第１
のセレクト制御部６の入出力に接続されており、また、
第２の上位装置の入出力は、インタフェース部１１を経
由して第２のセレクト制御部７の入出力に接続されてい
る。ここで、第１の上位装置１２が第２の上位装置１３
よりも先に印刷データ１４を送信するものとする。この
場合、第１の上位装置１２は、対応するストローブ信号
１５を同時にロウレベルにする。このときの状況を図３
の一般的なタイミングチャートに基づいて説明する。

【００２１】上位装置１２が、データ２５とストローブ
信号２４のロウレベルとを送信すると、まず、第１のセ
レクト制御部６のラッチ回路２２が、ストローブ信号２
４のロウレベルをラッチする。同時にストローブ信号２
４は、スリーステートバッファ３８を経由してインタフ
ェース制御部５に送られ、インタフェース制御部５は、
これに基づいてビジー信号２６をハイレベルにする。ラ
ッチ回路２２は、ストローブ信号のラッチに基づいてそ
の出力をハイレベルとして、第２のセレクト制御部７の
各スリーステートバッファ４１、４２、４４をディセー
ブルにする。従って、これ以降は、第２の上位装置１３
からは、データ１８及びストローブ信号１９がインタフ
ェース制御回路５に入力されない。また、インタフェー
ス制御部５からのアクノレッジ信号２７も第２の上位装
置１３に出力されない。更に、ラッチ回路２２の出力又
はインタフェース制御部５からのビジー信号２６が、第
１の上位装置１２及び第２の上位装置１３に送られ、そ
れ以降の各上位装置１２、１３によるストローブ信号２
４の発行を停止する。

【００２２】ストローブ信号２４が再びハイレベルに立
ち上がる時点で、同時に内部信号ＩＮＴ２８もハイレベ
ルになるので、第１の上位装置１２からのデータは、イ
ンタフェース制御部５によってラッチされ、ＣＰＵ１に
送られる。上位装置１２からのデータ受信が終了した時
点で、インタフェース制御部５からは、アクノレッジ信
号２７が出力され、次いで、ビジー信号２６の出力がロ
ウレベルになる。同時に、ラッチ回路２２がクリアされ
る。これにより、ラッチ回路２２の出力がロウレベルと
なり、上位装置１２及び１３に対して送られるビジー信
号２６もロウレベルとなるので、上位装置１２及び１３
からの以降のデータの受信が可能になる。

【００２３】第２の上位装置１３が先にデータを送って
きた場合にも、上記例と同様に、第２のセレクト制御部
７のラッチ回路２３により、第１の上位装置１２に接続
されているセレクト制御部６の各バッファ３７、３８、
４０及びＯＲゲート３９の制御により、第１の上位装置
１２からのデータ入力が停止される。以上の説明では、
２つの上位装置がプリンタに接続される例を示したが、
任意の数の上位装置が接続される場合にも同様である。

【００２４】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のプリンタ装置は、上記実施
形態例の構成にのみ限定されるものではなく、上記実施
形態例の構成から種々の修正及び変更を施したプリンタ
装置も、本発明の範囲に含まれる。

【００２５】

【発明の効果】以上のように、本発明によれば、複数の
上位装置から信号を受領する信号処理回路において、先
行してデータを発行する上位装置のデータから順次にデ
ータを受信することができ、且つ、回路規模の増大を抑
えた信号処理装置が得られる。特に、かかる信号処理装
置をプリンタ装置に適用すると、相互に同じインタフェ
ース様式を有する上位装置からのデータを、先行して送
信されたデータから順次に印刷できるので、簡素な構成
のプリンタ装置が提供できる。

【図面の簡単な説明】

【図１】本発明の一実施形態例の信号処理回路を備える
プリンタを示すブロック図。

【図２】図１のセレクト制御部の詳細構成を示す回路
図。

【図３】図１及び従来のプリンタの動作を示すタイミン
グチャート。

【図４】従来のプリンタを示すブロック図。

【図５】従来及び図１のプリンタ装置のインタフェース
制御部の構成を示すブロック図。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ メモリ制御部 ４ メモリ ５ インタフェース制御部 ６ セレクト制御部 １０ インタフェース １１ インタフェース １２ 上位装置 １３ 上位装置 ＰＥ プリンタ機構部 ＣＬ コントロール部 １５、１９、２４ ストローブ信号 １４、１８、２５ データ １６、２０、２６ ビジー信号 １７、２１、２７ アクノレッジ信号 ８、２８ ＩＮＴ信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データと該データをラッチするためのス
   トローブ信号とを対応させて夫々送信する第１及び第２
   の上位装置から、該上位装置の夫々に対応するデータ線
   及びストローブ信号線を介して夫々データ及びストロー
   ブ信号が入力する第１及び第２信号入力端と、 前記第１及び第２信号入力端に入力した前記データを夫
   々通過させ、共通のデータ線を経由して送出する第１及
   び第２選択制御部と、 前記共通のデータ線を経由してデータを受領し、該デー
   タに所定の処理を行う内部処理回路とを備え、 前記第１及び第２選択制御部の夫々は、対応する前記ス
   トローブ信号をラッチすると共に該ラッチにより他方の
   選択制御部による前記データの通過を禁止するラッチ回
   路を備えることを特徴とする信号処理回路
2. 【請求項２】 前記第１及び第２選択制御部の夫々が、
   前記データ及びストローブ信号を前記内部処理回路に向
   けて夫々通過させる第１及び第２のスリーステートバッ
   ファを備え、一方の選択制御部のラッチ回路は、前記ラ
   ッチにより他方の選択制御部の前記第１及び第２のスリ
   ーステートバッファをディセーブルにする、請求項１に
   記載の信号処理回路。
3. 【請求項３】 前記第１及び第２選択制御部の夫々は、
   更に、他方の選択制御部のラッチ回路の出力により制御
   されるビジー信号出力部を備え、前記内部処理回路は、
   何れかの前記ストローブ信号を受領するとビジー信号を
   発生させ、該ビジー信号は、前記ビジー信号出力部を経
   由して対応する上位装置に出力されて、前記各上位装置
   からの以降のデータ及びストローブ信号の送信を停止さ
   せる、請求項２に記載の信号処理回路。
4. 【請求項４】 請求項１乃至３の何れか一に記載の信号
   処理回路を備えるプリンタ装置。