KR20090010868A - 초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법 - Google Patents

초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20090010868A
KR20090010868A KR1020080007635A KR20080007635A KR20090010868A KR 20090010868 A KR20090010868 A KR 20090010868A KR 1020080007635 A KR1020080007635 A KR 1020080007635A KR 20080007635 A KR20080007635 A KR 20080007635A KR 20090010868 A KR20090010868 A KR 20090010868A
Authority
KR
South Korea
Prior art keywords
emitting diode
light emitting
opaque
chip
opaque housing
Prior art date
Application number
KR1020080007635A
Other languages
English (en)
Other versions
KR100961231B1 (ko
Inventor
코우-루에 라이
쿵-치 호
후-첸 트사이
포-카이 후앙
밍-싱 라이
Original Assignee
노밸리트 옵트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노밸리트 옵트로닉스 코포레이션 filed Critical 노밸리트 옵트로닉스 코포레이션
Publication of KR20090010868A publication Critical patent/KR20090010868A/ko
Application granted granted Critical
Publication of KR100961231B1 publication Critical patent/KR100961231B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

사이드뷰 발광다이오드 패키지의 제조방법이 제공된다. 칩 캐리어가 제공된다. 불투명 하우징이 상기 칩 캐리어에 본딩된다. 칩 본딩 공정을 수행함으로써 발광다이오드 칩은 상기 칩 캐리어에 전기적으로 연결되고, 상기 불투명 하우징은 상기 발광다이오드 칩을 수용하기 위한 캐비티(cavity)를 갖는다. 상기 투명 피막제는 상기 캐비티 내에 위치된다. 상기 투명 피막제는 상기 불투명 하우징에 의해 덮히지 않는 사이드뷰(side-view) 광 출력 표면을 가지며, 상기 발광 다이오드 칩으로부터 방출된 광이 상기 사이드뷰 광 출력 표면을 통해 출력된다. 상기 투명 피막제의 상부 표면이 상기 사이드뷰 광 출력 표면의 측부에서 상기 불투명 하우징에 의해 덮히지 않도록 상기 불투명 하우징의 전체 두께를 감소시키기 위하여 상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분이 제거된다. 상기 불투명 보호막은 상기 투명 피막제의 상부면 및 상기 불투명 하우징 상에 형성된다.
Figure P1020080007635
사이드뷰, 발광다이오드, 패키지, 몰드

Description

초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법{Super Thin Side-View Light-Emitting Diode (LED) Package and Fabrication Method thereof}
본 발명은 발광다이오드 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 초미세 두께를 갖는 사이드뷰(Side-View) 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
발광다이오드(LED)는 긴 수명, 작은 부피, 고충격 저항력, 낮은 벌열 및 저전력 소비와 같은 이점으로 인해 가전기기 및 장비들의 지시계 또는 발광원으로 폭넓게 사용되고 있다.
지난 수년간 상기 발광다이오드는 다색상 및 고광도를 위해 개발되고 있어 이의 응용범위는 대형 옥외표시장치, 교통 신호등 등으로 확대되어 가고 있다. 장래에는 발광다이오드가 전력절감 및 환경보호를 갖춘 주 발광원으로 자리매김할 수 있다.
소형 표시장치의 개발에 따라, 발광원의 두께는 더욱 얇아져야 하며, 예를 들면 약 0.6mm의 두께를 갖는 사이드뷰(Side-View) 발광다이오드 패키지가 개발되었다.
도 1a는 기존의 0.6 mm의 두께를 갖는 사이드뷰(side-view) 발광다이오드 패키지를 보여준다.
도 1a를 참조하면, 사이드뷰 발광다이오드 패키지(100)는 캐리어(carrier)(110), 불투명 하우징(120), 발광다이오드 칩(130), 다수의 본딩와이어(140) 및 투명한 피막제(150)를 구비한다.
불투명 하우징(120)은 캐리어(110) 상부에 칩 수용공간(S)을 한정하도록 캐리어(110)의 일부를 봉지한다. 발광다이오드 칩(130)은 캐리어(110) 상에 위치하며, 칩 수용공간(S)내에 위치한다. 발광다이오드 칩(130)은 본딩와이어들(140)을 통해 캐리어(110)에 전기적으로 연결된다. 투명한 피막제(150)는 칩 수용공간(S)내에 배치되며 발광다이오드 칩(130) 및 본딩와이어들(140)을 봉지한다. 사이드뷰 발광다이오드 패키지(100)의 전체적인 두께(D)는 약 0.6 mm이다. 도 1a에 도시된 바와 같이, 사이드뷰 발광다이오드 패키지(100)의 전체적인 두께(D)는 칩 수용공간(S)의 체적과 연관이 있다. 즉, 칩 수용공간(S)이 적어지면 질수록, 사이드부 발광다이오드 패키지(100)는 더욱 얇아 진다.
도 1b는 기존의 사이드뷰 발광다이오드 패키지 제조를 위한 주형을 나타낸다.
도 1a 및 1b를 참조하면, 불투명 하우징(120)이 제조될 때, 캐비티(cavity; C)를 갖는 제 1 주형(M1) 및 가는 돌출부(slim protrusion; P)를 갖는 제 2 주형(M2)이 사용된다. 만일 제조자가 사이드뷰 발광다이오드 패키지(100)의 두께(D)를 더 줄이기를 원하면, 상기 칩 수용공간(S)의 체적을 줄이는 것이 필요하다. 전 체 두께가 0.6 mm보다 적은 기존의 사이드뷰 발광다이오드 패키지를 제조할 때에는 가는
가는 돌출부(P)의 두께를 0.3 mm보다 작게 하여야 한다. 그러나, 가는 돌출부(P)의 두께를 0.3 mm보다 작게 제조하는 것은 어려우며, 더욱이, 0.6mm보다 작은 두께를 갖는 가는 돌출부(P)는 몰딩 주입 공정(injection molding process) 시에 쉽게 변형될 수 있다. 따라서, 0.6 mm 미만의 두께를 갖는 사이드뷰 발광다이오드 패키지(100)를 손쉽게 제조할 수 없다. 즉, 0.6 mm 미만의 두께를 갖는 사이드뷰 발광다이오드 패키지(100)의 제조 양산율(yield rate)은 매우 낮은 편이다.
이와 같이, 본 발명은 양산율(Yield)을 증진시키기 위한 사이드뷰 발광다이오드 패키지의 제조방법을 제공한다.
본 발명은 초미세 두께를 갖는 사이드뷰 발광다이오드 패키지를 제공한다.
전술한 바와 같은 목적을 달성하기 위해 본 발명은 사이드뷰 발광다이오드 패키지의 제조방법을 제공한다. 먼저, 불투명 하우징을 갖는 리드프레임을 구비하는 칩 캐리어를 제공한다. 상기 불투명 하우징은 상기 발광다이오드 칩을 수용하기 위한 캐비티를 갖는다. 다음으로, 상기 발광다이오드 칩과 상기 칩 캐리어를 전기적으로 연결하기 위해 칩 본딩 공정이 수행된다. 이어서, 예를 들어, 인광 물질과 혼합된 투명 피막제는 상기 캐비티 내에 배치되되, 상기 투명 피막제는 상기 불투명 하우징에 의해 덮히지 않는 사이드뷰(side-view) 광 출력 표면을 가지며, 상기 발광 다이오드 칩으로부터 방출된 광이 상기 사이드뷰 광 출력 표면을 통해 출력된다. 그 다음으로, 상기 투명 피막제의 상부 표면이 상기 사이드뷰 광 출력 표면의 측부에서 상기 불투명 하우징에 의해 덮히지 않도록 상기 불투명 하우징의 전체 두께를 감소시키기 위하여 상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분이 제거된다. 상기 불투명 보호막은 상기 투명 피막제의 상부면 및 상기 불투명 하우징 상에 형성된다.
본 발명의 일실시예에서, 상기 칩 캐리어는 리드프레임 또는 회로기판을 구 비한다.
본 발명의 일실시예에서, 상기 칩 본딩공정을 수행하는 방법은 와이어 본딩 공정이나 플립칩 본딩 공정을 포함한다.
본 발명의 일실시예에서, 상기 불투명 하우징을 형성하는 방법은 몰딩 주입(injection molding)을 포함한다.
본 발명의 일실시예에서, 상기 투명 피막제를 형성하는 방법은 디스펜싱(dispensing) 또는 몰드 주입을 포함한다.
본 발명의 일실시예에서, 상기 투명 피막제를 형성하는 방법은 인광 물질을 혼재한 투명한 화합물을 제공하는 것을 구비한다. 상기 투명한 화합물을 상기 캐비티 내에 채운다.
본 발명의 일실시예에서, 상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거하기 전에 상기 불투명 하우징 및 상기 투명 피막제의 전체 두께는 약 0.4 내지 0.8 mm이다.
본 발명의 일실시예에서, 상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거한 후에 상기 불투명 하우징 및 상기 투명 피막제의 전체 두께는 약 0.35 내지 0.45 mm이다.
본 발명의 일실시예에서, 상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거하는 방법은 절단 또는 연마를 포함한다.
본 발명의 일실시예에서, 상기 불투명 보호막을 형성하는 방법은 코팅, 스크린 프린팅 또는 스퍼터링으로 이루어진다. 상기 불투명 보호막의 물질은 예를 들 어, 중합체 및 그 내부에 혼합된 다수의 미립자들을 포함한다. 상기 중합체는 예를 들어, 올리고(Oligo) 중합체, 실리콘, 에폭시 또는 아크릴을 포함한다. 상기 미립자들의 물질은 금속, 이산화티탄(Titanium Dioxide), 알루미늄 산화물 또는 인광물질을 포함한다.
본 발명의 일실시예에서, 상기 불투명 보호막의 두께는 약 0.01 내지 0.15 mm이다.
이에 더하여, 본 발명은 칩 캐리어, 발광 다이오드 칩, 피막제 및 불투명 보호막을 구비한는 사이드뷰 발광 다이오드 패키지를 제공한다. 상기 불투명 하우징은 상기 칩 캐리어와 본딩되며 상기 발광 다이오드 칩을 수용하기 위한 캐비티(cavity)를 갖는다. 상기 발광다이오드 칩은 전기적으로 상기 칩 캐리어와 연결된다. 상기 피막제는 투명 피막제를 구비한다. 상기 투명 피막제는 상기 캐비티 내에 위치되되, 상기 발광다이오드 칩으로부터 방출된 광이 출력되며 상기 불투명 하우징에 의해 덮히지 않는 사이드뷰(side-view) 광 출력 표면, 및 상기 불투명 하우징에 의해 덮히지 않으며 상기 사이드뷰 광 출력 표면의 측부에 위치되는 상부 표면을 갖는다. 이에 더하여, 불투명 보호막은 상기 투명 피막제 및 상기 불투명 하우징의 제거된 상부면상에 위치한다.
본 발명의 일실시예에서, 상기 칩 캐리어는 리드프레임 또는 회로기판을 구비한다.
본 발명의 일실시예에서, 상기 피막제 및 상기 불투명 보호막의 전체 두께는 약 0.5 내지 0.8 mm이다.
본 발명의 일실시예에서, 상기 불투명 보호막의 물질은 중합체 및 그 내부에 혼합된 다수의 미립자들을 포함한다.
본 발명의 일실시예에서, 상기 중합체는 올리고(Oligo) 중합체를 포함한다.
본 발명의 일실시예에서, 상기 미립자들의 재질은 금속, 이산화티탄(Titanium Dioxide), 알루미늄 산화물 또는 인광물질을 포함한다.
본 발명의 일실시예에서, 상기 불투명 보호막의 두께는 약 0.01mm 내지 0.15 mm이다.
본 발명의 일실시예에서, 상기 투명한 피막제의 재질은 실리콘, 에폭시 또는 아크릴을 포함한다.
본 발명의 일실시예에서, 상기 투명한 피막제 재질은 인광 물질을 더 구비한다.
본 발명에 따르면, 불투명 하우징의 일부분 및 투명 피막제의 일부분을 제거하여 사이드뷰 발광다이오드 패키지의 전체적인 두께를 줄임으로써, 불투명 하우징을 제조하기 위해 사용되는 몰드가 변형될 필요가 없으며, 비용이 현저하게 절감된다.
또한 사이드뷰 발광다이오드 패키지의 제조방법에 따른 양산율(Yield rate)을 높힐 수 있다.
본 발명의 바람직한 실시예는 본 발명의 바람직한 실시예를 도시하고 있는 도면 및 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다. 명세서 전반에 걸쳐 동일한 참조번호들은 동일한 구성을 나타낸다.
도 2a 내지 2f는 본 발명의 일실시예에 따른 사이드뷰 발광다이오드 패키지의 제조방법의 개략도들을 나타내며, 도 3a 내지 3d는 도 2a 내지 2d의 A-A' 선을 따라 절단된 사이드뷰 발광다이오드 패키지의 제조방법의 단면도들을 나타낸다.
도 2a 및 3a를 참조하면, 먼저 칩 캐리어(210)가 제공된다. 본 실시예에서, 칩 캐리어(210)는 리드 프레임이다. 구체적으로, 본 실시예에서 사용된 상기 리드 프레임은 두개의 리드들을 갖는다. 본 발명의 다른 실시예에서는 칩 캐리어(210)는 예를 들면 회로 기판이다. 바람직하게는, 상기 회로 기판은 우수한 열 방출 특성을 갖는 금속코어인쇄회로기판(Metal Core Printed Circuit Board (MCPCB))일 수 있다.
도 2b 및 3b를 참조하면, 상기 칩 캐리어(210)에 본딩된 불투명 하우징(230)이 형성된다. 상기 불투명 하우징(230)은 상기 발광다이오드 칩을 수용하기 위한 캐비티(Cavity)(232)를 구비한다. 본 실시예에서 상기 불투명 하우징(230)은 예를 들면, 몰딩 주입 공정(Injection molding process)를 통해 형성된다. 구체적으로, 상기 불투명 하우징의 물질은 프라스틱, 금속 또는 금속산화물로 이루어진다.
도 2c 및 3c를 참조하면, 칩 본딩공정은 적어도 하나의 발광다이오드 칩(220)을 칩 캐리어(210)에 전기적으로 결합하도록 수행된다. 본 실시예에서는 발광다이오드 칩(220)이 다수의 본딩 와이어들(222)(예를들면 금속 와이어들)을 통해 칩 캐리어(210)와 전기적으로 연결되도록 와이어 본딩공정이 사용된다. 다른 실 시예에서는 발광다이오드 칩(220)은 관련 기술에서 사용되는 플립칩 본딩공정이나 다른 본딩공정을 통해 칩 캐리어(210)와 전기적으로 연결될 수 있다. 구체적으로, 상기 플립칩 본딩공정이 발광다이오드 칩(220)과 칩 캐리어(210)을 전기적으로 연결시키기 위해 사용될 때, 다수의 도전성 범프(Conductive Bump)들 (예를 들면, 솔더범프 또는 골드범프)이 발광다이오드 칩(220) 또는 칩 캐리어(210) 상부에 형성되어 발광다이오드 칩(220) 및 칩 캐리어(210)가 상기 도전성 범프들을 통해 서로 전기적으로 연결된다. 이에 더하여, 다른 색의 광(예를 들면, 적색, 녹색 및 청색의 광)을 조사하기 위한 발광다이오드 칩(220)이 캐비티(232) 내에 동시에 위치하고 칩 캐리어(210)와 전기적으로 연결되어 백색광을 제공할 수 있다.
도 2d 및 3d를 참조하면, 투명 피막제(Encapsulant)(240)는 캐비티(232)내에 형성된다. 투명한 피막제(240)는 불투명 하우징(230)에 의해 덮히지 않는 사이드뷰 광 출력 표면(242)을 구비하며, 발광다이오드 칩(220)으로부터 방출된 광이 사이드뷰 광 출력표면(242)을 통해 출력된다. 본 실시예에서는 투명 피막제(240)는 인광물질을 혼합한 투명 혼합물을 제공하고 캐비티(232) 내에 상기 투명 혼합물을 채워서 형성된다. 구체적으로, 상기 투명 혼합물내에 혼합된 인광물질(244)은 발광다이오드 칩(220)으로 부터 방출된 광의 일부를 변환시키는데 사용된다. 예를 들면, 발광다이오드 칩(220)은 청색광을 방출할 수 있으며, 상기 투명 혼합물내에 혼합된 인광물질(예를 들면, Yttrium Aluminium Garnet)(244)은 청색광을 황색광으로 변환할 수 있어, 그 결과, 백색광은 상기 청색광과 황색광을 혼합하여 얻어질 수 있다.본 발명의 다른 실시예에서, 인광물질을 혼합하지 않은 투명 혼합물이 불투명 하우 징(230)의 캐비티(232) 내부를 채우기 위해 사용된다. 예를 들면, 상기 투명 혼합물은 디스펜싱 공정(Dispensing Process) 또는 몰드 주입(Mold Injection)을 통해 캐비티(232) 내에 채워진다. 도 2d에 도시된 바와 같이, 불투명 하우징(230)이 기존의 몰드 주입 공정으로 형성되므로 불투명 하우징(230)의 두께(d1)는 일반적으로 0.6mm보다 크다.
도 2e를 참조하면, 사이드뷰 발광다이오드 패키지(250)의 전체적인 두께를 줄이기 위해, 불투명 하우징(230)의 일부분 및 투명 피막제(240)의 일부분이 제거된다. 불투명 하우징(230)의 일부분 및 투명 피막제(240)의 일부분을 제거하는 방법은, 예를들면, 절단 또는 연마 방법을 사용할 수 있다. 이에 따라, 투명 피막제(240)의 상부면(246)은 도 3d에 도시된 바와 같이,사이드뷰 광 출력표면(242) 측부의 불투명 하우징(230)에 의해 노출된다.
도 2d 및 2e를 참조하면, 불투명 하우징(230)의 일부분 및 투명 피막제(240)의 일부분이 제거되기 전에 불투명 하우징(230) 및 투명 피막제(240)의 전체 두께(d1)는 대략 0.5mm 내지 0.8mm이다. 도 2e에 도시된 바와 같이, 사이드뷰 발광다이오드 패키지(250)는 불투명 하우징(230) 및 투명 피막제(240)의 감소된 전체 두께(d2)를 갖는다. 구체적으로, 불투명 하우징(230)의 일부분 및 투명 피막제(240)의 일부분을 제거된 후에 불투명 하우징(230) 및 투명 피막제(240)의 전체 두께(d1)는 대략 0.35mm 내지 0.45mm이다.
도 2f를 참조하면, 불투명 보호막(260)이 투명 피막제(240)의 상부면(246) 및 불투명 하우징(230) 상에 형성되어, 본 실시예의 사이드뷰 발광다이오드 패키 지(270)는 완성된다. 불투명 보호막(260)을 형성하는 방법은, 예를 들면, 코팅, 스크린 프린팅 또는 스퍼터링이다. 이에 따라, 불투명 보호막(260)은 필름과 같은 막이다.
도 2f에 도시된 바와 같이, 본 실시예의 사이드뷰 발광다이오드 패키지(270)는 칩 캐리어(210), 발광 다이오드 칩(220), 피막제(280) 및 불투명 보호막(260)을 포함한다. 발광다이오드 칩(220)은 칩 캐리어(210)와 전기적으로 연결된다. 피막제(280)는 불투명 하우징(230) 및 투명 피막제(240)를 포함한다. 불투명 하우징(230)은 칩 캐리어(210)와 본딩되며, 발광다이오드 칩(220)을 수용하기 위한 캐비티(232)를 포함한다. 투명 피막제(240)는 캐비티(232)내에 위치하며, 불투명 하우징(230)에 의해 덮히지 않는 사이드뷰 광 출력표면(242) (도 3d에 도시)을 갖고, 불투명 하우징(230)에 의해 덮히지 않는 사이드뷰 광 출력표면(242) (도 3d에 도시) 측부에 상부면(246)을 갖는다. 발광다이오드 칩(220)으로부터 방출된 광은 사이드뷰 광 출력표면(242)(도 3d에 도시)을 통해 출력된다. 또한 불투명 보호막(260)은 투명 피막제(240)의 상부면(246) 및 불투명 하우징(230) 상에 위치한다.
특히, 불투명 보호막(260)의 물질은 중합체 및 그 내부에 혼합된 다수의 미립자들을 포함하며, 상기 중합체는 올리고(Oligo) 중합체, 실리콘, 에폭시 또는 아크릴을 포함하며, 상기 미립자들의 물질은 금속, 이산화티탄(Titanium Dioxide), 알루미늄 산화물 또는 인광물질을 포함한다. 불투명 보호막(260)의 두께(d3)는 약 0.01mm 내지 0.15mm이다. 불투명 보호막(260)은 박막으로 형성되며, 그 두께(d3)는 상기 두께 d1 및 두께 d2의 차이보다 훨씬 적다. 따라서, 사이드뷰 발광다이오드 패키지(250)의 두께(d1)와 비교하는 경우에 사이드뷰 발광다이오드 패키지의 전체 두께(d4:즉, d2+d3)는 이보다 훨씬 낮다. 게다가, 사이드뷰 발광다이오드 패키지(270)의 전체 두께를 줄이는 방법은 간단하며 용이하다. 즉, 본 실시예는 높은 양산율(Yield Rate)을 갖는 발광다이오드 패키지의 제조방법을 제공한다. 다른 실시예에서는 불투명 하우징(230)의 사이드뷰 광 출력표면(242) 측부의 상부 및 하부 측면들이 더 제거되며, 2개의 불투명 보호막들(260)이 투명 피막제(240) 및 불투명 하우징(230)의 상부 및 하부면 상에 각각 형성된다. 이에 따라 사이드뷰 발광다이오드 패키지(270)의 두께(d4)는 훨씬 얇아질 수 있다.
본 발명의 제조방법은 현재의 공정에 적합하며 상기 불투명 하우징은 몰드 주입 공정에서 사용되는 몰드를 수정하지 않고 형성할 수 있다. 따라서, 본 발명의 사이드뷰 발광다이오드 패키지의 제조방법은 간단하고 용이하며, 본 발명의 방법에 따르는 경우에 생산율이 높다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 도시하고 있으나, 상기한 실시예에 한정되지 않으며, 본 발명을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1a는 기존의 0.6 mm의 두께를 갖는 사이드뷰 발광다이오드 패키지의 도면이다.
도 1b는 기존의 사이드뷰 발광다이오드 패키지 제조를 위한 주형 도면이다.
도 2a 및 2f는 본 발명의 일실시예에 따른 사이드뷰 발광다이오드 패키지의 제조방법의 개략도들이다.
도 3a 내지 3d는 도 2a 내지 2d의 A-A' 선에 따라 절단된 사이드뷰 발광다이오드 패키지의 제조방법의 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
210: 칩 캐리어
220: 발광다이오드 칩
230: 불투명 하우징
232: 캐비티
240: 투명 피막제
242: 사이드뷰 광 출력표면
250: 사이드뷰 발광다이오드 패키지
260: 불투명 보호막

Claims (23)

  1. 칩 캐리어를 제공하고;
    상기 칩 캐리어에 본딩되는 불투명 하우징을 형성하되, 상기 불투명 하우징은 캐비티(cavity)를 갖고;
    발광다이오드 칩을 상기 칩 캐리어와 전기적으로 연결하는 칩 본딩 공정을 수행하되, 상기 발광 다이오드 칩이 상기 캐비티 내에 위치하고;
    상기 캐비티 내에 위치되는 투명 피막제(encapsulant)를 형성하되, 상기 투명 피막제는 상기 불투명 하우징에 의해 덮히지 않는 사이드뷰(side-view) 광 출력 표면을 가지며, 상기 발광 다이오드 칩으로부터 방출된 광이 상기 사이드뷰 광 출력 표면을 통해 출력되며;
    상기 투명 피막제의 상부 표면이 상기 사이드뷰 광 출력 표면의 측부에서 상기 불투명 하우징에 의해 덮히지 않도록 상기 불투명 하우징의 전체 두께를 감소시키기 위하여 상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거하며;
    상기 투명 피막제의 상부면 및 상기 불투명 하우징 상에 불투명 보호막을 형성하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  2. 제 1항에 있어서,
    상기 칩 캐리어는 리드프레임 또는 회로기판을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  3. 제 1항에 있어서,
    상기 불투명 하우징을 형성하는 방법은 몰딩 주입(injection molding)을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  4. 제 1항에 있어서,
    상기 칩 본딩공정은 와이어 본딩공정이나 플립칩 본딩공정을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  5. 제 1항에 있어서,
    상기 투명 피막제를 형성하는 방법은 디스펜싱(dispensing) 또는 몰드 주입 을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  6. 제 1항에 있어서,
    상기 투명 피막제를 형성하는 방법은
    인광 물질을 혼재한 투명 화합물을 제공하며;
    상기 투명 화합물을 상기 캐비티내에 채우는 것을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  7. 제 1항에 있어서,
    상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거하기 이전에 상기 불투명 하우징 및 상기 투명 피막제의 전체 두께들은 약 0.4 내지 0.8 mm인 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  8. 제 1항에 있어서,
    상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거한 후에 상기 불투명 하우징 및 상기 투명 피막제의 전체 두께들은 약 0.35 내지 0.45 mm인 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  9. 제 1항에 있어서,
    상기 불투명 하우징의 일부분 및 상기 투명 피막제의 일부분을 제거하는 방법은 절단 또는 연마를 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  10. 제 1항에 있어서,
    상기 불투명 보호막을 형성하는 방법은 코팅, 스크린 프린팅 또는 스퍼터링을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  11. 제 1항에 있어서,
    상기 불투명 보호막의 물질은 중합체(polymer) 및 그 내부에 혼합된 다수의 미립자들을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  12. 제 11항에 있어서,
    상기 중합체는 올리고(Oligo) 중합체, 실리콘, 에폭시 또는 아크릴을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  13. 제 11항에 있어서,
    상기 미립자들의 물질은 금속, 이산화티탄(Titanium Dioxide), 알루미늄 산화물 또는 인광물질을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  14. 제 1항에 있어서,
    상기 불투명 보호막의 두께는 약 0.01 내지 0.15 mm인 것을 특징으로 하는 사이드뷰 발광다이오드 패키지 제조방법.
  15. 칩 캐리어;
    상기 칩 캐리어와 전기적으로 연결된 발광다이오드 칩;
    상기 칩 캐리어와 본딩되며 상기 발광 다이오드 칩을 수용하기 위한 캐비티(cavity)를 갖는 불투명 하우징, 및 상기 캐비티 내에 위치되되, 상기 발광다이 오드 칩으로부터 방출된 광이 출력됨과 아울러서 상기 불투명 하우징에 의해 덮히지 않는 사이드뷰(side-view) 광 출력 표면과 상기 불투명 하우징에 의해 덮히지 않으며 상기 사이드뷰 광 출력 표면의 측부에 위치되는 상부 표면을 갖는 투명 피막제를 구비하는 피막제; 및
    상기 불투명 하우징 및 상기 투명 피막제의 상부면 상에 위치한 불투명 보호막을 포함하는 사이드뷰 발광다이오드 패키지.
  16. 제 15항에 있어서,
    상기 칩 캐리어는 리드프레임 또는 회로기판을 구비하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  17. 제 15항에 있어서,
    상기 피막제 및 상기 불투명 보호막의 전체 두께들은 약 0.35 내지 0.45mm인 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  18. 제 15항에 있어서,
    상기 불투명 보호막의 물질은 중합체 및 그 내부에 혼합된 다수의 미립자들을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  19. 제 18항에 있어서,
    상기 중합체는 올리고(Oligo) 중합체, 실리콘, 에폭시 또는 아크릴을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  20. 제 18항에 있어서,
    상기 미립자들의 물질은 금속, 이산화티탄(Titanium Dioxide), 알루미늄 산화물 또는 인광물질을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  21. 제 15항에 있어서,
    상기 불투명 보호막의 두께는 약 0.01 내지 0.15 mm인 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  22. 제 15항에 있어서,
    상기 투명한 피막제의 물질은 실리콘, 에폭시 또는 아크릴을 포함하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
  23. 제 22항에 있어서,
    상기 투명한 피막제의 물질은 인광 물질을 더 구비하는 것을 특징으로 하는 사이드뷰 발광다이오드 패키지.
KR1020080007635A 2007-07-23 2008-01-24 초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법 KR100961231B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/781,279 2007-07-23
US11/781,279 US20090026470A1 (en) 2007-07-23 2007-07-23 Super thin side-view light-emitting diode (led) package and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20090010868A true KR20090010868A (ko) 2009-01-30
KR100961231B1 KR100961231B1 (ko) 2010-06-03

Family

ID=40294462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007635A KR100961231B1 (ko) 2007-07-23 2008-01-24 초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법

Country Status (5)

Country Link
US (1) US20090026470A1 (ko)
JP (1) JP2009027129A (ko)
KR (1) KR100961231B1 (ko)
CN (1) CN101355126B (ko)
TW (1) TW200905925A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293409B2 (en) 2013-09-11 2016-03-22 Infineon Technologies Ag Method for manufacturing a semiconductor device, and semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029774A1 (en) * 2006-08-04 2008-02-07 Acol Technologies S.A. Semiconductor light source packages with broadband and angular uniformity support
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
TWI384649B (zh) * 2008-06-18 2013-02-01 Harvatek Corp Light emitting diode chip encapsulation structure with embedded electrostatic protection function and its making method
TW201003979A (en) * 2008-07-11 2010-01-16 Harvatek Corp Light emitting diode chip packaging structure using sedimentation and manufacturing method thereof
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR20130045687A (ko) * 2011-10-26 2013-05-06 엘지이노텍 주식회사 발광 장치 및 이를 구비한 조명 장치
CN103682063B (zh) * 2012-08-30 2017-03-01 展晶科技(深圳)有限公司 侧面发光型发光二极管封装结构及其制造方法
CN104425675A (zh) * 2013-08-26 2015-03-18 展晶科技(深圳)有限公司 发光二极管封装结构
CN104347787B (zh) * 2014-09-30 2017-05-31 佛山市国星光电股份有限公司 一种led发光单元的制备方法
TWI587548B (zh) * 2015-09-07 2017-06-11 隆達電子股份有限公司 發光二極體封裝件
CN108511576A (zh) * 2017-02-27 2018-09-07 展晶科技(深圳)有限公司 发光二极管封装结构
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789433B2 (ja) 2004-06-30 2011-10-12 三洋電機株式会社 Led表示器用筺体及びled表示器
US7316756B2 (en) * 2004-07-27 2008-01-08 Eastman Kodak Company Desiccant for top-emitting OLED
CN2726127Y (zh) * 2004-08-16 2005-09-14 东贝光电科技股份有限公司 侧向式发光二极管
KR100501202B1 (ko) * 2004-11-02 2005-07-18 삼성전기주식회사 측면형 발광 다이오드 및 이를 구비하는 백라이트 장치
KR100650191B1 (ko) * 2005-05-31 2006-11-27 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
KR100665216B1 (ko) 2005-07-04 2007-01-09 삼성전기주식회사 개선된 측벽 반사 구조를 갖는 측면형 발광다이오드
KR100638876B1 (ko) * 2005-07-22 2006-10-27 삼성전기주식회사 보호 소자의 배치 구성을 개선한 측면형 발광 다이오드
KR100632002B1 (ko) * 2005-08-02 2006-10-09 삼성전기주식회사 보호 소자를 포함하는 측면형 발광 다이오드
KR100637476B1 (ko) * 2005-11-09 2006-10-23 알티전자 주식회사 측면발광 다이오드 및 그 제조방법
JP2007142085A (ja) * 2005-11-17 2007-06-07 Agilent Technol Inc 発光装置、及び発光装置の製造方法
JP5214128B2 (ja) * 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット
KR100780176B1 (ko) * 2005-11-25 2007-11-27 삼성전기주식회사 측면 방출 발광다이오드 패키지
JP4956977B2 (ja) * 2005-12-05 2012-06-20 日亜化学工業株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293409B2 (en) 2013-09-11 2016-03-22 Infineon Technologies Ag Method for manufacturing a semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
TW200905925A (en) 2009-02-01
JP2009027129A (ja) 2009-02-05
CN101355126B (zh) 2010-10-13
CN101355126A (zh) 2009-01-28
KR100961231B1 (ko) 2010-06-03
US20090026470A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR100961231B1 (ko) 초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법
US11094854B2 (en) Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
TWI463708B (zh) 側面出光型發光元件封裝結構及其製造方法
EP2779257B1 (en) Light emitting device mount, light emitting apparatus including the same, and leadframe
JP5766976B2 (ja) 発光装置の製造方法
KR101635650B1 (ko) 발광 장치
JP2015222831A (ja) 発光素子
EP2479810A2 (en) Light-emitting device package and method of manufacturing the same
TW201429005A (zh) 具有齊納(zener)二極體上之整合式反射遮罩的發光二極體封裝
US9978920B2 (en) Package, light-emitting device, and method for manufacturing the same
JP6056934B2 (ja) 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP5527450B2 (ja) 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
KR101430178B1 (ko) 사이드뷰 led 패키지
JP6164355B2 (ja) 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2013145908A (ja) 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2018121084A (ja) 発光装置の製造方法及び発光装置
JP5825390B2 (ja) 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP7469722B2 (ja) 発光装置の製造方法及び発光装置
JP6489162B2 (ja) 樹脂成形体付リードフレーム及びこれの製造方法並びにこれらに用いるリードフレーム
JP2020127026A (ja) 発光装置の製造方法及び発光装置
KR20110126860A (ko) 테이프 타입 광 패키지 및 그 제조 방법
KR20100093948A (ko) 발광 다이오드 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee