KR20110126860A - 테이프 타입 광 패키지 및 그 제조 방법 - Google Patents

테이프 타입 광 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20110126860A
KR20110126860A KR1020100046346A KR20100046346A KR20110126860A KR 20110126860 A KR20110126860 A KR 20110126860A KR 1020100046346 A KR1020100046346 A KR 1020100046346A KR 20100046346 A KR20100046346 A KR 20100046346A KR 20110126860 A KR20110126860 A KR 20110126860A
Authority
KR
South Korea
Prior art keywords
tape type
type optical
optical package
circuit pattern
resin
Prior art date
Application number
KR1020100046346A
Other languages
English (en)
Other versions
KR101158497B1 (ko
Inventor
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100046346A priority Critical patent/KR101158497B1/ko
Priority to PCT/KR2011/001461 priority patent/WO2011136470A2/en
Priority to TW100107308A priority patent/TWI542031B/zh
Publication of KR20110126860A publication Critical patent/KR20110126860A/ko
Application granted granted Critical
Publication of KR101158497B1 publication Critical patent/KR101158497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 도전성 재료로 이루어진 회로패턴층상에 형성되며, 홀을 포함하는 절연층; 상기 홀에 의해 노출된 회로패턴층 중 다이패드부에 부착된 광소자와 상기 광소자와 전기적으로 연결되는 연결부; ; 및 상기 광소자 및 연결부를 매립하는 수지부를 포함하는 것을 특징으로 하는 테이프 타입 광 패키지 및 그 제조 방법에 관한 것이다. 이에 의해, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지를 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있다. 또한, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 더욱이, 캡슐화와 렌즈를 동시에 제작하여 원가를 낮추고 공정을 단순화하여 생산성을 높일 수 있다.

Description

테이프 타입 광 패키지 및 그 제조 방법 {TAPE TYPE LIGHT PACKAGE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 광 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 패키지의 부피 및 두께를 줄이고 집적도가 높은 테이프 타입 광 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다.
도 1a은 종래 기술의 일 실시형태에 따른 광 패키지의 단면도를 나타낸다. 도 1a를 참조하면, 광 패키지는 발광하는 GaN 화학물 광소자에 골드 와이어 (102) 본딩을 통해 도선을 통전시켜 주며 하부에 히트싱크 (10)를 형성하여 열방출을 할 수 있도록 구성된다. 또한, 외부 지지대 및 광 패키지 부분에 금속 리드 (20)를 와이어 본딩을 통해 전기를 가해주고 빛이 날 수 있는 구조로 되어 있다. 이러한 구조는 개별 광소자 (60)마다 하나의 패키지의 형태를 이루고 있다.
이와 같은 종래의 광 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 광소자를 집적화하기 힘들며 광소자 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수 밖에 없다.
또한, 광소자에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 된다.
도 1b는 종래 기술의 또 다른 실시형태에 따른 광 패키지의 단면도를 나타낸다. 도 1b을 참조하면, 와이어 (102) 본딩을 보호하는 캡슐화 공정에서 형광체 및 수지 복합체를 도포한 후에 빛에 직진성과 광효율을 높이기 위해 플라스틱 렌즈 (25)를 사용한다. 이는 전술한 광 패키지의 소형화의 한계의 원인으로 작용하며, 공정상 비용 문제를 발생시킨다.
따라서, 더욱 저렴한 비용으로 더욱 소형화된 광 패키지를 제조할 수 있는 기술이 필요하다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 저렴한 비용으로 광 패키지 자체의 부피를 줄이고 최종 제품의 두께 및 외각 부피를 줄임에 따라 소형화 및 집적화가 가능한 테이프 타입 광 패키지 및 그 제조 방법을 제공하는 데 있다.
본 발명에 따른 테이프 타입 광 패키지의 구조는, 도전성 재료로 이루어진 회로패턴층상에 형성되며, 홀을 포함하는 절연층; 상기 홀에 의해 노출된 회로패턴층 중 다이패드부에 부착된 광소자와 상기 광소자와 전기적으로 연결되는 연결부; 및 상기 광소자 및 연결부를 매립하는 수지부를 포함하는 것을 특징으로 하여, 리드 프레임을 사용하지 않고 테이프 타입의 절연막을 사용하여 광 패키지의 소형화 및 집적화를 실현할 수 있다.
특히, 상기 테이프 타입 광 패키지는, 상기 절연층상에 형성되며, 상기 광소자 및 연결부 주위를 감싸도록 격벽을 이루는 솔더 레지스트층을 더 포함하며, 상기 수지부는, 상기 솔더 레지스트층의 격벽 내부에 형성될 수 있다.
여기서, 상기 도전성 재료는 구리이며, 이 경우, 상기 회로패턴층의 외면은 금으로 도금되며, 상기 연결부의 재료는 금인 것이 바람직하다.
또한, 상기 절연 테이프는 폴리이미드 필름 (polyimide film)을 사용할 수 있다.
그리고 상기 수지부의 재료는 형광체 및 투명 레진을 포함하며, 이 경우, 상기 투명 레진의 재료는 실리콘 (Si)인 것이 바람직하다.
특히, 상기 수지부는 수평형상이거나, 렌즈 기능까지 할 수 있는 볼록 렌즈 형상일 수 있다.
본 발명에 따른 테이프 타입 광 패키지 제조 방법은, (a) 절연층에 홀을 형성하는 단계; (b) 상기 절연층 아래에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계; (c) 상기 홀에 의해 노출된 회로패턴층 중 다이패드 부분에 광소자를 부착하는 단계; (d) 상기 광소자와, 상기 다이패드부와 단락된 회로패턴층의 노출된 부분을 연결부를 통해 전기적으로 연결하는 단계; (e) 상기 광소자 및 연결부를 매립하는 수지부를 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 테이프 타입 광 패키지 제조 방법은, 상기 (b) 단계와 (c) 단계 사이에, 상기 홀에 의해 노출된 회로패턴층의 주위를 감싸도록 상기 절연층상에 격벽을 이루는 솔더 레지스트층을 형성하는 단계를 더 포함하고, 상기 (e) 단계는, 상기 솔더 레지스트층의 격벽 내부에 상기 광소자 및 연결부를 매립하도록 수지부를 형성하는 단계로 이루어질 수 있다.
여기서, 상기 (a) 단계의 절연 테이프는 폴리이미드 필름 (polyimide film)인 것이 바람직하다.
또한, 상기 (b) 단계의 도전성 재료는 구리이며, 이 경우, 상기 (b) 단계는, 회로패턴층 외면을 금으로 도금하는 단계를 더 포함하며, 상기 (d) 단계의 연결부의 재료는 금인 것이 바람직하다.
특히, 상기 (e) 단계는, 상기 솔더 레지스트층의 격벽 내부에 형광체 및 투명 레진을 도포하여 수지부를 형성하는 단계이며, 이 경우, 상기 (e) 단계는상기 수지부를 수평형상으로 형성하거나, 상기 형광체 및 투명 레진을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 것일 수도 있다.
본 발명에 의하면, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있다. 또한, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 더욱이, 캡슐화와 렌즈를 동시에 제작하여 원가를 낮추고 공정을 단순화하여 생산성을 높일 수 있다.
도 1a은 종래 기술의 일 실시형태에 따른 광 패키지의 단면도
도 1b는 종래 기술의 또 다른 실시형태에 따른 광 패키지의 단면도
도 2a은 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지 제조 공
정의 단면도
도 2b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 일 실
시형태에 따른 테이프 타입 광 패키지의 비교 단면도
도 3는 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 집적도
를 더욱 상세히 나타내는 단면도 및 상면도
도 4a는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지 제
조 공정의 단면도
도 4b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 또 다
른 실시형태에 따른 테이프 타입 광 패키지의 비교 단면도
도 5는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 집
적도를 더욱 상세히 나타내는 단면도 및 상면도
이하에서는 첨부한 도면을 참조하여 테이프 타입 광 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 2a은 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지 제조 공정의 단면도이다. 도 2a 를 참조하면, 먼저 절연성 필름, 예를 들어, 폴리이미드 필름 (polyimid film) (103)에 펀칭을 통해 홀 (105 및 106)을 형성한다 (S1). 더욱 상세하게는 이러한 홀 (105 및 106)은 광소자가 위치할 중앙 홀인 디바이스 홀 (105) 및 광소자에 전원을 공급하기 위해 연결부 (예를 들어, 와이어)가 통과될 비아홀 (106)을 포함한다. 그리고 구리 박판을 라미네이트한다 (S2). 이후, 여러 약품 처리를 통해 표면을 활성화시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료후 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층 (104)을 형성한다 (S3). 그리고 구리 회로면 (104) 및 하부 비아홀 (105 및 106)영역에 골드 도금을 실시하여 본딩가능하도록 표면 처리하고, 폴리 이미드면 (103) 중, 본딩을 위한 표면 및 외부 전원 공급을 위한 홀을 제외하고 솔더레지스트를 도포한다 (S4). 구체적으로는, 회로패턴층 (104) 중 광소자가 부착될 부분인 다이패드부와, 이러한 광소자를 와이어를 통해 본딩할 부분의 회로패턴층 부분을 둘러싸도록 격벽을 형성하는 솔더레지스트층 (101)을 형성한다. 이와 같이 형성된 솔더 레지스트 격벽 (101)은 회로 (104)를 보호함과 동시에 형광체를 올릴 수 있는 SR 댐을 만들어 형광체를 수평으로 도포할 수 있게 한다. 이후, 폴리 이미드 (103)면에 있는 광소자 (60)가 위치할 동박면, 즉 다이패드부에 기존 다이 본딩을 실시하여 광소자 (60)를 접합한다 (S5). 이후, 광소자 (60)의 전원을 공급하기 위해, 금을 재료로 한 와이어 (102)를 비아홀 (106)을 통해 다이패드부와 단락된 회로패턴층과 전기적으로 연결한다 (S6). 그리고 솔더 레지스트층 (101)의 격벽 내부에 광소자 (60) 및 와이어 (102)를 매립하도록 수지부 (100a)을 형성한다 (S7). 더욱 상세하게는 솔더 레지스트 격벽 (101) 내부의 경계면에 화이트 LED를 위해 제조된 형광체 및 투명 레진을 도포하여 수평 형상의 수지부 (110a)를 형성하여 광 패키지를 완성한다.
도 2b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 비교 단면도이다. 도 2b에 도시된 바와 같이, 본 발명은 하부 히트 싱크 (10) 및 금속 리드부 (20)를 사용하지 않고, 필름 형태의 절연막 (103)과 하부의 회로패턴층 (104)을 통해 소형화 및 집적화된 광 패키지를 구현할 수 있다.
도 2c는 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 폴리이미드면 상면도 및 회로패턴부의 상면도를 나타낸다. 도 2c에 도시된 바와 같이 종래의 광 패키지의 상면도 (도 2b 의 우측그림) 에 비해 훨씬 뛰어난 집적도를 나타낸다.
도 3는 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 집적도를 더욱 상세히 나타내는 단면도 및 상면도이다. 도 3을 참조하면, 동일한 면적을 기준으로 패키지를 형성할 경우, 금속 리드부 (20) 및 하부 히트 싱크 (10)의 구조를 갖는 좌측의 종래의 광소자 배열에 비해, 우측의 본 발명은 매우 많은 양의 광 패키지가 형성됨을 보여준다.
도 4a는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지 제조 공정의 단면도이다. 도 2a 를 참조하면, 먼저 절연성 필름, 예를 들어, 폴리이미드 필름 (polyimid film) (103)에 펀칭을 통해 홀 (105 및 106)을 형성한다 (S1). 더욱 상세하게는 이러한 홀 (105 및 106)은 광소자가 위치할 중앙 홀인 디바이스 홀 (105) 및 광소자에 전원을 공급하기 위해 와이어가 통과될 비아홀 (106)을 포함한다. 그리고 구리 박판을 라미네이트한다 (S2). 이후, 여러 약품 처리를 통해 표면을 활성화시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료후 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층 (104)을 형성한다 (S3). 그리고 구리 회로면 (104) 및 하부 비아홀 (105 및 106)영역에 골드 도금을 실시하여 본딩가능하도록 표면 처리하고, 폴리 이미드면 (103) 중, 본딩을 위한 표면 및 외부 전원 공급을 위한 홀을 제외하고 솔더레지스트를 도포한다 (S4). 구체적으로는, 회로패턴층 (104) 중 광소자가 부착될 부분인 다이패드부와, 이러한 광소자를 와이어를 통해 본딩할 부분의 회로패턴층 부분을 둘러싸도록 격벽을 형성하는 솔더레지스트층 (101)을 형성한다. 이후, 폴리 이미드 (103)면에 있는 광소자 (60)가 위치할 동박면, 즉 다이패드부에 기존의 다이 본딩을 실시하여 광소자 (60)를 접합한다 (S5). 이후, 광소자 (60)의 전원을 공급하기 위해, 금을 재료로 한 와이어 (102)를 비아홀 (106)을 통해 다이패드부와 단락된 회로패턴층과 전기적으로 연결한다 (S6). 그리고 솔더 레지스트층 (101)의 격벽 내부에 광소자 (60) 및 와이어 (102)를 매립하도록 수지부 (100a)을 형성한다 (S7). 더욱 상세하게는 솔더 레지스트 격벽 (101) 내부의 경계면에 화이트 LED를 위해 제조된 형광체 및 투명 레진을 과도포하여 볼록 렌즈 형상의 수지부 (100b)을 형성하여 광 패키지를 완성한다. 여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형상의 수지부가 형성된다. 이에 의해, 기존의 수지부 및 플라스틱 렌즈를 동시에 형성할 수 있다.
도 4b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 비교 단면도이다. 도 4b에 도시된 바와 같이, 본 발명은 하부 히트 싱크 (10) 및 금속 리드부 (20)를 사용하지 않고, 필름 형태의 절연막 (103)과 하부의 회로패턴층 (104)을 통해 소형화 및 집적화된 광 패키지를 구현할 수 있다. 더욱이, 빛의 직진성과 광효율을 높이기 위해, 수지부 및 플라스틱 렌즈의 기능을 동시에 갖는 수지부 (110b)가 더 형성되어 있다.
도 4c는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 폴리이미드면 상면도 및 회로패턴부의 상면도를 나타낸다. 도 4c에 도시된 바와 같이 종래의 광 패키지의 상면도 (도 4b 의 우측그림) 에 비해 훨씬 뛰어난 집적도를 나타낸다.
도 5는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 집적도를 더욱 상세히 나타내는 단면도 및 상면도이다. 도 5를 참조하면, 동일한 면적을 기준으로 패키지를 형성할 경우, 금속 리드부 (10) 및 하부 히트 싱크 (20)의 구조를 갖는 좌측의 종래의 광소자 배열에 비해, 우측의 본 발명은 수지부 및 플라스틱 렌즈의 기능을 동시에 갖는 매우 많은 양의 광 패키지가 형성됨을 보여준다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 히트 싱크 20: 금속 리드부
30: 스티치 본드 40: 실리콘 서브-마운트
50: 볼 본드 60: 광소자
70: 솔더볼 80: 볼 본드
90: 전기적/열적 전도성 에폭시 102: 금 와이어
100a: 수평 형상 수지부 100b: 볼록 렌즈 형상 수지부
101: 솔더 레지스트층 103: 절연층
104: 회로패턴층 105: 디바이스 홀
106: 비아홀

Claims (17)

  1. 도전성 재료로 이루어진 회로패턴층상에 형성되며, 홀을 포함하는 절연층;
    상기 홀에 의해 노출된 회로패턴층 중 다이패드부에 부착된 광소자와 상기 광소자와 전기적으로 연결되는 연결부;
    및 상기 광소자와 연결부를 매립하는 수지부를 포함하는 테이프 타입 광 패키지.
  2. 제 1항에 있어서,
    상기 테이프 타입 광 패키지는,
    상기 절연층상에 형성되며, 상기 광소자 및 연결부 주위를 감싸도록 격벽을 이루는 솔더 레지스트층을 더 포함하며,
    상기 수지부는, 상기 솔더 레지스트층의 격벽 내부에 형성되어, 상기 광소자 및 연결부를 매립하는 테이프 타입 광 패키지.
  3. 제 1항 또는 제 2항에 있어서,
    상기 도전성 재료는 구리인 테이프 타입 광 패키지.
  4. 제 3항에 있어서,
    상기 회로패턴층의 외면은 금으로 도금되며, 상기 연결부의 재료는 금인 테이프 타입 광 패키지.
  5. 제 1항 또는 제 2항에 있어서,
    상기 절연층는 폴리이미드 필름 (polyimide film)인 테이프 타입 광 패키지.
  6. 제 1항 또는 제 2항에 있어서,
    상기 수지부의 재료는 형광체 및 투명 레진을 포함하는 테이프 타입 광 패키지.
  7. 제 6항에 있어서,
    상기 투명 레진의 재료는 실리콘 (Si)인 테이프 타입 광 패키지.
  8. 제 1항 또는 제 2항에 있어서,
    상기 수지부는 수평형상인 테이프 타입 광 패키지.
  9. 제 1항 또는 제 2항에 있어서,
    상기 수지부는 볼록 렌즈 형상인 테이프 타입 광 패키지.
  10. (a) 절연층에 홀을 형성하는 단계;
    (b) 상기 절연층 아래에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계;
    (c) 상기 홀에 의해 노출된 회로패턴층 중 다이패드 부분에 광소자를 부착하는 단계;
    (d) 상기 광소자와, 상기 다이패드부와 단락된 회로패턴층의 노출된 부분을 연결부를 통해 전기적으로 연결하는 단계;
    (e) 상기 광소자 및 연결부를 매립하는 수지부를 형성하는 단계를 포함하는 테이프 타입 광 패키지 제조 방법.
  11. 제 10항에 있어서,
    상기 테이프 타입 광 패키지 제조 방법은,
    상기 (b) 단계와 (c) 단계 사이에,
    상기 홀에 의해 노출된 회로패턴층의 주위를 감싸도록 상기 절연층상에 격벽을 이루는 솔더 레지스트층을 형성하는 단계를 더 포함하고,
    상기 (e) 단계는,
    상기 솔더 레지스트층의 격벽 내부에 상기 광소자 및 연결부를 매립하도록 수지부를 형성하는 단계를 포함하는 테이프 타입 광 패키지 제조 방법.
  12. 제 10항 또는 제 11항에 있어서,
    상기 (a) 단계의 절연층는 폴리이미드 필름 (polyimide film)인 테이프 타입 광 패키지 제조 방법.
  13. 제 10항 또는 제 11항에 있어서,
    상기 (b) 단계의 도전성 재료는 구리인 테이프 타입 광 패키지 제조 방법.
  14. 제 13항에 있어서,
    상기 (b) 단계는, 회로패턴층 외면을 금으로 도금하는 단계를 더 포함하며,
    상기 (d) 단계의 연결부의 재료는 금인 테이프 타입 광 패키지 제조 방법.
  15. 제 11항에 있어서,
    상기 (e) 단계는,
    상기 솔더 레지스트층의 격벽 내부에 형광체 및 투명 레진을 도포하여 수지부를 형성하는 단계인 테이프 타입 광 패키지 제조 방법.
  16. 제 15항에 있어서,
    상기 (e) 단계는,
    상기 수지부를 수평형상으로 형성하는 단계인 테이프 타입 광 패키지 제조 방법.
  17. 제 15항에 있어서,
    상기 (e) 단계는,
    상기 형광체 및 투명 레진을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 테이프 타입 광 패키지 제조 방법.
KR1020100046346A 2010-04-28 2010-05-18 테이프 타입 광 패키지 및 그 제조 방법 KR101158497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100046346A KR101158497B1 (ko) 2010-05-18 2010-05-18 테이프 타입 광 패키지 및 그 제조 방법
PCT/KR2011/001461 WO2011136470A2 (en) 2010-04-28 2011-03-03 Optical package and manufacturing method thereof
TW100107308A TWI542031B (zh) 2010-04-28 2011-03-04 光學封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046346A KR101158497B1 (ko) 2010-05-18 2010-05-18 테이프 타입 광 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110126860A true KR20110126860A (ko) 2011-11-24
KR101158497B1 KR101158497B1 (ko) 2012-06-21

Family

ID=45395742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046346A KR101158497B1 (ko) 2010-04-28 2010-05-18 테이프 타입 광 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101158497B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324697B1 (ko) * 2012-06-08 2013-11-04 스템코 주식회사 발광소자 패키지용 기판, 발광소자 패키지의 제조 방법 및 이에 의해 제조된 발광소자 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041290A (ja) 2006-08-02 2008-02-21 Akita Denshi Systems:Kk 照明装置及びその製造方法
JP4205135B2 (ja) * 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
KR100853963B1 (ko) * 2007-04-12 2008-08-25 주식회사 이츠웰 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프
KR101000860B1 (ko) * 2009-03-12 2010-12-14 삼성전기주식회사 발광다이오드 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324697B1 (ko) * 2012-06-08 2013-11-04 스템코 주식회사 발광소자 패키지용 기판, 발광소자 패키지의 제조 방법 및 이에 의해 제조된 발광소자 패키지

Also Published As

Publication number Publication date
KR101158497B1 (ko) 2012-06-21

Similar Documents

Publication Publication Date Title
JP5869080B2 (ja) 発光素子
JP4123105B2 (ja) 発光装置
TWI382561B (zh) 附有反射透鏡之功率發光二極體封裝及其製造方法
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
JP4870233B1 (ja) チップｌｅｄ
KR100961231B1 (ko) 초미세 사이드뷰 발광다이오드 패키지 및 그 제조방법
JP2012039120A (ja) 発光素子
KR20120094279A (ko) 발광소자 패키지 및 그 제조방법
KR101181224B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
US9209373B2 (en) High power plastic leaded chip carrier with integrated metal reflector cup and direct heat sink
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
KR20120085085A (ko) 칩 온 보드형 발광 모듈 및 상기 발광 모듈의 제조 방법
TWI472067B (zh) 光學封裝及其製造方法
KR101163901B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
JP5936885B2 (ja) 半導体発光装置
KR101158497B1 (ko) 테이프 타입 광 패키지 및 그 제조 방법
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
KR100954858B1 (ko) 고휘도 엘이디 패키지 및 그 제조 방법
KR101125437B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
JP2006049715A (ja) 発光光源、照明装置及び表示装置
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101250381B1 (ko) 광패키지 및 그 제조방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8