KR20090008146A - 솔더 범프 형성 방법 - Google Patents

솔더 범프 형성 방법 Download PDF

Info

Publication number
KR20090008146A
KR20090008146A KR1020080068999A KR20080068999A KR20090008146A KR 20090008146 A KR20090008146 A KR 20090008146A KR 1020080068999 A KR1020080068999 A KR 1020080068999A KR 20080068999 A KR20080068999 A KR 20080068999A KR 20090008146 A KR20090008146 A KR 20090008146A
Authority
KR
South Korea
Prior art keywords
metal film
film
pad
substrate
layer
Prior art date
Application number
KR1020080068999A
Other languages
English (en)
Inventor
게이 이마후지
마사오 나카자와
마사키 사나다
사치코 오다
다다시 고다이라
긴지 나가타
마사루 야마자키
겐지로 에노키
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090008146A publication Critical patent/KR20090008146A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

복수의 패드 위에 탑재된 도전성 볼을 리플로우 처리함으로써, 솔더 범프를 형성하는 솔더 범프 형성 방법으로서, 패드 위에 점착성 부여 화합물과 화학 반응 가능한 금속막을 형성하는 금속막 형성 단계와, 점착성 부여 화합물을 함유하는 용액과 금속막을 화학 반응시켜서, 금속막 위에 유기계 점착층을 형성하는 유기계 점착층 형성 단계와, 유기계 점착층이 형성된 패드 위에 도전성 볼을 공급함으로써, 금속막을 통하여 패드에 도전성 볼을 재치하는 도전성 볼 재치 단계를 포함한다.
금속막 형성 단계, 유기계 점착층 형성 단계, 도전성 볼 재치 단계, 리플로우 처리하는 단계, 솔더 범프

Description

솔더 범프 형성 방법{SOLDER BUMP FORMING METHOD}
본 발명은 솔더 범프 형성 방법에 관한 것으로, 특히 배선 기판, 칩 사이즈 패키지(Chip Size Package) 등의 패키지, 또는 반도체 칩 등의 기판에 설치된 복수의 패드 위에 각각 도전성 볼(ball)을 탑재하는 솔더 범프 형성 방법에 관한 것이다.
도 1은 종래의 기판을 도시하는 단면도이다.
도 1을 참조하면, 종래 기판(10)은 기판 본체(11)와, 관통 전극(12)과, 복수의 패드(13, 16)와, 솔더 레지스트(14, 17)와, 솔더 범프(19)를 갖는다. 다음 설명은 기판(10)의 예로서, 반도체 패키지로서 사용되는 배선 기판이 설명된다.
관통 전극(12)은 기판 본체(11)를 관통하도록 설치된다. 전극(12)의 하단은 패드(13)에 접속되고, 관통 전극(12)의 상단은 패드(16)에 접속된다. 관통 전극(12)은 패드(13)와 패드(16)를 전기적으로 접속시키도록 기능한다.
패드(13)는 기판 본체(11)의 하면(11A)에 설치된다. 패드(13)는 기판(10)의 외부 접속 단자인 접속부(13A)를 갖는다. 패드(13)는 관통 전극(12)의 하단에 접속된다.
솔더 레지스트(14)는 접속부(13A) 이외의 부분의 패드(13)를 덮도록, 기판 본체(11)의 하면(11A)에 설치된다. 솔더 레지스트(14)는 접속부(13A)를 노출하기 위해 개구부(14A)를 갖는다.
패드(16)는 기판 본체(11)의 상면(11B)에 설치된다. 패드(16)는 범프 형성 영역(16A)을 갖는다. 범프 형성 영역(16A)은 솔더 범프(19)가 형성되는 영역과, 범프 형성 영역(16A)에 솔더 범프(19)로 되는 도전성 볼을 일시적으로 고정시키기 위한 플럭스가 설치되는 영역이다.
솔더 레지스트(17)는 범프 형성 영역(16A) 이외의 부분의 패드(16)를 덮도록, 기판 본체(11)의 상면(11B)에 설치된다. 솔더 레지스트(17)는 범프 형성 영역(16A)을 노출하기 위해 개구부(17A)를 갖는다.
솔더 범프(19)는 패드(16)의 범프 형성 영역(16A)에 설치된다. 솔더 범프(19)는 기판(10)의 접속 단자로서 기능한다. 예를 들어, 솔더 범프(19)는 전자 부품(반도체 칩 등)에 전기적으로 접속된다.
도 2 내지 도 7은 종래의 솔더 범프 형성 공정을 도시하는 도면이다. 도 2 내지 도 7에서, 도 1에 도시된 종래 기판(10)의 것과 동일한 부품은 동일한 참조 번호를 갖는다.
도 2 내지 도 7을 참조하면, 종래의 솔더 범프 형성 방법이 설명된다. 우선, 도 2에 도시된 단계에서, 기판(10)이 형성되는 복수의 기판 형성 영역(J)을 갖는 기재(21)가 준비되고, 공지된 방법에 의해, 관통 전극(12)과, 복수의 패드(13, 16)와, 솔더 레지스트(14, 17)가 기재(21)에 형성된다. 후술하는 도 7에 도시된 단계에서, 기재(21)는 절단 위치(K)를 따라 절단되고, 따라서 도 1에 도시된 기판 본체(11)로 된다.
다음, 도 3에 도시된 단계에서, 플럭스(23)가 패드(16)의 범프 형성 영역(16A)을 덮도록 형성된다. 더욱 상세하게는, 도 37에 도시된 바와 같이, 플럭스 형성 마스크(23A)의 개구부(23B)가 솔더 레지스트(17)의 개구부(17A)를 따라 배열된 상태에서, 플럭스 형성 마스크(23A)는 솔더 레지스트(17)에 배치된다. 플럭스(도시 생략) 도포용 장치를 사용함으로써, 플럭스는 플럭스 형성 마스크(23A)를 통해 범프 형성 영역(16A)에 도포된다.
다음, 도 4에 도시된 단계에서, 도 3에 도시된 구조는 도전성 볼 재치용 장치(24)의 스테이지(25) 위에 구정되고, 또한 복수의 도전성 볼 재치용 홀(26A)(패드(16)의 범프 형성 영역(16A)에 각각 도전성 볼(28)을 재치하는 홀)을 갖는 도전성 볼 재치용 마스크(26)는 도 3에 도시된 상기 구조에 배치된다. 다음, 도전성 볼(28)은 도전성 볼 재치용 마스크(26)로부터 공급되고, 도전성 볼 재치용 마스크(26)와 스테이지(25)가 진동됨으로써, 도전성 볼(28)은 플럭스(23)가 형성되는 패드(16)의 범프 형성 영역(16A) 위에 각각 재치된다.
다음, 도 5에 도시된 단계에서, 도 4에 도시된 구조체는 도전성 볼 재치용 장치(24)의 스테이지(25)로부터 제거된다. 따라서, 도 6에 도시된 단계에서, 도 5에 도시된 도전성 볼(28)은 리플로우 처리함으로써, 솔더 범프(19)가 패드(16)의 범프 형성 영역(16A) 위에 형성된다.
다음, 도 7에 도시된 단계에서, 도 6에 도시된 구조체는 절단 위치(K)를 따 라서 절단된다. 따라서, 기판(10)이 제조된다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본국 공개 특허 공보 11-297886호
하지만, 도 37의 플럭스를 형성하는 공정에서, 플럭스 형성 마스크(23A)의 개구부(23B)와 솔더 레지스트(17)의 개구부(17A)의 상대적 위치 어긋남(misalignment)이 발생되고, 범프 형성 영역(16A)에 도포되지 않는 플럭스 또는 솔더 레지스트(17)의 표면에 도포되는 플럭스가 형성되는 문제점이 있다. 이 경우, 그곳에 재치되는 비도전성 볼(28)을 갖는 패드(16)가 발생된다. 또한, 도전성 볼(28)이 패드(16) 이외의 다른 부분에 재치되고, 리플로우 처리시 용해되어 흘러서, 인접한 솔더 볼 사이의 쇼트와 같은 문제를 야기하는 문제점이 있다.
심지어 플럭스 형성 마스크(23A)의 개구부(23B)와 솔더 레지스트(17)의 개구부(17A)가 바람직하게 배열되더라도, 플럭스의 점도가 낮아져서, 플럭스는 플럭스 형성 마스크(23A)와 솔더 레지스트(17) 사이의 갭(gap)과, 솔더 레지스트(17)와 기재(21) 사이의 갭으로 새어 나온다. 따라서, 플럭스의 일부가 솔더 레지스트(17)의 표면에 부착되고, 플럭스가 도포되는 영역이 커져서, 복수의 도전성 볼이 하나의 패드 위에 재치될 가능성이 있다는 문제점이 있다.
또한, 기판(10)을 제조하는 공정에서, 제조되는 각 기판(10)용 기판 본체(11)마다 패드(16)와 솔더 레지스트(17)의 개구부(범프 형성 영역(16A)을 노출하기 위한 개구부)의 위치 또는 크기에 변화가 발생한다.
한편, 도전성 볼 재치용 마스크(26)에 설치된 도전성 볼 재치용 홀(26A)은 대략 설계대로의 위치에 형성된다.
도 8은 종래의 솔더 범프 형성 방법의 문제점을 설명하는 도면이다.
종래의 솔더 범프 형성 방법에서와 같이, 도전성 볼 재치용 마스크(26)를 사용함으로써 도전성 볼(28)이 패드(16) 위에 재치되는 경우, 도 8에 도시된 바와 같이, 범프 형성 영역(16A)으로부터 도전성 볼 재치용 홀(26A)의 상대적인 위치 어긋남이 발생하고, 그곳에 재치되지 않는 도전성 볼(28)을 갖는 패드(16)가 발생하는 문제점이 있다. 그러한 문제점은 패드(16) 또는 도전성 볼(18)이 미세화함에 따라 현저해진다.
또한, 종래의 솔더 범프 형성 방법은 도전성 볼 재치용 마스크(26)가 사용되기 때문에, 기판(10)의 제조 비용이 상승하는 문제점을 갖는다.
본 발명의 실시예는 제조 비용을 저감시키고, 각각의 패드 위에 도전성 볼을 확실하게 재치할 수 있는 솔더 범프 형성 방법을 제공하는 것이다.
본 발명의 일면은 복수의 패드 위에 탑재된 도전성 볼을 리플로우 처리함으로써, 솔더 범프를 형성하는 솔더 범프 형성 방법으로서, 패드 위에 점착성 부여 화합물과 화학 반응 가능한 금속막을 형성하는 금속막 형성 단계와, 점착성 부여 화합물을 함유하는 용액과 금속막을 화학 반응시켜서, 금속막 위에 유기계 점착층을 형성하는 유기계 점착층 형성 단계와, 유기계 점착층 위에 도전성 볼을 공급함으로써, 유기계 점착층 및 금속막을 통하여 패드에 도전성 볼을 재치하는 도전성 볼 재치 단계를 포함하는 솔더 범프 형성 방법이 제공된다.
본 발명에 따르면, 점착성 부여 화합물과 화학 반응 가능한 금속막이 패드 위에 형성되고, 점착성 부여 화합물을 함유하는 용액과 금속막이 화학 반응하여, 금속막 위에 유기계 점착층이 형성된다. 또한, 유기계 점착층이 형성되는 부분의 금속막이 좁은 영역인 경우, 금속막 위에 거의 균일한 두께를 갖는 유기계 점착층을 형성하는 것이 가능하다. 그 결과, 도전성 볼이 패드에 탑재될 때, 종래에 요구됐던 도전성 볼 재치용 마스크를 사용하지 않고, 유기계 점착층 및 금속막을 통하여 패드의 각각에 도전성 볼 중 하나를 확실하게 재치하는 것이 가능하다. 또한, 도전성 볼 재치용 마스크가 불필요하기 때문에, 패드가 형성되는 구조체의 제 조 비용을 저감하는 것이 가능하다.
또한, 점착성 부여 화합물은 나프토트리아졸(naphthotriazole)계 유도체와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 하나를 함유해도 좋다. 이러한 점착성 부여 화합물을 사용함으로써, 금속막 위에 도전성 볼을 일시적으로 고정하기 위한 유기계 점착층을 형성하는 것이 가능하다.
또한, Cu막, Ni막이 금속막으로서 사용되어도 좋다. 그 결과, 금속막과 점착성 부여 화합물을 화학 반응시킬 수 있다.
또한, Ni막이 금속막으로서 사용되는 경우, 금속막 형성 공정과 유기계 점착층 형성 공정 사이에, 금속막 위에 Au층을 형성하는 Au층 형성 단계와, 유기계 점착층 형성 단계 전에 Au층을 즉시 제거하는 Au층 제거 단계를 제공하는 것이 가능하다. 따라서, 산화되기 쉬운 Ni막이 금속막으로서 사용되는 경우, 금속막 위에 Au층을 형성함으로써, Ni막의 산화를 방지하는 것이 가능하다.
또한, 도전성 볼 재치 단계에서, 유기계 점착층이 형성된 패드 위에 도전성 볼을 분배하여, 패드를 진동 또는 요동시킴으로써, 패드의 각각에 도전성 볼 중 하나를 탑재시키는 것이 가능하다. 그 결과, 패드의 각각에 도전성 볼 중 하나를 재치하는 것이 가능하다.
또한, 금속막 형성 단계 전에, 패드 위에 확산 방지막을 형성하는 확산 방지 막 형성 단계를 제공하는 동시에, 확산 방지막 위에 금속막을 형성하는 것이 가능하다. 따라서, 패드 위에 확산 방지막을 형성함으로써, 패드의 재료로서 Cu를 사용하는 경우, 패드에 포함된 Cu가 솔더 범프에 확산되는 것을 방지하는 것이 가능하다.
또한, 확산 방지막은 도금법에 의해 형성되는 Ni막, Pd막, Au막 중 적어도 하나로 구성되어도 좋다. 그 결과, 패드에 포함된 Cu가 솔더 범프로 확산되는 것을 방지하는 것이 가능하다.
본 발명에 따르면, 패드 위에 형성된 금속막이 화학 반응됨으로써, 도전성 볼을 일시적으로 고정하기 위한 유기계 점착층을 형성한다. 또한, 도전성 볼 재치용 마스크를 사용하지 않고, 미세한 도전성 볼을 정확하게 배치하는 것이 가능하다. 또한, 제조 비용을 저감시키는 동시에, 패드의 각각에 도전성 볼을 확실하게 재치하는 것이 가능하다.
이하, 다른 특징 및 이점들은 상세한 설명, 첨부한 도면, 및 특허청구범위로부터 명백해질 것이다.
본 발명은 배선 기판과, 칩 사이즈 패키지 등의 패키지, 또는 반도체 칩 등의 기판에 설치된 패드의 각각에 도전성 볼을 탑재하여 솔더 볼을 형성하는 솔더 범프 형성 방법에 적용 가능하다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
(제 1 실시예)
도 9는 본 발명의 제 1 실시예에 따른 기판을 도시하는 단면도이다.
도 9를 참조하면, 본 실시예에 따른 기판(100)은 기판 본체(101)와, 관통 전극(102)과, 복수의 패드(103, 107)와, 솔더 레지스트(104, 108)와, 확산 방지막(105, 109)과, 금속막(111)과, 솔더 범프(112)를 갖는다. 본 실시예에서는, 기판의 예로서, 반도체 패키지로서 사용되는 배선 보드가 후술된다.
기판 본체(101)는 판의 형상이고, 복수의 관통 홀(115)을 갖는다. 관통 전극(102)은 관통 홀(115)에 설치된다. 관통 전극(102)의 하단은 패드(103)에 접속되고, 관통 전극(102)의 상단은 패드(107)에 접속된다. 관통 전극(102)은 패드(103)와 패드(107)를 전기적으로 접속하도록 기능한다. 관통 전극(102)으로서는, 예를 들어 도금법에 의해 형성된 Cu 도금막을 사용 가능하다.
패드(103)는 관통 전극(102)의 하단부가 형성되는 위치에 대응하는 부분에서 기판 본체(101)의 하면(101A)에 설치된다. 패드(103)는 평면에서 보면 원형 형상이고, 확산 방지막(105)이 형성되는 접속부(117)를 갖는다. 접속부(117)는 예를 들어, 확산 방지막(105)을 통하여 마더보드(mother board) 등의 실장 기판(도시 생략)에 전기적으로 접속된다. 접속부(117)는 평면에서 보면 원형 형상이다. 패드(103)로서는, 예를 들어, 패턴화되는 Cu막을 사용 가능하다. 패드(103)의 두께는 예를 들어, 15㎛로 할 수 있다. 패드(103)는 예를 들어, 120㎛의 직경(R1)으로 할 수 있다. 이 경우, 접속부(117)는 예를 들어, 80㎛의 직경(R2)으로 할 수 있다. 패드(103) 및 접속부(117)의 평면 형상은 본 실시예의 형상으로 한정되지 않 는다. 패드(103) 및 접속부(117)의 평면 형상은 예를 들어, 직사각형, 다각형, 또는 다른 형상으로 할 수 있다.
솔더 레지스트(104)는 접속부(117) 이외의 다른 부분의 패드(103)를 덮도록, 기판 본체(101)의 하면(101A)에 설치된다. 솔더 레지스트(104)는 접속부(117)의 면(117A)을 노출하기 위해 개구부(118)를 갖는다.
확산 방지막(105)은 개구부(118)에 노출된 부분의 접속부(117)를 덮도록 설치된다. 확산 방지막(105)으로서, 예를 들어, 접속부(117)의 면(117A)에 Ni층과 Au층 순으로 적층된 Ni/Au적층막과, 접속부(117)의 면(117A)에 Ni층과, Pd층과, Au층 순으로 적층된 Ni/Pd/Au적층막과, 접속부(117)의 면(117A)에 Pd층과, Au층 순으로 적층된 Pd/Au적층막과, 접속부(117)의 면(117A)에 형성된 Au층을 사용 가능하다. Ni/Pd/Au적층막이 확산 방지막(105)으로서 사용되는 경우, Ni층(예를 들면, 3㎛ 이상의 두께)과, Pd층(예를 들면, 0.1㎛ 이하의 두께)과, Au층(예를 들면, 0.01㎛ 내지 0.5㎛의 두께)은 Ni/Pd/Au적층막을 형성하도록, 예를 들어, 무전해 도금법에 의해 순차적으로 적층된다.
패드(107)는 관통 전극(102)의 상단부가 형성되는 위치에 대응하는 부분에서 기판 본체(101)의 상면(101B)에 설치된다. 패드(107)는 평면으로 보면 원형 형상이고, 확산 방지막(109)이 형성되는 접속부(121)를 갖는다. 접속부(121)는 학산 방지막(109)과 금속막(111)을 통하여, 솔더 범프(112)에 전기적으로 접속된다. 접속부(121)는 평면으로 보면 원형 형상이다. 패드(107)로서는, 예를 들어, 패턴화되는 Cu막을 사용 가능하다. 예를 들어, 패드(107)의 두께는 15㎛로 할 수 있다. 솔더 범프(112)로 되는 도전성 볼이 90㎛의 직경을 갖는 경우, 예를 들어 패드(107)는 120㎛의 직경(R3)으로 할 수 있다. 또한, 이 경우, 접속부(121)는 예를 들어, 80㎛의 직경(R4)으로 할 수 있다. 패드(107) 및 접속부(121)의 평면 형상은 본 실시예의 형상으로 한정되는 것은 아니다. 패드(107) 및 접속부(121)의 평면 형상은 예를 들어, 직사각형, 다각형, 또는 다른 형상으로 할 수도 있다.
솔더 레지스트(108)는 접속부(121) 이외의 다른 부분의 패드(107)를 덮도록, 기판 본체(101)의 상면(101B)에 설치된다. 솔더 레지스트(108)는 패드(107)의 접속부(121)의 면(121A)을 노출하기 위해 개구부(122)를 갖는다. 개구부(122)는 원통 형상이다. 개구부(122)는 하나의 도전성 볼만이 탑재될 수 있는 그러한 직경을 갖도록 할 수 있다. 솔더 범프(112)로 되는 도전성 볼이 90㎛의 직경을 갖는 경우, 예를 들어, 개구부(122)는 80㎛의 직경을 갖도록 할 수 있다. 개구부(122)의 형상은 본 실시예의 형상으로 한정되는 것은 아니다. 개구부(122)의 평면 형상은 직사각형, 다각형, 또는 다른 형상으로 할 수도 있다.
확산 방지막(109)은 개구부(122)에 노출된 접속부(121)의 면(121A)을 덮도록 설치된다. 확산 방지막(109)은 패드(107)를 형성하는 금속 성분이 솔더 범프(112)에 확산되는 것을 방지하고, 솔더와 패드(107)의 접합성을 향상시키도록 기능한다. 확산 방지막(109)은 금속막(111, 151)이 얇은 두께를 갖고, 도전성 볼의 리플로우시 솔더로 완전하게 확산되는 경우에 대해 특히 유효하다.
확산 방지막(109)으로서는, 예를 들어, 개구부(122)에 노출된 접속부(121)의 면(121A)에 Ni층과 Au층 순으로 적층된 Ni/Au적층막과, 접속부(121)의 면(121A)에 Ni층과, Pd층과, Au층 순으로 적층된 Ni/Pd/Au적층막과, 접속부(121)의 면(121A)에 Pd층과, Au층 순으로 적층된 Pd/Au적층막과, 접속부(121)의 면(121A)에 형성된 Au층을 사용 가능하다. Ni/Pd/Au적층막이 확산 방지막(109)으로서 사용되는 경우, Ni층(예를 들어, 3㎛ 이상의 두께)과, Pd층(예를 들어, 0.1㎛ 이하의 두께)과, Au층(예를 들어, 0.01㎛ 내지 0.5㎛의 두께)은 예를 들어, Ni/Pd/Au적층막을 형성하도록, 무전해 도금법에 의해 순차적으로 적층된다.
금속막(111)은 패드(107)와 접촉하여 설치된 면의 반대 측에서 확산 방지막(109)의 면을 덮도록 설치된다. 금속막(111)은 나프토트리아졸(naphthotriazole)계 유도체와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 하나를 함유하는 점착성 부여 화합물과 화학 반응할 수 있다. 금속막(111)은 점착성 부여 화합물과의 반응을 통하여, 후술하는 도전성 볼(도전성 볼을 리플로우 처리시킴으로써 솔더 범프(112)로 됨)을 금속막(111)에 일시적으로 고정하기 위해 유기계 점착층을 형성하는 기능을 한다.
금속막(111)으로서, 예를 들어, Cu막, 또는 Ni막을 사용 가능하다. Cu막이 금속막(111)으로서 사용되는 경우, 예를 들어, Cu막의 두께는 0.1㎛ 내지 1.0㎛로 할 수 있다. 예를 들어, 금속막(111)은 도금법에 의해 형성될 수 있다.
솔더 범프(112)는 확산 방지막(109)과 접촉하는 면과 반대 측의 금속막(111) 의 면에 설치된다. 솔더 범프(112)는 반도체 칩 등과 같은 전자 부품(도시 생략)에 전기적으로 접속된다.
상술한 구성(기판의 패드의 구성)을 갖는 기판(100)에서는, 예를 들어, 배선 보드, 칩 사이즈 패키지(Chip Size Package)와 같은 패키지, 또는 반도체 칩 등을 사용 가능하다.
본 실시예에 따른 기판(100)을 참조하면, 확산 방지막(109)에 설치된 금속막(111)의 두께가 두꺼운 경우(예를 들어, 0.5㎛ 이상의 두께이다. 솔더 범프(112)가 형성될 때, 금속막(111)의 일부만이 솔더에 확산되는 경우)가 예로서 설명된다. 금속막(111)의 두께가 얇은 경우(예를 들어, 0.5㎛ 미만), 후술하는 도 19에 도시된 단계에서, 도전성 볼(129)에 대한 리플로우 처리시에, 전체 금속막(111)은 솔더로 확산된다. 따라서, 솔더 범프(112)가 형성된 후, 금속막(111)은 남아있지 않게 된다.
한편, 후술하는 도 10에 도시된 바와 같이, 확산 방지막(109)을 덮는 금속막(111)은 완성체인 기판(123)에 존재하지 않는다.
도 10은 본 발명의 제 1 실시예의 변형예에 따른 기판을 도시하는 단면도이다. 도 10에서, 제 1 실시예에 따른 기판(100)에서의 것과 동일한 구성 성분은 동일한 참조 번호를 갖는다.
도 10을 참조하면, 제 1 실시예의 변형예에 따른 기판(123)은 제 1 실시예에 따른 기판(100)에 설치된 금속막(111)이 솔더 범프(112)에 확산되는 것을 제외하고, 기판(100)의 것과 동일한 구성을 갖는다.
도 11 내지 도 20은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 공정을 도시하는 도면이다. 도 11 내지 도 20에서, 제 1 실시예에 따른 기판(100)의 것과 동일한 구성 성분은 동일한 참조 번호를 갖는다.
도 11 내지 도 20을 참조하면, 본 실시예에 따른 솔더 범프 형성 방법은 제 1 실시예에 따른 기판(100)이 제조되는 경우를 예로서 설명한다.
우선, 도 11에 도시된 단계에서, 관통 홀(115)과, 관통 전극(102)과, 복수의 패드(103, 107)는 기판(100)이 형성되는 복수의 기판 형성 영역(A)을 갖는 기재(125)에, 공지된 방법에 의해 형성되고, 다음, 접속부(117)의 면(117A)을 노출시키는 개구부(118)를 갖는 솔더 레지스트(104)가 기재(125)의 면(125A)에 형성되고, 접속부(121)의 면(121A)을 노출시키는 개구부(122)를 갖는 솔더 레지스트(108)는 기재(125)의 면(125B)(면(125A)의 반대 측)에 형성된다.
기재(125)가 절단 위치(B)에서 절단됨으로써, 복수의 기판 본체(101)가 획득된다. 기재(125)로서는, 예를 들어, 실리콘 기판 또는 글라스 에폭시 기판을 사용 가능하다. 관통 전극(102)과, 접속부(117)를 갖는 패드(103)와, 접속부(121)를 갖는 패드(107)는 예를 들어, 도금법에 의해 형성된다. 관통 전극(102)과 패드(103, 107)로서는, 예를 들어, Cu막을 사용 가능하다. 패드(103, 107)는 예를 들어, 15㎛의 두께를 갖도록 할 수 있다. 패드(103)의 직경(R1)은 예를 들어, 120㎛로 할 수 있다. 이 경우, 접속부(117)는 예를 들어, 80㎛의 직경(R2)을 갖도록 할 수 있다. 또한, 후술하는 도 16에 도시된 단계에서 사용될 도전성 볼(129)이 90㎛의 직경을 갖는 경우, 패드(107)의 직경(R3)은 예를 들어, 120㎛로 할 수 있다. 이 경 우, 접속부(121)의 직경(R4)은 예를 들어, 80㎛로 할 수 있다. 개구부(118)는 그 직경이 접속부(117)의 직경(R2)과 동일한 방식으로 형성된다. 또한, 개구부(122)는 예를 들어, 그 직경이 접속부(121)의 직경(R4)과 동일한 방식으로 형성될 수 있다.
다음, 도 12에 도시된 단계에서, 우선, 접속부(117, 121)가 세정 처리 및 활성화 처리되고, 다음, 확산 방지막(105)이 도금법에 의해 접속부(117)의 면(117A)에 형성되는 동시에, 확산 방지막(109)이 접속부(121)의 면(121A)에 형성된다(확산 방지막 형성 단계). 세정 처리 및 활성화 처리는 예를 들어, 접속부(117, 121)의 면(117A, 121A)에 대한 탈지(脫脂) 처리와, 탈지 처리된 접속부(117, 121)의 면(117A, 121A)에 대한 에칭 처리와, 에칭 처리된 접속부(117, 121)의 면(117A, 121A)에 대한 산(酸) 세정 처리와, 산 세정 처리된 접속부(117, 121)의 면(117A, 121A)에 대한 활성화 처리를 포함한다.
확산 방지막(105, 109)으로서는, 예를 들어, Ni층과 Au층 순으로 적층된 Ni/Au적층막과, Ni층과 Pd층과 Au층 순으로 적층된 Ni/Pd/Au적층막과, Pd층과 Au층 순으로 적층된 Pd/Au적층막과, Au층을 사용 가능하다. Ni/Pd/Au적층막이 확산 방지막(105, 109)으로서 사용되는 경우, Ni층(예를 들어, 3㎛ 이상의 두께)과, Pd층(예를 들어, 0.1㎛ 이하의 두께)과, Au층(예를 들어, 0.01㎛ 내지 0.5㎛의 두께)은 예를 들어, Ni/Pd/Au적층막을 형성하도록, 무전해 도금법에 의해 순차적으로 적층된다.
도 13에 도시된 단계에서, 우선, 나프토트리아졸(naphthotriazole)계 유도체 와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 하나를 함유하는 점착성 부여 화합물과 화학 반응할 수 있는 금속막(111)은 도금법에 의해, 개구부(122)에 노출된 부분의 확산 방지막(109)의 면을 덮도록 형성된다(금속막 형성 단계).
점착성 부여 화합물과 화학 반응할 수 있는 금속막(111)으로서는, 예를 들어, Cu막 또는 Ni막을 사용 가능하다. 금속막(111)은 예를 들어, 도금법에 의해 형성될 수 있다. Cu막이 금속막(111)으로서 사용되는 경우, 금속막(111)은 예를 들어, 0.1㎛ 내지 1.0㎛의 두께를 갖도록 할 수 있다. 금속막(111)이 되는 Cu막의 두께를 감소시킴으로써, 따라서, 전기적 특성에 악영향을 미치는 Cu-Pd화합물의 영향을 작게하는 것이 가능하다.
다음, 도 14에 도시된 단계에서, 점착성 부여 화합물을 함유하는 용액은 금속막(111)과 화학 반응하여, 개구부(122)에 노출된 부분의 금속막(111)을 덮도록 유기계 점착층(127)을 형성한다(유기계 점착층 형성 단계). 구체적으로는, 유기계 점착층(127)은 나프토트리아졸(naphthotriazole)계 유도체와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 하나를 O.O5중량% 내지 2O중량% 포함한 용액에, 도 13에 도시된 구조체를 침지시키거나, 상기 용액을 개구부(122)에 노출된 부분의 금속막(111)에 도포함으로써 형성된다. 유기계 점착층(127)은 후술하는 도 16에 도시된 단계에서, 금속막(111) 위에 도전성 볼(129)을 일시적으로 고정하도록 기능한다. 예를 들어, 유기계 점착층(127)의 두께는 50㎚로 할 수 있다.
따라서, 점착성 부여 화합물과 화학 반응 가능한 금속막(111)이 패드(107)에 형성되고, 점착성 부여 화합물을 함유하는 용액과 금속막(111)이 서로 화학 반응하여, 개구부(122)에 노출된 부분의 금속막(111)에 유기계 점착층(127)을 형성한다. 또한, 유기계 점착층(127)이 형성되는 금속막(111)의 면이 좁은 영역인 경우에도, 따라서, 금속막(111) 위에 거의 동일한 두께를 갖는 유기계 점착층(127)을 형성하는 것이 가능하다. 이에 따라, 도전성 볼이 복수의 패드(107) 위에 탑재될 때, 종래에 요구된 도전성 볼 재치용 마스크(26)(도 4 및 도 8 참조)를 사용하지 않고, 유기계 점착층(127)과 금속막(111)을 통하여 패드(107) 위에 각각의 도전성 볼을 확실하게 재치하는 것이 가능하다. 또한, 도전성 볼 재치용 마스크(26)는 요구되지 않는다. 따라서, 솔더 범프(112)가 형성되는 기판(100)의 제조 비용을 감소시키는 것이 가능하다.
다음, 도 15에 도시된 단계에서, 복수의 도전성 볼이 유기계 점착층(127)이 형성되는 측의 도 14에 도시된 구조체 위에 낙하할 수 있는 방식으로, 도 14에 도시된 구조체가 도전성 볼 공급 장치(130)의 스테이지(131) 위에 고정된다. 도전성 볼 공급 장치(130)는 스테이지(131)와, 스테이지(131)를 진동시키는 진동 장치(132)와, 진동 장치(132)를 통하여 스테이지(131)를 지지하는 지지체(133)와, 스 테이지(131)의 상방에 배치되고 스테이지(131)에 고정된 구조체 위에 복수의 도전성 볼(129)(도 16 참조)을 낙하시키도록 기능하는 도전성 볼 수용체(134)를 구비한 구성을 갖는다.
다음, 도 16에 도시된 단계에서, 도전성 볼(129)을 스테이지(131)의 상방에 배치된 도전성 볼 수용체(134)로부터 낙하시킴과 동시에, 복수의 패드(107)를 포함하는 구조체를 진동시킴(스테이지(131)를 진동시킴)으로써, 금속막(111) 및 유기계 점착층(127)이 형성되는 패드(107)의 각각에 도전성 볼(129)을 탑재한다(도전성 볼 재치 단계).
도전성 볼(129)로서는, 예를 들면 Sn-Ag-Cu합금으로 구성된 솔더 볼, 또는 Sn-Ag합금으로 구성된 솔더 볼을 사용 가능하다. 또한, 도전성 볼(129)의 지름은 예를 들면, 80㎛ 내지 90㎛로 할 수 있다.
그 다음, 도 17에 도시된 단계에서, 스테이지(131) 위에 고정된 구조체는 도전성 볼(129)의 낙하를 정지시킨 상태에서 진동된다. 따라서, 금속막(111) 위에 탑재될 수 없는 여분의 도전성 볼(129)은 솔더 레지스트(108)로부터 제거 또는 회수된다.
다음, 도 18에 도시된 단계에서, 도 17에 도시된 도전성 볼(129)이 탑재된 구조체가 스테이지(131)로부터 제거된다.
다음, 도 19에 도시된 단계에서, 도 18에 도시된 도전성 볼(129)이 리플로우 처리됨으로써, 각각의 금속막(111)에 솔더 범프(112)가 형성된다. 따라서, 기판(100)에 대응하는 구조체는 기재(125)에 설치된 복수의 기판 형성 영역(A)에 형 성된다. 도 19에 도시된 공정에서, 유기계 점착층(127)은 리플로우 처리 시에 휘발한다.
도 19에 도시된 단계에서의 도전성 볼(129)에 대한 리플로우 처리는 플럭스(flux)를 사용하지 않고 수행된다.
따라서, 플럭스를 사용하지 않고 도전성 볼(129)에 대해 리플로우 처리함으로써, 도전성 볼(129)에 대한 리플로우 처리 후에, 플럭스 제조 공정과 플럭스 세정 공정(유기 용제를 사용하는 세정 공정)을 수행할 필요가 없다. 따라서, 기판(100)을 제조하는 공정이 단순화될 수 있다. 그 결과, 기판(100)의 제조 비용을 저감하는 것이 가능하다.
또한, 플럭스가 사용되지 않기 때문에, 종래에는 요구됐던 리플로우의 정기적인 클리닝 작업이 수행되지 않는다.
또한, 플럭스가 사용되지 않기 때문에, 플럭스의 여분이 솔더 범프(112)의 표면 또는 기판(100)의 표면에 발생되지 않는다. 따라서, 플럭스(flux)에 의한 솔더 범프(112)와 패드(107)의 부식을 방지하는 것이 가능하다. 그 결과, 기판(100) 및 기판(100)에 설치되는 반도체 칩의 전기적 접속 신뢰성과, 반도체 칩 및 기판(100) 사이의 전기적 접속 신뢰성의 향상이 가능하다.
또한, 상술한 바와 같이, 도 19에 도시된 단계에서, 확산 방지막(109)에 설치된 금속막(111)의 두께가 두꺼운 경우(예를 들면, 0.5㎛ 이상), 도 19에 도시된 바와 같이 금속막(111)은 확산 방지막(100)에 남아있게 된다. 하지만, 금속막(111)의 두께가 얇을 경우(예를 들면, 0.5㎛ 미만), 도전성 볼(129)에 대한 리플 로우 처리시에, 모든 금속막(111)이 솔더로 확산되기 때문에, 솔더 범프(112)가 형성된 후에 금속막(111)은 남아 있지 않게 된다.
다음, 도 20에 도시된 단계에서, 도 19에 도시된 구조체는 절단 위치(B)를 따라 절단된다. 그 결과, 복수의 기판(100)이 제조된다.
본 실시예에 따른 범프 형성 방법에 따르면, 점착성 부여 화합물과 화학 반응 가능한 금속막(111)이 패드(107)에 형성되고, 다음, 점착성 부여 화합물을 함유하는 용액과 금속막(111)이 화학 반응하여, 개구부(122)에 노출된 부분의 금속막(111)에 유기계 점착층(127)이 형성된다. 유기계 점착층(127)이 형성되는 금속막(111)의 면이 좁은 영역인 경우, 따라서, 금속막(111) 위에 거의 균일한 두께를 갖는 유기계 점착층(127)을 형성하는 것이 가능하다. 도전성 볼(129)이 패드(107) 위에 탑재될 때, 종래에 요구됐던 도전성 볼 재치용 마스크(26)(도 4를 참조)를 사용하지 않고, 유기계 점착층(127) 및 금속막(111)을 통하여 패드(107)의 각각에 도전성 볼(129) 중 하나를 확실하게 재치하는 것이 가능하다. 또한, 도전성 볼 재치용 마스크(26)가 불필요하다. 그 결과, 솔더 범프(112)가 형성되는 기판(100)의 제조 비용을 저감하는 것이 가능하다.
도 21 내지 도 23은 본 발명의 제 1 실시예의 변형예에 따른 솔더 범프 형성 공정을 도시하는 도면이다. 도 21 내지 도 23에서, 상술한 도 11 내지 도 20에 도시된 구조체의 것과 동일한 구성 성분은 동일한 참조 번호를 갖는다.
도 21 내지 도 23을 참조하면, 본 실시예의 변형예에 따른 솔더 범프 형성 방법은 제 1 실시예에 따른 기판(100)이 제조되는 경우를 예로써 설명한다.
우선, 도 18에 도시된 구조체를 형성하도록, 상술한 도 11 내지 도 18에 도시된 단계의 것과 동일한 프로세싱이 수행된다. 다음, 도 21에 도시된 단계에서, 도전성 볼(129)에 함유된 솔더가 반용융됨으로써, 금속막(111)을 통하여 패드(107)에 도전성 볼(129)이 일시적으로 고정된다.
따라서, 도전성 볼(129)에 함유된 솔더가 반용융됨으로써, 금속막(111)을 통하여, 패드(107)에 도전성 볼(129)이 일시적으로 고정된다. 따라서, 후술하는 도 22에 도시된 단계에서, 도전성 볼(129)을 덮는 플럭스(147)를 형성할 때, 패드(107)로부터 도전성 볼(129)이 낙하하는 것을 방지하는 것이 가능하다.
다음, 도 22에 도시된 단계에서, 플럭스(147)는 도 21에 도시된 구조체의 도전성 볼(129)이 일시적으로 고정되는 측의 면과, 도전성 볼(129)을 덮도록 형성된다. 플럭스(147)는 예를 들어, 도포법(coating process)에 의해 형성된다.
다음, 도 23에 도시된 단계에서, 도전성 볼(129)은 솔더 범프(112)를 형성하도록 리플로우 처리된다. 이때, 플럭스(147)의 대부분은 휘발한다. 따라서, 도 23에 도시된 단계를 프로세싱한 후 획득된 플럭스(147)의 두께는 도 22에 도시된 구조체에 설치된 플럭스(147)의 두께보다 얇다.
다음, 도 23에 도시된 단계에서 플러스는 세정을 통하여 제거된다. 다음, 상술한 도 20에 도시된 단계에서의 프로세싱은 복수의 기판(100)이 제조되도록 수행된다.
본 실시예의 변형예에 의한 범프 형성 방법에 따르면, 도전성 볼(129)을 리플로우시켜서 솔더 범프(112)를 형성할 때에 플럭스(147)를 사용함으로써, 솔더 범 프 및 패드(107)의 접합 강도와, 솔더의 젖음성(wettability)을 충분하게 확보하는 것이 가능하다. 본 실시예의 변형예에 따른 솔더 범프 형성 방법을 사용하는가의 여부는 도전성 볼(129)을 구성하는 솔더의 조성에 의해 결정하는 것이 바람직하다.
또한, 도전성 볼(129)이 유기계 점착층(127)에 단지 접착된 상태(도 18에 도시된 상태)에서, 플럭스가 도포되는 경우, 유기계 점착층(127)이 플럭스에 의해 용해되지 않아서, 도전성 볼(129)이 패드(107)로부터 낙하한다. 이 때문에, 도 21에 도시된 바와 같이, 도전성 볼(129)은 반용해되어 일시적으로 고정되는 것이 바람직하다.
또한, 도 19에 도시된 바와 같이, 플럭스를 갖지 않는 리플로우 단계가 수행되는 경우, 유기계 점착층(127)이 완전하게 휘발하지 않고, 잔류한다. 이 경우, 제 1 실시예의 변형예의 적용에 의해 플럭스를 통하여 유기계 점착층(127)이 완전하게 제거되어, 솔더의 접합 강도가 향상되므로 적당하다.
(제2 실시예)
도 24는 본 발명의 제 2 실시예에 따른 기판의 단면도이다. 도 24에서, 제 1 실시예데 따른 기판(100)의 것과 동일한 구성 성분은 동일한 참조 번호를 갖는다.
도 24를 참조하면, 제 2 실시예에 따른 기판(150)은 금속막(151)이 제 1 실시예에 따른 기판(100)에 설치되는 확산 방지막(109)과 금속막(111) 대신에 설치되는 것을 제외하고, 기판(100)의 것과 동일한 구조체를 갖는다.
금속막(151)은 기판 본체(101)의 윗면(101B)과 접촉하는 면의 반대 측의 접 속부(121)의 면(121A)을 덮도록 설치된다. 금속막(151)은 제 1 실시예에서 설명된 점착성 부여 화합물과 화학반응할 수 있다. 금속막(151)은 제 1 실시예에서 설명된 점착성 부여 화합물을 함유하는 용액에 반응하도록 기능하고, 따라서, 도전성 볼(129)을 금속막(151)에 일시적으로 고정하기 위한 유기계 점착층을 형성한다. 금속막(151)으로서, 예를 들면, 도금법에 의해 형성된 Ni막을 사용 가능하다. Ni막이 금속막(151)으로서 사용되는 경우, 금속막(151)의 두께는 예를 들면, 3㎛ 이상(예를 들면, 3㎛ 내지 8㎛)으로 할 수 있다.
상술한 구성을 갖는 기판(150)(기판의 패드의 구성)으로서는, 예를 들면 배선 기판, 칩 사이즈 패키지 등의 패키지, 반도체 칩을 사용 가능하다.
본 실시예에 따른 기판(150)을 참조하면, 예를 들어 접속부(121)에 설치된 금속막(151)의 두께가 두꺼운 경우(예를 들면, 0.5㎛ 이상. 솔더 범프(112)를 형성할 때, 금속막(151)의 일부만이 솔더로 확산되는 경우)를 예로써 설명한다. 금속막(151)의 두께가 얇을 경우(예를 들면 0.5㎛ 미만)의 경우, 도전성 볼(129)의 리플로우 처리를 수행하여 솔더 범프(112)를 형성할 때, 모든 금속막(151)이 솔더로 확산된다. 이 경우, 솔더 범프(112)가 형성된 후, 금속막(151)은 남아 있지 않게 된다. 즉, 후술하는 도 25에 도시된 바와 같이, 금속막(151)은 완성체인 기판(180)에는 존재하지 않는다.
도 25는 본 발명의 제 2 실시예의 변형예에 따른 기판을 도시하는 단면도이다. 도 25에서, 제 2 실시예에 따른 기판(150)에서의 것과 동일한 구성 성분은 동일한 참조 번호를 갖는다.
도 25를 참조하면, 제 2 실시예의 변형예에 따른 기판(180)은 제 2 실시예에 따른 기판(150)에 설치된 모든 금속막(151)이 솔더 범프(112)에 확산되는 것을 제외하고, 기판(150)의 것과 동일한 구조를 갖는다.
도 26 내지 도 30은 본 발명의 제 2 실시예에 따른 솔더 범프 형성 공정을 도시하는 도면이다. 도 26 내지 도 30에서, 제 2 실시예에 따른 기판(150)의 것과 동일한 구성의 기판 150과 동일구성 부분에는 동일한 부호를 첨부한다.
우선, 도 26에 도시된 단계에서, 제 1 실시예에서 설명된 도 11 및 도 12에 도시된 단계에서의 것과 동일한 프로세싱이 수행되어서, 도 26에 도시된 구조체가 형성된다. 다음, 도 27에 도시된 공정에서, 나프토트리아졸(naphthotriazole)계 유도체와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 하나를 함유하는 점착성 부여 화합물과 화학 반응할 수 있는 금속막(151)은 도금법에 의해, 개구부(122)에 노출된 부분의 접속부(121)의 면(121A)을 덮도록 형성된다(금속막 형성 단계). 점착성 부여 화합물과 화학 반응 가능한 금속막(151)으로서, 예를 들면 Ni막을 사용 가능하다. Ni막이 금속막(151)으로서 사용되는 경우, 금속막(151)의 두께는 예를 들어 3㎛ 이상(예를 들면, 3㎛ 내지 8㎛)의 두께를 갖도록 할 수 있다.
또한, 금속막(151)은 확산 방지막(105)의 형성 시에, 동시에 형성해도 좋다. 예를 들면, 확산 방지막(105)이 Ni/Pd/Au적층막으로 이루어지는 경우, 도금법에 의 해 면(117A)에 Ni층이 형성될 때에 면(121A)에 Ni층(Ni막)이 동시에 형성되고, 다음, 마스크로서 면(121A)을 사용하여 면(117A)에 Pd층과 Au층이 동시에 형성됨으로써, 확산 방지막(105)과 금속막(151)이 동시에 형성된다.
다음, 도 28에 도시된 단계에서, 점착성 부여 화합물을 함유하는 용액은 금속막(151)과 화학 반응하여 개구부(122)에 노출된 부분의 금속막(151)을 덮도록 유기계 점착층(155)을 형성한다(유기계 점착층 형성 공정). 구체적으로는, 나프토트리아졸(naphthotriazole)계 유도체와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 일종을 0.05중량% 내지 20중량% 함유하는 용액에, 도 27에 도시된 구조체를 침지시키거나, 또는 개구부(122)에 노출된 부분의 금속막(151)에 상기 용액을 도포함으로써 유기계점착층(155)이 형성된다. 유기계 점착층(155)은 후술하는 도 29에 도시된 공정에서, 도전성 볼(129)을 일시적으로 고정시키는 기능을 한다. 유기계 점착층(155)의 두께는 예를 들어, 50㎚로 할 수 있다.
따라서, 점착성 부여 화합물과 화학 반응 가능한 금속막(151)이 패드(107)에 형성되고, 점착성 부여 화합물을 함유하는 용액과 금속막(151)이 서로 화학 반응하여, 개구부(122)에 노출된 부분의 금속막(151)에 유기계 점착층(155)이 형성된다. 또한, 유기계 점착층(155)이 형성되는 금속막(151)의 면이 좁은 영역인 경우, 따라서, 금속막(151) 위에 거의 균일한 두께를 갖는 유기계 점착층(155)이 형성되는 것 이 가능하다. 그 결과, 도전성 볼(129)이 패드(107) 위에 탑재될 때, 종래에 요구됐던 도전성 볼 재치용 마스크(26)(도 4 및 도 8 참조)를 사용하지 않고, 유기계 점착층(155) 및 금속막(151)을 통하여 패드(107)의 각각에 도전성 볼(129) 중 하나를 확실하게 재치하는 것이 가능하다. 또한, 도전성 볼 재치용 마스크(26)가 불필요하다. 따라서, 복수의 솔더 범프(112)가 형성되는 기판(150)의 제조 비용을 저감하는 것이 가능하다.
다음, 도 29에 도시된 단계에서, 도전성 볼 공급 장치(130)의 스테이지(131)의 상방에 배치된 도전성 볼 수용체(134)로부터 도전성 볼(129)을 낙하시킴과 동시에, 패드(107)를 포함하는 구조체를 진동시킴(스테이지(131)를 진동시킴)으로써, 금속막(151) 및 유기계 점착층(155)이 형성된 패드(107)의 각각에 도전성 볼(129) 중 하나를 탑재한다(도전성 볼 재치 공정).
다음, 제 1 실시예에서 설명된 도 17 내지 도 20에 도시된 단계에서의 것과 동일한 프로세싱이 수행되어, 도 30에 도시된 바와 같이 복수의 기판(150)이 제조된다.
본 실시예에 따른 범프 형성 방법에 따르면, 점착성 부여 화합물과 화학 반응가능한 금속막(151)이 패드(107)에 형성되고, 점착성 부여 화합물을 함유하는 용액과 금속막(151)이 서로 화학 반응하여, 개구부(122)에 노출된 부분의 금속막(151)에 유기계 점착층(155)이 형성된다. 또한, 유기계 점착층(155)이 형성되는 금속막(151)의 면이 좁은 영역인 경우, 따라서, 금속막(151) 위에 거의 균일한 두께를 갖는 유기계 점착층(155)을 형성하는 것이 가능하다. 그 결과, 도전성 볼(129)이 패드(107) 위에 탑재될 때, 종래에 요구됐던 도전성 볼 재치용 마스크(26)(도 4 및 8 참조)를 사용하지 않고, 유기계 점착층(155) 및 금속막(151)을 통하여 패드(107)의 각각에 도전성 볼(129) 중 하나를 확실하게 재치하는 것이 가능하다. 또한, 도전성 볼 재치용 마스크(26)는 불필요하다. 그 결과, 솔더 범프(112)가 형성되는 기판(150)의 제조 비용을 저감하는 것이 가능하다.
도 31 및 도 32는 본 발명의 제 2 실시예의 변형예에 따른 솔더 범프 형성 공정을 도시하는 도면이다.
도 31 및 도 32를 참조하면, 제 2 실시예의 변형예에 따른 솔더 범프 형성 방법이 설명된다. 우선, 상술한 도 26 및 도 27에 도시된 단계의 것과 동일한 프로세싱이 수행되어, 도 27에 도시된 구조체가 형성된다.
다음, 도 31에 도시된 단계에서, Au막(161)은 도금법에 의해 개구부(122)에 의해 노출된금속막(151)의 면을 덮도록 형성된다. 다음, 금속막(151)의 면을 덮도록 Au막(161)을 형성함으로써, Ni막이 금속막(151)으로서 사용되는 경우, 산화되기 쉬운 Ni막이 산화되는 것을 방지할 수 있다. 따라서, 금속막(151)(본 실시예의 경우, Ni막)의 면을 덮도록 Au막(161)을 형성하는 것은 금속막(151)을 갖는 구조체가 잠시 방치될 경우(금속막(151)의 형성 후, 유기계 점착층(155)이 즉시 형성되지 않을 경우)에 유효하다.
다음, 도 32에 도시된 단계에서, 도 31에 도시된 Au막(161)이 제거된다. 다음, 상술한 도 28 내지 도 30에 도시된 단계에서의 것과 동일한 프로세싱이 수행되어, 복수의 기판(150)이 제조된다.
이상, 본 발명에 따른 바람직한 실시예가 상세하게 설명되었지만, 본 발명은 특정 실시예에 한정되는 것이 아니라, 특허청구범위 내에 기재된 본 발명의 요지로부터 벗어나지 않고, 다양한 변경 및 수정이 가능하다.
예를 들면, 제 1 및 제 2 실시예에서, 도전성 볼(129)을 낙하시킴으로써, 유기계 점착층(127, 155)에 도전성 볼(129)을 탑재하는 경우를 예로써 설명하였지만, 후술하는 도 33 및 도 34에 도시된 방법 또는 도 35 및 도 36에 도시된 방법을 사용함으로써, 유기계 점착층(127, 155)에 도전성 볼(129)을 탑재하는 것이 가능하다.
도 33 및 도 34는 다른 도전성 볼 재치 방법을 설명하기 위한 도면이고, 도 35 및 도 36은 그 밖의 도전성 볼 재치 방법을 설명하기 위한 도면이다.
또한, 도 33 및 도 34에 도시된 바와 같이, 도전성 볼(129)을 수용한 도전성 볼 수용체(171)에 도 14 또는 도 28에 도시된 구조체를 삽입하고, 다음, 삽입한 구조체를 빼냄으로써, 유기계 점착층(127, 155)에 도전성 볼(129)을 접착하는 것이 가능하다.
또한, 도 35 및 도 36에 도시된 바와 같이, 도전성 볼(129)이 탑재된 판체(173) 위에, 도 14 또는 도 16에 도시된 구조체를 프레스(press)하고, 유기계 점착층(127, 155)에 도전성 볼(129)을 접착함으로써, 도전성 볼(129)을 탑재하는 것이 가능하다.
도 1은 종래의 기판을 도시하는 단면도.
도 2는 종래의 솔더 범프 형성 단계를 도시하는 도면(제 1).
도 3은 종래의 솔더 범프 형성 단계를 도시하는 도면(제 2).
도 4는 종래의 솔더 범프 형성 단계를 도시하는 도면(제 3).
도 5는 종래의 솔더 범프 형성 단계를 도시하는 도면(제 4).
도 6은 종래의 솔더 범프 형성 단계를 도시하는 도면(제 5).
도 7은 종래의 솔더 범프 형성 단계를 도시하는 도면(제 6).
도 8은 종래의 솔더 범프 형성 방법의 문제점을 설명하기 위한 도면.
도 9는 본 발명의 제 1 실시예에 따른 기판을 도시하는 단면도.
도 10은 본 발명의 제 1 실시예의 변형예에 따른 기판을 도시하는 단면도.
도 11은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 1).
도 12는 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 2).
도 13은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 3).
도 14는 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 4).
도 15는 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도 면(제 5).
도 16은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 6).
도 17은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 7).
도 18은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 8).
도 19는 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 9).
도 20은 본 발명의 제 1 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 10).
도 21은 본 발명의 제 1 실시예의 변형예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 1).
도 22는 본 발명의 제 1 실시예의 변형예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 2).
도 23은 본 발명의 제 1 실시예의 변형예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 3).
도 24는 본 발명의 제 2 실시예에 따른 기판을 도시하는 단면도.
도 25는 본 발명의 제 2 실시예의 변형예에 따른 기판을 도시하는 단면도.
도 26은 본 발명의 제 2 실시예에 따른 솔더 범프 형성 단계를 도시하는 도 면(제 1).
도 27은 본 발명의 제 2 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 2).
도 28은 본 발명의 제 2 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 3).
도 29는 본 발명의 제 2 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 4).
도 30은 본 발명의 제 2 실시예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 5).
도 31은 본 발명의 제 2 실시예의 변형예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 1).
도 32는 본 발명의 제 2 실시예의 변형예에 따른 솔더 범프 형성 단계를 도시하는 도면(제 2).
도 33은 다른 도전성 볼 재치 방법을 설명하기 위한 도면(제 1).
도 34는 다른 도전성 볼 재치 방법을 설명하기 위한 도면(제 2).
도 35는 또 다른 도전성 볼 재치 방법을 설명하기 위한 도면(제 1).
도 36은 또 다른 도전성 볼 재치 방법을 설명하기 위한 도면(제 2).
도 37은 종래의 솔더 범프 형성 방법의 문제점을 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
100, 123, 150, 180 : 기판
101 : 기판 본체
101A : 하면
101B : 상면
102 : 관통 전극
103, 107 : 패드
104, 108 : 솔더 레지스트
105, 109 : 확산 방지막
111, 151 : 금속막
112 : 솔더 범프
115 : 관통 홀
117, 121 : 접속부
117A, 121A, 125A, 125B : 면
118, 122 : 개구부
125 : 기재
127, 155 : 유기계 점착층
129 : 도전성 볼
130 : 도전성 볼 결합 장치
131 : 스테이지
132 : 진동 장치
133 : 지지체
134 : 도전성 볼 수용체
147 : 플럭스
161 : Au막
171 : 도전성 볼 수용체
173 : 판체
A : 기판 형성 영역
B : 절단 위치
R1~R4 : 직경

Claims (7)

  1. 복수의 패드 위에 점착성 부여 화합물(tackifying compound)과 화학 반응 가능한 금속막을 형성하는 금속막 형성 단계와,
    상기 점착성 부여 화합물을 함유하는 용액과 상기 금속막을 화학 반응시켜서, 상기 금속막 위에 유기계 점착층(organic sticking layer)을 형성하는 유기계 점착층 형성 단계와,
    상기 유기계 점착층 위에 도전성 볼을 공급하고, 상기 유기계 점착층 및 상기 금속막을 통하여 상기 패드 위에 상기 도전성 볼을 재치(載置)하는 도전성 볼 재치 단계와,
    상기 패드 위에 재치된 상기 도전성 볼을 리플로우(reflow) 처리하는 단계를 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  2. 제 1 항에 있어서,
    상기 점착성 부여 화합물은 나프토트리아졸(naphthotriazole)계 유도체와, 벤조트리아졸(benzotriazole)계 유도체와, 이미다졸(imidazole)계 유도체와, 벤조이미다졸(benzoimidazole)계 유도체와, 메르캅토벤조티아졸(mercaptobenzothiazole)계 유도체와, 벤조티아졸에티오(benzothiazolethio) 지방산계 유도체 중 적어도 하나를 함유하는 것을 특징으로 하는 솔더 범프 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속막은 Cu막 또는 Ni막인 것을 특징으로 하는 솔더 범프 형성 방법.
  4. 제 3 항에 있어서,
    상기 Ni막이 상기 금속막으로서 사용되는 경우, 상기 방법은,
    상기 금속막 위에 Au층을 형성하는 Au층 형성 단계와,
    상기 금속막 형성 단계와 상기 유기계 점착층 형성 단계 사이에, 상기 유기계 점착층 형성 단계 직전에 상기 Au층을 제거하는 Au층 제거 단계를 더 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 볼 재치 단계에서, 상기 도전성 볼은 상기 유기계 점착층이 형성된 상기 패드 위에 배치되고, 상기 패드를 진동 또는 요동시킴으로써 상기 패드의 각각에 상기 도전성 볼 중 하나가 재치되는 것을 특징으로 하는 솔더 범프 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 금속막 형성 단계 전에, 상기 패드 위에 확산 방지막을 형성하는 확산 방지막 형성 단계를 더 포함하고,
    상기 금속막은 상기 확산 방지막 위에 형성되는 것을 특징으로 하는 솔더 범프 형성 방법.
  7. 제 6 항에 있어서,
    상기 확산 방지막은 도금법에 의해 형성되는 Ni막과, Pd막과, Au막 중 적어도 하나로 이루어지는 것을 특징으로 하는 솔더 범프 형성 방법.
KR1020080068999A 2007-07-17 2008-07-16 솔더 범프 형성 방법 KR20090008146A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007186020 2007-07-17
JPJP-P-2007-00186020 2007-07-17
JP2008125761A JP5297083B2 (ja) 2007-07-17 2008-05-13 はんだバンプ形成方法
JPJP-P-2008-00125761 2008-05-13

Publications (1)

Publication Number Publication Date
KR20090008146A true KR20090008146A (ko) 2009-01-21

Family

ID=40269039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080068999A KR20090008146A (ko) 2007-07-17 2008-07-16 솔더 범프 형성 방법

Country Status (4)

Country Link
JP (1) JP5297083B2 (ko)
KR (1) KR20090008146A (ko)
CN (1) CN101350323A (ko)
TW (1) TWI427720B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122140B1 (ko) 2010-05-11 2012-03-16 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그 제조방법
TW201233280A (en) * 2011-01-25 2012-08-01 Taiwan Uyemura Co Ltd Chemical palladium-gold plating film method
TW201233279A (en) * 2011-01-25 2012-08-01 Taiwan Uyemura Co Ltd Copper or palladium-copper wire package process and structure thereof
TWI464929B (zh) * 2011-03-16 2014-12-11 Lextar Electronics Corp 提昇散熱效率之光源模組及其嵌入式封裝結構
TWI555452B (zh) * 2014-08-12 2016-10-21 南亞電路板股份有限公司 電路板及其製造方法
CN108513433A (zh) * 2018-04-24 2018-09-07 苏州维信电子有限公司 一种隔锡的柔性线路板pad及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838672B2 (ja) * 1993-06-07 2006-10-25 昭和電工株式会社 はんだ回路基板の形成方法
JPH11121495A (ja) * 1997-10-16 1999-04-30 Ricoh Co Ltd 半導体装置製造方法
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP2001267731A (ja) * 2000-01-13 2001-09-28 Hitachi Ltd バンプ付き電子部品の製造方法および電子部品の製造方法
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
JP4409990B2 (ja) * 2003-02-28 2010-02-03 昭和電工株式会社 ハンダ回路基板の製造方法。
JP2005117035A (ja) * 2003-09-19 2005-04-28 Showa Denko Kk フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board

Also Published As

Publication number Publication date
CN101350323A (zh) 2009-01-21
JP5297083B2 (ja) 2013-09-25
TW200908180A (en) 2009-02-16
JP2009044128A (ja) 2009-02-26
TWI427720B (zh) 2014-02-21

Similar Documents

Publication Publication Date Title
US7947602B2 (en) Conductive pattern formation method
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
US8242383B2 (en) Packaging substrate with embedded semiconductor component and method for fabricating the same
US8022530B2 (en) Package substrate having electrically connecting structure
KR20000022103A (ko) Ni-b 도금층을 가진 c4 기판 접점 패드
KR20090008146A (ko) 솔더 범프 형성 방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
WO2000010369A1 (fr) Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
EP1953821A2 (en) Semiconductor package substrate
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JPWO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
US7807560B2 (en) Solder bump forming method
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JPH0957432A (ja) 半田供給用キャリア
KR101019385B1 (ko) 솔더볼 부착 방법 및 이를 이용한 솔더링 방법
JP2001237338A (ja) フリップチップボールグリッドアレイ基板及びその製造法
JP3893100B2 (ja) 配線基板への電子部品搭載方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
US7235429B2 (en) Conductive block mounting process for electrical connection
KR20130088347A (ko) 인쇄회로기판 및 그의 제조방법
JP3132713B2 (ja) 半導体装置
JP2006093178A (ja) 電子機器の製造方法
JP2009016551A (ja) 導電性ボール載置装置、導電性ボールの載置方法、及び導電性ボール載置用マスク

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid