TWI555452B - 電路板及其製造方法 - Google Patents
電路板及其製造方法 Download PDFInfo
- Publication number
- TWI555452B TWI555452B TW103127570A TW103127570A TWI555452B TW I555452 B TWI555452 B TW I555452B TW 103127570 A TW103127570 A TW 103127570A TW 103127570 A TW103127570 A TW 103127570A TW I555452 B TWI555452 B TW I555452B
- Authority
- TW
- Taiwan
- Prior art keywords
- protective layer
- circuit board
- conductive bumps
- pad
- manufacturing
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係有關一種線路製造技術,且特別有關一種電路板及其製造方法。
為因應電子產品輕、薄、短、小等需求,層疊封裝(package on package,PoP)技術已大量應用半導體裝置的製作,以使各種不同功能的晶片可整合於同一封裝體中。
在層疊封裝結構的製作中,不同的封裝基板可藉由金屬凸塊來連接,以使接墊之間的間距(pitch)以及封裝體尺寸可進一步縮小。然而,上述金屬凸塊的製作會對封裝基板上用於連接晶片的焊球造成問題。舉例來說,若是在形成金屬凸塊之後再接著形成焊球,則在焊球的鋼板印刷步驟中,鋼板會因為金屬凸塊與基板間存在一高度差而明顯下彎,進而導致焊球尺寸分布不均。如先形成焊球再接著形成金屬凸塊,則在金屬凸塊的製程中,焊球可能受到化學藥劑侵蝕。
因此,業界需要新穎的電路板及其製造方法,以期能解決或減輕上述問題。
本發明之實施例係揭示一種電路板的製造方法,包括:提供一基板;於基板上形成一線路結構,線路結構包括一第一接墊與一第二接墊;於第一接墊上形成一或多個導電凸塊;於線路結構上形成一保護層,以覆蓋導電凸塊並露出第二接墊;以及回蝕部分的保護層,以露出導電凸塊。
本發明之另一實施例係揭示一種電路板,包括:一基板;一線路結構,位於基板上,線路結構包括一第一接墊與一第二接墊;一或多個導電凸塊,位於一第一接墊上;以及一保護層,位於線路結構上,其中保護層具有一或多個第一開口以露出導電凸塊,且保護層具有一第二開口以露出第二接墊,其中第一開口具有一弧形側壁順應覆蓋導電凸塊的一表面。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
100‧‧‧基板
100a‧‧‧基板的上表面
100b‧‧‧基板的下表面
101‧‧‧基底通孔電極
102、102’、202‧‧‧線路結構
102a‧‧‧導線
102b‧‧‧介電層
102c‧‧‧介層窗
102d、102d’‧‧‧第一接墊
102e‧‧‧第二接墊
103、107、112、118‧‧‧開口
105‧‧‧絕緣層
108‧‧‧導電凸塊
110‧‧‧保護層
114‧‧‧圍堰
116‧‧‧金屬凸塊
120‧‧‧金屬層
1000‧‧‧半導體晶片
2000‧‧‧封裝基板
T‧‧‧導電凸塊的最高點與保護層的上表面之間的距離
第1A至1F圖為根據本發明第一實施例之電路板的製造方法的剖面示意圖。
第2A至2F圖為根據本發明第二實施例之電路板的製造方法的剖面示意圖。
第3A至3B圖為根據本發明第三實施例之電路板的製造方法的剖面示意圖。
第4A至4B圖為根據本發明第四實施例之電路板的製造方法的剖面示意圖。
第5A至5D圖為根據本發明不同實施例之導電凸塊的剖面示意圖。
以下說明本發明實施例之電路板及其製造方法。然而,可輕易瞭解本發明所提供的實施例僅用於說明以特定方法製作及使用本發明,並非用以侷限本發明的範圍。再者,在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
請參照第1F圖,其為根據本發明第一實施例之電路板的剖面示意圖。電路板包括一基板100、一線路結構102、多個導電凸塊108以及一保護層110。在本實施例中,線路結構102位於基板100上並包括多個第一接墊102d與一第二接墊102e,其中導電凸塊108係對應設置於分隔的第一接墊102d上。在本實施例中,第一接墊102d與第二接墊102e係分別用於接合不同半導體晶片、封裝體、封裝基板、印刷電路板或其組合。在一實施例中,第一接墊102d可用於接合一半導體晶片1000,而第二接墊102e可用於接合一封裝基板2000。然而,可理解的是本發明不侷限於以上實施例。
在本實施例中,保護層110位於基板100上,其可為防焊材料,例如綠漆。保護層110具有多個第一開口118以露出導電凸塊108,且具有一第二開口112以露出第二接墊102e,
其中每一第一開口118具有一弧形側壁順應覆蓋導電凸塊108的一表面。
在本實施例中,電路板更包括一圍堰(dam)114,其形成於保護層110上且圍繞第一接墊102d。圍堰114的材質可相同或不同於保護層110。
在本實施例中,電路板更包括一金屬凸塊116,其位於第二開口112內的第二接墊102e上。金屬凸塊116包括銅、鎳、金、銀、錫、鉛或上述金屬之合金。金屬凸塊116的上表面與保護層110的上表面之間的距離係介於35μm至150μm之間。
請參照第2F圖,其為根據本發明第二實施例之電路板的剖面示意圖,其中相同或類似於第1F圖的部件係以相同標號表示。在本實施例中,其與第一實施例的差異在於:本實施例的多個導電凸塊108係位於同一第一接墊102d’上。
在本實施例中,電路板更包括一絕緣層105,其位於線路結構102’與保護層110之間。絕緣層105具有對應於導電凸塊108的多個開口103,其分別露出部分的第一接墊102d’,且絕緣層105具有對應於金屬凸塊116的一開口107,其露出第二接墊102e。
請參照第3B圖,其為根據本發明第三實施例之電路板的剖面示意圖,其中相同或類似於第1F圖的部件係以相同標號表示。在本實施例中,其與第一實施例的差異在於:本實施例的第二接墊102e上係形成一金屬層120。金屬層120可包括鎳、鈀、金、銀、錫或上述金屬之合金,且可用以接合封裝基
板200的導電凸塊,或是接合被動元件(未繪示)。
請參照第4B圖,其為根據本發明第四實施例之電路板的剖面示意圖,其中相同或類似於第2F與3B圖的部件係以相同標號表示。在本實施例中,其與第二實施例的差異在於:本實施例的第二接墊102e上係形成一金屬層120。
第1A-1F圖為根據本發明第一實施例之電路板的製造方法的剖面示意圖。請參照第1A圖,提供一基板100,其例如為一封裝基板。在本實施例中,基板100的材質可包括塑膠、陶瓷、金屬或各種習知的封裝基板的材料。接著,於基板100的上表面100a上形成一線路結構102。在本實施例中,線路結構102可為一增層線路結構,其可包括導線102a、介電層102b與介層窗102c等部件。上述部件的製造與配置為本領域中具有通常知識者所習知,在此不加以贅述。
在本實施例中,線路結構102更包括多個第一接墊102d與一第二接墊102e,其位於線路結構102的最外側且分別用於接合不同半導體晶片、封裝體、封裝基板、印刷電路板或其組合。舉例來說,如後續第1F圖所繪示,第一接墊102d可用於接合一半導體晶片1000,而第二接墊102e可用於接合一封裝基板2000。然而,可理解的是本發明不侷限於以上實施例。在本實施例中,基板100的下表面100b上亦可形成另一線路結構202,其可為一增層線路結構。再者,線路結構202與線路結構102可藉由基板100內的基底通孔電極(through substrate via,TSV)101來電性連接。
請參照第1B圖,於每一第一接墊102d上對應形成
一導電凸塊108。在本實施例中,導電凸塊108可例如為C4焊球,其材質包括錫或錫合金。焊球可藉由鋼板印刷、電鍍或置入錫球技術來形成。上述製程為本領域中具有通常知識者所習知,在此不加以贅述。
請參照第1C圖,於線路結構102上形成一保護層110,以完全覆蓋導電凸塊108並填入導電凸塊108之間的空間。保護層110的材質可為防焊材料,例如綠漆。在本實施例中,可先於線路結構102上整面塗覆一層保護層110,接著透過圖案化製程於第二接墊102e上形成對應的開口112,以露出第二接墊102e。
請參照第1D圖,於保護層110上形成一圍堰(dam)114,其圍繞保護層110下方的第一接墊102d。在本實施例中,圍堰114的材質可相同或不同於保護層110。圍堰114可防止後續形成於半導體晶片1000(見第1F圖)下方的底膠(underfill)(未繪示)溢流至外側。可理解的是在形成保護層110後,圍堰114可在任何適當的製程階段製作,其製造步驟不侷限於依照本實施例所述的製程順序。
請參照第1E圖,於第二接墊102e上的開口112內形成一金屬凸塊116,例如導電柱。在本實施例中,金屬凸塊116可藉由電鍍來形成,其材質可包括銅、鎳、金、銀、錫、鉛或上述金屬之合金。
請參照第1F圖,回蝕部分的保護層110,以露出導電凸塊108。在本實施例中,上述回蝕步驟可針對整面保護層110進行蝕刻,如第1F圖所示,但本發明不限於此。在其他實施例中,
回蝕步驟亦可僅針對部分的保護層110進行蝕刻。回蝕步驟可藉由高壓噴砂、電漿蝕刻、雷射蝕刻或化學蝕刻等製程來完成。在本實施例中,金屬凸塊116高於保護層110的上表面,且在實施回蝕步驟之後,金屬凸塊116的上表面與保護層110的上表面之間的距離介於35μm至150μm之間。在一實施例中,如第1F與5B圖所繪示,導電凸塊108可高於保護層110的上表面,其中導電凸塊108的最高點與保護層110的上表面之間的距離T不大於15μm。在另一實施例中,如第5D圖所繪示,導電凸塊108亦可低於保護層110的上表面,其中導電凸塊108的最高點與保護層110的上表面之間的距離T不大於5μm。在以上實施例中,保護層110中對應於導電凸塊108的開口118具有一弧形側壁,其順應覆蓋導電凸塊108的一表面。
在本實施例中,第一接墊102d及第二接墊102e分別透過導電凸塊108與金屬凸塊116而接合於不同半導體晶片、封裝體、封裝基板、印刷電路板或其組合。在第一實施例中,導電凸塊108(如,焊球)可用於接合一半導體晶片1000,而金屬凸塊116(如,導電柱)可用於接合一封裝基板2000。然而,可理解的是本發明不侷限於以上實施例。
第2A-2F圖為根據本發明第二實施例之電路板的製造方法的剖面示意圖,其中與第1A-1F圖相同或相似的部件係以相同的標號來表示並省略其說明。
請參照第2A圖,提供一基板100,並於基板100的上表面100a上形成一線路結構102’。線路結構102’與第1A圖之線路結構102的差異在於第一接墊102d’為單一接墊而非多個
接墊。在本實施例中,類似於第一實施例,第一接墊102d’與第二接墊102e係分別用於接合不同半導體晶片、封裝體、封裝基板、印刷電路板或其組合。如第2F圖所繪示,第一接墊102d’可用於接合一半導體晶片1000,而第二接墊102e可用於接合一封裝基板2000。然而,可理解的是本發明不侷限於以上實施例。
請參照第2B圖,於線路結構102’上形成一絕緣層105,其中絕緣層105具有複數個開口103分別露出部分的第一接墊102d’,且絕緣層105具有一開口107露出第二接墊102e。絕緣層105的材質可為防焊材料,例如綠漆。在本實施例中,可先於線路結構102’上整面塗覆一層絕緣層105,接著透過圖案化製程於第一接墊102d’以及第二接墊102e上分別形成開口103與107,以露出第一接墊102d’與第二接墊102e。
請參照第2C圖,於第一接墊102d’上的每一開口103內對應形成一導電凸塊108。上述導電凸塊108的製作步驟類似於第1B圖所述步驟,在此不加以贅述。接著,請參照第2D圖,於線路結構102’上形成一保護層110,以覆蓋導電凸塊108並露出第二接墊102e。在本實施例中,可先於線路結構102’上整面塗覆一層保護層110,接著透過圖案化製程於第二接墊102e上形成對應的開口112以露出第二接墊102e。接著,於保護層110上形成一圍堰114,其圍繞第一接墊102d’。可理解的是在形成保護層110後,圍堰114可在任何適當的製程階段製作,其製造步驟不侷限於依照本實施例所述的製程順序。
請參照第2E圖,於第二接墊102e上的開口112內形成一金屬凸塊116。接著,請參照第2F圖,回蝕部分的保護層
110,以露出導電凸塊108。上述金屬凸塊116的製作步驟以及回蝕步驟類似於第1E-1F圖所述步驟,在此不加以贅述。在本實施例中,金屬凸塊116高於保護層110的上表面,且在實施回蝕步驟之後,金屬凸塊116的上表面與保護層110的上表面之間的距離介於35μm至150μm之間。在一實施例中,如第2F與5A圖所繪示,導電凸塊108可高於保護層110的上表面,其中導電凸塊108的最高點與保護層110的上表面之間的距離T不大於15μm。在另一實施例中,如第5C圖所繪示,導電凸塊108亦可低於保護層110的上表面,其中導電凸塊108的最高點與保護層110的上表面之間的距離T不大於5μm。在以上實施例中,保護層110中對應於導電凸塊108的開口118具有一弧形側壁,其順應覆蓋導電凸塊108的一表面。
類似於第一實施例,在本實施例中,導電凸塊108與金屬凸塊116係分別用於接合不同半導體晶片、封裝體、封裝基板、印刷電路板或其組合。在一實施例中,導電凸塊108(如,焊球)可用於接合一半導體晶片1000,而金屬凸塊116(如,導電柱)可用於接合一封裝基板2000。然而,可理解的是本發明不侷限於以上實施例。
第3A-3B圖為根據本發明第三實施例之電路板的製造方法的剖面示意圖,其中與第1A-1F圖相同或相似的部件係以相同的標號來表示並省略其說明。
請參照第3A圖,提供一相同於第1D圖的電路板結構。接著,於第二接墊102e上的開口112內形成一金屬層120。在本實施例中,金屬層120可藉由化鍍製程來形成,其材質可包括鎳、鈀、金、銀、錫或上述金屬之合金。接著,請參照第3B圖,
回蝕部分的保護層110,以露出導電凸塊108。上述回蝕步驟類似於第1F圖所述步驟,在此不加以贅述。
在本實施例中,導電凸塊108與金屬層120係分別用於接合不同半導體晶片、封裝體、封裝基板、印刷電路板、被動元件(如電阻、電容等)或其組合。在一實施例中,導電凸塊108(如,焊球)可用於接合一半導體晶片1000,而金屬層120可用於接合一封裝基板2000上的凸塊或焊球。在另一實施例中,導電凸塊108(如,焊球)可用於接合一半導體晶片1000,而金屬層120可用於接合被動元件(未繪示)。然而,可理解的是本發明不侷限於以上實施例。
第4A-4B圖為根據本發明第四實施例之電路板的製造方法的剖面示意圖,其中與第2A-2F圖及第3A-3B圖相同或相似的部件係以相同的標號來表示並省略其說明。
請參照第4A圖,提供一相同於第2D圖的電路板結構。接著,於第二接墊102e上的開口112內形成一金屬層120。金屬層120的製作步驟類似於第3A圖所述步驟,在此不加以贅述。接著,請參照第4B圖,回蝕部分的保護層110,以露出導電凸塊108。上述回蝕步驟類似於第2F圖所述步驟,在此不加以贅述。
類似於第三實施例,在本實施例中,導電凸塊108與金屬層120係分別用於接合不同半導體晶片、封裝體、封裝基板、印刷電路板、被動元件(如電阻、電容等)或其組合。在一實施例中,導電凸塊108(如,焊球)可用於接合一半導體晶片1000,而金屬層120可用於接合一封裝基板2000上的凸塊或焊
球。在另一實施例中,導電凸塊108(如,焊球)可用於接合一半導體晶片1000,而金屬層120可用於接合被動元件(未繪示)。然而,可理解的是本發明不侷限於以上實施例。
以上所述之電路板及其製造方法具有以下優點。首先,根據本發明的實施例,金屬凸塊116(如,導電柱)的製作步驟是在導電凸塊108(如,焊球)形成之後,故導電凸塊108的製作過程不會受到金屬凸塊116高度的影響,而可使導電凸塊108的尺寸分布較為一致。再者,在金屬凸塊116或金屬層120的製作步驟中,覆蓋導電凸塊108的保護層110可避免導電凸塊108受到化學藥劑侵蝕。再者,保護層110中對應於導電凸塊108(如,焊球)的開口118具有順應覆蓋導電凸塊108的一弧形側壁,其可增加導電凸塊108與第一接墊102d之間的結合力,進而可提高電路板的可靠度。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明。任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
100a‧‧‧基板的上表面
100b‧‧‧基板的下表面
101‧‧‧基底通孔電極
102’、202‧‧‧線路結構
102a‧‧‧導線
102b‧‧‧介電層
102c‧‧‧介層窗
102d’‧‧‧第一接墊
102e‧‧‧第二接墊
103、107、112、118‧‧‧開口
105‧‧‧絕緣層
108‧‧‧導電凸塊
110‧‧‧保護層
114‧‧‧圍堰
116‧‧‧金屬凸塊
1000‧‧‧半導體晶片
2000‧‧‧封裝基板
Claims (20)
- 一種電路板的製造方法,包括:提供一基板;於該基板上形成一線路結構,該線路結構包括一第一接墊與一第二接墊;於該第一接墊上形成一或多個導電凸塊;於該線路結構上形成一保護層,以覆蓋該一或多個導電凸塊並露出該第二接墊;以及回蝕部分的該保護層,以露出該一或多個導電凸塊。
- 如申請專利範圍第1項所述之電路板的製造方法,更包括於該第二接墊上形成一導電部件。
- 如申請專利範圍第2項所述之電路板的製造方法,其中該導電部件包括一金屬凸塊或一金屬層。
- 如申請專利範圍第3項所述之電路板的製造方法,其中該金屬凸塊包括銅、鎳、金、銀、錫、鉛或上述金屬之合金。
- 如申請專利範圍第3項所述之電路板的製造方法,其中該金屬層包括鎳、鈀、金、銀、錫或上述金屬之合金。
- 如申請專利範圍第3項所述之電路板的製造方法,其中該金屬凸塊係高於該保護層的上表面,且在實施回蝕部分的該保護層的步驟之後,該金屬凸塊的上表面與該保護層的上表面之間的距離介於35μm-150μm之間。
- 如申請專利範圍第1項所述之電路板的製造方法,其中在實施回蝕部分的該保護層的步驟之後,該一或多個導電凸塊係高於或低於該保護層的上表面, 其中當該一或多個導電凸塊高於該保護層的上表面時,該一或多個導電凸塊的最高點與該保護層的上表面之間的距離不大於15μm,且其中當該一或多個導電凸塊低於該保護層的上表面時,該一或多個導電凸塊的最高點與該保護層的上表面之間的距離不大於5μm。
- 如申請專利範圍第1項所述之電路板的製造方法,更包括於該保護層上形成一圍堰,其圍繞該第一接墊。
- 如申請專利範圍第1項所述之電路板的製造方法,其中當該第一接墊上係形成多個導電凸塊時,更包括於該線路結構上形成一絕緣層,其中該絕緣層具有複數個開口露出該第一接墊,以使該些導電凸塊對應形成於該些開口內。
- 如申請專利範圍第1項所述之電路板的製造方法,其中該一或多個導電凸塊係藉由網板印刷、電鍍或置入錫球製程而形成。
- 如申請專利範圍第1項所述之電路板的製造方法,其中回蝕部分的該保護層的步驟包括實施高壓噴砂、電漿蝕刻、雷射蝕刻或化學蝕刻製程。
- 一種電路板,包括:一基板;一線路結構,位於該基板上,該線路結構包括一第一接墊與一第二接墊;一或多個導電凸塊,位於該一第一接墊上;以及一保護層,位於該線路結構上,其中該保護層具有一或多個第一開口以露出該一或多個導電凸塊,且該保護層具有一第二開口以露出該第二接墊, 其中該一或多個第一開口具有一弧形側壁順應覆蓋該一或多個導電凸塊的一表面。
- 如申請專利範圍第12項所述之電路板,更包括一導電部件,位於該第二接墊上。
- 如申請專利範圍第13項所述之電路板,其中該導電部件包括一金屬凸塊或一金屬層。
- 如申請專利範圍第14項所述之電路板,其中該金屬凸塊包括銅、鎳、金、銀、錫、鉛或上述金屬之合金。
- 如申請專利範圍第14項所述之電路板,其中該金屬層包括鎳、鈀、金、銀、錫或上述金屬之合金。
- 如申請專利範圍第14項所述之電路板,其中該金屬凸塊係高於該保護層的上表面,且該金屬凸塊的上表面與該保護層的上表面之間的距離介於35μm-150μm之間。
- 如申請專利範圍第12項所述之電路板,其中該一或多個導電凸塊係高於或低於該保護層的上表面,其中當該一或多個導電凸塊高於該保護層的上表面時,該一或多個導電凸塊的最高點與該保護層的上表面之間的距離不大於15μm,且其中當該一或多個導電凸塊低於該保護層的上表面時,該一或多個導電凸塊的最高點與該保護層的上表面之間的距離不大於5μm。
- 如申請專利範圍第12項所述之電路板,更包括一圍堰,位於該保護層上且圍繞該第一接墊。
- 如申請專利範圍第12項所述之電路板,其中當多個導電凸塊位於該一第一接墊上時,更包括一絕緣層,其位於該保護層與該線路結構之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103127570A TWI555452B (zh) | 2014-08-12 | 2014-08-12 | 電路板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103127570A TWI555452B (zh) | 2014-08-12 | 2014-08-12 | 電路板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201607399A TW201607399A (zh) | 2016-02-16 |
TWI555452B true TWI555452B (zh) | 2016-10-21 |
Family
ID=55810228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103127570A TWI555452B (zh) | 2014-08-12 | 2014-08-12 | 電路板及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI555452B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200845321A (en) * | 2007-05-03 | 2008-11-16 | Phoenix Prec Technology Corp | Semiconductor package substrate structure and manufacturing method thereof |
TW200908180A (en) * | 2007-07-17 | 2009-02-16 | Shinko Electric Ind Co | Solder bump forming method |
TW201041465A (en) * | 2009-05-06 | 2010-11-16 | Phoenix Prec Technology Corp | Method of fabricating package substrate |
-
2014
- 2014-08-12 TW TW103127570A patent/TWI555452B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200845321A (en) * | 2007-05-03 | 2008-11-16 | Phoenix Prec Technology Corp | Semiconductor package substrate structure and manufacturing method thereof |
TW200908180A (en) * | 2007-07-17 | 2009-02-16 | Shinko Electric Ind Co | Solder bump forming method |
TW201041465A (en) * | 2009-05-06 | 2010-11-16 | Phoenix Prec Technology Corp | Method of fabricating package substrate |
Also Published As
Publication number | Publication date |
---|---|
TW201607399A (zh) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263573B2 (ja) | 積層電子デバイスとその製造方法 | |
TWI496259B (zh) | 封裝裝置及其製造方法 | |
TWI499002B (zh) | 封裝元件與其製法 | |
KR20190017266A (ko) | 반도체 패키지 및 그 제조방법 | |
TWI721038B (zh) | 封裝結構、疊層封裝元件及其形成方法 | |
KR20130140643A (ko) | 중합체성 충전재 트렌치를 갖는 반도체 칩 디바이스 | |
TW201725661A (zh) | 半導體裝置與其製造方法 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2017168503A (ja) | 電子部品の製造方法及び電子部品の製造装置 | |
CN111354649B (zh) | 封装结构与其形成方法 | |
TWI692839B (zh) | 半導體裝置及其製造方法 | |
US9559076B2 (en) | Package having substrate with embedded metal trace overlapped by landing pad | |
TWI646639B (zh) | 半導體封裝 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
TWI548049B (zh) | 半導體結構及其製法 | |
US9373576B2 (en) | Flip chip pad geometry for an IC package substrate | |
KR101758999B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US8786108B2 (en) | Package structure | |
TWI555452B (zh) | 電路板及其製造方法 | |
TWI566330B (zh) | 電子封裝結構之製法 | |
US20120032331A1 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
US11145596B2 (en) | Package structure and method of forming the same | |
JP2018152437A (ja) | 回路基板、電子装置、及び回路基板の製造方法 | |
US20240203921A1 (en) | Semiconductor substrate structure, semiconductor structure and manufacturing method thereof | |
CN112635431B (zh) | 封装结构及其形成方法 |