KR20080110897A - 코발트-함유 물질들을 형성하기 위한 프로세스 - Google Patents

코발트-함유 물질들을 형성하기 위한 프로세스 Download PDF

Info

Publication number
KR20080110897A
KR20080110897A KR1020087027610A KR20087027610A KR20080110897A KR 20080110897 A KR20080110897 A KR 20080110897A KR 1020087027610 A KR1020087027610 A KR 1020087027610A KR 20087027610 A KR20087027610 A KR 20087027610A KR 20080110897 A KR20080110897 A KR 20080110897A
Authority
KR
South Korea
Prior art keywords
cobalt
substrate
chamber
silicon
plasma
Prior art date
Application number
KR1020087027610A
Other languages
English (en)
Other versions
KR101174946B1 (ko
Inventor
세샤드리 간구리
슈베르트 에스. 추
메이 창
상-호 유
케빈 모래스
시-잉 판
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080110897A publication Critical patent/KR20080110897A/ko
Application granted granted Critical
Publication of KR101174946B1 publication Critical patent/KR101174946B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 개시되는 본 발명의 실시예들은 코발트 실리사이드층들, 금속성 코발트층들, 및 다른 코발트-함유 물질들을 형성하는 장치 및 방법을 제공한다. 일 실시예에서, 기판상에 코발트 실리사이드 함유 물질을 형성하는 방법은 실리콘-함유 표면이 노출되도록 기판을 적어도 하나의 예비세정 프로세스에 노출하는 단계; 상기 실리콘-함유 표면상에 코발트 실리사이드 물질을 증착하는 단계; 상기 코발트 실리사이드 물질상에 금속성 코발트 물질을 증착하는 단계; 및 상기 기판상에 금속성 콘택 물질을 증착하는 단계를 포함한다. 또 다른 실시예에서, 실리콘-함유 표면이 노출되도록 기판을 적어도 하나의 예비세정 프로세스에 노출하는 단계; 상기 실리콘-함유 표면상에 코발트 실리사이드 물질을 증착하는 단계; 상기 기판을 어닐링 프로세스에 노출하는 단계; 상기 코발트 실리사이드 물질상에 배리어 물질을 증착하는 단계; 및 상기 배리어 물질상에 금속성 콘택 물질을 증착하는 단계를 포함하는 방법이 제공된다.

Description

코발트-함유 물질들을 형성하기 위한 프로세스{PROCESS FOR FORMING COBALT-CONTAINING MATERIALS}
본 발명은 반도체 및 다른 전자 소자들의 제조와 기판 상에 물질들(예, 코발트 함유)의 증착을 위한 방법들에 관한 것이다.
반도체 기판들 상에 초대규모 집적(ULSI) 회로에 있어서 최근의 개선점들은 차세대의 반도체 소자들이 서브-쿼터 마이크론 멀티-레벨의 금속화를 요구할 것임을 나타낸다. 이러한 기술의 중심에 있는 멀티레벨 상호접속부들은 콘택, 비아, 라인 및 다른 피쳐들을 포함하는, 고 종횡비 개구들에 형성되는 상호접속 피쳐들의 평탄화를 요구한다. 이러한 상호접속 피쳐들의 신뢰가능한 형성은 ULSI의 성공에 매우 중요하고, 피쳐들의 크기가 0.13㎛ 아래로 감소됨에 따라 개별 기판들과 다이 상에서 회로 밀도와 품질을 증가시키기 위한 지속적인 노력에 매우 중요하다.
ULSI 회로들은 상보형 금속 산화물 반도체(CMOS) 필드 효과 트랜지스터들(FETs)과 같은 금속 산화물 반도체(MOS) 소자들을 포함한다. 트랜지스터들은 소스와 드레인 영역들 사이에 배치된 반도체 게이트들을 포함할 수 있다. 집적회로 구조물들의 형성에 있어서, 특히 폴리실리콘 게이트 전극들을 이용하는 MOS 소자들의 형성에 있어서, 폴리실리콘 게이트 전극 상부, 및 실리콘 기판의 소스와 드레인 영역들 상부에 금속 실리사이드 층을 제공하여, 보다 낮은 저항을 촉진시키고, 소스와 드레인 영역들을 금속 상호접속부들에 전기적으로 접속시킴으로써 소자 성능을 개선하는 것이 일반적이 되었다.
CMOS 처리 기술에 현재 사용되는 한가지 중요한 처리 기술은 티타늄 및 코발트와 같은 내화 금속들의 자기-정렬 규화(살리사이드) 프로세스이다. 예를 들어 코발트를 이용한 살리사이드(salicide) 프로세스에서, 소스와 드레인 및 폴리실리콘 게이트 저항들은 높은 전도성 상부층을 형성함으로써 감소되고, 콘택 저항은 후속적으로 형성되는 금속 상호접속부들에 의해 소스 및 드레인의 유효 콘택 면적을 증가시킴을써 감소된다. 살리사이드 처리 기술은 패턴화된 실리콘 기판 상에 증착되는 코발트와 같은 내화 금속이 특정 처리 조건들 하에서, 노출된 실리콘과 선택적으로 반응하고 실리콘 산화물 물질과 같은 인접 물질들과는 반응하지 않을 것이라는 원리를 발전시키려고 한다.
예를 들어, 통상적으로 기판 표면 상에 패턴화된 실리콘 위에 코발트 층이 스퍼터링된 다음, 코발트 실리사이드을 형성하기 위해 열적 어닐링 프로세스를 수행한다. 패턴화된 실리콘 외부 또는 실리콘 산화물의 보호층 상에 증착되는 코발트와 같은, 비반응 코발트는 그 이후에 선택적으로 에칭될 수 있다. 코발트 실리사이드의 선택적 에칭은 기판 표면 상에 형성된 소스, 드레인 및 폴리실리콘 게이트 영역들 및 반도체 소자의 상호접속 전도체들에서 낮은-저항성 내화 금속 실리사이드의 마스크 없는 자기-정렬 형성을 초래할 것이다. 에칭 프로세스 이후, 부가적인 열적 어닐링과 같은 기판의 추가적인 처리가 수행될 수 있고, 기판의 추가적 인 처리는 실리사이드 물질의 시트 저항을 추가로 감소시키고 코발트 실리사이드의 형성을 완성하기 위해 사용될 수 있다.
그러나, 종래의 제조 설비에 코발트 실리사이드 프로세스들을 포함시키는 것은 어려웠다. 코발트 실리사이드 프로세스들을 수행하는 현재의 처리 시스템들은 증착 및 어닐링 프로세스 단계들을 위한 별도의 챔버들 간에 기판의 이송을 요구한다. 챔버들 간의 이송은 기판 표면 상에 증착되는 실리콘 또는 코발트의 잠재적인 산화 및 오염에 기판을 노출시킬 수 있다.
기판의 표면 상의 산화물 형성은 전체 회로의 신뢰성을 감소시킬 뿐만 아니라 실리사이드 층들의 저항 증가를 초래할 수 있다. 예를 들어, 증착된 코발트 물질의 산화는 코발트 실리사이드 층의 불규칙한 성장 및 코발트 응집을 초래할 수 있다. 코발트 실리사이드 층의 불규칙한 성장 및 응집은 상이한 두께들과 표면적들을 갖는 소스 및 드레인 전극들과 같은, 소자 기형(malformation)을 초래할 수 있다. 부가적으로, 기판 표면 상의 과도한 코발트 실리사이드 성장은 소자들 간에 전도성 경로들을 형성하여 단락 회로 및 소자 결함을 초래할 수 있다.
코발트 및 실리콘 오염을 제한하는 한가지 해결책은 처리 시스템들 간에 기판을 이송하기 이전에 코발트 및 실리콘 막 상에 티타늄 및/또는 티타늄 질화물의 캡핑 막을 스퍼터링하는 것이었다. 그 다음, 캡핑 막은 기판의 어닐링 이후 및 기판의 추가적인 처리 이전에 제거된다. 그러나, 티타늄과 티타늄 질화물 증착 및 제거 프로세스들의 부가는 실리사이드 형성을 위해 요구되는 프로세스 단계들의 수를 증가시켜서, 프로세스 효율을 감소시키고, 프로세스 복잡성을 증가시키며, 기판 수율을 감소시킨다.
또한, ULSI 회로들은 전술한 코발트 실리사이드 층과 구리 피쳐와 같은, 전도성 층들 사이에 상호접속부들 또는 콘택들의 형성을 포함한다. 상호접속부들 또는 콘택들은 실리콘 산화물과 같은 유전체 물질에 형성된 피쳐 형성물(feature definition), 피쳐 형성물 상에 증착된 배리어층, 및 피쳐 형성물의 금속층 필(fill) 또는 "플러그"를 일반적으로 포함한다. 티타늄과 티타늄 질화물 막들은 텅스텐과 같은 금속층에 대한 배리어층 물질로서 사용되었고, 상기 막들은 일반적으로 물리 기상 증착 기술에 의해 증착된다. 그러나, 실리콘 표면들 상부에 티타늄 증착은 티타늄 실리사이드 형성 문제를 나타낸다.
티타늄 실리사이드은 응집되는 것으로 관찰되었고, 이는 후속적으로 증착되는 물질들에 악영향을 준다. 또한, 티타늄 실리사이드은 피쳐 크기들이 0.17㎛ 아래로 감소함에 따라 시트 저항의 급격한 증가를 나타내며, 이는 형성되고 있는 피쳐의 전도율에 악영향을 준다. 또한, 티타늄 실리사이드은 약 400℃ 이상의 온도들에서 기판의 처리 동안 불충분한 열적 안정성을 갖고, 이는 삽입층 확산을 초래할 수 있으며 소자 성능에 악영향을 준다.
부가적으로, 티타늄 및 티타늄 질화물 PVD 증착은 약 300 Torr 만큼 높은 압력에서 증착될 수 있는 텅스텐과 같은 물질들의 CVD 증착과 비교하여, 매우 낮은 처리 압력들, 즉 약 5×10-3 Torr 미만의 매우 낮은 처리 압력들에서 종종 수행된다. 이는 동일한 시스템에서 PVD 및 CVD 프로세스들의 통합을 어렵게 한다. 이는 PVD 티타늄 및 티타늄 질화물 증착과 CVD 텅스텐 증착을 위한 개별 시스템들을 이용하는 많은 제조공정들을 초래하였다. 시스템들의 수의 증가는 제조 비용을 증가시키고, 제조 시간을 증가시키며, 시스템들 간에 이송될 때 처리된 기판을 오염에 노출시키게 된다.
따라서, 처리 복잡성을 감소시키고 처리 효율과 수율을 개선하면서, 기판 상에 배리어층들과 실리사이드 물질들을 형성하기 위한 방법 및 장치가 필요하다.
본 발명에서 기술되는 본 발명의 실시예들은 일반적으로 증착 프로세스들, 어닐링 프로세스들, 또는 이들의 조합들을 이용하여, 코발트 실리사이드 층들, 금속 코발트 층들, 및 다른 코발트-함유 층들을 형성하기 위한 방법들 및 장치들을 제공한다. 일 실시예에서, 기판 상에 코발트 실리사이드 함유 물질을 형성하기 위한 방법이 제공되며, 상기 방법은 실리콘-함유 표면을 노출시키기 위해 적어도 하나의 예비세정(preclean) 프로세스를 기판에 수행하는 단계; 상기 실리콘-함유 표면 상에 코발트 실리사이드 물질을 증착하는 단계; 상기 코발트 실리사이드 물질 상에 금속 코발트 물질을 증착하는 단계; 및 상기 기판 상에 금속 콘택 물질을 증착하는 단계를 포함한다. 다른 실시예에서, 기판 상에 코발트 실리사이드 함유 물질을 형성하기 위한 방법이 제공되며, 상기 방법은 실리콘-함유 표면을 노출시키기 위해 적어도 하나의 예비세정 프로세스를 기판에 수행하는 단계; 상기 실리콘-함유 표면 상에 코발트 실리사이드 물질을 증착하는 단계; 상기 기판에 어닐링 프로세스를 수행하는 단계; 상기 코발트 실리사이드 물질 상에 배리어 물질을 증착하는 단계; 및 상기 배리어 물질 상에 금속 콘택 물질을 증착하는 단계를 포함한다.
상기 코발트 실리사이드 물질은 화학 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 기판을 코발트 전구체 및 실리콘 전구체에 노출시킴으로써 증착될 수 있다. 상기 코발트 실리사이드 물질은 약 1 내지 약 2 범위와 같이, 0.5 보다 큰 실리콘/코발트 원자 비율을 포함할 수 있다. 상기 금속 콘택 물질은 텅스텐, 구리, 알루미늄, 이들의 합금들, 또는 이들의 조합물들을 포함할 수 있다. 일 예로서, 상기 금속 콘택 물질의 증착은 시드층을 형성하는 단계와 그 상부에 벌크층을 형성하는 단계를 포함한다. 상기 시드층과 벌크층은 각각 텅스텐을 포함할 수 있다. 다른 예들로서, 배리어 물질이 상기 금속 코발트 물질 상에 증착될 수 있고, 상기 금속 코발트 물질은 상기 배리어 층 상에 증착된다. 상기 배리어 물질은 코발트, 탄탈, 탄탈 질화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 질화물, 이들의 합금들, 또는 이들의 유도체들을 포함할 수 있다.
다른 실시예에서, 코발트 전구체는 트리카르보닐 알릴 코발트, 시클로펜타디에닐 코발트 비스(카르보닐), 메틸시클로펜타디에닐 코발트 비스(카르보닐), 에틸시클로펜타디에닐 코발트 비스(카르보닐), 펜타메틸시클로펜타디에닐 코발트 비스(카르보닐), 디코발트 옥타(카르보닐), 니트로실 코발트 트리스(카르보닐), 비스(시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트 (시클로헥사디에닐), 시클로펜타디에닐 코발트 (1,3-헥사디에닐), (시클로부타디에닐) 코발트 (시클로펜타디에닐), 비스(메틸시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트 (5-메틸시클로펜타디에닐), 비스(에틸렌) 코발트 (펜타메틸시클로펜타디에닐), 이들의 유도체들, 이들의 착물들, 이들의 플라즈마들, 또는 이들의 조합물들일 수 있다. 일 예로서, 코발트 전구체는 시클로펜타디에닐 코발트 비스(카르보닐)이다. 다른 예들로서, 코발트 전구체는 일반 화학식 (CO)xCoyLz를 가질 수 있고, 여기서 x는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 또는 12이고; y는 1, 2, 3, 4 또는 5이며; z는 1, 2, 3, 4, 5, 6, 7 또는 8이고; L은 시클로펜타디에닐, 알킬시클로펜타디에닐, 메틸시클로펜타디에닐, 펜타메틸시클로펜타디에닐, 펜타디에닐, 알킬펜타디에닐, 시클로부타디에닐, 부타디에닐, 알릴, 에틸렌, 프로피렌, 알켄, 디알켄, 알킨, 니트로실, 암모니아, 이들의 유도체들, 또는 이들의 조합물들로 이루어진 그룹에서 독립적으로 선택되는 리간드이다. 실리콘 전구체는 실란, 디실란, 이들의 유도체들, 이들의 플라즈마들, 또는 이들의 조합물들일 수 있다.
다른 예로서, 기판은 화학 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 적어도 100℃의 온도로, 바람직하게는 약 300℃ 내지 약 400℃ 범위내의 온도로 가열된다. 기판은 어닐링 프로세스 동안 어닐링 챔버내에서 적어도 약 600℃의 온도로 가열될 수 있다. 코발트 실리사이드 물질은 금속 코발트 물질을 증착하기 이전에 플라즈마 프로세스를 받을 수 있다. 다른 예로서, 플라즈마 프로세스는 수소 가스를 포함할 수 있고, 플라즈마는 약 13.56MHz의 무선 주파수에 의해 점화될 수 있다.
다른 실시예에서, 코발트 실리사이드 물질은 코발트 실리사이드 층을 증착하기 위해 증착 사이클을 수행하고 다수의 코발트 실리사이드 층들을 형성하기 위해 증착 사이클을 반복함으로써, 원자층 증착 프로세스 동안 증착될 수 있으며, 상기 증착 사이클은 기판을 코발트 전구체와 플라즈마(예, 수소 플라즈마)에 순차적으로 노출시키면서 실리콘 전구체를 포함하는 실리콘-함유 환원 가스에 기판을 노출시키는 단계를 포함한다. 몇몇 예들에서, 기판, 코발트 실리사이드 물질, 금속 코발트 물질, 또는 배리어 물질은 예비-소크(pre-soak) 프로세스 또는 후-소크(post-soak) 프로세스 동안 실리콘-함유 환원 가스에 노출될 수 있다. 예비-소크 프로세스 또는 후-소크 프로세스 동안 기판에 플라즈마 처리를 수행할 수 있다. 몇몇 예들에서, 코발트 실리사이드 물질 및 금속 코발트 물질은 동일한 프로세스 챔버에서 증착될 수 있다.
다른 실시예에서, 기판 상에 금속 실리사이드 함유 물질을 형성하기 위한 방법이 제공되며, 상기 방법은 실리콘-함유 표면을 노출시키기 위해 기판에 적어도 하나의 예비세정 프로세스를 수행하는 단계; 화학 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 상기 실리콘-함유 표면 상에 금속 실리사이드 물질을 증착하는 단계; 상기 기판에 어닐링 프로세스를 수행하는 단계; 상기 금속 실리사이드 물질 상에 배리어 물질을 증착하는 단계; 및 상기 배리어 물질 상에 텅스텐 콘택 물질을 증착하는 단계를 포함한다. 상기 금속 실리사이드 물질은 코발트, 니켈, 플래티늄, 팔라듐, 로듐, 이들의 합금들, 또는 이들의 조합물들 중 적어도 하나의 성분을 포함할 수 있다. 예들로서, 기판, 금속 실리사이드 물질, 또는 배리어 물질은 예비-소크 프로세스 또는 후-소크 프로세스 동안 실리콘-함유 환원 가스에 노출될 수 있다. 몇몇 예들에서, 예비-소크 프로세스 또는 후-소크 프로세스 동안 기판에 플라즈마 처리를 수행할 수 있다.
다른 실시예에서, 기상 증착 프로세스 동안 실리콘-함유 기판 표면 상에 코발트 실리사이드 층이 증착되고, 다른 기상 증착 프로세스 동안 그 상부에 금속 코발트 층이 증착된다. 일 실시예에서, 코발트 실리사이드 층은 CVD 프로세스 동안 코발트 전구체와 실리콘 전구체를 동시에 유동시킴으로써 증착된다. 그 이후, CVD 챔버로의 실리콘 전구체의 유동이 중단되면서 코발트 전구체의 유동은 계속되어, 코발트 실리사이드 물질 상에 금속 코발트 물질이 증착된다. 수소와 같은 환원제는 코발트 전구체와 동시에 유동될 수 있다. 대안적으로, 코발트 전구체는 CVD 프로세스 동안 열적 분해 프로세스 또는 플라즈마 프로세스에 의해 환원될 수 있다.
다른 실시예에서, 금속 코발트 층은 실리콘-함유 기판 표면 상에 증착되고, 기판에 어닐링 프로세스를 수행하여 살리사이드 프로세스에 의해 코발트 실리사이드 층을 형성하며, 그 상부에 제 2 금속 코발트 층이 증착된다.
본 발명에서 기술되는 실시예들 동안 기판에 적어도 하나의 예비세정 프로세스가 수행될 수 있다. 일 예로서, 예비세정 프로세스는 Ar+PC와 같은 아르곤 플라즈마를 함유한 예비세정 가스에 기판을 노출시키는 단계를 포함한다. 다른 예로서, 예비세정 프로세스는 암모니아(NH3) 및 삼불화 질소(NF3) 가스 혼합물을 이용하여 기판 표면 상에 원시(native) 산화물들을 제거하기 위한 플라즈마 에칭 프로세스를 기판에 수행하는 단계를 포함하며, 상기 플라즈마 에칭 프로세스는 캘리포니아, 산타클라라에 위치한 어플라이드 머티어리얼스 사로부터 이용가능한 SICONI™ 예비세정 프로세스와 같은 플라즈마 에칭 처리 챔버내에서 수행된다. 다른 예로서, 완충 산화물 에칭(BOE) 프로세스, SC1 프로세스, SC2 프로세스, 또는 HF-지속 프로세스와 같은, 습식 세정 프로세스가 기판에 수행된다.
일 실시예에서, 코발트 실리사이드 물질은 ALD 프로세스 또는 CVD 프로세스 동안 기판 상에 증착되고, 금속 코발트 물질은 다른 ALD 프로세스 또는 다른 CVD 프로세스 동안 코발트 실리사이드 물질 상에 증착된다. 증착 챔버 또는 어닐링 챔버에서 기판에 어닐링 프로세스가 수행될 수 있다. 금속 콘택 물질(예, W, Cu, Al, 또는 이들의 합금들)이 기판 상에 증착되고 기판에 평탄화 프로세스가 수행될 수 있다. 예를 들어 시드층, 벌크층, 충전층, 또는 이들의 조합물들을 형성하기 위해, 몇가지 증착 프로세스들 또는 단일 증착 프로세스에서 금속 콘택 물질이 증착될 수 있다. 다른 실시예에서, 금속 콘택 물질을 증착하기 이전에 금속 코발트 물질 상에 배리어 층이 증착될 수 있다.
일 예로서, 코발트 실리사이드 물질과 금속 코발트 물질은 동일한 ALD 챔버 또는 CVD 챔버에서 증착된다. 다른 예로서, 코발트 실리사이드 물질과 금속 코발트 물질이 증착되고, 동일한 ALD 챔버 또는 CVD 챔버에서 기판이 어닐링된다. 다른 예로서, 코발트 실리사이드 물질과 금속 코발트 물질이 동일한 ALD 챔버 또는 CVD 챔버에서 증착되고, 어닐링 챔버에서 기판이 어닐링된다. 다른 예로서, 코발트 실리사이드 물질과 금속 코발트 물질이 상이한 ALD 챔버들 또는 CVD 챔버들에서 증착되고, 어닐링 챔버에서 기판이 어닐링된다. 다른 예에서, 코발트 실리사이드 물질은 ALD 챔버 또는 CVD 챔버에서 증착되고, 기판은 어닐링 챔버에서 어닐링되며, 금속 코발트 물질은 다른 ALD 챔버 또는 CVD 챔버에서 증착된다. 다른 예로서, 코발트 실리사이드 물질은 ALD 챔버 또는 CVD 챔버에서 증착되고, 금속 코발트 물질은 다른 ALD 챔버 또는 CVD 챔버에서 증착되며, 기판은 어닐링 챔버에서 어닐링된다.
다른 실시예들에서, 코발트 실리사이드 물질과 금속 코발트 물질은 동일한 ALD 챔버 또는 CVD 챔버에서 증착되고, 금속 콘택 물질은 금속 코발트 물질 상에 증착되며, 기판에 평탄화 프로세스가 수행되고, 기판은 어닐링 챔버에서 어닐링된다. 다른 예로서, 코발트 실리사이드 물질과 금속 코발트 물질은 동일한 ALD 챔버 또는 CVD 챔버에서 증착되고, 금속 콘택 물질은 금속 코발트 물질 상에 증착되며, 기판은 어닐링 챔버에서 어닐링되고, 기판에 평탄화 프로세스가 수행된다.
다른 실시예에서, ALD 챔버 또는 CVD 챔버 내에서 기판의 실리콘-함유 표면 상에 제 1 금속 코발트 물질이 증착된다. ALD 챔버 또는 CVD 챔버내에서 기판에 어닐링 프로세스가 수행되어 살리사이드 프로세스에 의해 코발트 실리사이드 물질을 형성한다. 후속적으로, 상이한 ALD 또는 CVD 챔버내에서 코발트 실리사이드 물질 상에 제 2 금속 코발트 물질이 증착된다.
본 발명의 상기 인용된 특징들이 상세히 이해될 수 있는 방식으로, 상기에서 간단히 요약된 본 발명의 보다 특정한 상세한 설명은 실시예들을 참조로 이루어질 수 있으며, 실시예들의 일부는 첨부된 도면들에 도시된다. 그러나, 첨부된 도면들은 본 발명의 전형적인 실시예들만을 예시하는 것이므로 그 범주를 제한하는 것으 로 고려되어서는 안되며, 본 발명은 다른 동일한 효과적인 실시예들에 적용될 수 있다는 점을 유의해야 한다.
도 1은 본 발명의 실시예들에 기술되는 바와 같은 통합 다중-챔버 장치의 개념적인 최상부도를 도시한다.
도 2는 본 발명의 실시예들에 기술되는 바와 같은 다른 통합 다중-챔버 장치의 개념적인 최상부도를 도시한다.
도 3은 본 발명에 포함되는 스퍼터링 챔버의 일 실시예의 단면도를 도시한다.
도 4는 타겟 근처의 차폐부들의 상부 영역을 포함하는 도 3의 전개도를 도시한다.
도 5는 링 시준기의 일 실시예의 평면도를 도시한다.
도 6은 벌집형 시준기의 일 실시예의 부분 평면도를 도시한다.
도 7A는 기판을 어닐링하기 위한 페데스탈의 일 실시예의 단면도를 도시한다.
도 7B는 기판을 어닐링하기 위한 페데스탈의 다른 실시예의 단면도를 도시한다.
도 8A-8C는 본 발명의 일 실시예에 기술되는 바와 같은 상이한 제조 단계들 동안 기판의 개념적 단면도들을 도시한다.
도 9는 본 발명의 일 실시예에 기술되는 바와 같은 트랜지스터와의 콘택으로서 사용되는 실리사이드 물질을 포함하는 다른 기판의 개념적 단면도를 도시한다.
도 10은 본 발명의 일 실시예에 기술되는 바와 같은 통합 프로세스의 흐름도를 도시한다.
도 11은 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 12는 본 발명의 실시예들에 기술되는 바와 같은 다른 통합 프로세스의 흐름도를 도시한다.
도 13은 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 14는 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 15는 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 16은 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 17A-17I는 본 발명의 실시예들에 기술되는 상이한 제조 단계들 동안 기판의 개념적 단면도들을 도시한다.
도 18은 본 발명의 실시예들로 기술되는 바와 같은 통합 다중-챔버 장치의 개념적 최상부도를 도시한다.
도 19는 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 20은 본 발명의 다른 실시예에 기술되는 통합 프로세스의 흐름도를 도시한다.
도 21은 본 발명의 실시예들에 기술되는 다른 통합 프로세스의 흐름도를 도시한다.
도 22는 본 발명의 일 실시예로 기술되는 코발트 실리사이드 증착 프로세스의 흐름도를 도시한다.
도 23은 본 발명의 일 실시예로 기술되는 코발트 실리사이드 증착 프로세스에 대한 화학 전구체 시퀀스들의 그래프를 도시한다.
도 24는 본 발명의 다른 실시예로 기술되는 통합 프로세스의 흐름도를 도시한다.
도 25A-25B는 본 발명의 일 실시예로 기술되는 코발트 실리사이드 증착 프로세스 동안 상이한 단계들 동안의 기판의 개념적 단면도들을 도시한다.
도 26은 본 발명의 다른 실시예로 기술되는 통합 프로세스의 흐름도를 도시한다.
본 발명에서 기술되는 본 발명의 실시예들은 코발트 실리사이드 물질들, 금속 코발트 물질들, 및 다른 코발트-함유 물질들을 증착 챔버 내에서 형성하기 위한 방법 및 장치를 제공한다. 기판 상에 물질을 증착 및 형성하기 위한 처리 시스템은 적어도 하나의 예비세정 챔버, 적어도 하나의 증착 챔버, 및 적어도 하나의 어닐링 챔버를 포함할 수 있다. 일반적으로, 시스템은 적어도 하나의 CVD 챔버 및/ 또는 적어도 하나의 ALD 챔버를 포함한다. 실리콘-함유 표면은 예비세정 프로세스 동안 기판 상에 노출된다. 후속적으로, 일 실시예에서, 기판 상에서, 코발트 실리사이드 물질이 증착되고, 금속 코발트 물질이 증착되며, 선택적인 배리어 층이 증착될 수 있고, 금속 콘택 물질이 증착된다. 임의의 증착 프로세스들 이전, 동안, 이후에 적어도 하나의 어닐링 프로세스 및 후속적인 평탄화 프로세스가 기판에 수행된다.
도 1은 본 발명에서 기술되는 증착 및 어닐링 프로세스들의 적어도 하나의 실시예를 수행하기 위해 적합한 통합 다중-챔버 기판 처리 시스템을 도시한다. 증착 및 어닐링 프로세스들은 적어도 하나의 ALD 챔버, 적어도 하나의 CVD 챔버, 적어도 하나의 PVD 챔버, 또는 그 상부에 배치된 적어도 하나의 어닐링 챔버를 구비한 다중-챔버 처리 시스템 또는 클러스터 툴에서 수행될 수 있다. 본 발명에서 기술되는 프로세스들 동안에 사용될 수 있는 프로세스 플랫폼은 캘리포니아, 산타클라라에 위치한 어플라이드 머티어리얼스 사로부터 상업적으로 이용가능한 ENDURA® 처리 플랫폼이다.
도 1은 2개의 이송 챔버들(48, 50), 이송 챔버들(48, 50)내에 배치된 이송 로봇들(49, 51), 및 2개의 이송 챔버들(48, 50)상에 배치된 다수의 프로세스 챔버들(36, 38, 40, 41, 42, 43)을 포함하는 프로세스 플랫폼 시스템(35)의 일 실시예의 개념적 최상부도이다. 제 1 이송 챔버(48)와 제 2 이송 챔버(50)는 냉각 또는 예열 챔버들을 포함할 수 있는 관통(pass-through) 챔버들(52)에 의해 분리된다. 관통 챔버들(52)은 또한 제 1 이송 챔버(48)와 제 2 이송 챔버(50)가 상이한 압력 들에서 동작할 때 기판 핸들링 동안 펌핑 다운되거나 환기될 수 있다. 예를 들어, 제 1 이송 챔버(48)는 약 400 milliTorr와 같이 약 100 milliTorr 내지 약 5 Torr 범위내의 압력에서 동작될 수 있고, 제 2 이송 챔버(50)는 약 1×10-7 Torr와 같이 약 1×10-5 Torr 내지 약 1×10-8 Torr 범위내의 압력에서 동작될 수 있다. 프로세스 플랫폼 시스템(35)은 마이크로프로세서 제어기(54)를 프로그래밍함으로써 자동화된다.
제 1 이송 챔버(48)는 2개의 탈가스화(degas) 챔버들(44); 2개의 로드 락 챔버들(46); 반응성 예비세정 챔버(42); 및 ALD 프로세스 챔버 또는 PVD 챔버, 바람직하게는 긴 행정(long throw)의 물리 기상 증착(PVD) 챔버와 같은 챔버(36); 및 관통 챔버들(52)과 결합된다. 예비세정 챔버(42)는 캘리포니아, 산타클라라의 어플라이드 머티어리얼스 사로부터 상업적으로 이용가능한 PreClean Ⅱ 챔버일 수 있다. 기판들(미도시)은 로드락 챔버들(46)을 통해 프로세스 플랫폼 시스템(35)으로 로딩된다. 그 이후, 기판들은 탈가스화 챔버들(44) 및 예비세정 챔버(42)에서 각각, 순차적으로 탈가스화 및 세정된다. 이송 로봇(49)은 탈가스화 챔버들(44)과 예비세정 챔버(42) 간에 기판을 이동시킨다. 그 다음, 기판은 상부에 물질의 증착을 위해 ALD 챔버 또는 긴 행정의 PVD 챔버와 같은 챔버(36)로 이송될 수 있다.
제 2 이송 챔버(50)는 프로세스 챔버들(38, 40, 41, 43)의 클러스터에 결합된다. 일 예로서, 챔버들(38, 40)은 오퍼레이터에 의해 목표된 바와 같은, 코발트 실리사이드, 금속 코발트, 또는 텡스텐과 같은 물질들을 증착하기 위한 ALD 챔버들 일 수 있다. 다른 예로서, 챔버들(38, 40)은 오퍼레이터에 의해 목표된 바와 같은, 텅스텐과 같은 물질들을 증착하기 위한 CVD 챔버들일 수 있다. 적절한 CVD 챔버의 일 예는 캘리포니아, 산타클라라에 위치한 어플라이드 머티어리얼스 사로부터 상업적으로 이용가능한 WXZ™ 챔버들을 포함한다. CVD 챔버들은 종래의 CVD 기술들에 의해서 뿐만 아니라 ALD 기술들에 의해서 물질들을 증착하도록 구성될 수 있다. 챔버들(41, 43)은 저압 또는 초저압에서 기판들을 어닐링할 수 있는, 급속 열 어닐링(RTA) 챔버들, 또는 급속 열 프로세스(RTP) 챔버들일 수 있다. RTA 챔버의 일 예는 캘리포니아, 산타클라라의 어플라이드 머티어리얼스 사로부터 상업적으로 이용가능한 RADIANCE® 챔버이다. 대안적으로, 챔버들(41, 43)은 고온 CVD 증착, 어닐링 프로세스들, 또는 인시튜(in situ) 증착 및 어닐링 프로세스들을 수행할 수 있는 WXZ™ 증착 챔버들일 수 있다. PVD 처리된 기판들은 관통 챔버들(52)을 통해 이송 챔버(48)로부터 이송 챔버(50)로 이동된다. 그 이후, 이송 로봇(51)은 처리를 위해 요구되는 바와 같은 물질 증착 및 어닐링을 위해, 하나 이상의 프로세스 챔버들(38, 40, 41, 43) 사이에서 기판들을 이동시킨다.
또한, RTA 챔버들(미도시)은 프로세스 플랫폼 시스템(35)의 제 1 이송 챔버(48)상에 배치되어, 프로세스 플랫폼 시스템(35)으로부터 기판 제거 이전 또는 제 2 이송 챔버(50)로의 이송 이전에 후 증착 어닐링 프로세스들을 제공할 수 있다.
도시되진 않지만, 다수의 진공 펌프들이 각각의 이송 챔버 및 각각의 프로세스 챔버들과 유체 소통되도록 배치되어, 각각의 챔버들의 압력들을 독립적으로 조 절한다. 펌프들은 로드락 챔버로부터 프로세스 챔버들로 장치에 대한 압력을 증가시키는 진공 변화도(vacuum gradient)를 형성할 수 있다.
대안적으로, PVD 금속 증착 및/또는 증착된 금속의 어닐링 이후 비반응성 그속을 제거하도록 기판 표면을 에칭하기 위해, 캘리포니아, 산타클라라의 어플라이드 머티어리얼스 사에 의해 제조된 DPS®(Decoupled Plasma Source) 챔버와 같은 플라즈마 에칭 챔버가 프로세스 플랫폼 시스템(35)에 결합되거나 개별 처리 시스템으로 결합될 수 있다. 예를 들어, 어닐링 프로세스에 의해 코발트와 실리콘 물질로부터 코발트 실리사이드을 형성함에 있어서, 에칭 챔버는 기판 표면으로부터 비반응성 코발트 물질을 제거하는데 사용될 수 있다. 본 발명은 또한 본 발명에서 기술되는 프로세스 및 장치와 연계하여 사용되는 습식 에칭 챔버와 같은 다른 에칭 프로세스 및 장치의 사용을 고려한다.
도 2는 본 발명에서 기술되는 ALD, CVD, PVD 또는 어닐링 프로세스들의 적어도 하나의 실시예를 수행하기 위해 적합한 통합 다중-챔버 기판 처리 시스템(35)의 다른 실시예의 개념적 최상부도이다. 일 실시예에서, 제 1 이송 챔버(48)는 프로세스 챔버들(38, 40, 41, 43), 2개의 로드락 챔버들(46), 및 관통 챔버들(52)의 클러스터에 결합된다. 챔버들(41, 43)은 RADIANCE® 챔버와 같은, 저압 또는 초저압에서 기판들을 어닐링할 수 있는 RTA 챔버들일 수 있고, 챔버들(38, 40)은 WXZ™ 챔버들과 같은 ALD 챔버들 또는 CVD 챔버들일 수 있다. 제 1 이송 챔버(48)는 약 1×10-7 Torr와 같이 약 1×10-5 Torr 내지 약 1×10-8 Torr 범위내의 압력에서 동작 될 수 있고, 제 2 이송 챔버(50)는 약 400 milliTorr와 같이 약 100 milliTorr 내지 약 5 Torr 범위내의 압력에서 동작될 수 있다.
대안적으로, 챔버들(41, 43)은 고온 CVD 증착, 어닐링 프로세스들, 또는 인시튜 증착 및 어닐링 프로세스들을 수행할 수 있는 WXZ™ 챔버들일 수 있다. 관통 챔버들(52)은 가열, 냉각, 및 이송 기능들을 수행함과 더불어 탈가스화 챔버들로서 부가적으로 기능할 수 있다.
제 2 이송 챔버(50)는 반응성 예비세정 챔버들(42), 하나 이상의 긴 행정 물리 기상 증착(PVD) 챔버들(36), 및 관통 챔버들(52)에 결합된다. 제 2 이송 챔버(50)의 구성은 예를 들어 플라즈마 세정 방법, 및 고압 이송 챔버(48)로의 이송 이전에 1×10-8 Torr의 진공 압력에서 PVD 증착에 의해, 기판 예비세정을 허용한다. 제 1 이송 챔버 구성은 PVD 처리에 비해 어닐링과 같은 보다 고압 처리가 로드락 챔버들(46)에 인접한 이송 챔버에서 기판 제거 이전에 수행될 수 있도록 한다. 이러한 실시예에서, 제 1 이송 챔버(48)에서 약 1×10-5 Torr 내지 약 1×10-8 Torr 범위내의 압력과 같은 근접 진공 압력을 이용하는 프로세스 플랫폼 시스템(35)의 구성과 비교하여, 보다 고압의 제 1 이송 챔버(48)는 설비 비용을 감소시킬 수 있고, 펌프 다운 시간을 감소시킬 수 있다.
도 3은 긴 행정의 물리 기상 증착 챔버(36)의 일 실시예를 도시한다. 적절한 긴 행정의 PVD 챔버들의 예는 캘리포니아 산타클라라의 어플라이드 머티어리얼스 사로부터 상업적으로 이용가능한 ALPS® Plus 및 SIP ENCORE® PVD 프로세스 챔 버들이다.
일반적으로, 긴 행정의 PVD 챔버(36)는 타겟(142)과 같은 스퍼터링 소스; 및 상부에 반도체 기판(154)을 수용하고, 접지된 차폐부 또는 도시된 바와 같은 챔버 벽일 수 있는 접지된 외장(enclosure) 벽(150)내에 위치된 기판 지지 페데스탈(152)을 포함한다.
챔버(36)는 유전체 절연체(146)를 통과하는 접지된 전도성 알루미늄 어댑터(144)상에 지지되고 O-링들(미도시)로서 밀봉되는 타겟(142)을 포함한다. 타겟(142)은 스퍼터링 동안 기판(154) 표면 상에 증착될 물질을 포함하고, 코발트, 코발트 실리사이드, 루테늄, 로듐, 티타늄, 탄탈, 텅스텐, 몰리브덴, 플래티늄, 니켈, 철, 니오븀, 팔라듐, 이들의 합금들, 이들의 조합물들을 포함할 수 있고, 이들은 금속 실리사이드 층들을 형성하는데 사용된다. 예를 들어, 원소 코발트, 코발트 실리사이드, 니켈 코발트 합금들, 코발트 텅스텐 합금들, 코발트 니켈 텅스텐 합금들, 도핑된 코발트 및 니켈 합금들, 또는 니켈 철 합금들은 합금 타겟들 또는 챔버의 다중 타겟들을 이용함으로써 증착될 수 있다. 또한, 타겟(142)은 금속 표면층의 접합된 착물 및 보다 가공가능한(workable) 금속의 후면 플레이트를 포함할 수 있다.
페데스탈(152)은 타겟(142)의 주 면에 대향하는 평면에 스퍼터링 코팅되는 기판(154)을 지지한다. 기판 지지 페데스탈(152)은 타겟(142)의 스퍼터링 표면에 일반적으로 평행하게 배치된 평면 기판-수용 표면을 갖는다. 페데스탈(152)은 바닥부 챔버 벽(160)에 접속된 벨로우즈(158)를 통해 수직으로 이동가능하여, 기 판(154)이 챔버(36)의 하부 부분에서 로드락 밸브(미도시)를 통해 페데스탈(152)로 이송될 수 있도록 하고, 그 이후에 증착 위치로 상승된다. 처리 가스는 질량 흐름 제어기(164)를 통해 가스 소스(162)로부터 챔버(36)의 하부 부분으로 공급된다.
챔버(36)에 결합된 제어가능한 DC 전력원(148)은 타겟(142)에 네거티브 전압 또는 바이어스를 인가하는데 사용될 수 있다. RF 전력 공급부(156)는 기판(154)상에 네거티브 DC 셀프-바이어스를 유도하기 위해 페데스탈(152)에 접속될 수 있지만, 다른 애플리케이션들에서, 페데스탈(152)은 접지되거나 전기적으로 플로팅된다.
회전식 마그네트론(170)은 타겟(142)의 후면에 위치되고, 챔버(36)와 기판(154)의 중심축과 일치하는 회전축(176)에 접속된 베이스 플레이트(174)에 의해 지지되는 다수의 U자형 자석들(172)을 포함한다. U자형 자석들(172)은 전형적으로 신장(kidney) 형상을 갖는 폐쇄된 패턴으로 배열된다. 자석들(172)은 타겟(142)의 전단면에 일반적으로 평행하게 인접한 챔버(36)내에 자기장을 생성하여 전자들을 트랩하고, 이에 따라 국부적 플라즈마 밀도를 증가시키고 스퍼터링 속도를 증가시킨다. 자석들(172)은 챔버(36)의 최상부 주위에 전자기장을 생성하고, 자석들(172)은 타겟(142)을 보다 균일하게 스퍼터링하기 위해 프로세스의 플라즈마 밀도에 영향을 주는 전자기장을 순환시키도록 회전된다.
본 발명의 챔버(36)는 도 4의 전개된 단면도에 보다 명확히 도시된 것처럼, 어댑터(144)의 리지(ledge)(184)에 전기적으로 접속되고 지지되는 상부 플랜지(182)를 갖는 접지된 바닥 차폐부(180)를 포함한다. 다크 스페이스(dark space) 차폐부(186)는 바닥 차폐부(180)의 플랜지(182)상에 지지되고, 다크 스페이스 차폐부(186)의 상부 표면에 리세스된 스크류들과 같은 패스너들(미도시)은 고정되어 스크류들을 수용하는 탭핑 홀들을 갖는 어댑터 리지(184)에 플랜지(182)를 고정시킨다. 이러한 금속 나선형 커넥션은 2개의 차폐부들(180, 186)이 어댑터(144)에 접지될 수 있도록 한다. 어댑터(144)는 알루미늄 챔버 측벽(150)에 밀봉 및 접지된다. 두 차폐부들(180, 186)은 전형적으로 경질의 비자기 스테인레스 강으로 형성된다.
다크 스페이스 차폐부(186)는 플라즈마가 관통하는 것을 방지하기에 충분하게 좁은 타겟(142)과 다크 스페이스 차폐부(186) 사이에 좁은 갭(188)을 가진 타겟(142)의 환형 측면 리세스에 긴밀하게 고정되는 상부 부분을 가지므로, 타겟(142)을 전기적으로 단락시키는 금속층에 유전체 절연체(146)가 스퍼터링 코팅되는 것을 방지한다. 또한, 다크 스페이스 차폐부(186)는 바닥부 차폐부(180)와 다크 스페이스 차폐부(186) 사이의 계면이 스퍼터링 증착된 금속에 의해 접합되는 것을 방지하는 하향하게 돌출되는 팁(190)을 포함한다.
도 3의 전체 도면을 다시 참조하면, 바닥부 차폐부(180)는 제 1 직경의 일반적으로 상부 관형 부분(194) 및 보다 작은 제 2 직경의 보다 낮은 일반적으로 관형 부분(196)에서 하향하게 연장하여, 어댑터(144)의 벽들과 챔버 벽(150)을 따라 페데스탈(152)의 최상부면 아래로 연장한다. 또한, 페데스탈(152)의 외부에서 하향하게 연장하는 내측 부분(100) 및 방사상으로 연장하는 바닥 부분(198)을 포함하는 접시형(bowl-shaped) 바닥부를 갖는다. 커버 링(102)은 페데스탈(152)이 그 하부 의 로딩 위치에 있을 때 바닥 차폐부(180)의 상향하게 연장하는 내측 부분(100)의 최상부 상에 위치하지만, 스퍼터링 증착으로부터 페데스탈(152)을 보호하기 위해 그 상부의 증착 위치에 있을 때 페데스탈(152)의 외측 둘레상에 위치한다. 부가적인 증착 링(미도시)은 증착으로부터 기판(154)의 둘레를 차폐하기 위해 사용될 수 있다.
또한, 챔버(36)는 기판 위에 물질의 보다 많은 방향성 스퍼터링을 제공하도록 구성될 수 있다. 일 실시예에서, 방향성 스퍼터링은 타겟(142)과 기판 지지 페데스탈(152) 사이에 시준기(collimator)(110)를 위치시켜서 기판(154)상에 증착 물질의 보다 균일하고 대칭적인 플럭스를 제공함으로써 달성될 수 있다.
접지된 링 시준기와 같은 금속 링 시준기(110)는 바닥 차폐부(180)의 리지 부분(106)에 위치하여, 시준기(110)를 접지시킨다. 링 시준기(110)는 외측 관형 섹션 및 적어도 하나의 내측 동심 관형 섹션들, 예를 들어 도 5에 도시된 바와 같은 교차 버팀대(strut)들(118, 120)에 의해 결합된 3개의 동심 관형 섹션들(112, 114, 116)을 포함한다. 외측 관형 섹션(116)은 바닥 차폐부(180)의 리지 부분(106)상에 위치한다. 시준기(110)를 지지하기 위한 바닥 차폐부(180)의 사용은 챔버(36)의 설계 및 유지보수를 간략화한다. 적어도 2개의 내측 관형 섹션들(112, 114)은 스퍼터링된 입자들을 부분적으로 시준하는 고종횡비 개구들을 규정하기에 충분한 높이이다. 또한, 시준기(110)의 상부 표면은 바이어스된 타겟(142)에 반대의 접지면으로서 작용하고, 특히 기판(154)으로부터 떨어지게 플라즈마 전자들을 유지시킨다.
본 발명에 사용될 수 있는 다른 타입의 시준기는 긴밀-폐킹된 배열의 육각형 개구들(128)을 분리시키는 육각형 벽들(126)을 구비한 메시(mesh) 구조를 갖는 도 6의 평면도에 부분적으로 도시된 벌집형 시준기(124)이다. 벌집형 시준기(124)의 장점은 원한다면, 시준기(124)의 두께가 시준기(124)의 중심으로부터 둘레로 일반적으로 볼록 형상으로 가변될 수 있어서, 개구들(128)이 시준기(124)에 걸쳐서 마찬가지로 가변되는 종횡비들을 갖는다는 점이다. 시준기는 하나 이상의 볼록 측면들을 가질 수 있다. 이는 기판에 걸쳐서 스퍼터링 플럭스 밀도가 조정될 수 있도록 하고, 증착의 균일도 증가를 허용한다. PVD 챔버에 사용될 수 있는 시준기들은 미국특허번호 제5,650,052호에 기재되어 있으며, 이는 본 발명의 실시예들 및 본 발명에서 기술된 청구범위와 일치하는 범위로 참조로 본 발명에 포함된다.
기판 지지 페데스탈(152)의 일 실시예는 도 7A에 도시된다. 기판 지지 페데스탈(152)은 고온의 고진공 어닐링 프로세스에 사용하기 적합하다. 일반적으로, 기판 지지 페데스탈(152)은 축(245)에 결합된 베이스(240)상에 배치된 가열팅(heating) 부분(210)을 포함한다.
가열 부분(210)은 일반적으로 열 전도성 물질(220)에 배치된 가열 엘리먼트들(250)과 기판 지지 표면(275)을 포함한다. 열 전도성 물질(220)은 가열 엘리먼트들(250)과 기판 지지 표면(275) 사이에 효율적인 열 전달을 위해 동작 온도들에서 충분한 열 전도율을 갖는 임의의 물질일 수 있다. 전도성 물질의 일 예는 강철이다. 기판 지지 표면(275)은 유전체 물질을 포함할 수 있고, 상부에 배치된 기판(154)을 위한 실질적으로 평면형 수용 표면을 전형적으로 포함한다.
가열 엘리먼트들(250)은 전도성 물질(220)내에 내장된 리드들(leads)을 갖는 전기 전도성 배선들과 같은 저항성 가열 엘리먼트들일 수 있고, 전도성 물질(220)을 통하여 전기가 통과되는 전기 회로를 완성하도록 제공된다. 가열 엘리먼트(250)의 일 예는 열 전도성 물질(220)에 배치된 개별 가열 코일을 포함한다. 전기 배선들은 전압 소스와 같은 전기 소스(미도시)를 전기 저항성 가열 코일의 단부들에 접속시켜서 코일을 가열하기에 충분한 에너지를 제공한다. 코일은 기판 지지 페데스탈(152)의 면적을 커버하는 임의의 형상을 가질 수 있다. 하나 보다 많은 코일이 사용되어 필요하다면 부가적인 가열 용량을 제공할 수 있다.
유체 채널들(290)은 가열 부분(210)의 표면(226)에 결합될 수 있고, 기판 지지 페데스탈(152)의 가열 또는 냉각을 제공할 수 있다. 유체 채널들(290)은 동심 링 또는 일련의 링들(미도시), 또는 원격지에 위치된 유체 소스(294)로부터 유체를 순환시키기 위한 유체 입구들 및 출구들을 갖는 다른 목표된 구성을 포함할 수 있다. 유체 채널들(290)은 기판 지지 페데스탈(152)의 축(245)에 형성된 유체 통로(292)에 의해 유체 소스(294)에 접속된다. 전기 소스(296)에 결합된 가열 엘리먼트들(250), 및 유체 소스(294)에 접속된 유체 통로(292)를 통과하는 열 매체, 즉 액체 열 교환기에 의해 냉각되는 유체 채널들(290)을 포함하는 기판 지지 페데스탈(152)의 실시예들은 일반적으로 기판 지지 표면(275)의 온도 제어를 달성한다.
열전쌍(thermocouple)과 같은 온도 센서들(260)은 종래의 방식으로 온도를 모니터링하기 위해, 예를 들어 가열 부분(210)에 인접한 기판 지지 페데스탈(152)에 내장되거나 부착될 수 있다. 예를 들어, 측정 온도는 전기 소스(296)로부터 가 열 엘리먼트들(250)에 인가된 전류를 제어하기 위해 피드백 루프에 사용되어, 기판 온도가 목표된 온도 또는 목표된 온도 범위내에서 유지 또는 제어될 수 있다. 제어 유닛(미도시)은 온도 센서(260)로부터 신호를 수신하고 이에 응답하여 열 전기 소스(296) 또는 유체 소스(294)를 제어하기 위해 사용될 수 있다.
가열 및 냉각 컴포넌트들의 전기 소스(296)와 유체 소스(294)는 일반적으로 챔버(36)의 외부에 위치된다. 유체 통로(292)를 포함하는 다용도 통로들은 기판 지지 페데스탈(152)의 축(245)과 베이스(240)을 따라 축방향으로 배치된다. 보호성 연성(flexible) 덮개(295)가 축(245) 둘레에 배치되고, 기판 지지 페데스탈(152)로부터 챔버 벽(미도시)으로 연장하여 기판 지지 페데스탈(152)과 챔버(36)의 내부 사이에 오염을 방지한다.
기판 지지 페데스탈(152)은 가열 부분(210)의 기판 지지 페데스탈(275)과 후면 가스의 소스(미도시)를 유동성 결합시키는 가스 채널들(미도시)을 추가로 포함할 수 있다. 가스 채널들은 가열 부분(210)과 기판(154) 사이에 열 전달 가스 또는 마스킹 가스의 후면 가스 통로를 규정한다.
도 7B는 기판 지지 페데스탈(152)의 가열 부분(210)을 형성하거나, 이에 장착되는 정전 척을 갖는 기판 지지 페데스탈(152)의 다른 실시예를 도시한다. 가열 부분(210)은 유전체 물질(235)로 코팅된 기판 지지 표면(275) 및 전극(230)을 포함한다. 전기 전도성 배선들(미도시)은 전극들(230)을 전압 소스(미도시)에 결합시킨다. 기판(154)은 유전체 물질(235)과 접촉되게 배치될 수 있고, 직류 전압이 전극(230)상에 배치되어 기판을 그립하기 위한 정전 인력을 생성한다.
일반적으로, 전극들(230)은 내부에 배치된 가열 엘리먼트들(250)과 이격된 관계로 열 전도성 물질(220)에 배치된다. 가열 엘리먼트들(250)은 일반적으로 열 전도성 물질(220)의 전극들(230)로부터 수직으로 이격되고 평행한 방식으로 배치된다. 전형적으로, 전극들은 가열 엘리먼트들(250) 사이에 배치되고, 다른 구성들을 통하여 기판 지지 표면(275)이 사용될 수 있다.
앞서 개시된 기판 지지 페데스탈(152)의 실시예들은 높은 진공 어닐링 챔버에서 기판을 지지하는데 이용될 수 있다. 높은 진공 어닐링 챔버는 본 발명에 개시되는 블랭크 타겟을 갖추며 또는 타겟을 갖추지 않고 타겟 또는 기판 지지 페데스탈중 하나와 결합되는 바이어스 없이, 이를 테면 본 발명에 개시되는 롱 쓰로우(long throw) 챔버(36)와 같은 PVD 챔버에 배치된 기판 지지 페데스탈(152)을 포함할 수 있다.
기판 지지 페데스탈(152)의 실시예들은 앞서 개시되었으며 설명을 위해 제공된 것으로 본 발명의 범주를 제한하는 것으로 구성 또는 해석되어서는 안된다. 예를 들면, 기판 페데스탈에 이용될 수 있는 적절한 정전기 척들로는 MCATM 정전기 E-척 또는 열붕소 질화물 정전기 E-척이 포함되며, 이들 모두는 캘리포니아 산타클라라의 어플라이드 머티리얼스사로부터 입수가능하다.
본 발명에서 개시되는 기판 지지 페데스탈(152)의 실시예들은 기판을 어닐링하는데 이용될 수 있지만, 상업적으로 입수가능한 어닐링 챔버들, 이를 테면, 금속 열 어닐링(RTA) 챔버들은 실리사이드막들을 형성하기 위해 기판을 어닐링하는데 이 용될 수 있다. 본 발명은 전기도금 결과를 향상시키기 위해 핫 플레이트 설계들 및 가열된 램프 설계들을 포함하는 다양한 열적 어닐링 챔버 설계들의 이용을 고려한다. 본 발명에 유용한 특정한 열적 어닐링 챔버로는 캘리포니아 산타클라라에 위치한 어플라이드 머티리얼스사로부터 입수가능한 WXZ(TM)가 있다. 본 발명에 유용한 특정한 핫 플레이트 열적 어닐링 챔버로는 캘리포니아 산타클라라에 위치한 어플라이드 머티리얼스사로부터 입수가능한 RTP XEplus CENTURA
Figure 112008077936431-PCT00001
열적 프로세싱 챔버가 있다. 특정한 램프 어닐링 챔버로는 캘리포니아 산타클라라에 위치한 어플라이드 머티리얼스사로부터 입수가능한 RADIANCE
Figure 112008077936431-PCT00002
열적 프로세싱 챔버가 있다.
도 1 및 도 2를 참조로, 프로세싱 챔버들(36, 38, 40, 41, 42, 43)은 마이크로프로세서 제어기(54)에 의해 각각 제어된다. 마이크로프로세서 제어기(54)는 프로세스 챔버들 및 서브-프로세서들을 제어하기 위한 산업적 설정치에 이용될 수 있는 임의의 형태의 범용성 컴퓨터 프로세서(CPU)중 하나일 수 있다. 컴퓨터는 임의의 적절한 메모리, 이를 테면 랜덤 액세스 메모리, 판독 전용 메모리, 플로피 디스크 드라이브, 하드 드라이브 또는 로컬 또는 원격적인 임의의 형태의 다른 디지털 저장기를 이용할 수 있다. 다양한 지지 회로들은 종래의 방식으로 프로세서를 지지하도록 CPU에 결합될 수 있다. 요구에 따라 소프트웨어 루틴은 원격적으로 위치된 제 2 CPU에 의해 실행되거나 또는 메모리에 저장될 수 있다.
프로세스 시퀀스 루틴들은 기판(154)이 페데스탈(152) 상에 위치된 후 실행된다. 실행될 때, 소프트웨어 루틴들은 챔버 프로세스가 수행되도록 범용성 컴퓨터를 챔버 동작을 제어하는 특정 프로세스 컴퓨터로 변화시킨다. 선택적으로, 소 프트웨어 루틴들은 주문형 집적회로 또는 다른 형태의 하드웨어 실행부, 또는 소프트웨어 및 하드웨어의 조합물로서, 하드웨어에서 수행될 수 있다.
동작시, 기판(154)은 기판 지지 페데스탈(152) 상에 위치되며 플라즈마는 챔버(36)에서 발생된다. 적어도 약 90mm의 롱 쓰로우 간격은 타겟(142)과 기판(154)을 분리시킨다. 기판 지지 페데스탈(152) 및 타겟(142)은 200mm의 기판에 대해 약 100mm 내지 약 300mm 범위 내의 간격으로 분리될 수 있다. 기판 지지 페데스탈(152) 및 타겟(142)은 300mm 기판에 대해 약 150mm 내지 약 400mm 범위 내의 간격으로 분리될 수 있다. 기판 직경의 50% 이상인 기판(154)과 타겟(142) 간의 임의의 간격은 롱 쓰로우 프로세싱 챔버로 간주된다.
스퍼터링 프로세스는 플라즈마 상태로 가스를 여기시키기 위해 네거티브 전압, 통상적으로는 약 0V 내지 약 2400V 사이의 전압을 타겟(142)에 인가함으로써 수행된다. 직류(DC) 전력원(148) 또는 다른 전력원이 네거티브 바이어스, 예를 들면 약 0V 내지 약 700V 사이의 전압을 기판 지지 페데스탈(152)에 인가하는데 이용될 수 있다. 플라즈마로부터의 이온들은 아래에 배치된 기판(154) 상으로 원자들 및 큰 입자들이 스퍼터링되도록 타겟(142)에 충돌한다. 공급되는 전력은 전압으로 표현되는 반면, 전력은 전력의 단위(예를 들어, 킬로와트) 또는 전력 밀도의 단위(예를 들어, w/cm2)로 표현될 수 있다. 챔버(36)에 공급되는 전력의 양은 처리되는 기판(154)의 크기 및 스퍼터링 양에 따라 변할 수 있다.
스퍼터링 프로세스에 이용되는 프로세싱 가스는 질량 유량계(164)를 통해 프 로세싱 챔버(36)로 주입된다. 프로세싱 가스는 비반응성 또는 비활성 종들, 이를 테면 아르곤, 크세논, 헬륨 또는 이들의 조합물을 포함한다. 하부 챔버의 펌핑 포트(168)를 통해 접속되는 진공 펌핑 시스템(166)은 약 1×10-6 Torr 미만, 이를 테면 약 1×10-8 Torr의 기저 압력(base pressure)에서 챔버(36)를 유지하는데 이용되나, 챔버(36) 내부의 프로세싱 압력은 코발트 스퍼터링에 대해 통상적으로 0.2 milliTorr 내지 2 milliTorr 사이, 바람직하게는 1 milliTorr 미만으로 유지된다.
동작시, 기판(154)은 기판 지지 페데스탈(152)상에 위치되며, 기판(154)은 후방 가스 소스(272)의 존재하에 또는 존재하지 않는 상태에서, 원하는 프로세스 온도로 가열 부재들(250)에 의해 가열되며 원하는 어닐링 결과들을 위해 기판을 어닐링하기에 충분한 시간 동안 처리된 다음, 챔버(36)로부터 제거된다. 기판 지지 페데스탈(152)의 가열 부재들(250)은 실온, 즉 약 20℃에서 약 900℃로 기판(154)을 가열하며 유체 채널들(290)은 약 0℃의 온도로 기판(154)을 가열할 수 있다. 가열 부재들(250)과 유체 채널들(290)의 조합은 일반적으로 기판(154)의 온도를 약 10℃ 내지 약 900℃로 제어하고, 챔버(36)내의 기판을 처리하는데 이용되는 프로세스 파라미터들 및 기판 지지 페데스탈(152)에서 이용되는 물질들의 특성으로 처리하는데 이용될 수 있다.
금속 및 금속 실리사이드 배리어 증착 프로세스들
본 발명에 개시된 프로세스들의 실시예들은 피쳐 한정(feature definitions) 을 위해 금속 및 코발트 실리사이드 배리어층들을 증착하는 것에 관한 것이다. 일 실시예에서, 금속성 코발트층이 실리콘-함유 물질상에 증착되며 코발트 실리사이드층을 형성하도록 어닐링된다. 제 2 금속성 코발트층이 코발트 실리사이드층상에 증착된다. 적어도 하나의 금속성 콘택 물질이 피쳐를 채우도록 차후 증착된다. 금속 실리사이드층을 형성하기 위한 어닐링 프로세스는 다수의 어닐링 단계들로 수행될 수 있다. 바람직하게, 제 1 금속층, 제 2 금속층의 증착 및 요구되는 임의의 어닐링 단계들은 하나의 진공 프로세싱 시스템에서 진공을 깨지 않고 수행될 수 있다.
일 실시예에서, 코발트 실리사이드층은 실리콘-함유 물질 상에 증착된다. 금속성 코발트층은 코발트 실리사이드층 상에 증착된다. 순차적으로, 피쳐를 채우도록 적어도 하나의 금속성 콘택 물질이 증착된다. 어닐링 프로세스는 각각의 증착 프로세스 이전에, 각각의 증착 프로세스 동안에, 또는 각각의 증착 프로세스 이후에 수행될 수 있으며 바람직하게는 하나의 진공 프로세싱 시스템에서 진공을 깨지 않고 수행될 수 있다.
제 1 어닐링 단계는 제 1 금속의 증착시 어닐링 챔버 이를 테면 진공 어닐링 챔버와 동일한 챔버에서 또는 차후 물질들을 증착하는 동안, 이를 테면 제 2 금속의 CVD 동안 동일한 챔버에서 수행될 수 있다. 제 2 어닐링 단계는 제 2 금속을 증착하기 이전 또는 이후에 수행될 수 있다. 일반적으로 제 2 어닐링 프로세스는 제 1 어닐링 프로세스 보다 높은 어닐링 온도를 갖는다.
바람직하게, 금속 실리사이드층은 CVD 기술에 의한 층 증착 이전에 또는 동 시에, 증착 챔버 또는 프로세싱 챔버에서 진공을 깨지 않고 인시튜로 형성될 수 있다. 인시튜는 진공을 깨지 않고(예를 들어, 챔버 개방 없이) 동일한 챔버에서 또는 동일한 프로세싱 시스템에서 하나 이상의 프로세스들을 수행하거나 개별 장치 또는 시스템으로 전달되는 것으로 광범위하게 정의된다.
예를 들어, 인시튜 어닐링은 금속 증착과 동일한 챔버에서 수행될 수 있으며 인시튜 증착은 증착 챔버에 인접한 프로세싱 챔버에서 수행될 수 있으며, 이들 모두는 이송 챔버와 결합되며, 이송 챔버에 대한 진공은 프로세싱 동안 깨지지 않는다.
또 다른 예에서, 인시튜 프로세싱은 개별 프로세싱 압력에서 동일한 프로세싱 시스템에서 수행될 수 있다, 즉 기판을 또 다른 프로세싱 시스템으로 이송하거나 또는 프로세싱 플랫폼 시스템(35)에 대한 진공을 깨지 않고 프로세싱 플랫폼 시스템(35)에서 각각 제 1 및 제 2 이송 챔버들(48, 50) 상에 배치되는 프로세싱 챔버들 및 어닐링 챔버들에서 기판을 처리할 수 있다.
하기 물질은 코발트 또는 니켈층막으로부터 금속 실리사이드층의 형성을 개시하지만, 본 발명은 본 발명에 개시된 금속 실리사이드 물질을 형성하는데 있어, 티타늄, 탄탈, 텅스텐, 몰리브덴, 플래티늄, 철, 니오븀, 팔라듐, 및 이들의 조합물들, 및 니켈 코발트 합금들, 코발트 텅스텐 합금들, 코발트 니켈 텅스텐 합금들, 도핑된 코발트 및 니켈 합금들, 또는 니켈 철 합금들을 포함하는 이들의 합금들을 포함하는 다른 물질들의 사용을 고려한다.
반응성 예비세정
기판상에서의 금속 증착 이전에, 기판(154)의 표면은 오염물들, 이를 테면 노출된 상부에 형성된 산화물들을 제거하기 위해 세정될 수 있다. 세정 프로세스는 습식 에칭 프로세스, 이를 테면 플루오르화수소산에 노출에 의해, 또는 플라즈마 세정 프로세스에 의해, 이를 테면 비활성 가스, 환원 가스, 이를 테면 수소 또는 암모니아, 또는 이들의 조합물의 플라즈마에 노출에 의해 수행될 수 있다. 또한, 세정 가스는 프로세싱 동안 기판 표면의 오염물을 감소시키기 위해 프로세싱 단계들 사이에서 수행될 수 있다.
플라즈마 세정 프로세스는 캘리포니아 산타클라라의 어플라이드 머티리얼스스사로부터 상업적으로 입수가능한 것으로 본 발명에서 개시된 예비세정 Il 프로세싱 챔버 및 RPC+ 프로세싱 챔버에서 수행될 수 있다. 일 면에서, 반응성 예비세정 프로세스는 아르곤, 헬륨, 수소, 질소, 불소-함유 화합물, 및 이들의 조합물들과 같은 하나 이상의 가스들의 플라즈마로부터 라디칼들을 형성한다. 예를 들어, 예비세정 가스는 탄소 테트라플루오라이드(CF4) 및 산소(O2)의 혼합물 또는 헬륨과 질소 트리플루오라이드(NF3)의 혼합물을 포함할 수 있다. 바람직한 예에서, 예비세정 가스는 아르곤 플라즈마를 포함한다. 또 다른 예에서, 예비세정 가스는 수소 플라즈마를 포함한다. 또 다른 예에서, 예비세정 가스는 헬륨과 질소 트리플루오라이드의 혼합물을 포함한다.
통상적으로 플라즈마는 약 200 kHz 내지 약 114 MHz의 주파수에서 약 500 watts 내지 약 2,000 watts 사이의 RF 전력을 인가함으로써 생성된다. 통상적으로 200mm 기판에 대해 헬륨 가스의 흐름은 약 100sccm 내지 약 500sccm 사이의 범위 이내이며 질소 트리플루오라이드의 흐름은 약 100sccm 내지 약 500sccm 범위 이내일 수 있다. 플라즈마 처리는 약 10초 내지 약 150초 사이로 지속된다. 바람직하게, 플라즈마는 하나 이상의 처리 주기에서 생성되며 주기들 사이에서 정화된다. 예를 들어, 4번의 처리 주기는 각각 약 35초 지속되는 것이 효율적이다.
또 다른 면에서, 기판(154)은 먼저 아르곤 플라즈마를 사용한 다음 수소 플라즈마를 사용하여 예비세정될 수 있다. 원자 개수당 약 50% 이상의 아르곤을 포함하는 제 1 예비세정 가스가 약 0.8 milliTorr의 압력에서 주입될 수 있다. 아르곤 가스의 플라즈마는 아르곤 스퍼터링 세정 환경으로 기판(154)을 처리하도록 가격된다. 바람직하게 아르곤 플라즈마는 약 50 watts 내지 약 500 watts 사이의 RF 전력을 인가함으로써 생성된다. 아르곤 플라즈마는 반응성 수소 플라즈마에 의해 쉽게 제거되지 않는 증착물들에 대해 충분한 세정 시간을 제공하도록 약 10초 내지 약 300초 범위 이내의 시간 기간 동안 유지된다.
아르곤 플라즈마에 이어, 챔버 압력은 약 140 milliTorr로 증가되며, 본질적으로 수소 및 헬륨으로 구성되는 제 2 예비세정 가스가 프로세싱 영역으로 주입된다. 바람직하게 프로세싱 가스는 약 5%의 수소와 약 95%의 헬륨을 포함한다. 수소 플라즈마는 약 50 watts 내지 약 500 watts 사이의 전력을 인가함으로써 생성된다. 수소 플라즈마는 약 10초 내지 약 300초 동안 유지된다.
금속 증착
제 1 금속층은 제 2 금속층 "플러그"에 대한 배리어층으로서 챔버(36)에 배치된 기판(154) 상에 증착되거나 또는 진공 파손 없이 금속 실리사이드층을 형성하기 위해 기판 페데스탈(152) 상에서 증착 및 어닐링될 수 있다. 기판(154)은 기판 상에 배치되는 유전체 물질들, 이를 테면 실리콘 또는 실리콘 산화물 물질들을 포함하며 일반적으로 금속막들이 증착되거나 또는 금속 실리사이드막들이 형성되는 피쳐들을 한정하도록 패터닝된다. 제 1 금속층은 물리적 기상 증착 기술, CVD 기술, 또는 원자층 증착 기술에 의해 증착될 수 있다.
PVD 프로세스에서, 금속은 앞서 개시된 PVD 챔버(36)를 사용하여 증착된다. 증착될 코발트와 같은 물질의 타겟(142)이 챔버(36)의 상부 부분에 배치된다. 기판(154)은 챔버(36)에 제공되며 기판 지지 페데스털(152) 상에 배치된다. 프로세싱 가스는 약 5sccm 내지 약 30 sccm 사이의 유량으로 챔버(36)에 주입된다. 챔버 압력은 컨포멀한 PVD 금속층들의 증착을 조장하기 위해 약 5 milliTorr 이하로 유지된다. 바람직하게 약 0.2 milliTorr 내지 약 2 milliTorr 사이의 챔버 압력이 증착 동안 이용될 수 있다. 보다 바람직하게, 약 0.2 milliTorr 내지 약 1.0 milliTorr 사이의 챔버 압력이 기판상에 코발트를 증착하기에 충분한 것으로 밝혀졌다.
플라즈마는 약 0V 내지 약 -2,400V 사이의 네거티브 전압을 타겟(142)에 인가함으로써 생성된다. 예를 들어, 네거티브 전압은 200mm 기판상에 물질을 스퍼터 링하기 위해 약 0V 내지 약 -1,000V 사이로 타겟(142)에 인가된다. 약 0V 내지 약 -700V 사이의 네거티브 전압이 기판 표면에 스퍼터링된 물질의 방향성을 개선시키기 위해 기판 지지 페데스탈(152)에 인가될 수 있다. 기판은 증착 프로세스 동안 약 10℃ 내지 약 600℃의 범위내의 온도로 유지된다.
예시적인 증착 프로세스는 약 5sccm 내지 약 30sccm 사이의 유량의 비활성 가스, 이를 테면 아르곤을 챔버(36)에 주입하는 단계, 약 0.2 milliTorr 내지 약 1.0 milliTorr 사이의 챔버 압력을 유지하는 단계, 플라즈마 상태로 가스를 여기시키기 위해 타겟(142)에 약 0V 내지 약 1,000V 사이의 네거티브 바이어스를 인가하는 단계, 증착 프로세스 동안 약 10℃ 내지 약 600℃, 바람직하게 약 50℃ 내지 약 300℃, 및 보다 바람직하게 약 50℃ 내지 약 100℃ 사이의 범위내의 온도로 기판(154)을 유지하는 단계, 및 200mm 기판에 대해 기판 표면으로부터 약 100mm 내지 약 300mm 사이로 타겟(142)을 이격시키는 단계를 포함한다. 이러한 프로세스를 이용하는 동안 코발트는 약 300Å/min 내지 약 2000 Å/min 사이의 속도로 실리콘 물질 상에 증착될 수 있다. 시준기(110 또는 124)는 증착률에 대해 최소 유해 영향력으로 본 발명에 개시된 프로세스에 이용될 수 있다.
도시되지는 않았지만, 앞서 개시된 코발트 실리사이드, 코발트 또는 니켈과 같은 배리어 물질은 도 1 및 도 2에 도시된 장치를 사용하여 또다른 방법에 의해 증착될 수 있다. 코발트 물질은 CVD 기술, ALD 기술, 이온화된 자기 플라즈마 PVD(IMP-PVD) 기술, 자체-이온화 플라즈마 PVD(SIP-PVD) 기술, 무전해 증착 프로세스, 또는 이들의 조합에 의해 증착될 수 있다. 예를 들어, 코발트 물질은 도 1에 도시된 것처럼 프로세시 플랫폼 시스템(35)의 챔버(38)와 같은 CVD 챔버에서의 CVD에 의해, 또는 도 1에 도시된 것처럼 위치(38)에 배치된 ALD 챔버 또는 CVD 챔버에서의 ALD에 의해 증착될 수 있다. 기판은 다른 외부 환경 조건들에 대해 기판을 노출하거나 또는 진공을 파손시키지 않고도 프로세싱 플랫폼 시스템(35) 내의 다양한 챔버들 사이에서 이송될 수 있다.
선택적으로, 텅스텐과 같은 제 2 금속 증착 이전에, 티타늄 또는 티타늄 질화물과 같은 배리어 물질의 층이 제 1 금속층상에 증착될 수 있다. 배리어 물질층은 하부에 놓인 기판 또는 실리콘 물질로 제 2 금속층의 층간 확산 저항력을 개선시킨다. 부가적으로, 배리어 물질층은 제 1 금속층과 제 2 금속층 간의 층간 접착력을 개선시킬 수 있다. 적절한 배리어층 물질로는 티타늄, 티타늄 질화물, 탄탈, 탄탈 질화물, 텅스텐, 텅스텐 질화물, 티타늄-탄탈 합금, 이들의 유도체들 및 이들의 조합물들을 포함한다. 배리어 물질의 층은 CVD 기술, ALD 기술, IMP-PVD 기술, SIP-PVD 기술, 또는 이들의 조합 기술에 의해 증착될 수 있다.
텅스텐 증착
일면에서, 기판은 코발트 또는 니켈과 같은 제 1 금속층상에 텅스텐과 같은 제 2 금속층의 증착을 위해 CVD 챔버로 이송된다. 텅스텐은 CVD 기술에 의해 증착될 수 있다. 텅스텐은 코발트 실리사이드와 같은 금속 실리사이드의 형성을 시작하기 위해 약 300℃ 내지 약 500℃ 사이의 충분한 온도에서 증착될 수 있다. 금속 실리사이드는 제 1 금속층 일부 또는 모두로부터 형성될 수 있다.
어닐링 단계는 물질 증착 이전에, WXZTM과 같은 프로세싱 챔버에서 수행될 수 있다. 이러한 어닐링 단계는 약 300℃ 내지 약 900℃, 이를 테면 약 300℃ 내지 약 400℃ 범위 내의 온도에서 수행된다. 실리콘, 또는 '실리콘 소크(silicon soak)'의 얇은층이 임의의 텅스텐 물질의 증착 이전에 배리어층에 증착될 수 있다. 실리콘 증착은 텅스텐 물질 증착과 동일한 챔버에서 인시튜로 수행될 수 있다. 부가적으로 메인 텅스텐 증착 이전에 텅스텐 핵형성 단계가 수행될 수 있다. 텅스텐 핵형성 단계는 메인 텅스텐 증착 또는 순차적인 텅스텐 증착과 동일한 CVD 챔버에서 ALD 기술 또는 CVD 프로세스에 의해 인시튜로 수행될 수 있다.
예시적인 텅스텐 CVD 프로세스는 실리콘 소크층으로 공지된 실리콘층 증착, 텅스텐 핵형성층 증착, 및 메인 또는 벌크 텅스텐 증착을 포함한다. 실리콘층은 챔버(36)에 약 50sccm 내지 약 100sccm 사이의 유량의 실란 가스(예들 들어, SiH4, Si2H6, 또는 이들의 유도체들), 챔버(36)에 약 500sccm 내지 약 5,000sccm 사이의 유량의 수소(H2)와 같은 반응성 가스, 및 챔버(36)에 약 500sccm 내지 약 5,000sccm 사이의 유량의 아르곤 또는 질소와 같은 비활성 가스를 주입하는 단계, 약 100 milliTorr 내지 약 300 Torr 사이에서 챔버 압력을 유지하는 단계, 및 약 300℃ 내지 약 500℃ 범위내로 기판 온도를 유지하는 단계에 의해 증착된다. 프로세스는 약 5초 내지 약 30초 범위내의 시간 기간 동안 수행될 수 있다. 통상적으로 실리콘층은 약 1,000 Å 이하의 두께로 증착된다.
텅스텐 핵형성층은 챔버(36)에 약 5sccm 내지 약 60sccm 사이의 유량의 텅스텐 전구체 가스, 이를 테면 텅스텐 헥사플루오라이드(WF6) 또는 이들의 유도체, 챔버(36)에 약 5sccm 내지 약 60sccm 사이의 유량으로 실란 가스(예들 들어, SiH4, Si2H6, 또는 이들의 유도체들), 챔버(36)에 약 500sccm 내지 약 5,000sccm 사이의 유량의 수소(H2)와 같은 반응성 가스, 및 챔버(36)에 약 500sccm 내지 약 5,000sccm 사이의 유량의 아르곤 또는 질소와 같은 비활성 가스를 주입하는 단계, 약 100 milliTorr 내지 약 300 Torr 사이에서 챔버 압력을 유지하는 단계, 및 약 300℃ 내지 약 500℃ 범위내로 기판 온도를 유지하는 단계를 포함하는 프로세스에 의해 증착된다. 프로세스는 약 5초 내지 약 30초 이내의 시간 기간 동안 수행될 수 있다. 통상적으로 핵형성층은 약 1,000 Å 이하의 두께로 증착된다.
텅스텐층은 챔버(36)에 약 25sccm 내지 약 250sccm 사이의 유량의 텅스텐 전구체 가스, 이를 테면 텅스텐 헥사플루오라이드 또는 이들의 유도체, 챔버(36)에 약 500sccm 내지 약 5,000sccm 사이의 유량의 수소(H2)와 같은 반응성 가스, 및 챔버(36)에 약 500sccm 내지 약 5,000sccm 사이의 유량의 아르곤 또는 질소와 같은 비활성 가스를 주입하는 단계, 약 100 milliTorr 내지 약 300 Torr 사이에서 챔버 압력을 유지하는 단계, 및 약 300℃ 내지 약 900℃ 범위내로 기판 온도를 유지하는 단계를 포함하는 프로세스에 의해 증착된다. 프로세스는 약 5초 내지 약 30초 이내의 시간 기간 동안 수행될 수 있다. 텅스텐 증착률은 약 1,000 Å/min 내지 약 3,000 Å/min 사이이다.
메인 텅스텐 증착 프로세스 동안 기판 온도는 기판(154)상의 실리콘 물질 및 그 위에 배치되는 제 1 금속층으로부터 금속 실리사이드층의 형성을 시작하기 위해 충분한 온도에서 유지된다. 예를 들어, 약 300℃ 내지 약 900℃, 이를 테면 약 300℃ 내지 약 400℃ 사이의 범위 내의 기판 온도는 텅스텐 증착과 동시에 확산 배리어 특성을 갖는 실리사이드층을 형성하도록 유지될 수 있다.
예시적인 텅스텐 증착 프로세스는 약 75sccm 유량의 실란을 주입하는 단계, 약 1,000sccm 유량의 수소(H2)를 주입하는 단계, 약 1,500sccm 유량의 아르곤 또는 질소를 주입하는 단계, 약 90 Torr에서 챔버 압력을 유지하는 단계, 및 약 425℃에서 기판 온도를 유지하는 단계에 의해 형성된 실리콘 소크층을 포함한다. 프로세스는 약 10초 내지 약 20초 범위내의 시간 기간 동안 수행될 수 있다. 핵형성층은 약 20sccm 유량의 텅스텐 헥사플루오라이드, 약 10sccm 유량의 실란 가스, 약 3,000sccm 유량의 수소 가스, 및 약 3,000sccm 유량의 아르곤을 주입하는 단계, 약 30Torr에서 챔버 압력을 유지하는 단계 및 약 425℃에서 기판 온도를 유지하는 단계에 의해 증착된다. 이러한 프로세스는 약 15초 동안 수행될 수 있다. 텅스텐층은 약 250sccm 유량의 텅스텐 헥사플루오라이드, 약 1,000sccm 유량의 수소 가스, 및 약 3,000sccm 유량의 아르곤을 주입하는 단계, 및 약 300 Torr의 챔버 압력을 유지하는 단계, 약 425℃에서 기판 온도를 유지하는 단계에 의해 증착된다. 이러한 프로세스는 약 40초 내지 약 45초 범위내의 시간 기간 동안 수행될 수 있다.
일반적 인 - 시튜 어닐링 프로세스
선택적으로, 제 2 금속층을 증착하기 이전에 금속 실리사이드층을 형성하기 위해 제 1 금속층은 약 300℃ 내지 약 900℃ 범위내의 어닐링 온도에서 하나 이상의 어닐링 단계들에 의해 인시튜로 어닐링될 수 있다. 하나 이상의 어닐링 단계들은 약 10초 내지 약 600초 범위내의 시간 기간 동안 수행된다. 반응되지 않은 제 1 금속 물질을 제거하기 위해 제 1 금속층과 금속 실리사이드층의 선택적 에칭이 2 이상의 어닐링 단계들 사이에서 수행될 수 있다. 배리어 물질층 또는 제 2 금속층과 같은 물질들의 증착은 2 이상의 어닐링 단계들 사이에서 수행될 수 있다.
어닐링 프로세스의 일례로, 기판(154)은 약 0sccm(후방 가스 없이) 내지 약 15sccm 사이의 유량의 비활성 가스를 챔버(36)에 주입하는 단계, 약 2 milliTorr 이하로 챔버 압력을 유지하는 단계, 및 금속 실리사이드층을 형성하기 위해 약 5초 내지 약 600초 범위내의 시간 기간 동안 약 300℃ 내지 약 900℃ 범위내의 온도로 기판(154)을 가열하는 단계에 의해 비활성 가스 분위기의 증착 챔버에서 어닐링될 수 있다.
2개의 챔버에서 저온 증착 및 2단계 인시튜 어닐링 프로세스
또 다른 실시예에서, 금속층은 챔버(36)의 실리콘 기판상에 물리적 기상 증 착되고, 제 1 시간 기간 동안 제 1 온도에서 어닐링되며, 제 2 챔버 이를 테면 프로세싱 플랫폼 시스템(35)의 챔버(41)로 이송되며, 진공 파손 없이 금속 실리사이드층을 형성하기 위해 제 2 시간 기간 동안 제 2 온도에서 어닐링된다.
금속의 물리적 기상 증착은 약 200℃ 이하, 바람직하게는 약 0℃ 내지 약100℃ 사이의 온도에서 앞서 개시된 것처럼 수행될 수 있다. 앞서 개시된 2단계 인시튜 어닐링 프로세스의 제 1 단계는 약 0sccm 내지 약 15sccm 이하의 유량의 비활성 가스를 챔버에 먼저 주입하고, 약 2 milliTorr 이하의 챔버 압력을 유지하고, 약 5 초 내지 약 300초 범위내의 시간 기간 동안 약 400℃ 내지 약 600℃ 범위내의 온도로 기판(154)을 가열함으로써 비활성 환경하에 증착 챔버에서 수행될 수 있다. 바람직하게, 기판(154)은 약 60초 내지 약 120초 범위내의 시간 기간 동안 약 500℃의 증착 챔버에서 어닐링된다. 증착 프로세스와 동일한 챔버에서 기판의 제 1 어닐링 수행은 본 발명에 개시된 다른 어닐링 프로세스보다 바람직하다.
기판(154)은 증착 챔버에서 제거되어 도 1에서 앞서 개시된 이송 챔버(48)와 같이 동일한 이송 챔버상에 배치되는 진공 어닐링 챔버로 이송될 수 있다. 고진공 어닐링 챔버는 앞서 개시된 블랭킷 타겟 및 기판 지지 페데스털(152) 또는 캘리포니아 산타 클라라의 어플라이드 머티리얼스사로부터 상업적으로 입수가능한 HTHU(High Temperature High Uniformity) 기판 지지체와 같은 상업적 고진공 어닐링 페데스탈을 갖는 PVD 챔버를 포함할 수 있다.
제 2 어닐링 단계는 약 2 milliTorr 이하로 챔버 압력을 유지하고 금속 실리사이드층을 형성하기 위해 약 5초 내지 약 300초 사이의 시간 기간 동안 약 600℃ 내지 약 900℃ 범위내의 온도로 기판(154)을 가열함으로써 수행될 수 있다. 바람직하게, 기판은 약 60초 내지 약 120초 범위내의 시간 기간 동안 800℃에의 어닐링 챔버에서 어닐링된다.
2개 챔버에서 저온 증착 및 2단계 어닐링 프로세스
2개 챔버 증착 및 어닐링 프로세스에 대한 선택적 실시예에서, 금속층은 본 발명에 개시된 프로세스에 따라 증착 챔버에서 약 200℃ 이하, 바람직하게 약 0℃ 내지 약 100℃ 사이에서 증착된다. 기판(154)은 앞서 개시된 어닐링 프로세스에 따라 증착 챔버에서 어닐링될 수 있다. 순차적으로, 기판(154)은 제 2 어닐링 프로세스 동안 도 1의 이송 챔버(50)상에 배치되는 RTA 챔버로 이송될 수 있다.
RTA 챔버에서의 어닐링은 100ppm 미만으로 산소 농도를 제어하기 위해 20 liters/min 이상의 프로세스 유량으로 약 4% 미만의 수소(H2)와 함께 질소(N2), 아르곤, 헬륨 및 이들의 조합물을 포함하는 프로세스 가스를 주입하고, 대략 대기 압력으로 챔버 압력을 유지하고, 금속 실리사이드층을 형성하기 위해 약 5초 내지 약 300초 범위내의 시간 기간 동안 약 600℃ 내지 약 900℃ 범위내의 온도로 기판(154)을 가열함으로써 수행될 수 있다. 바람직하게, 기판(154)은 약 30초 동안800℃의 RTA 채버에서 어닐링된다.
3개 챔버에서 저온 증착 및 2단계 어닐링 프로세스
또 다른 실시예에서, 금속층은 챔버(36)의 실리콘 기판상에 증착되며, 프로세싱 플랫폼 시스템(35)상의 동일한 이송 챔버(48)에 배치되는 진공 어닐링 챔버와 같은 제 1 어닐링 챔버로 이송되고, 제 1 시간 기간 동안 제 1 온도로 어닐링되고, 제 2 어닐링 챔버, 예를 들어, 챔버(41)로 이송되고, 진공 파손없이 금속 실리사이드층을 형성하기 위해 제 2 시간 기간 동안 제 2 챔버에서 어닐링된다.
금속 증착은 약 200℃이하, 바람직하게는 약 0℃ 내지 약 100℃ 사이의 기판 온도에서 앞서 개시된 프로세스에 따라 증착 챔버에서 수행된다. 어닐링 프로세스의 본 실시예에 대한 제 1 단계는 0sccm 내지 약 15sccm 유량의 비활성 가스를 어닐링 챔버로 주입하는 단계, 약 2 milliTorr 이하로 챔버 압력을 유지하는 단계, 약 5초 내지 약 300초 범위내의 시간 기간 동안 기판(154)을 약 400℃ 내지 약 600℃ 범위내의 온도로 가열하는 단계에 의해 프로세싱 시스템에 배치되는 제 1 고진공 어닐링 챔버에서 인시튜로 수행될 수 있다. 바람직하게, 기판(154)은 약 60초 내지 약 120초 범위내의 시간 기간 동안 약 500℃의 증착 챔버에서 어닐링된다. 제 1 어닐링 단계는 CoSi와 같은 산소 저항막을 형성하는 것으로 여겨진다.
기판(154)은 프로세싱 플랫폼 시스템(35)에서 제 2 고진공 어닐링 챔버로의 이송에 의해 인시튜로 어닐링될 수 있다. 제 2 어닐링 단계는 챔버 압력을 약 2 milliTorr 이하로 유지하고 금속 실리사이드층을 형성하기 위해 약 5초 내지 약 300초 사이의 시간 기간 동안 약 600℃ 내지 약 900℃ 범위내의 온도로 기판을 가열함으로써 수행될 수 있다. 바람직하게, 기판(154)은 약 60초 내지 약 120초 범 위내의 시간 기간 동안 800℃의 어닐링 챔버에서 어닐링된다.
선택적으로, 기판(154)은 대기압 RTA 챔버와 같은 프로세싱 플랫폼 시스템(35) 또는 이송 챔버(48, 50) 외부에 위치된 제 2 어닐링 챔버로 이송될 수 있다. 대기압 RTA 챔버에서의 어닐링은 100ppm 이하로 수소 농도를 제어하기 위해 20 liters/min 이상의 유량의 프로세스 가스에서 약 4% 미만의 수소(H2)와 함께 질소(N2), 아르곤, 헬륨, 및 이들의 조합물을 포함하는 프로세스 가스를 주입하는 단계, 대기압으로 챔버 압력을 유지하는 단계 및 금속 실리사이드층을 형성하기 위해 약 5초 내지 약 300초 범위내의 시간 기간 동안 약 400℃ 내지 약 900℃ 범위내의 온도로 기판(154)을 가열하는 단계에 의해 수행될 수 있다. 바람직하게, 기판(154)은 약 30초 동안 800℃의 RTA 챔버에서 어닐링된다.
고온 증착 및 어닐링 프로세스
금속은 높은 증착 온도에서 증착될 수 있다. 예시적인 증착 프로세스는 약 5sccm 내지 약 30sccm 사이의 유량의 아르곤과 같은 비활성 가스를 챔버(36)에 주입하는 단계, 약 0.2 milliTorr 내지 약 1.0 milliTorr 사이로 챔버 압력을 유지하는 단계, 플라즈마 상태로 가스를 여기시키기 위해 타겟(142)에 약 0 volts 내지 약 1,000 volts 사이의 네거티브 바이어스를 인가하는 단계, 후방 가스를 인가함으로써, 기판(154)을 어닐링 온도, 즉 약 400℃ 내지 약 600℃ 사이의 온도로 유지하 는 단계, 200mm 기판에 대해 기판 표면으로부터 약 100mm 내지 약 300mm 사이로 타겟(142)을 이격시키는 단계를 포함한다. 온도는 후방 가스 없이 기판을 가열함으로써 약200℃로 유지될 수 있다. 이러한 프로세스를 이용하여 약 100 Å/min 내지 약 2,000 Å/min 사이의 속도로 코발트가 실리콘 물질상에 증착될 수 있다.
어닐링 프로세스는 플라즈마를 중단시키고 증착 프로세스에 대해 이용되는 동일한 가열 레벨에서 약 400℃ 내지 약 600℃ 범위내의 온도로 기판(154)을 가열함으로써 증착 챔버에서 수행될 수 있다. 어닐링 프로세스는 약 5초 내지 약 300초 범위내의 시간 기간 동안 약 400℃ 내지 약 600℃ 범위내의 온도에서 수행된다. 바람직하게, 기판(154)은 약 60초 내지 약 120초 범위내의 시간 기간 동안 약 500℃의 증착 챔버에서 어닐링된다.
제 2 어닐링 단계는 개별 이송 챔버 또는 프로세싱 시스템상에 위치되는 어닐링 챔버 내에서 또는 진공 파손 없이 어닐링 챔버에서 형성될 수 있다. 제 2 어닐링 단계는 금속 실시사이드층을 형성하기 위해 약 5초 내지 약 300초 사이의 시간 기간 동안 기판(154)을 약 600℃ 내지 약 900℃ 범위내의 온도로 가열하는 단계를 포함한다. 바람직하게, 기판(154)은 약 60초 내지 약 120초 범위내의 시간 기간 동안 800℃에서 어닐링된다
중간층 증착 및 어닐링 프로세스
일 면에서, 본 발명에 개시된 2단계 어닐링 프로세스는 증착 프로세스와 같 은 하나 이상의 프로세싱 단계들에 의해 구별될 수 있다. 예를 들어, 코발트 또는 니켈층과 같은 제 1 금속층이 제 1 챔버에 증착되고, 제 1 이송 챔버에서 인시튜 어닐링되거나 또는 순차적인 증착을 위해 제 2 증착 챔버로 이송되어 어닐링될 수 있다. 다음 텅스텐과 같은 제 2 금속층은 어닐링된 기판(154)상에 증착되고, 기판(154)은 어닐링 프로세스의 완성을 위해 제 2 챔버에서 제 2 어닐링에 노출되거나 또는 제 3 챔버로 이송된다.
또 다른 예에서, 코발트 또는 니켈층과 같은 제 1 금속층이 제 1 챔버에 증착되고, 프로세싱 플랫폼 시스템(35)에서 인시튜 어닐링되고, 그 위에 티타늄 질화물과 같은 배리어 물질의 증착을 위해 제 2 증착 챔버로 이송되며, 제 2 금속의 증착을 위해 제 3 증착 챔버로 이송된 다음, 어닐링 프로세스를 위해 제 3 챔버에서 추가로 어닐링되거나 또는 제 4 챔버로 이송될 수 있다. 기판은 진공 파손 없이 4개의 챔버들중 임의의 챔버들 사이에서 전송될 수 있다. 선택적으로, 제 1 금속층의 인시튜 어닐링은 텅스텐과 같은 제 2 금속층의 증착 이전에 그리고 배리어 물질의 증착 이후에 수행될 수 있다.
금속 및 금속 실리사이드 증착 예들
피쳐 한정부들에서 텅스텐 플러그에 대한 배리어층으로서 금속 실리사이드층의 예시적인 증착 프로세스는 도 8A-8C에 도시된 것과 같다. 그 내부에 형성된 피쳐 한정부들(320) 상에 형성되는 실리콘-함유 물질(310)을 갖는 기판(300)이 프 로세싱 플랫폼 시스템(35)에 제공된다. 실리콘-함유 물질(310)은 실리콘, 실리콘 산화물, 도핑된 실리콘 또는 실리콘 산화물층과 같은 유전체 물질 또는 원자층 에피택셜(ALE) 프로세스 또는 CVD 프로세스에 의해 증착될 수 있는 기판 프로세싱에 이용되는 다른 실리콘-함유 유전체 물질일 수 있다. 또한 본 발명의 실시예들은 층(310)이 종래에 공지된 또는 공지되지 않은 방법들에 의해 증착되는 폴리실리콘, 도핑된 폴리실리콘, 또는 이들의 조합물을 포함하는 반도체성 실리콘-함유 물질들을 포함할 수 있다는 것을 고려한다.
피쳐 한정부들(320)는 공지된 종래 방법에 의해 실리콘-함유 물질(310)에 형성된다. 예를 들어, 피쳐 한정부들(320)는 피쳐 개구들을 한정하기 위해 포토레지스트 물질을 증착 및 패터닝함으로써 형성될 수 있으며, 다음 실리콘 에칭 프로세스는 피쳐 한정부들(320)를 한정하는데 이용되며, 임의의 남아있는 포토레지스트 물질은 이를 테면 산소 스트립핑 방법에 의해 제거된다. 다음 피쳐 한정부들(320)은 본 발명에 개시된 것처럼 차후 물질들의 증착 이전에, 실리콘-함유 물질상에 형성된 산화물과 같은 임의의 오염물들을 제거하기 위해 플라즈마 세정 프로세스로 처리될 수 있다. 코발트 실리사이드 또는 금속성 코발트층이 도 8A에 도시된 것처럼 피쳐 한정부들(320)의 바닥 및 측벽들 위로, 본 발명에 개시된 ALD 프로세스, CVD 프로세스 또는 PVD 프로세스에 의해 배리어층(330)으로서 증착된다.
코발트 배리어층(330)은 실리콘 함유 물질(310) 및 코발트층의 인터페이스(325)에 코발트 실리사이드가 형성되도록 어닐링될 수 있다. 사용되는 어닐링 프로세스에 따라, 코발트 배리어층(330)의 실질적으로 전체 또는 단지 일부만이 코 발트 실리사이드로 전환될 수 있다. 코발트 물질이 실질적으로 코발트 실리사이드 물질로 전환되지 않을 때, 반응되지 않은 코발트의 표면(335)은 도 8B에 도시된 것처럼 순차적으로 증착되는 물질들에 노출되게 형성된다. 이러한 코발트 표면(335)은 텅스텐과 같은 차후 금속 증착을 위한 추가의 배리어층 물질로 작용하도록 유지되거나 또는 에칭 프로세스에 의해 기판(300) 표면으로부터 제거될 수 있다.
텅스텐층(350)은 도 8C에 도시된 것처럼 피쳐 한정부(320)를 채우도록 증착된다. 텅스텐 증착은 피쳐 한정부(320)를 채우기 위해 증착되는 동안 코발트 물질의 효율적 어닐링시 임의의 반응되지 않은 코발트 물질을 완전히 전환시키기에 충분히 높은 온도에서 이루어질 수 있다. 선택적으로, 제 2 어니링 단계는 코발트 배리어층(330)을 코발트 실리사이드층(340)으로 실질적으로 전환시키기 위해 수행된다.
이러한 코발트 실리사이드 배리어 및 피쳐 한정부(320)를 채우는 텅스텐은 다음과 같이 프로세싱 플랫폼 시스템(35)에서 처리될 수 있다. 도 2를 참조로, 기판(300)은 로드락(46)을 통해 프로세싱 플랫폼 시스템(35)의 제 1 이송 챔버(48)로 도입된다. 제 1 이송 챔버(48)는 약 400 milliTorr에서 동작하다. 이송 로봇(49)은 로드락(46)으로부터 기판(300)을 회수하여 관통(pass-through) 챔버(52)로 기판을 이송한다. 제 2 이송 챔버(50)에서 이송 로봇(51)은 관통 챔버(52)로부터 기판(300)을 회수하고 코발트 증착을 위해 PVD 챔버(38)에 기판(300)을 위치시킨다. 제 2 이송 챔버(50)는 약 1×10-8 Torr에서 동작한다. 선택적으로, 이송 로봇(51) 은 PVD 챔버(38)에서의 증착 이전에 예비세정 챔버들중 하나에 기판(300)을 위치시킨다. PVD 증착에 이어, 기판(300)은 제 1 이송 챔버(48)로 다시 이송되며 텅스텐 CVD 증착을 위해 WXZTM CVD 챔버(38)에 배치된다. 다음 기판은 필요에 따라 어닐링될 수 있다.
선택적으로, PVD 증착에 이어, 기판(300)은 인시튜 어닐링이 가능한 WXZTM 챔버인 챔버(41)에 배치되며, 여기서 코발트 물질은 실리사이드 물질을 형성하기 위해 또는 CVD 증착 이전에 배리어 특성을 개선시키기 위해 먼저 어닐링된다. 다음 텅스텐층은 어닐링 단계가 이어지는 WXZTM 챔버에서 증착될 수 있다. 그러나, 기판(300)은 WXZTM 챔버에서의 제 1 어닐링 이후 코발트를 제거하기 위한 에칭을 위해 DPS
Figure 112008077936431-PCT00003
챔버와 같은 플라즈마 에칭 챔버로 이송된 다음 텅스텐 증착 이전에 WXZTM 챔버 또는 다른 어닐링 챔버에서 제 2 시간 어닐링될 수 있다. 증착 및 필요한 경우 어닐링에 이어, 기판(300)은 이송 로봇(49)을 통해 로드락 챔버(46)로 이송된다. 기판(300)은 추가의 처리를 위해 화학적-기계적 연마 장치와 같은 개별 장치로 이송될 수 있다.
또 다른 금속 실리사이드 애플리케이션은 도 9에 도시된 MOS 디바이스의 형성을 포함한다. 금속 실리사이드는 MOS 디바이스에서의 사용을 위해, 코발트, 티아늄, 탄탈, 텅스텐, 몰리브덴, 플래티늄, 니켈, 철, 니오븀, 팔라듐 또는 이들의 조합물을 포함한다.
도시된 MOS 구조물에서, N+ 소스 및 드레인 영역들(402, 404)은 필드 산화물 부분들(406)에 인접한 P형 실리콘 기판(400)에 형성된다. 게이트 산화물층(408) 및 폴리실리콘 게이트 전극(410)은 폴리실리콘 게이트 전극(410)의 측벽들 상에 형성된 산화물 스페이서들(412)과 함께 소스 및 드레인 영역들(402, 404) 사이에서 실리콘 기판(400) 위에 형성된다.
코발트층은 MOS 구조물 위에, 특히 소스 및 드레인 영역들(402, 404)의 노출된 표면들 및 본 발명에 개시된 프로세스에 의해 폴리실리콘 게이트 전극(410)의 노출된 상부 표면 위에 증착된다. 코발트 물질은 하부에 놓인 실리콘 및 드레인 영역들(402, 404)과의 차후 반응을 위해 충분한 양의 코발트를 제공하기 위해 약1,000Å 이하의 두께로 증착된다. 코발트는 실리콘 물질상에 약 50Å 내지 약 500 Å 범위내의 두께로 증착될 수 있다. 다음, 일 면에서, 코발트 실리사이드가 형성되도록, 코발트층은 본 발명에 개시된 것처럼 인시튜 어닐링된다.
도시되지는 않았지만, 티타늄 질화물과 같은 물질의 배리어 또는 라이너층이 코발트의 배리어 특성을 보다 강화시키기 위해 코발트 물질 상에 증착될 수 있다. 티타늄 질화물층의 증착은 앞서 개시된 것처럼 반응되지 않은 코발트를 제거하는 단계로 대체될 수 있다. 그러나, 반응되지 않은 코발트 및 티타늄은 본 발명에 개시된 어닐링 프로세스에 따라 기판 표면을 어닐링한 이후 에칭 프로세스에 의해 제거될 수 있다.
기판(400)은 본 발명에 개시된 2단계 어닐링 프로세스중 하나에 따라 다시 어닐링될 수 있다. 유전체 물질(422)이 형성된 구조물 위로 증착되고 디바이스에 콘택 한정부들(420)을 제공하도록 에칭될 수 있다. 다음 콘택 한정부들(420)은 본 발명에 개시되는 것처럼, ALD 프로세스,CVD 프로세스, 또는 이들의 조합 프로세스를 통해 텅스텐, 알루미늄 구리, 또는 이들의 합금과 같은 콘택 물질로 채워질 수 있다.
일면에서, 어닐링 프로세스들로부터 임의의 반응되지 않은 코발트는 통상적으로 습식 에칭 프로세스 또는 플라즈마 에칭 프로세스에 의해 기판 표면으로부터 제거될 수 있으며, 및 코발트 실리사이드는 실리콘 기판(400)에서 폴리실리콘 게이트 전극(410) 위 및 소스 및 드레인 영역들(402, 404) 위에 각각 일정한 두께로 형성되는 코발트 실리사이드(CoSi2) 부분들(414, 416, 418)로서 유지된다. 반응되지 않은 코발트는 동일한 진공 프로세싱 시스템에 위치되는 DPS
Figure 112008077936431-PCT00004
챔버에서 플라즈마 프로세스에 의해 제거되거나, 또는 프로세싱을 위해 또 다른 프로세싱 시스템으로 이송될 수 있다. 습식 에칭 프로세스는 통상적으로 제 2 프로세싱 시스템에서 수행된다.
ALD 또는 CVD 프로세스에 의한 코발트 실리사이드 및 금속성 코발트 물질들
또 다른 실시예에서, 기판은 코발트-함유 콘택 물질들을 형성하기 위해 일련의 프로세스 시퀀스에 노출될 수 있다. 일반적으로, 기판은 기판 상에 코발트 실리사이드 물질, 금속성 코발트 물질 또는 이들의 조합물을 형성 및/또는 증착하기 위한 적어도 하나의 증착 프로세스를 수행하기 이전에 적어도 하나의 예비세정 프로세스에 노출된다. 코발트-함유 물질들을 형성하는 적어도 하나의 증착 프로세스로는 ALD 프로세스, CVD 프로세스, 또는 이들의 조합 프로세스가 바람직하나, PVD 프로세스 또는 무전해 증착 프로세스를 포함할 수 있다. ALD 및 CVD 프로세스들로는 플라즈마 강화(PE) 프로세스들, 이를 테면 PE-ALD 또는 PE-CVD 프로세스들, 및 펄스형 프로세스들, 이를테면 펄스형 CVD 프로세스 또는 펄스형 PE-CVD 프로세스가 포함된다. 금속성 콘택 물질은 단일 단계 또는 다단계(예를 들어, 시드층, 벌크층 또는 충진층)로 기판상에 증착 또는 형성된다. 순차적으로, 기판은 기판 표면상의 임의의 과도한 금속성 콘택 물질을 제거하기 위한 평탄화 프로세스에 노출된다. 기판은 임의의 증착 프로세스들 이전에, 동안에, 또는 차후에 적어도 하나의 어닐링 프로세스에 노출될 수 있다.
도 10-16 및 도 19는 본 발명의 실시예에 개시된 것처럼 도 17A-17I에 도시된, 기판(1700)을 제조하는데 이용될 수 있는 다수의 프로세스들의 흐름도들을 나타낸다. 도 17A-17I은 본 발명에 개시된 다수의 실시예들이 통합되는 상호접속 제조 시퀀스의 상이한 스테이지들에서 기판(1700) 상에 배치되는 전자 디바이스들의 단면도들이다. 도 10-16은 기판(1700)을 형성하는데 이용될 수 있는 프로세스들(1000, 1100, 1200, 1300, 1400, 1500, 1600, 1900)의 흐름도들이다. 또 다른 실시예에서, 도 20-22, 24, 및 26에 도시된 것처럼, 프로세스들(2000, 2100, 2200, 2400, 2600) 또는 이들의 단계들은 기판(1700)을 형성하기 위해 또는 본 발명에서 도시되지 않은 다른 기판들 상에서 전체 또는 일부가 이용될 수 있다.
일 실시예에서, 프로세스(1000)는 기판(1700)을 예비세정 프로세스에 노출하는 단계(단계 1010), 기판(1700)상에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1020), 기판(1700)상에 금속성 코발트 물질(1730)을 증착하는 단계(단계 1030), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1040), 및 평탄화 프로세스에 기판(1700)을 노출하는 단계(단계 1050)를 포함한다.
또 다른 실시예에서, 프로세스(1100)는 판(1700)을 예비세정 프로세스에 노출하는 단계(단계 1110), 기판(1700)상에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1120), 기판(1700)상에 금속성 코발트 물질(1730)을 증착하는 단계 (단계 1130), 어닐링 프로세스에 기판(1700)을 노출하는 단계(단계 1140), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1150), 및 평탄화 프로세스에 기판(1700)을 노출하는 단계(단계 1160)를 포함한다.
또 다른 프로세스에서, 프로세스(1200)는 기판(1700)을예비세정 프로세스에 노출하는 단계(단계 1210), 기판(1700)상에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1220), 기판(1700)을 어닐링 프로세스에 노출하는 단계(단계 1230), 기판(1700)상에 금속성 코발트 물질(1730)을 증착하는 단계(단계 1240), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1250), 및 기판(1700)을 평탄화 프로세스에 노출하는 단계(단계 1260)를 포함한다.
또 다른 실시예에서, 프로세스(1300)는 기판(1700)을 예비세정 프로세스에 노출하는(단계 1310), 기판(1700)상에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1320), 기판(1700) 상에 금속성 코발트 물질(1730)을 증착하는 단계(단 계 1330), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1340), 평탄화 프로세스에 기판(1700)을 노출하는 단계(단계 1350), 및 어닐링 프로세스에 기판(1700)을 노출하는 단계(단계 1360)를 포함한다.
또 다른 실시예에서, 프로세스(1400)는 기판(1700)을 예비세정 프로세스에 노출하는 단계(단계 1410), 기판(1700)상에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1420), 기판(1700)상에 금속성 코발트 물질(1730)을 증착하는 단계(단계 1430), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1440), 기판(1700)을 어닐링 프로세스에 노출하는 단계 (단계 1450), 및 기판(1700)을 평탄화 프로세스에 노출하는 단계(단계 1460)를 포함한다.
또 다른 실시예에서, 프로세스(1500)는 기판(1700)을 예비세정 프로세스에 노출하는 단계(단계 1510), 기판(1700)상에 금속성 코발트 물질(1715)을 증착하는 단계(단계 1520), 코발트 실리사이드 물질(1720)을 형성하기 위해 기판(1700)을 어닐링 프로세스에 노출하는 단계(단계 1530), 기판(1700)상에 금속성 코발트 물질 (1730)을 증착하는 단계(단계 1540), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1550), 및 기판(1700)을 평탄화 프로세스에 노출하는 단계(단계 1560)를 포함한다.
또 다른 실시예에서, 프로세스(1600)는 기판(1700)을 예비세정 프로세스에 노출하는 단계(단계 1610), 기판(1700)상에 금속성 코발트 물질(1715)을 증착하는 단계(단계 1620), 코발트 실리사이드 물질(1720)을 형성하기 위해 기판(1700)을 어닐링 프로세스에 노출하는 단계(단계 1630), 기판(1700)상에 금속성 콘택 물질 (1740)을 증착하는 단계(단계 1640), 및 기판(1700)을 평탄화 프로세스에 노출하는 단계(단계 1650)를 포함한다.
또 다른 실시예에서, 프로세스(1900)는 기판(1700)을 예비세정 프로세스에 노출하는(단계 1910), 기판(1700) 상에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1920), 기판(1700)상에 금속성 콘택 물질(1740)을 증착하는 단계(단계 1930), 및 기판(1700)을 평탄화 프로세스에 노출하는 단계(단계 1940)를 포함한다.
도 17A는 실리콘-함유층(1702) 내부에 형성된 콘택 개구(1710)를 갖는 기판(1700)의 단면도이다. 콘택 개구(1710)는 벽 표면들(1712) 및 바닥 표면(1714)을 갖는다. 실리콘-함유층(1702)은 실리콘, 폴리실리콘, 에피택셜 실리콘, 실리콘 이산화물 및 다른 실리콘 산화물들, SOI, 실리콘 산질화물, 도핑된 이들의 변형물들, 불소-도핑 실리케이트 글래스(FSG) 또는 탄소-도핑 실리콘 산화물들, 이를 테면 SiOxCy, 예를 들어, 캘리포니아의 산타클라라에 위치된 어플라이드 머티리얼스사로부터 입수가능한 BLACK DIAMOND
Figure 112008077936431-PCT00005
낮은-k 유전체를 포함하는 유전체 물질을 함유할 수 있다. 콘택 개구(1710)는 비트라인층과 같은, 바닥 표면(1714)을 노출하기 위해 종래의 리소그래피 및 에칭 기술들을 사용하여 실리콘-함유층(1702)에 형성될 수 있다. 선택적으로, 실리콘-함유층(1702)은 내부에 콘택 개구(1710)가 형성되는 기판(1700)상에 증착된다. 실리콘-함유층(1702) 및 바닥 표면(1714)은 순수한 실리콘 또는 다른 도펀트들 중에서도 게르마늄, 탄소, 붕소, 인, 비소, 금속 또는 이들의 조합물을 포함하는 실리콘-함유 물질을 포함할 수 있다. 예를 들어, 바닥 표면(1714)은 실리콘, 실리콘 카바이드, 실리콘 게르마늄, 실리콘 게르마늄 카바이 드, 금속 실리사이드, 도핑된 이들의 변형물, 또는 이들의 조합물을 함유할 수 있다. 일례로, 바닥 표면(1714)은 MOS형 소스 또는 드레인 인터페이스이며 일반적으로 기판(1700)의 도핑된(예를 들어, n+ 또는 p+) 실리콘 영역이다.
자연 표면(1704)은 기판(1700)상에 배치되는 산화물층, 오염물 또는 이들의 조합물을 함유할 수 있다. 일례로, 자연 표면(1704)은 콘택 개구(1710)를 형성하기 위해 이용되는 에칭 및 애싱 프로세스들이 순차적으로 공기에 노출되는 동안 바닥 표면(1714)의 산화에 따라 형성되는 자연 산화물층을 함유한다. 자연 표면(1704)은 바닥 표면(1714)에 대해 연속층 또는 불연속층일 수 있으며, 산소, 수소, 수산화물, 할라이드, 금속 또는 이들의 조합물을 포함한다. 또한, 자연 표면(1704)은 유기 및 무기 잔류물 및 미립들과 같은 다양한 오염물들을 함유할 수도 있다. 일반적으로 바닥 표면(1714)상에 형성된 자연 표면(1704)은 열적 산화물들과 같이 실리콘-함유층(1702)(예를 들어, SiO2)를 형성하는데 통상적으로 이용되는 보다 안정한 산화물 물질들과 비교할 때 준안정의 저품질 산화물(예를 들어, SiOx, x는 0 내지 2 사이)을 함유한다. 준안정의 저품질 산화물(예를 들어, "자연 산화물")은 실리콘-함유층(1702)의 물질 보다 낮은 활성화 에너지로 인해, 실리콘-함유층(1702) 보다 바닥 표면(1714)에서 쉽게 제거될 수 있다.
예비- 및 후 처리 및 소크 프로세스들
도 17B는 자연 표면(1704)의 제거에 이어 바닥 표면(1714)의 노출된 표면(1706)을 함유하는 기판(1700)을 나타낸다. 노출된 표면(1706)은 본 발명의 실시예들에 개시된 것처럼, 프로세스들(1000-1600)의 단계들(1010, 1110, 1210, 1310, 1410, 1510, 1610) 동안 적어도 하나의 예비처리 프로세스에 의해 형성될 수 있다. 또 다른 실시예에서, 다른 기판들 상의 노출된 표면들(예를 들어,실리콘-함유)은 본 발명에 개시된 것처럼, 프로세스들(2200, 2400, 2600)의 단계들(2210, 2410, 2430, 2450, 2610, 2630) 동안 적어도 하나의 예비-처리 프로세스 또는 예비-소크 프로세스에 의해 형성될 수 있다. 예비세정 프로세스는 자연 표면(1704) 제거 및 노출된 표면(1706)의 실리콘-함유 표면 노출에 이용될 수 있다.
일 실시예에서, 예비세정(preclean) 프로세스는 완충 산화물 에칭(buffered oxide etch, BOE) 프로세스, SC1 프로세스, SC2 프로세스, 또는 HF-최종(last) 프로세스와 같은 습식 세정 프로세스일 수 있다. 대안으로, 예비세정 프로세스는 플라즈마 에칭 프로세스와 같은 건식 세정 프로세스일 수 있다. 예를 들어, 예비세정 프로세스 동안 사용될 수 있는 플라즈마 에칭 프로세스는 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 입수가능한 SICONITM 예비세정 프로세스이다. 노출된 표면(1706)을 형성하기 위한 활성화 프로세스 및 예비세정 프로세스와 같은 예비처리(pretreatment) 프로세스들이 아래에 추가로 기재된다. 다른 실시예에서, 기판(1700)은 원래 표면(1704)을 노출된 표면(1706)의 실리콘-함유면으로 화학적으로 환원시키는 환원 수소 플라즈마(reducing hydrogen plasma)에 노출된다.
노출된 표면, 가령 노출된 표면(1706)은, 하부 물질층의 또는 실제 기판의 실리콘-함유 표면일 수 있고, 실리콘, 실리콘 산화물, 실리콘 게르마늄, 실리콘 카본, 실리콘 게르마늄 카본, 이들의 유도체, 도핑된 유도체, 또는 이들의 조합의 물질들을 포함한다. 노출된 표면들은 결정, 다결정, 또는 비정질일 수 있다. 일 예에서, 노출된 표면은 실제 하부 실리콘 기판의 결정 표면일 수 있다. 다른 예에서, 노출된 표면은 에피텍셜 증착된 실리콘-함유 물질일 수 있다. 또 다른 예에서, 노출된 표면은 다결정 실리콘-함유 표면일 수 있다. 또 다른 에에서, 노출된 표면은 실리콘 산화물 또는 실리콘 산질화물 물질일 수 있다.
본원 전체에 걸쳐서, 용어 "실리콘-함유" 물질들, 막들, 또는 층들은 적어도 실리콘을 함유하는 조성물을 포함하는 것으로 해석되어야 하며 게르마늄, 탄소, 산소, 붕소, 비소, 및/또는 인을 함유할 수 있다. 다른 요소들, 가령 금속들, 할로겐들 또는 수소는 실리콘-함유 물질, 막, 또는 층내에 일반적으로 불순물들로 포함될 수 있다.
습식 세정 프로세스들
일 실시예에서, 기판(1700)은 단계 1010, 1110, 1210, 1310, 1410, 1510, 1610, 및 1910 동안 원래 표면(1704)을 제거하고 노출된 표면(1714)을 형성하도록 습식 세정 프로세스에 노출될 수 있다. 다른 실시예에서, 다른 기판들(비도시)이 프로세스 2200, 2400, 및 2600에서의 단계 2210, 2410, 및 2610 동안 원래 표면들을 제거하고 노출된 표면을 형성하도록 습식 세정 프로세스에 노출될 수 있다. 기판(1700)은 산성 세정 프로세스(가령, SC2 세정과 같은, 상승된 온도에서 유지되는 염화수소산 및 과산화수소를 함유하는 용액), 기본 세정 프로세스(가령, SC1 세정과 같은, 상승된 온도에서 유지되는 암모늄 산화수소 및 과산화수소를 함유하는 용액), 또는 산성 및 기본 세정 프로세스 모두를 포함하는 일련의 습식 세정들과 같은 습식 세정 프로세스들에 의해 처리될 수 있다. 바람직한 실시예에서, 기판(1700)은 유기 잔여물들 및 다른 오염물을 제거하기 위하여 SC1 용액(가령, TMAH 및 H2O2)에 노출되고, 이후에, 원래 산화물들을 제거하기 위하여 BOE 용액(가령, TEA-HF 용액의 0.5M)에 노출된다.
습식 세정 프로세스는 습식 세정 용액을 기판(1700)의 표면을 가로질러 배출(dispensing)하는 것 또는 기판의 표면상에 분사되는 것을 포함할 수 있다. 습식 세정 프로세스는 이후의 무전해(electroless) 증착 프로세스와 동일한 프로세싱 셀 안에서 수행되는 인시튜(in situ) 프로세스일 수 있다. 대안으로, 기판(1700)은 이후의 무전해 증착 프로세스와는 별도의 프로세싱 셀 내에서 습식세정될 수 있다. 습식 세정 예비처리 프로세스는 약 10분 미만, 가령 약 5초 내지 약 5분 내, 바람직하게는 약 5초 내지 약 3분, 보다 바람직하게는 약 10초 내지 약 2분, 더욱 바람직하게는 약 15초 내지 약 1분 동안 발생할 수 있다. 예비처리 프로세스 동안, 기판은 약 15 내지 약 50, 바람직하게는 대략 실온(가령 20)의 온도로 유지된다. 습식 세정 프로세스는 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 입수가능한 TEMPESTTM 습식세정 시스템에서 수행될 수 있다. 원래 표면(1704)을 제거하기 위해 사용될 수 있는 다양한 습식 세정 프로세스들의 다른 예들은 함 께 양수된 U.S. 시리얼 No. 11/385,484 (APPM/9916.05) (2006.03.20 출원 및 US 2006-0251801로 공개됨), U.S. 시리얼 No. 11/385,344 (APPM/9916.03) (2006.03.20 출원 및 US 2006-0251800으로 공개됨) 및 U.S. 시리얼 No. 11/385,290 (APPM/9916) (2006.03.20 출원 및 US 2006-0252252로 공개됨)에 더 기재되어 있고, 이들은 그 전체가 본원에 참조문헌으로 포함된다.
일 실시예에서, 원래 표면(1704)은 노출된 표면(1714)을 실질적으로 산화물 없는 실리콘 수소화물 표면으로써 형성하도록 HF-최종 용액에 의해 제거될 수 있다. 일 예에서, 습식 세정 프로세스는 물을 함유하는 HF-최종 용액, 킬레이트제(chelator)를 포함하는 HF 및 선택적 첨가물, 계면활성제들, 환원제들, 다른 산 또는 이들의 조합을 이용한다. 일 예에서, 습식 세정 용액의 수소 플루오르화물 농도는 약 10 ppm 내지 약 5 wt%, 바람직하게는, 약 50 ppm 내지 약 2 wt%, 더욱 바람직하게는 약 100 내지 약 1 wt%, 예를 들어 약 0.5 wt%일 수 있다. 다른 실시예에서, 원래 표면(1704)은 노출된 표면(1714)을 실질적으로 산화물 없는 실리콘 함유 표면으로써 형성하도록 액체 환원 프로세스 동안 제거된다.
SC1 및 SC2 프로세스
일 실시예에서, 원래 표면(1704)을 포함하는 기판(1700)은 단계 1010, 1110, 1210, 1310, 1410, 1510, 및 1610 동안 노출된 표면(1714)을 형성하면서, 유기 및 무기 잔여물들 및 미립자들과 같은 오염물을 제거하기 위하여 SC1 세정 용액에 노출될 수 있다. 다른 실시예에서, 다른 기판들(비도시)이 단계 2210, 2410, 및 2610 동안 노출된 표면을 형성하면서 유기 및 무기 잔여물들 및 미립자들과 같은 오염물을 제거하기 위하여 SC1 세정 용액에 노출될 수 있다. 일 예에서, SC1 세정 용액은 암모늄 수산화물, 테트라메틸암모늄, 수산화물, 에탄올아민, 디에탄올아민, 트리에탄올아민, 이들의 유도체들, 이들의 염, 또는 이들의 조합과 같이, 과산화수소 및 적어도 하나의 기초 화합물을 함유한다. 기판은 약 50 내지 약 100, 바람직하게는 약 70 내지 약 90의 온도로 가열될 수 있다.
다른 실시예에서, 원래 표면(1704)을 포함하는 기판(1700)은 단계 1010, 1110, 1210, 1310, 1410, 1510, 및 1610 동안 SC2 세정 용액에 노출될 수 있다. 다른 실시예에서, 다른 기판들(비도시)이 단계 2210, 2410, 및 2610 동안 SC2 세정 용액에 노출될 수 있다. 일 예에서, SC2 세정 용액은 과산화수소 및 염화수소를 함유한다. 기판은 약 50 내지 약 100, 바람직하게는 약 70 내지 약 90의 온도로 가열될 수 있다.
BOE 프로세스 및 용액
예비세정 프로세스의 다른 실시예에서, 완충 산화물 에칭(buffered oxide etch, BOE) 용액 및 프로세스가 단계 1010, 1110, 1210, 1310, 1410, 1510, 1610, 및 1910 동안 기판(1700)으로부터 원래 산화물들 및 다른 오염물들을 선택적으로 제거하기 위해 사용될 수 있다. 또한, 다른 기판들이 단계 2210, 2410, 및 2610 동안 기판으로부터 원래 산화물들 및 다른 오염물들을 선택적으로 제거하기 위해 사용될 수 있다. BOE 용액은 일반적으로 알킬아민 화합물 또는 알칸올아민 화합물 및 에칭액(가령, 불화수소)을 함유한다. 알칸올아민 화합물들은 에탄올아민(EA), 디에탄올아민(DEA), 트리에탄올아민(TEA), 또는 이들의 유도체를 포함할 수 있다. 일 예에서, 약 20에서 약 25초 동안 0.5M의 TEA-HF 용액을 함유하는 BOE 용액에 기판(1700)을 노출시킴으로써 원래 표면(1704)은 노출된 표면(1714)을 형성하도록 제거될 수 있다. 다른 예에서, 기판(1700)은 약 20에서 약 20초 동안 0.5M의 EA-HF 용액을 함유하는 BOE 용액에 노출될 수 있다. 다른 예에서, 기판(1700)은 약 20에서 약 30초 동안 0.5M의 DEA-HF 용액을 함유하는 BOE 용액에 노출될 수 있다. 원래 표면(1704)을 제거하기 위하여 사용될 수 있는 BOE 습식 세정 프로세스들의 다른 예들은 그 전체 내용이 본원에 참고문헌으로 포함되는 2006.03.20 출원된, 함께 양수된 U.S. 시리얼 No. 11/385,041에 추가로 기재되어 있다.
플라즈마 에칭 프로세스
다른 실시예에서, 기판(1700)은 단계 1010, 1110, 1210, 1310, 1410, 1510, 1610, 및 1910 동안 원래 표면(1704)을 제거하고 노출된 표면(1714)을 형성하기 위하여 플라즈마 에칭 프로세스 또는 플라즈마 세정 프로세스에 노출될 수 있다. 다른 실시예에서, 다른 기판들이 단계 2210, 2410, 및 2610 동안 임의의 원래 표면들을 제거하고 노출된 표면을 형성하기 위하여 플라즈마 에칭 프로세스 또는 플라즈마 세정 프로세스에 노출될 수 있다. 또한, 플라즈마 에칭 프로세스는 본원에 기재된 여러 프로세스들, 가령 무전해 증착 프로세스 이전에 노출된 접촉 표면들에 형성된 원래 산화물들 및 다른 오염물들을 제거하기 위해 사용될 수 있다. 플라즈마 에칭 프로세스에 노출된 표면들은 일반적으로 이후에 증착되는 금속 층들의 접착에 있어서 향상된다. 플라즈마 에칭 프로세스는 기판상에 화학적 에칭 세정 및 인시튜 어닐을 수행하도록 적응된 챔버내에서 수행된다.
플라즈마 에칭 프로세스 챔버내에서 수행되는 암모니아(NH3) 및 삼불화질소(NF3) 가스 혼합물을 이용하여 기판의 표면에 있는 원래 산화물을 제거하기 위한 예시적인 플라즈마 에칭 프로세스가 이제 기재될 것이다. 플라즈마 에칭 프로세스는 플라즈마 에칭 프로세스 챔버로 기판을 배치함으로써 시작된다. 프로세싱 동안, 기판은 65 미만으로, 가령 15 내지 약 50로 냉각될 수 있다. 다른 예에서, 기판은 약 22 내지 40의 온도로 유지된다. 일반적으로 기판 지지체는 소기의 기판 온도에 도달하기 위하여 약 22 미만으로 유지된다.
암모니아 가스 및 삼불화 질소 가스가 세정 가스 혼합물을 형성하기 위하여 건식 에칭 챔버로 도입된다. 챔버로 도입되는 각각의 가스의 양은 가변적이며, 제거될 산화물 층의 두께, 세정되고 있는 기판의 기하구조, 플라즈마의 부피 용량 및 챔버 몸체의 부피 용량을 수용하도록 조정될 수 있다. 일 측면에서, 암모니아 대 삼불화질소의 적어도 1:1 몰비를 갖는 가스 혼합물을 제공하도록 가스들이 부가된다. 다른 측면에서, 가스 혼합물의 몰비는 적어도 약 3 대 약 1 (암모니아 대 삼불화질소)이다. 바람직하게는, 가스들은 약 1:1 (암모니아 대 삼불화질소) 내지 약 30:1, 보다 바람직하게는 약 5:1 (암모니아 대 삼불화질소) 내지 약 30:1의 몰비로 건식 에칭 챔버로 도입된다. 보다 바람직하게는, 가스 혼합물의 몰비는 적어도 약 5 대 1 (암모니아 대 삼불화질소) 내지 약 10 대 1이다. 가스 혼합물의 몰비는 약 10:1 (암모니아 대 삼불화질소) 내지 약 20:1 내에 들 수 있다. 대안으로, 바람직한 몰비의 미리 혼합된 가스 혼합물이 플라즈마 에칭 프로세스 동안 사 용될 수 있다.
정화 가스 또는 캐리어 가스가 가스 혼합물에 부가될 수도 있다. 아르곤, 헬륨, 질소, 성형 가스(forming gas), 또는 이들의 혼합물과 같은 임의의 적절한 정화/캐리어 가스가 사용될 수 있다. 전형적으로 전체 가스 혼합물마다의 암모니아 및 삼불화질소의 부피(overall gas mixture by volume of ammonia and nitrogen trifluoride)는 약 0.05% 내지 약 20%내에 있다. 프로세스 가스의 나머지는 캐리어 가스이다. 일 실시예에서, 정화 또는 캐리어 가스가 챔버 몸체 내로 압력을 안정시키기 위하여 반응 가스들 이전에 먼저 챔버 몸체로 도입된다.
챔버 몸체 내의 동작 압력은 변할 수 있다. 압력은 약 500mTorr 내지 약 30Torr, 바람직하게는 약 1Torr 내지 약 10Torr, 보다 바람직하게는 약 3Torr 내지 약 6Torr로 유지될 수 있다. 약 5watts 내지 약 600watts의 RF 전력이 플라즈마 공동 내에 가스 혼합물의 플라즈마를 점화하기 위해 인가될 수 있다. 바람직하게는, Rf 전력은 약 100 watts 미만이다. 보다 바람직한 것은 전력이 인가되는 주파수가 약 100 kHz 미만, 더 바람직하게는 50kHz 내지 90kHz과 같이 매우 낮은 것이다.
플라즈마 에너지는 암모니아 및 삼불화질소를 분해하여, 기판 표면과 반응하는 매우 반응성 있는 플루오르화 암모니아(NH4F) 화합물 및/또는 플루오르화 수소 암모늄(NH4F-HF)을 형성하도록 결합하는 반응종들을 형성한다. 일 실시예에서, 캐리어 가스어 가스가 우선 건식 에칭 챔버로 도입되고, 캐리어 가스의 플라즈마가 생성되고, 그 후 반응성 가스들, 암모니아 및 삼불화 질소가 플라즈마에 부가된다.
이론에 얽메이기를 희망하지 않지만, 에칭액 가스 NH4F 및/또는 NH4F-HF는, 원래 산화물 표면과 반응하여 암모늄 헥사플루오로실리케이트((NH4)2SiF6), 암모니아, 및 물을 형성한다고 믿어진다. 암모니아 및 물은 프로세싱 조건에서 증기이며 챔버에 부착된 진공 펌프에 의해 챔버로부터 제거된다. 암모늄 헥사플루오로실리케이트의 박막이 기판 표면상에 남겨진다.
기판 표면에 있는 암모늄 헥사플루오로실리케이트의 박막은 진공 승화 프로세스 동안 제거될 수 있다. 프로세스 챔버는 열을 방사하여 암모늄 헥사플루오로실리케이트의 박막을 휘발성 SiF4, NH3, 및 HF 제품으로 분해하거나 승화시킨다. 이러한 휘발성 제품들은 그 후 시스템에 부착된 진공 펌프에 의해 챔버로부터 제거된다. 일 예에서, 약 75 이상의 온도가 기판으로부터 박막을 효과적으로 분해하거나 승화시키기 위해 사용된다. 바람직하게는, 약 100 이상의 온도, 가령 약 115 내지 약 200의 온도가 사용된다. 일단 박막이 기판으로부터 제거되면, 챔버는 세정된 기판을 제거하는 것 전에 정화되고 탈가스화(degas)된다.
플라즈마 세정 프로세스들은 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 입수가능한 SICONITM 예비세정 챔버 및 프로세스와 같은 진공 예비세정 챔버를 이용하여 수행될 수 있다. 본원의 실시예에 의해 사용될 수 있는 플라즈마-보조 건식 에칭 챔버 및 플라즈마 에칭 프로세스의 추가의 기재는 U.S. 시리얼 No. 11/063,645 (APPM/8802) (2005.02.22 출원, US 2005-0230350로 공개) 및 U.S. 시리얼 No. 11/192,993 (APPM/8707) (2005.07.29 출원, US 2006-0033678로 공개)에 개시되어 있고 이들은 본원과 불일치하지 않는 한도로 그 전체에 있어 참고자료로 본원에 포함된다.
불활성 플라즈마 프로세스
다른 실시예에서, 원래 표면(1704)을 포함하는 기판(1700)은 단계 1010, 1110, 1210, 1310, 1410, 1510, 1610, 및 1910 동안 노출된 표면(1714)을 형성하면서, 유기 및 무기 잔여물들 및 미립자와 같은 오염물을 제거하기 위하여 불활성 플라즈마 프로세스에 노출될 수 있다. 다른 실시예에서, 원래 표면을 포함하는 다른 기판들이 단계 2210, 2410, 및 2610 동안 노출된 표면(1714)을 형성하면서, 유기 및 무기 잔여물들 및 미립자와 같은 오염물을 제거하기 위하여 불활성 플라즈마 프로세스에 노출될 수 있다. 일 예에서, 불활성 플라즈마 예비세정은 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 이용가능한 Ar+ 예비세정 프로세스이다. 기판(1700)은 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 입수가능한 CENTURA DPN 챔버와 같은 플라즈마 챔버로 전달될 수 있다. 일 측면에서, 플라즈마 챔버는 코발트 실리사이드 물질(1720) 또는 금속 코발트 물질(1715 또는 1730)을 증착하기 위해 사용되는 ALD 챔버 또는 CVD 챔버와 동일한 클러스터 툴에 있다. 따라서, 기판(1700)은 주변 환경에 노출되지 않고 불활성 플라즈마 프로세스에 노출될 수 있다. 불활성 플라즈마 프로세스 동안, 원래 표면(1704)은 DPN 챔버로 아르곤을 유동시킴으로써 형성되는 이온 아르곤으로 포격된다. 불활성 플라즈마 프로세스에 이용될 수 있는 가스들은 아르곤, 헬륨, 네온, 크세논, 또는 이들의 조합을 포함한다.
불활성 플라즈마 프로세스는 약 10초 내지 약 5분, 바람직하게는 약 30분 내지 약 4분, 보다 바람직하게는, 약 1분 내지 약 3분의 기간 동안 진행된다. 또한, 불활성 플라즈마 프로세스 약 500 watts 내지 약 3,000 watts, 바람직하게는 약 700 watts 내지 약 2,500 watts, 더욱 바람직하게는 약 900 watts 내지 약 1 ,800 watts의 플라즈마 전력 설정에서 수행된다. 일반적으로 플라즈마 프로세스는 약 50% 내지 약 100%의 듀티사이클 및 약 10 kHz의 펄스 주파수로 수행된다. 플라즈마 챔버는 약 10 mTorr 내지 약 80 mTorr의 압력을 가질 수 있다. 불활성 가스는 약 10 sccm(standard cubic centimeters per minute) 내지 약 5 slm(standard liters per minute), 바람직하게는 약 50 sccm 내지 약 750 sccm, 그리고 더욱 바람직하게는 약 100 sccm 내지 약 500 sccm의 유량을 가질 수 있다. 바람직한 실시예에서, 불활성 플라즈마 프로세스는 플라즈마 챔버에서 생성된 무질소 아르곤 플라즈마(nitrogen free argon plasma)이다.
코발트-함유 물질들의 증착
도 17C-17E는 본원에서 실시예들에 의해 설명된, 코발트-함유 물질들이 상부에 증착 및/또는 형성된 기판(1700)을 도시한다. 코발트-함유 물질들은 코발트 실리사이드 물질(1720), 금속 코발트 물질(1715), 및/또는 금속 코발트 물질(1730)을 포함하며 ALD 프로세스, CVD 프로세스, PVD 프로세스, 무전해 증착 프로세스, 또는 이들의 조합에 의해 증착 또는 형성될 수 있다.
일 실시예에서, 프로세스(1000)는 도 17D 및 도 17E에 도시된 것처럼, 기 판(1700)에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1020) 및 기판(1700)에 금속 코발트 물질(1730)을 증착하는 단계(단계 1030)를 포함한다. 일 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 증착된다. 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 분리된 프로세싱 챔버 내에서 증착된다.
또 다른 실시예에서, 프로세스(1100)는 도 17D 및 도 17E에 도시된 것처럼, 기판(1700)에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1120), 기판(1700)에 금속 코발트 물질(1730)을 증착하는 단계(단계 1130), 및 기판(1700)을 어닐링 프로세스에 노출시키는 단계(단계 1140)를 포함한다. 일 예에서, 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)이 증착되고 어닐링 프로세스가 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 동일 프로세싱 챔버내에서 증착되고 어닐링 프로세스는 어닐링 챔버내에서 증착된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버내에서 증착되고, 어닐링 프로세스는 프로세싱 챔버들 중 어느 하나에서 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버들에서 증착되고, 어닐링 프로세스는 어닐링 챔버에서 수행된다.
또 다른 실시예에서, 프로세스(1200)는 도 17D 및 17E에 도시된 것처럼 기판(1700)에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1220), 기판(1700)을 어닐링 프로세스에 노출시키는 단계(단계 1230), 및 기판(1700)에 금속 코발트 물질(1730)을 증착하는 단계(단계 1240)를 포함한다. 일 예에서, 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)이 증착되고 어닐링 프로세스가 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 동일 프로세싱 챔버내에서 증착되고 어닐링 프로세스는 어닐링 챔버내에서 증착된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버내에서 증착되고, 어닐링 프로세스는 프로세싱 챔버들 중 어느 하나에서 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버들에서 증착되고, 어닐링 프로세스는 어닐링 챔버에서 수행된다.
또 다른 실시예에서, 프로세스(1300)는 도 17D 및 17E에 도시된 것처럼 기판(1700)에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1320), 기판(1700)에 금속 코발트 물질(1730)을 증착하는 단계(단계 1330)를 포함한다. 이후에, 기판(1700)은 어닐링 프로세스에 노출된다(단계 1360). 일 예에서, 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)이 증착되고 어닐링 프로세스가 수행 된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 동일 프로세싱 챔버내에서 증착되고 어닐링 프로세스는 어닐링 챔버내에서 증착된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버내에서 증착되고, 어닐링 프로세스는 프로세싱 챔버들 중 어느 하나에서 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버들에서 증착되고, 어닐링 프로세스는 어닐링 챔버에서 수행된다.
또 다른 실시예에서, 프로세스(1400)는 도 17D 및 17E에 도시된 것처럼 기판(1700)에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1420), 기판(1700)에 금속 코발트 물질(1730)을 증착하는 단계(단계 1430)를 포함한다. 이후에, 기판(1700)은 어닐링 프로세스에 노출된다(단계 1450). 일 예에서, 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)이 증착되고 어닐링 프로세스가 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 동일 프로세싱 챔버내에서 증착되고 어닐링 프로세스는 어닐링 챔버내에서 증착된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버내에서 증착되고, 어닐링 프로세스는 프로세싱 챔버들 중 어느 하나에서 수행된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버들에서 증착되고, 어닐링 프로세스는 어닐링 챔버에서 수행된다.
또 다른 실시예에서, 프로세스(1500)는 도 17D 및 17E에 도시된 것처럼, 기판(1700)에 금속 코발트 물질(1715)을 증착하는 단계(단계 1520), 및 어닐링 프로세스에 노출시키는 단계(단계 1530)를 포함하여 샐리사이드 프로세스 또는 실리시데이션 프로세스 동안 코발트 실리사이드 물질(1720)을 형성한다. 일 측면에서, 금속 코발트 물질(1715)은 완전히 소비되어 샐리사이드 프로세스 또는 실리시데이션 프로세스 동안 코발트 실리사이드 물질(1720)을 형성한다. 코발트 실리사이드 물질(1720)은 노출된 표면(1706)의 실리콘 원자들 및 금속 코발트 물질(1715)의 코발트 원자들로부터 형성된다. 그 후, 금속 코발트 물질(1730)이 도 17E에 도시된 것처럼 기판(1700)상에 증착될 수 있다(단계 1540).
또 다른 실시예에서, 프로세스(1500)는 도 17C 및 17E에 도시된 것처럼, 기판(1700)에 금속 코발트 물질(1715)을 증착하는 단계(단계 1520), 및 어닐링 프로세스에 노출시키는 단계(단계 1530)를 포함하여 샐리사이드 프로세스 또는 실리시데이션 프로세스 동안 금속 코발트 물질(1715)의 일부만으로부터 코발트 실리사이드 물질(1720)을 형성한다. 금속 코발트 물질(1715)은 일부만 소비되어 코발트 실리사이드 물질(1720)을 형성하는 한편, 나머지 부분은 금속 코발트로 남는다. 그 후, 샐리사이드 또는 실리시데이션 프로세스 이후의 금속 코발트 물질(1715)의 나머지 부분은 도 17E에 도시된 것처럼, 금속 코발트 물질(1730)이다. 선택적으로, 부가적인 금속 코발트 물질(1730)이 기판(1700)에 증착될 수 있다(단계 1540).
일 예에서, ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 금속 코발트 물질(1715)이 증착되고 어닐링 프로세스가 수행된다. 또 다른 예에서, 금속 코발트 물질(1715)은 프로세싱 챔버내에서 증착되고 어닐링 프로세스는 어닐링 챔버내에서 수행된다. 또 다른 예에서, 금속 코발트 물질(1715) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버내에서 증착되고, 어닐링 프로세스는 프로세싱 챔버들 중 어느 하나에서 수행된다. 또 다른 예에서, 금속 코발트 물질(1715) 및 금속 코발트 물질(1730)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 별개의 프로세싱 챔버들에서 증착되고, 어닐링 프로세스는 어닐링 챔버에서 수행된다.
또 다른 실시예에서, 프로세스(1600)는 도 17C 및 17D에 도시된 것처럼, 기판(1700)에 금속 코발트 물질(1715)을 증착하는 단계(단계 1620), 및 어닐링 프로세스에 노출시키는 단계(단계 1630)를 포함하여 샐리사이드 프로세스 또는 실리시데이션 프로세스 동안 코발트 실리사이드 물질(1720)을 형성한다. 일 측면에서, 금속 코발트 물질(1715)은 완전히 소비되어 샐리사이드 프로세스 또는 실리시데이션 프로세스 동안 코발트 실리사이드 물질(1720)을 형성한다(도 17D). 또 다른 예에서, 금속 코발트 물질(1715)은 일부만 소비되어 코발트 실리사이드 물질(1720)을 형성하는 한편, 금속 코발트 물질(1715)의 나머지 부분은 금속 코발트 물질(1730)로 도시된다(도 17E). 일 예에서, 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버와 같은 동일 프로세싱 챔버내에서 금속 코발트 물질(1715)이 증착되고, 어닐링 프로세스가 수행된다. 또 다른 예에서, 금속 코발트 물질(1715)은 프로세싱 챔버내에서 증착되고, 어닐링 프로세스는 어닐링 챔버에서 수행된다.
일 실시예에서, 프로세스(1900)는 도 17D에 도시된 것처럼, 기판(1700)에 코발트 실리사이드 물질(1720)을 증착하는 단계(단계 1920)를 포함한다. 코발트 실리사이드 물질(1720)은 가령 ALD 챔버, CVD 챔버, 또는 PVD 챔버내에서 증착될 수 있다.
코발트 실리사이드 및 금속 코발트 물질의 증착
도 18은 본원에 기재된 증착 및 어닐링 프로세스들의 적어도 하나의 실시예를 수행하는 데 적절한 일체화된 멀티-챔버 기판 프로세싱 시스템을 도시한다. 예비세정, 증착, 및 어닐링 프로세스들은 내부에 적어도 하나의 ALD 챔버, 적어도 하나의 CVD 챔버, 적어도 하나의 PVD 챔버, 또는 적어도 하나의 어닐링 챔버를 구비하는 멀티-챔버 기판 프로세싱 시스템 또는 클러스터 툴 내에서 수행될 수 있다. 본원에 기재된 프로세스들 동안 사용될 수 있는 하나의 프로세싱 플랫폼은 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 상업적으로 이용가능한 ENDURA 프로세싱 플랫폼이다.
도 18은 두 개의 이송 챔버들(1848 및 1850), 이송 챔버들(1848 및 1850)내에 각각 배치된 이송 로봇들(1849 및 1851), 및 두 개의 이송 챔버들(1848 및 1850)에 배치된 다수의 프로세싱 챔버들(1836, 1838, 1840, 1841, 1842 및 1843)을 포함하는 프로세싱 플랫폼 시스템(1835)의 일 실시예의 개략적인 평면도이다. 제 1 이송 챔버(1848) 및 제 2 이송 챔버(1850)는 냉각 또는 예열 챔버들을 포함할 수 있는 통과(pass-through) 챔버들(1852)에 의해 분리되어 있다. 통과 챔버들(1852) 은 또한 제 1 이송 챔버 및 제 2 이송 챔버(1850)가 상이한 압력에서 동작할 때 기판 핸들링 동안 펌프 다운되거나 환기(ventilate)될 수도 있다. 예를 들어, 제 1 이송 챔버(1848)는 약 100 milliTorr 내지 약 5 Torr, 가령 약 400 milliTorr의 압력에서 동작할 수 있고, 제 2 이송 챔버(1850)는 약 1x10-5 Torr 내지 약 1x10-8 Torr, 가령 약 1x10-7 Torr의 압력에서 동작할 수 있다. 프로세싱 플랫폼 시스템(1835)은 마이크로프로세서 제어기(1854)를 프로그래밍함으로써 자동화된다. 기판들은 진공을 파괴하거나 기판들을 다른 외부 환경 상태로 노출시키지 않고 프로세싱 플랫폼 시스템(1835) 내에서 여러 챔버들 사이에서 전송될 수 있다.
제 1 이송 챔버(1848)는 두 개의 탈가스(degas) 챔버들(1844), 두 개의 로드락 챔버들(1846), 및 통과 챔버들(1852)과 결합될 수 있다. 제 1 이송 챔버(1848)는 또한 반응성 예비세정 챔버(1842) 및 챔버(1836)를 가질 수 있고, ALD 프로세스 챔버 또는 CVD 챔버일 수 있다. 예비세정 챔버(1842)는 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 상업적으로 이용가능한 PreClean 챔버일 수 있다. 기판들(비도시)은 로드락 챔버들(1846)을 통해 프로세싱 플랫폼 시스템(1835)으로 로드된다. 그 후, 기판들은 탈가스 챔버들(1844) 및 예비세정 챔버(1842)내에서 순차적으로 각각 탈가스되고 세정된다. 이송 로봇(1849)은 탈가스 챔버들(!844) 및 예비세정 챔버(!842) 사이에서 기판을 이동시킨다. 기판은 그 후 챔버(1836)로 이송될 수 있다. 일 실시예에서, 탈가스 챔버들(1844)은 본원에 기재된 어닐링 프로세스들 동안 사용될 수 있다.
제 2 이송 챔버(1850)는 프로세스 챔버들(1838, 1840, 1841, 및 1843)의 클러스터에 결합된다. 일 예에서, 챔버들(1838, 1840)은 운용자가 원할 때 코발트 실리사이드, 금속 코발트, 또는 텅스텐과 같은 물질들을 증착하기 위한 ALD 챔버들일 수 있다. 또 다른 예에서, 챔버들(1838 및 1840)은 운용자가 원할 때 텅스텐과 같은 물질을 증착하기 위한 CVD 챔버들일 수 있다. 적절한 CVD 챔버의 예는 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 상업적으로 입수가능한 WXZTM 챔버들이다. CVD 챔버들은 종래의 CVD 기법뿐만 아니라 ALD 기법에 의해서도 물질들을 증착하도록 적응될 수 있다. 챔버들(1841 및 1843)은 기판을 저압 또는 극저압에서 어닐링하기 위해 사용될 수 있는 급속 열 어닐링(RTA) 챔버들, 또는 급속 열 프로세스(RTP)일 수 있다. RTA 챔버의 일 예는 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 상업적으로 입수가능한 RADIANCE 챔버이다. 대안으로, 챔버들(1841 및 1843)은 고온 CVD 증착, 어닐링 프로세스들, 또는 인시튜 증착 및 어닐링 프로세스들을 수행할 수 있는 WXZTM 증착 챔버들일 수 있다. PVD 프로세싱된 기판들은 통과 챔버들(1852)을 통해 이송 챔버(1848)로부터 이송 챔버(1850) 이동된다. 그 후, 이송 로봇(1851)은 프로세싱을 위해 요구될 때 물질 증착 및 어닐링을 위한 하나 이상의 프로세스 챔버들 사이에서 기판들을 이동시킨다.
RTA 챔버들(비도시)이 프로세싱 플랫폼 시스템(1835)의 제 1 이송 챔버(1848)상에 배치되어 프로세싱 플랫폼 시스템(1835)으로부터의 기판 제거 또는 제 2 이송 챔버(1850)로의 이송 이전에 증착 후 어닐링 프로세스들을 제공할 수도 있다. 일 예에서, 기판은 진공 파괴 없이 프로세싱 플랫폼 시스템(1835)내의 챔버들 사이에서 이송될 수 있다.
도시되진 않았지만, 다수의 진공 펌프들이 각각의 챔버들에 있는 압력을 독립적으로 조정하기 위하여 각각의 이송 챔버 및 각각의 프로세싱 챔버들과 유체 소통하여 배치된다. 펌프들은 로드락 챔버로부터 프로세싱 챔버들로 장치를 가로질러 증가하는 압력의 진공 경사도를 설정할 수 있다.
대안으로, 플라즈마 에칭 챔버, 가령 캘리포니아 산타클라라 소재의 Applied Materials 사에서 제조된 DPS (디커플드 플라즈마 소스) 챔버가 프로세싱 플랫폼 시스템(1835)에 결합되거나, 또는 기상 증착 프로세스, 증착된 코발트-함유 물질의 어닐링, 또는 샐리사이드 프로세스 동안의 실리사이드의 형성 이후에 잉여 물질을 제거하기 위해 기판 표면을 에칭하기 위한 별도의 프로세싱 시스템으로 존재할 수 있다. 예를 들어, 어닐링 프로세스에 의해 코발트 및 실리콘 물질로부터 코발트 실리사이드를 형성함에 있어서, 에칭 챔버는 기판 표면으로부터 잉여 코발트 물질을 제거하기 위해 사용될 수 있다. 본 발명의 실시예들은 또한 본원에 기재된 프로세스 및 장치들과 결합하여 사용되는 다른 에칭 프로세스들 및 장치들(가령, 습식 에칭 챔버)의 사용을 고려할 수도 있다.
일 실시예에서, 기판(1700)은 기판(1700)을 약 2500C 내지 약 4000C, 가령, 약 350의 온도로 가열하면서, 약 5 분미만 동안 탈가스(degassing) 프로세스에 최 초로 노출된다. 탈가스 프로세스는 약 1 x10-7 Torr 내지 약 1x10-5 Torr, 가령, 약 5x10-6 Torr의 압력에서 감소된 진공으로 기판을 유지하는 단계를 더 포함할 수 있다. 탈가스 프로세스는 휘발성 표면 오염물, 가령 수증기, 용매, 또는 휘발성 유기 화합물들을 제거한다.
코발트 실리사이드 물질(1720)은 본원에 기재된 CVD 프로세스, ALD 프로세스, 또는 이들의 조합을 이용하여 형성될 수 있다(도 17D). 일반적으로 단일 사이클의 ALD 프로세스는 코발트 실리사이드 물질(1720)을 형성하기 위하여 기판(1700)을 코발트 전구체 및 실리콘 전구체에 순차적으로 노출시키는 단계를 포함한다. ALD 사이클은 코발트 실리사이드 물질(1720)이 소기의 두께를 가질 때까지 반복된다.
코발트 실리사이드 물질(1720)의 두께는 제조될 디바이스 구조에 따라 가변적이다. 일 실시예에서, 코발트 실리사이드 물질(1720)의 두께는 약 300Å 미만, 바람직하게는 약 5Å 내지 약 200Å, 보다 바람직하게는 약 10Å 내지 약 100Å, 더욱 바람직하게는 약 15Å 내지 약 50Å, 및 더 바람직하게는 약 25Å 내지 약 30Å이다. 금속 코발트 물질(1715 또는 1730)은 약 5Å 내지 약 300Å, 바람직하게는 약 10Å 내지 약 100Å, 보다 바람직하게는 약 20Å 내지 약 70Å, 보다 바람직하게는 약 40Å 내지 약 50Å, 가령 약 45Å의 막 두께를 가질 수 있다.
일 실시예에서, ALD 챔버 또는 기판은 약 500 미만, 바람직하게는 약 100 내지 약 450, 보다 바람직하게는 약 150 내지 약 400, 예를 들어 약 300의 온도로 가 열될 수 있다. 상대적으로 낮은 증착 온도는 상당히 유리한데 이는 전술한 것처럼, 특히 로우-k 물질들이 채용될 때, 디바이스 손상의 위험은 온도가 약 400를 초과할 때 현저하게 증가하기 때문이다.
CVD 또는 ALD 에 의한 코발트-함유 물질들
본원의 실시예들은 가령, ALD, 플라즈마-강화 ALD(PE-ALD), CVD, 및 플라즈마-강화 CVD(PE-CVD)와 같은 다양한 기상 증착 프로세스들에 의해 기판에 코발트-함유 물질들을 증착하기 위한 방법을 제공한다. 플라즈마-강화 프로세스들은 원격 플라즈마 소스(RPS)에 의해 또는 인 시튜로 플라즈마를 생성한다. 코발트-함유 물질들은 본원에 기재된 것처럼 코발트 실리사이드 물질(1720) 및 금속 코발트 물질(1715 및 1730)을 포함한다. 일 실시예에서, 코발트 함유 물질은 ALD 프로세스 동안 반응물(reagent) 및 코발트 전구체에 기판을 순차적으로 노출시킴으로써 기판상에 증착된다. 일 실시예에서, 실리콘 전구체는 코발트 함유 물질로써의 코발트 실리사이드 물질(1720)을 형성하기 위하여 반응물로 사용된다. 또 다른 실시예에서, 적어도 하나의 환원제가 반응물로 사용되어 코발트 함유 물질로써의 금속 코발트 물질들(1715 및 1730)을 형성한다.
일 실시예에서, 코발트 함유 물질은 코발트 전구체와 플라즈마의 순차적인 펄스를 제공하면서 반응제 가스의 일정한 흐름을 포함하는 PE-ALD 프로세스 동안 형성될 수 있다. 또 다른 실시예에서, 코발트 함유 물질은 코발트 전구체와 플라즈마의 순차적인 펄스를 제공하는 또 다른 PE-ALD 프로세스 동안 형성될 수 있다. 이들 실시예 모두에서, 반응제는 일반적으로 프로세스 동안 이온화된다. 또한, PE-ALD 프로세스는, 플라즈마가 프로세스 챔버의 외부에서, 가령 RPS 시스템에 의해 생성될 수 있게 하거나, 바람직하게는, 플라즈마는 플라즈마 가능(plasma capable) ALD 프로세스 챔버에서 인시튜로 생성될 수 있게 한다. PE-ALD 프로세스 동안, 플라즈마는 마이크로파(MW) 주파수 발생기 또는 무선 주파수(RF) 발생기로부터 발생될 수 있다. 바람직한 예에서, 인시튜 플라즈마는 RF 발생기에 의해 발생된다. 또 다른 실시예에서, 코발트 함유 물질은 코발트 전구체와 반응제의 순차적인 펄스를 제공하는 열 ALD 프로세스 동안 형성될 수 있다.
본원에 기재된 실시예 동안 사용되는 ALD 프로세스 챔버는 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 이용가능하다. ALD 프로세스 챔버의 상세한 설명은 미국 특허 US 6,916,398 및 US 6,878,206, 함께 양도된 U.S. 시리얼 No. 10/281,079 (2002.10.25 출원, 공개번호 US 2003-0121608), 및 함께 양도된 U.S. 시리얼 No. 11/556,745 (10429), 11/556,752 (10429.02), 11/556,756 (10429.03), 11/556,758 (10429.04), 11/556,763 (10429.05) (각각의 발명의 명칭이 "Apparatus and Process for Plasma-Enhanced Atomic Layer Deposition"이며 2006.11.06일자로 출원됨)에서 찾을 수 있고 이들은 그 전체내용이 참고문헌으로 본원에 포함된다. 또 다른 실시예에서, 코발트 함유 물질들을 증착하기 위해 사용될 수 있는, ALD 모드 뿐만 아니라 종래의 CVD 모드에서 동작하도록 구성된 챔버가, 함께 양도된 U.S. 시리얼 No. 10/712,690 (APPM/6766), (2003.11.13 출원, 미국특허 No. 7,204,886로 등록됨)에 기재되어 있고, 이들 전체가 참고문헌으로 본원 에 포함된다. 코발트 함유 물질들을 형성하기 위한 ALD 프로세스의 상세한 기재는 함께 양도된 U.S. 시리얼 No. 10/443,648 (5975) (2003.05.22 출원, 공개번호 US 2005-0220998), 및 함께 양도된 U.S. 시리얼 No. 10/634,662 (5975.P1), (2003.08.04 출원, 공개번호 US 2004-0105934)에 더 개시되어 있고, 이들 전체가 참고문헌으로 본원에 포함된다. 다른 실시예에서, 코발트 함유 물질들을 증착하기 위해 사용될 수 있는, ALD 모드 뿐만 아니라 종래의 CVD 모드에서 동작하도록 구성된 챔버가, 캘리포니아 산타클라라 소재의 Applied Materials 사로부터 이용가능한 TXZ 샤워헤드 및 CVD 챔버이다.
프로세스 챔버는 ALD 프로세스 동안 약 0.1 Torr 내지 약 80 Torr, 바람직하게는 약 0.5 Torr 내지 약 10 Torr, 그리고 더욱 바람직하게는, 약 1 Torr 내지 약 5 Torr로 가압될 수 있다. 또한 챔버 또는 기판은 약 500 미만, 바람직하게는 약 100 내지 약 450, 그리고 더욱 바람직하게는, 약 150 내지 약 400, 예를 들어, 약 300의 온도로 가열될 수 있다. PE-ALD 프로세스 동안, 플라즈마는 인시튜 플라즈마 프로세스 동안 프로세스 챔버내에서 점화되거나, 또는 대안으로, RPS 시스템과 같은 외부 소스에 의해 형성될 수 있다. 플라즈마는 MW 발생기에 의해, 그러나 바람직하게는 RF 발생기에 의해 발생된다. RF 발생기는 약 100 kHz 내지 약 60 MHz의 주파수에서 설정될 수 있다. 일 예에서, 13.56 MHz의 주파수를 갖는 RF 발생기는, 약 100 watts 내지 약 1,000 watts, 바람직하게는, 약 250 watts 내지 약 600 watts, 그리고 더욱 바람직하게는, 약 300 watts 내지 약 500 watts의 전력 출력을 가지도록 설정될 수 있다. 일 예에서, 400 kHz의 주파수를 갖는 RF 발생기는, 약 200 watts 내지 약 2,000 watts, 바람직하게는, 약 500 watts 내지 약 1,500 watts의 전력 출력을 가지도록 설정될 수 있다. 기판의 표면은 약 0.01 watts/cm2 내지 약 10.0 watts/cm2, 바람직하게는, 약 0.05 watts/cm2 내지 약 6.0 watts/cm2의 표면적 당 전력값을 갖는 플라즈마에 노출될 수 있다.
기판은 예를 들어, 하나 이상의 유전 물질층들에 정의된 상호연결 패턴이 상부에 형성된 실리콘 기판일 수 있다. 일예에서, 기판은 유전체 표면을 포함한다. 프로세스 챔버 조건들, 가령 온도 및 압력이 피롤 코발트 전구체들 및 반응제 가스의 반응을 용이하게 하기 위하여 기판상에 프로세스 가스들의 흡수를 증가시키도록 조정된다.
일 실시예에서, 기판은 전체 ALD 사이클 내내 반응제 가스에 노출될 수 있다. 기판은 코발트 전구체의 앰풀(ampoule)을 통하여 캐리어 가스(가령, 질소 또는 아르곤)를 통과시킴으로써 형성된다. 앰풀은 프로세스 동안 사용되는 코발트 전구체에 따라서 가열될 수 있다. 일 예에서, 코발트 카르보닐 화합물(가령, (CO)xCoyLz - X, Y, Z, 및 L는 본원에 기재된다) 또는 아미도 코발트 화합물(가령, (RR'N)xCo)를 함유하는 앰플이 약 30 내지 약 500의 온도로 가열될 수 있다. 코발트 전구체 가스는 일반적으로 약 100 sccm 내지 약 2,000 sccm, 바람직하게는, 약 200 sccm 내지 약 1 ,000 sccm, 그리고 더욱 바람직하게는, 약 300 sccm 내지 약 700 sccm, 예를 들어, 약 500 sccm의 유량을 가진다. 코발트 전구체 가스 및 반응 제 가스는 증착 가스를 형성하도록 결합될 수 있다. 반응제 가스는 일반적으로 약 100 sccm 내지 약 3,000 sccm, 바람직하게는, 약 200 sccm 내지 약 2,000 sccm, 그리고 더욱 바람직하게는, 약 500 sccm 내지 약 1,500 sccm의 유량을 가진다. 일예에서, 실란은 약 1,500 sccm의 유량을 갖는 반응제 가스로 사용된다. 기판은 약 0.1 초 내지 약 8 초, 바람직하게는, 약 1 초 내지 약 5 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 4 초의 기간 동안 코발트 전구체 및 반응제 가스를 함유하는 코발트 전구체 가스 또는 증착 가스에 노출될 수 있다. 코발트 전구체 가스의 흐름은 일단 코발트 전구체가 기판에 흡수되면 정지될 수 있다. 코발트 전구체는 불연속 층, 연속층 또는 심지어는 다중 층일 수 있다.
기판 및 챔버는 코발트 전구체 가스의 흐름을 정지한 후에 정화 단계에 노출될 수 있다. 반응제 가스의 유량은 정화단계 동안 이전의 단계로부터 유지되거나 조정될 수 있다. 바람직하게는, 반응제 가스의 흐름은 이전 단계로부터 유지된다. 선택적으로 정화 가스는 약 100 sccm 내지 약 2,000 sccm, 바람직하게는, 약 200 sccm 내지 약 1,000 sccm, 그리고 더욱 바람직하게는, 약 300 sccm 내지 약 700 sccm, 예를 들어, 약 500 sccm의 유량으로 프로세스 챔버로 공급될 수 있다. 정화 단계는 프로세스 챔버내에 있는 임의의 잉여 코발트 전구체 및 다른 오염물을 제거한다. 정화 단계는 약 0.1 초 내지 약 8 초, 바람직하게는, 약 1 초 내지 약 5 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 4 초의 기간 동안 수행될 수 있다. 캐리어 가스, 정화 가스 및 프로세스 가스는 질소, 수소, 아르곤, 네온, 헬륨, 또는 이들의 조합을 포함할 수 있다 바람직한 실시예에서, 캐리어 가스는 질 소를 포함한다.
그 후, 반응제 가스의 흐름은 플라즈마를 점화하기 전에 유지되거나 조정될 수 있다. 기판은 약 0.1 초 내지 약 20 초, 바람직하게는, 약 1 초 내지 약 10 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 8 초의 기간 동안 플라즈마에 노출될 수 있다. 그 후, 플라즈마 전력이 꺼진다. 일 예에서, 반응제는, 실란 질소, 수소, 또는 이들의 조합일 수 있어서 실란 플라즈마, 질소 플라즈마, 수소 플라즈마, 또는 조합된 플라즈마를 형성한다. 반응제 플라즈마는 기판에서 흡수된 코발트 전구체와 반응하여 코발트 함유 물질을 상부에 형성한다. 일예에서, 반응제 플라즈마(가령, 수소)가 사용되어 금속 코발트 물질을 형성한다. 그러나, 다양한 반응제들이 사용되어 다양한 범위의 조성을 갖는 코발트 함유 물질들을 형성한다. 일예에서, 붕소 함유 반응제 화합물(가령, 디보란)이 사용되어 붕소화물을 함유하는 코발트 함유 물질을 형성한다. 바람직한 예에서, 실리콘 전구체(가령, 실란 또는 디실란)이 사용되어 코발트 실리사이드 물질을 형성한다.
프로세스 챔버는 제 2 정화 단계에 노출되어 이전 단계로부터의 잉여 전구체들 또는 오염물들을 제거한다. 반응제 가스의 유량은 정화 단계 동안 이전 단계로부터 유지되거나 조정될 수 있다. 선택적인 정화 가스는 약 100 sccm 내지 약 2,000 sccm, 바람직하게는, 약 200 sccm 내지 약 1,000 sccm, 그리고 더욱 바람직하게는, 약 300 sccm 내지 약 700 sccm, 예를 들어, 약 500 sccm의 유량으로 프로세스 챔버로 공급될 수 있다. 제2 정화 단계는 약 0.1 초 내지 약 8 초, 바람직하게는, 약 1 초 내지 약 5 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 4 초의 기간 동안 수행될 수 있다.
ALD 사이클은 기판상에 소정의 두께의 코발트 함유 물질이 증착될 때까지 반복될 수 있다. 일 예에서, 코발트 실리사이드 층은 약 5 Å의 두께를 가지며 금속 코발트 층은 약 10 Å의 두께를 가진다. 또 다른 예에서, 코발트 실리사이드 층은 약 30 Å의 두께를 가지며, 금속 코발트 층은 약 50 Å의 두께를 가진다. 본원에 기재된 프로세스들은 적어도 0.15 Å/cycle, 바람직하게는, 적어도 0.25 Å/cycle, 더욱 바람직하게는, 적어도 0.35 Å/cycle 또는 그 이상의 속도로 코발트 함유 물질을 증착할 수 있다. 또 다른 실시예에서, 본원에 기재된 프로세스들은 결정핵생성 지연과 관련된 선행기술 관련한 단점을 극복한다. 코발트 함유 물질들을 증착하는 실험들 중 대부분은 아니더라도 다수 동안 검출할 수 있는 결정핵생성 지연은 검출되지 않았다.
또 다른 실시예에서, 코발트 함유 물질은 코발트 전구체 및 활성 반응제(가령, 반응제 플라즈마)의 펄스들에 기판을 순차적으로 노출시키는 것을 제공하는 또 다른 PE-ALD 프로세스 동안 형성될 수 있다. 기판은 본원에 기재된 코발트 전구체를 함유하는 앰풀을 통해 캐리어 가스를 통과시킴으로써 형성된 코발트 전구체 가스에 노출될 수 있다. 코발트 전구체 가스는 일반적으로 약 100 sccm 내지 약 2,000 sccm, 바람직하게는, 약 200 sccm 내지 약 1 ,000 sccm, 그리고 더욱 바람직하게는, 약 300 sccm 내지 약 700 sccm, 예를 들어, 약 500 sccm의 유량을 가진다. 기판은 약 0.1 초 내지 약 8 초, 바람직하게는, 약 1 초 내지 약 5 초, 그리고 더욱 바람직하게는 약 2 초 내지 약 4 초의 기간 동안 코발트 전구체와 반응제 가스 를 함유하는 증착 가스에 노출될 수 있다. 코발트 전구체 가스의 흐름은 일단 코바트 전구체가 기판에 흡수된 후 정지될 수 있다. 코발트 전구체는 불연속 층, 연속 층, 또는 심지어는 다중층일 수 있다.
이후에, 기판과 챔버가 정화 단계에 노출된다. 정화 가스는 정화 단계 동안 프로세스 챔버로 제공될 수 있다. 일 측면에서, 정화 가스는 반응제 가스, 가령 암모니아, 질소, 또는 수소이다. 또 다른 측면에서, 정화 가스는 반응제 가스와는 상이한 가스일 수 있다. 예를 들어, 반응제 가스는 암모니아일 수 있고, 정화 가스는 질소, 수소, 또는 아르곤일 수 있다. 정화 가스는 약 100 sccm 내지 약 2,000 sccm, 바람직하게는, 약 200 sccm 내지 약 1 ,000 sccm, 그리고 더욱 바람직하게는, 약 300 sccm 내지 약 700 sccm, 예를 들어, 약 500 sccm의 유량을 가질 수 있다. 정화 단계는 프로세스 챔버내의 잉여 코발트 전구체 및 다른 오염물들을 제거한다. 정화 단계는 약 0.1 초 내지 약 8 초, 바람직하게는, 약 1 초 내지 약 5 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 4 초의 기간 동안 수행될 수 있다. 캐리어 가스, 정화 가스, 및 프로세스 가스는 질소, 수소, 아르곤, 네온, 헬륨, 또는 이들의 조합을 포함할 수 있다.
기판 및 그 상부에 흡수된 코발트 전구체는 ALD 프로세스의 다음 단계동안 반응제 가스에 노출될 수 있다. 선택적으로, 캐리어 가스는 반응제 가스와 동일 시간에 프로세스 챔버로 제공될 수 있다. 반응제 가스는 일반적으로 약 100 sccm 내지 약 3,000 sccm, 바람직하게는, 약 200 sccm 내지 약 2,000 sccm, 그리고 더욱 바람직하게는, 약 500 sccm 내지 약 1,500 sccm의 유량을 가진다. 일 예에서, 실 란은 약 1,500 sccm의 유량을 가진 반응제 가스로 사용된다. 기판은 약 0.1 초 내지 약 20 초, 바람직하게는, 약 1 초 내지 약 10 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 8 초의 기간 동안 플라즈마에 노출될 수 있다. 그 후, 플라즈마 전력이 꺼질 수 있다. 일예에서, 반응제는 실란, 디실란, 질소, 수소, 또는 이들의 조합일 수 있는 한편, 플라즈마는, 실란 플라즈마, 질소 플라즈마, 수소 플라즈마, 또는 이들의 조합일 수 있다. 반응제 플라즈마는 기판상의 흡수된 코발트 전구체와 반응하여 코발트 함유 물질을 그 상부에 형성한다. 바람직하게는, 반응제 플라즈마는 코발트 실리사이드 및 금속 코발트 물질들을 형성하기 위해 사용된다. 그러나, 다양한 반응제들이 사용되어 본원에 기재된 넓은 범위의 조성물들을 갖는 코발트 함유 물질들을 형성한다.
프로세스 챔버는 프로세스 챔버로부터의 잉여 전구체들 또는 오염물들을 제거하기 위해 제 2 정화 단계에 노출된다. 만약 반응제 가스가 정화 가스로 사용된다면 반응제 가스의 흐름은 이전 단계의 종단부에서 정지되었고 정화 단계 동안 시작된다. 대안으로, 반응제 가스와 상이한 정화 가스가 프로세스 챔버로 제공될 수 있다. 반응제 가스 또는 정화 가스는 약 100 sccm 내지 약 2,000 sccm, 바람직하게는, 약 200 sccm 내지 약 1,000 sccm, 그리고 더욱 바람직하게는, 약 300 sccm 내지 약 700 sccm, 예를 들어, 약 500 sccm의 유량을 가질 수 있다. 제 2 정화 단계는 약 0.1 초 내지 약 8 초, 바람직하게는, 약 1 초 내지 약 5 초, 그리고 더욱 바람직하게는, 약 2 초 내지 약 4 초의 기간 동안 수행될 수 있다.
ALD 주기는 예정된 두께의 코발트-함유 물질이 기판상에 증착될 때까지 반복 될 수 있다. 코발트-함유 물질은 1,000Å 미만, 바람직하게는 500Å 미만, 보다 더 바람직하게는 약 10Å 내지 약 100Å, 예를 들면 약 30Å의 두께로 증착될 수 있다. 본 발명에 개시되는 프로세스들은 적어도 0.15Å/주기, 바람직하게는 적어도 0.25Å/주기, 보다 더 바람직하게는 적어도 0.35Å/주기 또는 보다 빠르게 코발트-함유 물질을 증착할 수 있다. 또 다른 실시예에서, 본 발명에 개시된 프로세스들은 핵형성 지연과 관련된 종래 기술의 단점들을 해결한다. 모두는 아니지만, 코발트-함유 물질들을 증착하는 다수의 실험들 동안 핵형성 지연은 발견되지 않았다.
중요한 전구체 특성은 바람직한 기상 압력을 갖는 것이다. 증착 전구체들은 대기 온도 및 압력에서 기체, 액체 또는 고체 상태일 수 있다. 그러나, CVD 또는 ALC 챔버에서, 전구체들은 통상적으로 가스 또는 플라즈마로서 휘발된다. 통상적으로 전구체들은 프로세스 챔버로 전달되기 이전에 가열된다. 코발트-함유 물질을 형성하기 위한 CVD 프로세스 또는 ALD 프로세스 동안 다양한 변수들이 증착률에 영향을 미치지만, 코발트 전구체 상의 리간드 크기는 예정된 증착률을 달성하기 위한 중요한 고려사항이다. 리간드 크기는 코발트 전구체를 기화시키기 위해 요구되는 특정 온도 및 압력을 결정하는데 기여한다. 또한, 코발트 전구체는 리간드들의 크기에 비례하는 특정한 리간드 입체 장애(steric hindrance)를 갖는다. 일반적으로, 리간드가 클수록 보다 많은 입체 장애가 제공된다. 따라서, 전구체가 부피가 덜 큰 리간드에 포함되는 경우 보다, 부피가 더 큰 전구체 리간드의 적은 분자는 기판이 전구체에 노출되는 반쪽 반응(half reaction) 동안 표면상에 흡착될 수 있다. 입체 장애는 기판상에 흡착된 전구체들의 양을 제한하는 작용을 한다. 따라 서, 코발트 전구체의 단층은 리간드(들)의 입체 장애를 감소시킴으로써 보다 농축된 분자를 포함하도록 형성될 수 있다. 전체 증착률은 증착률 증가는 통상적으로 표면에 흡착된 보다 많은 전구체를 포함함으로써 달성되기 때문에, 표면상에 흡착된 전구체의 양과 비례 관계에 있다. 일반적으로 보다 작은 작용기들(예를 들어, 수소 또는 메틸기)을 함유하는 리간드들은 보다 큰 작용기들(예를 들어, 아릴기)를 함유하는 리간드들보다 적은 입체 장애를 제공한다. 또한, 리간드 모티프(motif)상의 위치는 전구체의 입체 장애에 영향을 미칠 수 있다.
일부 실시예들에서, 코발트 전구체 및 반응물(reagent)은 열적 ALD 프로세스 또는 PE-CVD 프로세스 동안 프로세스 챔버에 순차적으로 주입될 수 있다. 선택적으로, 다른 실시예들에서, 코발트 전구체 및 반응물은 열적 CVD 프로세스, 펄스형 CVD 프로세스, PE-CVD 프로세스, 또는 펄스형 PE-CVD 프로세스 동안 프로세스 챔버에 동시에 주입될 수 있다. 또 다른 실시예에서, 코발트 전구체는 열적 CVD 프로세스, 펄스형 CVD 프로세스, PE-CVD 프로세스 또는 펄스형 PE-CVD 프로세스 동안 반응물 없이 프로세스 챔버에 주입될 수 있다.
또 다른 실시예에서, 기판은 CVD 프로세스, PE-CVD 프로세스, 또는 펄스형 PE-CVD 프로세스 동안 코발트 실리사이드 물질을 형성하기 위해 적어도 코발트 전구체 가스 및 실리콘 전구체를 함유하는 증착 가스에 노출될 수 있다. 기판은 코발트 전구체 앰플을 통해 캐리어 가스(예를 들어, 질소 또는 아르곤)를 통과시킴으로써 형성된 코발트 전구체 가스에 노출될 수 있다. 유사하게, 실리콘 전구체 가스는 실리콘 전구체 앰플을 통해 캐리어 가스를 통과시킴으로써 형성될 수 있다. 앰플은 프로세스 동안 사용되는 코발트 및 실리콘 전구체들에 따라 가열될 수 있다. 일 실시예에서, 코발트 카르보닐 화합물(예를 들어, (CO)xCOyLz) 또는 아미도 코발트 화합물(예를 들어, (R2N)xCO)를 함유하는 앰플이 약 30℃ 내지 약 500℃ 범위내의 온도로 가열될 수 있다. 코발트 전구체는 통상적으로 약 100sccm 내지 약 2,000sccm, 바람직하게는 약 200sccm 내지 약 1,000sccm, 및 보다 더 바람직하게는 약 300sccm 내지 약 700sccm, 예를 들면 약 500sccm 범위내의 유량을 갖는다. 코발트 전구체 가스 및 실리콘 전구체 가스는 증착 가스를 형성하도록 조합된다. 실리콘 전구체 가스(예를 들어, SiH4 또는 Si2H6)는 통상적으로 약 100sccm 내지 약 3,000sccm, 바람직하게는 약 200sccm 내지 약 2,000sccm, 및 보다 바람직하게는 약 500sccm 내지 약 1,500sccm 범위내의 유량을 갖는다. 일 실시예에서, 실란은 약 1,500sccm의 유량을 갖는 실리콘 전구체로 이용된다. 또 다른 실시예에서, 디실란은 약 1,200sccm의 유량을 갖는 실리콘 전구체로 이용된다. 기판은 약 0.1초 내지 약 120초, 바람직하게는 약 1초 내지 약 60초, 보다 더 바람직하게는 약 5초 내지 약 30초 범위내의 시간 주기 동안 코발트 전구체 가스 및 실리콘 전구체 가스를 함유하는 증착 가스에 노출된다.
프로세스는 증착 프로세스 동안 플라즈마를 점화시킴으로써 플라즈마-강화될 수 있다. 플라즈마 소스는 CVD 챔버 외측에 위치된 RPS 또는 CVD 챔버 내부의 인시튜 플라즈마일 수 있다. 코발트 전구체 가스 및 실리콘 전구체 가스를 함유하는 프로세스 가스는 펄스형 CVD 프로세스 동안 CVD 챔버에 정화 가스와 함께 또는 정 화 가스 없이 순차적으로 펄싱될 수 있다. 일례로, 기판은 예정된 온도로 가열되며 전구체들은 열적 CVD 프로세스 동안 코발트 실리사이드 물질을 형성하도록 반응한다. 또 다른 예로, 프로세스 가스가 프로세스 챔버에 펄싱되고 기판이 프로세스 가스의 펄스들에 노출되는 동안 플라즈마는 점화된채 유지될 수 있다. 선택적으로, 또 다른 실시예에서, 프로세스 가스가 프로세스 챔버에서 고정 가스(steady gas)를 유지하고 기판이 프로세스 가스의 흐름에 노출되는 동안 플라즈마 점화가 펄싱될 수 있다.
또 다른 실시예에서, CVD 프로세스, PE-CVD 프로세스 또는 펄스형 PE-CVD 프로세스 동안 금속성 코발트 물질을 형성하기 위해 기판은 환원제(reducing agent) 및 코발트 전구체 가스에 동시에 노출될 수 있다. 기판은 코발트 전구체의 앰플을 통해 캐리어 가스(예를 들어, 질소 또는 아르곤)를 통과시킴으로써 형성된 코발트 전구체 가스에 노출될 수 있다. 유사하게, 환원제 가스는 환원제 앰플을 통해 캐리어 가스를 통과시킴으로써 형성될 수 있다. 앰플은 프로세스 동안 사용되는 코발트 및 환원제에 따라 가열될 수 있다. 일례로, 코발트 카르보닐 화합물(예를 들어, (CO)xCOyLz) 또는 아미도 코발트 화합물(예를 들어, (R2N)xCO)를 함유하는 앰플이 약 30℃ 내지 약 500℃ 범위내의 온도로 가열될 수 있다. 통상적으로, 코발트 전구체 가스는 약 100sccm 내지 약 2,000sccm, 바람직하게는 약 200sccm 내지 약 1,000sccm, 보다 더 바람직하게는 약 300sccm 내지 약 700sccm, 예를 들어 약 500sccm 범위내의 유량을 갖는다. 코발트 전구체 가스 및 환원제 가스는 증착 가 스를 형성하도록 조합된다. 통상적으로 환원제 가스는 약 100sccm 내지 약 3,000sccm, 바람직하게는 약 200sccm 내지 약 2,000sccm, 보다 더 바람직하게는 약 500sccm 내지 약 1,500sccm 범위내의 유량을 갖는다. 일례로, 수소는 약 2,000sccm의 유량을 갖는 환원제로 이용된다. 또 다른 예에서, 디보란은 약 800sccm의 유량을 갖는 환원제로 이용된다. 기판은 약 0.1초 내지 약 120초, 바람직하게는 약 1초 내지 약 60초, 보다 더 바람직하게는 약 5초 내지 약 30초 범위내의 시간 기간 동안 코발트 전구체 가스 및 환원제 가스를 함유하는 증착 가스에 노출된다.
프로세스는 증착 프로세스 동안 플라즈마를 점화시킴으로써 플라즈마 강화될 수 있다. 플라즈마 소스는 CVD 챔버의 외측에 배치된 RPS 또는 CVD 챔버 내의 인시튜 플라즈마 소스일 수 있다. 코발트 전구체 가스 및 환원제 가스를 함유하는 프로세스 가스는 펄스형 CVD 프로세스 동안 CVD 챔버로 정화 가스와 함께 또는 정화 가스 없이 순차적으로 펄싱될 수 있다. 일례로, 기판은 예정된 온도로 가열되고 전구체들은 열적 CVD 프로세스 동안 금속성 코발트 물질을 형성하도록 반응한다. 또 다른 예에서, 프로세스 가스가 프로세스 챔버에 펄싱되고 기판이 프로세스 가스의 펄스들에 노출되는 동안 플라즈마 점화는 유지될 수 있다. 선택적으로, 다른 예에서, 프로세스 가스가 프로세스 챔버에서 고정 가스(steady gas)를 유지하고 기판이 프로세스 가스의 흐름에 노출되는 동안 플라즈마 점화가 펄싱될 수 있다.
또 다른 예에서, 코발트 실리사이드 물질은 기상 증착 프로세스 동안 실리콘-함유 기판 표면상에 증착되며 또 다른 기상 증착 프로세스에 의해 그위에 금속성 코발트 물질이 증착된다. 바람직하게, 코발트 실리사이드 물질 및 금속성 코발트 물질은 동일한 CVD 챔버 내에서 증착된다. 일 면에서, 코발트 실리사이드층은 코발트 전구체와 실리콘 전구체를 CVD 프로세스 동안 동시에 흘려보냄으로써 증착된다. 이후, CVD 챔버로의 실리콘 전구체 흐름은 중단되며 코발트 전구체의 흐름은 지속되고 금속성 코발트 물질이 코발트 실리사이드 물질상에 증착된다. 환원제, 이를 테면 수소가 코발트 전구체와 함께 동시에 흐를 수 있다. 선택적으로, 코발트 전구체는 CVD 프로세스 동안 열적 분해 프로세스 또는 플라즈마 프로세스에 의해 감소될 수 있다.
본 발명에서 개시되는 증착 프로세스들(예를 들어, CVD 또는 ALD)에 의해 코발트-함유 물질들(예를 들어, 코발트 실리사이드 또는 금속성 코발트)을 형성하는데 적합한 코발트 전구체들은 코발트 카르보닐 착물들(complexes), 코발트 아미디네이트 화합물들, 코발토센 화합물들, 코발트 디에닐 착물들, 코발트 니트로실 착물들, 이들의 유도체들, 이들의 착물들, 이들의 플라즈마, 또는 이들의 조합물들을 포함한다.
일 실시예에서, 코발트 카르보닐 착물들은 바람직한 코발트 전구체일 수 있다. 코발트 카르보닐 착물들은 일반 화학식 (CO)xCOyLz를 가지며, 여기서 X는 1 , 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 또는 12일 수 있으며, Y는 1, 2, 3, 4, 또는 5일 수 있으며, Z는 1, 2, 3, 4, 5, 6, 7, 또는 8일 수 있다. 그룹 L이 없는 경우, 하나의 리간드 또는 동일하거나 상이할 수 있는 다중 리간드들일 수 있으며, 시클로 펜타디에닐, 알킬시클로펜타디에닐(예를 들어, 메틸시클로펜타디에닐 또는 펜타메틸시클로펜타디에닐), 펜타디에닐, 알킬펜타디에닐, 시클로부타디에닐, 부타디에닐, 에틸렌 아릴(또는 프로필렌), 알켄, 디알켄, 알킨, 아세틸렌, 비틸아세틸렌(bytylacetylene), 니트로실, 암모니아, 이들의 유도체들, 이들의 착물들, 이들의 플라즈마, 또는 이들의 조합물이 포함된다. 일부 예시적인 코발트 카르보닐 착물들은 시클로펜타디에닐 코발트 비스(카르보닐)(CpCo(CO)2), 트리카르보닐 알릴 코발트((CO)3Co(CH2CH=CH2)), 디코발트 헥사카르보닐 비틸아세틸렌(CCTBA, (CO)6CO2(HC≡CtBU)), 디코발트 헥사카르보닐 메틸비틸아세틸렌((CO)6Co2(MeC≡CtBU)), 디코발트 헥사카르보닐 펜닐아세틸렌((CO)6Co2(HC≡CPh)), 헥사카르보닐 메틸페닐아세틸렌((CO)6Co2(MeC≡CPh)), 디코발트 헥사카르보닐 메틸아세틸렌((CO)6Co2(HC≡CMe)), 디코발트 헥사카르보닐 디메틸아세틸렌((CO)6Co2(MeC≡CMe)), 이들의 유도체들, 이들의 착물들, 이들의 플라즈마 또는 이들의 조합물들을 포함한다.
또 다른 실시예에서, 코발트 아미디네이트(amidinates) 또는 코발트 아미도 착물들은 바람직한 코발트 전구체일 수 있다. 코발트 아미도 착물들은 일반 화학식 (RR'N)xCo를 가지며, 여기서 X는 1, 2, 또는 3일 수 있으며, R 및 R'는 독립적으로 수소, 메틸, 에틸, 프로필, 부틸, 알킬, 실릴, 알킬실릴, 이들의 유도체들, 또는 이들의 조합물들이다. 일부 예시적인 코발트 아미도 착물들은 비스(디(부틸디 메틸실릴)아미도) 코발트(((BuMe2Si)2N)2Co), 비스(디(에틸디메틸실릴)아미도) 코발트(((EtMe2Si)2N)2Co), 비스(디(프로필디메틸실릴)아미도) 코발트(((PrMe2Si)2N)2Co), 비스(디(트리메틸실릴)아미도) 코발트(((Me3Si)2N)2Co), 트리스(디(트리메틸실릴)아미도) 코발트(((Me3Si)2N)3Co), 이들의 유도체들, 이들의 착물들, 이들의 플라즈마, 또는 이들의 조합물들을 포함한다.
다른 예시적인 코발트 전구체들은 메틸시클로펜타디에닐 코발트 비스(카르보닐)(MeCpCo(CO)2), 에틸시클로펜타디에닐 코발트 비스(카르보닐)(EtCpCo(CO)2), 펜타메틸시클로펜타디에닐 코발트 비스(카르보닐)(Me5CpCo(CO)2), 디코발트 옥타(카르보닐)(Co2(CO)8), 니트로실 코발트 트리스(카르보닐)((ON)Co(CO)3), 비스(시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트 (시클로헥사디에닐), 시클로펜타디에닐 코발트 (1,3-헥사디에닐), (시클로부타디에닐) 코발트 (시클로펜타디에닐), 비스(메틸시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트 (5-메틸시클로펜타디에닐), 비스(에틸렌) 코발트 (펜타메틸시클로펜타디에닐), 코발트 테트라카르보닐 요오드화물(iodide), 코발트 테트라카르보닐 트리클로실란, 카르보닐 클로라이드 트리스(트리메틸포스핀) 코발트, 코발트 트리카르보닐-하이드로트리부틸포스핀, 아세틸렌 디코발트 헥사카르보닐, 아세틸렌 디코발트 펜타카르보닐 트리에틸포스핀, 이들의 유도체들, 이들의 착물들, 이들의 플라즈마, 또는 이들의 조합물들을 포함한다.
코발트-함유 물질들(예를 들어, 코발트 실리사이드)를 본 발명에 개시되는 증착 프로세스들(예를 들어, CVD 또는 ALD)에 의해 형성하는데 있어 적절한 실리콘 전구체들은 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 디메틸실란(SiC2H8), 메틸실란(SiCH6), 에틸실란(SiC2H8), 클로로실란(ClSiH3), 디클로로실란(Cl2SiH2), 테트라클로로실란(Cl4Si), 헥사클로로디실란(Si2Cl6), 이들의 플라즈마, 이들의 유도체들 또는 이들의 조합물들을 포함한다.
본 발명에 개시된 프로세스들에 의해 코발트-함유 물질들(예를 들어, 코발트 실리사이드 또는 금속성 코발트)를 형성하는데 유용한 환원제들을 포함하는 다른 적절한 반응물들은 수소(예를 들어, H2 또는 원자-H), 원자-N, 암모니아(NH3), 히드라진(N2H4), 보란(BH3), 디보란(B2H6), 트리보란, 테트라보란, 펜타보란, 트리에틸보란(Et3B), 포스핀(PH3), 이들의 유도체들, 이들의 플라즈마 또는 이들의 조합물들을 포함한다.
코발트 전구체의 펄스들에 대한 시간 간격은 다수의 요인들, 이를 테면 예를 들어, 사용되는 프로세스 챔버, 결합되는 진공 시스템의 볼륨 용량(volume capacity) 및 ALD 프로세스 동안 사용되는 반응물의 휘발성/반응성에 따라 변한다. 예를 들어, (1) 대용량(large-volume) 프로세스 챔버는 보다 긴 펄스 시간을 요구하는 프로세스 조건들 이를 테면, 예를 들어 캐리어/정화 가스 흐름 및 온도를 안정화시키는데 보다 긴 시간을 유도할 수 있다; (2) 프로세스 가스에 대해 보다 낮 은 유량은 보다 긴 펄스 시간을 요구하는 프로세스 조건들을 안정화시키기 위해 보다 긴 시간을 유도할 수 있다; 그리고 (3) 보다 낮은 챔버 압력은 프로세스 가스를 프로세스 챔버로부터 보다 빠르게 배기되어 보다 긴 펄스 시간을 요구한다는 것을 의미한다. 일반적으로, 프로세스 조건들은 코발트 전구체의 적어도 단층(monolayer)이 기판상에 흡착될 수 있게 코발트 전구체의 펄스가 충분한 양의 전구체를 제공하도록 선택되는 것이 바람직하다. 이후, 챔버에 남아있는 과잉 프로세스 코발트 전구체는 진공 시스템과 조합되어 일정한 캐리어 가스 스트림에 의해 프로세스 챔버로부터 제거될 수 있다.
코발트 전구체 및 반응물 가스의 펄스들 각각에 대한 시간 간격은 동일한 기간을 가질 수 있다. 즉 코발트 전구체의 펄스 기간은 반응물 가스의 펄스 기간과 동일할 수 있다. 이러한 실시예에 대해, 코발트 전구체의 펄스에 대한 시간 간격(T1)은 반응물 가스의 펄스에 대한 시간 간격(T2)과 같다.
선택적으로, 코발트 전구체와 반응물 가스 각각에 대한 시간 간격은 상이한 기간을 가질 수 있다. 즉, 코발트 전구체의 펄스 기간은 반응물 가스의 펄스 기간 보다 짧거나 길 수 있다. 이러한 실시예에 대해, 코발트 전구체의 펄스에 대한 시간 간격(T1)은 반응물 가스의 펄스에 대한 시간 간격(T2)과 상이하다.
또한, 코발트 전구체와 반응물 가스 각각의 펄스들 사이에서 비펄싱(non-pulsing) 기간은 동일한 기간을 가질 수 있다. 즉, 코발트 전구체의 각각의 펄스와 반응물 가스의 각각의 펄스 사이에서 비펄싱 주기 기간은 동일하다. 이러한 실 시예에 대해, 코발트 전구체의 펄스와 반응물 가스의 펄스 사이의 비펄싱 시간 간격(T3)은 반응물 가스의 펄스와 코발트 전구체의 펄스 사이의 비펄싱 시간 간격(T4)과 동일하다. 비펄싱 시간 주기들 동안에는, 일정한 캐리어 가스 스트림만이 프로세스 챔버에 제공된다.
선택적으로, 코발트 전구체 및 반응물 가스의 각각의 펄스들 사이의 비펄싱 기간들은 상이한 기간을 가질 수 있다. 즉, 코발트 전구체 각각의 펄스와 반응물 가스의 각각의 펄스 사이의 비펄싱 기간의 주기는 반응물 가스와 코발트 전구체 각각의 펄스 사이의 비펄싱 주기 기간보다 짧거나 길 수 있다. 이러한 실시예에 대해, 코발트 전구체의 펄스와 반응물 가스의 펄스 간의 비펄싱 시간 간격(T3)은 반응물 가스의 펄스와 코발트 전구체의 펄스 간의 비펄싱 시간 간격(T4)과 상이하다. 비펄싱 시간 주기들 동안, 단지 일정한 캐리어 가스 스트림만이 프로세스에 챔버에 제공된다.
부가적으로, 코발트 전구체, 반응물 가스 각각의 펄스에 대한 시간 간격들 및 각각의 증착 주기 동안 이들 사이에서의 비펄싱 주기들은 동일한 기간을 가질 수 있다. 이러한 실시예에 대해, 코발트 전구체에 대한 시간 간격(T1), 반응물 가스에 대한 시간 간격(T2), 코발트 전구체의 펄스와 반응물 가스의 펄스 간의 비펄싱 시간 간격(T3) 및 반응물 가스의 펄스와 코발트 전구체의 펄스 간의 시간 간격(T4) 각각은 각각의 증착 주기 동안 동일한 값을 갖는다. 예를 들어, 제 1 증착 주 기(C1)에서, 코발트 전구체의 펄스에 대한 시간 간격(T1)은 순차적인 증착 주기들(C2....Cn)에서 코발트 전구체의 펄스에 대한 시간 간격(T1)과 동일한 기간을 갖는다. 유사하게, 제 1 증착 주기(C1)에서 반응물 가스의 각각의 펄스의 기간 및 코발트 전구체와 반응물 가스의 펄스 사이에서의 비펄싱 기간들은 각각, 순차적인 증착 주기들(C2....Cn)에서 코발트 전구체와 반응물 가스의 펄스 사이에서의 피펄싱 기간들과 같다.
선택적으로, 코발트 전구체, 반응물 가스의 적어도 하나의 펄스에 대한 시간 간격들 및 코발트-함유 물질 증착 프로세스의 하나 이상의 증착 주기에 대해 이들 사이의 비펄싱 주기들은 상이한 기간을 가질 수 있다. 이러한 실시예에 대해, 코발트 전구체의 펄스들에 대한 시간 간격들(T1), 반응물 가스의 펄스들에 대한 시간 간격들(T2), 코발트 전구체의 펄스와 반응물 가스 간의 비펄싱 시간 간격들(T3) 및 반응물 가스와 코발트 전구체의 펄스들 간의 비펄싱 시간 간격들(T4)중 하나 이상은 주기적인 증착 프로세스의 하나 이상의 증착 주기들에 대해 상이한 값들을 가질 수 있다. 예를 들어, 제 1 증착 주기(C1)에서, 코발트 전구체의 펄스 동안 시간 간격(T1)은 순차적인 증착 주기들(C2....Cn)에서 코발트 전구체의 펄스에 대한 하나 이상의 시간 간격(T1) 보다 길거나 짧을 수 있다. 유사하게, 제 1 증착 주기(C1)에서 반응물 가스의 펄스들의 기간들 및 코발트 전구체와 반응물 가스의 펄스 간의 비펄싱 기간들은 순차적인 증착 주기들(C2....Cn)에서 반응물 가스의 각각의 펄스의 기간 및 코발트 전구체와 반응물 가스의 펄스 사이에서 비펄싱 기간들과 동일하거나 상이할 수 있다.
일부 실시예들에서, 캐리어 가스 또는 정화 가스의 연속적인 흐름은 펄싱과 비펄싱의 기간들을 교번함으로써 변조되는 프로세스 챔버에 제공될 수 있고, 펄싱 기간들은 캐리어/정화 가스 스트림과 함께 코발트 전구체와 반응물 가스 사이에서 교번되는 반면, 비펄싱 기간들은 캐리어/정화 가스 스트림만을 포함한다.
CVD 또는 ALD 를 이용한 주기적 프로세스에 의한 코발트-함유 물질들
또 다른 실시예에서, 코발트-함유 물질들은 증착 프로세스 및 플라즈마 처리 프로세스에 기판을 순차적으로 노출하는 주기적 프로세스에 의해 형성될 수 있다. 소크(soak) 프로세스 및 정화 단계들이 주기적 프로세스에 포함될 수도 있다. 일 실시예에서, 주기적 프로세스의 단일 주기는 기판을 증착 가스에 노출하는 단계, 프로세스 챔버를 정화하는 단계, 기판을 플라즈마 처리에 노출하는 단계, 프로세스 챔버를 선택적으로 정화하는 단계, 기판을 소크 프로세스에 노출하는 단계, 및 프로세스 챔버를 정화하는 단계를 포함한다. 또 다른 실시예에서, 주기적 프로세스의 단일 주기는 기판을 증착 가스에 노출하는 단계, 프로세스 챔버를 정화하는 단계, 기판을 플라즈마 처리에 노출하는 단계 및 프로세스 챔버를 정화하는 단계를 포함할 수 있다. 주기적 프로세스는 하나의 주기 이후 중단될 수 있으나, 통상적 으로는 예정된 두께의 코발트-함유 물질이 기판상에 증착될 때까지 여러번 수행된다.
도 20은 코발트 실리사이드 물질과 같은 코발트-함유 물질을 형성하기 위해 이용될 수 있는 프로세스(2000)의 흐름도를 나타낸다. 일 실시예에서, 프로세스(2000)는 코발트 실리사이드 물질을 형성하기 위해 기판을 증착 가스에 노출하는 단계(단계 2010), 증착 챔버를 정화하는 단계(단계 2020), 기판을 플라즈마 처리 프로세스에 노출하는 단계(단계 2030), 선택적으로 증착 챔버를 정화하는 단계(단계 2040), 기판을 소크 프로세스에 노출하는 단계(단계 2050), 증착 챔버를 정화하는 단계(단계 2060), 및 예정된 두께의 코발트 실리사이드 물질이 기판상에 형성되었는지를 결정하는 단계(단계 2070)를 포함한다. 단계들(2010-2070()의 주기는 코발트 실리사이드 물질이 예정된 두께를 갖게 형성되지 않는 경우 반복될 수 있다. 선택적으로, 프로세스(2000)는 코발트 실리사이드 물질이 예정된 두께를 갖게 형성되면 중단될 수 있다.
도 21은 금속성 코발트 물질과 같은 코발트-함유 물질들을 형성하는데 이용될 수 있는 프로세스(2100)의 흐름도를 나타낸다. 일 실시예에서, 프로세스(2100)는 금속성 코발트 물질을 형성하기 위해 기판을 증착 가스에 노출하는 단계(단계 2110), 증착 챔버를 정화하는 단계(단계 2120), 기판을 플라즈마 처리 프로세스에 노출하는 단계(단계 2130), 증착 챔버를 정화하는 단계(단계 2140), 및 예정된 두께의 금속성 코발트 물질이 기판상에 형성되었는지를 결정하는 단계(단계 2150)를 포함한다. 단계들(2110-2150)의 주기는 금속성 코발트 물질이 예정된 두께로 형성 되지 않는 경우 반복될 수 있다. 선택적으로, 프로세스(2100)는 금속성 코발트 물질이 예정된 두께로 형성되는 경우 중단될 수 있다.
도 22는 코발트 실리사이드 물질과 같은 코발트-함유 물질들을 형성하는데 이용될 수 있는 프로세스(2200)의 흐름도를 나타낸다. 일 실시예에서, 프로세스(2200)는 선택적으로 기판을 예비-처리 프로세스에 노출하는 단계(단계 2210), 기판을 실리콘-함유 환원 가스에 노출하는 단계(단계 2220), 기판을 수소 플라즈마 및 실리콘-함유 환원 가스에 노출하는 단계(단계 2230), 플라즈마 없이 실리콘-함유 환원 가스에 기판을 노출하는 단계(단계 2240), 기판을 코발트 전구체 및 실리콘-함유 환원 가스에 노출하는 단계(단계 2250), 및 예정된 두께의 코발트 실리사이드 물질이 기판상에 형성되었는지를 결정하는 단계(단계 2260)를 포함한다. 단계들(2210-2260)의 주기는 코발트 실리사이드 물질이 예정된 두께로 형성되지 않는 경우 반복될 수 있다. 선택적으로, 코발트 실리사이드 물질이 예정된 두께로 형성되면 프로세스(2200)는 중단될 수 있다. 일 실시예에서, 단계(2270) 동안, 기판은 선택적으로 예비-처리, 이를 테면 열적 어닐링 프로세스 또는 플라즈마 프로세스에 노출될 수 있다.
프로세스(2200)의 일 실시예에서, 수소 플라즈마 및 코발트 전구체가 프로세스 챔버에 순차적으로 펄싱되는 동안 실리콘-함유 환원 가스가 프로세스 챔버에 연속적으로 유입될 수 있다. 일예에서, 도 23은 코발트 실리사이드 증착 프로세스, 이를 테면 프로세스(2200) 동안 다양한 화학 종들 또는 화학적 전구체들에 대한 타이임 시퀀스의 그래프를 나타낸다. 실리콘 전구체를 함유하며 캐리어 가스(예를 들어, H2 또는 Ar)을 함유할 수 있는 실리콘-함유 환원 가스는 증착 주기의 초기 시간(t0)에서 제 1 증착 주기의 최종 시간(t4)으로 그리고 제 1 증착 주기의 최종 시간(t8)으로의 시간 주기 동안 유지되는 것으로 도시된다. 실리콘-함유 환원 가스는 정화 가스 뿐만 아니라 소크 가스로서 이용될 수 있다. 기판이 실리콘-함유 환원 가스에 노출되는 동안, 수소 플라즈마 및 코발트 전구체는 프로세스 챔버에 순차적으로 펄싱되어 기판에 노출된다. 예를 들어, 기판은 t0-t1, t2-t3, t4-t5 및 t6-t7 사이에서는 실리콘-함유 환원 가스에만 노출되고, t1-t2 및 t5-t6 사이에서는 수소 플라즈마에 노출되고, t3-t4 및 t7-t8 사이에서는 코발트 전구체에만 노출된다.
기판은 t0-t1, t2-t3, t4-t5, 또는 t6-t7의 시간 범위 동안 실리콘-함유 환원 가스에 노출될 수 있으며, 각각의 시간 범위들은 약 0.5초 내지 약 10초, 바람직하게는 약 1 초 내지 약 5초, 보다 바람직하게는 약 2초 내지 약 4초 범위 내의 시간 주기 동안 지속될 수 있다. 기판은 t1-t2 또는 t5-t6 시간 범위 동안 수소 플라즈마에 노출될 수 있으며, 각각의 시간 범위는 약 0.5초 내지 약 10초, 바람직하게 약 1초 내지 약 5초, 보다 더 바람직하게는 약 2초 내지 약 3초 범위 내의 시간 주기 동안 지속될 수 있다. 기판은 t3-t4 및 t7-t8 사이의 시간 범위 동안 코발트 전구체에 노출될 수 있으며, 각각의 시간 범위는 약 0.5초 내지 약 10초, 바람직하게는 약 1초 내지 약 5초, 보다 더 바람직하게는 약 2초 내지 약 3초 범위 내의 시간 주 기 동안 지속될 수 있다.
일 실시예에서, 프로세싱 챔버 내에서 예정된 온도로 기판을 가열하는 단계, 코발트 실리사이드층을 증착하기 위해 증착 주기를 수행함으로써 기판상에 코발트 실리사이드 물질을 형성하는 단계, 및 다수의 코발트 실리사이드층들을 형성하기 위해 증착 주기를 반복하는 단계를 포함하는, 기판상에 코발트-함유 물질을 형성하는 방법이 제공된다. 일 면에서, 증착 주기는 코발트 전구체와 플라즈마에 기판을 순차적으로 노출하면서 실리콘-함유 환원 가스에 기판을 노출하는 단계를 포함한다. 또 다른 면에서, 증착 주기는 실리콘-함유 환원 가스를 포함하는 가스 흐름에 기판을 노출하는 단계, 및 코발트 전구체 및 플라즈마에 기판을 순차적으로 노출하는 단계를 포함하며, 코발트 전구체는 선택적으로 플라즈마가 점화되는 동안 실리콘-함유 환원 가스를 포함하는 가스 흐름에 부가된다. 또 다른 면에서, 증착 주기는 기판을 실리콘-함유 환원 가스에 노출하는 단계, 플라즈마를 점화하는 단계 및 플라즈마 및 실리콘-함유 환원 가스에 기판을 노출하는 단계, 코발트 전구체 및 실리콘-함유 환원 가스에 기판을 노출하는 단계 및 코발트 전구체 노출을 중단하는 단계 및 기판을 실리콘-함유 환원 가스에 노출하는 단계를 포함한다.
예를 들어, 기판은 제 1초 내지 약 10초, 바람직하게 약 2 초 내지 약 5초 범위내에서 제 1 시간 주기(t3-t4 또는 t7-t8) 동안 실리콘-함유 환원 가스 및 코발트 전구체에 노출될 수 있다. 기판은 제 1초 내지 약 10초, 바람직하게 약 2 초 내지 약 5초 범위내에서 제 2 시간 주기(t1-t2 또는 t5-t6) 동안 실리콘-함유 환원 가스 및 플라즈마에 노출될 수 있다. 기판은 제 1초 내지 약 10초, 바람직하게 약 2 초 내지 약 4초 범위내에서 제 3 시간 주기(t0-t1 또는 t4-t5) 동안 코발트 전구체 노출 이후 그리고 플라즈마 노출 이전에 실리콘-함유 환원 가스에 노출될 수 있다. 또한, 기판은 제 1초 내지 약 10초, 바람직하게 약 2 초 내지 약 4초 범위내에서 제 4 시간 주기(t2-t3 또는 t6-t7) 동안 플라즈마 노출 이후 그리고 코발트 전구체 노출 이전에 실리콘-함유 환원 가스에 노출될 수 있다.
도 25A-25B는 본 발명의 실시예에 개시된 것처럼, 코발트 실리사이드 증착 프로세스의 상이한 스테이지들 동안 기판(2500)의 개략적 단면도들을 나타낸다. 기판(2500)(도 25A)은 표면(2510) 상에 교번식으로 적층된 다수의 코발트-실리콘층들(2520) 및 실릴층들(2530)을 포함한다. 표면(2510)은 유전체 물질들, 배리어 물질들, 전도성 물질들을 포함하는 다양한 상이한 물질들의 표면일 수 있으나, 바람직하게는 기판 표면과 같은 실리콘-함유 표면이다. 차후 열적 어닐링 프로세스는, 코발트 실리사이드층들(2520) 및 실릴층들(2530)은 기판(2500)(도 25B)상에 형성된 코발트 실리사이드 물질(2540)로 변형된다.
본 발명에 개시된 것처럼 코발트 실리사이드층들(2520) 및 실릴층들(2530)의 선택적으로 적층될 층들은 ALD 프로세스 또는 CVD 프로세스에 의해 형성될 수 있다. 코발트 실리사이드층들(2520)은 ALD 프로세스 또는 PE-ALD 프로세스 동안 코발트 전구체 및 실리콘 전구체에 기판을 순차적으로 노출함으로써 형성될 수 있다. 선택적으로, 코발트 실리사이드층들(2520)은 CVD 프로세스 또는 PE-CVD 프로세스 동안 코발트 전구체 및 실리콘 전구체에 기판을 순차적으로 노출함으로써 형성된다.
일 실시예에서, 코발트층들(2520)은 약 0.5 이상, 바람직하게는 약 1이상, 보다 바람직하게는 약 1 내지 약 2의 범위 내의 실리콘/코발트 원자 비율을 포함할 수 있다. 따라서, 코발트 실리사이드층들(2520)은 CoSix의 화학식을 갖는 코발트 실리사이드를 포함할 수 있으며, x는 약 0.5 내지 약 2 범위, 바람직하게는 약 1 내지 약 2 범위 이내일 수 있다. 그러나 또 다른 실시예에서, 코발트 실리사이드층들(2520)은 약 1 이하, 이를 테면 약 0.1 내지 약 1 이내의 범위, 바람직하게는 약 0.5 내지 약 1 이내의 범위와 같은 실리콘/코발트 원자 비율을 포함할 수 있다. 따라서, 코발트 실리사이드층들(2520)은 CoSix의 화학식을 갖는 코발트 실리사이드를 포함할 수 있으며, x는 약 0.1 내지 약 1, 바람직하게는 약 0.5 내지 약 1 범위 이내일 수 있다.
코발트 실리사이드의 열역학적 특성으로 인해, 약 1 이하의 실리콘/코발트 원자 비율은 코발트 실리사이드가 예정된 온도 및 시간으로 가열되고 이용가능한 실리콘 소스에 노출될 때 바람직한 것으로 여겨진다. 이후, 약 1 이상, 이를 테면 약 2에 이르는 실리콘/코발트 원자 비율이 코발트 실리사이드 물질에 대해 얻어진다.
실릴층들(2530)은 ALD 프로세스 또는 CVD 프로세스 이전에, 동안에 또는 이후에 형성될 수 있다. 실릴층(2530)은 소크 프로세스 또는 처리 프로세스 동안 실리콘-함유 환원 가스에 기판을 노출함으로써 형성될 수 있다. 시릴층(2530)은 실 리콘 수소 결합을 함유한다.
기판(2500)은 코발트 실리사이드 물질(2540)을 형성하는 동안 열적 어닐링 프로세스, 플라즈마 프로세스, 또는 열절 어닐링 프로세스 및 플라즈마 프로세스 모두에 노출될 수 있다. 일 실시예에서, 코발트 실리사이드 물질(2540)은 기판을 어닐링 프로세스, 이를 테면 약 500℃ 이상의 온도, 바람직하게는 약 550℃ 이상의 온도, 이를 테면 약 650℃ 내지 약 750℃ 이상의 범위내 온도에서의 RTP에 노출함으로써 형성될 수 있다. 어닐링 프로세스 동안, RTP 챔버는 질소 가스, 아르곤, 수소 또는 이들의 조합물을 포함할 수 있다. 또 다른 실시예에서, 코발트 실리사이드 물질(2540)은 약 5초 이상, 바람직하게는 약 10초 이상, 보다 더 바람직하게는 약 20초 이상의 시간 기간 동안 수소 플라즈마에 기판(2500)을 노출함으로써 형성될 수 있다. 플라즈마는 약 800와트 내지 약 1,200와트 범위 내의 전력을 가질 수 있다. 일례로, 기판(2500)은 약 20초 동안 약 1,000와트의 전력 설정치를 갖는 수소 플라즈마에 노출된다. 수소 플라즈마는 수소 가스(H2)를 함유하며 또한 질소 가스(N2), 아르곤, 또는 이들의 혼합물을 포함할 수 있다.
일 실시예에서, 코발트 실리사이드 물질(2540)은 약 0.5 이상, 바람직하게는 약 1 이상, 보다 더 바람직하게는 약 1 내지 약 2의 범위 내의 실리콘/코발트 원자 비율을 포함할 수 있다. 따라서, 코발트 실리사이드 물질(2540)은 CoSix의 화학식을 갖는 코발트 실리사이드를 포함할 수 있으며, x는 약 0.5 내지 약 2의 범위, 바람직하게는 약 1 내지 약 2의 범위 이내일 수 있다.
프로세스(2200)를 포함하는 본 발명에 개시된 몇 가지 프로세스들에 의해 구현되는 장점중 하나는 실리콘-함유 물질들, 이를 테면 기판 또는 다른 실리콘 표면으로부터의 실리콘 부식 방지에 있다. 특히 기판으로부터의 실리콘 부식은 실리콘-함유 물질 내에 보이드들이 형성으로 인해 접합부 누설을 야기시켜 결국 소자 결함을 야기시킬 수 있다. 일부 실시예에서, 코발트 실리사이드층들(2520)은 CoSix의 화학식을 가지며, x는 약 0.1 내지 약 1 범위 이내일 수 있다. 코발트 실리사이드 물질(2540)을 형성하는 동안, 코발트 실리사이드층들(2520) 각각의 사이에 실리콘 소스, 즉 실릴층들(2530)의 이용으로 인해, 실리콘 원자들은 실리콘 표면, 이를 테면 표면(2510) 대신 실릴층들(2530)로부터 소모된다. 따라서, 실리콘-풍부 코발트 실리사이드 물질(2530)(예를 들어, CoSix, x는 약 1 내지 약 2 범위 이내일 수 있음)이 매우 적게 또는 실리콘을 표면(2510)으로부터 뽑아내지 않으면서 형성될 수 있다.
코발트-함유 물질에 대한 두께는 제조되는 소자 구조물에 따라 변한다. 코발트-함유 물질은 예정된 두께가 단계들(2070, 2150, 2260) 마다 달성될 때까지 기판상에서 형성될 수 있다. 주기적 프로세스는 약 2Å/cycle 내지 약 50Å/cycle, 바람직하게는 약 3Å/cycle 내지 약 30Å/cycle, 보다 더 바람직하게는 약 5Å/cycle 내지 약 20Å/cycle, 예를 들면 약 8Å/cycle의 범위 내의 속도로 기판 상에 코발트-함유 물질을 형성 또는 증착할 수 있다. 일 실시예에서, 코발트 실리사이드 물질 두께는 약 300Å 미만, 바람직하게는 약 5Å 내지 약 200Å, 보다 바람직하게는 약 10Å 내지 약 100Å, 보다 더 바람직하게는 15Å 내지 약 50Å, 보다 더 바람직하게는 약 25Å 내지 약 30Å 범위 이내일 수 있다. 금속성 코발트 물질은 약 5Å 내지 약 300Å, 바람직하게는 약 10Å 내지 약 100Å, 보다 바람직하게는 약 20Å 내지 약 70Å, 보다 더 바람직하게는 약 40Å 내지 약 50Å 범위 내, 예랄 들면 약 45Å의 두께를 가질 수 있다.
일반적으로, 기판은 약 1 초 내지 약 60초, 바람직하게는 약 2초 내지 약 20초, 보다 바람직하게는 3초 내지 약 10초, 예를 들면 약 5초의 시간 주기 동안 증착 가스에 노출될 수 있다.
플라즈마는 프로세스 챔버로부터, 이를 테면 RPS 시스템에 의해 외부에서 발생되거나, 또는 플라즈마는 플라즈마 처리 프로세스 동안, 이를 테면 단계들(2030, 2230, 2410, 2430, 2450, 2610 또는 2630)에서 PE-CVD 챔버와 같은 인시튜 플라즈마 가능 증착 챔버에서 발생될 수 있다. 기판은 약 5 초 내지 약 120초, 바람직하게는 약 10초 내지 약 90초, 보다 바람직하게는 약 15초 내지 약 60초, 예를 들면 약 30초의 시간 주기 동안 플라즈마 처리 프로세스에 노출될 수 있다. 플라즈마는 마이크로파(MW) 주파수 발생기 또는 무선 주파수(RF) 발생기로부터 발생될 수 있다. 바람직한 예에서, 인시튜 플라즈마는 RF 발생기에 의해 발생된다. 증착 챔버는 플라즈마 처리 프로세스 동안 약 0.1Torr 내지 약 80Torr, 바람직하네는 약 0.5Torr 내지 약 10Torr, 보다 바람직하게는 약 1Torr 내지 약 5Torr 범위 내의 압력으로 유지된다. 또한, 챔버 또는 기판은 약 500℃ 미만, 바람직하게는 약 100℃ 내지 약 450℃, 보다 바람직하게는 약 150℃ 내지 약 400℃의 범위 이내, 예를 들면 약 300℃의 온도로 가열될 수 있다.
PE-ALD 프로세스 동안, 플라즈마는 인시튜 플라즈마 프로세스를 위한 증착 챔버 내부에서 점화되거나 또는 선택적으로 외부 소스, 이를 테면 RPS 시스템에 의해 형성될 수 있다. RF 발생기는 약 100kHz 내지 약 60MHz 범위 이내의 주파수로 설정될 수 있다. 일례로, 13.56MHz의 주파수를 갖는 RF 발생기는 약 100와트 내지 약 1000와트, 바람직하게는 약 250 와트 내지 약 600 와트, 보다 바람직하게는 약 300와트 내지 약 500와트 범위 내의 전력 출력을 갖도록 설정될 수 있다. 일례로, 350kHz의 주파수를 갖는 RF 발생기는 약 200와트 내지 약 2000와트, 바람직하게는 약 500와트 내지 약 1500와트, 보다 더 바람직하게는 약 800와트 내지 약 1200와트 범위 이내, 예를 들어, 약 1000와트의 전력 출력을 갖도록 설정될 수 있다. 기판의 표면은 약 0.01 와트/cm2 내지 약 10.0 와트/cm2, 바람직하게 약 0.05 와트/cm2 내지 약 60 와트/cm2의 범위 내에서 표면적 당 전력 값을 가지는 플라즈마에 노출될 수 있다.
일 실시예에서, 기판은 소프 프로세스(단계 2050), 예비-처리 프로세스(단계 2210 또는 2610), 후-처리 프로세스(단계 2270), 처리 프로세스들(단계들 2410, 2430 또는 2450) 동안 소크 프로세스 가스에 노출될 수 있다. 소크 프로세스는 저어도 하나의 환원 가스 및 캐리어 가스를 포함할 수 있다. 일례로, 소크 프로세스는 적어도 하나의 환원 가스, 수소 가스(H2) 및 캐리어 가스를 포함한다. 또 다른 예에서, 기판은 프로세스(2000) 종료 이전에 코발트-함유 물질 상에 실리콘-함유층을 형성하기 위해 실리콘 소크 프로세스에 노출될 수 있다. 일 실시예에서, 플라 즈마는 기판이 소크 프로세스 가스에 노출되는 동안 점화될 수 있다. 실리콘 소크 프로세스는 코발트-함유 물질 증착(단계 2010)과 동일한 챔버에서 인시튜로 수행될 수 있다. 기판은 약 1초 내지 약 60초, 바람직하게 약 2 초 내지 약 30초, 보다 바람직하게는 약 3초 내지 약 20초 예를 들어, 약 5초의 시간 주기 동안 소크 프로세스에 노출될 수 있다. 일례로, 코발트 실리사이드를 함유하는 기판은 약 20초 동안 수소-플라즈마(예를 들어, H2 또는 H2/Ar)에 노출된다.
본 발명에 개시된 것처럼 소크 프로세스(예비-소크 및 후-소크 포함), 처리 프로세스(예비-처리 및 후-처리 포함), 또는 증착 프로세스 동안 기판에 노출될 수 있는 적절한 실리콘-환원 가스들로는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 디메틸실란(SiC2H8), 메틸 실란(SiCH6), 에틸실란(SiC2H8), 클로로실란(ClSiH3), 디클로로실란(Cl2SiH2), 테트라클로로실란(Cl4Si), 헥사클로로디실란(Si2Cl6), 이들의 플라즈마, 이들의 유도체들, 또는 이들의 조합물들이 포함된다. 일 실시예에서, 실란 또는 디실란이 소크 프로세스, 처리 프로세스 또는 증착 프로세스 동안 실리콘-환원 가스로서 바람직하게 이용된다. 본 발명에 개시된 것처럼 소크 프로세스 동안 기판에 노출되며 소크 프로세스 가스에 포함될 수 있는 다른 환원 가스들로는 수소(예를 들어, H2 또는 원자-H), 원자-N, 암모니아(NH3), 히드라진(N2H4), 보란(BH3), 디보란(B2H6), 트리보란, 테트라보란, 펜타보란, 트리에틸보란(Et3B), 포스핀(PH3), 이들의 유도체들, 이들의 플라즈마, 또는 이들의 조합물들 이 포함된다. 캐리어 가스는 인시튜로 또는 엑스시튜(ex situ) 증착 챔버중 하나에서 실리콘-환원 가스와 조합된다. 캐리어 가스는 수소, 아르곤, 질소, 헬륨 또는 이들의 혼합물일 수 있다.
환원 가스, 이를 테면 실리콘-환원 가스는 소크 프로세스 동안 약 500sccm 내지 약 2500sccm, 바람직하게 약 700sccm 내지 약 2000sccm, 보다 바람직하게는 약 800sccm 내지 약 1500sccm 범위 이내, 예를 들어 약 1000sccm의 유량으로 증착 챔버에 주입될 수 있다. 수소 가스는 소크 프로세스 동안 약 500sccm 내지 약 5000sccm, 바람직하게 약 1000sccm 내지 약 4000sccm, 보다 바람직하게는 약 2000sccm 내지 약 3500sccm 범위 이내, 예를 들어 약 3000sccm의 유량으로 증착 챔버에 주입될 수 있다. 캐리어 가스, 이를 테면 아르곤, 질소 또는 헬륨은 소크 프로세스 동안 약 500sccm 내지 약 2500sccm, 바람직하게 약 700sccm 내지 약 2000sccm, 보다 바람직하게 약 800sccm 내지 약 1500sccm 범위 이내, 예를 들어, 약 1000sccm의 유량으로 증착 챔버에 주입될 수 있다. 증착 챔버는 약 100milliTorr 내지 약 300Torr 범위 이내의 챔버 압력을 가질 수 있다. 증착 챔버 또는 기판은 소크 프로세스 동안 약 500℃ 미만, 바람직하게는 약 100℃ 내지 약 450℃, 보다 바람직하게는 약 150℃ 내지 약 400℃ 범위 이내, 예를 들어 약 300℃의 온도로 가열될 수 있다.
선택적 정화 단계들(2020, 2040, 2060, 2140) 동안 증착 프로세스, 플라즈마 처리 프로세스 또는 소크 프로세스 이전에 또는 이후에 정화 가스 또는 캐리어 가스에 기판이 노출되고 증착 챔버가 정화될 수 있다. 정화 단계들(2020, 2040, 2060, 2140)중 임의의 하나가 프로세스들(2000 및 2100) 동안 포함되거나 배제될 수 있다. 선택적 실시예에서, 선택적인 정화 단계들(2220, 2240) 동안 증착 프로세스, 플라즈마 처리 프로세스, 또는 소크 프로세스 이전에 또는 이후에 정화 프로세스 동안 실리콘-함유 환원 가스(예를 들어, SiH4 또는 Si2H6)에 기판이 노출되고 증착 챔버가 정화될 수 있다. 정화 가스 또는 캐리어 가스로는 아르곤, 질소, 수소, 헬륨, 형성 가스 또는 이들의 조합물이 포함될 수 있다. 증착 챔버로 유입되는 정화 가스는 하나의 가스 또는 가스들의 혼합물을 포함할 수 있고 단일 단계 또는 몇 개의 단계에서 주입될 수 있다. 예를 들어, 증착 챔버는 제 1 시간 주기 동안 아르곤 및 수소의 가스 혼합물로 정화된 다음 제 2 시간 주기 동안 수소로 정화될 수 있다. 정화 프로세스의 각각의 단계는 약 0.1초 내지 약 30초, 바람직하게는 약 0.5초 내지 약 10초, 보다 바람직하게는 약 1초 내지 약 5초의 시간 주기, 예를 들어, 약 2초 동안 지속될 수 있다. 정화 가스 또는 캐리어 가스는 정화 프로세스 동안 약 500sccm 내지 약 5000sccm, 바람직하게는 약 1000sccm 내지 약 4000sccm, 보다 더 바람직하게는 2000sccm 내지 약 3500sccm, 범위 이내, 예를 들어, 약 3000sccm의 유량으로 증착 챔버에 주입될 수 있다. 일 실시예에서, 증착 챔버는 약 2초 동안 약 500sccm의 유량의 아르곤 및 약 3000sccm 유량의 수소 가스의 가스 혼합물로 정화될 수 있다. 이후, 증착 챔버는 약 2초 동안 약 3000sccm의 유량의 수소 가스로 정화될 수 있다.
또 다른 실시예에서, 도 24는 선택적으로 기판을 처리 또는 예비세정 프로세 스에 노출하는 단계(단계 2410), 기판상에 코발트 실리사이드 물질을 증착하는 단계(단계 2420), 선택적으로 기판을 처리에 노출하는 단계(단계 2430), 기판상에 금속성 물질을 증착하는 단계(단계 2440), 및 선택적으로 기판을 처리에 노출하는 단계(단계 2450)를 포함하는 프로세스(2400)의 흐름도를 나타낸다. 금속성 물질은 코발트, 니켈, 플래티늄, 팔라듐, 로듐, 이들의 합금들 또는 이들의 조합물들중 적어도 하나의 원소를 포함할 수 있으며 ALD, PE-ALD, CVD, PE-CVD, 펄스형-CVD, PVD, ECP, 무전해 도금, 또는 이들의 유도법을 포함하는 하나의 또는 다수의 증착 프로세스에서 형성 또는 증착될 수 있다. 금속성 물질은 예비-소크 프로세스 또는 후-소크 프로세스 동안 실리콘-함유 환원 가스에 노출될 수 있다. 일부 예들에서, 금속성 물질은 예비-소크 프로세스 또는 후-소크 프로세스 동안 플라즈마 처리에 노출될 수 있다.
또 다른 실시예에서, 도 26은 기판을 예비-처리 또는 예비세정 프로세스에 노출하는 단계(단계 2610), 기판상에 코발트 실리사이드 물질을 증착하는 단계(단계 2620), 기판을 어닐링 프로세스에 노출하는 단계(단계 2630), 기판상에 적어도 하나의 배리어 물질을 증착하는 단계(단계 2640), 기판상에 금속성 콘택 물질을 증착하는 단계(단계 2650), 및 기판을 에칭 프로세스 또는 평탄화 프로세스에 노출하는 단계를 포함하는 프로세스(2600)의 흐름도를 나타낸다. 배리어 물질은 코발트, 탄탈, 탄탈 질화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 질화물, 이들의 합금 또는 이들의 유도체들을 포함할 수 있다. 또한, 배리어 물질은 배리어층들 또는 접착층들의 다중층들, 이를 테면 Ti/TiN, Ta/TaN 또는 W/WN을 포함할 수 있다. 배 리어 물질은 예비-소크 프로세스 또는 후-소크 프로세스 동안 실리콘-함유 환원 가스에 노출될 수 있다. 일부 실시예에서, 배리어 물질은 예비-소크 프로세스 도는 후-소크 프로세스 동안 플라즈마 처리에 노출될 수 있다.
선택적 실시예에서, 실리콘-함유 표면이 노출되도록 기판을 적어도 하나의 예비세정 프로세스에 노출하는 단계, 화학적 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 실리콘-함유 표면상에 금속성 실리사이드 물질을 증착하는 단계, 기판을 어닐링 프로세스에 노출하는 단계, 금속성 실리사이드 물질상에 배리어 물질을 증착하는 단계 및 배리어 물질상에 텅스텐 콘택 물질을 증착하는 단계를 포함하는 금속성 실리사이드 함유 물질을 기판상에 형성하는 방법이 제공된다. 금속성 실리사이드 물질은 코발트, 니켈, 플래튬, 팔라듐, 로듐, 이들의 합금들 또는 이들의 조합물들중 적어도 하나의 원소를 포함할 수 있다. 기판, 금속성 실리사이드 물질 또는 배리어 물질이 예비-소크 프로세스 또는 후-소크 프로세스 동안 실리콘-함유 환원 가스에 노출될 수 있는 예가 제공된다. 일부 예에서, 기판은 예비-소크 프로세스 또는 후-소크 프로세스 동안 플라즈마 처리에 노출될 수 있다. 일례로, 기판은 선택적으로 처리 또는 예비세정 프로세스에 노출될 수 있으며, 금속성 실리사이드 물질은 기판상에 증착되며, 기판은 선택적으로 처리에 노출되며, 금속성 물질 또는 배리어 물질은 금속성 실리사이드 물질 위에 증착될 수 있으며, 기판은 처리에 선택적으로 노출될 수 있다.
실시예 1: 코발트 실리사이드 물질
일례로, 코발트 실리사이드 물질은 열적 CVD 프로세스에 의해 증착될 수 있다. 정화 가스는 증착 챔버의 상이한 부분들을 통해 흐를 수 있다. 이를 테면, 증착 챔버 바닥을 거쳐 정화 가스가 흐르는 바닥 정화 및 에지 링을 거쳐 또 다른 정화 가스가 흐르는 에지 정화를 위해, 적어도 하나의 정화 가스가 증착 챔버 도처에 흐를 수 있다. 예를 들어, 바닥 정화를 위해 증착 챔버의 바닥을 거쳐 약 1000sccm의 유량을 갖는 아르곤이 흐르고 에지 정화를 위해 에지 링을 거쳐 약 100sccm의 유량을 갖는 아르곤이 흐를 수 있다.
기판은 약 350℃ 내지 약 550℃ 범위 이내의 온도로 가열될 수 있고 코발트 전구체를 함유하는 앰플은 약 30℃의 온도로 가열될 수 있다. 기판은 코발트 전구체, 실리콘 전구체, 수소 및 캐리어 가스를 함유하는 증착 가스에 노출될 수 있다. 코발트 전구체는 코발트 카르보닐 화합물(예를 들어, CpCo(CO)2 또는 CCTBA)일 수 있으며, 실리콘 전구체는 실란 또는 디실란일 수 있으며, 캐리어 가스는 아르곤, 질소, 수소 또는 이들의 조합물일 수 있다.
기판은 증착 챔버에서 약 400℃로 가열되며 코발트 전구체 CpCo(CO)2를 함유하는 앰플은 약 30℃로 가열된다. 코발트 전구체 가스를 형성하기 위해 약 500sccm의 유량을 갖는 아르곤 캐리어 가스가 코발트 전구체를 통과한다. 증착 가스는 약 3000sccm의 유량을 갖는 수소 가스 및 약 1000sccm의 유량을 갖는 실란 함유 실리콘 전구체 가스 및 약 1000sccm의 유량을 갖는 아르곤 캐리어 가스와 코발트 전구체 가스를 조합함으로써 형성된다. 기판상에 코발트 실리사이드층이 형성 되도록 약 5초 동안 기판은 증착 가스에 노출된다.
증착 챔버는 약 2초 동안 약 500sccm의 유량을 갖는 아르곤 및 약 3000sccm의 유량을 갖는 수소 가스의 가스 혼합물로 정화된다. 이후, 증착 챔버는 약 2초 동안 약 3000sccm의 유량을 갖는 수소 가스로 정화된다.
기판은 약 30초 동안 수소 플라즈마에 노출된다. 수소 플라즈마는 증착 챔버로 약 3000sccm의 유량을 갖는 수소 가스를 흘려보내고 플라즈마를 점화시킴으로써 형성된다. 플라즈마는 약 1200와트의 전력 출력으로 350kHz 설정치 주파수를 갖는 RF 발생기에 의해 점화된다.
소크 프로세스 동안 기판은 약 10초간 실리콘-환원 가스에 노출된다. 실리콘-환원 가스에는 약 1000sccm의 유량을 갖는 실란, 약 1000sccm의 유량을 갖는 아르곤, 및 약 3000sccm의 유량을 갖는 수소가 포함된다.
차후, 증착 챔버는 제 1 주기를 완료하기 위해 약 2초 동안 약 3000sccm의 유량을 갖는 수소 가스 및 약 1000sccm의 유량을 갖는 아르곤으로 정화된다. 증착된 코발트 실리사이드 두께는 약 8Å이다. 증착 주기는 약 50Å 두께를 갖는 증착된 코발트 실리사이드 물질을 형성하기 위해 추가 5회 반복된다.
실시예 2: 금속성 코발트 물질
또 다른 예에서, 금속성 코발트 물질은 열적 CVD 프로세스에 의해 증착될 수 있다. 정화 가스는 증착 챔버의 상이한 부분들을 통해 흐를 수 있다. 이를 테면, 증착 챔버 바닥을 거쳐 정화 가스가 흐르는 바닥 정화 및 에지 링을 거쳐 또 다른 정화 가스가 흐르는 에지 정화를 위해, 적어도 하나의 정화 가스가 증착 챔버 도처에 흐를 수 있다. 예를 들어, 바닥 정화를 위해 증착 챔버의 바닥을 거쳐 약 1000sccm의 유량을 갖는 아르곤이 흐르고 에지 정화를 위해 에지 링을 거쳐 약 100sccm의 유량을 갖는 아르곤이 흐를 수 있다.
기판은 약 350℃ 내지 약 550℃ 범위 이내의 온도로 가열될 수 있고 코발트 전구체를 함유하는 앰플은 약 30℃의 온도로 가열될 수 있다. 기판은 코발트 전구체, 실리콘 전구체, 수소 및 캐리어 가스를 함유하는 증착 가스에 노출될 수 있다. 코발트 전구체는 코발트 카르보닐 화합물(예를 들어, CpCo(CO)2 또는 CCTBA)일 수 있으며, 캐리어 가스는 아르곤, 질소, 수소 또는 이들의 조합물일 수 있다.
기판은 증착 챔버에서 약 400℃로 가열되며 코발트 전구체 CpCo(CO)2를 함유하는 앰플은 약 30℃로 가열된다. 코발트 전구체 가스를 형성하기 위해 약 500sccm의 유량을 갖는 아르곤 캐리어 가스가 코발트 전구체를 통과한다. 증착 가스는 약 3000sccm의 유량을 갖는 수소 가스 및 약 1000sccm의 유량을 갖는 아르곤 캐리어 가스와 코발트 전구체 가스를 조합함으로써 형성된다. 기판상에 금속성 코발트층이 형성되도록 약 5초 동안 기판은 증착 가스에 노출된다.
증착 챔버는 약 2초 동안 약 500sccm의 유량을 갖는 아르곤 및 약 3000sccm의 유량을 갖는 수소 가스의 가스 혼합물로 정화된다. 이후, 증착 챔버는 약 2초 동안 약 3000sccm의 유량을 갖는 수소 가스로 정화된다.
기판은 약 30초 동안 수소 플라즈마에 노출된다. 수소 플라즈마는 증착 챔 버로 약 3000sccm의 유량을 갖는 수소 가스를 흘려보내고 플라즈마를 점화시킴으로써 형성된다. 플라즈마는 약 1200와트의 전력 출력으로 350kHz 설정치 주파수를 갖는 RF 발생기에 의해 점화된다.
차후, 증착 챔버는 제 1 주기를 완료하기 위해 약 2초 동안 약 3000sccm의 유량을 갖는 수소 가스 및 약 1000sccm의 유량을 갖는 아르곤으로 정화된다. 증착된 금속성 코발트층의 두께는 약 10Å이다. 증착 주기는 약 60Å 두께를 갖는 증착된 금속성 코발트 물질을 형성하기 위해 추가 5회 반복된다.
금속성 콘택 물질의 증착
도 17F 및 도 17H는 금속성 콘택 물질(1740)로 채워진 콘택 개구(1710)를 갖는 기판(1700)을 나타낸다. 금속성 콘택 물질(1740)은 단계들(1040, 1150, 1250, 1340, 1440, 1550, 1640 또는 1930) 내에서 다수의 프로세스 또는 하나의 증착 프로세스 동안 증착될 수 있다. 또 다른 실시예에서, 금속성 콘택 물질은 단계들(2240 또는 2650) 내에서 다수의 프로세스들 또는 하나의 증착 프로세스 동안 증착될 수 있다. 금속성 콘택 물질(1740)은 구리, 텅스텐, 알루미늄 또는 이들의 합금을 포함할 수 있으며 하나 이상의 적절한 증착 프로세스를 이용하여 형성될 수 있다. 일 실시예에서, 예를 들어, 금속성 콘택 물질(1740)은 CVD 프로세스, ALD 프로세스, PVD 프로세스, 무전해 증착 프로세스, 전기화학적 도금(ECP) 프로세스, 이들의 유도법 또는 이들의 조합을 포함하는 하나 이상의 증착 프로세스를 이용함으로써 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성된 시드층 및 벌크층을 포함할 수 있다. 기판은 금속성 콘택 물질(1740)의 증착 이전뿐만 아니라 예비-핵형성 소크 프로세스를 포함하는 금속성 콘택 물질(1740)을 증착하기 이전에, 예비처리 프로세스, 이를 테면, 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)에 대한 예비-핵형성 소크 프로세스 및 시드층에 대한 후-핵형성 소크 프로세스를 포함하는 소킹(soaking) 프로세스에 노출될 수 있다. 또한, 변이 금속 시드층상에 텅스텐 물질을 증착하는 프로세스들에 대한 설명은 2004년 12월 10일자로 출원되고 US2006-0128150으로 공개된 공동 양도되고 공도계류중인 미국 Ser. No. 11/009,331호 개시되며, 이는 본 발명에서 참조된다.
일 실시예에서, 금속성 콘택 물질(1740)은 바람직하게 구리 또는 구리 합금을 포함한다. 예를 들어, 구리 시드층은 CVD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)상에 형성될 수 있고, 이후, 벌크 구리가 ECP 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 실시예에서, 구리 시드층은 PVD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있고, 이후 벌크 구리가 ECP 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 실시예에서, 구리 시드층이 무전해 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)상에 형성될 수 있고, 이후 벌크 구리가 ECP 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 실시예에서, 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)은 ECP 프로세스 또는 무전해 증착 프로세스에 의해 구리 벌크 충진물이 직접 증착되게 하는 시드층으로 작용한다.
또 다른 실시예에서, 금속성 콘택 물질(1740)은 바람직하게 텅스텐 또는 텅스텐 합금을 포함한다. 예를 들어, 텅스텐 시드층은 ALD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)상에 형성될 수 있고, 이후 벌크 텅스텐은 CVD 프로세스 또는 펄스형-CVD 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 텅스텐 시드층은 PVD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)상에 형성될 수 있고, 이후 벌크 텅스텐은 CVD 프로세스 또는 펄스형-CVD 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 텅스텐 시드층은 ALD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있고, 이후 벌크 텅스텐은 ECP 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730)은 CVD 프로세스 또는 펄스형-CVD 프로세스에 의해 텅스텐 벌크가 직접 증착되게 하는 시드층으로 작용한다.
또 다른 실시예에서, 금속성 콘택 물질(1740)은 바람직하게 텅스텐 질화물 물질 및 금속성 텅스텐 물질 또는 텅스텐 합금을 포함한다. 텅스텐 질화물층은 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 증착될 수 있으며, 이후 적어도 하나의 텅스텐 물질이 텅스텐 질화물층, 이를 테면 텅스텐 시드층 및 벌크 텅스텐층 상에 증착될 수 있다. 예를 들어, 텅스텐 질화물층은 ALD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있으며, 텅스텐 시드층은 ALD 프로세스에 의해 텅스텐 질화물층 상에 형 성될 수 있으며, 이후 벌크 텅스텐은 CVD 프로세스, 또는 펄스형-CVD 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 텅스텐 질화물층은 PVD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있으며, 텅스텐 시드층은 ALD 프로세스에 의해 텅스텐 질화물층 상에 형성될 수 있으며, 벌크 텅스텐은 CVD 프로세스 또는 펄스형-CVD 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 텅스텐 질화물층은 ALD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있으며, 텅스텐 시드층은 PVD 프로세스에 의해 텅스텐 질화물층상에 형성될 수 있으며, 이후, 벌크 텅스텐은 CVD 프로세스 또는 펄스형-CVD 프로세스에 의해 상호접속부를 채우도록 증착된다.
또 다른 예에서, 텅스텐 질화물층은 PVD 프로세스에 의해 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있으며, 텅스텐 시드층은 ALD 프로세스에 의해 텅스텐 질화물층 상에 형성될 수 있으며, 이후 벌크 텅스텐은 ECP 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 텅스텐 질화물층은 ALD 프로세스에 코발트 실리사이드 물질(1720) 또는 금속성 코발트 물질(1730) 상에 형성될 수 있으며, 텅스텐 시드층은 PVD 프로세스에 의해 텅스텐 질화물층 상에 형성될 수 있으며, 이후 벌크 텅스텐은 ECP 프로세스에 의해 상호접속부를 채우도록 증착된다. 또 다른 예에서, 텅스텐 질화물층은 ALD 프로세스 또는 PVD 프로세스에 의해 증착되며 텅스텐 벌크 충진물은 CVD 프로세스 또는 펄스형-CVD 프로세스에 의해 텅스텐 질화물층에 직접 증착된다.
일 실시예에서, 프로세싱 플랫폼 시스템(1835)은 도 18에 도시된 것처럼 이송 챔버들(1848, 1820) 상에 배치되는 다수의 프로세싱 챔버들(1836, 1838, 1840, 1841 , 1842, 1843)을 포함한다. 일례로, 프로세싱 챔버(1836)는 코발트 실리사이드 물질을 증착하는 CVD 챔버이며, 프로세싱 챔버(1838)는 금속성 코발트 물질을 증착하는 CVD 챔버이며, 프로세싱 챔버(1840)는 배리어층(예를 들어 Ta/TaN)을 증착하는 ALD 챔버이며, 프로세싱 챔버(1841)는 텅스텐 핵형성층을 증착하는 ALD 챔버이며, 프로세싱 챔버(1842)는 예비세정 챔버이며, 프로세싱 챔버(1843)는 텅스텐 벌크층을 증착하는 CVD 챔버이다. 어닐링 프로세스는 임의의 프로세싱 챔버(1836, 1838, 1840, 1841 , 1842, 또는 1843)에서 수행될 수 있다. 진공 파손없이 또는 기판을 다른 외부 환경 조건들에 노출시키지 않고, 프로세싱 플랫폼 시스템(1835) 내에서 프로세싱 챔버들(1836, 1838, 1840, 1841 , 1842, 1843) 사이에서 기판이 이송될 수 있다.
또 다른 실시예에서, 프로세싱 챔버(1836)는 기판을 어닐링하는 어닐링 챔버이며, 프로세싱 챔버(1838)는 코발트 실리사이드 물질 및 금속성 코발트 물질을 증착하는 CVD 챔버이며, 프로세싱 챔버(1840)는 배리어층(예를 들어, Ti/TiN)를 증착하는 PVD 챔버이며, 프로세싱 챔버(1841)는 텅스텐 핵형성층을 증착하는 ALD 챔버이며, 프로세싱 챔버(1842)는 예비세정 챔버이며, 프로세싱 챔버(1843)는 텅스텐 벌크층을 증착하는 CVD 챔버이다. 어닐링 프로세스는 임의의 프로세싱 챔버(1836, 1838, 1840, 1841 , 1842, 또는 1843)에서 수행될 수 있다.
또 다른 예에서, 프로세싱 챔버(1836)는 기판을 어닐링하는 어닐링 챔버이 며, 프로세싱 챔버(1838)는 코발트 실리사이드 물질 및 금속성 코발트 물질을 증착하는 CVD 챔버이며, 프로세싱 챔버(1840)는 배리어층(예를 들어, Ta/TaN)를 증착하는 PVD 챔버이며, 프로세싱 챔버(1841)는 구리 핵형성층을 증착하는 PVD 챔버이며, 프로세싱 챔버(1842)는 예비세정 챔버이며, 프로세싱 챔버(1843)는 구리 벌크층을 증착하는 무전해 증착 챔버이다. 어닐링 프로세스는 임의의 프로세싱 챔버(1836, 1838, 1840, 1841 , 1842, 또는 1843)에서 수행될 수 있다.
또 다른 예에서, 프로세싱 챔버(1836)는 기판을 어닐링하는 어닐링 챔버이며, 프로세싱 챔버(1838)는 코발트 실리사이드 물질 및 금속성 코발트 물질을 증착하는 CVD 챔버이며, 프로세싱 챔버(1840)는 배리어층(예를 들어, Ta/TaN)을 증착하는 ALD 챔버이며, 프로세싱 챔버(1841)는 루테늄 핵형성층을 증착하는 ALD 챔버이며, 프로세싱 챔버(1842)는 예비세정 챔버이며, 프로세싱 챔버(1843)는 구리 벌크층을 증착하는 무전해 증착 챔버이다. 어닐링 프로세스는 임의의 챔버(1836, 1838, 1840, 1841 , 1842, 또는 1843)에서 수행될 수 있다.
또 다른 예에서, 프로세싱 챔버(1836)는 코발트 실리사이드 물질을 증착하는 ALD 챔버이며, 프로세싱 챔버(1838)는 금속성 코발트 물질을 증착하는 CVD 챔버이며, 프로세싱 챔버(1840)는 배리어층(예를 들어, Ta/TaN)를 증착하는 ALD 챔버이며, 프로세싱 챔버(1841)는 루테늄 핵형성층을 증착하는 ALD 챔버이며, 프로세싱 챔버(1842)는 예비세정 챔버이며, 프로세싱 챔버(1843)는 구리 벌크층을 증착하는 무전해 증착 챔버이다. 어닐링 프로세스는 임의의 프로세싱 챔버(1836, 1838, 1840, 1841 , 1842, 또는 1843)에서 수행될 수 있다.
어닐링 프로세스
일 실시예에서, 기판(1700) 또는 다른 기판들은 단계들(1140, 1230, 1360, 1450, 1530, 1630, 또는 2630) 동안 적어도 하나의 어닐링 프로세스에 노출될 수 있다. 또 다른 실시예에서, 기판(1700)은 코발트 실리사이드 물질들, 금속성 코발트 물질들, 다른 코발트 함유 물질들, 또는 금속성 콘택 물질들을 증착하기 이전, 증착하는 동안, 또는 순차적으로 어닐링 프로세스에 노출될 수 있다. 일 실시예에서, 기판(1700)은 캘리포니아 산타클라라에 위치된 어플라이드 머티리얼스사로부터 입수가능한 CENTURA
Figure 112008077936431-PCT00006
RADIANCE
Figure 112008077936431-PCT00007
RTP 챔버 또는 급속 열 어닐링(RTA) 챔버와 같은 어닐링 챔버로 이송되어, 열적 어닐링 프로세스에 노출될 수 있다. 어닐링 챔버는 증착 챔버 및/또는 질화 챔버와 동일한 클러스터 툴 상에 있을 수 있으며 기판(1700)은 대기 환경에 노출되지 않고 어닐링될 수 있다. 일 실시예에서, 탈가스(degas) 챔버들(1844)이 어닐링 프로세스 동안 이용될 수 있다. 또 다른 실시예에서, 챔버들(1836, 1842)이 어닐링 프로세스 동안 이용될 수 있다.
기판(1700)은 약 600℃ 내지 약 1200℃, 바람직하게는 약 700℃ 내지 약 1150℃, 보다 바람직하게는 약 800℃ 내지 약 1000℃ 범위 이내의 온도로 가열될 수 있다. 열적 어닐링 프로세스는 약 1초 내지 약 120초, 바람직하게는 약 2초 내지 약 60초, 보다 바람직하게는 약 5초 내지 약 30초 범위의 시간 주기 동안 지속될 수 있다. 일반적으로, 챔버 분위기는 적어도 하나의 어닐링 가스, 이를 테면, 질소, 수소, 아르곤, 헬륨, 형성 가스, 이들의 유도체들 또는 이들의 조합물을 포 함한다. 프로세스 챔버는 약 5 Torr 내지 약 100 Torr, 예를 들어 약 10 Torr 범위 내의 압력을 가질 수 있다. 열적 어닐링 프로세스의 일례에서, 기판(1700)은 비활성 분위기에서 약 15초 동안 약 1050℃로 가열된다. 또 다른 예에서, 기판(1700)은 비활성 분위기 내에서 약 25초 동안 약 1100℃로 가열된다.
일 실시예에서, 도 17C-17D에 도시된 것처럼, 열적 어닐링 프로세스는 금속성 코발트 물질(1715)을 코발트 실리사이드 물질(1720)로 변환시킨다. 일례로, 코발트 실리사이드 물질은 약 1Å 내지 약 20Å, 바람직하게 약 3Å 내지 약 80Å, 보다 바람직하게는 5Å 내지 30Å 범위 내의 막 두께를 가질 수 있다. 또 다른예에서, 금속성 코발트 물질은 약 1Å 내지 약 300Å, 바람직하게는 약 5Å 내지 약 100Å, 보다 바람직하게는 약 10Å 내지 약 50Å 범위 내의 막 두께를 가질 수 있다.
또 다른 실시예에서, 기판(1700)은 단계들(1140, 1230, 1360, 1450, 1530, 또는 1630) 동안 적어도 하나의 플라즈마 어닐링 프로세스에 노출될 수 있다. 또 다른 실시예에서, 기판(1700)은 코발트 실리사이드 물질들, 금속성 코발트 물질들, 다른 코발트 함유 물질들 또는 금속성 콘택 물질들을 증착하기 이전, 증착하는 동안 또는 차후 플라즈마 어닐링 프로세스에 노출될 수 있다. 플라즈마는 프로세싱 챔버에서 인시튜로 발생하거나 또는 이를 테면 RPS에 의해 원격적으로 발생되어 프로세싱으로 전달될 수 있다. 플라즈마 챔버는 기판(1700)이 대기 환경에 노출되지 않고 어닐링될 수 있도록, 증착 챔버 및/또는 질화 챔버와 동일한 클러스터 툴에 있을 수 있다. 일 실시예에서, 챔버들(1836, 1842)이 플라즈마 어닐링 프로세스 동안 이용될 수 있다.
에칭 또는 평탄화 프로세스
일 실시예에서, 기판(1700)은 도 17G에 도시된 것처럼, 기판(1700)의 기판 필드(1745)로부터 물질들을 제거하기 위해 단계들(1050, 1160, 1260, 1350, 1460, 1560, 1650, 1940 또는 2660) 동안 적어도 하나의 에칭 프로세스 또는 평탄화 프로세스에 노출될 수 있다. 코발트 실리사이드 물질(1720), 금속성 코발트 물질(1730), 금속성 콘택 물질(1740), 다른 코발트 함유 물질들 또는 금속성 콘택 물질의 물질이 일부 증착된다. 에칭 프로세스는 캘리포니아, 산타클라라에 위치된 어플라이드 머티리얼스사로부터 이용가능한 에치백(etch-back) 프로세스와 같은 습식 또는 건식 에칭 프로세스를 포함한다. 평탄화 프로세스는 기계적 연마, 화학적 기계적 연마(CMP), 전기-CMP(ECMP), 반응성 이온 에칭(RIE) 또는 기판을 평탄화시키는데 이용되는 다른 공지된 기술을 포함할 수 있다. 특정 프로세스들 및 조성물들은 예정되며 금속성 콘택 물질(1740)(예를 들어, Cu, W, Al 또는 이들의 합금들)의 조성물에 따라 변할 수 있다. 본 발명의 실시예 동안 이용될 수 있는 평탄화 프로세스에 대한 보다 상세한 설명은 공동으로 양도되어 2004년 9월 24일자로 출원되고 US-2006-0021974로 공개된 U.S. Ser. No.10/948,958 (APPM/9038) 및 공동으로 양도되어 2005년 5월 16일자로 출원되고 US 2005-0233578로 공개된 U.S. Ser. No. 11/130,032(APPM/9038. P1)에 개시되며, 이들은 본 발명에서 참조된다.
배리어층 증착
선택적 실시예에서, 배리어층은 금속성 콘택 물질(1740)을 증착하기 이전에 금속성 코발트 물질(1730) 상에 형성될 수 있다. 배리어층은 프로세스(1000)의 단계(1030) 이후 및 단계(1040) 이전에, 프로세스(1100)의 단계(1130) 이후 및 단계(1150) 이전에, 프로세스(1200)의 단계(1240) 이후 및 단계(1250) 이전에, 프로세스(1300)의 단계(1330) 이후 및 단계(1340) 이전에, 프로세스(1400)의 단계(1430) 이후 및 단계(1440) 이전에, 프로세스(1500)의 단계(1540) 이후 및 단계(1550) 이전에, 프로세스(1600)의 단계(1620) 이후 및 단계(1640) 이전에 증착될 수 있다. 또 다른 선택적 실시예에서, 배리어층은 금속성 콘택 물질(1740)을 증착하기 이전에 코발트 실리사이드 물질(1720) 상에 형성될 수 있다. 또 다른 실시예에서, 배리어층은 프로세스(1900) 동안 단계(1920) 이후 및 단계(1930) 이전에 증착될 수 있다. 또 다른 실시예에서, 배리어층은 프로세스(2600) 동안 단계(2640)에서 증착될 수 있다.
배리어층은 하나 이상의 배리어 물질들, 이를 테면, 예를 들어 탄탈, 탄탈 질화물, 탄탈 실리콘 질화물, 티타늄, 티타늄 질화물, 티타늄 실리콘 질화물, 텅스텐, 텅스텐 질화물, 실리콘 질화물, 루테늄, 이들의 유도체들, 이들의 합금들 또는 이들의 조합물들을 포함할 수 있다. 일부 실시예들에서, 배리어 물질은 코발트 또는 코발트 실리사이드를 포함할 수 있다. 배리어층은 적절한 증착 프로세스, 이를 테면, ALD, CVD, PVD 또는 무전해 증착을 이용하여 형성/증착될 수 있다. 예를 들어, 탄탈 질화물은 CVD 프로세스 또는 ALD 프로세스를 이용하여 증착될 수 있으며, 탄탈-함유 화합물 또는 탄탈 전구체(예를 들어, PDMAT) 및 질소-함유 화합물 또는 질소 전구체(예를 들어, 암모니아)가 반응한다. 일 실시예에서, 탄탈 및/또는 탄탈 질화물은, 본 발명에서 참조되며 2002년 10월 25일자로 출원되어 US 2003- 0121608로 공개된 "원자층 증착을 위한 가스 전달 장치"란 명칭의 공동 양도된 U.S. Ser. No. 10/281,079에 개시된 것처럼 ALD 프로세스에 의해 배리어층으로 증착될 수 있다. 일례로, Ta/TaN 이중층(bilayer)은 배리어층 물질, 이를 테면 ALD, CVD 및/또는 PVD 프로세스에 의해 하나의 층 위에 다른 하나의 층이 하나의 순서로(in either order) 독립적으로 증착되는 금속성 탄탈층 및 탄탈 질화물층으로 증착될 수 있다. 또 다른 예에서, Ti/TiN 이중층은 배리어층 물질, 이를 테면 ALD, CVD 및/또는 PVD 프로세스에 의해 하나의 층 위에 다른 하나의 층이 하나의 순서로(in either order) 독립적으로 증착되는 금속성 티타늄층 및 티타늄 질화물층으로 증착될 수 있다. 또 다른 예에서, W/WN 이중층은 배리어층 물질, 이를 테면 ALD, CVD 및/또는 PVD 프로세스에 의해 하나의 층 위에 다른 하나의 층이 하나의 순서로(in either order) 독립적으로 증착되는 금속성 텅스텐층 및 텅스텐 질화물층으로 증착될 수 있다.
본 발명에서 사용되는 "기판 표면" 또는 "기판"은 제조 프로세스 동안 막 프로세싱이 수행되는 기판상에 형성된 물질 표면 또는 임의의 기판으로 간주된다. 예를 들어, 프로세싱이 수행되는 기판 표면은 단결정성, 다결정성 또는 비정질 실리콘, 스트레인(strained) 실리콘, SOI(silicon on insulator) 도핑된 실리콘, 실리콘 게르마늄, 게르마늄, 갈륨 아세나이드, 글래스, 사파이어, 실리콘 산화물, 실 리콘 질화물, 실리콘 산질화물, 및/또는 탄소 도핑 실리콘 산화물들, 이를 테면 SiOxCy, 예를 들어, 캘리포니아 산타클라라에 위치한 어플라이드 머티리얼스로부터 입수가능한 BLACK DIAMOND
Figure 112008077936431-PCT00008
낮은-k 유전체를 포함한다. 기판들은 다양한 치수들, 이를 테면 200mm 또는 300mm 직경의 웨이퍼들 및, 직사각형 또는 정사각형 구획(panes)을 가질 수 있다. 별다른 언급이 없다면, 본 발명에 개시된 실시예들 및 예들은 바람직하게 200mm 직경 또는 300mm 직경을 갖는 기판상에서 수행된다. 본 발명에 개시된 프로세스들의 실시예들은 다수의 기판들 및 표면들, 특히 실리콘-함유 유전체 물질들 상에 코발트 실리사이드 물질들, 금속성 코발트 물질들, 및 다른 코발트-함유 물질들을 증착한다. 본 발명의 실시예들이 이용될 수 있는 기판은, 제한되는 것은 아니지만, 반도체 웨이퍼들, 이를 테면 결정성 실리콘(예를 들어 Si<100> 또는 Si<111>), 실리콘 산화물, 스트레인 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들, 및 패터닝된 또는 패터닝되지 않은 웨이퍼들을 포함한다. 기판은 기판 표면을 연마, 에칭, 환원, 산화, 수산화, 어닐링 및/또는 베이킹을 위한 예비처리 프로세스에 노출될 수 있다.
본 발명에서 사용되는 "원자층 증착" 또는 "주기적 증착"은 기판 표면상에서 물질층을 증착하기 위해 2개 이상의 반응성 화합물을 순차적으로 주입하는 것으로 간주된다. 2 또는 3개 이상의 반응성 화합물들은 프로세스 챔버의 반응 구역으로 교대로 주입된다. 통상적으로, 각각의 반응성 화합물은 기판 표면상에 각각의 화합물이 부착 및/또는 반응하도록 시간 지연을 두고 구별된다. 일 면에서, 제 1 전 구체 또는 화합물 A는 제 1 시간 지연을 두고 반응 구역으로 펄싱된다. 다음, 제 2 전구체 또는 화합물 B는 제 2 시간 지연을 두고 반응 구역으로 펄싱된다. 각각의 시간 지연 동안, 정화 가스, 이를 테면 질소가 반응 구역을 정화하기 위해 또는 반응 구역으로부터 임의의 잔류 반응성 화합물 또는 부산물을 제거하기 위해 프로세스 챔버로 주입된다. 선택적으로, 반응성 화합물들의 펄스들 사이의 시간 지연 동안 정화 가스만이 흐르도록 정화 가스가 증착 프로세스를 통해 연속적으로 유입될 수 있다. 선택적 실시예들에서, 정화 가스는 환원제, 이를 테면, 수소 또는 실란일 수 있다. 원하는 막 또는 막 두께가 기판 표면상에 형성될 때까지 반응성 화합물들이 교대로 펄싱된다. 또 다른 시나리오에서, 펄싱 화합물 A, 정화 가스, 펄싱 화합물 B 및 정화 가스의 ALD 프로세스가 한 주기이다. 주기는 화합물 A 또는 화합물 B로 시작될 수 있으며 원하는 막 두께를 갖는 막이 얻어질 때까지 주기의 각각의 순서가 지속된다. 또 다른 실시예에서, 화합물 A를 함유하는 제 1 전구체, 화합물 B를 함유하는 제 2 전구체 및 화합물 C를 함유하는 제 3 전구체는 프로세스 챔버로 각각 개별적으로 그리고 교대로 펄싱된다. 선택적으로, 화합물 A를 함유하는 제 1 전구체 및 화합물 B를 함유하는 제 2 전구체가 프로세스 챔버로 개별적으로 그리고 교대로 펄싱되는 동안 화합물 C를 함유하는 제 3 전구체는 지속적으로 챔버로 유입된다. 선택적으로, 제 1 전구체의 펄스는 제 2 전구체의 펄스와 시간이 오버랩될 수 있는 반면 제 3 전구체의 펄스는 제 1 전구체 및 제 2 전구체와 오버랩되지 않는다.
본 발명에서 사용되는 "펄스"는 프로세싱 챔버의 반응 구역으로 간헐적으로 또는 비지속적으로 주입되는 특정 화합물의 양으로 간주된다. 각각의 펄스 내에서 특정 화합물의 양은 펄스 기간에 따른 시간에 따라 변할 수 있다. 각각의 펄스의 기간은 다양한 요인들, 이를 테면 예를 들어 사용되는 프로세스 챔버의 볼륨 용량, 결합되는 진공 시스템, 및 특정 화합물 자체의 휘발성/반응성에 따라 변할 수 있다. 본 발명에서 사용되는 "반쪽 반응"은 정화 단계에 따른 전구체 펄스로 간주된다.
지금까지 본 발명의 실시예들에 설명했지만, 본 발명의 다른 추가의 실시예들이 하기 특허청구항들의 기본 사상, 및 범주를 이탈하지 않고 고안될 수 있다.

Claims (52)

  1. 기판상에 코발트 실리사이드 함유 물질을 형성하는 방법으로서,
    실리콘-함유 표면이 노출되도록 기판을 적어도 하나의 예비세정 프로세스에 노출하는 단계;
    상기 실리콘-함유 표면상에 코발트 실리사이드 물질을 증착하는 단계;
    상기 코발트 실리사이드 물질상에 금속성 코발트 물질을 증착하는 단계; 및
    상기 기판상에 금속성 콘택 물질을 증착하는 단계
    를 포함하는, 코발트 실리사이드 함유 물질 형성 방법.
  2. 제 1 항에 있어서,
    상기 코발트 실리사이드 물질 및 상기 금속성 코발트 물질은 동일한 프로세싱 챔버에서 증착되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  3. 제 1 항에 있어서,
    상기 코발트 실리사이드 물질은 화학적 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 코발트 전구체 및 실리콘 전구체에 상기 기판을 노출시킴으로써 증착되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  4. 제 3 항에 있어서,
    상기 코발트 실리사이드 물질은 0.5 이상의 실리콘/코발트 원자 비율을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  5. 제 4 항에 있어서,
    상기 실리콘/코발트 원자 비율은 약 1 내지 약 2 범위 이내인 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  6. 제 1 항에 있어서,
    상기 금속성 콘택 물질은 텅스텐, 구리, 알루미늄, 이들이 합금, 및 이들의 조합물로 이루어진 그룹에서 선택되는 물질을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  7. 제 6 항에 있어서,
    상기 금속성 콘택 물질의 증착은 시드층을 형성하는 단계 및 상기 시드층 위에 벌크층을 형성하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  8. 제 7 항에 있어서,
    상기 시드층은 텅스텐을 포함하며 상기 벌크층은 텅스텐을 포함하는 것을 특 징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  9. 제 1 항에 있어서,
    상기 금속성 코발트 물질 상에 배리어 물질이 증착되며 상기 금속성 콘택 물질은 상기 배리어층 상에 증착되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  10. 제 9 항에 있어서,
    상기 배리어 물질은 탄탈, 탄탈 질화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 질화물, 이들의 합금들, 및 이들의 유도체들로 이루어진 그룹에서 선택되는 물질을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  11. 제 3 항에 있어서,
    상기 코발트 전구체는 트리카르보닐 알릴 코발트, 시클로펜타디에닐 코발트 비스(카르보닐), 메틸시클로펜타디에닐 코발트 비스(카르보닐), 에틸시클로펜타디에닐 코발트 비스(카르보닐), 펜타메틸시클로펜타디에닐 코발트 비스(카르보닐), 디코발트 옥타(카르보닐), 니트로실 코발트 트리스(카르보닐), 비스(시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트(시클로헥사디에닐), 시클로펜타디에닐 코발트(1,3-헥사디에닐), (시클로부타디에닐) 코발트 (시클로펜타디에닐), 비스(메틸시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트 (5-메틸시클로펜타디에 닐), 비스(에틸렌) 코발트 (펜타메틸시클로펜타디에닐), 이들의 유도체들, 이들의 착물들, 이들의 플라즈마 및 이들의 조합물들로 이루어진 그룹에서 선택되는 화합물을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  12. 제 11 항에 있어서,
    상기 코발트 전구체는 시클로펜타디에닐 코발트 비스(카르보닐)을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  13. 제 3 항에 있어서,
    상기 코발트 전구체는 화학식 (CO)xCoyLz를 포함하며,
    X는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 또는 12이며;
    Y는 1, 2, 3, 4, 또는 5이며;
    Z는 1, 2, 3, 4, 5, 6, 7, 또는 8이며;
    L은 시클로펜타디에닐, 알킬시클로펜타디에닐, 메틸시클로펜타디에닐, 펜타메틸시클로펜타디에닐, 펜타디에닐, 알킬펜타디에닐, 시클로부타디에닐, 부타디에닐, 알릴, 에틸렌, 프로필렌, 알켄, 디알켄, 알킨, 니트로실, 암모니아, 이들의 유도체들 및 이들의 조합물들로 이루어진 그룹에서 독립적으로 선택되는 리간드인 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  14. 제 3 항에 있어서,
    상기 실리콘 전구체는 실란, 디실란, 이들의 유도체들, 이들의 플라즈마, 및 이들의 조합물들로 이루어진 그룹에서 선택된 화합물을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  15. 제 3 항에 있어서,
    상기 기판은 화학적 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 적어도 100℃의 온도로 가열되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  16. 제 15 항에 있어서,
    상기 온도는 약 300℃ 내지 약 400℃ 범위 이내인 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  17. 제 1 항에 있어서,
    상기 코발트 실리사이드 물질은 상기 금속성 코발트 물질이 증착되기 이전에 플라즈마 프로세스에 노출되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  18. 제 17 항에 있어서,
    상기 플라즈마 프로세스는 수소 가스를 포함하며 약 13.56MHz의 무선 주파수에 의해 점화되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  19. 제 3 항에 있어서,
    상기 코발트 실리사이드 물질은 코발트 실리사이드층을 증착하기 위해 증착 주기를 수행함으로써 상기 원자층 증착 프로세스 동안 증착되며,
    상기 방법은 다수의 코발트 실리사이드층들을 형성하기 위해 상기 증착 프로세스를 반복하는 단계를 포함하며, 상기 증착 주기는 상기 기판을 상기 코발트 전구체 및 플라즈마에 순차적으로 노출하면서 상기 실리콘 전구체를 포함하는 실리콘-함유 환원 가스에 상기 기판을 노출하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  20. 제 19 항에 있어서,
    상기 플라즈마는 수소 플라즈마를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  21. 제 19 항에 있어서,
    상기 기판, 상기 코발트 실리사이드 물질, 또는 상기 금속성 코발트 물질은 예비-소크(pre-soak) 프로세스 또는 후-소크(post-soak) 프로세스 동안 상기 실리콘-함유 환원 가스에 노출되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  22. 제 21 항에 있어서,
    상기 예비-소크 프로세스 또는 상기 후-소크 프로세스 동안 상기 기판을 플라즈마 처리에 노출하는 단계를 더 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  23. 제 1 항에 있어서,
    상기 코발트 실리사이드 물질은 코발트 실리사이드층을 증착하기 위한 증착 주기를 수행함으로써 펄스형 화학적 기상 증착 프로세스 동안 증착되며;
    상기 방법은 다수의 코발트 실리사이드층들이 형성되도록 상기 증착 주기를 반복하는 단계를 더 포함하며, 상기 증착 주기는 실리콘 전구체, 코발트 전구체 및 플라즈마에 상기 기판을 노출하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  24. 제 1 항에 있어서,
    상기 실리콘-함유 표면은 다결정성 실리콘을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  25. 기판상에 코발트 실리사이드 함유 물질을 형성하는 방법으로서,
    실리콘-함유 표면이 노출되도록 적어도 하나의 예비 세정 프로세스에 기판을 노출하는 단계;
    상기 실리콘-함유 표면상에 코발트 실리사이드 물질을 증착하는 단계;
    상기 기판을 어닐링 프로세스에 노출하는 단계;
    상기 코발트 실리사이드 물질상에 배리어 물질을 증착하는 단계; 및
    상기 배리어 물질상에 금속성 콘택 물질을 증착하는 단계
    를 포함하는, 코발트 실리사이드 함유 물질 형성 방법.
  26. 제 25 항에 있어서,
    상기 기판은 상기 어닐링 프로세스 동안 어닐링 챔버내에서 적어도 약 600℃의 온도로 가열되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  27. 제 25 항에 있어서,
    상기 코발트 실리사이드 물질은 화학적 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 코발트 전구체 및 실리콘 전구체에 상기 기판을 노출시킴으로써 증착되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  28. 제 27 항에 있어서,
    상기 코발트 실리사이드 물질은 0.5 이상의 실리콘/코발트 원자 비율을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  29. 제 28 항에 있어서,
    상기 실리콘/코발트 원자 비율은 약 1 내지 약 2 범위 이내인 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  30. 제 25 항에 있어서,
    상기 금속성 콘택 물질은 텅스텐, 구리, 알루미늄, 이들의 합금, 및 이들의 조합물로 이루어진 그룹에서 선택되는 물질을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  31. 제 30 항에 있어서,
    상기 금속성 콘택 물질의 증착은 시드층을 형성하는 단계 및 상기 시드층 위에 벌크층을 형성하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  32. 제 31 항에 있어서,
    상기 시드층은 텅스텐을 포함하며 상기 벌크층은 텅스텐을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  33. 제 25 항에 있어서,
    상기 배리어 물질은 탄탈, 탄탈 질화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 질화물, 코발트, 이들의 합금들 및 이들의 유도체들로 이루어진 그룹에서 선택되는 물질을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  34. 제 25 항에 있어서,
    상기 코발트 전구체는 트리카르보닐 알릴 코발트, 시클로펜타디에닐 코발트 비스(카르보닐), 메틸시클로펜타디에닐 코발트 비스(카르보닐), 에틸시클로펜타디에닐 코발트 비스(카르보닐), 펜타메틸시클로펜타디에닐 코발트 비스(카르보닐), 디코발트 옥타(카르보닐), 니트로실 코발트 트리스(카르보닐), 비스(시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트(시클로헥사디에닐), 시클로펜타디에닐 코발트(1,3-헥사디에닐), (시클로부타디에닐) 코발트 (시클로펜타디에닐), 비스(메틸시클로펜타디에닐) 코발트, (시클로펜타디에닐) 코발트 (5-메틸시클로펜타디에닐), 비스(에틸렌) 코발트 (펜타메틸시클로펜타디에닐), 이들의 유도체들, 이들의 착물들, 이들의 플라즈마 및 이들의 조합물들로 이루어진 그룹에서 선택되는 화합물을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  35. 제 34 항에 있어서,
    상기 코발트 전구체는 시클로펜타디에닐 코발트 비스(카르보닐)을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  36. 제 25 항에 있어서,
    상기 코발트 전구체는 화학식 (CO)xCoyLz를 포함하며,
    X는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 또는 12이며;
    Y는 1, 2, 3, 4, 또는 5이며;
    Z는 1, 2, 3, 4, 5, 6, 7, 또는 8이며;
    L은 시클로펜타디에닐, 알킬시클로펜타디에닐, 메틸시클로펜타디에닐, 펜타메틸시클로펜타디에닐, 펜타디에닐, 알킬펜타디에닐, 시클로부타디에닐, 부타디에닐, 알릴, 에틸렌, 프로필렌, 알켄, 디알켄, 알킨, 니트로실, 암모니아, 이들의 유도체들 및 이들의 조합물들로 이루어진 그룹에서 독립적으로 선택되는 리간드인 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  37. 제 25 항에 있어서,
    상기 실리콘 전구체는 실란, 디실란, 이들의 유도체들, 이들의 플라즈마, 및 이들의 조합물들로 이루어진 그룹에서 선택된 화합물을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  38. 제 25 항에 있어서,
    상기 기판은 화학적 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 적 어도 100℃의 온도로 가열되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  39. 제 38 항에 있어서,
    상기 온도는 약 300℃ 내지 약 400℃ 범위 이내인 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  40. 제 25 항에 있어서,
    상기 코발트 실리사이드 물질은 상기 금속성 코발트 물질이 증착되기 이전에 플라즈마 프로세스에 노출되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  41. 제 40 항에 있어서,
    상기 플라즈마 프로세스는 수소 가스를 포함하며 약 13.56MHz의 무선 주파수에 의해 점화되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  42. 제 25 항에 있어서,
    상기 코발트 실리사이드 물질은 코발트 실리사이드층을 증착하기 위해 증착 주기를 수행함으로써 상기 원자층 증착 프로세스 동안 증착되며,
    상기 방법은 다수의 코발트 실리사이드층들을 형성하기 위해 상기 증착 프로 세스를 반복하는 단계를 포함하며, 상기 증착 주기는 상기 기판을 상기 코발트 전구체 및 플라즈마에 순차적으로 노출하면서 상기 실리콘 전구체를 포함하는 실리콘-함유 환원 가스에 상기 기판을 노출하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  43. 제 42 항에 있어서,
    상기 플라즈마는 수소 플라즈마를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  44. 제 42 항에 있어서,
    상기 기판, 상기 코발트 실리사이드 물질, 또는 상기 금속성 코발트 물질은 예비-소크(pre-soak) 프로세스 또는 후-소크(post-soak) 프로세스 동안 상기 실리콘-함유 환원 가스에 노출되는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  45. 제 44 항에 있어서,
    상기 예비-소크 프로세스 또는 상기 후-소크 프로세스 동안 상기 기판을 플라즈마 처리에 노출하는 단계를 더 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  46. 제 25 항에 있어서,
    상기 코발트 실리사이드 물질은 코발트 실리사이드층을 증착하기 위한 증착 주기를 수행함으로써 펄스형 화학적 기상 증착 프로세스 동안 증착되며;
    상기 방법은 다수의 코발트 실리사이드층들이 형성되도록 상기 증착 주기를 반복하는 단계를 더 포함하며, 상기 증착 주기는 실리콘 전구체, 코발트 전구체 및 플라즈마에 상기 기판을 노출하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  47. 제 25 항에 있어서,
    상기 실리콘-함유 표면은 다결정성 실리콘을 포함하는 것을 특징으로 하는 코발트 실리사이드 함유 물질 형성 방법.
  48. 기판상에 금속성 실리사이드 함유 물질을 형성하는 방법으로서,
    실리콘-함유 표면이 노출되도록 적어도 하나의 예비세정 프로세스에 기판을 노출하는 단계;
    화학적 기상 증착 프로세스 또는 원자층 증착 프로세스 동안 상기 실리콘-함유 표면상에 금속성 실리사이드 물질을 증착하는 단계;
    상기 기판을 어닐링 프로세스에 노출하는 단계;
    상기 금속성 실리사이드 물질상에 배리어 물질을 증착하는 단계; 및
    상기 배리어 물질상에 텅스텐 콘택 물질을 증착하는 단계
    를 포함하는, 금속성 실리사이드 함유 물질 형성 방법.
  49. 제 48 항에 있어서,
    상기 금속성 실리사이드 물질은 코발트, 니켈, 플래티늄, 팔라듐, 로듐, 이들의 조합물들, 및 이들의 합금들로 이루어진 그룹에서 선택되는 적어도 하나의 원소를 포함하는 것을 특징으로 하는 금속성 실리사이드 함유 물질 형성 방법.
  50. 제 49 항에 있어서,
    상기 기판, 상기 금속성 실리사이드 물질, 또는 상기 배리어 물질은 예비-소크 프로세스 또는 후-소크 프로세스 동안 실리콘-함유 환원 가스에 노출되는 것을 특징으로 하는 금속성 실리사이드 함유 물질 형성 방법.
  51. 제 50 항에 있어서,
    상기 예비-소크 프로세스 또는 상기 후-소크 프로세스 동안 상기 기판을 플라즈마 처리에 노출하는 단계를 더 포함하는 것을 특징으로 하는 금속성 실리사이드 함유 물질 형성 방법.
  52. 제 48 항에 있어서,
    상기 실리콘-함유 표면은 다결정성 실리콘 또는 실리콘 산화물을 포함하는 것을 특징으로 하는 금속성 실리사이드 함유 물질 형성 방법.
KR1020087027610A 2006-04-11 2007-04-11 코발트-함유 물질들을 형성하기 위한 프로세스 KR101174946B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US79136606P 2006-04-11 2006-04-11
US60/791,366 2006-04-11
US86393906P 2006-11-01 2006-11-01
US60/863,939 2006-11-01

Publications (2)

Publication Number Publication Date
KR20080110897A true KR20080110897A (ko) 2008-12-19
KR101174946B1 KR101174946B1 (ko) 2012-08-17

Family

ID=38610364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087027610A KR101174946B1 (ko) 2006-04-11 2007-04-11 코발트-함유 물질들을 형성하기 위한 프로세스

Country Status (6)

Country Link
US (1) US20110124192A1 (ko)
JP (1) JP2009533877A (ko)
KR (1) KR101174946B1 (ko)
CN (1) CN101466863B (ko)
TW (1) TW200746268A (ko)
WO (1) WO2007121249A2 (ko)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119526B2 (en) 2010-02-16 2012-02-21 Samsung Electronics Co., Ltd. Method of forming a metal layer and a method of fabricating a semiconductor device
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9028917B2 (en) 2009-08-07 2015-05-12 Sigma-Aldrich Co. Llc High molecular weight alkyl-allyl cobalttricarbonyl complexes and use thereof for preparing dielectric thin films
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
KR20150058488A (ko) * 2012-09-25 2015-05-28 엔테그리스, 아이엔씨. 코발트계 박막의 저온 ａｌｄ 또는 ｃｖｄ를 위한 코발트 전구체
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
WO2015157004A1 (en) * 2014-04-07 2015-10-15 Entegris, Inc. Cobalt cvd
US9240347B2 (en) 2012-03-27 2016-01-19 Novellus Systems, Inc. Tungsten feature fill
KR20160063378A (ko) * 2013-09-27 2016-06-03 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
KR20170089658A (ko) * 2016-01-27 2017-08-04 주식회사 원익아이피에스 반도체 소자의 제조방법
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
KR20180002766A (ko) * 2015-05-01 2018-01-08 어플라이드 머티어리얼스, 인코포레이티드 원자 층 증착(ald) 사이클들을 통한 금속 실리사이드들의 선택적인 증착을 위한 방법들
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
KR20180133566A (ko) * 2009-04-24 2018-12-14 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 프로세싱 증착 차폐 부품
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR20220032953A (ko) * 2020-09-08 2022-03-15 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11761086B2 (en) 2014-02-23 2023-09-19 Entegris, Inc. Cobalt precursors
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US20080242108A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating semiconductor device
JP5571547B2 (ja) * 2007-04-09 2014-08-13 プレジデント アンド フェローズ オブ ハーバード カレッジ 銅の相互接続体のための窒化コバルト層及びそれらを形成する方法
JP2010528183A (ja) * 2007-05-21 2010-08-19 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 半導体用途のための新規コバルト前駆体
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
US20090269507A1 (en) 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
CN102656667B (zh) * 2009-12-25 2015-08-26 独立行政法人科学技术振兴机构 结晶性硅化钴膜的形成方法
JP5729911B2 (ja) * 2010-03-11 2015-06-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の製造方法およびタングステン膜を堆積させる装置
EP2390906A1 (en) * 2010-05-26 2011-11-30 Applied Materials, Inc. Apparatus and method for electrostatic discharge (ESD) reduction
TWI509695B (zh) 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
JP5680892B2 (ja) * 2010-07-13 2015-03-04 株式会社アルバック Ｃｏ膜形成方法
JP2012175073A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 成膜方法および記憶媒体
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US8927748B2 (en) 2011-08-12 2015-01-06 Sigma-Aldrich Co. Llc Alkyl-substituted allyl carbonyl metal complexes and use thereof for preparing dielectric thin films
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP2013213269A (ja) * 2012-04-04 2013-10-17 Tokyo Electron Ltd 成膜方法及び記憶媒体
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US9005704B2 (en) * 2013-03-06 2015-04-14 Applied Materials, Inc. Methods for depositing films comprising cobalt and cobalt nitrides
KR102114313B1 (ko) * 2013-08-06 2020-05-25 삼성디스플레이 주식회사 증착장치 및 이를 이용한 증착방법
CN104421437B (zh) * 2013-08-20 2017-10-17 中微半导体设备(上海)有限公司 活动阀门、活动屏蔽门及真空处理系统
KR102330725B1 (ko) * 2014-01-21 2021-11-23 어플라이드 머티어리얼스, 인코포레이티드 저압 툴 교체를 허용하는 얇은 필름 캡슐화 프로세싱 시스템 및 프로세스 키트
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US9814097B2 (en) * 2014-04-14 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Baking apparatus for priming substrate
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
KR101612416B1 (ko) * 2014-04-22 2016-04-15 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법
US9869024B2 (en) * 2014-07-17 2018-01-16 Applied Materials, Inc. Methods and apparatus for depositing a cobalt layer using a carousel batch deposition reactor
JP6667215B2 (ja) * 2014-07-24 2020-03-18 キヤノン株式会社 Ｘ線遮蔽格子、構造体、トールボット干渉計、ｘ線遮蔽格子の製造方法
US9412619B2 (en) * 2014-08-12 2016-08-09 Applied Materials, Inc. Method of outgassing a mask material deposited over a workpiece in a process tool
CN105463406A (zh) * 2014-09-04 2016-04-06 沈阳拓荆科技有限公司 原子层沉积设备
US9487860B2 (en) 2014-11-10 2016-11-08 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming cobalt containing films
US10170425B2 (en) * 2014-11-12 2019-01-01 International Business Machines Corporation Microstructure of metal interconnect layer
US10593592B2 (en) 2015-01-09 2020-03-17 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US9691804B2 (en) * 2015-04-17 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
US10563305B2 (en) * 2015-05-13 2020-02-18 Versum Materials Us, Llc Container for chemical precursors in a deposition process
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
WO2017052905A1 (en) * 2015-09-22 2017-03-30 Applied Materials, Inc. Apparatus and method for selective deposition
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
WO2017184357A1 (en) 2016-04-18 2017-10-26 Asm Ip Holding B.V. Method of forming a directed self-assembled layer on a substrate
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9805974B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Selective deposition of metallic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US10229826B2 (en) * 2016-10-21 2019-03-12 Lam Research Corporation Systems and methods for forming low resistivity metal contacts and interconnects by reducing and removing metallic oxide
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US10403575B2 (en) * 2017-01-13 2019-09-03 Micron Technology, Inc. Interconnect structure with nitrided barrier
US10570506B2 (en) * 2017-01-24 2020-02-25 Applied Materials, Inc. Method to improve film quality for PVD carbon with reactive gas and bias power
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US10319582B2 (en) * 2017-04-27 2019-06-11 Lam Research Corporation Methods and apparatus for depositing silicon oxide on metal layers
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
JP7221879B2 (ja) * 2017-05-12 2023-02-14 アプライド マテリアルズ インコーポレイテッド 基板及びチャンバ部品上への金属ケイ素化合物層の堆積
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6989623B2 (ja) * 2017-05-26 2022-01-05 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 金属シリサイドの選択的堆積
US10586707B2 (en) * 2017-05-26 2020-03-10 Applied Materials, Inc. Selective deposition of metal silicides
US9947582B1 (en) 2017-06-02 2018-04-17 Asm Ip Holding B.V. Processes for preventing oxidation of metal thin films
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
CN109273373A (zh) * 2017-07-18 2019-01-25 联华电子股份有限公司 电连接电容插塞的硅化钴层的制作方法
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US10304732B2 (en) * 2017-09-21 2019-05-28 Applied Materials, Inc. Methods and apparatus for filling substrate features with cobalt
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11965236B2 (en) 2018-07-17 2024-04-23 Applied Materials, Inc. Method of forming nickel silicide materials
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2020101806A1 (en) 2018-11-13 2020-05-22 Applied Materials, Inc. Selective deposition of metal silicides and selective oxide removal
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
WO2020131296A1 (en) * 2018-12-21 2020-06-25 Applied Materials, Inc. Processing system and method of forming a contact
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11164780B2 (en) * 2019-06-07 2021-11-02 Applied Materials, Inc. Process integration approach for selective metal via fill
CN111211046B (zh) * 2019-07-08 2020-12-11 合肥晶合集成电路有限公司 预处理方法、金属硅化物的形成方法以及半导体处理装置
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
CN113327888B (zh) * 2020-02-28 2022-11-22 长鑫存储技术有限公司 半导体结构的制造方法
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
CN112233970B (zh) * 2020-12-15 2021-03-23 度亘激光技术（苏州）有限公司 砷化镓基半导体器件的制造方法
JP7478776B2 (ja) 2021-07-07 2024-05-07 アプライド マテリアルズ インコーポレイテッド ゲートスタック形成のための統合湿式洗浄
CN115612981A (zh) * 2021-07-16 2023-01-17 鑫天虹(厦门)科技有限公司 双层式遮蔽构件及具有双层式遮蔽构件的薄膜沉积机台

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US6749717B1 (en) * 1997-02-04 2004-06-15 Micron Technology, Inc. Device for in-situ cleaning of an inductively-coupled plasma chambers
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6444263B1 (en) * 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
US6346477B1 (en) * 2001-01-09 2002-02-12 Research Foundation Of Suny - New York Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US6743721B2 (en) * 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US7202162B2 (en) * 2003-04-22 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition tantalum nitride layer to improve adhesion between a copper structure and overlying materials
US20060033678A1 (en) * 2004-01-26 2006-02-16 Applied Materials, Inc. Integrated electroless deposition system
KR100564617B1 (ko) * 2004-03-05 2006-03-28 삼성전자주식회사 금속 샐리사이드막의 형성방법 및 그 방법을 사용한반도체 장치의 제조방법
CN100367450C (zh) * 2004-03-26 2008-02-06 力晶半导体股份有限公司 制作阻挡层的方法
US7273814B2 (en) * 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
US7335587B2 (en) * 2005-06-30 2008-02-26 Intel Corporation Post polish anneal of atomic layer deposition barrier layers

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US9583385B2 (en) 2001-05-22 2017-02-28 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
KR101383384B1 (ko) * 2009-04-16 2014-04-08 노벨러스 시스템즈, 인코포레이티드 작은 임계 치수를 가지는 텅스텐 컨택트 및 인터커넥트 형성 방법
US9673146B2 (en) 2009-04-16 2017-06-06 Novellus Systems, Inc. Low temperature tungsten film deposition for small critical dimension contacts and interconnects
US9236297B2 (en) 2009-04-16 2016-01-12 Novellus Systems, Inc. Low tempature tungsten film deposition for small critical dimension contacts and interconnects
KR20180133566A (ko) * 2009-04-24 2018-12-14 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 프로세싱 증착 차폐 부품
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10103058B2 (en) 2009-08-04 2018-10-16 Novellus Systems, Inc. Tungsten feature fill
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
KR101538982B1 (ko) * 2009-08-07 2015-07-23 시그마-알드리치 컴퍼니., 엘엘씨 고분자량 알킬알릴 코발트트리카르보닐 착체 및 유전체 박막 제조를 위한 그 용도
US9028917B2 (en) 2009-08-07 2015-05-12 Sigma-Aldrich Co. Llc High molecular weight alkyl-allyl cobalttricarbonyl complexes and use thereof for preparing dielectric thin films
US8119526B2 (en) 2010-02-16 2012-02-21 Samsung Electronics Co., Ltd. Method of forming a metal layer and a method of fabricating a semiconductor device
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US9240347B2 (en) 2012-03-27 2016-01-19 Novellus Systems, Inc. Tungsten feature fill
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9540408B2 (en) 2012-09-25 2017-01-10 Entegris, Inc. Cobalt precursors for low temperature ALD or CVD of cobalt-based thin films
US10329663B2 (en) 2012-09-25 2019-06-25 Entegris, Inc. Cobalt precursors for low temperature ALD or CVD of cobalt-based thin films
KR20150058488A (ko) * 2012-09-25 2015-05-28 엔테그리스, 아이엔씨. 코발트계 박막의 저온 ａｌｄ 또는 ｃｖｄ를 위한 코발트 전구체
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
KR20160063378A (ko) * 2013-09-27 2016-06-03 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
KR20210080613A (ko) * 2013-09-27 2021-06-30 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
KR20190102096A (ko) * 2013-09-27 2019-09-02 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US11761086B2 (en) 2014-02-23 2023-09-19 Entegris, Inc. Cobalt precursors
US9997362B2 (en) 2014-04-07 2018-06-12 Entegris, Inc. Cobalt CVD
WO2015157004A1 (en) * 2014-04-07 2015-10-15 Entegris, Inc. Cobalt cvd
US10529722B2 (en) 2015-02-11 2020-01-07 Lam Research Corporation Tungsten for wordline applications
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
KR20180002766A (ko) * 2015-05-01 2018-01-08 어플라이드 머티어리얼스, 인코포레이티드 원자 층 증착(ald) 사이클들을 통한 금속 실리사이드들의 선택적인 증착을 위한 방법들
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US10546751B2 (en) 2015-05-27 2020-01-28 Lam Research Corporation Forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
KR20170089658A (ko) * 2016-01-27 2017-08-04 주식회사 원익아이피에스 반도체 소자의 제조방법
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition
KR20220032953A (ko) * 2020-09-08 2022-03-15 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법

Also Published As

Publication number Publication date
KR101174946B1 (ko) 2012-08-17
JP2009533877A (ja) 2009-09-17
WO2007121249A3 (en) 2007-12-27
CN101466863A (zh) 2009-06-24
US20110124192A1 (en) 2011-05-26
TW200746268A (en) 2007-12-16
CN101466863B (zh) 2011-08-10
WO2007121249A2 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
KR101174946B1 (ko) 코발트-함유 물질들을 형성하기 위한 프로세스
US8815724B2 (en) Process for forming cobalt-containing materials
US8563424B2 (en) Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US20080268635A1 (en) Process for forming cobalt and cobalt silicide materials in copper contact applications
US11959167B2 (en) Selective cobalt deposition on copper surfaces
CN106887380B (zh) 实现无缝钴间隙填充的方法
US20070054487A1 (en) Atomic layer deposition processes for ruthenium materials
US20070077750A1 (en) Atomic layer deposition processes for ruthenium materials
US8586479B2 (en) Methods for forming a contact metal layer in semiconductor devices
US20100102417A1 (en) Vapor deposition method for ternary compounds
CN110066984A (zh) 实现无缝钴间隙填充的方法
WO2009134925A2 (en) Process for forming cobalt and cobalt silicide materials in copper contact applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 7