KR20080110539A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080110539A
KR20080110539A KR1020080055884A KR20080055884A KR20080110539A KR 20080110539 A KR20080110539 A KR 20080110539A KR 1020080055884 A KR1020080055884 A KR 1020080055884A KR 20080055884 A KR20080055884 A KR 20080055884A KR 20080110539 A KR20080110539 A KR 20080110539A
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
single crystal
insulating film
crystal semiconductor
Prior art date
Application number
KR1020080055884A
Other languages
English (en)
Other versions
KR101481973B1 (ko
Inventor
켄고 아키모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080110539A publication Critical patent/KR20080110539A/ko
Application granted granted Critical
Publication of KR101481973B1 publication Critical patent/KR101481973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기판 상에 절연막과, 상기 절연막에 매립된 제 1 화소전극과, 상기 절연막 상에 섬 형상 단결정 반도체층과, 게이트 절연막 및 게이트전극과, 상기 섬 형상 단결정 반도체층 및 상기 게이트전극을 덮는 층간 절연막과, 상기 고농도 불순물영역과 상기 제 1 화소전극을 전기적으로 접속하는 배선과, 상기 층간 절연막, 상기 섬 형상 단결정 반도체층, 상기 게이트전극을 덮고, 상기 제 1 화소전극 상의 영역이 개구된 격벽과, 상기 화소전극 상의, 상기 격벽에 둘러싸인 영역에 형성된 발광층과, 상기 발광층에 전기적으로 접속된 제 2 화소전극을 갖고, 상기 제 1 화소전극의, 상기 발광층과 접하는 면은 평탄하고, 상기 절연막과 상기 섬 형상 단결정 반도체층이 접촉하는 표면과, 상기 제 1 화소전극과 상기 발광층이 접촉하는 표면은 대략 일치하는 반도체장치와 그 제조방법에 관한 것이다.
절연막, 화소전극, 섬 형상 단결정 반도체층, 층간 절연막, 게이트전극, 격벽

Description

반도체장치 및 그 제조방법{Semiconductor device and method for manufacturing the same}
결정성 반도체기판으로부터 반도체층을 박편화하여 이종기판에 접합하는 SOI(Silicon On Insulator) 구조를 갖는 기판에 관한 것이다. 특히 접합 SOI 기술에 관한 것으로, 유리 등의 절연 표면을 갖는 기판에 단결정 또는 다결정의 반도체층을 접합시킨 SOI 기판의 제조방법에 관한 것이다. 또한, 이러한 SOI 구조를 갖는 기판을 사용하는 표시장치 또는 반도체장치에 관한 것이다.
단결정 반도체의 잉곳(ingot)을 얇게 절단하여 제조되는 실리콘 웨이퍼 대신에 절연층의 위에 얇은 단결정 반도체층을 형성한 실리콘 온 인슐레이터라고 불리는 반도체기판(SOI 기판)이 개발되어 있어, 마이크로프로세서 등을 제조할 때의 기판으로서 보급되고 있다. 이것은 SOI 기판을 사용한 집적회로는 트랜지스터의 드레인과 기판간에서의 기생용량을 저감하여, 반도체 집적회로의 성능을 향상시켜, 저소비전력화를 도모하는 것으로서 주목되고 있기 때문이다.
SOI 기판을 제조하는 방법으로서는 수소 이온 주입 박리법이 알려져 있다. 수소 이온 주입 박리법은 실리콘 웨이퍼에 수소 이온을 주입함으로써 표면으로부터 소정의 깊이에 미소 기포층을 형성하고, 상기 미소 기포층을 벽개(劈開)면으로 하는 것으로, 별도의 실리콘 웨이퍼에 얇은 실리콘층(SOI층)을 접합한다. 또 SOI층을 박리하는 열 처리를 하는 것에 덧붙여, 산화성 분위기하에서의 열 처리에 의해 SOI층에 산화막을 형성한 후에 상기 산화막을 제거하고, 다음에 1000 내지 1300℃의 환원성 분위기하에서 열 처리를 하여 접합 강도를 높일 필요가 있다고 되어 있다.
한편, 유리 등의 절연기판에 SOI층을 형성하고자 하는 시도도 이루어져 있다. 유리기판 상에 SOI층을 형성한 SOI 기판의 일례로서, 수소 이온 주입 박리법을 사용하여, 코팅막을 갖는 유리기판 상에 얇은 단결정 실리콘층을 형성한 것이 알려져 있다(특허문헌 1 참조). 이 경우에도, 단결정 실리콘 편(片)에 수소 이온을 주입함으로써 표면으로부터 소정의 깊이에 미소 기포층을 형성하고, 유리기판과 단결정 실리콘 편을 접합한 후에 미소 기포층을 벽개면으로 하여 실리콘 편을 박리하는 것으로, 유리기판 상에 얇은 실리콘층(SOI층)을 형성하고 있다.
또한, 액티브 매트릭스형의 전기광학장치, 예를 들면 액티브 매트릭스형 EL 표시장치(EL : Electro Luminescence)에 있어서, 스위칭소자나 구동회로를, 박막트랜지스터(Thin Film Transistor : TFT)를 사용하여 제조하는 기술이 개발되어 있다.
[특허문헌 1] 일본 공개특허공보 제(평)11-163363호
EL 표시장치로서, TFT상에 제 1 화소전극을 형성하고, 제 1 화소전극 상에 발광층을 포함하는 EL층, 또 EL층 상에 제 2 화소전극을 제조하는 구성을 들 수 있다.
EL층은 1 내지 100nm의 두께로 형성되는 경우가 많기 때문에 EL층의 아래에 형성되는 제 1 화소전극에 요철이 있으면, EL층에도 요철이 생겨 버린다. EL층에도 요철이 생겨 버리면, 표시장치에 휘도 격차가 일어나거나, 표시장치의 신뢰성이 손상되거나 한다. 그 때문에 제 1 화소전극은 평탄성을 갖는 것이 요구된다.
본 발명에서는 SOI 기판을 사용하여 EL 표시장치를 제조하지만, 제 1 화소전극의 재료인 도전막을, 단결정 반도체층을 접합하기 전의 단결정 반도체기판 상에 형성하고, 이어서 단결정 반도체기판과 지지기판을 접합한 후에 도전막 상의 단결정 반도체층을 제거함으로써 형성한다. 이것에 의해 도전막의 표면을 평활하게 할 수 있다.
제 1 화소전극 또는 제 2 화소전극, 또는 그 양쪽으로서 투광성 도전막이 사용된다. 이러한 투광성 도전막으로서, 인듐주석산화물(Indium Tin Oxide : ITO)이 사용되는 경우가 많다.
또한, 화소전극의 재료인 도전막은 ITO 같은 투광성 도전막이 많지만, 반사성을 갖는 도전막을 사용하여도 좋다.
단결정 반도체기판은 대단히 평탄한 표면을 갖고 있기 때문에 단결정 반도체기판 상에 형성된 도전막의 표면도 평탄하게 된다. 이러한 평탄화된 도전막을 사용하여 제 1 화소전극을 형성하면, 그 위에 형성되는 EL층도 평탄화되어, 점결함을 막는 것이 가능해진다.
기판 상에 접합층과, 상기 접합층 상에 절연막과, 상기 절연막에 매립된 제 1 화소전극과, 상기 절연막 상에 섬 형상 단결정 반도체층과, 상기 섬 형상 단결정 반도체층 중에 채널 형성영역과, 고농도 불순물영역과, 상기 섬 형상 단결정 반도체층 상에 게이트 절연막과, 게이트전극과, 상기 섬 형상 단결정 반도체층, 상기 게이트 절연막, 상기 게이트전극을 덮는 층간 절연막과, 상기 층간 절연막 상에 상기 고농도 불순물영역과 상기 제 1 화소전극을 전기적으로 접속하는 배선과, 상기 층간 절연막, 상기 섬 형상 단결정 반도체층, 상기 게이트 절연막, 상기 게이트전극을 덮고, 상기 제 1 화소전극 상의 영역이 개구된 격벽과, 상기 제 1 화소전극 상의, 상기 격벽에 둘러싸인 영역에 형성된 발광층과, 상기 발광층 및 상기 격벽상에 상기 발광층에 전기적으로 접속된 제 2 화소전극을 갖고, 상기 제 1 화소전극의, 상기 발광층과 접촉하는 표면은 평탄하고, 상기 절연막과 상기 섬 형상 단결정 반도체층이 접촉하는 표면과, 상기 제 1 화소전극과 상기 발광층이 접촉하는 표면은 대략 일치하는 것을 특징으로 하는 반도체장치에 관한 것이다.
본 발명에 있어서, 상기 섬 형상 단결정 반도체층은 섬 형상 단결정 실리콘층이다.
반도체기판 상에 제 1 화소전극을 형성하고, 상기 제 1 화소전극 및 상기 반 도체기판 상에 절연막을 형성하고, 수소를 포함하는 이온을 상기 절연막에 주입하고, 상기 반도체기판 중에 다공질 구조를 갖는 분리층을 형성하고, 상기 절연막 상에 접합층을 형성하고, 상기 반도체기판과, 절연 표면을 갖는 기판을, 상기 접합층을 사이에 두어 겹친 상태로, 상기 분리층에 균열을 발생시키고, 상기 절연 표면을 갖는 기판 상에 단결정 반도체층을 잔존시키면서, 상기 반도체기판을 상기 분리층에서 분리하는 열 처리를 하고, 상기 단결정 반도체층을 에칭하고, 상기 단결정 반도체층을 섬 형상 단결정 반도체층에 형성하고, 또한, 상기 제 1 화소전극의 보호층을 형성하고, 상기 섬 형상 단결정 반도체층 상에 게이트 절연막 및 게이트전극을 형성하고, 상기 게이트전극을 마스크로 이용하여, 상기 섬 형상 단결정 반도체층 중에 일 도전형을 부여하는 불순물원소를 첨가하고, 상기 게이트전극의 아래의 영역에 채널 형성영역, 상기 게이트전극이 형성되지 않은 영역에 소스영역 및 드레인영역인 고농도 불순물영역을 형성하고, 상기 보호층을 에칭하고, 상기 제 1 화소전극을 노출시켜, 상기 섬 형상 단결정 반도체층, 상기 게이트 절연막, 상기 게이트전극을 덮어, 층간 절연막을 형성하고, 상기 층간 절연막 상에 상기 고농도 불순물영역과 상기 제 1 화소전극을 전기적으로 접속하는 배선을 형성하고, 상기 층간 절연막, 상기 섬 형상 단결정 반도체층, 상기 게이트 절연막, 상기 게이트전극을 덮고, 상기 제 1 화소전극 상의 영역이 개구된 격벽을 형성하고, 상기 제 1 화소전극 상의, 상기 격벽에 둘러싸인 영역에 형성된 발광층을 형성하고, 상기 발광층 및 상기 격벽상에 상기 발광층에 전기적으로 접속된 제 2 화소전극을 형성하고, 상기 제 1 화소전극의, 상기 발광층과 접촉하는 표면은 평탄하고, 상기 섬 형상 단결정 반도체층과 상기 절연막의 접촉하는 표면과, 상기 제 1 화소전극과 상기 발광층의 접촉하는 표면은 대략 일치하는 것을 특징으로 하는 반도체장치의 제조방법에 관한 것이다. 또, 분리층은 취화(脆化)층이라고도 불린다.
본 발명에 있어서, 상기 단결정 반도체층은 단결정 실리콘층이다.
본 발명에 있어서, 상기 접합층은 산화실리콘에 의해 형성된다.
본 발명에 있어서, 상기 제 1 화소전극은 투광성 도전막을 사용하여 형성되어 있다.
본 발명에 있어서, 상기 제 1 화소전극은 반사성 도전막을 사용하여 형성되어 있다.
본 발명에 의해, 평탄화된 화소전극을 얻을 수 있기 때문에 점결함을 억제할 수 있고, EL 표시장치의 신뢰성이 향상된다.
또한 단결정 반도체층을 활성층으로 하는 TFT를 형성하기 때문에 이동도가 높은 TFT를 형성할 수 있고, EL 표시장치의 구동속도를 높이는 것이 가능해진다.
본 발명의 실시형태에 관해서, 도면을 사용하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세한 것을 여러 가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 발명은 이하에 개시하는 실시형태의 기재내용에 한정하여 해석되는 것은 아니다. 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면간에서 공통으로 사용하기로 한다.
[실시형태 1]
본 실시형태에 관계되는 SOI 구조를 갖는 기판, 및 SOI 기판을 사용하여 제조되는 반도체장치, 및 각각의 제조방법을, 도 1a 내지 도 1b, 도 2a 내지 도 2c, 도 3a 내지 도 3c, 도 4a 내지 도 4b, 도 5a 내지 도 5c, 도 6a 내지 도 6c, 도 7a 내지 도 7b, 도 8a 내지 도 8c, 도 9a 내지 도 9f, 도 10a 내지 도 10f, 도 11a 내지 도 11e, 도 12a 내지 도 12e를 사용하여 설명한다.
우선 SOI 구조를 갖는 기판의 구조에 관해서, 도 1a 내지 도 1b, 도 2a 내지 도 2c를 사용하여 설명한다.
도 1a에 있어서 지지기판(100)은 절연성을 갖는 것 또는 절연 표면을 갖는 것으로, 알루미노실리케이트유리, 알루미노붕규산유리, 바륨붕규산유리 같은 전자공업용에 사용되는 유리기판(「무알칼리유리기판」이라고도 불림)이 적용된다.
즉, 지지기판(100)으로서, 열팽창 계수가 25×10-7/℃에서 50×10-7/℃(바람직하게는 30×10-7/℃에서 40×10-7/℃)이고 왜곡점이 580℃에서 680℃(바람직하게는 600℃에서 680℃)의 유리기판을 적용할 수 있다. 그 외에 석영기판, 세라믹기판, 표면이 절연막으로 피복된 금속기판 등도 적용 가능하다.
본 명세서에서, 단결정 반도체층은 LTSS(Low Temperature Single crystal Semiconductor)층이라고 불리고, 대표적으로는 단결정 실리콘(단결정 규소)이 적용된다. 도 1a에 도시하는 LTSS층(101)은 단결정 실리콘층이다.
그 외에 LTSS층(101)으로서, 단결정 반도체기판 또는 다결정 반도체기판으로부터, 수소 이온 주입 박리법 등을 사용하여 박리 가능한 실리콘, 게르마늄, 기타, 갈륨비소, 인듐인 등의 화합물 반도체에 의한 결정성 반도체층을 적용할 수도 있다.
지지기판(100)과 LTSS층(101)의 사이에는 평활면을 갖고 친수성 표면을 형성하는 접합층(102)을 형성한다. 이 접합층(102)은 평활면을 갖고 친수성 표면을 갖는 층으로 한다. 이러한 표면을 형성 가능한 것으로서, 화학적인 반응에 의해 형성되는 절연층이 바람직하다. 예를 들면, 열적 또는 화학적인 반응에 의해 형성되는 산화반도체막이 적합하다. 주로 화학적인 반응에 의해 형성되는 막이면 표면의 평활성을 확보할 수 있기 때문이다.
또한, 평활면을 갖고 친수성 표면을 형성하는 접합층(102)은 0.2nm 내지 500nm의 두께로 형성된다. 이 두께이면, 피성막 표면의 표면 거칠기를 평활화하는 동시에 상기 막의 성장 표면의 평활성을 확보하는 것이 가능하다.
LTSS층(101)이 실리콘에 의한 것이면, 산화성 분위기하에서 열 처리에 의해 형성되는 산화실리콘, 산소 라디칼의 반응에 의해 성장하는 산화실리콘, 산화성의 약액에 의해 형성되는 케미칼옥사이드 등을 접합층(102)으로 할 수 있다.
접합층(102)으로서 케미칼옥사이드를 사용하는 경우에는 0.1nm에서 1nm의 두께이면 좋다. 또한, 적합하게는 화학기상성장법에 의해 퇴적되는 산화실리콘을 접합층(102)으로 할 수 있다. 이 경우, 유기실란가스를 사용하여 화학기상성장법에 의해 제조되는 산화실리콘막이 바람직하다.
유기실란가스로서는 규산에틸(TEOS : 화학식 Si(OC2H5)4), 테트라메틸실란(TMS : 화학식 Si(CH3)4), 테트라메틸사이클로테트라실록산(TMCTS), 옥타메틸사이클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(SiH(OC2H5)3), 트리스디메틸아미노실란(SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다.
접합층(102)은 LTSS층(101)측에 형성되고, 지지기판(100)의 표면과 밀접하는 것으로, 실온에서도 접합을 하는 것이 가능하다. 더욱 강고하게 접합을 형성하기 위해서는 지지기판(100)과 LTSS층(101)을 누르면 좋다. 이종재료인 지지기판(100)과 접합층(102)을 접합하기 위해서는 표면을 청정화한다. 지지기판(100)과 접합층(102)의 서로 청정화된 표면을 밀접시키면 표면간 인력에 의해 접합이 형성된다.
또, 지지기판(100)의 표면에 복수의 친수기를 부착시키는 처리를 가하면, 접합을 형성하는 데 더욱 바람직한 형태가 된다. 예를 들면, 지지기판(100)의 표면을 산소 플라즈마 처리 또는 오존 처리하여 친수성으로 하는 것이 바람직하다.
이와 같이 지지기판(100)의 표면을 친수성으로 하는 처리를 가한 경우에는 표면의 수산기가 작용하여 수소결합에 의해 접합이 형성된다. 또 청정화된 표면끼리를 밀접시켜 접합을 형성한 것에 대하여, 실온 이상의 온도로 가열하면 접합 강도를 높일 수 있다.
이종재료인 지지기판(100)과 접합층(102)을 접합하기 위한 처리로서, 접합을 형성하는 표면에 아르곤 등의 불활성가스에 의한 이온빔을 조사하여 청정화하여도 좋다. 이온빔의 조사에 의해, 지지기판(100) 또는 접합층(102)의 표면에 미결합종이 노정(露呈)하여 대단히 활성의 표면이 형성된다.
이와 같이 활성화된 표면끼리를 밀접시키면, 지지기판(100)과 접합층(102)의 접합을 저온에서도 형성하는 것이 가능하다. 표면을 활성화하여 접합을 형성하는 방법은 해당 표면을 고도로 청정화하여 두는 것이 요구되기 때문에 진공 중에서 행하는 것이 바람직하다.
LTSS층(101)은 결정 반도체기판을 박편화하여 형성되는 것이다. 예를 들면, 단결정 반도체기판으로서 단결정 실리콘기판을 사용하는 경우, 단결정 실리콘기판의 소정의 깊이에 수소 또는 불소를 이온 주입하고, 그 후 열 처리를 하여 표층의 단결정 실리콘층을 박리하는 이온 주입 박리법으로 형성할 수 있다. 또한, 폴리실리콘(다공성 실리콘)상에 단결정 실리콘을 에피택셜 성장시킨 후, 폴리실리콘층을 워터제트로 벽개하여 박리하는 방법을 적용하여도 좋다. LTSS층(101)의 두께는 5nm 내지 500nm, 바람직하게는 10nm 내지 200nm의 두께이다.
도 1b는 지지기판(100)에 배리어층(103)과 접합층(102)을 형성한 구성을 도시한다. 배리어층(103)을 형성하는 것으로, 지지기판(100)으로서 사용되는 유리기판으로부터 알칼리금속 또는 알칼리토류 금속같은 가동 이온 불순물이 확산하여 LTSS층(101)이 오염되는 것을 방지할 수 있다. 배리어층(103)상에는 접합층(102)을 형성하는 것이 바람직하다.
지지기판(100)에 있어서, 불순물의 확산을 방지하는 배리어층(103)과 접합 강도를 확보하는 접합층(102)에 의한 기능이 다른 복수의 층을 형성함으로써, 지지 기판의 선택범위를 확대할 수 있다. LTSS층(101)측에도 접합층(102)을 형성하여 두는 것이 바람직하다. 즉, 지지기판(100)에 LTSS층(101)을 접합할 때, 접합을 형성하는 면의 한쪽 또는 쌍방에 접합층(102)을 형성하는 것이 바람직하고, 이것에 의하여 접합 강도를 높일 수 있다.
도 2a는 LTSS층(101)과 접합층(102)의 사이에 절연층(104)을 형성한 구성을 도시한다. 절연층(104)은 질소를 함유하는 절연층인 것이 바람직하다. 예를 들면, 질화실리콘막, 산소를 포함하는 질화실리콘막 또는 질소를 포함하는 산화실리콘막으로부터 선택된 1개 또는 복수의 막을 적층하여 형성할 수 있다.
예를 들면, 절연층(104)으로서, LTSS층(101)측으로부터 질소를 포함하는 산화실리콘막, 산소를 포함하는 질화실리콘막을 적층한 적층막을 사용할 수 있다. 접합층(102)이 지지기판(100)과 접합을 형성하는 기능을 갖는 것에 대하여, 절연층(104)은 불순물에 의해 LTSS층(101)이 오염되는 것을 방지한다.
또, 여기에서 질소를 포함하는 산화실리콘막이란 그 조성으로서, 질소보다도 산소의 함유량이 많은 것으로, 러더퍼드 후방 산란법(RBS : Rutherford Backscattering Spectrometry) 및 수소 전방 산란법(HFS : Hydrogen Forward Scattering)을 사용하여 측정한 경우에 농도범위로서 산소가 50 내지 70원자%, 질소가 0.5 내지 15원자%, Si가 25 내지 35원자%, 수소가 0.1 내지 10원자%의 범위로 포함되는 것을 말한다. 또한, 산소를 포함하는 질화실리콘막이란, 그 조성으로서, 산소보다도 질소의 함유량이 많은 것으로, RBS 및 HFS를 사용하여 측정한 경우에 농도범위로서 산소가 5 내지 30원자%, 질소가 20 내지 55원자%, Si가 25 내지 55원 자%, 수소가 10 내지 30원자%의 범위로 포함되는 것을 말한다. 단, 산화질화실리콘 또는 질화산화실리콘을 구성하는 원자의 합계를 100원자%로 하였을 때, 질소, 산소, Si 및 수소의 함유 비율이 상기한 범위 내에 포함되는 것으로 한다.
도 2b는 지지기판(100)에 접합층(102)을 형성한 구성이다. 지지기판(100)과 접합층(102)의 사이에는 배리어층(103)이 형성되어 있는 것이 바람직하다. 지지기판(100)으로서 사용되는 유리기판으로부터 알칼리금속 또는 알칼리토류 금속같은 가동 이온 불순물이 확산하여 LTSS층(101)이 오염되는 것을 막기 위해서이다. LTSS층(101)에는 직접 산화로 형성된 산화실리콘층(105)이 형성되어 있다. 이 산화실리콘층(105)이 접합층(102)과 접합을 형성하고, 지지기판(100)상에 LTSS층을 고정한다. 산화실리콘층(105)은 열산화에 의해 형성된 것이 바람직하다.
도 2c는 지지기판(100)에 접합층(102)을 형성한 다른 구성이다. 지지기판(100)과 접합층(102)의 사이에는 배리어층(103)이 형성되어 있다.
도 2c에서는 배리어층(103)은 1층 또는 복수의 층을 갖고 구성한다. 예를 들면, 나트륨 등의 이온을 블로킹하는 효과가 높은 질화실리콘막 또는 산소를 포함하는 질화실리콘막을 제 1 층으로서 사용하고, 그 상층에 제 2 층으로서 산화실리콘막 또는 질소를 포함하는 산화실리콘막을 형성한다.
배리어층(103)의 제 1 층은 불순부의 확산을 방지할 목적을 가진 절연막으로 치밀한 막인 데 대하여, 제 2 층은 제 1 층째의 막의 내부 응력이 상층에 작용하지 않도록, 응력을 완화하는 것을 하나의 목적으로 하고 있다. 이와 같이 지지기판(100)에 배리어층(103)을 형성하는 것으로, LTSS층을 접합할 때의 기판의 선택범 위를 확대할 수 있다.
배리어층(103)에는 접합층(102)이 형성되어 있고, 지지기판(100)과 LTSS층(101)을 고정한다.
도 1a 내지 도 1b, 도 2a 내지 도 2c에 도시하는 SOI 구조를 갖는 기판의 제조방법에 관해서, 도 3a 내지 도 3c, 도 4a 내지 도 4b, 도 5a 내지 도 5c, 도 6a 내지 도 6c, 도 7a 내지 도 7b, 도 8a 내지 도 8c를 사용하여 설명한다.
청정화된 반도체기판(106)의 표면으로부터 전계로 가속된 이온을 소정의 깊이에 주입하여 분리층(107)을 형성한다(도 3a 참조). 반도체기판(106)에 형성되는 분리층(107)의 깊이는 이온의 가속 에너지와 이온의 입사각에 의해서 제어한다. 반도체기판(106)의 표면으로부터 이온의 평균 진입 깊이에 가까운 깊이 영역에 분리층(107)이 형성된다. 예를 들면, LTSS층의 두께는 5nm 내지 500nm, 바람직하게는 10nm 내지 200nm의 두께이고, 이온을 주입할 때의 가속전압은 이러한 두께를 고려하여 행하여진다. 이온의 주입은 이온 도핑장치를 사용하여 행하는 것이 바람직하다. 즉, 소스가스를 플라즈마화하여 생성된 복수의 이온종을 질량 분리하지 않고 주입하는 도핑방식을 사용한다.
본 실시형태의 경우, 1 또는 복수의 동일한 원자로 이루어지는 질량수가 다른 이온을 주입하는 것이 바람직하다. 이온 도핑은 가속전압 10kV 내지 100kV, 바람직하게는 30kV 내지 80kV, 도즈량은 1×1016/㎠ 내지 4×1016/㎠, 빔전류밀도가 2μA/㎠ 이상, 바람직하게는 5μA/㎠ 이상, 더욱 바람직하게는 10μA/㎠ 이상이면 좋다.
수소 이온을 주입하는 경우에는 H+, H2 +, H3 + 이온을 포함시키는 동시에 H3 + 이온의 비율을 높여 두는 것이 바람직하다. 수소 이온을 주입하는 경우에는 H+, H2 +, H3 + 이온을 포함시키는 동시에 H3 + 이온의 비율을 높여 두면 주입 효율을 높일 수 있고, 주입시간을 단축할 수 있다. 이것에 의하여, 반도체기판(106)에 형성되는 분리층(107)의 영역에는 1×1020/㎤(바람직하게는 5×1020/㎤) 이상의 수소를 포함시키는 것이 가능하다.
반도체기판(106) 중에서, 국소적으로 고농도의 수소 주입영역을 형성하면, 결정 구조가 어지럽혀져 미소한 공공(microvoid)이 형성되어, 분리층(107)을 다공질 구조로 할 수 있다. 이 경우, 비교적 저온의 열 처리에 의해서 분리층(107)에 형성된 미소한 공동의 부피 변화가 일어나, 분리층(107)에 따라 벽개함으로써 얇은 LTSS층을 형성할 수 있다.
이온을 질량 분리하여 반도체기판(106)에 주입하여도, 상기와 마찬가지로 분리층(107)을 형성할 수 있다. 이 경우에도, 질량수가 큰 이온(예를 들면 H3 + 이온)을 선택적으로 주입하는 것은 상기와 같은 효과를 갖게 되어 바람직하다.
이온을 생성하는 이온종을 생성하는 가스로서는 수소 외에 중수소, 헬륨같은 불활성가스를 선택하는 것도 가능하다. 원료가스에 헬륨을 사용하여, 질량 분리 기능을 갖지 않는 이온 도핑장치를 사용함으로써, He+ 이온의 비율이 높은 이온빔을 얻을 수 있다. 이러한 이온을 반도체기판(106)에 주입하는 것으로, 미소한 공공을 형성할 수 있어 상기와 같은 분리층(107)을 반도체기판(106) 중에 형성할 수 있다.
분리층(107)의 형성에 있어서는 이온을 고 도즈 조건으로 주입할 필요가 있고, 반도체기판(106)의 표면이 거칠어지는 경우가 있다. 이 때문에 이온이 주입되는 표면에 치밀한 막을 형성하여 두어도 좋다. 예를 들면, 질화실리콘막 또는 산소를 포함하는 질화실리콘막 등에 의해 이온 주입에 대한 보호막을 50nm 내지 200nm의 두께로 형성하여 두어도 좋다.
다음에 지지기판(100)과 접합을 형성하는 면에 접합층(102)으로서 산화실리콘막을 형성한다(도 3b 참조). 산화실리콘막의 두께는 10nm 내지 200nm, 바람직하게는 10nm 내지 100nm, 더욱 바람직하게는 20nm 내지 50nm이면 좋다.
산화실리콘막으로서는 상술과 같이 유기실란가스를 사용하여 화학기상성장법에 의해 제조되는 산화실리콘막이 바람직하다. 그 외에 실란가스를 사용하여 화학기상성장법에 의해 제조되는 산화실리콘막을 적용할 수도 있다. 화학기상성장법에 의한 성막에서는 단결정 반도체기판에 형성한 분리층(107)으로부터 탈가스가 일어나지 않는 온도로서, 예를 들면 350℃ 이하의 성막 온도가 적용된다. 또한, 단결정 또는 다결정 반도체기판으로부터 LTSS층을 박리하는 열 처리는 성막 온도보다도 높은 열 처리 온도가 적용된다.
지지기판(100)과, 반도체기판(106)의 접합층(102)이 형성된 면을 대향시켜, 밀접시키는 것으로 접합을 형성한다(도 3c 참조). 접합을 형성하는 면은 충분히 청정화하여 둔다. 그리고, 지지기판(100)과 접합층(102)을 밀접시킴으로써 접합이 형성된다. 접합은 초기의 단계에서 반데르발스 힘이 작용하는 것으로 생각되고, 지지기판(100)과 반도체기판(106)을 압접하는 것으로 수소결합에 의해 강고한 접합을 형성하는 것이 가능하다.
양호한 접합을 형성하기 위해서, 표면을 활성화하여 두어도 좋다. 예를 들면, 접합을 형성하는 면에 원자빔 또는 이온빔을 조사한다. 원자빔 또는 이온빔을 이용하는 경우에는 아르곤 등의 불활성가스 중성원자빔 또는 불활성가스 이온빔을 사용할 수 있다. 그 외에 플라즈마 조사 또는 라디칼 처리를 한다. 이러한 표면 처리에 의해 200℃ 내지 400℃의 온도에서도 이종재료간의 접합 강도를 높이는 것이 가능해진다.
반도체기판(106)과 지지기판(100)을 겹친 상태로 제 1 열 처리를 한다. 제 1 열 처리에 의해 지지기판(100)상에 얇은 반도체층(LTSS층)을 남겨 반도체기판(106)의 분리를 한다(도 4a 참조). 제 1 열 처리는 접합층(102)의 성막 온도 이상으로 행하는 것이 바람직하고, 400℃ 이상 600℃ 미만의 온도에서 행하는 것이 바람직하다. 이 온도범위로 열 처리를 하는 것으로 분리층(107)에 형성된 미소한 공공(空孔)에 부피 변화가 일어나, 분리층(107)에 따라 반도체층을 벽개할 수 있다. 접합층(102)은 지지기판(100)과 접합하고 있기 때문에 지지기판(100)상에는 반도체기판(106)과 같은 결정성의 LTSS층(101)이 고정된 형태가 된다.
다음에 지지기판(100)에 LTSS층(101)이 접합된 상태로 제 2 열 처리를 한다 (도 4b 참조). 제 2 열 처리는 제 1 열 처리 온도보다도 높은 온도이고 지지기판(100)의 왜곡점을 초과하지 않는 온도에서 행하는 것이 바람직하다. 또는 제 1 열 처리와 제 2 열 처리는 같은 온도이어도, 제 2 열 처리의 처리시간을 길게 하는 것이 바람직하다. 열 처리는 열전도 가열, 대류 가열 또는 복사 가열 등에 의해 지지기판(100) 및/또는 LTSS층(101)이 가열되도록 하면 좋다. 열 처리장치로서는 전열로, 램프어닐로 등을 적용할 수 있다. 제 2 열 처리는 다단층으로 온도를 변화시켜 행하여도 좋다. 또한 순간 열어닐(RTA)장치를 사용하여도 좋다. RTA 장치에 의해서 열 처리를 하는 경우에는 기판의 왜곡점 근방 또는 이것보다도 약간 높은 온도로 가열할 수도 있다.
제 2 열 처리를 하는 것으로 LTSS층(101)에 잔류하는 응력을 완화시킬 수 있다. 즉, 제 2 열 처리는 지지기판(100)과 LTSS층(101)의 팽창 계수의 차이에 의해 생기는 열 왜곡을 완화한다. 또한, 제 2 열 처리는 이온을 주입함으로써 결정성이 손상된 LTSS층(101)의 결정성을 회복시키기 위해서도 유효하다. 또, 제 2 열 처리는 반도체기판(106)을 지지기판(100)과 접합시킨 후, 제 1 열 처리에 의해서 분할할 때에 생기는 LTSS층(101)의 데미지를 회복시키는 것에도 유효하다. 또한, 제 1 열 처리와 제 2 열 처리를 하는 것으로 수소결합을, 더욱 강고한 공유결합으로 변화시킬 수 있다.
LTSS층(101)의 표면을 더욱 평탄화하는 목적으로 화학적 기계연마(CMP) 처리를 하여도 좋다. CMP 처리는 제 1 열 처리 후 또는 제 2 열 처리 후에 행할 수 있다. 게다가, 제 2 열 처리 전에 행하면, LTSS층(101)의 표면을 평탄화하는 동시에 CMP 처리에 의해서 생기는 표면의 손상층을 제 2 열 처리로 수복할 수 있다.
어떻게 하여도, 제 1 열 처리와 제 2 열 처리를 본 형태와 같이 조합하여 행하는 것으로, 유리기판같은 열적으로 취약한 지지기판의 위에 결정성이 우수한 결정 반도체층을 형성하는 것이 가능해진다.
도 3a 내지 도 3c 및 도 4a 내지 도 4b의 공정을 거쳐서, 도 1a에 도시하는 SOI 기판이 형성된다.
도 1b에 도시하는 SOI 구조의 기판을 작성하는 방법에 관해서, 도 7a 내지 도 7b를 사용하여 설명한다.
도 3a 내지 도 3b에 도시하는 제조공정에 기초하여, 반도체기판(106) 중에 분리층(107)을 형성하고, 또, 반도체기판(106)의, 지지기판(100)과 접합을 형성하는 면에 접합층(102)을 형성한다.
이어서, 배리어층(103) 및 접합층(102)이 형성된 지지기판(100)과, 반도체기판(106)의 접합층(102)을 밀착시켜 접합을 형성한다(도 7a 참조).
이 상태로 제 1 열 처리를 한다. 제 1 열 처리는 접합층(102)의 성막 온도 이상에서 행하는 것이 바람직하고, 400℃ 이상 600℃ 미만의 온도에서 행하는 것이 바람직하다. 이것에 의하여 분리층(107)에 형성된 미소한 공공에 부피 변화가 일어나, 반도체기판(106)을 벽개할 수 있다. 지지기판(100)상에는 반도체기판(106)과 같은 결정성을 갖는 LTSS층(101)이 형성된다(도 7b 참조).
다음에 지지기판(100)에 LTSS층(101)이 접합된 상태로 제 2 열 처리를 한다. 제 2 열 처리는 제 1 열 처리 온도보다도 높은 온도이고 지지기판(100)의 왜곡점을 초과하지 않는 온도에서 행하는 것이 바람직하다. 또는 제 1 열 처리와 제 2 열 처리는 같은 온도이어도, 제 2 열 처리의 처리시간을 길게 하는 것이 바람직하다. 열 처리는 열전도 가열, 대류 가열 또는 복사 가열 등에 의해 지지기판(100) 및/또는 LTSS층(101)이 가열되도록 하면 좋다. 제 2 열 처리를 하는 것으로 LTSS층(101)에 잔류하는 응력을 완화시킬 수 있고, 제 1 열 처리에 의해서 분할할 때에 생기는 LTSS층(101)의 데미지를 회복시키는 것에도 유효하다.
이상과 같이 하여, 도 1b에 도시하는 SOI 기판이 형성된다.
이어서 도 2a에 도시하는 SOI 구조의 기판의 제조방법에 관해서, 도 8a 내지 도 8c를 사용하여 설명한다.
우선 도 3a에 도시하는 제조공정에 기초하여, 반도체기판(106) 중에 분리층(107)을 형성한다.
다음에 반도체기판(106)의 표면에 절연층(104)을 형성한다. 절연층(104)은 질소를 함유하는 절연층인 것이 바람직하다. 예를 들면, 질화실리콘막, 산소를 포함하는 질화실리콘막 또는 질소를 포함하는 산화실리콘막으로부터 선택된 1개 또는 복수의 막을 적층하여 형성할 수 있다.
또, 절연층(104)상에 접합층(102)으로서 산화실리콘막을 형성한다(도 8a 참조).
지지기판(100)과, 반도체기판(106)의 접합층(102)이 형성된 면을 대향시켜, 밀접시키는 것으로 접합을 형성한다(도 8b 참조).
이 상태로 제 1 열 처리를 한다. 제 1 열 처리는 접합층(102)의 성막 온도 이상에서 행하는 것이 바람직하고, 400℃ 이상 600℃ 미만의 온도에서 행하는 것이 바람직하다. 이것에 의하여 분리층(107)에 형성된 미소한 공공에 부피 변화가 일어나, 반도체기판(106)을 벽개할 수 있다. 지지기판(100)상에는 반도체기판(106)과 같은 결정성을 갖는 LTSS층(101)이 형성된다(도 8c 참조).
다음에 지지기판(100)에 LTSS층(101)이 접합된 상태로 제 2 열 처리를 한다. 제 2 열 처리는 제 1 열 처리 온도보다도 높은 온도이고 지지기판(100)의 왜곡점을 초과하지 않는 온도에서 행하는 것이 바람직하다. 또는 제 1 열 처리와 제 2 열 처리는 같은 온도이어도, 제 2 열 처리의 처리시간을 길게 하는 것이 바람직하다. 열 처리는 열전도 가열, 대류 가열 또는 복사 가열 등에 의해 지지기판(100) 및/또는 LTSS층(101)이 가열되도록 하면 좋다. 제 2 열 처리를 하는 것으로 LTSS층(101)에 잔류하는 응력을 완화시킬 수 있고, 제 1 열 처리에 의해서 분할할 때에 생기는 LTSS층(101)의 데미지를 회복시키는 것에도 유효하다.
도 8a 내지 도 8c에 도시하는 바와 같이, 절연층(104)을 반도체기판(106)상에 형성하는 동시에 절연층(104)에 의해서 불순물이 LTSS층(101)에 혼입하는 것을 막기 때문에 LTSS층(101)이 오염되는 것을 방지하는 것이 가능해진다.
도 5a 내지 도 5c는 지지기판측에 접합층을 형성하여 LTSS층을 갖는 SOI 구조의 기판을 제조하는 공정을 도시한다.
우선, 산화실리콘층(105)이 형성된 반도체기판(106)에 전계로 가속된 이온을 소정의 깊이에 주입하여, 분리층(107)을 형성한다(도 5a 참조). 산화실리콘층(105)은 반도체기판(106)상에 산화실리콘층을 스퍼터법이나 CVD법으로 성막하여 도 좋고, 반도체기판(106)이 단결정 실리콘기판의 경우, 반도체기판(106)을 열산화하여 형성하여도 좋다. 본 실시형태에서는 반도체기판(106)이 단결정 실리콘기판으로서, 산화실리콘층(105)은 단결정 실리콘기판을 열산화하여 형성한다.
반도체기판(106)에 대한 이온의 주입은 도 3a의 경우와 같다. 반도체기판(106)의 표면에 산화실리콘층(105)을 형성하여 두는 것으로 이온 주입에 의해서 표면이 데미지를 받아, 평탄성이 손상되는 것을 방지할 수 있다.
배리어층(103) 및 접합층(102)이 형성된 지지기판(100)과 반도체기판(106)의 산화실리콘층(105)이 형성된 면을 밀착시켜 접합을 형성한다(도 5b 참조).
이 상태로 제 1 열 처리를 한다. 제 1 열 처리는 접합층(102)의 성막 온도 이상에서 행하는 것이 바람직하고, 400℃ 이상 600℃ 미만의 온도에서 행하는 것이 바람직하다. 이것에 의하여 분리층(107)에 형성된 미소한 공공에 부피 변화가 일어나, 반도체기판(106)을 벽개할 수 있다. 지지기판(100)상에는 반도체기판(106)과 같은 결정성을 갖는 LTSS층(101)이 형성된다(도 5c 참조).
다음에 지지기판(100)에 LTSS층(101)이 접합된 상태로 제 2 열 처리를 한다. 제 2 열 처리는 제 1 열 처리 온도보다도 높은 온도이고 지지기판(100)의 왜곡점을 초과하지 않는 온도에서 행하는 것이 바람직하다. 또는 제 1 열 처리와 제 2 열 처리는 같은 온도이어도, 제 2 열 처리의 처리시간을 길게 하는 것이 바람직하다. 열 처리는 열전도 가열, 대류 가열 또는 복사 가열 등에 의해 지지기판(100) 및/또는 LTSS층(101)이 가열되도록 하면 좋다. 제 2 열 처리를 하는 것으로 LTSS층(101)에 잔류하는 응력을 완화시킬 수 있고, 제 1 열 처리에 의해서 분할할 때에 생기는 LTSS층(101)의 데미지를 회복시키는 것에도 유효하다.
이상과 같이 하여, 도 2b에 도시하는 SOI 기판이 형성된다.
도 6a 내지 도 6c는 지지기판측에 접합층을 형성하여 LTSS층을 접합하는 경우에서의 다른 예를 도시한다.
최초에 반도체기판(106)으로 분리층(107)을 형성한다(도 6a 참조). 분리층(107)을 형성하기 위한 이온의 주입은 이온 도핑장치를 사용하여 행한다. 이 공정에서는 전계로 가속된 질량수가 다른 이온이 고전계로 가속되어 반도체기판(106)에 조사된다.
이 때, 반도체기판(106)의 표면은 이온의 조사에 의해 평탄성이 손상될 우려가 있는 것으로, 보호막으로서 산화실리콘층(105)을 형성하여 두는 것이 바람직하다. 산화실리콘층(105)은 열산화에 의해 형성하여도 좋고, 케미칼옥사이드를 적용하여도 좋다. 케미칼옥사이드는 산화성의 약액에 반도체기판(106)을 담그는 것으로 형성 가능하다. 예를 들면, 오존 함유 수용액으로 반도체기판(106)을 처리하면 표면에 케미칼옥사이드가 형성된다.
또한 보호막으로서, 플라즈마 CVD법으로 형성한 질소를 포함하는 산화실리콘막, 산소를 포함하는 질화실리콘막, 또는 TEOS를 사용하여 성막한 산화실리콘막을 사용하여도 좋다.
지지기판(100)에는 배리어층(103)을 형성하는 것이 바람직하다. 배리어층(103)을 형성하는 것으로, 지지기판(100)으로서 사용되는 유리기판으로부터 알칼리금속 또는 알칼리토류 금속같은 가동 이온 불순물이 확산하여 LTSS층(101)이 오 염되는 것을 방지할 수 있다.
배리어층(103)은 1층 또는 복수의 층을 갖고 구성한다. 예를 들면, 나트륨 등의 이온을 블로킹하는 효과가 높은 질화실리콘막 또는 산소를 포함하는 질화실리콘막을 제 1 층으로서 사용하고, 그 상층에 제 2 층으로서 산화실리콘막 또는 질소를 포함하는 산화실리콘막을 형성한다.
배리어층(103)의 제 1 층은 불순부의 확산을 방지하는 목적을 가진 절연막으로 치밀한 막인 데 대하여, 제 2 층은 제 1 층째의 막의 내부 응력이 상층에 작용하지 않도록, 응력을 완화하는 것을 하나의 목적으로 하고 있다. 이와 같이 지지기판(100)에 배리어층(103)을 형성하는 것으로, LTSS층을 접합할 때의 기판의 선택범위를 확대할 수 있다.
배리어층(103)의 상층에 접합층(102)을 형성한 지지기판(100)과 반도체기판(106)을 접합시킨다(도 6b 참조). 반도체기판(106)의 표면은 보호막으로서 형성한 산화실리콘층(105)을 플루오르산으로 제거하여 두고, 반도체 표면이 노출되는 상태로 되어 있다. 반도체기판(106)의 가장 바깥쪽 표면(outermost surface)은 플루오르산 용액의 처리에 의해 수소로 종단되어 있는 상태이면 좋다. 접합 형성에 있어서 표면 종단 수소에 의해 수소결합이 형성되어, 양호한 접합을 형성할 수 있다.
또한, 불활성가스의 이온을 조사하여 반도체기판(106)의 가장 바깥쪽 표면에 미결합 수가 노출되도록 하여, 진공 중에서 접합을 형성하여도 좋다.
이 상태로 제 1 열 처리를 한다. 제 1 열 처리는 접합층(102)의 성막 온도 이상에서 행하는 것이 바람직하고, 400℃ 이상 600℃ 미만의 온도에서 행하는 것이 바람직하다. 이것에 의하여 분리층(107)에 형성된 미소한 공공에 부피 변화가 일어나, 반도체기판(106)을 벽개할 수 있다. 지지기판(100)상에는 반도체기판(106)과 같은 결정성을 갖는 LTSS층(101)이 형성된다(도 6c 참조).
다음에 지지기판(100)에 LTSS층(101)이 접합된 상태로 제 2 열 처리를 한다. 제 2 열 처리는 제 1 열 처리 온도보다도 높은 온도이고 지지기판(100)의 왜곡점을 초과하지 않는 온도에서 행하는 것이 바람직하다. 또는 제 1 열 처리와 제 2 열 처리는 같은 온도이어도, 제 2 열 처리의 처리시간을 길게 하는 것이 바람직하다.
열 처리는 열전도 가열, 대류 가열 또는 복사 가열 등에 의해 지지기판(100) 및/또는 LTSS층(101)이 가열되도록 하면 좋다. 제 2 열 처리를 하는 것으로 LTSS층(101)에 잔류하는 응력을 완화시킬 수 있고, 제 1 열 처리에 의해서 분할할 때에 생기는 LTSS층(101)의 데미지를 회복시키는 것에도 유효하다.
이상과 같이 하여 도 2c에 도시하는 SOI 기판을 형성한다.
본 실시형태에 의하면, 유리기판 등의 내열 온도가 700℃ 이하이어도 접합부의 접착력이 강고한 LTSS층(101)을 얻을 수 있다. 지지기판(100)으로서, 알루미노실리케이트유리, 알루미노붕규산유리, 바륨붕규산유리와 같은 무알칼리유리라고 불리는 전자공업용에 사용되는 각종 유리기판을 적용하는 것이 가능해진다. 즉, 1변이 1미터를 초과하는 기판 상에 단결정 반도체층을 형성할 수 있다. 이러한 대면적기판을 사용하여 액정 디스플레이같은 표시장치뿐만아니라, 반도체 집적회로를 제조할 수 있다.
이어서, 상기한 SOI 구조를 사용하여 형성하는 반도체장치 및 그 제조방법에 관해서, 도 9a 내지 도 9f, 도 10a 내지 도 10f, 도 11a 내지 도 11e, 도 12a 내지 도 12e를 참조하여 설명한다.
우선, 반도체기판(106)의 표면에 투광성 도전막(141)을 성막한다. 본 실시형태에서는 투광성 도전막(141)으로서 인듐주석산화물(Indium Tin Oxide(ITO))막을 사용하여, 스퍼터법으로, 성막가스를 아르곤(Ar) 및 산소(O2), 성막 압력 0.4Pa로 하여, 50 내지 100nm, 구체적으로는 110nm의 막 두께로 성막한다(도 9a 참조).
이어서 투광성 도전막(141)을 선택적으로 제거하여, 제 1 화소전극(142)을 형성한다(도 9b 참조). 투광성 도전막(141)으로서 인듐주석산화물막을 사용한 경우에는 옥살산을 주성분으로 한 에천트에 의해 웨트 에칭하여, 원하는 형상으로 형성한다. 또 250℃ 이상에서 가열 처리함으로써, 인듐주석산화물막은 결정화하여, 내(耐)산성을 갖게 된다.
또 본 실시형태에서는 투광성 도전막(141)으로서, 인듐주석산화물을 사용하였지만, 인듐주석산화물이 아니라, 그 밖의 규소와 높은 에칭 선택비를 얻을 수 있는 재료를 사용하여도 좋다.
이어서 반도체기판(106) 및 제 1 화소전극(142)상에 절연막(143)을 형성한다(도 9c 참조). 본 실시형태에서는 절연막(143)으로서, 질소를 포함하는 산화규소막을 막 두께 100nm로 성막하고, 또 산소를 포함하는 질화규소막을 막 두께 300nm로 성막한 적층막을 형성한다.
또 절연막(143)을 과학적 기계적 연마(Chemical Mechanical Polishing : CMP)를 사용하여 연마하여, 표면이 평활한 절연막(145)을 얻는다. 절연막(143)은 그 아래에 제 1 화소전극(142)이 형성되어 있기 때문에 단차가 존재하지만, 연마에 의해서 단차를 소실시킨다.
또 절연막(145)을 형성 후, 수소 이온(147)을 주입하여(도 9d 참조), 분리층(107)을 형성한다(도 9e 참조). 본 실시형태에서는 수소 이온의 주입 조건은 인가전압 80keV, 도즈량은 2.5×1016/㎠으로 한다. 이것에 의해 분리층(107)이 반도체기판(106)의 표면으로부터 100nm 내지 300nm의 깊이로 형성된다.
이어서 절연막(145)상에 접합층(102)을 형성한다(도 9e 참조). 본 실시형태에서는 접합층(102)으로서 산화규소층을 CVD법으로 성막한다. 성막가스로서, 테트라에틸오소실리케이트(TEOS라고도 함)를 사용하면, 표면 평탄성이 좋고, 후의 접합 공정시의 수율이 좋아진다.
도 9e에 도시하는 구조가 얻어지면, 지지기판(100)과, 반도체기판(106)의 접합층(102)이 형성된 면을 대향시켜, 밀접시키는 것으로 접합을 형성한다(도 10a 참조).
또, 도 2b 및 도 2c에 도시하는 바와 같이, 반도체기판(106)이 아니라 지지기판(100)에 접합층(102)을 형성하여도 좋고, 도 1b에 도시하는 바와 같이, 반도체기판(106) 및 지지기판(100)의 양쪽에 접합층(102)을 형성하여도 좋다.
또한 도 1b, 도 2b, 도 2c에 도시하는 바와 같이, 지지기판(100)에 배리어 층(103)을 형성하여도 좋다. 예를 들면, 배리어층(103)으로서 질화실리콘층과 산화실리콘층이 적층 형성하여도 좋다. 지지기판(100)에 배리어층을 형성하면, LTSS층(101)의 오염을 방지할 수 있다. 또, 질화실리콘층 대신에 산소를 포함하는 질화실리콘층, 질화알루미늄층, 산소를 포함하는 질화알루미늄층을 적용하여도 좋다.
반도체기판(106)과 지지기판(100)을 겹친 상태로 제 1 열 처리를 한다. 제 1 열 처리로서는 예를 들면, 반도체기판(106)과 지지기판(100)을 400 내지 600℃로 가열하면 좋다. 제 1 열 처리에 의해 지지기판(100)상에 얇은 반도체층(101; LTSS층)을 남기고 반도체기판(106)의 분리를 한다(도 10b 참조). 반도체기판(106)과 지지기판(100)을 각각 다른 방향으로 힘을 가하면, 지지기판 상에 LTSS층(101)이 형성된다.
도 10b에 도시하는 구조에서는 화소전극(142)은 절연막(145)에 매립된 상태이고, LTSS층(101)은 화소전극(142) 및 절연막(145)상에 형성되어 있다.
이어서 LTSS층(101)을 박막화하여 원하는 막 두께로 한다. 박막화 방법은 CMP법, 또는 에칭법 등을 들 수 있다. 본 실시형태에서는 드라이 에칭을 사용하여 박막화한다.
LTSS층(101)의 막 두께는 5nm에서 500nm, 바람직하게는 10nm에서 200nm, 더욱 바람직하게는 10nm에서 60nm의 두께로 하는 것이 바람직하다. LTSS층(101)의 두께는 분리층(107)의 깊이를 제어하는 것, 및 박막화의 조건에 의해 적절하게 설정할 수 있다. 본 실시형태에서는 드라이 에칭에 의해, LTSS층을 50nm의 막 두께로 형성한다.
LTSS층(101)에는 임계치 전압을 제어하기 위해서, 붕소, 알루미늄, 갈륨 등의 p형 불순물원소를 첨가한다. 예를 들면, p형 불순물원소로서 붕소를 1×1016cm-3 이상 1×1018cm-3 이하의 농도로 첨가되어 있어도 좋다.
LTSS층(101)상에 마스크(148)를 형성하고, 마스크(148)를 사용하여 LTSS층(101)을 에칭한다(도 10c 참조). 활성층의 배치에 맞추어 섬 형상으로 분리한 섬 형상 단결정 반도체층(121) 및 화소전극(142)의 보호층(149)을 형성한다(도 10d 참조).
상기한 공정에서 형성된 섬 형상 단결정 반도체층(121)과 절연막(145)이 접촉하는 표면과, 화소전극(142)과 보호층(149)이 접촉하는 표면이 거의 일치한다.
그리고, 섬 형상 단결정 반도체층(121)상에 게이트 절연막(110), 게이트전극(111)을 형성한다(도 10e 참조). 본 실시형태에서는 게이트 절연막(110)과 게이트전극(111)을 같은 폭으로 하였지만, 저농도 불순물영역을 형성하기 위해서, 게이트전극(111)의 폭보다도 크게 하여도 좋다. 또는 게이트 절연막(110)을, 섬 형상 단결정 반도체층(121), 및 절연막(145)을 덮도록 형성하여도 좋다.
게이트 절연막(110)은 산화규소막, 질화규소막, 질소를 포함하는 산화규소막, 산소를 포함하는 질화규소막의 어느 하나를 사용하여 형성하면 좋고, 본 실시형태에서는 산화규소막을 10nm 내지 100nm의 막 두께로 성막한 것을 사용하여, 게이트 절연막(110)을 형성한다.
게이트전극(111)은 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti), 알루미늄(Al) 등을 사용하여 형성하면 좋다.
이어서, 게이트전극(111)을 마스크로 이용하여, 섬 형상 단결정 반도체층(121)에 일 도전형을 부여하는 불순물원소(151)를 도입한다(도 10f 참조). 이때 보호층(149)에도 불순물원소(151)가 첨가된다. 불순물원소(151)로서 n형을 부여하는 불순물원소를 사용한 경우는 n형을 부여하는 불순물원소로서, 인(P), 비소(As)를 들 수 있다. 또한 불순물원소(151)로서 p형을 부여하는 불순물원소를 사용한 경우는 p형을 부여하는 불순물원소로서는 붕소(B)를 들 수 있다.
일 도전형을 부여하는 불순물원소(151)의 첨가에 의해, 게이트전극(111)의 아래의 영역에 채널 형성영역(161), 게이트전극(111) 및 게이트 절연막(110)에 덮이지 않은 영역에 소스영역 및 드레인영역인 고농도 불순물영역(162; 고농도 불순물영역(162a) 및 고농도 불순물영역(162b))이 형성된다.
본 실시형태에서는 예를 들면 n형의 불순물원소(151)로서 인(P)을 사용하고, 인가전압 20keV 및 도즈량 1.0/㎠로 첨가한다. 이것에 의해 고농도 불순물영역(162)에는 인이 3×1021/㎤의 농도로 포함되게 된다.
이어서 화소전극(142)상의 보호층(149) 이외 영역을 덮는 마스크(154)를 형성하고(도 11a 참조), 보호층(149)을 에칭하여 제거하여, 화소전극(142)을 노출시킨다(도 11b 참조). 화소전극(142)의 재료로서 인듐주석산화물(ITO), 보호층(149)으로서 단결정 규소층을 사용한 경우는 에천트로서 과수암모늄을 사용하면 좋다. 과수암모늄은 규소와 ITO에 대한 에칭 선택비가 높기 때문에 단결정 규소층과 인듐 주석산화물층의 계면의 평탄함이 유지된 채로 에칭되어, 평탄한 표면을 갖는 인듐주석산화물층이 노출된다. 또한 또는 과수암모늄 대신에 TMAH(tetramethyl ammonium hydroxide)를 사용하여도 규소와 ITO에 대한 에칭 선택비가 높다.
또, 도 10c 내지 도 11b의 제조공정에서는 LTSS층(101)을 선택적으로 에칭하고 나서, 일 도전형을 부여하는 불순물원소(151)를 첨가하고 나서, 화소전극(142)상의 보호층(149)을 제거하고 있다. 한편, LTSS층(101)을 선택적으로 에칭하지 않고 화소전극(142)의 보호층으로서 사용한 경우의 제조공정을, 도 12a 내지 도 12e를 사용하여 설명한다. 또 도 12a 내지 도 12e에 있어서, 도 10c 내지 도 11b와 같은 것은 같은 부호로 도시하고 있다.
도 10b에 도시하는 구조를 형성 후, LTSS층(101)의 활성층이 되는 영역상에 게이트 절연막(110) 및 게이트전극(111)을 형성한다(도 12a 참조).
이어서 일 도전형을 부여하는 불순물원소(151)를 LTSS층(101)에 첨가한다(도 12b 참조). 이것에 의해, LTSS층(101) 중의 게이트전극(111)에 덮여 있는 영역은 불순물원소(151)가 첨가되지 않고 채널 형성영역(161)이 형성된다(도 12c 참조).
또 LTSS층(101)의, 활성층이 되는 영역상에 마스크(154)를 형성하고, LTSS층(101)을 에칭한다(도 12d 참조). 이것에 의해, 소스영역 및 드레인영역인 고농도 불순물영역(162; 고농도 불순물영역(162a 및 162b)), 및 채널 형성영역(161)을 갖는 활성층이 형성된다(도 12e 참조). 또 도 12e와 도 11b는 같은 것이다.
도 11b 또는 도 12e까지의 제조공정을 한 후, 층간 절연막(155)을 형성한다. 층간 절연막(155)은 BPSG(Boron Phosphorus Silicon Glass)막을 성막하거나, 폴리 이미드로 대표되는 유기수지를 도포하여 형성한다. 층간 절연막(155) 중에 콘택트홀을 형성하고, 콘택트홀에 맞추어 배선(157) 및 배선(158)을 형성한다(도 11c 참조). 배선(157)은 고농도 불순물영역(162b)과 전기적으로 접속되어 있고, 배선(158)은 고농도 불순물영역(162a) 및 화소전극(142)과 전기적으로 접속되어 있다.
배선(157) 및 배선(158)은 활성층인 섬 형상 단결정 반도체층(121) 및 화소전극(142)과 접촉저항이 낮은 재료를 사용하여 형성하면 좋다. 본 실시형태에서는 배선(157) 및 배선(158)을 알루미늄 또는 알루미늄합금으로 형성한다. 또한 상층과 하층에는 배리어 메탈로서 몰리브덴, 크롬, 티타늄 등의 금속막으로 형성하여도 좋다.
이어서 절연막(145), 층간 절연막(155), 배선(157) 및 배선(158)을 덮어, 절연막을 형성하고, 화소전극(142)상의 영역을 노출시킨다. 또는 화소전극(142)상의 영역이 개구되어 있는 절연막을 형성한다. 이러한 절연막을 격벽(159)으로서 형성한다(도 11d 참조). 격벽(159)의 재료로서는 유기수지재료 또는 무기수지재료를 사용하면 좋다.
이어서 화소전극(142)상의 격벽(159)에 둘러싸인 영역에 발광층(181)을 형성한다. 발광층(181)은 유기 화합물을 사용하여도 좋고 무기화합물을 사용하여도 좋다.
유기 화합물의 발광층(181)으로서는 다음과 같은 재료를 사용할 수 있다. 예를 들면, 적색의 발광을 나타내는 발광재료로서, Alq3 : DCM, 또는 Alq3 : 루블렌 : BisDCJTM 등의 재료를 사용한다. 또한, 녹색의 발광을 나타내는 발광재료로서는 Alq3 : DMQD(N,N′-디메틸퀴나크리돈), 또는 Alq3 : 쿠마린6 등의 재료를 사용한다. 또한, 청색의 발광을 나타내는 발광재료로서는 α-NPD, 또는 tBu-DNA 등의 재료를 사용한다.
무기화합물을 발광재료로서 사용하는 무기 EL 소자는 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는 발광재료의 입자를 바인더 중에 분산시킨 전계발광층을 갖고, 후자는 발광재료의 박막으로 이루어지는 전계발광층을 갖고 있는 점에 차이는 있지만, 고전계로 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속 이온의 내각(內殼) 전자 전이를 이용하는 국재형 발광이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자에서는 국재형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광재료는 모체재료와 발광 중심이 되는 불순물원소로 구성된다. 함유시키는 불순물원소를 변화시키는 것으로, 여러 가지 색의 발광을 얻을 수 있다. 발광재료의 제조방법으로서는 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무열분해법, 복분해법, 프리커서의 열분해 반응에 의한 방법, 역미셸법이나 이들의 방법과 고온 소성을 조합한 방법, 동결건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체재료와, 불순물원소 또는 불순물원소를 포함하는 화합물을 칭량하여, 유발에서 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체재료에 불순물원소를 함유시키는 방법이다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해되기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠렛상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에 생산성이 좋아 대량생산에 적합하다.
액상법(공침법)은 모체재료 또는 모체재료를 포함하는 화합물과, 불순물원소 또는 불순물원소를 포함하는 화합물을 용액 중에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광재료의 입자가 균일하게 분포하고, 입자직경이 작고 낮은 소성 온도에서 반응이 진행할 수 있다.
발광재료에 사용하는 모체재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 또한, 산화물로서는 예를 들면, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는 예를 들면, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또, 셀렌화아연(ZnSe), 테루루화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정이어도 좋다.
국재형 발광의 발광 중심으로서, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오디뮴(Pr) 등을 사용할 수 있다. 또, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제 1 불순물원소 및 억셉터 준위를 형성하는 제 2 불순물원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물원소는 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물원소로서는 예를 들면, 구리(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체재료와, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물과, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물을 각각 칭량하여, 유발에서 혼합한 후, 전기로에서 가열, 소성을 한다. 모체재료로서는 상술한 모체재료를 사용할 수 있고, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물로서는 예를 들면, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있고, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물로서는 예를 들면, 구리(Cu), 은(Ag), 황화구리(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해되어 버리기 때문이다. 또, 분 말상태로 소성을 하여도 좋지만, 펠렛상태로 소성을 하는 것이 바람직하다.
또한, 고상 반응을 이용하는 경우의 불순물원소로서, 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물원소가 확산되기 쉽고, 고상 반응이 진행되기 쉬워지기 때문에 균일한 발광재료를 얻을 수 있다. 또, 여분의 불순물원소가 들어 가지 않기 때문에 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물로서는 예를 들면, 염화구리(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또, 이들의 불순물원소의 농도는 모체재료에 대하여 0.01 내지 10atomic%이면 좋고, 바람직하게는 0.05 내지 5atomic%의 범위이다.
박막형 무기 EL의 경우, 발광층은 상기 발광재료를 포함하는 층이고, 저항 가열증착법, 전자빔증착(EB 증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송감압 CVD법 등의 화학기상성장법(CVD), 원자층 에피텍시법(ALE) 등을 사용하여 형성할 수 있다.
화소전극(142)과 발광층(181)이 접촉하는 표면은 화소전극(142)과 보호층(149)이 접촉하는 표면과 같은 면이기 때문에 화소전극(142)과 발광층(181)이 접촉하는 표면과, 섬 형상 단결정 반도체층(121)과 절연막(145)이 접촉하는 표면은 거의 일치하고 있다.
이어서, 발광층(181) 및 격벽(159)상에 발광층(181)에 전기적으로 접속된 제 2 화소전극(182)을 형성한다(도 11e 참조). 화소전극(182)은 투광성 도전막을 사용하여 형성하지만, 화소전극(142)과 같은 재료를 사용하여도 좋고, 다른 재료를 사용하여도 좋다. 화소전극(142) 및 화소전극(182)이 투광성 도전막을 사용하여 형성되어 있기 때문에 본 실시형태의 발광장치는 양면 사출 발광장치가 된다.
이상과 같이 하여, 본 발명을 사용한 발광장치가 제조된다. 화소전극(142)은 단결정의 반도체기판(106)에 접하는 표면이 발광층(181)과 접하게 되기 때문에 표면의 평탄성을 유지할 수 있다. 이것에 의해 점결함을 방지할 수 있고, 신뢰성이 높은 발광장치를 얻는 것이 가능해진다.
또한, 지지기판(100)에 접합된 LTSS층(101)을 활성층으로서 사용하여, TFT를 제조할 수 있다. 활성층에 사용되는 LTSS층(101)은 결정방향이 일정한 단결정 반도체이기 때문에 고속 구동이 가능한 TFT를 얻는 것이 가능해진다.
이상으로부터 본 실시형태에 의해, 신뢰성이 높고, 동시에 구동속도가 빠른 반도체장치를 얻을 수 있다.
[실시형태 2]
실시형태 1에서는 화소전극(142)으로서 투광성 도전막(141)을 사용하였지만, 화소전극(142)으로서, 반사성 도전막을 사용하여도 좋다. 또는 투광성 도전막(141)을 사용하여 화소전극(142)을 형성하고, 화소전극(142)상에 반사성 도전막을 형성하여도 좋다.
본 실시형태의 발광장치를, 도 13a 내지 도 13c를 사용하여 설명한다. 또 실시형태 1과 같은 것은 같은 부호로 도시하기로 한다.
도 13a에 도시하는 발광장치는 화소전극(142) 대신에 반사성 도전막을 사용하여 화소전극(171)을 형성한 것이다. 반사성 도전막으로서는 티타늄, 몰리브덴, 텅스텐, 은, 탄탈륨 등을 사용하면 좋다.
또한, 투광성 도전막(141)을 사용하여 화소전극(142)을 형성하고, 화소전극(142)상에 반사성 도전막을 형성한 것을 도 13b 내지 도 13c를 사용하여 설명한다.
도 13b에 도시하는 발광장치는 실시형태 1의 도 11b에 도시하는 구조를 형성한 후, 층간 절연막(155)을 형성하기 전에 반사성 도전막에 의한 화소전극(172)을 형성한 것이다. 또한 도 13c에 도시하는 발광장치는 실시형태 1의 도 11c에 도시하는 구조를 형성한 후, 격벽(159)을 형성하기 전에 반사성 도전막에 의한 화소전극(173)을 형성한 것이다.
본 실시형태에 의해, 신뢰성이 높고, 구동속도가 빠른 반도체장치를 얻을 수 있다. 또, 화소전극의 상면과 섬 형상 단결정 반도체층의 저면은 거의 공평면상에 있다. 또한, 에칭에 의해 화소전극의 일부가 제거되는 경우가 있기 때문에 화소전극의 상면의 높이와 섬 형상 단결정 반도체층의 저면의 높이의 차는 화소전극의 막 두께 이하이고, 100nm 이내이다.
[실시형태 3]
본 실시형태에서는 본 발명의 표시장치를 사용한 EL 모듈 및 EL 텔레비전 수상기의 구성예에 관해서, 도 14, 도 15, 도 16을 사용하여 설명한다.
도 14는 표시패널(201)과, 회로기판(202)을 조합한 EL 모듈을 도시하고 있다. 표시패널(201)은 화소부(203), 주사선 구동회로(204) 및 신호선 구동회로(205)를 갖고 있다. 회로기판(202)에는 예를 들면, 컨트롤회로(206)나 신호분할 회로(207) 등이 형성되어 있다. 표시패널(201)과 회로기판(202)은 접속배선(208)에 의해서 접속되어 있다. 접속배선에는 FPC 등을 사용할 수 있다.
표시패널(201)은 화소부(203)와 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 낮은 구동회로)를 기판 상에 트랜지스터를 사용하여 일체 형성한다. 실시형태 1 내지 실시형태 2를 사용하여 제조되는 발광장치를 화소부(203)로서 사용하면 좋다.
또한, 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 높은 구동회로)를 IC칩상에 형성하고, 그 IC칩을 COG(Chip On Glass) 등으로 표시패널(201)에 실장하여도 좋다. 또는 그 IC칩을 TAB(Tape Automated Bonding)이나 프린트기판을 사용하여 표시패널(201)에 실장하여도 좋다.
또한, 주사선이나 신호선에 설정하는 신호를 버퍼회로에 의해 임피던스 변환 하는 것으로, 1행마다의 화소의 기록 시간을 짧게 할 수 있다. 따라서 고세밀의 표시장치를 제공할 수 있다.
또한, 또 소비전력의 저감을 도모하기 위해서, 유리기판 상에 트랜지스터를 사용하여 화소부를 형성하고, 모든 신호선 구동회로를 IC칩상에 형성하고, 그 IC칩을 COG(Chip On Glass)에 의해 표시패널에 실장하여도 좋다.
예를 들면, 표시패널의 화면 전체를 몇개의 영역으로 분할하고, 각각의 영역에 일부 또는 모든 주변 구동회로(신호선 구동회로, 주사선 구동회로 등)를 형성한 IC칩을 배치하여, COG(Chip On Glass) 등으로 표시패널에 실장하여도 좋다.
또한, 다른 구성을 갖고 있는 표시패널의 예를 도 15에 도시한다. 도 15의 표시패널은 기판(220)상에 화소(230)가 복수 배열된 화소부(221), 주사선(233)의 신호를 제어하는 주사선 구동회로(222), 신호선(231)의 신호를 제어하는 신호선 구동회로(223)를 갖고 있다. 또한, 화소(230)에 포함되는 발광소자의 휘도 변화를 보정하기 위한 모니터회로(224)가 형성되어 있어도 좋다. 화소(230)에 포함되는 발광소자와 모니터회로(224)에 포함되는 발광소자는 같은 구조를 갖고 있다. 발광소자의 구조는 한 쌍의 전극간에 일렉트로루미네선스를 발현하는 재료를 포함하는 층을 사이에 둔 형태로 되어 있다.
기판(220)의 주변부에는 주사선 구동회로(222)에 외부회로로부터 신호를 입력하는 입력단자(225), 신호선 구동회로(223)에 외부회로로부터 신호를 입력하는 입력단자(226), 모니터회로(224)에 신호를 입력하는 입력단자(229)를 갖고 있다.
화소(230)에 형성한 발광소자를 발광시키기 위해서는 외부회로로부터 전력을 공급할 필요가 있다. 화소부(221)에 형성되는 전원선(232)은 입력단자(227)로 외부회로와 접속된다. 전원선(232)은 끌고 다니는 배선의 길이에 의해 저항 손실이 생기기 때문에 입력단자(227)는 기판(220)의 주변부에 복수 개소 형성하는 것이 바람직하다. 입력단자(227)는 기판(220)의 양단부에 형성하고, 화소부(221)의 면 내에서 휘도 격차가 눈에 띄지 않도록 배치되어 있다. 즉, 화면 중에서 한 쪽이 밝고, 반대쪽이 어둡게 되어 버리는 것을 방지하고 있다. 또한, 한 쌍의 전극을 구비한 발광소자의, 전원선(232)과 접속하는 전극과는 반대쪽의 전극은 복수의 화소(230)로 공유하는 공통전극으로서 형성되지만, 이 전극의 저항 손실도 낮게 하기 위해서, 단자(228)를 복수개 구비하고 있다.
이러한 표시패널은 전원선이 Cu 등의 저저항재료로 형성되어 있기 때문에 특히 화면 사이즈가 대형화되었을 때에 유효하다. 예를 들면, 화면 사이즈가 13인치 클래스의 경우 대각선의 길이는 340mm이지만, 60인치 클래스의 경우에는 1500mm 이상이 된다. 이러한 경우에는 배선저항을 무시할 수 없기 때문에 Cu 등의 저저항재료를 배선으로서 사용하는 것이 바람직하다. 또한, 배선 지연을 고려하면, 마찬가지로 하여 신호선이나 주사선을 형성하여도 좋다.
상기와 같은 패널 구성을 구비한 EL 모듈에 의해, EL 텔레비전 수상기를 완성시킬 수 있다. 도 16은 EL 텔레비전 수상기의 주요한 구성을 도시하는 블록도이다. 튜너(251)는 영상신호와 음성신호를 수신한다. 영상신호는 영상신호 증폭회로(252)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상신호 처리회로(253)와, 그 영상신호를 구동회로의 입력 사양으로 변환하기 위한 컨트롤회로(206)에 의해 처리된다. 컨트롤회로(206)는 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동하는 경우에는 신호선측에 신호분할회로(207)를 형성하고, 입력 디지털 신호를 M개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(251)에서 수신한 신호 중, 음성신호는 음성신호 증폭회로(254)에 보내지고, 그 출력은 음성신호 처리회로(255)를 거쳐서 스피커(256)에 공급된다. 제어회로(257)는 수신국(수신 주파수)이나 음량의 제어정보를 입력부(258)로부터 받아, 투너(251)나 음성신호 처리회로(255)에 신호를 송출한다.
EL 모듈을 케이스에 넣어, 텔레비전 수상기를 완성시킬 수 있다. EL 모듈에 의해, 표시부가 형성된다. 또한, 스피커, 비디오 입력단자 등이 적절하게 구비되어 있다.
물론, 본 발명은 텔레비전 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도역이나 공항 등에서의 정보표시반이나, 가두에서의 광고표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
[실시형태 4]
본 발명의 표시장치를 사용한 전자기기로서, 비디오카메라, 디지털카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향재생장치(카오디오, 오디오콤보 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일컴퓨터, 휴대전화, 휴대형 게임기, 전자서적 등), 기억매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기억매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들의 전자기기의 구체적인 예를 도 17a 내지 도 17h에 도시한다.
도 17a는 자발광형의 디스플레이이고, 케이스(301), 지지대(302), 표시부(303), 스피커부(304), 비디오 입력단자(305) 등을 포함한다. 본 발명은 표시부(303)를 구성하는 표시장치에 사용할 수 있고, 본 발명에 의해, 의사 윤곽이 저감된, 아름다운 화상을 볼 수 있게 된다. 자발광형이기 때문에 백 라이트가 필요없고, 액정 디스플레이보다도 얇은 표시부로 할 수 있다. 또, 디스플레이는 퍼스널 컴퓨터용, TV 방송 수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 17b는 디지털스틸카메라이고, 본체(306), 표시부(307), 수상부(308), 조작키(309), 외부 접속 포트(310), 셔터 버튼(311) 등을 포함한다. 본 발명은 표시부(307)를 구성하는 표시장치에 사용할 수 있다.
도 17c는 노트형 퍼스널 컴퓨터이고, 본체(312), 케이스(313), 표시부(314), 키보드(315), 외부 접속 포트(316), 포인팅 디바이스(317) 등을 포함한다. 본 발명은 표시부(314)를 구성하는 표시장치에 사용할 수 있다.
도 17d는 모바일컴퓨터이고, 본체(318), 표시부(319), 스위치(320), 조작키(321), 적외선 포트(322) 등을 포함한다. 본 발명은 표시부(319)를 구성하는 표시장치에 사용할 수 있다.
도 17e는 기억매체 판독부를 구비한 화상재생장치(구체적으로는 예를 들면 DVD 재생장치)이고, 본체(323), 케이스(324), 표시부 A(325), 표시부 B(326), DVD 등의 기록매체를 판독하는 기억매체 판독부(327), 조작키(328), 스피커부(329) 등을 포함한다. 표시부 A(325)는 주로 화상정보를 표시하고, 표시부 B(326)는 주로 문자정보를 표시한다. 본 발명은 표시부 A(325), 표시부 B(326)를 구성하는 표시장치에 사용할 수 있다. 또, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다.
도 17f는 고글형 디스플레이(헤드 마운트 디스플레이)이고, 본체(330), 표시부(331), 암(arm)부(332) 등을 포함한다. 본 발명은 표시부(331)를 구성하는 표시장치에 사용할 수 있다.
도 17g는 비디오카메라이고, 본체(333), 표시부(334), 케이스(335), 외부 접 속 포트(336), 리모콘 수신부(337), 수상부(338), 배터리(339), 음성 입력부(340), 조작키(341) 등을 포함한다. 본 발명은 표시부(334)를 구성하는 표시장치에 사용할 수 있다.
도 17h는 휴대전화이고, 본체(342), 케이스(343), 표시부(344), 음성 입력부(345), 음성 출력부(346), 조작키(347), 외부 접속 포트(348), 안테나(349) 등을 포함한다. 본 발명은 표시부(344)를 구성하는 표시장치에 사용할 수 있다.
또, 발광 휘도가 높은 발광재료를 사용하면, 출력한 화상정보를 포함하는 빛을 렌즈 등으로 확대투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능해진다.
또한, 최근에는 상기 전자기기는 인터넷이나 CATV(케이블TV) 등의 전자통신회선을 통하여 배신된(distributed) 정보를 표시하는 경우가 많아져, 특히 동화상정보를 표시하는 기회가 증가하였다. 발광재료의 응답속도는 대단히 높기 때문에 발광장치는 동화상표시에 바람직하다.
또한, 발광형의 표시장치는 발광하고 있는 부분이 전력을 소비하기 때문에 발광부분이 가능한 한 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치 같은 문자정보를 주로 표시하는 표시부에 발광형의 표시장치를 사용하는 경우에는 비발광부분을 배경으로 하여 문자정보를 발광부분에서 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 극히 넓어, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한, 본 실시형태의 전자기기는 실시형태 1 내지 실시형 태3에 나타낸 어떤 구성의 표시장치를 사용하여도 좋다.
본 출원은 2007년 6월 14일, 일본특허청에 출원된 일본특허출원번호 2007-157063에 기초하고 있고, 이것에 의해서, 그 전체 내용은 인용에 의해 개시되어 있다.
도 1은 SOI 구조를 갖는 기판의 구성을 도시하는 단면도.
도 2는 SOI 구조를 갖는 기판의 구성을 도시하는 단면도.
도 3은 SOI 구조를 갖는 기판의 제조방법을 설명하는 단면도.
도 4는 SOI 구조를 갖는 기판의 제조방법을 설명하는 단면도.
도 5는 SOI 구조를 갖는 기판의 제조방법을 설명하는 단면도.
도 6은 SOI 구조를 갖는 기판의 제조방법을 설명하는 단면도.
도 7은 SOI 구조를 갖는 기판의 제조방법을 설명하는 단면도.
도 8은 SOI 구조를 갖는 기판의 제조방법을 설명하는 단면도.
도 9는 SOI 구조를 갖는 기판을 사용한 반도체장치의 제조방법을 설명하는 단면도.
도 10은 SOI 구조를 갖는 기판을 사용한 반도체장치의 제조방법을 설명하는 단면도.
도 11은 SOI 구조를 갖는 기판을 사용한 반도체장치의 제조방법을 설명하는 단면도.
도 12는 SOI 구조를 갖는 기판을 사용한 반도체장치의 제조방법을 설명하는 단면도.
도 13은 SOI 구조를 갖는 기판을 사용한 반도체장치의 단면도.
도 14는 본 발명의 EL 모듈을 도시하는 도면.
도 15는 본 발명의 표시패널을 도시하는 도면.
도 16은 본 발명의 EL 텔레비전 수상기의 주요한 구성을 도시하는 블록도.
도 17은 본 발명을 사용하여 제조된 전자기기의 예를 도시하는 도면.
* 도면의 주요 부분에 대한 설명 *
100 : 지지기판
102 : 접합층
110 : 게이트 절연막
111 : 게이트전극
145 : 절연막
155 : 층간 절연막
157 : 배선
158 : 배선
159 : 격벽
161 : 채널 형성영역
162a : 고농도 불순물영역
162b : 고농도 불순물영역
171 : 화소전극
181 : 발광층
182 : 화소전극

Claims (26)

  1. 반도체 디바이스로서,
    기판 상의 접합 층;
    상기 접합 층 상의 절연막 및 상기 절연막에 임베딩되는 제 1 화소 전극;
    상기 절연막 상의 섬 형상 단결정 반도체 층;
    상기 섬 형상 단결정 반도체 층의 채널 형성 영역 및 고농도 불순물 영역;
    상기 섬 형상 단결정 반도체 층 상의 게이트 절연막 및 게이트 전극;
    상기 섬 형상 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮는 층간 절연막;
    상기 고농도 불순물 영역과 상기 제 1 화소 전극을 서로 전기적으로 접속하는, 상기 층간 절연막 상의 배선;
    상기 층간 절연막, 상기 섬 형상 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮고, 상기 제 1 화소 전극 상의 영역에 개구를 갖는 격벽;
    상기 제 1 화소 전극 상의 상기 격벽에 의해 둘러싸인 영역에 형성된 발광층;
    상기 발광층 및 상기 격벽 상의, 상기 발광층에 전기적으로 접속된 제 2 화소 전극을 포함하고,
    상기 발광층과 접촉하는 상기 제 1 화소 전극의 표면은 평탄하고,
    상기 절연막이 상기 섬 형상 단결정 반도체 층과 접촉하는 표면과 상기 제 1 화소 전극이 상기 발광층과 접촉하는 표면은 대략 일치하는, 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 섬 형상 단결정 반도체 층은 섬 형상 단결정 실리콘 층인, 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 접합 층은 실리콘 산화물로 형성되는, 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 제 1 화소 전극은 투광성 도전막을 이용하여 형성되는, 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 제 1 화소 전극은 반사성 도전막을 이용하여 형성되는, 반도체 디바이스.
  6. 반도체 디바이스 제조 방법으로서,
    반도체 기판 상에 제 1 화소 전극을 형성하는 단계;
    상기 제 1 화소 전극 및 상기 반도체 기판 상에 절연막을 형성하는 단계;
    상기 반도체 기판에 다공질 구조를 갖는 분리층을 형성하기 위해 상기 절연막에 수소를 포함하는 이온을 주입하는 단계;
    상기 절연막 상에 접합층을 형성하는 단계;
    상기 반도체 기판과 절연 표면을 갖는 기판 사이에 상기 접합층을 끼워 서로 중첩하게 한 상태에서, 상기 분리층에 균열을 발생시키고 상기 절연 표면을 갖는 기판 상에 상기 단결정 반도체층을 남겨두면서 상기 반도체 기판을 상기 분리층에서 분리하도록 열처리를 행하는 단계;
    상기 섬 형상 단결정 반도체 층에 단결정 반도체 층을 형성하고 상기 제 1 화소 전극을 위한 보호층을 형성하기 위해 상기 단결정 반도체 층을 에칭하는 단계;
    상기 섬 형상 단결정 반도체 층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 게이트 전극 아래 영역에 채널 형성 영역을 형성하고 상기 게이트 전극이 형성되지 않는 영역들에 소스 영역 및 드레인 영역으로 기능하는 고농도 불순물 영역들을 형성하기 위해 상기 게이트 전극을 마스크로 이용하여 상기 섬 형상 단결정 반도체 층에 일 도전형을 부여하는 불순물 원소를 첨가하는 단계;
    상기 제 1 화소 전극을 노출시키도록 상기 보호층을 에칭하는 단계;
    상기 섬 형상 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에, 상기 고농도 불순물 영역과 상기 제 1 화소 전극을 서로 전기적으로 접속하는 배선을 형성하는 단계;
    상기 층간 절연막, 상기 섬 형상 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮고 상기 제 1 화소 전극 상의 영역에 개구를 갖는 격벽을 형성하는 단계;
    상기 제 1 화소 전극 상의 상기 격벽에 의해 둘러싸인 영역에 발광층을 형성하는 단계;
    상기 발광층 및 상기 격벽 상에, 상기 발광층과 전기적으로 접속하는 제 2 화소 전극을 형성하는 단계를 포함하고,
    상기 발광층과 접촉하는 상기 제 1 화소 전극의 표면은 평탄하고,
    상기 섬 형상 단결정 반도체 층이 상기 절연막과 접촉하는 표면과 상기 제 1 화소 전극이 상기 발광층과 접촉하는 표면은 대략 일치하는, 반도체 디바이스 제조 방법.
  7. 제 6 항에 있어서,
    상기 단결정 반도체 층은 단결정 실리콘 층인, 반도체 디바이스 제조 방법.
  8. 제 6 항에 있어서,
    상기 접합층은 실리콘 산화물로 형성되는, 반도체 디바이스 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 1 화소 전극은 투광성 도전막을 이용하여 형성되는, 반도체 디바이스 제조 방법.
  10. 제 6 항에 있어서,
    상기 제 1 화소 전극은 반사성 도전막을 이용하여 형성되는, 반도체 디바이스 제조 방법.
  11. 반도체 디바이스로서,
    기판 상의 접합층;
    상기 접합층 상의, 제 1 개구를 갖는 절연막;
    상기 제 1 개구에 형성되는 제 1 화소 전극;
    상기 절연막 상의, 채널 형성 영역 및 고농도 불순물 영역들을 포함하는 단결정 반도체 층;
    상기 단결정 반도체 층 상의 게이트 절연막 및 게이트 전극;
    상기 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮는 층간 절연막;
    상기 고농도 불순물 영역 및 상기 제 1 화소 전극을 서로 전기적으로 접속하는 배선;
    상기 층간 절연막 및 상기 제 1 화소 전극의 일부를 덮는 격벽으로서, 상기 제 1 화소 전극의 일부 상에 제 2 개구를 갖는 상기 격벽;
    상기 제 2 개구에 형성된 발광층; 및
    상기 발광층 및 상기 격벽 상의, 상기 발광층에 전기적으로 접속된 제 2 화소 전극을 포함하는, 반도체 디바이스.
  12. 제 11 항에 있어서,
    상기 단결정 반도체 층은 단결정 실리콘 층인, 반도체 디바이스.
  13. 제 11 항에 있어서,
    상기 접합층은 실리콘 산화물로 형성되는, 반도체 디바이스.
  14. 제 11 항에 있어서,
    상기 제 1 화소 전극은 투광성 도전막을 이용하여 형성되는, 반도체 디바이스.
  15. 제 11 항에 있어서,
    상기 제 1 화소 전극은 반사성 도전막을 이용하여 형성되는, 반도체 디바이스.
  16. 제 11 항에 있어서,
    상기 제 1 화소 전극의 상부 표면은 평탄화되는, 반도체 디바이스.
  17. 제 11 항에 있어서,
    상기 제 1 화소 전극의 상부 표면과 상기 단결정 반도체 층의 하부 표면은 동일 평면인, 반도체 디바이스.
  18. 제 11 항에 있어서,
    상기 제 1 화소 전극의 상부 표면의 높이와 상기 단결정 반도체 층의 하부 표면의 높이의 차이는 100㎚ 이하인, 반도체 디바이스.
  19. 반도체 디바이스를 제조하는 방법으로서,
    반도체 기판 상에 제 1 화소 전극을 형성하는 단계;
    상기 제 1 화소 전극과 상기 반도체 기판 상에 절연막을 형성하는 단계;
    상기 반도체 기판에 다공질 구조를 갖는 분리층을 형성하기 위해 상기 절연막으로 수소를 포함하는 이온을 주입하는 단계;
    상기 절연막 상에 접합 층을 형성하는 단계;
    상기 반도체 기판과 절연 표면을 갖는 기판 사이에 상기 접합층이 끼워져 서로 중첩하는 상태에서, 상기 분리층에 균열을 발생시키고 상기 절연 표면을 갖는 기판 상에 상기 단결정 반도체 층을 남겨두면서 상기 반도체 기판을 상기 분리층에서 분리하도록 열처리를 행하는 단계;
    섬 형상 단결정 반도체 층을 형성하고 상기 제 1 화소 전극 상에 보호층을 형성하기 위해 상기 단결정 반도체 층의 일부를 에칭하는 단계;
    상기 섬 형상 단결정 반도체 층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 게이트 전극 아래 영역에 채널 형성 영역을 형성하고 상기 게이트 전극이 형성되지 않는 영역들에 소스 영역 및 드레인 영역으로 기능하는 고농도 불순물 영역들을 형성하기 위해 상기 게이트 전극을 마스크로 이용하여 상기 섬 형상 단결정 반도체 층에 일 도전형을 부여하는 불순물 원소를 첨가하는 단계;
    상기 제 1 화소 전극을 노출하기 위해 상기 보호층을 에칭하는 단계;
    상기 섬 형상 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에, 상기 고농도 불순물 영역과 상기 제 1 화소 전극을 서로 전기적으로 접속하는 배선을 형성하는 단계;
    상기 층간 절연막, 상기 섬 형상 단결정 반도체 층, 상기 게이트 절연막 및 상기 게이트 전극을 덮고 상기 제 1 화소 전극의 일부 위에 개구를 갖는 격벽을 형성하는 단계;
    상기 개구에 발광층을 형성하는 단계; 및
    상기 발광층과 상기 격벽 상에, 상기 발광층에 전기적으로 접속하는 제 2 화소 전극을 형성하는 단계를 포함하는, 반도체 디바이스 제조 방법.
  20. 제 19 항에 있어서,
    상기 단결정 반도체 층은 단결정 실리콘 층인, 반도체 디바이스 제조 방법.
  21. 제 19 항에 있어서,
    상기 접합층은 실리콘 산화물로 형성되는, 반도체 디바이스 제조 방법.
  22. 제 19 항에 있어서,
    상기 제 1 화소 전극은 투광성 도전막을 이용하여 형성되는, 반도체 디바이스 제조 방법.
  23. 제 19 항에 있어서,
    상기 제 1 화소 전극은 반사성 도전막을 이용하여 형성되는, 반도체 디바이스 제조 방법.
  24. 제 19 항에 있어서,
    상기 제 1 화소 전극의 상부 표면은 평탄화되는, 반도체 디바이스 제조 방법.
  25. 제 19 항에 있어서,
    상기 제 1 화소 전극의 상부 표면과 상기 섬 형상 단결정 반도체 층의 하부 표면은 동일 평면인, 반도체 디바이스 제조 방법.
  26. 제 19 항에 있어서,
    상기 제 1 화소 전극의 상부 표면의 높이와 상기 섬 형상 단결정 반도체 층의 하부 표면의 높이의 차이는 100㎚ 이하인, 반도체 디바이스 제조 방법.
KR20080055884A 2007-06-14 2008-06-13 반도체장치 및 그 제조방법 KR101481973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007157063 2007-06-14
JPJP-P-2007-00157063 2007-06-14

Publications (2)

Publication Number Publication Date
KR20080110539A true KR20080110539A (ko) 2008-12-18
KR101481973B1 KR101481973B1 (ko) 2015-01-14

Family

ID=40131461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080055884A KR101481973B1 (ko) 2007-06-14 2008-06-13 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US7964423B2 (ko)
JP (1) JP5142831B2 (ko)
KR (1) KR101481973B1 (ko)
CN (1) CN101325209B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5469851B2 (ja) 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
US20100127331A1 (en) * 2008-11-26 2010-05-27 Albert Ratnakumar Asymmetric metal-oxide-semiconductor transistors
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
KR20120043404A (ko) * 2010-10-26 2012-05-04 삼성모바일디스플레이주식회사 표시장치 및 이의 제조방법
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI495111B (zh) * 2013-03-22 2015-08-01 Au Optronics Corp 顯示面板及其製作方法
JP6273600B2 (ja) * 2013-09-03 2018-02-07 パナソニックＩｐマネジメント株式会社 点灯装置、灯具及び車両
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法
CN109326735B (zh) * 2018-09-30 2021-01-01 云谷（固安）科技有限公司 一种有机发光二极管、显示面板和显示装置
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN109904210B (zh) 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN110718572B (zh) * 2019-10-17 2022-10-11 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
JPH05198787A (ja) * 1991-11-08 1993-08-06 Canon Inc 固体撮像装置及びその製造方法
US7872728B1 (en) * 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000164347A (ja) * 1998-11-30 2000-06-16 Canon Inc 表示装置及びその製造方法
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2001195009A (ja) * 2000-01-11 2001-07-19 Sony Corp 有機エレクトロルミネッセンスディスプレイ及びその製造方法
JP2001202035A (ja) * 2000-01-18 2001-07-27 Sharp Corp 有機エレクトロルミネッセンス表示装置
JP2002093586A (ja) 2000-09-19 2002-03-29 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4896318B2 (ja) 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP2004310051A (ja) * 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4651924B2 (ja) 2003-09-18 2011-03-16 シャープ株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
KR100611151B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4969041B2 (ja) * 2004-01-26 2012-07-04 株式会社半導体エネルギー研究所 表示装置の作製方法
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
CN1743928A (zh) * 2004-08-30 2006-03-08 财团法人工业技术研究院 上发光型有机发光二极管像素的制造方法及其结构
KR100852111B1 (ko) * 2005-07-13 2008-08-13 삼성에스디아이 주식회사 평판 디스플레이 장치 및 그 제조방법
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
US7422981B2 (en) * 2005-12-07 2008-09-09 Canon Kabushiki Kaisha Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
US20070287209A1 (en) * 2006-04-28 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
TWI476745B (zh) * 2006-05-31 2015-03-11 Semiconductor Energy Lab 顯示裝置、顯示裝置的驅動方法、以及電子設備
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5463017B2 (ja) 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
SG160302A1 (en) 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
JP2011071482A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US8686448B2 (en) * 2011-05-27 2014-04-01 Seiko Epson Corporation Light emitting device, electronic apparatus, and manufacturing method of light emitting device

Also Published As

Publication number Publication date
US20110233595A1 (en) 2011-09-29
US20080308810A1 (en) 2008-12-18
CN101325209B (zh) 2011-10-19
JP2009020497A (ja) 2009-01-29
JP5142831B2 (ja) 2013-02-13
US7964423B2 (en) 2011-06-21
US8759842B2 (en) 2014-06-24
KR101481973B1 (ko) 2015-01-14
CN101325209A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
KR101481973B1 (ko) 반도체장치 및 그 제조방법
KR101436115B1 (ko) 반도체 기판의 제조방법, 및 반도체장치의 제조방법
US8232598B2 (en) Display device and method for manufacturing the same
JP5348926B2 (ja) Ｓｏｉ基板の製造方法
JP5512098B2 (ja) Ｓｏｉ基板の製造方法及び半導体装置の作製方法
KR101582247B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
JP6460608B2 (ja) 半導体装置
CN101308853B (zh) 半导体装置
KR20090045123A (ko) Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
KR20080101653A (ko) 반도체 기판 및 반도체 장치 및 그 제조 방법
KR20090004526A (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법
CN102142427B (zh) 平板显示设备及其制造方法
KR101510687B1 (ko) 반도체 장치 및 그 제작 방법
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009258710A (ja) 表示装置及び当該表示装置の作製方法
JP5201967B2 (ja) 半導体基板の作製方法および半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 6