KR20080105077A - 배터리 전력 제어를 위한 멀티 칩 모듈 - Google Patents

배터리 전력 제어를 위한 멀티 칩 모듈 Download PDF

Info

Publication number
KR20080105077A
KR20080105077A KR1020087022266A KR20087022266A KR20080105077A KR 20080105077 A KR20080105077 A KR 20080105077A KR 1020087022266 A KR1020087022266 A KR 1020087022266A KR 20087022266 A KR20087022266 A KR 20087022266A KR 20080105077 A KR20080105077 A KR 20080105077A
Authority
KR
South Korea
Prior art keywords
chip
integrated circuit
power transistor
lead
leads
Prior art date
Application number
KR1020087022266A
Other languages
English (en)
Other versions
KR101399481B1 (ko
Inventor
에드윈 만 파이 리
정일 이
명호 이
비길디스 도스도스
찰스 수이코
데이비드 총 숙 림
안드리아노 엠. 빌라스-보아스
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20080105077A publication Critical patent/KR20080105077A/ko
Application granted granted Critical
Publication of KR101399481B1 publication Critical patent/KR101399481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04—Regulation of charging current or voltage
    • H02J7/06—Regulation of charging current or voltage using discharge tubes or semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H01M10/0525—Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Battery Mounting, Suspending (AREA)
  • Protection Of Static Devices (AREA)
  • Power Sources (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

배터리 보호회로에서 사용하기에 적합한 멀티 칩 모듈을 개시한다. 멀티 칩 모듈은 집적회로 칩, 제1 전력 트랜지스터, 제2 전력 트랜지스터, 집적회로 칩과 제1 전력 트랜지스터를 전기적으로 연결하는 제1 연결 구조체, 집적회로 칩과 제2 전력 트랜지스터를 전기적으로 연결하는 제2 연결 구조체 및 제1 리드, 제2 리드, 제3 리드와 제4 리드를 가지는 리드프레임 구조체를 포함하며, 집적회로 칩, 제1 전력 트랜지스터 및 제2 전력 트랜지스터는 리드프레임 구조체 상에 부착된다. 몰딩 물질은 집적회로 칩, 제1 전력 트랜지스터, 제2 전력 트랜지스터, 제1 연결 구조체 및 제2 연결 구조체의 적어도 일부분을 덮는다.
Figure P1020087022266
멀티 칩 패키지, 리튬-이온 배터리, 배터리 보호회로, 리드프레임 구조체

Description

배터리 전력 제어를 위한 멀티 칩 모듈{Multi-chip module for battery power control}
본 발명의 실시예들은 멀티 칩 모듈들, 멀티 칩 모듈의 제조 방법들 및 멀티 칩 모듈이 포함된 시스템들과 조립품들에 관한 것이다.
<관련출원의 상호참조>
본 특허출원은 2006년 2월 13일에 출원된 미합중국 임시특허출원 제60/773,034호의 정규 출원이며 그의 우선권을 주장하고, 상기 임시특허출원은 모든 목적을 위하여 그 전체가 여기에 인용되어 포함된다.
리튬-이온 배터리를 위한 다양한 보호 메커니즘들이 알려져 있다. 만약 리튬-이온 배터리가 과충전되면, 강력한 발열 반응이 가능하며 발화할 가능성이 증가된다.
리튬-이온 배터리를 과충전으로부터 막기 위하여, 배터리 보호회로가 사용된다. 도 1에 보인 것과 같이, 예를 들면 배터리 보호회로는 대개 다른 소자들 중에서 두 개의 필드 효과 트랜지스터(FET, Field Effect Transistor) 스위치들(122, 124)과 제어 집적회로(control IC, 120)를 포함한다. 하나의 FET가 배터리로 전류가 흘러들어가는 것을 방지하는 한편, 다른 FET는 상기 제어 집적회로가 그것을 활 성화하지 않는 한 전류가 배터리로부터 흘러 나오는 것을 방지한다.
멀티 칩 모듈들은 제어 집적회로와 MOSFET들을 포함할 수 있다. 그러나 수많은 개선들이 만들어질 수 있다. 예를 들면, 어떤 통상의 멀티 칩 모듈들은 패키지들의 네 측면들 모두에 리드(lead)들을 포함한다. 이것의 결과로 더 큰 모듈들이 될 수 있는데, 이러한 모듈들은 휴대폰과 같은 소형 전자 소자들에서 사용되기 때문에 바람직하지 않다. 멀티 칩 모듈들의 크기는 줄일 수 있으나, 이러한 패키지들에서 사용될 수 있는 칩들의 전류 전송 용량을 줄이게 된다.
따라서 향상된 멀티 칩 모듈들이 필요하게 된다.
본 발명의 실시예들은 상기 문제들과 다른 문제들을 개별적이고 종합적으로 해결한다.
본 발명의 일 실시예는 적어도 하나의 집적회로(IC) 칩, 적어도 하나의 전력 소자 칩 및 리드들을 가지는 금속 리드프레임 구조체를 포함하는 멀티 칩 모듈에 관한 것이다. 상기 금속 리드프레임 구조체는 서로 간에 전기적으로 절연된 적어도 두 개의 독립적인 다이 부착 패드들(die mounting pads)을 포함한다. 상기 적어도 두개의 독립적인 다이 부착 패드들은 적어도 하나의 집적회로 칩을 부착하기 위한 제1 패드와 적어도 하나의 전력 소자 칩을 부착하기 위한 제2 패드를 포함한다. 또한 상기 멀티 칩 모듈은 상기 적어도 하나의 집적회로 칩 및 상기 적어도 하나의 전력 소자 칩을 상기 리드들에 연결하는 둘 이상의 직경을 가지는 본딩 와이어들을 더 포함할 수 있다.
본 발명의 다른 실시예는 배터리의 충전과 방전을 안정화시키기 위하여 단일 하우징(housing)에 수용되는 집적회로 칩과 적어도 하나의 전력 소자 칩을 포함하는 배터리 보호 모듈에 관한 것이다. 상기 하우징은 몰딩 물질로 형성될 수 있다. 상기 집적회로 칩과 적어도 상기 하나의 전력 소자 칩은 적어도 회로의 일부분을 형성한다. 상기 회로에 필요한 외부 연결체들은 4개의 리드들로 제한된다.
본 발명의 다른 실시예는 집적회로 칩, 제1 전력 트랜지스터, 제2 전력 트랜지스터, 상기 집적회로 칩과 상기 제1 전력 트랜지스터를 전기적으로 연결하는 제1 연결 구조체, 상기 집적회로 칩과 상기 제2 전력 트랜지스터를 전기적으로 연결하는 제2 연결 구조체 및 리드프레임 구조체를 포함하는 멀티 칩 모듈에 관한 것이다. 상기 리드프레임 구조체는 제1 리드, 제2 리드, 제3 리드 및 제4 리드를 포함하되, 상기 집적회로 칩, 상기 제1 전력 트랜지스터 및 상기 제2 전력 트랜지스터는 상기 리드프레임 구조체 상에 부착된다. 몰딩 물질은 상기 집적회로 칩, 상기 제1 전력 트랜지스터, 상기 제2 전력 트랜지스터, 상기 제1 연결 구조체 및 상기 제2 연결 구조체의 적어도 일부분을 덮는다. 상기 제1 리드는 상기 제1 전력 트랜지스터로의 전기적 연결을 제공하고, 상기 제2 리드는 상기 제2 전력 트랜지스터로의 전기적 연결을 제공한다. 상기 제1 및 제2 리드는 상기 멀티 칩 모듈의 제1 단부에 있고, 상기 제3 및 제4 리드는 상기 멀티 칩 모듈의 제2 단부에 있다. 적어도 하나의 상기 다이 부착 패드들의 적어도 하나는 패드의 대향하는 두 면 모두를 따라 외부 리드들, 부착 패드들 또는 다른 다이 부착 패드들을 가지지 않는다.
본 발명의 다른 실시예들은 상술한 멀티 칩 모듈들의 제조 방법 및 이러한 모듈들을 사용한 조립품들과 시스템들에 관한 것이다.
본 발명의 다른 실시예들은 도면과 후술할 상세한 설명을 참조하여 설명될 수 있다.
도 1은 통상적인 배터리 보호회로도를 나타낸다.
도 2는 본 발명의 실시예에 따른 멀티 칩 모듈의 사시도(perspective view)를 나타낸다. 또한 상기 멀티 칩 모듈의 내부 구성요소도 나타낸다.
도 3은 도 2에 보인 모듈의 측면도를 나타낸다.
도 4a 내지 4e는 멀티 칩 모듈 내의 구성 요소의 사시도를 나타낸다. 도 4a 내지 4e는 도 2에 보인 멀티 칩 모듈을 제조하는 공정 흐름을 나타낸다.
도 5는 도 2에 보인 멀티 칩 모듈을 포함하는 배터리 보호회로도를 나타낸다.
도 6은 도 2에 보인 멀티 칩 모듈을 위한 회로도를 나타낸다.
도 7은 멀티 칩 모듈의 저면도를 나타낸다.
도 8은 회로 기판와 상기 회로 기판 상에 부착된 도 2에 보인 멀티 칩 모듈을 포함하는 전기 조립품을 나타낸다.
도 9는 도 8에서 보인 전기 조립품과 연결되는 리튬-이온 배터리를 포함하는 시스템을 나타낸다.
도 10a는 다른 모듈 실시예의 저면도를 나타낸다.
도 10b는 도 10a의 모듈 안에 사용된 리드프레임 구조체와 다이의 상하부 사 시도를 나타낸다.
도 10c는 도 10b에 보인 리드프레임 구조체의 상부 사시도를 나타낸다.
휴대폰 배터리와 같은 배터리의 충전을 안정화시키기 위한 전력 반도체 스위치와 제어 집적회로의 집적이 개시된다. 본 발명의 실시예에서, 작은 폼 팩터(form factor) 멀티 칩 모듈이 개시되고, 이것은 소형의 회로 기판에 부착될 수 있다. 상기 소형의 회로 기판은 배터리 팩의 단자(terminal end)에 연결될 수 있다. 상기 멀티 칩 모듈은 배터리 보호회로의 일부분을 형성할 수 있다.
상술한 바와 같이, 도 1은 통상적인 배터리 보호회로를 나타낸다. 일부는 도 1에 보인 회로를 만들기 위하여 분리된 구성요소를 사용한다. 많은 분리된 구성요소들이 도 1에 보인 회로를 형성하는 데에 사용될 경우, 형성된 보호회로는 결국 상대적으로 큰 공간을 차지할 수 있다. 예를 들면, 회로 기판 상에 단지 분리된 집적회로와 전력 MOSFET들을 위하여서만 최소 8개의 솔더 패드들이 필요할 수 있다.
본 발명의 실시예는 멀티 칩 모듈의 소형(예를 들면, 2㎜×5㎜) 하우징의 내부에 봉지된 칩 면적을 최대화하는 데에 중점을 두고 있다. 멀티 칩 모듈 내의 외부 핀들의 수와 내부 신호 연결 특징은 하우징 내에서 최소화된다.
많은 다른 특징들이 이 형태의 소형 멀티 칩 모듈에 의하여 나올 수 있다. 첫째, 상기 전력 MOSFET를 위한 리드프레임 구조체의 다이 부착 패드는 멀티 칩 모듈의 한쪽 가장자리에서부터 다른 쪽 가장자리까지 완전히 연장될 수 있다. 이는 다이 부착 패드 상의 전력 칩의 크기를 최대화할 수 있도록 하여, 그에 의하여 상 기 전력 MOSFET의 전류 비율을 최대화한다. 둘째, 상기 전력 칩이나 상기 집적회로 칩으로부터 상기 리드프레임 구조체로의 "다운 본드(down bond)"들이 없다. 셋째, 상기 집적회로와 상기 전력 MOSFET 사이의 연결체들은 칩-칩 인터커넥션들(예, 와이어 인터커넥션들)에 의하여 만들어 질 수 있다. 넷째, 상기 MOSFET 다이 부착 패드에 인접한 신호 연결 요소들과 외부 리드들의 수가 최소화된다. 외부 리드들을 최소화하고 "다운 본드"들을 제거함으로써, 패키지 내부의 면적이 허용되어 더 큰 전력 MOSFET를 얻을 수 있다. 전력 MOSFET의 증가된 크기는 동작 저항(on-resistance)를 감소하여 전력 손실을 최소화하고 열 발생을 줄인다. 이는 최종적으로 배터리의 사용가능한 에너지를 증가시킨다.
본 발명의 실시예에 따른 멀티 칩 모듈들은 또한 특별한 진단 테스트 모드를 가질 수 있다. 전류 오버슈트(current overshoot)를 방지하기 위하여, 구동 집적회로(driver IC)에 의하여 MOSFET 스위칭 시간을 천천히 줄인다. 본 발명의 실시예들에서 일반 동작 모드 확인 테스트는 1200㎳의 테스트 시간을 필요로 한다. 상기 멀티 칩 모듈의 리드의 하나는 일반 동작에는 사용되지 않는데, 상기 집적회로 상의 패드들에 연결되어 상기 집적회로가 상기 스위칭 시간을 10의 인자로 스케일(scale)할 수 있게 해주며, 따라서 상기 확인 테스트 시간이 120㎳로 감소하는 것을 가능하게 한다. 감소된 테스트 시간은 확인 테스트 동작의 처리량을 증가시키고 제품 생산 비용을 감소시킨다. 본 발명의 실시예에서, 상기 멀티 칩 모듈에서 상기 집적회로 부착 패드와 나란한 선택적인 제5 리드는 상기 집적회로를 특별한 진단 테스트 모드로 설정하는 독자적인 기능을 가질 수 있다.
도 2는 본 발명의 실시예에 따른 멀티 칩 모듈(200)을 나타낸다. 도 2에 보인 것과 같이, 멀티 칩 모듈(200)은 길게 늘어난 모양(elongated shape)을 가지고 제1 길이 방향 가장자리(200(a))과 그에 대향하는 제2 길이 방향 가장자리(200(b))를 포함한다. 본 발명의 실시예에서, 멀티 칩 모듈(200)은 1보다 큰 종횡비를 가질 수 있다. 더 자세히 후술하겠으나, 이 특별한 폼 팩터(form factor)는 재충전가능한 배터리와 함께 사용되는 전기 조립품(electrical assembly)에서 사용될 경우, 공간을 최소화한다.
멀티 칩 모듈(200)은 리드프레임 구조체(210)를 포함한다. 이 예에서 리드프레임 구조체(210)는 간격(214)에 의하여 서로로부터 분리되는 제1 부착 패드(210(a)-1)와 제2 부착 패드(210(a)-2)를 포함한다. 간격(214)은 제1 부착 패드(210(a)-1)와 제2 부착 패드(210(a)-2)를 전기적으로 절연시켜, 이 패드들 상의 어떠한 칩들도 리드프레임 구조체(210)을 통하여 직접적으로 함께 전기적으로 연결되지 않는다.
다른 실시예들에서, 간격(214)은 존재할 필요가 없다. 예를 들어, 단일 부착 패드를 가지는 것도 가능하고, 이때 단일 부착 패드 상에 부착된 칩들 중 하나 또는 둘 모두의 아래에 유전체층을 갖는다. 상기 유전체층은 칩들의 하면을 서로 전기적으로 절연시켜준다.
또한 리드프레임 구조체(210)는 결합바들(tie bonds, 224)을 포함한다(참조 번호 224는 결합바들의 예를 가리킨다; 이와 같은 구체적인 예에서, 패키지의 한면에 6개의 결합바들이 있고 패키지 전체에 12개의 결합바들이 있다.) 결합바들(224) 은 제1 다이 부착 패드(210(a)-1)와 제2 다이 부착 패드(210(a)-2)로부터 측방향으로 멀어지도록(laterally away) 연장된다. 이들 결합바들(224)은 제조시에 리드프레임 구조체들의 어레이로 많은 리드프레임 구조체들을 함께 연결하는 데에 사용될 수 있다.
도 2에 보인 것과 같이, 리드프레임 구조체(210)는 리드프레임 구조체(210)의 하나의 길이 방향 가장자리(longitudinal end)과 모듈(200)의 하나의 길이 방향 가장자리에 2개의 리드들(210(b)-1, 210(b)-2, 예로, 제1 및 제2 리드)을 포함할 수도 있다. 리드프레임 구조체(210)는 2개의 리드들(210(b)-3, 210(b)-4, 예로, 제3 및 제4 리드)을 리드프레임 구조체(210) 및 모듈(200)의 다른 길이 방향 가장자리에 더 포함할 수 있다. 선택적인 테스트 리드(210(c))는 제2 부착 패드(210(a)-2)에 대하여 옆에(laterally) 배치된다. 도 2에 보인 것과 같이, 모듈(200)에는 4개의 필요한 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4)만이 있다.
이 예에서, 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4)은 제1 다이 부착 패드(210(a)-1)와 제2 다이 부착 패드(210(a)-2)로부터 분리되나, 만일 모듈(200)이 다른 형태의 회로에 사용된다면 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4)은 제1 다이 부착 패드(210(a)-1)와 제2 다이 부착 패드(210(a)-2)에 연결될 수 있다(예를 들면, 일체화될 수 있다).
리드프레임 구조체(210)는 구리 및 그의 합금들을 포함하는 적절한 물질도 포함할 수 있다. 어떤 실시예들에서, 리드프레임 구조체(210)는 NiPdAu로 미리 도금되거나 납땜 가능한(solderable) 물질(예로, Sn)로 도금될 수 있다.
반도체 칩(204)는 전력 트랜지스터를 포함하고, 제1 부착 패드(210(a)-1) 상에 부착된다. 제어 집적회로 칩(control IC chip, 215)은 제2 다이 부착 패드(210(a)-2) 상에 부착된다.
이 실시예에서, 상기 전력 트랜지스터를 포함하는 반도체 칩(204)은 칩(204)의 제1 면에 제1 소스 영역(204(s)-1)과 제1 게이트 영역(204(g)-1) 및 칩(204)의 제2 면에 드레인 영역(204(d))을 가지는 제1 MOSFET(204(m)-1)을 포함한다. 이 예에서, 제1 MOSFET는 수직 MOSFET일 수 있는데, 소스 영역(204(s)-1)과 드레인 영역(204(d))은 칩(204)의 대향하는 면에 있기 때문이다. 이 예에서, 칩(204)의 제2 면이 리드프레임 구조체(210)에 근접하는 반면, 칩(204)의 제1 면은 리드프레임 구조체(210)으로부터 먼 쪽에 있을 수 있다.
전력 MOSFET들이 자세히 설명되었으나, 어떠한 적절한 수직 전력 트랜지스터도 본 발명의 실시예들에 사용될 수 있다. 수직 전력 트랜지스터들은 VDMOS 트랜지스터들과 수직 바이폴라 트랜지스터들을 포함한다. VDMOS 트랜지스터는 확산에 의하여 형성된 2개 또는 그 이상의 반도체 영역들을 가지는 MOSFET이다. 이것은 소스 영역, 드레인 영역 및 게이트를 가진다. 이 소자는 상기 소스 영역과 상기 드레인 영역이 반도체 다이의 반대쪽 표면들에 있다는 점에서 수직이다. 상기 게이트는 트렌치된 게이트 구조 또는 평면 게이트 구조일 수 있고, 상기 소스 영역과 동일한 면에 형성된다. 트렌치된 게이트 구조들이 평면 게이트 구조들보다 더 좁고 더 작은 공간을 차지하기 때문에 트렌치된 게이트 구조들이 바람직하다. 동작되는 동안, VDMOS 소자에서 상기 소스 영역으로부터 상기 드레인 영역으로의 전류 흐름은 다이 면들에 실질적으로 수직이다.
또한, 반도체 칩(204)은 칩(204)의 제1 면에 제2 소스 영역(204(s)-2)과 제2 게이트 영역(204(g)-2)을 가지는 제2 MOSFET(204(m)-2)을 포함한다. 또한, 제2 MOSFET(204(m)-2)는 칩(204)의 제2 면에 드레인 영역(204(d))을 포함한다. 이 예에서, 제1 MOSFET(204(m)-1) 및 제2 MOSFET(204(m)-2)는 공통 드레인인 공통 기판을 공유한다(도 2에서, 칩(204)에서 소스 영역들과 같은 영역들을 한정하는 확산 영역들은 도시되지 않는다). 제1 MOSFET(204(m)-1) 및 제2 MOSFET(204(m)-2)의 드레인 영역(204(d))은 부착 패드(210(a)-1)에 전기적으로 연결될 수 있다.
도 2에서 보인 구체적인 예에서, 2개의 MOSFET들은 하나의 칩에 존재한다. 그러나, 다른 실시예들에서, 칩(204)에 하나의 MOSFET만이 있거나, 제1 다이 부착 패드(210(a))에 2개의 개별적인 칩들이 부착될 수 있다. 또한, 2개의 MOSFET들을 보였지만, 다른 실시예들에서 만일 최종 응용제품이 도 1에 보인 배터리 보호회로보와 다르다면 하나의 MOSFET만을 사용하는 것이 가능할 수 있다.
많은 연결 구조체들이 칩들을 함께 전기적으로 연결하거나, 및/또한 칩들과 리드들을 전기적으로 연결하는 데에 사용될 수 있다. 연결 구조체들의 예에는 와이어들 또는 도전성 클립들이 포함된다. 이러한 연결 구조체들은 금같은 귀금속, 또는 구리나 구리 합금들과 같은 금속들을 포함하는 적절한 어떠한 물질도 포함할 수 있다. 도 2에 보인 멀티 칩 모듈(200)에서, 연결 구조체들은 와이어의 형태이다.
도 2를 참조하면, 제1 직경을 가지는 복수의 와이어들(206(a)-1, 206(a)-2)이 상기 MOSFET들의 소스 영역들(204(s)-1, 204(s)-2)과 리드들(210(b)-1, 210(b)- 2)을 전기적으로 연결한다. 제2 직경을 가지는 와이어들(220, 222)은 집적회로 칩(215)와 리드들(210(b)-3, 210(b)-4)을 전기적으로 연결할 수 있다. 소스 영역들(204(s)-1, 204(s)-2)에 연결된 와이어들(206(a)-1, 206(a)-2)은 집적회로 칩(215)에 연결된 와이어들(220, 222)보다 더 큰 직경을 가지는데, 전자가 후자보다 더 많은 전류를 송전해야 하기 때문이다.
집적회로 칩(215)과 게이트 영역들(204(g)-1, 204(g)-2)을 연결하는 와이어들(218(g)-1, 218(g)-2)을 포함하는 추가적인 와이어들이 멀티 칩 모듈(200)에 있을 수 있다. 다른 와이어(208(s)-1)은 집적회로 칩(215)과 칩(204) 내의 MOSFET들 중 하나의 소스 영역(204(s)-1)을 전기적으로 연결한다. 그러나, 또 다른 와이어(212)는 테스트 리드(210(c))와 집적회로 칩(215)을 전기적으로 연결한다.
몰딩 물질(202)은 리드프레임 구조체(210), 전력 트랜지스터 칩(204) 및 집적회로 칩(215)의 적어도 일부분을 덮는다. 몰딩 물질(202)은 에폭시 물질 또는 다른 적절한 물질을 포함할 수 있다. 도 2에 보인 것과 같이, 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4)의 단자들은 몰딩 물질(202)의 측면을 지나도록 연장되지 않는다. 도 2에 보인 멀티 칩 모듈(200)은 MLP(MicroLead Package)형 패키지로 특징지어질 수 있다.
도 2의 멀티 칩 모듈(200)에서, 부착 패드(210(a)-1)로의 와이어 본드 다운(wire bonds down) 또는 "다운 본드(down bond)"들이 없다. 예를 들어, 와이어(208(s)-1)은 칩들(204, 215)의 상면을 통하여 집적회로 칩(215)과 칩(204)의 제1 MOSFET(204(m)-1)의 소스 영역(204(s)-1)을 연결하는 데에 사용된다. 멀티 칩 모 듈(200)에 "다운 본드"가 없기 때문에, 다운 본드를 위하여 사용될 수도 있는 공간을 칩(204(에 의하여 차지되도록 할 수 있어, 멀티 칩 모듈(200)의 경계들 내에 칩(204)의 크기를 최대화할 수 있다.
또한, 멀티 칩 모듈(200)은 선택적인 전용의 테스트 리드(210(c))를 포함할 수 있다. 패키지는 테스트 리드(210(c))를 가지고 더 빨리 테스트될 수 있다. 테스트 리드(210(c))를 사용하면, 더 빠르게 테스트가 수행될 수 있도록 집적회로 칩(215)은 재프로그램될 수 있다. 상술한 바와 같이, 이러한 특징으로 테스트는 전용의 테스트 리드(210(c))를 가지지 않는 것보다 10배 더 빠르게 나타날 수 있다.
도 3은 도 2에 보인 모듈의 측면을 나타낸다. 도 3에서 구성 요소들은 도 2에 관련되어 설명되고, 같은 번호들은 같은 요소들을 가리킨다. 도 3은 추가적으로 리드프레임 구조체(210)의 부분적으로 식각된 영역(210(d), 예로, 반식각된 영역)을 나타낸다. 몰딩 물질(202)은 반-식각된 영역(210(d))에 의하여 형성되는 공간을 채우고, 몰딩 물질(202)은 리드프레임 구조체(210)를 제자리에 고정할 수 있다. 기술 분야에 잘 알려진 바와 같이 습식 식각 공정이 부분적으로 식각된 영역(210(a))을 형성하는 데에 사용될 수 있다.
도 3은 또한 리드프레임 구조체(210)의 하면, 외면이 몰딩 물질(202)의 외면과 실질적으로 동일 평면상에 있을 수 있다는 것을 나타낸다. 멀티 칩 모듈(200)은 회로 기판 등에 직접 부착될 수 있고, 리드프레임 구조체(210)의 노출되는 면은 전력 칩(204)으로부터 회로 기판 상의 하지 패드(미도시)로 열을 전달하도록 하는 역할을 할 수 있다.
모듈(200)을 형성하는 방법은 도 4a 내지 4e를 참조하여 설명될 수 있다.
도 4a는 제1 다이 부착 패드(210(a)-1) 및 제2 다이 부착 패드(210(a)-2)을 가지는 리드프레임 구조체(210)를 나타낸다. 이 리드프레임 구조체(210)는 식각, 또는 스탬핑(stamping) 등을 포함하는 적절한 방법으로 얻어질 수 있다.
그 다음에, 도 4b에 보인 것과 같이, 은 함유 에폭시 또는 솔더 물질(납 또는 납-무함유)과 같은 도전성 물질(230(a)-1, 230(a)-2)이 제1 다이 부착 패드(210(a)-1) 및 제2 다이 부착 패드(210(a)-2)에 각각 가해진다. 전도성 접착제(230(a)-1, 230(a)-2)이 제1 다이 부착 패드(210(a)-1) 및 제2 다이 부착 패드(210(a)-2)에 코팅 공정 또는 분사(dispensing) 공정에 의하여 가해질 수 있다. 상기 접착제는 다른 실시예에서 전기적 전도성이 없을 수도 있다.
그 다음에, 도 4c에 보인 것과 같이, 칩들(204, 215)이 제1 다이 부착 패드(210(a)-1)과 제2 다이 부착 패드(210(a)-2)에 붙여진다. 칩들(204, 215)을 부착 패드들(210(a)-1, 210(a)-2) 상에 부착하기 위하여 집어 놓는 공정(pick and place process)를 포함하는 적절한 공정이 사용될 수 있다.
도 4d에 보인 것과 같이, 전술한 와이어들(예로, 와이어들(206(a)-1, 206(a)-2)을 포함하는)이, 전술한 바와 같이 리드프레임 구조체(210)의 리드들뿐만 아니라 칩들(204, 215)에도 본딩된다. 적절한 와이어 본딩 공정들(예로, 초음파 본딩)은 기술 분야에서 통상의 지식을 가진자에게 알려져 있다.
그 다음에, 도 4e에 보인 것과 같이, 몰딩 물질(202)이 리드프레임 구조체(210), 칩들(204, 215) 및 다양한 와이어들(예로, 206(a)-1, 206(a)-2)의 적어도 일부분의 주위에 통상적인 몰딩 공정을 사용하여 형성된다.
도 5는 전술한 멀티 칩 모듈(200)을 포함하는 회로도를 나타낸다. 도 2 및 도 5를 모두 참조하면, B-는 리드(210(b)-1)에 대응하고, P-는 리드(210(b)-2)에 대응하고, Vdd는 리드(210(b)-3)에 대응하고, VM은 리드(210(b)-4)에 대응한다. 도 5의 멀티 칩 모듈(200)은 도 1의 도면에서 많은 전자 소자들을 유리하게 포함한다. 멀티 칩 모듈(200)은 배터리 보호회로를 더 쉽게 형성할 수 있도록 하는데, 회로의 많은 소자들이 하나의 소형 폼 팩터 모듈로 존재하기 때문이다.
도 6은 모듈(200)의 소자들의 내부 회로도를 나타낸다. 도 6에는 하나의 집적회로 칩(215)과 집적회로 칩(215)에 의하여 제어되는 2개의 MOSFET들(204(m)-1, 204(m)-2)이 있다. 도 2 및 도 6을 참조하면, 집적회로 칩의 단자 Vss는 와이어(208(s)-1)에 연결될 수 있고, 단자 DO는 와이어(218(g)-1)에 연결될 수 있고, 단자 VM은 와이어(222)에 연결될 수 있고, 단자 CO는 (218(g)-2)에 연결될 수 있다. 또한 많은 분리된 소자들을 회로 기판에 부착하는 것보다 모듈(200)을 회로 기판에 부착하는 것이 더 쉽다.
도 7은 모듈(200)의 저면도를 나타낸다. 이 도에서 전술한 테스트 리드는 보이지 않는다. 도 7에 보인 것과 같이, 모듈(200)의 하면은 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4)의 노출되는 면들뿐만 아니라 다이 부착 패드들(210(a)-1, 210(a)-2)의 노출되는 면들을 포함한다. 보인 것과 같이, 몰딩 물질(202)의 외면은 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4) 및 다이 부착 패드들(210(a)-1, 210(a)-2)의 노출되는 외면들과 실질적으로 동일 평면에 있다. 보인 것과 같이, 하나의 길이는 약 2.0㎜일 수 있고, 길이 방향인 다른 길이는 약 5.0㎜일 수 있다. 이 예에서 모듈은 약 2보다 큰 종횡비를 가진다.
도 8은 회로 기판(302)와 여기에 부착된 모듈(200)을 포함하는 전기 조립품(300)을 나타낸다. 다른 전기 소자들(304) 또한 회로 기판(320)에 부착될 수 있다.
도 9는 리튬-이온 배터리(400)에 연결된 전술한 전기 조립품(300)을 포함하는 시스템을 나타낸다. 도 8 및 도 9에 보인 것과 같이, 모듈(200)의 특별한 폼 팩터는 리튬-이온 배터리(400)와 함께 사용되는 배터리 보호회로를 소형화할 수 있다.
도 10a는 다른 모듈 실시예의 저면도를 나타낸다. 도 10b는 도 10a의 모듈 안에 사용된 리드프레임 구조체 및 다이의 상부 사시도를 나타낸다. 도 10c는 도 10b에 보인 리드프레임 구조체의 상부 사시도를 나타낸다. 도 10a 내지 도 10c에서, 많은 참조 번호들은 이미 전술되었다.
도 10a의 실시예는 도 2 내지 4에서 전술한 실시예들과 유사할 수 있다. 그러나, 이 실시예에서, 모듈은 모듈의 측면(예로, 도 2에서와 같이)보다는 모듈의 가장자리에 테스트 리드(210(c))를 가진다. 이 예에서, 테스트 리드(210(c))는 리드(210(b)-3)과 리드(210(b)-4)의 사이에 있다. 또한 도 10b 및 10c에 보인 것과 같이, 리드프레임 구조체(210)는 도 2 내지 도 4를 참조하여 전술한 리드프레임 구조체(210)보다 더 적은 결합바들(224)을 가질 수 있다(예로, 측면당 6개의 결합바들 대신에 측면당 3개의 결합바들). 이들 변화는 (도 2 내지 도 4를 참조하여 설명 된 실시예들과 비교할 경우) 절단(sawing) 동안의 기계적 스트레스를 감소하는데에 도움을 줄 수 있다. 또한, 모듈의 가장자리에 테스트 리드(210(c))를 제공하여, 제2 부착 패드(210(a)-2)가 더 넓어질 수 있고, 더 큰 집적회로 칩을 수용할 수 있다.
추가적으로, 도 2 내지 도 4의 리드 프레임 구조체(210)과 비교할 경우, 도 10b 내지 도 10c의 리드프레임 구조체(210)에서 리드들(210(b)-1, 210(b)-2, 210(b)-3, 210(b)-4)은 조금 더 길다. 더 긴 리드들을 사용함으로, 모듈과 회로 기판 사이의 솔더 조인트들의 크기를 증가시킬 수 있다.
본 발명의 실시예에 따른 멀티 칩 모듈들은 무선 전화 시스템들, 휴대용 컴퓨터들, 서버 컴퓨터들, 전력 전원들 등 다양한 시스템들에서 사용될 수 있다.
상반되는 의미로 특정하게 지칭되지 않는 한, 단수형은 하나 또는 그 이상을 의미한다.
상기 설명들은 예시적이며 제한적인 것은 아니다. 본 발명의 많은 변형들이 본 개시의 검토에 의거하여 본 기술 분야의 당업자에게 자명할 것이다. 따라서 본 발명의 범위는 상기 설명의 참조에 의하여 결정되는 것이 아니라, 그 대신에 전체 범위 또는 이와 동일성에 따라 계류중인 청구항의 참조에 의하여 결정되어야 한다.

Claims (20)

  1. 적어도 하나의 집적 회로(IC) 칩;
    적어도 하나의 전력 소자 칩;
    리드들 및 서로 간에 전기적으로 절연된 적어도 두 개의 독립적인 다이 부착 패드(die mounting pad)들을 가지고, 상기 적어도 두 개의 독립적인 다이 부착 패드들은 적어도 하나의 집적회로 칩을 부착하기 위한 제1 패드와 적어도 하나의 전력 소자 칩을 부착하기 위한 제2 패드를 가지는 금속 리드프레임 구조체; 및
    적어도 하나의 집적회로 칩 및 적어도 하나의 전력 소자 칩을 상기 리드들에 연결하고 둘 이상의 직경을 갖는 본딩 와이어들을 포함하는 멀티 칩 모듈.
  2. 제1 항에 있어서,
    하나의 칩으로부터 다른 칩으로의 와이어 본드 연결체를 더 포함하는 것을 특징으로 하는 멀티 칩 모듈.
  3. 제1 항에 있어서,
    상기 부착 패드들은 상기 모듈의 뒷면 상에 노출되고,
    상기 모듈은 에폭시 몰딩 물질을 포함하는 것을 특징으로 하는 멀티 칩 모듈.
  4. 제1 항에 있어서,
    상기 리드프레임 구조체는 전용의 테스트 리드를 포함하는 것을 특징으로 하는 멀티 칩 모듈.
  5. 제1 항에 있어서,
    적어도 하나의 상기 다이 부착 패드들은 상기 패드의 대향하는 두 면 모두를 따라 외부 리드들, 부착 패드들 또는 다른 다이 부착 패드들을 가지지 않는 것을 특징으로 하는 멀티 칩 모듈.
  6. 집적회로 칩;
    멀티 칩 모듈에서 외부 배터리의 충전과 방전을 안정화시키기 위하여 단일 하우징(housing)에 수용되는 전력 소자 칩;을 포함하고
    회로로의 필요한 외부 연결체들이 4개의 리드들로 제한되고,
    상기 집적회로 칩과 적어도 하나의 상기 전력 소자 칩은 적어도 상기 회로의 일부분을 형성하는 배터리 보호 멀티 칩 모듈.
  7. 집적회로 칩;
    제1 전력 트랜지스터;
    제2 전력 트랜지스터;
    상기 집적회로 칩과 상기 제1 전력 트랜지스터를 전기적으로 연결하는 제1 연결 구조체;
    상기 집적회로 칩과 상기 제2 전력 트랜지스터를 전기적으로 연결하는 제2 연결 구조체;
    제1 리드, 제2 리드, 제3 리드 및 제4 리드를 가지는 리드프레임 구조체; 및
    상기 집적회로 칩, 상기 제1 전력 트랜지스터, 상기 제2 전력 트랜지스터, 상기 제1 연결 구조체 및 상기 제2 연결 구조체의 적어도 일부분을 덮는 몰딩 물질을 포함하되,
    상기 집적회로 칩, 상기 제1 전력 트랜지스터, 상기 제2 전력 트랜지스터는 상기 리드프레임 구조체 상에 부착되고,
    상기 제1 리드는 상기 제1 전력 트랜지스터로의 전기적 연결을 제공하고, 상기 제2 리드는 상기 제2 전력 트랜지스터로의 전기적 연결을 제공하고,
    상기 제1 리드 및 제2 리드들은 상기 멀티 칩 모듈의 제1 단부에 있고, 상기 제3 리드 및 제4 리드들은 상기 멀티 칩 모듈의 제2 단부에 있는 멀티 칩 모듈.
  8. 제7 항에 있어서,
    상기 리드프레임은 테스트 리드와 본딩 구조체를 더 포함하고,
    상기 본딩 구조체는 상기 테스트 리드와 상기 집적회로 칩을 전기적으로 연결하고,
    상기 리드프레임 구조체 내의 상기 리드들은 상기 테스트 리드와 상기 제1, 제2, 제3 및 제4 리드들만을 포함하는 것을 특징으로 하는 멀티 칩 모듈.
  9. 제7 항에 있어서,
    상기 멀티 칩 모듈은 길게 늘어난 모양(elongated shape)과 1보다 큰 종횡비를 가지는 것을 특징으로 하는 멀티 칩 모듈.
  10. 제7 항에 있어서,
    제1 전력 트랜지스터와 제2 전력 트랜지스터는 하나의 전력 칩 내에 있고, 제1 전력 트랜지스터와 제2 전력 트랜지스터는 수직 전력 MOSFET들인 것을 특징으로 하는 멀티 칩 모듈.
  11. 제7 항에 있어서,
    상기 제1 및 제2 본딩 구조체는 와이어들이고,
    상기 리드프레임 구조체는 제1 다이 부착 패드와 제2 다이 부착 패드를 포함하고, 상기 집적회로 칩은 상기 제1 다이 부착 패드 상에 부착되고, 상기 제1 및 제2 전력 트랜지스터들은 하나 또는 그 이상의 칩들로 존재하고, 상기 하나 또는 그 이상의 칩들은 상기 제2 다이 부착 패드에 부착되는 것을 특징으로 하는 멀티 칩 모듈.
  12. 제11 항에 있어서,
    상기 리드프레임 구조체는 상기 집적회로 칩과 전기적으로 연결되는 테스트 리드를 더 포함하는 것을 특징으로 하는 멀티 칩 모듈.
  13. 제11 항에 있어서,
    상기 리드프레임 구조체의 외면을 몰딩 물질로부터 노출시키는 것을 특징으로 하는 멀티 칩 모듈.
  14. 회로 기판; 및
    상기 회로 기판 상에 부착된 제7 항의 멀티 칩 모듈을 포함하는 전기 조립품.
  15. 제14 항의 전기 조립품; 및
    상기 전기 조립품과 전기적으로 연결되며 재충전가능한 배터리를 포함하는 시스템.
  16. 제1 리드, 제2 리드, 제3 리드 및 제4 리드를 포함하는 리드프레임 구조체를 얻는 단계;
    상기 리드프레임 구조체에 집적회로 칩을 부착하는 단계;
    상기 리드프레임 구조체 상에 제1 전력 트랜지스터 및 제2 전력 트랜지스터를 포함하는 적어도 하나의 반도체 칩을 부착하는 단계;
    제1 연결 구조체를 상기 집적회로 칩 및 상기 제1 전력 트랜지스터에 붙이는 단계;
    제2 연결 구조체를 상기 집적회로 칩 및 상기 제2 전력 트랜지스터에 붙이는 단계; 및
    상기 집적회로 칩, 상기 제1 전력 트랜지스터, 상기 제2 전력 트랜지스터, 상기 제1 연결 구조체 및 상기 제2 연결 구조체의 적어도 일부분의 주위에 물질을 봉지하여, 멀티 칩 모듈을 형성하는 단계;를 포함하되
    상기 제1 리드는 상기 제1 전력 트랜지스터에 전기적 연결을 제공하고, 상기 제2 리드는 상기 제2 전력 트랜지스터에 전기적 연결을 제공하고,
    상기 제1 리드 및 제2 리드들은 상기 멀티 칩 모듈의 제1 단부에 있고, 상기 제3 리드 및 제4 리드들는 상기 멀티 칩 모듈의 제2 단부에 있는 방법.
  17. 제16 항에 있어서,
    상기 리드프레임 구조체는 테스트 리드를 더 포함하고,
    제3 연결 구조체를 상기 집적회로 칩 및 상기 테스트 리드에 붙이는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  18. 제16 항에 있어서,
    상기 멀티 칩 모듈을 회로 기판에 부착하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  19. 리드들, 서로 간에 전기적으로 절연되며 적어도 하나의 집적회로 칩(IC chip)을 부착하기 위한 제1 패드 및 적어도 하나의 전력 소자 칩을 부착하기 위한 제2 패드를 포함하는 적어도 두 개의 독립적인 다이 부착 패드들을 포함하는 금속 리드프레임 구조체를 얻는 단계;
    상기 제1 패드에 상기 적어도 하나의 집적회로 칩을 부착하는 단계;
    상기 제2 패드에 상기 적어도 하나의 전력 소자 칩을 부착하는 단계; 및
    상기 적어도 하나의 집적회로 칩 및 상기 적어도 하나의 전력 소자 칩을 상기 리드들에 둘 이상의 직경을 가지는 본딩 와이어들로 붙이는 단계;를 포함하는 멀티 칩 모듈의 제조 방법.
  20. 제19 항에 있어서,
    상기 금속 리드프레임 구조체, 상기 적어도 하나의 집적회로 칩, 상기 적어도 하나의 전력 칩 및 상기 본딩 와이어들의 적어도 일부분의 주위에 몰딩 물질을 봉지하는 단계;를 더 포함하는 것을 특징으로 하는 멀티 칩 모듈의 제조 방법.
KR1020087022266A 2006-02-13 2007-02-09 배터리 전력 제어를 위한 멀티 칩 모듈 KR101399481B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US77303406P 2006-02-13 2006-02-13
US60/773,034 2006-02-13
US11/672,728 US7868432B2 (en) 2006-02-13 2007-02-08 Multi-chip module for battery power control
US11/672,728 2007-02-08
PCT/US2007/061931 WO2007095468A2 (en) 2006-02-13 2007-02-09 Multi-chip module for battery power control

Publications (2)

Publication Number Publication Date
KR20080105077A true KR20080105077A (ko) 2008-12-03
KR101399481B1 KR101399481B1 (ko) 2014-05-27

Family

ID=38367524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022266A KR101399481B1 (ko) 2006-02-13 2007-02-09 배터리 전력 제어를 위한 멀티 칩 모듈

Country Status (8)

Country Link
US (2) US7868432B2 (ko)
JP (1) JP2009527109A (ko)
KR (1) KR101399481B1 (ko)
CN (2) CN102354690A (ko)
DE (1) DE112007000352T5 (ko)
MY (1) MY144406A (ko)
TW (1) TWI435507B (ko)
WO (1) WO2007095468A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
US20100252918A1 (en) * 2009-04-06 2010-10-07 Jiang Hunt H Multi-die package with improved heat dissipation
US9257467B2 (en) * 2009-12-16 2016-02-09 Samsung Electronics Co., Ltd. Image sensor modules, methods of manufacturing the same, and image processing systems including the image sensor modules
CN102130098B (zh) * 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
US8614503B2 (en) * 2011-05-19 2013-12-24 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
CN102956509A (zh) * 2011-08-31 2013-03-06 飞思卡尔半导体公司 功率器件和封装该功率器件的方法
JP5412559B2 (ja) * 2012-06-15 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8723300B2 (en) 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
DE102013203280A1 (de) * 2013-02-27 2014-08-28 Bayerische Motoren Werke Aktiengesellschaft Hochvolt-Energiespeichermodul und Verfahren zur Herstellung des Hochvolt-Energiespeichermoduls
CN104218633B (zh) 2013-06-01 2017-01-04 快捷半导体(苏州)有限公司 电池管理和保护系统
EP2822063B1 (en) * 2013-07-01 2017-05-31 Samsung SDI Co., Ltd. Protection apparatus for a battery pack and method of manufacturing the protection apparatus
US9142432B2 (en) 2013-09-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package structures with recesses in molding compound
CN105098132A (zh) * 2014-05-15 2015-11-25 (株)Itm半导体 电池保护电路组件
DE102014212247A1 (de) * 2014-06-26 2015-12-31 Robert Bosch Gmbh Elektrischer Verbinder für ein Batteriemodul
JP6379778B2 (ja) * 2014-07-15 2018-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104332465B (zh) * 2014-09-03 2017-05-17 江阴芯智联电子科技有限公司 一种3d封装结构及其工艺方法
US10845407B2 (en) * 2018-06-25 2020-11-24 Intel Corporation Scalable infield scan coverage for multi-chip module for functional safety mission application
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956821A (en) 1975-04-28 1976-05-18 Fairchild Camera And Instrument Corporation Method of attaching semiconductor die to package substrates
US4058899A (en) 1976-08-23 1977-11-22 Fairchild Camera And Instrument Corporation Device for forming reference axes on an image sensor array package
US4382221A (en) 1979-12-14 1983-05-03 Reynolds William R Battery charger for a backup power circuit
US4680613A (en) 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4751199A (en) 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4720396A (en) 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4791473A (en) 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4839717A (en) 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4796080A (en) 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
JP2708320B2 (ja) 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5328079A (en) 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP2885213B2 (ja) 1997-01-23 1999-04-19 日本電気株式会社 半導体集積回路
US5703463A (en) 1997-02-18 1997-12-30 National Semiconductor Corporation Methods and apparatus for protecting battery cells from overcharge
US6184585B1 (en) 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP4617524B2 (ja) * 1999-10-29 2011-01-26 ミツミ電機株式会社 電池保護装置
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
JP2001320009A (ja) * 2000-05-10 2001-11-16 Matsushita Electric Ind Co Ltd 半導体装置
US6556750B2 (en) 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
TW511257B (en) * 2000-12-11 2002-11-21 Chino Excel Technology Corp Flip-chip mounting method for decreasing conducting resistance in power transistor of charging battery protection circuit
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6449174B1 (en) 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6642738B2 (en) 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US6747445B2 (en) 2001-10-31 2004-06-08 Agere Systems Inc. Stress migration test structure and method therefor
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
KR20040111395A (ko) 2002-03-12 2004-12-31 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 코팅된 구리 스터드 범프
US7183616B2 (en) * 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US6909298B2 (en) * 2003-04-07 2005-06-21 Silicon Laboratories, Inc. Test socket with integral inductor and method of manufacturing using such a test socket
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7329968B2 (en) 2003-05-08 2008-02-12 The Trustees Of Columbia University In The City Of New York Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7034385B2 (en) 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4489485B2 (ja) 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
US20070132075A1 (en) * 2005-12-12 2007-06-14 Mutsumi Masumoto Structure and method for thin single or multichip semiconductor QFN packages
KR200412109Y1 (ko) 2006-01-13 2006-03-22 주식회사 아이티엠반도체 배터리 보호기능을 구비한 패키징 아이씨

Also Published As

Publication number Publication date
WO2007095468A3 (en) 2008-05-15
CN101443979B (zh) 2013-05-22
TW200737640A (en) 2007-10-01
DE112007000352T5 (de) 2009-04-02
US8003447B2 (en) 2011-08-23
CN102354690A (zh) 2012-02-15
US20070187807A1 (en) 2007-08-16
MY144406A (en) 2011-09-15
KR101399481B1 (ko) 2014-05-27
CN101443979A (zh) 2009-05-27
US7868432B2 (en) 2011-01-11
WO2007095468A2 (en) 2007-08-23
JP2009527109A (ja) 2009-07-23
US20110078899A1 (en) 2011-04-07
TWI435507B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
KR101399481B1 (ko) 배터리 전력 제어를 위한 멀티 칩 모듈
KR101483204B1 (ko) 내장된 플립 칩을 포함하는 반도체 다이 패키지
US8815649B2 (en) Multi-layer lead frame package and method of fabrication
US7999364B2 (en) Method and flip chip structure for power devices
US7705470B2 (en) Semiconductor switching module and method
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
US7443014B2 (en) Electronic module and method of assembling the same
US8278149B2 (en) Package with multiple dies
US9735094B2 (en) Combined packaged power semiconductor device
US8723300B2 (en) Multi-chip module power clip
TW201005887A (en) Four mosfet full bridge module
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
US20100193922A1 (en) Semiconductor chip package
US8018054B2 (en) Semiconductor die package including multiple semiconductor dice
US20020096748A1 (en) Back-to -back connected power semiconductor device package
US6573119B1 (en) Semiconductor device and method of manufacture thereof
KR20120128038A (ko) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
JP3510838B2 (ja) 半導体装置およびその製造方法
EP2973690B1 (en) Stack die package
JP2005101293A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 6