KR20080100394A - 구리 배선의 형성 방법 - Google Patents

구리 배선의 형성 방법 Download PDF

Info

Publication number
KR20080100394A
KR20080100394A KR1020087025866A KR20087025866A KR20080100394A KR 20080100394 A KR20080100394 A KR 20080100394A KR 1020087025866 A KR1020087025866 A KR 1020087025866A KR 20087025866 A KR20087025866 A KR 20087025866A KR 20080100394 A KR20080100394 A KR 20080100394A
Authority
KR
South Korea
Prior art keywords
copper
film
gas
containing film
substrate
Prior art date
Application number
KR1020087025866A
Other languages
English (en)
Other versions
KR100934888B1 (ko
Inventor
미키오 와타나베
히데아키 자마
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20080100394A publication Critical patent/KR20080100394A/ko
Application granted granted Critical
Publication of KR100934888B1 publication Critical patent/KR100934888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
    • C07C49/00—Ketones; Ketenes; Dimeric ketenes; Ketonic chelates
    • C07C49/92—Ketonic chelates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

CVD 법에 의해, 매립성, 하지층과의 밀착성이 우수한 구리 배선을 형성하기 위해서, 홀 등이 형성된 기판 표면 상에, 원료로서 4 가의 아미드형 바나듐 유기 금속 가스 또, 환원성 가스로서 터셔리부틸히드라진 등을 이용하여, CVD 법에 의해 V 또는 Ti 함유막으로 이루어지는 하지층을 형성하고, 이 위에, 구리 함유막을 형성하고, 홀 등을 매립하여 배선을 형성한다. 반도체 산업에 있어서의 구리 배선의 분야에 적용 가능.
CVD 법, 구리 배선, 절연층

Description

구리 배선의 형성 방법{METHOD FOR FORMING COPPER WIRING}
본 발명은, 구리 배선의 형성 방법, 특히, CVD 법에 의해 형성한 바나듐 또는 티탄 함유막으로 이루어지는 하지층 (下地層) 상에, CVD 법에 의해 구리 함유막을 형성하는 구리 배선의 형성 방법에 관한 것이다.
반도체 소자 (LSI, IC 등) 를 제조할 때의 배선에서는, 하부 배선과 상부 배선을 잇는 컨택트홀이나 홈 등에 하지층으로서 배리어층 및/또는 밀착층을 형성하는 것이 일반적이다. 이 배리어층은, 배선 재료와 절연 재료가 서로 확산되고, 반도체 소자의 특성이 열화하는 것을 방지하는 것을 목적으로 하고, 또, 밀착층은, 배선 재료와 절연 재료의 계면에서 막 박리가 생기는 것을 방지하는 것을 목적으로 하며, 배선 재료와 절연 재료 사이에 설치되는 경우가 많다.
최근, 컨택트홀이나 홈 내의 배선 재료로서 종래의 Al 대신에, 저항률이 보다 낮은 구리를 이용하는 것이 제안되고 있다. 이 경우, 구리 배선의 하지층이 되는 실리콘 산화물막 등의 절연층 중에 구리가 확산하는 것을 방지하기 위하여, 실리콘 산화물막 등과 구리 배선 사이에 배리어층을 형성하고 있다.
그래서, 상기 구리 배선 형성에는, 종래부터 도금법이 이용되어 왔다. 그러나, 최근 LSI 등의 배선 스케일의 축소에 수반하여, 컨택트홀 등의 사이즈도 가늘고 길어져, 도금액이 고(高)애스펙트비의 가늘고 긴 홀 등의 내부까지 들어가기 어려워진다는 문제가 발생하고 있어, 도금액에 의한 구리 배선의 형성이 곤란해지고 있다.
그래서 현재로는, 도금법을 대신하는 구리 배선 형성 방법으로서 CVD 법으로 대표되는 가스를 사용하는 방법이 검토되고 있는 상황이다.
그러나, CVD 법을 이용한 구리 배선 형성 프로세스에서는, 그 막 형성이 하지 재료의 표면 특성에 크게 영향을 받아, (1) 초기 핵의 형성이 곤란하고, 시간이 걸리는 점이나, (2) 섬형 성장 (island-like growth) 이 쉬운 점 등의 문제가 있어, 연속적인 막을 형성하는 것이 곤란했다. 그 때문에, 홀 직경 φ 0.2㎛ 이하, 홈 폭 0.2㎛ 이하에서는, 애스펙트비가 4 이상인 경우에, 홀 등으로의 구멍 매립에 있어서, 보이드 (void) 가 발생해 버려, 완전한 구멍 매립을 실시할 수 없었다. 이것으로는, 도금법에 의한 구멍 매립이 곤란해지는 직경 0.1㎛ 이하의 홀이나 홈으로의 매립이 CVD 법에서는 실시되지 못하여, 장래 큰 문제가 될 우려가 있다.
또, CVD 법에 의해 형성된 구리 함유막과 배리어층 등의 밀착을 취하기 어렵다는 문제도 있었다.
따라서, CVD 법에 의해 연속막을 형성하기 위해서는, 성막 (成膜) 프로세스의 초기 단계에서의 핵 형성 속도를 가속시킴과 함께, 핵 형성 밀도를 높게 하는 것이 필요하고, 하지 (下地) 에 사용되는 배리어층 (밀착층) 이 중요해진다. 또, 동시에 배리어층 (밀착층) 과 구리 함유막의 밀착성이 양호한 것도 구리 배선 형성에는 중요해진다.
CVD 법에 의해 형성한 구리막을 배선으로서 이용하는 경우에, 이 막과의 밀착성이 양호하고, 또한 내부 응력이 작은 배리어층을 형성하기 위해서, 반응성 스퍼터법이나 CVD 법에 의해 질화 바나듐막을 형성하고, 그 위에 CVD 법에 의해 구리 재료를 성장시키는 것이 알려져 있다 (예를 들어, 특허 문헌 1 참조). 이 경우, 배리어층 형성용 원료로서는, 비스(시클로펜타디에닐)바나듐(Ⅲ) 등을 이용하고 있지만, 반드시 양호한 배리어층을 얻지 못하고 있다. 또, 구리 함유막 형성용 원료로서는, 공지된 (헥사플루오로아세틸아세트네이토)구리(I)트리메틸비닐실란 [Cu(hfac)(tmvs)] 등이 이용되고 있지만, 하지층이기 때문이거나, 홀 직경이 작은 경우, 반드시 완전하게 구멍 매립이 되어 있지 않은 것이 실제 상황이다.
또한, 상기한 종래의 Cu(hfac)(tmvs) 는 하지층이기 때문이거나, 형성되는 구리 함유막의 재현을 취할 수 없는 것 (개구부: φ=0.2㎛ 이하, 애스펙트비: 4 이상의 경우로, 홀 등의 매립이 안정적이지 않는 것), 또, 홀 등의 구멍 매립 후의 어닐 (anneal) 처리에 의해 보이드가 발생하는 것 등의 문제가 있다.
도 6 및 7 에, 종래 기술에 있어서 발생하는 보이드에 대해서 모식적으로 나타낸다. 도 6 에는, 종래의 배리어층 위에 종래의 구리 함유막을 매립한 경우의, 구리 배선 형성시의 보이드 발생 상태를 나타내고, 도 7 에는, 종래의 구리 배선 형성 후의 어닐 처리에 의한 보이드 발생 상태를 나타낸다.
구리 배선을 형성하려면, 상기와 같은 문제가 있기 때문에, LSI 등의 배선을 형성했을 때에, 신뢰성을 얻을 수 없게 된다. 이것은, Cu(hfac)(tmvs) 착물로 대표되는 원료의 불안정함이 원인 중 하나일 수도 있어, 매립성이 우수하고, 또한 다른 특성도 만족하는 구리 함유막 형성용 원료의 개발이 요구되고 있다.
또한, CVD 법에 의해 구리 함유막을 형성할 때의 원료로서 특수한 구리 착물이 알려져 있다 (예를 들어, 특허 문헌 2 참조). 그러나, 이 구리 착물을 이용하는 경우에, 어떠한 조건을 이용하면, 원하는 구리 함유막을 얻을 수 있을지는, 해결되지 않은 문제이다.
특허 문헌 1: 일본 공개특허공보 2003-17437호 (특허 청구의 범위)
특허 문헌 2: 일본 공개특허공보 2003-292495호 (특허 청구의 범위)
그래서, 본 발명의 과제는, 상기 기술한 종래 기술의 문제점을 해결하는 것에 있고, CVD 법에 의해, 양호한 특성을 갖는 (예를 들어, 후공정에서 형성하는 구리 함유막이 구멍 매립성이 우수한 것이 되고, 또한 이 구리 함유막과의 양호한 밀착성 등을 갖는) 바나듐 또는 티탄 함유막으로 이루어지는 하지층을 배리어층 및/또는 밀착층으로서 형성하고, 이 위에, CVD 법에 의해, 양호한 특성을 갖는 구리 함유막을 형성하여, 구리 배선을 형성하는 방법을 제공하는 것에 있다.
본 발명의 구리 배선 형성 방법은, 홀이나 홈이 형성된 성막 대상물 상에, 4 가의 아미드계 바나듐 유기 금속 원료 가스 또는 4 가의 유기 아미드계 티탄 유기 금속 원료 가스와 환원성 가스를 이용하여, CVD 법에 의해 바나듐 또는 티탄 함유막으로 이루어지는 하지층을 형성하고, 하지층 상에 CVD 법에 의해 구리 함유막을 형성하고, 그 홀이나 홈을 매립하는 것을 특징으로 한다.
상기 4 가의 아미드계 바나듐 유기 금속 원료는, 테트라키스디에틸아미노바나듐 (TDEAV), 테트라키스디메틸아미노바나듐 (TDMAV) 또는 테트라키스에틸메틸아미노바나듐이고, 또, 상기 4 가의 아미드계 티탄 유기 금속 원료가 테트라키스디에틸아미노티탄 (TDEAT), 테트라키스디메틸아미노티탄 (TDMAT) 또는 테트라키스에틸메틸아미노티탄인 것이 바람직하다.
상기 환원성 가스는, 괴리되어 H* 라디칼이나, H+ 이온을 방출할 수 있는 가스인 것이 바람직하다.
상기 환원성 가스는, 히드라진 유도체, NH3, H2, SiH4 및 Si2H6 으로부터 선택된 가스인 것이 바람직하다.
이 히드라진 유도체는, 히드라진의 수소 원자의 하나 또는 두 개를 메틸기, 에틸기, 직쇄 또는 가지형의 부틸기로 치환한 것이 바람직하다. 이 치환기는 동일한 것이어도 되고 상이한 것이어도 된다. 또한, 히드라진 유도체는, 터셔리부틸히드라진 (TBH) 인 것이 더욱 바람직하다
상기 4 가의 아미드계 바나듐 유기 금속 원료 가스 또는 상기 4 가의 아미드계 티탄 유기 금속 원료 가스와 환원성 가스와 반응을, 성막 속도가 기판 온도에 의존하는 온도 영역에서 실시하고, 바나듐 함유막 또는 티탄 함유막을 형성하는 것이 바람직하다.
본 발명에서는, 상기 구리 함유막을, 상기 유기 금속 원료 가스와 환원성 가스로 형성된 하지층 상에 형성할 때에, 다음의 일반식 (I)' 로 표시되는 β-디케토네이트기 (식 중, Z 는, H 원자 또는 탄소 원자수 1∼4 의 알킬기를, X 는, 다음의 일반식 (I-I) 로 표시되는 기 (식 중, Ra 는, 탄소 원자수 1∼5 의 직쇄 또는 가지형의 알킬렌기를, Rb, Rc, Rd 는, 각각 독립적으로 탄소 원자수 1∼5 의 직쇄 또는 가지형의 알킬기를 나타낸다) 를, Y 는, 식 (I-I) 로 표시되는 기 (식 중, Ra 는, 탄소 원자수 1∼5 의 직쇄 또는 가지형의 알킬렌기를, Rb, Rc, Rd 는, 각각 독립적으로 탄소 원자수 1∼5 의 직쇄 또는 가지형의 알킬기를 나타낸다) 나, 또는 탄소수 1∼8 의 직쇄 또는 가지형의 알킬기를 나타낸다) 를 배위자로 하는 다음의 일반식 (I) (식 중, X, Y, Z 는 상기 정의와 같다)
Figure 112008073437545-PAT00001
로 표시되는 구리 착물을 이용하여, CVD 법에 의해 형성하는 것을 특징으로 한다.
상기 일반식 (I)' 로 표시되는 β-디케토네이트기로서, 식 중, Z 가, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, 탄소 원자수 1∼8 의 직쇄 또는 가지형의 알킬기나, 또는 이 C1∼8 알킬기의 수소 원자를 최대로 9 개까지 불소원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 되는 β-디케토네이트기를 배위자로 하는 상기 일반식 (I) (식 중, X, Y, Z 는 상기 정의와 같다) 로 표시되는 구리 착물의 가스를 이용해도 된다.
또, 상기 일반식 (I)' 로 표시되는 β-디케토네이트기로서, 식 중, Z 가, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, 식: CnH2n-O-CmH2m+1 (식 중, n=1∼8, m=0∼7, n+m≤8 이다) 로 표시되는 기나, 또는 이 기의 수소 원자를 최대로 9 개까지 불소 원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 되는 β-디케토네이트를 배위자로 하는 상기 일반식 (I) (식 중, X, Y, Z 는 상기 정의와 같다) 로 표시되는 구리 착물의 가스를 이용해도 된다.
또한, 상기 일반식 (I)' 로 표시되는 β-디케토네이트기로서, 식 중, Z 가, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, CnH2n-CH=CH-CmH2m+1 (n=0∼6, m=0∼6, n+m≤6 이다) 로 표시되는 기나, 또는 이 기의 수소 원자를 최대로 9 개까지 불소 원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 되는 β-디케토네이트를 배위자로 하는 상기 일반식 (I) (식 중, X, Y, Z 는 상기 정의와 같다) 로 표시되는 구리 착물의 가스를 이용해도 된다.
상기 일반식 (I)' 로 표시되는 구리 착물의 공급량이, 성막 대상물의 성막 면의 단위 면적당, 이하의 식:
8.0×10-1cc/분·㎠(3.6×10-5㏖/분·㎠) ≥ 공급량 ≥ 3.6×10-3 cc/분·㎠ (1.6×10-7㏖/분·㎠)
을 만족하는 양인 것이 바람직하다. 하한치 미만이어도 상한치를 초과하 여도 양호한 매립 특성은 얻을 수 없다.
상기 일반식 (I) 로 표시되는 구리 착물을 이용하여, CVD 법에 의해 구리 함유막을 형성할 때의 성막 온도가, 150℃∼350℃ 인 것이 바람직하다. 150℃ 미만이면 소정의 성막량을 얻기 위해서 많은 시간을 요하여 실용적이지 않다. 또한, 350℃ 를 초과하면 막의 저항률이 높아져 바람직하지 않다.
상기 구리 함유막을 형성할 때에, 환원성 가스로서 수소 원자 함유 가스를 이용하는 것이 바람직하다. 이 수소 원자 함유 가스로서는, 예를 들어, NH3, H2, SiH4, Si2H6 및 히드라진 유도체 (히드라진의 수소 원자의 하나 또는 두 개를 메틸기, 에틸기 또는 직쇄 또는 가지형의 부틸기로 치환한 것이고, 치환기는 동일해도 되고 상이해도 된다) 에서 선택된 가스인 것이 바람직하다. 이 중에서도, 특히 바람직한 것은 H2 가스이다.
본 발명에 의하면, CVD 법에 의해 구리 함유막을 형성할 때에, 우수한 단차 피복성을 갖는 하지층을 형성함으로써, 고애스펙트비 (예를 들어, 17) 를 갖는 홀이나 홈(예를 들어, 개구부가 φ=0.05㎛ 인 것) 내에, 그 측벽 부분을 포함하여 보이드가 없는 균일한 구리 함유막을 매립할 수 있다는 효과를 나타낸다.
또, 본 발명에 의하면, 배선 재료와 절연 재료가 서로 확산하지 않는 배리어층이나, 배선 재료와 절연 재료의 계면에서 막 박리가 생기지 않는 밀착층을 하지에 이용함으로써, 그리고, 구리 함유막의 형성에 대해서 핵 형성 밀도가 높은 초기 핵의 형성을 단시간에 용이하게 실시할 수 있고, 또한 연속적인 막을 형성할 수 있음과 함께, 형성되는 구리 함유막과의 사이에서 밀착하기 쉬운 배리어층 및/또는 밀착층을 하지에 이용함으로써, 구리 배선으로서 유용한 원하는 구리 함유막을 효율적으로 형성할 수 있다는 효과를 나타낸다.
발명을 실시하기 위한 최선의 형태
먼저, 본 발명의 구리 배선 형성 방법을 실시하는 CVD 장치의 1 구성예에 대해서 도면을 참조하여 설명한다. 이 CVD 장치는 구리 함유막의 하지층으로서 배리어층 등을 형성하기 위해서도 사용할 수 있으므로, 이 장치의 설명은, 이하 양 공정을 포함한 형태로 실시한다.
도 1 에 나타내는 CVD 장치는, 캐리어 가스 (예를 들어, N2, Ar, He 등) 나 환원성 가스 (예를 들어, NH3, H2 등) 등의 가스의 공급을 실시하는 가스 공급 장치 (1) 와, 성막 원료의 공급을 실시하는 원료 공급 장치 (2) 와, 금속 함유막 형성을 실시하는 반응 장치 (3) 와, 원료 및 가스의 배출을 실시하는 배출 장치 (4) 로 구성되어 있다.
가스 공급 장치 (1) 는, 캐리어 가스의 가스원 및 환원성 가스의 가스원으로부터, 각각, 매스 플로우 컨트롤러 (도면 중, MFC1 및 MFC2 로 나타낸다) 를 통해서 각 가스의 유량을 제어하면서, 배관을 통해 반응 장치 (3) 내로 수송하는 기능을 갖는다.
원료 공급 장치 (2) 는, 원료 용기 (201) 내의 원료 (202) 의 공급 유량이나 공급 압력을 제어하면서, 반응 장치 (3) 의 반응실 (301) 내에 원료를 수송하는 기능을 갖는다. 도 1 에 의하면, 이 원료 공급 장치는, 상온에서 액체 또는 고체의 원료로 사용할 수 있고, 예를 들어, 구리 함유막 형성용 원료, TDEAV 나 TDMAV 등의 바나듐 함유막 형성용 유기 금속 재료, TDEAT 나 TDMAT 등의 티탄 함유막 형성용 유기 금속 재료나, 히드라진 유도체 (예를 들어, 터셔리부틸히드라진 (TBH)) 등의 환원성 가스 재료를 기화 장치 (203) 를 통해 가스상으로 하고, 이 가스를 반응 장치 (3) 내에 도입하기 위해서 사용된다. 이 원료 공급 장치의 기본 구성의 하나를 나타내는 도 1 에서는, 공급 유량이나 공급 압력을 매스 플로우 컨트롤러 (도 1 중, L-MFC 나 MFC3 으로 나태낸다) 나 압력계 (도 1 중, 204 및 205 로 나타낸다) 를 통하여 제어하면서, 원료 가스 등을 반응실 (301) 로 수송할 수 있게 되어 있다. 원료 용기 (201) 로부터 반응 장치 (3) 의 샤워 플레이트 (302) 에 이르기까지의 원료 수송용 배관, 밸브 등의 각 구성 요소는 모두 온도 제어되어 있다. 이 온도 제어 범위는, 실온 ∼270℃ 정도가 바람직하다. 이로써, 원료 가스가 액화, 석출되지 않게 제어될 수 있다.
반응 장치 (3) 는, 원료 공급 장치 (2) 로부터 공급되는 원료 가스, 환원성 가스 및 캐리어 가스나, 가스 공급 장치 (1) 로부터 공급되는 캐리어 가스, 환원성 가스 등을 기판 (S) 에 적절히 공급하기 위한 샤워 플레이트 (302) 와, 기판 (S) 근방의 성막 분위기를 유지하기 위한 반응실 (301) 과, 기판 (S) 을 설치할 수 있고, 가열할 수 있게 되어 있는 기판 설치대 (303 ; 도시 생략하지만, 가열 수단을 구비하고 있다) 와, 근처의 기판 반송실 등과의 분위기를 구분하기 위한 구분 밸브 (304) 와, 성막 분위기의 압력을 모니터하는 압력계 (305) 로 구성되어 있다. 이 샤워 플레이트 (302) 는, 금속 (예를 들어, 스테인리스강, Al, Al 합금, 하스테로이 (등록 상표), 인코넬 (캐나다·인코 INCO) 사 제조) 등) 으로 제작되고, 실온 ∼250℃ 의 범위에서 온도 제어하는 것이 바람직하다. 반응실 (301) 은, 금속 (예를 들어, 스테인리스강, Al, Al 합금, 하스테로이, 인코넬 등) 으로 제작되고, 실온 ∼250℃ 의 범위에서 온도 제어하는 것이 바람직하다. 기판 설치대 (303) 는, 금속 (예를 들어, 스테인리스강, Al, Al 합금, 하스테로이, 인코넬 등) 또는 세라믹스 (예를 들어, Al2O3, AlN, SiN, SiC, SiO2 등) 로 제작될 수 있다. 바람직하게는 세라믹스이고, 세라믹스 중에서도, 열전도가 좋고, 고온에서도 온도 분포가 좋은 AlN 로 제작하는 것이 바람직하다. AlN 로 제작한 기판 설치대 (303) 는, 실온 ∼600℃ 의 가열에 대응할 수 있다. 구분 밸브 (304) 는, 금속 (예를 들어, 스테인리스강, Al, Al 합금, 하스테로이, 인코넬 등) 으로 제작되고, 밸브 내부, 외부에 온도 모니터와 히터 등의 가열 수단이 설치되고, 실온 ∼250℃ 의 범위에서 온도 제어할 수 있게 되어 있다. 압력계 (305) 는, 고온 대응형을 이용한다.
배출 장치 (4) 는, 반응실 (301) 내의 분위기를 조정하는 장치이다. 그 기본적인 구조는, 도 1 에 예시하는 바와 같이, 배관, 배출 밸브 (401), 압력 컨트롤 밸브 (402), 원료 트랩 (403), 진공 펌프 (404) 로 이루어져 있다. 반응실 (301) 로부터 진공 펌프 (404) 까지의 각 구성 요소는, 온도 제어되고, 그 제어 범위는, 실온 ∼250℃ 가 바람직하다. 압력 컨트롤 밸브 (402) 는, 반응실 (301) 에 설치된 압력계 (305) 의 값을 기본으로, 임의의 설정치가 되도록 연동하여 개폐할 수 있게 되어 있다. 또, 원료 공급 장치 (2) 를 나온 원료 가스가, 배출 장치 (4) 의 원료 트랩 (403) 까지 수송할 수 있는 배관 (5) 을 형성함으로써, 원료 공급 장치 (2) 로부터 수송되는 원료 가스의 공급량이 안정된 상태에서, 원료 가스의 수송 경로를 반응실 (301) 측으로 전환하여, 반응실 (301) 내로 원료 가스를 안정적으로 공급하는 것이 가능해진다. 또, 원료 가스의 공급이 종료되었을 때, 배관 (5) 에 의해 원료 가스를 원료 트랩 (403) 으로 전환함으로써, 반응실 (301) 로의 가스 공급을 즉석에서 정지할 수 있다. 이 원료 트랩 (403) 은, 배출되는 원료 가스를 회수하는 기능을 갖는 장치로서, 진공 펌프 (404) 로의 부하 (펌프 내부에서의 폐색) 의 경감 및 원료의 재이용을 실시하는데 있어서 유효하다. 도 1 에 나타내는 진공 펌프 (404) 의 배기 능력을 올리기 위해서, 압력 컨트롤 밸브 (402) 와 진공 펌프 (404) 사이에 제 2 의 진공 펌프를 설치해도 된다.
상기 원료 공급 장치는, 도 1 에 나타내는 것 외에도, 예를 들어 도 2∼4 에 나타내는 것과 같은 구성을 갖는 것이면 본 발명에 있어서 이용할 수 있다. 도 1 을 포함하여, 어느 구성에 있어서도, 공급 유량이나 공급 압력을 매스 플로우 컨트롤러 (도 2∼4 중, L-MFC 나 MFC3, MFC4 로 나타낸다) 나 압력계 (도 2∼4 중, 204 및 205 로 나타낸다) 를 통하여 제어하면서, 원료 가스를 반응실 (301) 내로 수송할 수 있도록 구성되어 있다. 또한, 기화 장치는 도시하지 않지만, 수시 형성할 수 있다.
도 2 에 나타내는 원료 공급 장치 (2) 에서는, 소정의 압력의 가압 가스 (N2, Ar, He 등) 에 의해 원료 용기 (201) 내의 원료 (202) 를 매스 플로우 컨트롤러 (L-MFC) 를 통하여 반응실 (301) 로 수송할 수 있도록 구성되어 있다. 도 3 에 나타내는 원료 공급 장치 (2) 에서는, 소정의 압력의 캐리어 가스, 환원성 가스를 매스 플로우 컨트롤러 (MFC3) 를 통하여 원료 용기 (201) 내의 원료 (202) 와 함께 반응실 (301) 내로 수송할 수 있도록 구성되어 있다. 도 4 에 나타내는 원료 공급 장치 (2) 에서는, 원료 용기 (201) 내의 원료 (202) 를 매스 플로우 컨트롤러 (MFC4) 를 통하여 반응실 (301) 내로 수송할 수 있도록 구성되어 있다.
본 발명에 있어서, 구리 함유막의 형성에 앞서 기판 상에 배리어층 및/또는 밀착층을 형성하기 위해서 이용할 수 있는 금속 원료로서는, 4 가의 아미드계 바나듐 또는 티탄 유기 금속 원료가 바람직하고, 예를 들어, V[NR1R2]4, V[NR1R2]3·Cl, V[NR1R2]2·Cl2, V[NR1R2]·Cl3 등이나 Ti[NR1R2]4, Ti[NR1R2]3·Cl, Ti[NR1R2]2·Cl2, Ti[NR1R2]·Cl3 등을 사용할 수 있다. 여기서, R1 및 R2 는, 동일해도 되고 상이해도 되고, CnH2n+1 (n=0∼4 의 정수), CmH2mO (m=0∼4 의 정수이다), CH2OH 또는 페닐기 등에서 선택된다. Cl 은 이 이외의 할로겐 원자여도 된다. 이들의 금속 원료 중에서도, 상기한 TDEAV, TDMAV, TDEAT 및 TDMAT 가 보다 바람직하다.
환원성 가스로서는, 괴리되어 H* 라디칼이나, H+ 이온을 방출할 수 있는 가스, 예를 들어 히드라진 유도체 (예를 들어, 터셔리부틸히드라진 (TBH):(CH3)3CNHNH2), NH3, H2, SiH4 등을 사용할 수 있다. 그 외의 히드라진 유도체 (예를 들어, 하나 또는 두 개의 H 가 메틸, 에틸, 직쇄 또는 가지형의 부틸 등의 알킬기로 치환되어 있는 것) 도 사용할 수 있다. 이들 환원성 가스 가운데, TDEAV 나 TDEAT 가스와 반응하고, 바나듐 함유막이나 티탄 함유막을 형성할 때에, 질화를 촉진할 수 있는 가스 (TBH 나 NH3) 가 바람직하다.
캐리어 가스로서는, 예를 들어 아르곤, 헬륨 등의 희(希)가스나 N2 등의 불활성 가스를 이용할 수 있다.
이어서, 본 발명에서 이용할 수 있는 구리 착물의 일례에 대해서 설명한다.
이 구리 착물의 배위자로서 이용되고, 구리 β-디케토네이트 착물을 부여하는, 실릴에테르 함유 β-디케톤 화합물의 구체적인 예로서는, 식 (Ⅲ)'∼(XIV)' 에 나타내는 화합물을 들 수 있다.
Figure 112008073437545-PAT00002
이들의 β-디케톤 화합물은, 공지된 방법 (예를 들어, 일본 공개특허공보 2003-292495호 참조) 에 따라 얻을 수 있다.
β-디케토네이트 구리 착물, 즉 β-디케톤의 엔올레이트 음이온이 배위된 구리 착물은, 예를 들어, 상기 β-디케톤과 수산화 구리의 반응 (이하에 나타내는 구 리 착물 합성법 1) 에 의해 얻을 수 있다. 합성으로 사용되는 용매로서 헥산, 톨루엔 등의 탄화수소류, THF, 디메톡시에탄 등의 에테르류, 아세토니트릴 등의 니트릴류, 디클로로메탄 등의 할로겐류, 이소프로판올 등의 알코올류, 아세트산에틸 등의 에스테르류 등, 대부분의 유기 용매를 사용할 수 있다. 합성법 1 에 있어서 반응으로 생성하는 물은, 반응 용매, 예를 들어, 톨루엔과 함께, 공비 (共沸) 탈수하거나 또는, THF 용매와 같이 반응 후, 실온에서 감압 하 용매 증류 제거시, 용매와 함께 증류 제거되는 방법으로 반응계 외로 증류 제거하거나, 또는 탈수제, 예를 들어, 무수 황산 소다, 무수 황산 마그네슘, 무수 황산 구리, 또는 모레큘러시브스 (molecular sieves), 흡수성 폴리머 (비이온계) 등을 반응계에 공존시켜 탈수 제거할 수 있다.
Figure 112008073437545-PAT00003
상기한 실릴에테르계의 β-디케토네이트 배위자를 포함하는 구리 착물의 예를 식 (Ⅷ) 에 나타낸다. 이것은, 배위자로서 상기식 (Ⅷ)' 에 나타내는 화합 물, 즉 상기 일반식 (I) 에 있어서, X 가 (CH3)3SiO-C(CH3)2-기, Y 가 (CH3)2CH-기, Z 가 H 인 β-디케톤의 엔올레이트 음이온을 배위자로 하는 구리 착물, 비스(2,6-디메틸-2-(트리메틸실릴옥시)-3,5-헵탄디오네이토)구리(Ⅱ) 착물: C24H46CuO6Si2 (이하, Cu(SOPD)2 또는 SOPD 라고 한다) 이다.
Figure 112008073437545-PAT00004
상기 식 (Ⅲ)'∼식 (Ⅶ)' 및 (Ⅸ)'∼(XIV)' 에 나타내는 β-디케톤에 대해서도, 각각의 β-디케톤의 엔올레이트 음이온을 배위자로 하고, 식 (Ⅷ) 과 동일한 구조식으로 표시되는 구리 착물을 부여한다.
상기 일반식 (I) (단, Z 가, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, 탄소 원자수 1∼8 의 직쇄 또는 가지형의 알킬기나, 또는 이 C1∼8 알킬기의 수소 원자를 최대로 9 까지 불소 원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 된다) 로 표시되는 구리 착물로서는, 예를 들어, 비스(아세틸아세트네이토)구리(Ⅱ), 비스(2,6-디메틸-3,5-헵탄디오네이토)구리(Ⅱ), 비스(디피바로일메타네이토)구리(Ⅱ) 또는 비스(2,2,6,6-테 트라메틸-3,5-헵탄디오네이토)구리(Ⅱ), 비스(6-에틸-2,2-디메틸-3,5-데칸디오네이토)구리(Ⅱ), 비스(헥사플루오로아세틸아세트네이토)구리(Ⅱ) 등을 들 수 있다.
또, 상기 일반식 (I) (단, Z 가, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, 식: CnH2n-O-CmH2m+1 (식 중, n=1∼8, m=0∼7, n+m≤8 이다) 로 표시되는 기나, 또는 이 기의 수소 원자를 최대로 9 개까지 불소 원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 된다) 로 표시되는 구리 착물로서는, 예를 들어, 비스(1-에톡시-5,5-디메틸-2,4-헥산디오네이토)구리(Ⅱ), 비스(1-에톡시-5-메톡시-2,4-펜탄디오네이토)구리(Ⅱ), 비스(1-트리플루오로메톡시-5,5-디메틸-2,4-헥산디오네이토)구리(Ⅱ) 등을 들 수 있다.
또한, 상기 일반식 (I) (단, Z 가, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, CnH2n-CH=CH-CmH2m+1 (n=0∼6, m=0∼6, n+m≤6 이다) 로 표시되는 기나, 또는 이 기의 수소 원자를 최대로 9 개까지 불소 원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 된다) 로 표시되는 구리 착물로서는, 예를 들어, 비스(2,2-디메틸-6-헵타엔-3,5-디오네이토)구리(Ⅱ), 비스(1,7-데센-4,6-디오네이토)구리(Ⅱ), 비스(1,1,1-트리플루오로-5-헥센-2,4-디오네이토)구리(Ⅱ) 등을 들 수 있다.
상기 구리 착물을 이용하여 CVD 법 (상압 또는 감압 CVD 법) 에 의해 구리 함유막을 형성할 때의 기화 방법으로서는, 구리 착물 자체를 기화 장치에서 직접 기화시키는 방법, 또는 구리 착물을 적당한 용매, 예를 들어, 헥산, 옥탄, 톨루엔, 시클로헥산, 메틸시클로헥산, 에틸시클로헥산, 테트라히드로푸란 등의 용매에 희석하고, 기화 장치에 그 용액을 수송하여 기화시키는 방법 등을 사용할 수 있다. 또, 기판 상으로의 증착에 대해서는 공지된 CVD 법을 사용할 수 있다. 감압 하 또는 불활성 가스 존재 하에서의 단순한 열분해에 의한 구리 증착 외에, 환원성 가스, 예를 들어 수소 등을 이 구리 착물과 공존시켜, 또는 수소 가스 존재 하에 있어서 플라즈마 CVD 법으로 금속 구리를 증착시키는 방법에서도 사용할 수 있다. 또한, 산소 존재 하에서의 열분해 또는 플라즈마 CVD 법으로, 산화 구리막을 증착 시키는 것도 가능하다.
본 발명에서 이용할 수 있는 성막 대상물로서는, 반도체 제작용 기판이면 특별히 제한이 있는 것은 아니고, 예를 들어 홀이나 홈이 열린 SiO2/Si 기판이 이하의 실시예에서는 사용되나, 이외에도, Low-k 기판을 이용해도 상관없다. 이 Low-k 기판으로서는, SiOC 계 (예를 들어, 상품명 Black Diamond (AMAT 사 제조), Coral (Novellus 사 제조), Aurola (ASM 사 제조), Orion (TRIKON 사 제조), SiLK (Dow Chemical 사 제조), FLARE (Honeywell Electric Materials 사 제조)), SiOF, HSQ, MSQ, NCS (Nano Crystal Silica (후지쯔 제조)) 등을 들 수 있다.
이어서, 상기 CVD 장치를 이용하여 실시하는 본 발명의 실시예에 대해서 설명한다. 배리어층으로서 바나듐 또는 티탄 함유막을 형성하고, 그 위에 구리 함유막을 형성하여, 구리 배선으로 하는 성막 프로세스에 대해서 설명한다.
실시예 1
본 실시예에서는, 바나듐 질화물막으로 이루어지는 배리어층의 형성 조건을 변화시켜, 이 배리어층 위에 형성하는 구리 함유막의 초기 핵 형성 상태를 조사했다.
공정 1:
도 1 에 나타내는 CVD 장치를 이용하여 바나듐 함유막을 형성하였다. 막을 형성하는 기판 (S) 으로서 규소 산화물막이 형성된 8 인치 웨이퍼 (SiO2/Si) 를 이용하였다.
반응 장치 (3) 의 구분 밸브 (304) 를 열고, 반응실 (301) 에 인접하는 실의 로봇을 이용하여, 기판 (S) 을 반응실 내로 반송했다. 이 반송은, 반송 중에, 기판 (S) 의 표면에 탄소 함유 가스 (CO 또는 CO2), 산소 함유 가스 (O2), 물 (H2O) 등의 공기 중에 존재하는 가스가 부착하거나, 또는 기판 내부로 확산하는 것을 피하기 위해, 진공 중에서 실시하는 것이 바람직하므로, 본 실시예에서는 진공 중에서 실시했다.
반응실 (301) 내로 반송된 기판 (S) 을, 그 주면 (主面) 인 표면을 샤워 플레이트 (302) 측으로 하고, 이면을 기판 설치대 (303) 측으로 하여, 반응실 내의 가열 수단을 구비한 기판 설치대 상에 탑재하였다. 이 기판 설치대는 항상 소정의 성막 온도로 유지했다.
이어서, 가스 공급 장치 (1) 로부터, N2 가스를 MFC1 을 통해서 1500sccm 의 유량으로 제어하여 반응실 (301) 내로 흘리고, 반응실 내의 압력을 소정의 성막 압 력으로 유지하여, 기판 온도가 350℃ 가 되도록 가열하였다. 0∼10 분 후, 이하에 나타내는 성막 조건 1∼4 에 따라 성막을 개시하였다. 원료로서 TDEAV (테트라키스디에틸아미노바나듐: V[N(C2H5)2]4) 및 TDMAV (테트라키스디메틸아미노바나듐: V[N(CH3)2]4) 를 이용하였다. 또한, 성막 조건 2 및 4 는, 각각, 성막 조건 1 및 3 을 실시한 후에, 연속하여 금속 원료, 금속 원료용 캐리어 및 환원성 가스의 공급을 정지하여, 캐리어 N2 만을 1500sccm 흘리고, 반응실 내를 1 분간 퍼지한 후 성막하여 표면의 개질을 실시한 기판을 제작하는 것이다.
TDEAV 를 이용한 경우
VN 성막 조건 1:
TDEAV 공급량: 84㎎/분
TDEAV 용 캐리어 N2: 400sccm
TBH 유량: 80sccm (NH3 유량: 13sccm, H2 유량: 1680sccm)
캐리어 N2: 1500sccm
성막 압력: 340㎩
성막 시간: 5분
성막 온도: 350℃
막두께: 20㎚
VN 성막 조건 2:
TDEAV 공급량: 84㎎/분
TDEAV 용 캐리어 N2: 400sccm
캐리어 N2: 1580sccm
성막 압력: 340㎩
성막 시간: 5분
성막 온도: 350℃
막두께: 25㎚
상기 성막 조건 1 에 따라 제작된 바나듐 함유막의 전기 저항률은 2500∼3000μΩㆍ㎝ 이고, 성막 조건 2 로 제작된 바나듐 함유막의 전기 저항률은 1200∼1500μΩㆍ㎝ 였다. 상기 성막 조건 1 및 2 에 따라 제작된 바나듐 함유막의 조성을 XPS 법으로 조사한 결과를 이하의 표 1 에 나타낸다.
Figure 112008073437545-PAT00005
표 1 로부터 명백하듯이, 환원성 가스를 사용하는 편이 사용하지 않는 경우보다 바나듐 및 질소 함량이 높은 막이 얻어지고, 특히 NH3 및 TBH 의 경우에 질화가 촉진되어 있음을 알 수 있다.
TDMAV 를 이용한 경우
VN 성막 조건 3:
TDMAV 공급량: 84㎎/분
TDMAV 용 캐리어 N2: 400sccm
TBH 유량: 80sccm (NH3 유량: 13sccm, H2 유량: 1680sccm)
캐리어 N2: 1580sccm
성막 압력: 340㎩
성막 시간: 5분
성막 온도: 300℃
막두께: 25㎚
VN 성막 조건 4:
성막 압력: 340㎩
성막 시간: 5분
TDMAV 공급량: 84㎎/분
TDMAV 용 캐리어 N2: 400sccm
성막 온도: 300℃
캐리어 N2: 1580sccm
막두께: 25㎚
상기 성막 조건 3 에 따라 제작된 바나듐 함유막의 전기 저항률은 1200∼3000μΩㆍ㎝ 이며, 성막 조건 4 에 따라 제작된 바나듐 함유막의 전기 저항률은 1000∼1500μΩㆍ㎝ 였다. 상기 성막 조건 3 및 4 에 따라 제작된 바나듐 함유막의 조성을 XPS 법으로 조사한 결과를 이하의 표 2 에 나타낸다.
Figure 112008073437545-PAT00006
표 2 로부터 명백하듯이, 환원성 가스를 사용하는 편이 사용하지 않는 경우와 비교하여 바나듐 함량은 거의 같지만 질소 함량이 많은 막이 얻어지고, 특히 NH3 및 TBH 의 경우에 질화가 촉진되어 있음을 알 수 있다.
비교를 위하여, 배리어층으로서, 스퍼터법에 의한 TaN 막을 이하의 조건에 따라 형성하였다.
TaN 성막 조건:
기판: SiO2/Si
성막 압력: 3×10-2㎩
전력: 15㎾
가스 공급비: Ar:N2=6:15
성막 온도: 160℃
막두께: 20㎚
공정 2:
본 공정에서는, 상기 공정 1 에서 얻어진 배리어층 위에 구리 함유막을 형성하는 공정에 대하여 설명한다.
도 1 에 나타내는 CVD 장치를 이용하여 이하의 성막 프로세스를 실시하였다. 상기 공정 1 에서 얻어진 바나듐 함유막이 형성된 기판을, 그 표면이 산화되지 않도록, 대기 개방하지 않고, 반응실 (301) 의 근처에 설치된 반송실 (진공 하) 을 경유하여, 구리 함유막 형성용 반응실로 반송하고, 소정 온도로 유지되어 있는 기판 설치대 (303) 상에 탑재하였다. 또한, 바나듐 함유막이 형성되어 있지 않은 SiO2/Si 기판도 동일하게 하여 구리 함유막 형성용 반응실 (301) 내의 기판 설치대 (303) 에 탑재하였다. 이들 기판에 대하여, 유량이 제어된 H2 가스를 공급하고, 반응실 (301) 내의 압력을 일정하게 유지하면서, 기판 온도를 설정 온도가 되도록 0∼10분간 가열하였다. 이 경우의 압력 및 기판 가열 온도는, 후에 실시하는 구리 함유막 형성시의 조건과 동일하게 하여 실시하였다. 이 H2 가스는 기판 표면의 산화물을 제거하는 효과도 있다. 이 경우, 수소 가스를 이용했지만, 사용하는 가스로서는, 분자 직경이 작고, 확산하기 쉬우며, 열전도율이 크다는 특징을 가짐과 함께, 괴리되어 H* 라디칼이나, H+ 이온을 방출할 수 있는 가스, 예를 들어 TBH, NH3, SiH4 등이나 그 밖의 히드라진 유도체도 사용할 수 있다.
이어서, 수소 분위기 중에서, 구리 함유막 형성용 원료를 반응실 (301) 내의 기판 표면에 공급하고, 이하의 구리 함유 성막 조건 1∼3 에 따라, 기판 상에 구리 함유막을 형성하여, 초기 핵의 형성 및 배리어층과 구리 함유막의 밀착성을 평가하였다. 이 원료는, 옥탄 용매에 Cu(SOPD)2 착물 0.5㏖ 을 녹여 1L 의 옥탄액으로 한 것을, 원료 용기에 봉입하여 사용하였다.
구리 함유 성막 조건 1:
사용 기판:
(1) 공정 1 의 VN 성막 조건 1 에 따라, 환원성 가스로서 TBH 를 80sccm 흘려 배리어층을 형성한 기판
(2) 공정 1 의 VN 성막 조건 1 에 따라, 환원성 가스로서 NH3 을 13sccm 흘려 배리어층을 형성한 기판
(3) 공정 1 의 VN 성막 조건 1 에 따라, 환원성 가스로서 H2 를 1680sccm 흘려 배리어층을 형성한 기판
(4) 공정 1 의 VN 성막 조건 2 에 따라, 환원성 가스 없이 배리어층을 형성한 기판
(5) 공정 1 의 VN 성막 조건 3 에 따라, 환원성 가스로서 TBH 를 80sccm 흘려 배리어층을 형성한 기판
(6) 공정 1 의 VN 성막 조건 3 에 따라, 환원성 가스로서 NH3 을 13sccm 흘려 배리어층을 형성한 기판
(7) 공정 1 의 VN 성막 조건 3 에 따라, 환원성 가스로서 H2 를 1680sccm 흘려 배리어층을 형성한 기판
(8) 공정 1 의 VN 성막 조건 4 에 따라, 환원성 가스 없이 배리어층을 형성한 기판
(9) 배리어층이 없는 SiO2/Si 기판
(10) 공정 1 의 TaN 성막 조건에 따라, 배리어층을 형성한 기판
성막 압력: 1780㎩
성막 시간: 1분
SOPD 공급량: 78㎎/분 (3.15cc/분)
SOPD 용 캐리어 N2: 400sccm
성막 온도: 200∼350℃
H2: 2500sccm
상기와 같이 하여 얻어진 구리 함유막에 대하여, SEM, AFM 에 의해, 초기 핵의 형성을 확인하였다. 그 결과를 표 3 에 나타낸다.
Figure 112008073437545-PAT00007
표 3 에 있어서, ○ 표는 초기 핵 형성을 확인할 수 있었던 것, × 표는 초기 핵 형성을 확인할 수 없었던 것을 나타낸다. 상기에 의해, 구리 함유막 형성 전에, TDEAV, TDMAV 원료를 이용한 전처리를 실시함으로써, 초기 핵 형성을 촉진하여, 단시간에 초기 핵의 핵밀도를 고밀도화하는 것을 확인할 수 있었다.
구리 함유 성막 조건 2:
사용 기판:
(1) 공정 1 의 VN 성막 조건 2 에 따라, 환원성 가스 없이 배리어층을 형성한 기판
(2) 공정 1 의 VN 성막 조건 4 에 따라, 환원성 가스 없이 배리어층을 형성한 기판
(3) 배리어층이 없는 SiO2/Si 기판
(4) 공정 1 의 TaN 성막 조건에 따라, 배리어층을 형성한 기판
성막 압력: 1780㎩
성막 시간: 15∼45분
SOPD 공급량: 78㎎/분 (3.15cc/분)
SOPD 용 캐리어 N2: 400sccm
성막 온도: 200∼350℃
H2: 2500sccm
상기와 같이 하여 얻어진 구리 함유막의 막두께는 40∼260㎚ 였다. 이 구리 함유막에 대하여, 다이아몬드 커터로, 한자의「田」자 형상으로, 5㎜ 가로세로 4 개의 칸을, 기판 직경 상의 X-Y 방향으로 등간격으로 9 지점 그리고, 표면에 점착 테이프를 붙인 후, 박리시키는 테이프 테스트를 실시하였다.
그 결과, VN 배리어층 위에 구리 함유막을 형성한 각 샘플 모두, 100㎚ 이하의 막두께에서는, 표면으로부터의 박리는 확인할 수 없었다. 또한, 270∼350℃ 에서 성막한 샘플에서는, 최대 260㎚ 의 막두께에서도, 박리는 확인할 수 없었다. 이에 대하여, SiO2 막 표면에 구리 함유막을 직접 형성한 경우에는, 100㎚ 이하의 막두께에서, 전부 또는 일부에 구리 함유막의 박리가 확인되었다. 마찬가지로, 스퍼터법으로 SiO2/Si 기판 상에 TaN 막을 형성한 후, CVD 법으로 구리 함유막을 형성한 경우에도, 100㎚ 이하의 막두께에서, 전부 또는 일부에 구리 함유막의 박리가 관찰되었다.
구리 함유 성막 조건 3:
사용 기판:
(1) 공정 1 의 VN 성막 조건 1 에 따라, 환원성 가스로서 TBH 를 80sccm 흘려 배리어층을 형성한 기판
(2) 공정 1 의 VN 성막 조건 1 에 따라, 환원성 가스로서 NH3 을 13sccm 흘려 배리어층을 형성한 기판
(3) 공정 1 의 VN 성막 조건 1 에 따라, 환원성 가스로서 H2 를 1680sccm 흘려 (N2 가스는 흘리지 않는다) 배리어층을 형성한 기판
(4) 공정 1 의 VN 성막 조건 3 에 따라, 환원성 가스로서 TBH 를 80sccm 흘려 배리어층을 형성한 기판
(5) 공정 1 의 VN 성막 조건 3 에 따라, 환원성 가스로서 NH3 을 13sccm 흘려 배리어층을 형성한 기판
(6) 공정 1 의 VN 성막 조건 3 에 따라, 환원성 가스로서 H2 를 1680sccm 흘려 (N2 가스는 흘리지 않는다) 배리어층을 형성한 기판
(7) 공정 1 의 TaN 성막 조건에 따라, 배리어층을 형성한 기판
(8) 배리어층이 없는 SiO2/Si 기판
성막 압력: 1780㎩
성막 시간: 15∼45분
SOPD 공급량: 78㎎/분 (3.15cc/분)
SOPD 용 캐리어 N2: 400sccm
성막 온도: 200∼350℃
H2: 2500sccm
상기와 같이 하여 얻어진 구리 함유막의 막두께는 30∼180㎚ 였다. 이 구리 함유막에 대하여, 상기와 마찬가지로, 다이아몬드 커터로, 한자의「田」자 형상으로, 가로세로 5㎜ 4 개의 칸을, 기판 직경 상의 X-Y 방향으로 등간격으로 9 지점 그리고, 표면에 점착 테이프를 붙인 후, 박리시키는 테이프 테스트를 실시하였다.
그 결과, VN 배리어층 위에 구리 함유막을 형성한 각 샘플 모두, 100㎚ 이하의 막두께에서는, 표면으로부터의 박리는 확인할 수 없었다. 또한, 270∼350℃ 에서 성막한 샘플에서는, 최대 180㎚ 의 막두께에서도, 박리는 확인할 수 없었다. 환원성 가스로서 TBH, H2, NH3 을 이용했지만, 밀착성에 차이는 없었다. 이에 대하여, SiO2 막 표면에 직접 구리 함유막을 형성한 경우에는, 100㎚ 이하의 막두께에서, 전부 또는 일부에 구리 함유막의 박리가 확인되었다. 마찬가지로, 스퍼터법으로 SiO2/Si 기판 상에 TaN 막을 형성한 후, CVD 법으로 구리 함유막을 형성한 경우에도, 100㎚ 이하의 막두께에서, 전부 또는 일부에 구리 함유막의 박리가 관찰되었다.
실시예 2
도 1 에 나타내는 CVD 장치를 이용하여 바나듐 함유막을 형성하였다. 막을 형성하는 기판 (S) 으로서, 규소 산화물막이 형성된 후에, 여러 가지 사이즈의 홀이나 홈이 형성된 8 인치 웨이퍼 (SiO2/Si) 를 이용하였다.
반응 장치 (3) 의 구분 밸브 (304) 를 열고, 반응실 (301) 에 인접하는 실의 로봇을 이용하여, 기판 (S) 을 반응실 내로 반송하였다. 이 반송은, 한창 반송 중에, 기판 (S) 의 표면에 탄소 함유 가스 (CO 또는 CO2), 산소 함유 가스 (O2), 물 (H2O) 등의 공기 중에 존재하는 가스가 부착하거나, 또는 기판 내부로 확산하는 것을 피하기 위해, 진공 중에서 실시하는 것이 바람직하므로, 본 실시예에서는 진공 중에서 실시하였다.
반응실 (301) 내로 반송된 기판 (S) 을, 그 주면인 표면을 샤워 플레이트 (302) 측으로 하고, 이면을 기판 설치대 (303) 측으로 하여, 반응실 내의 가열 수단을 구비한 기판 설치대 상에 탑재하였다. 이 기판 설치대는 항상 소정의 성막 온도로 유지되어 있었다.
이어서, 가스 공급 장치 (1) 로부터, N2 가스를 MFC1 을 통해서 1500sccm 의 유량으로 제어하여 반응실 (301) 내로 흘려, 반응실 내의 압력을 소정의 성막 압력으로 유지하고, 기판 온도가 350℃ 가 되도록 가열하였다. 0∼10 분 후, 이하의 공정 1 에 따라 막 형성을 개시하였다. 원료로서, TDEAV (테트라키스디에틸아미노바나듐:V[N(C2H5)2]4) 를 이용하였다. 환원성 가스로서 TBH 를 이용하였다.
공정 1 (바나듐 함유막 형성):
상기 프로세스를 거쳐 가열된 기판에 대하여, 이하의 기판 제작 조건 1 및 2 에 따라 바나듐 함유막을 형성하였다.
기판 제작 조건 1:
기판: Si02/Si
TDEAV 공급량: 84㎎/분
TDEAV 용 캐리어 N2: 400sccm
TBH 유량: 80sccm
캐리어 N2: 1500sccm
성막 압력: 340㎩
성막 시간: 10∼20분
성막 온도: 350℃
막두께: 50∼100㎚
상기 기판 제작 조건 1 에 따라, 바나듐 함유막을 갖고, 최소 홀 직경이 φ 0.05㎛, 애스펙트비가 4 이상인 홀 및 홈이 형성되어 있는 기판을 얻을 수 있었다.
상기에서는, 환원성 가스로서 TBH 를 이용한 경우에 대하여 설명했지만, TBH 대신에 NH3 을 이용해도, 마찬가지로, 최소 홀 직경이 φ 0.05㎛, 애스펙트비 (AR) 가 4 이상인 홀 및 홈이 형성되어 있는 기판을 제작할 수 있다.
또한, 상기에 있어서, 원료로서, TDEAV 대신에, TDMAV (테트라키스디메틸아미노바나듐:V[N(CH3)2]4) 를 이용하여, 성막 온도를 300℃ 로 하여 막 형성해도, 마찬가지로, 최소 홀 직경이 φ 0.05㎛, 애스펙트비가 4 이상인 홀 및 홈이 형성되어 있는 기판을 제작할 수 있었다.
공정 2 (개질 (改質) 막 형성):
상기 공정 1 후, 연속하여 TDEAV 원료, TDEAV 용 캐리어 및 TBH 의 공급을 정지시키고, 캐리어 N2 만을 1500sccm 흘려, 반응실 내를 1 분간 퍼지하고, 이하의 기판 제작 조건 2 로 기판 표면의 개질을 실시하여, 기판을 제작하였다.
기판 제작 조건 2:
기판: 바나듐 함유막/SiO2/Si (기판 작성 조건 1 로 제작한 기판)
TDEAV 공급량: 84㎎/분
TDEAV 용 캐리어 N2: 400sccm
캐리어 N2: 1580sccm
성막 압력: 340㎩
성막 시간: 1∼5분
성막 온도: 350℃
막두께: 5∼25㎚
상기 기판 제작 조건 2 에 따라, 표면이 개질된 바나듐 함유막을 갖고, 최소 홀 직경이 φ 0.05㎛, 애스펙트비가 4 이상인 홀 및 홈이 형성되어 있는 기판을 얻을 수 있었다.
캐리어 가스로서 N2 대신에 H2 를 이용해도, 마찬가지로, 최소 홀 직경이 φ 0.05㎛, 애스펙트비가 4 이상인 홀 및 홈이 형성되어 있는 기판을 제작할 수 있다.
홀 및 홈이 형성된 SiO2/Si 기판에 직접 기판 제작 조건 1 및 2 에 따라 바나듐 함유막을 형성한 경우, 막두께 10㎚, 보텀 커버리지 (bottom coverage) 가 80% 이상인 홀 및 홈이 형성되어 있는 기판을 제작할 수 있었다.
실시예 3
본 실시예에서는, 실시예 2 에서 얻어진 배리어층이 형성된 기판에 대한, 구리 함유막에 의한 구멍 매립 공정에 대하여 설명한다.
도 1 에 나타내는 CVD 장치를 이용하여 이하의 성막 프로세스를 실시하였다. 실시예 2 에서 얻어진 바나듐 함유막이 형성된 기판을, 그 표면이 산화되지 않도록, 대기 개방하지 않고, 반응실 (301) 의 근처에 설치된 반송실 (진공하) 을 경유하여, 구리 함유막 형성용 반응실로 반송하여, 소정 온도로 유지되어 있는 기판 설치대 (303) 상에 탑재하였다. 또한, 바나듐 함유막이 형성되어 있지 않은 SiO2/Si 기판도 동일하게 하여 구리 함유막 형성용 반응실 (301) 내의 기판 설치대 (303) 에 탑재하였다. 이들의 기판에 대하여, 유량이 제어된 H2 가스를 공급하고, 반응실 (301) 내의 압력을 일정하게 유지하면서, 기판 온도를 설정 온도가 되도록 소정 시간 가열하였다. 이 경우의 압력 및 기판 가열 온도는, 후에 실시하는 구리 함유막 형성시의 조건과 동일하게 하여 실시하였다. 이 H2 가스는 기판 표면의 산화물막 제거의 효과도 있다. 이 경우, 수소 가스를 이용했지만, 사용하는 가스로서는, 분자 직경이 작고, 확산하기 쉬우며, 열전도율이 크다는 특징을 가짐과 함께, 괴리되어 H* 라디칼이나, H+ 이온을 방출할 수 있는 가스, 예를 들어 TBH, NH3, SiH4 등이나 그 밖의 히드라진 유도체도 사용할 수 있다.
이어서, 수소 분위기 중에서, 구리 함유막 형성용 원료를 반응실 (301) 내의 기판 표면에 공급하고, 이하의 성막 조건 1∼3 에 따라, 기판 상에 구리 함유막을 형성하고, 홀 및 홈 내로의 매립을 실시하였다. 이 경우의 원료로서, 옥탄 용매에 Cu(SOPD)2 착물 0.5㏖ 을 녹여 1L 의 옥탄액으로 한 것을, 원료 용기에 봉입하여 사용하였다. 이 액체 원료 (202) 를 원료 용기 (201) 로부터 배관을 경유하여 기화 장치 (203) 로 수송하고, 기화 장치에서 기화한 후, 반응실 (301) 내의 기판 표면에 공급하여 성막을 실시하였다.
성막 조건 1:
사용 기판: 실시예 2 의 공정 1 및 2 (기판 제작 조건 1 및 2) 에서 제작한 각 기판
SOPD 공급량: 78㎎/분 (3.15cc/분)
기판 표면적으로 나눈 SOPD 공급량: 0.24㎎/분·㎠ (1.0×10-2cc/분·㎠)
SOPD 용 캐리어 N2: 400sccm
H2: 2500sccm
H2 분압: 1497㎩
H2/SOPD 비: 793
H2 분압×H2/SOPD 비: 1,187,000
성막 압력: 1780㎩
성막 시간: 15∼45분
성막 온도: 150∼350℃
성막 조건 2:
사용 기판: 실시예 2 의 공정 1 및 2 에서 제작한 각 기판
SOPD 공급량: 57㎎/분 (2.3cc/분)
기판 표면적으로 나눈 SOPD 공급량: 0.17㎎/분·㎠ (7.3×10-3cc/분·㎠)
SOPD 용 캐리어 N2: 200sccm
H2: 1800sccm
H2 분압: 1563㎩
H2/SOPD 비: 785
H2 분압×H2/SOPD 비: 1,220,000
성막 압력: 1780㎩
성막 시간: 15∼60분
성막 온도: 150∼350℃
성막 조건 3:
사용 기판: 실시예 2 의 공정 1 및 2 에서 제작한 각 기판
SOPD 공급량: 28㎎/분 (1.15cc/분)
기판 표면적으로 나눈 SOPD 공급량: 0.089㎎/분·㎠ (3.6×10-3cc/분·㎠)
SOPD 용 캐리어 N2: 200sccm
H2: 1800sccm
H2 분압: 1570㎩
H2/SOPD 비: 1570
H2 분압×H2/SOPD 비: 2,460,000
성막 온도: 150∼350℃
성막 압력: 1780㎩
성막 시간: 15∼90분
상기한 바와 같이 하여, 구리 함유막이 기판의 홀 및 홈 내에 매립되었지만, 그 매립의 결과를 모아 이하의 표 4 및 5 에 나타낸다. 표 4 는, 실시예 2 의 공정 1 에서 제작한 기판을 사용한 경우의 결과를 나타내고, 표 5 는, 실시예 2 의 공정 2 에서 제작한 기판을 사용한 경우의 결과를 나타낸다.
또한, 홀 및 홈으로의 구리 함유막이 매립된 상태를 모식적으로 도 5 에 나타낸다. 도 5 로부터 명백하듯이, 홀이나 홈 내를 포함하여 기판 상에 균일하게 형성된 배리어층 위에 구리 함유 배선막이 균일하게 형성되고, 홀이나 홈 내가 간극 없이 매립되어 있다.
Figure 112008073437545-PAT00008
Figure 112008073437545-PAT00009
표 4 및 5 중, 성막 조건의 항목에 있어서:
◎: 홀을 모두 채웠다.
×: 매립할 수 없었다.
괄호 내는 매립을 달성할 수 있었던 애스펙트비 (AR) 를 나타낸다.
표 4 및 5 에 있어서, 홀·홈에서의 매립의 확인은, SEM 및 TEM 을 이용하여 실시하였다. 또한, 매립된 구리 함유막에는 보이드는 확인되지 않았다.
표 4 및 5 로부터, 매립을 확인할 수 있었던 구리 함유막의 성막 온도는, 150∼350℃ 였다. 또한, 매립 후, 압력 360㎩ 의 수소 또는 질소 분위기 중에서, 3 시간, 500℃ 로 가열하여 어닐 처리를 해도, 막 중에 보이드의 발생은 확인할 수 없었다.
홀 및 홈에서의 매립을 확인할 수 있고, 또한 고애스펙트비의 경우에도 매립을 달성할 수 있었던 성막 조건 1 및 2 의 경우에 얻어진 막에 대하여, 그 시트 저항을 측정한 결과, 2∼7μΩㆍ㎝ 였다. 이 시트 저항의 분포에 관해서는, 8 인치 기판 상에 구리 함유막을 형성한 경우에 있어서, 매립을 확인할 수 있었던 성막 조건이고, 또한 성막 온도 200∼300℃ 에서, 2∼10% 였다.
따라서, 상기 결과로부터, 구리 함유 성막 조건 중, Cu(SOPD)2 착물의 공급량을 기판의 성막 표면적으로 나눈 값으로서, 착물의 단위 면적 공급량을 9.0×10-2㎎/분·㎠ (3.6×10-3cc/분·㎠: 1.6×10-7㏖/분·㎠) 이상으로 함으로써, 고애스펙트비 18, 20 을 갖는 가는 미세 구멍 (개구부 φ=0.05㎛) 의 매립을 실시할 수 있었음을 알 수 있다. 또한, 상한치는, 막 형성 모폴로지의 악화 때문에, 2.0×101㎎/분·㎠ (8.0×10-1cc/분·㎠: 3.6×10-5㏖/분·㎠) 였다.
또한, 상기 성막 프로세스에 있어서 구리 함유막 형성 전에 배리어층으로서 바나듐 함유막을 형성함으로써, 구리 함유막 형성 공정에 있어서 초기 핵 형성이 촉진되어, 단시간에 초기 핵의 핵밀도가 고밀도화되어 있는 것을 확인할 수 있고, 얻어진 기판에 있어서, 바나듐 함유막 표면으로부터의 구리 함유막의 박리는 관찰되지 않았다.
상기 실시예 2 의 원료 TDEAV 대신에 TDMAV (테트라키스디메틸아미노바나듐: V[N(CH3)2]4) 를 이용하여 얻어진 배리어층이 형성된 기판에 관해서도, 상기 실시예 3 의 구리 함유막 구멍 매립 공정에 따라 구리 함유막을 형성한 결과, 상기와 같은 결과를 얻을 수 있었다.
(비교예 1)
실시예 2 에 기재된 구리 함유막 구멍 매립 공정에 따라 매립을 확인할 수 있었던 성막 조건 1 및 2 를 이용하여, 홀이나 홈이 형성된 SiO2 기판 (최소 홀 직경 (φ): 0.16㎛, AR: 6) 의 표면에, 배리어층을 형성하지 않고, 직접 구리 함유막을 형성했을 때에도, 홀이나 홈의 매립은 확인할 수 있었다. 그러나, 구리 함유막은 기판 표면으로부터 간단히 박리하였다.
또한, 성막 조건 3 을 이용하여, 동일하게 직접 구리 함유막을 형성하였다. 이 경우에는, 홀 및 홈의 보텀 부분에 공간이 보여, 완전한 매립은 확인할 수 없었다.
실시예 4
상기 실시예 2 의 원료 TDEAV 대신에 TDEAT(테트라키스디에틸아미노티탄: Ti[N(C2H5)2]4) 를 이용하여, 실시예 2 에 기재된 공정 1 및 2 를 반복하여, 티탄 함유막으로 이루어지는 배리어층이 형성된 기판을 제작하였다. 단, 실시예 2 의 기판 제작 조건 1 에 있어서, 성막 온도는 250℃ 로 하고, 기판 제작 조건 2 에 있어서, 기판은 티탄 함유막/SiO2/Si 기판, 또한, 성막 온도는 250℃ 로 하고, 나머지의 조건은 모두 동일하게 하여 실시하였다.
이렇게 하여, 실시예 2 의 기판 제작 조건 1 및 2 에 따라, 최소 홀 직경이 φ 0.05㎛, 애스펙트비가 4 이상인 홀 및 홈이 형성되어 있는 기판을 얻을 수 있었다.
본 실시예에서도, 실시예 2 와 마찬가지로, 환원성 가스로서 TBH 를 이용한 경우나 NH3 을 이용한 경우에도, 마찬가지로, 최소 홀 직경이 φ 0.05㎛, 애스펙트비 (AR) 가 4 이상인 홀 및 홈이 형성되어 있는 기판을 제작할 수 있다.
또한, 원료로서, TDEAT 대신에 TDMAT(테트라키스디메틸아미노티탄)Ti[ N(CH3)2]4) 를 이용하여, 성막 온도를 300℃ 로 하여 막 형성해도, 실시예 2 와 마찬가지로, 최소 홀 직경이 φ 0.05㎛, 애스펙트비가 4 이상인 홀 및 홈이 형성되어 있는 기판을 제작할 수 있었다.
실시예 5
본 실시예에서는, 실시예 4 에서 얻어진 티탄 함유막 (원료로서 TDEAT 사용) 이 형성된 기판에 대한, 구리 함유막에 의한 구멍 매립 공정에 대하여 설명한다.
실시예 3 의 기판 대신, 티탄 함유막을 형성한 기판을 이용한 것을 제외하고, 실시예 3 의 성막 조건 1∼3 과 모두 동일한 조건으로 실시예 3 의 프로세스를 반복하여, 구리 함유막을 형성하였다.
상기한 바와 같이 하여, 구리 함유막이 기판의 홀 및 홈 내에 매립되었지만, 그 매립의 결과를 모아 이하의 표 6 및 7 에 나타낸다. 표 6 은, 실시예 4, 즉, 실시예 2 의 공정 1 에서 제작한 기판을 사용한 경우의 결과를 나타내고, 표 7 은, 실시예 4, 즉, 실시예 2 의 공정 2 에서 제작한 기판을 사용한 경우의 결과를 나타낸다.
또한, 홀 및 홈에 구리 함유막이 매립된 상태는 상기한 도 5 에 나타낸 경우와 동일하고, 홀이나 홈 내를 포함하여 기판 상에 균일하게 형성된 배리어층 상에 구리 함유 배선막이 균일하게 형성되어, 홀이나 홈 내가 간극 없이 매립되어 있었다.
Figure 112008073437545-PAT00010
Figure 112008073437545-PAT00011
표 6 및 7 중, 성막 조건의 항목에 있어서:
◎: 홀을 모두 채웠다.
×: 매립할 수 없었다.
괄호 내는 매립을 달성할 수 있었던 애스펙트비 (AR) 를 나타낸다.
표 6 및 7 에 있어서, 홀·홈에서의 매립의 확인은, SEM 및 TEM 을 이용하여 실시하였다. 또한, 매립된 구리 함유막에는 보이드는 확인되지 않았다.
표 6 및 7 로부터, 매립을 확인할 수 있었던 구리 함유막의 성막 온도는, 150∼350℃ 였다. 또한, 매립 후, 압력 360㎩ 의 수소 또는 질소 분위기 중에서, 3시간, 500℃ 로 가열하여 어닐 처리를 해도, 막 중에 보이드의 발생은 확인할 수 없었다.
홀 및 홈에서의 매립을 확인할 수 있고, 또한 고애스펙트비의 경우에도 매립을 달성할 수 있었던 성막 조건 1 및 2 의 경우에 얻어진 막에 대하여, 그 시트 저항을 측정한 결과, 2∼10μΩㆍ㎝ 였다. 이 시트 저항의 분포에 관해서는, 8 인치 기판 상에 구리 함유막을 형성한 경우에 있어서, 매립을 확인할 수 있었던 성막 조건이고, 또한 성막 온도 200∼300℃ 에서, 2∼12% 였다.
따라서, 상기 결과로부터, 구리 함유 성막 조건 중, Cu(SOPD)2 착물의 공급량을 기판의 성막 표면적으로 나눈 값으로서, 착물의 단위 면적 공급량을 9.0×10-2㎎/분·㎠ (3.6×10-3cc/분·㎠:1.6×10-7㏖/분·㎠) 이상으로 함으로써, 고애스펙트비 18, 20 을 갖는 미세 구멍 (개구부 φ=0.05㎛) 의 매립을 실시할 수 있었음을 알 수 있다. 또한, 상한치는, 성막 모폴로지 악화 때문에, 2.0×101mg/분·㎠ (8.0×10-1cc/분·㎠:3.6×10-5㏖/분·㎠) 이었다.
또한, 상기 성막 프로세스에 있어서 구리 함유막 형성 전에 배리어층으로서 티탄 함유막을 형성함으로써, 구리 함유막 형성 공정에 있어서 초기 핵 형성이 촉진되어, 단시간에 초기 핵의 핵밀도가 고밀도화되어 있는 것을 확인할 수 있고, 얻어진 기판에 있어서, 티탄 함유막 표면으로부터의 구리 함유막의 박리는 관찰되지 않았다.
상기 실시예 4 의 원료 TDEAT 대신에 TDMAT (테트라키스디메틸아미노티탄:Ti[N(CH3)2]4) 를 이용하여 얻어진 배리어층이 형성된 기판에 관해서도, 상기 실시예 5 의 구리 함유막 구멍 매립 공정에 따라 구리 함유막을 형성한 결과, 상기와 동일한 결과를 얻을 수 있었다.
산업상이용가능성
본 발명에 의하면, 매립 특성 및 하층의 배리어층 (밀착층) 과의 밀착성이 우수한, 원하는 특성을 갖는 구리 함유 배선을 형성할 수 있으므로, 본 발명 방법은, 반도체 소자 (LSI, IC 등) 등의 반도체 산업을 중심으로 한, 금속 배선, 특히 구리 배선의 분야에 적용 가능하다.
도 1 은 본 발명의 구리 함유막 형성 방법이나 배리어층 형성을 실시하기 위한 CVD 장치의 일 구성예를 모식적으로 나타내는 배치도이다.
도 2 는 도 1 에 나타내는 CVD 장치의 원료 공급 장치의 다른 실시형태를 모식적으로 나타내는 배치도이다.
도 3 은 도 1 에 나타내는 CVD 장치의 원료 공급 장치의 또 다른 실시형태를 모식적으로 나타내는 배치도이다.
도 4 는 도 1 에 나타내는 CVD 장치의 원료 공급 장치의 또 다른 실시형태를 모식적으로 나타내는 배치도이다.
도 5 는 본 발명에 의해 홀 및 홈에 구리 함유막이 매립된 상태를 모식적으로 나타내는 단면도이다.
도 6 은 종래의 배리어층 위에 종래의 구리 함유막을 매립한 경우의, 구리 배선 형성시의 보이드 발생 상태를 모식적으로 나타내는 단면도이다.
도 7 은 종래의 구리 배선 형성 후의 어닐 처리에 의한 보이드 발생 상태를 모식적으로 나타내는 단면도이다.
부호의 설명
1: 가스 공급 장치 2: 원료 공급 장치
201: 원료 용기 202: 원료
203: 기화 장치 3: 반응 장치
301: 반응실 302: 샤워 플레이트
303: 기판 설치대 304: 구분 밸브
4: 배출 장치 401: 배출 밸브
402: 압력 컨트롤 밸브 403: 원료 트랩
404: 진공 펌프

Claims (11)

  1. 홀이나 홈이 형성된 성막 (成膜) 대상물 상에, 4 가의 아미드계 바나듐 유기 금속 원료 가스 또는 4 가의 유기 아미드계 티탄 유기 금속 원료 가스와 환원성 가스를 이용하여, CVD 법에 의해 바나듐 또는 티탄 함유막으로 이루어지는 하지층 (下地層) 을 형성하고, 하지층 상에 CVD 법에 의해 구리 함유막을 형성하고, 상기 홀이나 홈을 매립하고,
    상기 구리 함유막을, 다음의 일반식 (I-c)' 로 표시되는 β-디케토네이트기 (식 중, Z 는, H 원자 또는 탄소 원자수 1∼4 의 알킬기를 나타내고, X 및 Y 가, 각각, CnH2n-CH=CH-CmH2m+1 (n=0∼6, m=0∼6, n+m≤6 이다) 로 표시되는 기나, 또는 이 기의 수소 원자를 최대로 9 개까지 불소 원자로 치환한 것을 나타내고, 이 X 및 Y 는 양자 모두 동일해도 되고 상이해도 된다) 를 배위자로 하는 다음의 일반식 (I-c) (식 중, X, Y, Z 는 상기 정의와 같다):
    [화학식 4]
    Figure 112008073437545-PAT00012
    로 표시되는 구리 착물의 가스를 이용하여, CVD 법에 의해 성막 대상물 상에 형성하는 것을 특징으로 하는 구리 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 4 가의 아미드계 바나듐 유기 금속 원료가, 테트라키스디에틸아미노바나듐, 테트라키스디메틸아미노바나듐 또는 테트라키스에틸메틸아미노바나듐이고, 또, 상기 4 가의 아미드계 티탄 유기 금속 원료가 테트라키스디에틸아미노티탄, 테트라키스디메틸아미노티탄 또는 테트라키스에틸메틸아미노티탄인 것을 특징으로 하는 구리 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 환원성 가스가, 괴리되어 H* 라디칼이나, H+ 이온을 방출할 수 있는 가스인 것을 특징으로 하는 구리 배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 환원성 가스가, 히드라진 유도체, NH3, H2, SiH4 및 Si2H6 에서 선택된 가스인 것을 특징으로 하는 구리 배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 히드라진 유도체가, 히드라진의 수소 원자의 하나 또는 두 개를 메틸기, 에틸기, 직쇄 또는 가지형의 부틸기로 치환한 것인, 구리 배선 형성 방법.
  6. 제 4 항에 있어서,
    상기 히드라진 유도체가, 터셔리부틸히드라진인 것을 특징으로 하는 구리 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 4 가의 아미드계 바나듐 유기 금속 원료 가스 또는 상기 4 가의 아미드계 티탄 유기 금속 원료 가스와 환원성 가스와의 반응을, 성막 속도가 기판 온도에 의존하는 온도 영역에서 실시하고, 바나듐 함유막 또는 티탄 함유막을 형성하는 것을 특징으로 하는 구리 배선 형성 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 구리 함유막의 형성용 원료의 공급량이, 성막 대상물의 성막 면의 단위 면적당, 이하의 식:
    8.0×10-1cc/분·㎠(3.6×10-5㏖/분·㎠) ≥ 공급량 ≥ 3.6×10-3cc/분·㎠ (1.6×10-7㏖/분·㎠)
    을 만족하는 양인 것을 특징으로 하는 구리 배선 형성 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 구리 함유막의 형성용 원료로 구리 함유막을 형성할 때의 성막 온도가, 150℃∼350℃ 인 것을 특징으로 하는 구리 배선 형성 방법.
  10. 제 1 항에 있어서,
    상기 구리 함유막을 형성할 때에, 환원성 가스로서 수소 원자 함유 가스를 이용하는 것을 특징으로 하는 구리 배선 형성 방법.
  11. 제 10 항에 있어서,
    상기 수소 원자 함유 가스가 H2 가스인 것을 특징으로 하는 구리 배선 형성 방법.
KR1020087025866A 2004-09-27 2005-09-12 구리 배선의 형성 방법 KR100934888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004279365A JP4783561B2 (ja) 2004-09-27 2004-09-27 銅配線の形成方法
JPJP-P-2004-279365 2004-09-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006967A Division KR100934887B1 (ko) 2004-09-27 2005-09-12 구리 배선의 형성 방법

Publications (2)

Publication Number Publication Date
KR20080100394A true KR20080100394A (ko) 2008-11-17
KR100934888B1 KR100934888B1 (ko) 2010-01-06

Family

ID=36118743

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077006967A KR100934887B1 (ko) 2004-09-27 2005-09-12 구리 배선의 형성 방법
KR1020087025866A KR100934888B1 (ko) 2004-09-27 2005-09-12 구리 배선의 형성 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077006967A KR100934887B1 (ko) 2004-09-27 2005-09-12 구리 배선의 형성 방법

Country Status (7)

Country Link
US (1) US8034403B2 (ko)
JP (1) JP4783561B2 (ko)
KR (2) KR100934887B1 (ko)
CN (1) CN100479114C (ko)
DE (1) DE112005002353B8 (ko)
TW (1) TW200620433A (ko)
WO (1) WO2006035591A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323425B2 (ja) * 2007-09-03 2013-10-23 株式会社アルバック 半導体装置の製造方法
KR100914982B1 (ko) * 2008-01-02 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR100924557B1 (ko) * 2008-01-04 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100973277B1 (ko) 2008-08-29 2010-07-30 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
CN103135819A (zh) * 2011-11-29 2013-06-05 迎辉科技股份有限公司 具有抗氧化金属层的导电基板
JP6324800B2 (ja) * 2014-05-07 2018-05-16 東京エレクトロン株式会社 成膜方法および成膜装置
CN105986245A (zh) * 2015-02-16 2016-10-05 中微半导体设备(上海)有限公司 改善mocvd反应工艺的部件及改善方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222568A (ja) * 1995-02-10 1996-08-30 Ulvac Japan Ltd 銅配線製造方法、半導体装置、及び銅配線製造装置
JPH11217673A (ja) * 1997-11-28 1999-08-10 Japan Pionics Co Ltd 窒化膜の製造方法
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
KR20010080412A (ko) * 1998-11-12 2001-08-22 조이스 브린톤 향상된 스텝 커버리지를 갖는 확산 장벽 물질
KR100460746B1 (ko) * 1999-04-13 2004-12-09 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
JP5031953B2 (ja) * 2001-06-28 2012-09-26 株式会社アルバック 銅材料充填プラグ及び銅材料充填プラグの製造方法
JP4711624B2 (ja) * 2001-10-26 2011-06-29 アプライド マテリアルズ インコーポレイテッド 銅電極形成アプリケーションのためのａｌｄ窒化タンタル及びアルファ相タンタルの集積
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
JP4120925B2 (ja) * 2002-01-31 2008-07-16 宇部興産株式会社 銅錯体およびこれを用いた銅含有薄膜の製造方法
JP2003252823A (ja) * 2002-02-28 2003-09-10 Mitsubishi Materials Corp 有機金属化学蒸着法用有機銅化合物及びそれを用いて作製した銅薄膜
KR101184529B1 (ko) * 2004-11-08 2012-09-20 텔 에피온 인크 캡핑 구조의 형성 방법, 구리 인터커넥트, 레벨간 유전체층, 및 하드마스크층
US7932176B2 (en) * 2008-03-21 2011-04-26 President And Fellows Of Harvard College Self-aligned barrier layers for interconnects

Also Published As

Publication number Publication date
JP4783561B2 (ja) 2011-09-28
TWI371787B (ko) 2012-09-01
DE112005002353T5 (de) 2007-09-06
JP2006093552A (ja) 2006-04-06
US20100291290A1 (en) 2010-11-18
KR100934888B1 (ko) 2010-01-06
WO2006035591A1 (ja) 2006-04-06
TW200620433A (en) 2006-06-16
KR100934887B1 (ko) 2010-01-06
DE112005002353B8 (de) 2012-12-20
CN101032007A (zh) 2007-09-05
US8034403B2 (en) 2011-10-11
KR20070056126A (ko) 2007-05-31
DE112005002353B4 (de) 2012-06-14
CN100479114C (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
KR100934888B1 (ko) 구리 배선의 형성 방법
KR100708496B1 (ko) 루테늄 금속막의 제조 방법
US6534133B1 (en) Methodology for in-situ doping of aluminum coatings
EP1115900B1 (en) Methods for preparing ruthenium metal films
US6281125B1 (en) Methods for preparing ruthenium oxide films
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
US5607722A (en) Process for titanium nitride deposition using five-and six-coordinate titanium complexes
US20020102838A1 (en) Microelectronic interconnect material with adhesion promotion layer and fabrication method
JP2006028572A (ja) 薄膜形成方法
US20070264816A1 (en) Copper alloy layer for integrated circuit interconnects
US20130143402A1 (en) Method of forming Cu thin film
TWI817139B (zh) 氣相沉積前驅物化合物及使用方法
KR100909195B1 (ko) 구리 함유막 형성 방법
US20120046480A1 (en) Dense cu based thin film and the manufacturing process thereof
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JP4959122B2 (ja) バナジウム含有膜の形成方法
JPH03110842A (ja) 堆積膜形成法
JP2000331957A (ja) Ｃｕ配線膜形成方法
JP2006093551A (ja) チタン含有膜の形成方法
WO1997047783A1 (en) Methodology and apparatus for in-situ doping of aluminum coatings
JP2009044056A (ja) 銅膜作製方法
TW202338022A (zh) 選擇性沉積高導電性金屬膜之方法
JP2013048268A (ja) 銅膜作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 11