JP2006093552A - 銅配線の形成方法 - Google Patents

銅配線の形成方法 Download PDF

Info

Publication number
JP2006093552A
JP2006093552A JP2004279365A JP2004279365A JP2006093552A JP 2006093552 A JP2006093552 A JP 2006093552A JP 2004279365 A JP2004279365 A JP 2004279365A JP 2004279365 A JP2004279365 A JP 2004279365A JP 2006093552 A JP2006093552 A JP 2006093552A
Authority
JP
Japan
Prior art keywords
copper
forming
containing film
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004279365A
Other languages
English (en)
Other versions
JP4783561B2 (ja
JP2006093552A5 (ja
Inventor
Mikio Watabe
幹雄 渡部
Hideaki Zama
秀昭 座間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004279365A priority Critical patent/JP4783561B2/ja
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to PCT/JP2005/016712 priority patent/WO2006035591A1/ja
Priority to DE112005002353T priority patent/DE112005002353B8/de
Priority to KR1020087025866A priority patent/KR100934888B1/ko
Priority to CNB2005800325695A priority patent/CN100479114C/zh
Priority to KR1020077006967A priority patent/KR100934887B1/ko
Priority to US11/663,807 priority patent/US8034403B2/en
Priority to TW094132164A priority patent/TW200620433A/zh
Publication of JP2006093552A publication Critical patent/JP2006093552A/ja
Publication of JP2006093552A5 publication Critical patent/JP2006093552A5/ja
Application granted granted Critical
Publication of JP4783561B2 publication Critical patent/JP4783561B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
    • C07C49/00—Ketones; Ketenes; Dimeric ketenes; Ketonic chelates
    • C07C49/92—Ketonic chelates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＣＶＤ法により、埋め込み性、下地層との密着性に優れた銅配線形成方法の提供。
【解決手段】ホールや溝が形成された基板表面上に、金属原料としてテトラキスジエチルアミノバナジウム、テトラキスジメチルアミノバナジウム、テトラキスエチルメチルアミノバナジウム、テトラキスジエチルアミノチタン、テトラキスジメチルアミノチタン、テトラキスエチルメチルアミノチタンを、還元性ガスとしてターシャリーブチルヒドラジン、ＮＨ３、Ｈ２、ＳｉＨ４、Ｓｉ２Ｈ６を用いて、ＣＶＤ法によりバナジウムまたはチタン含有膜からなる下地層を形成し、この上に、ＣＶＤ法により銅含有膜を形成し、ホールや溝を埋め込み、配線を形成する。
【選択図】図５

Description

本発明は、銅配線の形成方法、特に、ＣＶＤ法により形成したバナジウムまたはチタン含有膜からなる下地層の上に、ＣＶＤ法により銅含有膜を形成する銅配線の形成方法に関する。
半導体素子(ＬＳＩ、ＩＣなど)を製造する際の配線では、下部配線と上部配線とを結ぶコンタクトホールや溝などに下地層としてバリア層および／または密着層を形成するのが一般的である。このバリア層は、配線材料と絶縁材料とが相互に拡散し、半導体素子の特性が劣化するのを防ぐことを目的として、また、密着層は、配線材料と絶縁材料との界面で膜剥離が生じるのを防ぐことを目的として、配線材料と絶縁材料との間に設けられることが多い。
近年、コンタクトホールや溝内の配線材料として、従来のＡｌに代わって、より抵抗率の低い銅を用いることが提案されている。この場合、銅配線の下地層となるシリコン酸化物膜などの絶縁層中に銅が拡散するのを防ぐために、シリコン酸化物膜などと銅配線との間にバリア層を形成している。
ところで、上記銅配線形成には、従来からメッキ法が用いられてきた。しかし、近年、ＬＳＩなどの配線スケールの縮小に伴い、コンタクトホールなどのサイズも細長くなり、メッキ液がこのアスペクト比の高い細長いホールなどの内部まで入り難くなるという問題が生じており、メッキ液による銅配線の形成が困難になっている。
そこで、メッキ法に代わる銅配線形成方法として、ＣＶＤ法に代表されるガスを用いる方法が検討されているのが現状である。
しかしながら、ＣＶＤ法を用いた銅配線形成プロセスでは、その膜形成が下地材料の表面特性に大きく影響され、(１)初期核の形成が困難であり、時間がかかることや、(２)島状成長し易いことといった問題があり、連続的な膜を形成することが困難であった。そのため、ホール径φ０．２μｍ以下、溝幅０．２μｍ以下では、アスペクト比が４以上の場合に、ホールなどへの穴埋めに際して、ボイドが発生してしまい、完全な穴埋めを行うことができなかった。これでは、メッキ法による穴埋めが困難になってくる径０．１μｍ以下のホールや溝への埋め込みがＣＶＤ法では行えず、将来大問題になる恐れがある。
また、ＣＶＤ法により形成された銅含有膜とバリア層などとの密着が取り難いという問題もあった。
従って、ＣＶＤ法により連続膜を形成するためには、成膜プロセスの初期段階での核形成を速めると共に、核形成密度を高くすることが必要であり、下地に使用されるバリア層(密着層)が重要となる。また、同時にバリア層(密着層)と銅含有膜との密着性が良好であることも銅配線形成には重要となる。
ＣＶＤ法により形成した銅膜を配線として用いる場合に、この膜との密着性が良く、かつ内部応力の小さいバリア層を形成するために、反応性スパッタ法やＣＶＤ法により窒化バナジウム膜を形成し、その上にＣＶＤ法により銅材料を成長させることが知られている(例えば、特許文献１参照)。この場合、バリア層形成用原料としては、ビス(シクロペンタジエニル)バナジウム(ＩＩＩ)などを用いているが、必ずしも良好なバリア層が得られていない。また、銅含有膜形成用原料としては、公知のヘキサフルオロアセチルアセトナト)銅(Ｉ)トリメチルビニルシラン[Ｃｕ(ｈｆａｃ)(ｔｍｖｓ)]などが用いられているが、下地層のためか、ホール径が小さい場合、必ずしも完全に穴埋めができていないのが実情である。
上記した従来のＣｕ(ｈｆａｃ)(ｔｍｖｓ)はまた、下地層のためか、形成される銅含有膜の再現がとれないこと(開口部：φ＝０．２μｍ以下、アスペクト比：４以上の場合で、ホールなどの埋め込みが安定しないこと)、また、ホールなどの穴埋め後のアニール処理によりボイドが発生することなどの問題がある。
図６および７に、従来技術において発生するボイドについて模式的に示す。図６には、従来のバリア層の上に従来の銅含有膜を埋め込んだ場合の、銅配線形成時のボイド発生状態を示し、図７には、従来の銅配線形成後のアニール処理によるボイド発生状態を示す。
銅配線を形成する際には、上記のような問題があるため、ＬＳＩなどの配線を形成した際に、信頼性が得られないことになる。これは、Ｃｕ(ｈｆａｃ)(ｔｍｖｓ)錯体に代表される原料の不安定さが原因の一つではないかと考えられ、埋め込み性に優れ、かつ他の特性をも満足する銅含有膜形成用原料の開発が求められている。
さらに、ＣＶＤ法により銅含有膜を形成する際の原料として特殊な銅錯体が知られている(例えば、特許文献２参照)。しかし、この銅錯体を用いる場合に、いかなる条件を用いれば、所望の銅含有膜が得られるかは、未解決の問題である。
特開２００３−１７４３７号公報(特許請求の範囲) 特開２００３−２９２４９５号公報(特許請求の範囲)
そこで、本発明の課題は、上述の従来技術の問題点を解決することにあり、ＣＶＤ法により、良好な特性を有する(例えば、後工程で形成する銅含有膜が穴埋め込み性に優れたものとなり、かつこの銅含有膜との良好な密着性などを有する)バナジウムまたはチタン含有膜からなる下地層をバリア層および／または密着層として形成し、この上に、ＣＶＤ法により、良好な特性を有する銅含有膜を形成して、銅配線を形成する方法を提供することにある。
本発明の銅配線形成方法は、ホールや溝が形成された成膜対象物上に、４価のアミド系バナジウム有機金属原料ガスまたは４価の有機アミド系チタン有機金属原料ガスと還元性ガスとを用いて、ＣＶＤ法によりバナジウムまたはチタン含有膜からなる下地層を形成し、この上に、ＣＶＤ法により銅含有膜を形成し、該ホールや溝を埋め込むことを特徴とする。
前記４価のアミド系バナジウム有機金属原料は、テトラキスジエチルアミノバナジウム(ＴＤＥＡＶ)、テトラキスジメチルアミノバナジウム(ＴＤＭＡＶ)またはテトラキスエチルメチルアミノバナジウムであり、また、前記４価のアミド系チタン有機金属原料がテトラキスジエチルアミノチタン(ＴＤＥＡＴ)、テトラキスジメチルアミノチタン(ＴＤＭＡＴ)またはテトラキスエチルメチルアミノチタンであることが好ましい。
前記還元性ガスは、乖離してＨ＊ラジカルや、Ｈ＋イオンを放出することができるガスであることが好ましい。
前記還元性ガスは、ヒドラジン誘導体、ＮＨ３、Ｈ２、ＳｉＨ４およびＳｉ２Ｈ６から選ばれたガスであることが好ましい。
このヒドラジン誘導体は、ヒドラジンの水素原子の１つまたは２つをメチル基、エチル基、直鎖もしくは分枝のブチル基で置換したものであることが好ましい。この置換基は同じものであっても異なったものでもよい。また、ヒドラジン誘導体は、ターシャリーブチルヒドラジン(ＴＢＨ)であることがさらに好ましい。
前記４価のアミド系バナジウムまたはチタン有機金属原料ガスと還元性ガスとの反応を、成膜速度が成膜対象物の温度に依存する温度領域で行い、バナジウム含有膜またはチタン含有膜を形成することが好ましい。
本発明においては、前記銅含有膜を、前記有機金属原料ガスと還元性ガスとから形成された下地層の上に形成する際に、次の一般式(Ｉ)'で表されるβ−ジケトネート基(式中、Ｚは、Ｈ原子または炭素原子数１〜４のアルキル基を、Ｘは、次の一般式(Ｉ−Ｉ)で表される基(式中、Ｒａは、炭素原子数１〜５の直鎖または分枝のアルキレン基を、Ｒｂ、Ｒｃ、Ｒｄは、夫々独立して炭素原子数１〜５の直鎖または分枝のアルキル基を表す）を、Ｙは、式(Ｉ−Ｉ)で表される基(式中、Ｒａは、炭素原子数１〜５の直鎖または分枝のアルキレン基を、Ｒｂ、Ｒｃ、Ｒｄは、夫々独立して炭素原子数１〜５の直鎖または分枝のアルキル基を表す）か、または炭素数１〜８の直鎖または分枝のアルキル基を表す）を配位子とする次の一般式(Ｉ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)
Figure 2006093552
 で表される銅錯体を用いて、ＣＶＤ法により形成することを特徴とする。
前記一般式(Ｉ)'で表されるβ−ジケトネート基として、式中、Ｚが、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、炭素原子数１〜８の直鎖もしくは分岐のアルキル基か、またはこのＣ１〜８アルキル基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよいβ−ジケトネート基を配位子とする前記一般式(Ｉ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)で表される銅錯体のガスを用いてもよい。
また、前記一般式(Ｉ)'で表されるβ−ジケトネート基として、式中、Ｚが、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、式：ＣｎＨ２ｎ−Ｏ−ＣｍＨ２ｍ＋１(式中、ｎ＝１〜８、ｍ＝０〜７、ｎ＋ｍ≦８である)で表される基か、またはこの基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよいβ−ジケトネートを配位子とする前記一般式(Ｉ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)で表される銅錯体のガスを用いてもよい。
さらに、前記一般式(Ｉ)'で表されるβ−ジケトネート基として、式中、Ｚが、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、ＣｎＨ２ｎ−ＣＨ＝ＣＨ−ＣｍＨ２ｍ＋１(ｎ＝０〜６、ｍ＝０〜６、ｎ＋ｍ≦６である)で表される基か、またはこの基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよいβ−ジケトネートを配位子とする前記一般式(Ｉ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)で表される銅錯体のガスを用いてもよい。
前記一般式(Ｉ)'で表される銅錯体の供給量が、成膜対象物の成膜面の単位面積あたり、以下の式：
8.0×10-1cc/min・cm2(3.6×10-5mol/min・cm2) ≧ 供給量 ≧ 3.6×10-3cc/min・cm2(1.6×10-7mol/min・cm2)
を満たす量であることが好ましい。下限値未満でも上限値を超えても良好な埋め込み特性は得られない。
前記一般式(Ｉ)で表される銅錯体を用いて、ＣＶＤ法により銅含有膜を形成する際の成膜温度が、１５０℃〜３５０℃であることが好ましい。１５０℃未満であると所定の成膜量を得るために多くの時間を要し、実用的ではない。また、３５０℃を超えると膜の抵抗率が高くなり、好ましくない。
前記銅含有膜を形成する際に、還元性ガスとして水素原子含有ガスを用いることが好ましい。この水素原子含有ガスとしては、例えば、ＮＨ３、Ｈ２、ＳｉＨ４、Ｓｉ２Ｈ６及びヒドラジン誘導体(ヒドラジンの水素原子の１つまたは２つをメチル基、エチル基または直鎖もしくは分岐のブチル基で置換したものであり、置換基は同じであっても異なっていてもよい)から選ばれたガスであることが好ましい。この中でも、特に好ましいのはＨ２ガスである。
本発明によれば、ＣＶＤ法により銅含有膜を形成する際に、優れた段差被覆性をもつ下地層を形成することにより、高アスペクト比(例えば、１７)を持つホールや溝(例えば、開口部がφ＝０．０５μｍであるもの)内に、その側壁部分を含めてボイドのない均一な銅含有膜を埋め込むことができるという効果を奏する。
また、本発明によれば、配線材料と絶縁材料とが相互に拡散することのないバリア層や、配線材料と絶縁材料との界面で膜剥離が生じることのない密着層を下地に用いることにより、そして、銅含有膜の形成に際して核形成密度が高い初期核の形成を短時間で容易に行うことができ、かつ連続的な膜を形成することができると共に、形成される銅含有膜との間で密着が取り易いバリア層および／密着層を下地に用いることにより、銅配線として有用な所望の銅含有膜を効率的に形成することができるという効果を奏する。
まず、本発明の銅配線形成方法を実施するＣＶＤ装置の一構成例について図面を参照して説明する。このＣＶＤ装置は銅含有膜の下地層としてバリア層などを形成するためにも使用できるので、この装置の説明は、以下両工程を含んだ形で行う。
図１に示すＣＶＤ装置は、キャリアガス(例えば、Ｎ２、Ａｒ、Ｈｅなど)や還元性ガス(例えば、ＮＨ３、Ｈ２など)などのガスの供給を行うガス供給装置１と、成膜原料の供給を行う原料供給装置２と、金属含有膜形成を行う反応装置３と、原料およびガスの排出を行う排出装置４とから構成されている。
ガス供給装置１は、キャリアガスのガス源および還元性ガスのガス源から、それぞれ、マスフローコントローラー(図中、ＭＦＣ１およびＭＦＣ２で示す)を通して各ガスの流量を制御しながら、配管を通して反応装置３内へと輸送する機能を有する。
原料供給装置２は、原料容器２０１内の原料２０２の供給流量や供給圧力を制御しながら、反応装置３の反応室３０１内へ原料を輸送する機能を有する。図１によれば、この原料供給装置は、常温で液体または固体の原料に使用でき、例えば銅含有膜形成用原料、ＴＤＥＡＶやＴＤＭＡＶなどのバナジウム含有膜形成用有機金属材料、ＴＤＥＡＴやＴＤＭＡＴなどのチタン含有膜形成用有機金属材料や、ヒドラジン誘導体(例えば、ターシャリーブチルヒドラジン(ＴＢＨ))などの還元性ガス材料を気化装置２０３を通してガス状にし、このガスを反応装置３内へ導入するために使用される。この原料供給装置の基本構成の一つを示す図１では、供給流量や供給圧力をマスフローコントローラー(図１中、Ｌ−ＭＦＣやＭＦＣ３で示す)や圧力計(図１中、２０４および２０５で示す)を介して制御しながら、原料ガスなどを反応室３０１へ輸送できるようになっている。原料容器２０１から反応装置３のシャワープレート３０２に至るまでの原料輸送用配管、バルブなどの各構成要素は全て温度制御されている。この温度制御範囲は、室温〜２７０℃程度が好ましい。これにより、原料ガスが液化、析出しないように制御され得る。
反応装置３は、原料供給装置２から供給される原料ガス、還元性ガスおよびキャリアガスや、ガス供給装置１から供給されるキャリアガス、還元性ガスなどを基板Ｓに適切に供給するためのシャワープレート３０２と、基板Ｓ近傍の成膜雰囲気を保つための反応室３０１と、基板Ｓを設置でき、加熱できるようになっている基板設置台３０３(図示していないが、加熱手段を備えている)と、隣の基板搬送室などとの雰囲気を仕切るための仕切りバルブ３０４と、成膜雰囲気の圧力をモニターする圧力計３０５とから構成されている。このシャワープレート３０２は、金属(例えば、ステンレス鋼、Ａｌ、Ａｌ合金、ハステロイ(登録商標)、インコネル(カナダ・インコ(INCO)社製)など)で作製され、室温〜２５０℃の範囲で温度制御することが好ましい。反応室３０１は、金属(例えば、ステンレス鋼、Ａｌ、Ａｌ合金、ハステロイ、インコネルなど)で作製され、室温〜２５０℃の範囲で温度制御することが好ましい。基板設置台３０３は、金属(例えば、ステンレス鋼、Ａｌ、Ａｌ合金、ハステロイ、インコネルなど)またはセラミックス(例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＳｉＣ、ＳｉＯ２など)で作製され得る。好ましくはセラミックスであり、セラミックスの中でも、熱伝導が良く、高温でも温度分布の良いＡｌＮで作製することが好ましい。ＡｌＮで作製した基板設置台３０３は、室温〜６００℃の加熱に対応できる。仕切りバルブ３０４は、金属(例えば、ステンレス鋼、Ａｌ、Ａｌ合金、ハステロイ、インコネルなど)で作製され、バルブ内部、外部に温度モニターとヒーターなどの加熱手段とが設置され、室温〜２５０℃の範囲で温度制御することができるようになっている。圧力計３０５は、高温対応型を用いる。
排出装置４は、反応室３０１内の雰囲気を調整する装置である。その基本的な構造は、図１に例示する通り、配管、排出バルブ４０１、圧力コントロールバルブ４０２、原料トラップ４０３、真空ポンプ４０４からなっている。反応室３０１から真空ポンプ４０４までの各構成要素は、温度制御され、その制御範囲は、室温〜２５０℃が好ましい。圧力コントロールバルブ４０２は、反応室３０１に設けられた圧力計３０５の値を基に、任意の設定値になるように連動して開閉できるようになっている。また、原料供給装置２を出た原料ガスが、排出装置４の原料トラップ４０３まで輸送できる配管５を設けることで、原料供給装置２から輸送される原料ガスの供給量が安定したところで、原料ガスの輸送経路を反応室３０１側に切り替えて、反応室３０１内へ原料ガスを安定して供給することが可能となる。また、原料ガスの供給が終了した際、配管５により原料ガスを原料トラップ４０３に切り替えることで、反応室３０１へのガス供給を即座に停止することができる。この原料トラップ４０３は、排出される原料ガスを回収する機能を有する装置であり、真空ポンプ４０４への負荷(ポンプ内部での閉塞)の軽減および原料の再利用を行う上で有効である。図１に示す真空ポンプ４０４の排気能力を上げるために、圧力コントロールバルブ４０２と真空ポンプ４０４との間に第２の真空ポンプを設置してもかまわない。
上記原料供給装置は、図１に示す以外にも、例えば図２〜４に示すような構成を有するものであれば本発明において利用できる。図１を含めて、いずれの構成においても、供給流量や供給圧力をマスフローコントローラー(図２〜４中、Ｌ−ＭＦＣやＭＦＣ３、ＭＦＣ４で示す)や圧力計(図２〜４中、２０４および２０５で示す)を介して制御しながら、原料ガスを反応室３０１内へ輸送できるように構成されている。なお、気化装置は図示していないが、随時設けることができる。
図２に示す原料供給装置２では、所定の圧力の加圧ガス(Ｎ２、Ａｒ、Ｈｅなど)により原料容器２０１内の原料２０２をマスフローコントローラー(Ｌ−ＭＦＣ)を介して反応室３０１へ輸送できるように構成されている。図３に示す原料供給装置２では、所定の圧力のキャリアガス、還元性ガスをマスフローコントローラー(ＭＦＣ３)を介して原料容器２０１内の原料２０２と共に反応室３０１内へ輸送できるように構成されている。図４に示す原料供給装置２では、原料容器２０１内の原料２０２をマスフローコントローラー(ＭＦＣ４)を介して反応室３０１内へ輸送できるように構成されている。
本発明において、銅含有膜の形成に先だって基板上にバリア層および／または密着層を形成するために用いることができる金属原料としては、４価のアミド系バナジウムまたはチタン有機金属原料が好ましく、例えば、Ｖ[ＮＲ１Ｒ２]４、Ｖ[ＮＲ１Ｒ２]３・Ｃｌ、Ｖ[ＮＲ１Ｒ２]２・Ｃｌ２、Ｖ[ＮＲ１Ｒ２]・Ｃｌ３などやＴｉ[ＮＲ１Ｒ２]４、Ｔｉ[ＮＲ１Ｒ２]３・Ｃｌ、Ｔｉ[ＮＲ１Ｒ２]２・Ｃｌ２、Ｔｉ[ＮＲ１Ｒ２]・Ｃｌ３などを使用できる。ここで、Ｒ１およびＲ２は、同じであっても異なっていてもよく、ＣｎＨ２ｎ＋１(ｎ＝０〜４の整数)、ＣｍＨ２ｍＯ(ｍ＝０〜４の整数である)、ＣＨ２ＯＨまたはフェニル基などから選ばれる。Ｃｌはこれ以外のハロゲン原子であってもよい。これらの金属原料の中でも、上記したＴＤＥＡＶ、ＴＤＭＡＶ、ＴＤＥＡＴおよびＴＤＭＡＴがより好ましい。
還元性ガスとしては、乖離してＨ＊ラジカルや、Ｈ＋イオンを放出することができるガス、例えばヒドラジン誘導体(例えば、ターシャリーブチルヒドラジン(ＴＢＨ)：(ＣＨ３)３ＣＮＨＮＨ２)、ＮＨ３、Ｈ２、ＳｉＨ４などが使用できる。その他のヒドラジン誘導体(例えば、１つまたは２つのＨがメチル、エチル、直鎖もしくは分岐のブチルなどのアルキル基で置換されているもの)も使用できる。これらの還元性ガスのうち、ＴＤＥＡＶやＴＤＥＡＴガスと反応し、バナジウム含有膜やチタン含有膜を形成する際に、窒化を促進できるガス(ＴＢＨやＮＨ３)が好ましい。
キャリアガスとしては、例えばアルゴン、ヘリウムなどの希ガスやＮ２などの不活性ガスを用いることができる。
次に、本発明で用いることができる銅錯体の一例について説明する。
この銅錯体の配位子として用いられ、銅β−ジケトナート錯体を与える、シリルエーテル含有β−ジケトン化合物の具体的な例としては、式(III)'〜(XIV)'に示される化合物を挙げることができる。
Figure 2006093552
これらのβ−ジケトン化合物は、公知の方法(例えば、特開２００３−２９２４９５号公報参照)によって得ることができる。
β−ジケトナート銅錯体、すなわちβ−ジケトンのエノラートアニオンが配位した銅錯体は、例えば、上記β−ジケトンと水酸化銅との反応(以下に示す銅錯体合成法１)によって得られる。合成で用いられる溶媒として、ヘキサン、トルエンなどの炭化水素類、ＴＨＦ、ジメトキシエタンなどのエーテル類、アセトニトリルなどのニトリル類、ジクロロメタンなどのハロゲン類、イソプロパノールなどのアルコール類、酢酸エチルなどのエステル類など、ほとんどの有機溶媒が使用できる。合成法１において反応で生成する水は、反応溶媒、例えば、トルエンと共に、共沸脱水するかあるいは、ＴＨＦ溶媒のように反応後、室温で減圧下溶媒留去の際、溶媒と共に留去される方法で反応系外へ留去するか、あるいは脱水剤、例えば、無水硫酸ソーダ、無水硫酸マグネシウム、無水硫酸銅、あるいはモレキュラシーブス、吸水性ポリマー(ノニオン系)などを反応系に共存させて脱水除去することができる。
Figure 2006093552
前記したシリルエーテル系のβ−ジケトナート配位子を含む銅錯体の例を式(ＶＩＩＩ)に示す。これは、配位子として、上記式(ＶＩＩＩ)'に示される化合物、すなわち前記一般式(Ｉ)において、Ｘが(ＣＨ３)３ＳｉＯ−Ｃ(ＣＨ３)２−基、Ｙが(ＣＨ３)２ＣＨ−基、ＺがＨであるβ−ジケトンのエノラートアニオンを配位子とする銅錯体、ビス(２，６−ジメチル−２−(トリメチルシリルオキシ)−３，５−ヘプタンジオナト)銅(ＩＩ)錯体：Ｃ２４Ｈ４６ＣｕＯ６Ｓｉ２(以下、Ｃｕ(ＳＯＰＤ)２またはＳＯＰＤと称す)である。
Figure 2006093552
上記式(III)'〜式(VII)'および(IX)'〜(XIV)'に示されるβ−ジケトンについても、夫々のβ−ジケトンのエノラートアニオンを配位子とし、式(VIII)と同様の構造式で表される銅錯体を与える。
前記一般式(Ｉ)(ただし、Ｚが、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、炭素原子数１〜８の直鎖もしくは分岐のアルキル基か、またはこのＣ１〜８アルキル基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよい)で表される銅錯体としては、例えば、ビス(アセチルアセトナト)銅(II)、ビス(２,６−ジメチル−３,５−ヘプタンジオナト)銅(II)、ビス(ジピバロイルメタナト)銅(II)あるいはビス(２,２,６,６−テトラメチル−３,５−ヘプタンジオナト)銅(II)、ビス(６−エチル−２,２−ジメチル−３,５−デカンジオナト)銅(II)、ビス(ヘキサフルオロアセチルアセトナト)銅(II)などが挙げられる。
また、前記一般式(Ｉ)(ただし、Ｚが、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、式：ＣｎＨ２ｎ−Ｏ−ＣｍＨ２ｍ＋１(式中、ｎ＝１〜８、ｍ＝０〜７、ｎ＋ｍ≦８である)で表される基か、またはこの基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよい)で表される銅錯体としては、例えば、ビス(１−エトキシ−５,５−ジメチル−２,４−ヘキサンジオナト)銅(II)、ビス(１−エトキシ−５−メトキシ−２,４−ペンタンジオナト)銅(II)、ビス(１−トリフルオロメトキシ−５,５−ジメチル−２,４−ヘキサンジオナト)銅(II)などが挙げられる。
さらに、前記一般式(Ｉ)(ただし、Ｚが、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、ＣｎＨ２ｎ−ＣＨ＝ＣＨ−ＣｍＨ２ｍ＋１(ｎ＝０〜６、ｍ＝０〜６、ｎ＋ｍ≦６である)で表される基か、またはこの基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよい)で表される銅錯体としては、例えば、ビス(２,２−ジメチル−６−ヘプタエン−３,５−ジオナト)銅(II)、ビス(１,７−デセン−４,６−ジオナト)銅(II)、ビス(１,１,１−トリフルオロ−５−ヘキセン−２,４−ジオナト)銅(II)などが挙げられる。
上記銅錯体を用いてＣＶＤ法(常圧または減圧ＣＶＤ法)により銅含有膜を形成する際の気化方法としては、銅錯体自体を気化装置で直接気化させる方法、または銅錯体を適当な溶媒、例えば、ヘキサン、オクタン、トルエン、シクロヘキサン、メチルシクロヘキサン、エチルシクロヘキサン、テトラヒドロフランなどの溶媒に希釈し、気化装置にその溶液を輸送して気化させる方法などが使用できる。また、基板上への蒸着については公知のＣＶＤ法を使用できる。減圧下または不活性ガス存在下での単純な熱分解による銅蒸着の他に、還元性ガス、例えば水素などをこの銅錯体と共存させて、または水素ガス存在下においてプラズマＣＶＤ法で金属銅を蒸着させる方法でも使用できる。更に、酸素存在下での熱分解あるいはプラズマＣＶＤ法で、酸化銅膜を蒸着させることも可能である。
本発明で用いることができる成膜対象物としては、半導体作製用基板であれば特に制限があるわけではなく、例えばホールや溝を開けたＳｉＯ２／Ｓｉ基板が以下の実施例では用いられるが、これ以外にも、Ｌｏｗ−ｋ基板を用いても構わない。このＬｏｗ−ｋ基板としては、ＳｉＯＣ系(例えば、商品名Black Diamond(AMAT社製)、Coral(Novellus社製)、Aurola(ASM社製)、Orion(TRIKON社製)、SiLK(Dow Chemical社製)、FLARE(Honeywell Electric Materials社製))、ＳｉＯＦ、ＨＳＱ、ＭＳＱ、ＮＣＳ(Nano Crystal Silica(富士通製))などを挙げることができる。
次に、上記ＣＶＤ装置を用いて行う本発明の実施例について説明する。バリア層としてバナジウムまたはチタン含有膜を形成し、その上に銅含有膜を形成し、銅配線とする成膜プロセスについて説明する。
本実施例では、バナジウム窒化物膜からなるバリア層の形成条件を変化させて、このバリア層の上に形成する銅含有膜の初期核形成状態を調べた。
工程１：
図１に示すＣＶＤ装置を用いてバナジウム含有膜を形成した。膜を形成する基板Ｓとして、ケイ素酸化物膜の形成された８インチウェハー(ＳｉＯ２／Ｓｉ)を用いた。
反応装置３の仕切りバルブ３０４を開け、反応室３０１に隣接する室のロボットを用いて、基板Ｓを反応室内に搬送した。この搬送は、搬送の最中、基板Ｓの表面に炭素含有ガス(ＣＯまたはＣＯ２)、酸素含有ガス(Ｏ２)、水(Ｈ２Ｏ)などの空気中に存在するガスが付着したり、または基板内部に拡散するのを避けるために、真空中で行うことが望ましいので、本実施例では真空中で行った。
反応室３０１内に搬送された基板Ｓを、その主面である表面をシャワープレート３０２側にし、裏面を基板設置台３０３側にして、反応室内の加熱手段を備えた基板設置台上に乗せた。この基板設置台は常に所定の成膜温度に保った。
次いで、ガス供給装置１から、Ｎ２ガスをＭＦＣ１を介して１５００ｓｃｃｍの流量に制御して反応室３０１内へ流し、反応室内の圧力を所定の成膜圧力に保って、基板温度が３５０℃になるように加熱した。０〜１０分後、以下に示す成膜条件１〜４に従って成膜を開始した。原料として、ＴＤＥＡＶ(テトラキスジエチルアミノバナジウム：Ｖ[Ｎ(Ｃ２Ｈ５)２]４)およびＴＤＭＡＶ(テトラキスジメチルアミノバナジウム：Ｖ[Ｎ(ＣＨ３)２]４)を用いた。なお、成膜条件２および４は、それぞれ、成膜条件１および３を実施した後に、連続して金属原料、金属原料用キャリアおよび還元性ガスの供給を停止して、キャリアＮ２のみを１５００ｓｃｃｍ流し、反応室内を１分間パージした後成膜して表面の改質を行った基板を作製するものである。
ＴＤＥＡＶを用いた場合
ＶＮ成膜条件１：
ＴＤＥＡＶ供給量：８４ｍｇ／ｍｉｎ
ＴＤＥＡＶ用キャリアＮ２：４００ｓｃｃｍ
ＴＢＨ流量：８０ｓｃｃｍ(ＮＨ３流量：１３ｓｃｃｍ、Ｈ２流量：１６８０ｓｃｃｍ)
キャリアＮ２：１５００ｓｃｃｍ
成膜圧力：３４０Ｐａ
成膜時間：５ｍｉｎ
成膜温度：３５０℃
膜厚：２０ｎｍ
ＶＮ成膜条件２：
ＴＤＥＡＶ供給量：８４ｍｇ／ｍｉｎ
ＴＤＥＡＶ用キャリアＮ２：４００ｓｃｃｍ
キャリアＮ２：１５８０ｓｃｃｍ
成膜圧力：３４０Ｐａ
成膜時間：５ｍｉｎ
成膜温度：３５０℃
膜厚：２５ｎｍ
上記成膜条件１に従って作製されたバナジウム含有膜の電気抵抗率は２５００〜３０００μΩ・ｃｍであり、成膜条件２で作製されたバナジウム含有膜の電気抵抗率は１２００〜１５００μΩ・ｃｍであった。上記成膜条件１および２に従って作製されたバナジウム含有膜の組成をＸＰＳ法で調べた結果を以下の表１に示す。
(表１)
Figure 2006093552
表１から明らかなように、還元性ガスを使用した方が使用しない場合よりバナジウムおよび窒素含量の高い膜が得られ、特にＮＨ３およびＴＢＨの場合に窒化が促進されていることが分かる。
ＴＤＭＡＶを用いた場合
ＶＮ成膜条件３：
ＴＤＭＡＶ供給量：８４ｍｇ／ｍｉｎ
ＴＤＭＡＶ用キャリアＮ２：４００ｓｃｃｍ
ＴＢＨ流量：８０ｓｃｃｍ(ＮＨ３流量：１３ｓｃｃｍ、Ｈ２流量：１６８０ｓｃｃｍ)
キャリアＮ２：１５８０ｓｃｃｍ
成膜圧力：３４０Ｐａ
成膜時間：５ｍｉｎ
成膜温度：３００℃
膜厚：２５ｎｍ
ＶＮ成膜条件４：
成膜圧力：３４０Ｐａ
成膜時間：５ｍｉｎ
ＴＤＭＡＶ供給量：８４ｍｇ／ｍｉｎ
ＴＤＭＡＶ用キャリアＮ２：４００ｓｃｃｍ
成膜温度：３００℃
キャリアＮ２：１５８０ｓｃｃｍ
膜厚：２５ｎｍ
上記成膜条件３に従って作製されたバナジウム含有膜の電気抵抗率は１２００〜３０００μΩ・ｃｍであり、成膜条件４に従って作製されたバナジウム含有膜の電気抵抗率は１０００〜１５００μΩ・ｃｍであった。上記成膜条件３および４に従って作製されたバナジウム含有膜の組成をＸＰＳ法で調べた結果を以下の表２に示す。
(表２)
Figure 2006093552
表２から明らかなように、還元性ガスを使用した方が使用しない場合と比べてバナジウム含量はほぼ同じであるが窒素含量の高い膜が得られ、特にＮＨ３およびＴＢＨの場合に窒化が促進されていることが分かる。
比較のために、バリア層として、スパッタ法によるＴａＮ膜を以下の条件に従って形成した。
ＴａＮ成膜条件：
基板：ＳｉＯ２／Ｓｉ
成膜圧力：３×１０−２Ｐａ
電力：１５ｋＷ
ガス供給比：Ａｒ：Ｎ２＝６：１５
成膜温度：１６０℃
膜厚：２０ｎｍ
工程２：
本工程では、上記工程１で得られたバリア層の上に銅含有膜を形成する工程について説明する。
図１に示すＣＶＤ装置を用いて以下の成膜プロセスを行った。上記工程１で得られたバナジウム含有膜の形成された基板を、その表面が酸化しないように、大気開放せず、反応室３０１の隣に設けられた搬送室(真空下)を経由して、銅含有膜形成用の反応室へ搬送し、所定温度に保たれている基板設置台３０３上に乗せた。また、バナジウム含有膜の形成されていないＳｉＯ２／Ｓｉ基板も同様にして銅含有膜形成用の反応室３０１内の基板設置台３０３に乗せた。これらの基板に対して、流量の制御されたＨ２ガスを供給し、反応室３０１内の圧力を一定に保ちながら、基板温度を設定温度になるように０〜１０分間加熱した。この場合の圧力および基板加熱温度は、後に行う銅含有膜形成時の条件と同じにして行った。このＨ２ガスは基板表面の酸化物膜除去の効果もある。この場合、水素ガスを用いたが、使用するガスとしては、分子径が小さく、拡散し易く、熱伝導率が大きいといった特徴を持つと共に、乖離してＨ＊ラジカルや、Ｈ＋イオンを放出することができるガス、例えばＴＢＨ、ＮＨ３、ＳｉＨ４などやその他のヒドラジン誘導体も使用できる。
次いで、水素雰囲気中にて、銅含有膜形成用原料を反応室３０１内の基板表面に供給し、以下の銅含有膜成膜条件１〜３に従って、基板上へ銅含有膜を形成し、初期核の形成およびバリア層と銅含有膜との密着性を評価した。この原料は、オクタン溶媒にＣｕ(ＳＯＰＤ)２錯体０．５ｍｏｌを溶かして１Ｌのオクタン液としたものを、原料容器に封入して使用した。
銅含有膜形成条件１：
使用基板：
(１)工程１のＶＮ成膜条件１に従って、還元性ガスとしてＴＢＨを８０ｓｃｃｍ流しバリア層を形成した基板
(２)工程１のＶＮ成膜条件１に従って、還元性ガスとしてＮＨ３を１３ｓｃｃｍ流してバリア層を形成した基板
(３)工程１のＶＮ成膜条件１に従って、還元性ガスとしてＨ２を１６８０ｓｃｃｍ流してバリア層を形成した基板
(４)工程１のＶＮ成膜条件２に従って、還元性ガスなしでバリア層を形成した基板
(５)工程１のＶＮ成膜条件３に従って、還元性ガスとしてＴＢＨを８０ｓｃｃｍ流してバリア層を形成した基板
(６)工程１のＶＮ成膜条件３に従って、還元性ガスとしてＮＨ３を１３ｓｃｃｍ流してバリア層を形成した基板
(７)工程１のＶＮ成膜条件３に従って、還元性ガスとしてＨ２を１６８０ｓｃｃｍ流してバリア層を形成した基板
(８)工程１のＶＮ成膜条件４に従って、還元性ガスなしでバリア層を形成した基板
(９)バリア層なしのＳｉＯ２／Ｓｉ基板
(１０)工程１のＴａＮ成膜条件に従って、バリア層を形成した基板
成膜圧力：１７８０Ｐａ
成膜時間：１ｍｉｎ
ＳＯＰＤ供給量：７８ｍｇ/ｍｉｎ(３．１５ｃｃ/ｍｉｎ)
ＳＯＰＤ用キャリアＮ２：４００ｓｃｃｍ
成膜温度：２００〜３５０℃
Ｈ２：２５００ｓｃｃｍ
上記のようにして得られた銅含有膜について、ＳＥＭ、ＡＦＭにより、初期核の形成を確認した。その結果を表３に示す。
(表３)
Figure 2006093552
表３において、○印は初期核形成が確認できたこと、×印は初期核形成が確認できなかったことを示す。上記により、銅含有膜形成の前に、ＴＤＥＡＶ、ＴＤＭＡＶ原料を用いた前処理を行うことにより、初期核形成を促進し、短時間で初期核の核密度を高密度化することが確認できた。
銅含有膜形成条件２：
使用基板：
(１)工程１のＶＮ成膜条件２に従って、還元性ガスなしでバリア層を形成した基板
(２)工程１のＶＮ成膜条件４に従って、還元性ガスなしでバリア層を形成した基板
(３)バリア層なしのＳｉＯ２／Ｓｉ基板
(４)工程１のＴａＮ成膜条件に従って、バリア層を形成した基板
成膜圧力：１７８０Ｐａ
成膜時間：１５〜４５ｍｉｎ
ＳＯＰＤ供給量：７８ｍｇ/ｍｉｎ(３．１５ｃｃ/ｍｉｎ)
ＳＯＰＤ用キャリアＮ２：４００ｓｃｃｍ
成膜温度：２００〜３５０℃
Ｈ２：２５００ｓｃｃｍ
上記のようにして得られた銅含有膜の膜厚は４０〜２６０ｎｍであった。この銅含有膜に対して、ダイヤモンドカッターにて、漢字の「田」印状に、５ｍｍ角４個の升目を、基板直径上のＸ−Ｙ方向になど間隔で９カ所描き、表面に粘着テープを貼り付けた後、剥離させるテープテストを行った。
その結果、ＶＮバリア層の上に銅含有膜を形成した各サンプル共に、１００ｎｍ以下の膜厚では、表面からの剥離は確認できなかった。また、２７０〜３５０℃で成膜したサンプルでは、最大２６０ｎｍの膜厚でも、剥離は確認できなかった。これに対し、ＳｉＯ２膜表面に銅含有膜を直接形成した場合には、１００ｎｍ以下の膜厚で、全部若しくは一部に銅含有膜の剥離が確認された。同様に、スパッタ法でＳｉＯ２／Ｓｉ基板上にＴａＮ膜を形成した後、ＣＶＤ法で銅含有膜を形成した場合にも、１００ｎｍ以下の膜厚で、全部若しくは一部に銅含有膜の剥離が観察された。
銅含有膜形成条件３：
使用基板：
(１)工程１のＶＮ成膜条件１に従って、還元性ガスとしてＴＢＨを８０ｓｃｃｍ流しバリア層を形成した基板
(２)工程１のＶＮ成膜条件１に従って、還元性ガスとしてＮＨ３を１３ｓｃｃｍ流しバリア層を形成した基板
(３)工程１のＶＮ成膜条件１に従って、還元性ガスとしてＨ２を１６８０ｓｃｃｍ流し(Ｎ２ガスは流さない)バリア層を形成した基板
(４)工程１のＶＮ成膜条件３に従って、還元性ガスとしてＴＢＨを８０ｓｃｃｍ流してバリア層を形成した基板
(５)工程１のＶＮ成膜条件３に従って、還元性ガスとしてＮＨ３を１３ｓｃｃｍ流しバリア層を形成した基板
(６)工程１のＶＮ成膜条件３に従って、還元性ガスとしてＨ２を１６８０ｓｃｃｍ流し(Ｎ２ガスは流さない)バリア層を形成した基板
(７)工程１のＴａＮ成膜条件に従って、バリア層を形成した基板
(８)バリア層なしのＳｉＯ２／Ｓｉ基板
成膜圧力：１７８０Ｐａ
成膜時間：１５〜４５ｍｉｎ
ＳＯＰＤ供給量：７８ｍｇ/ｍｉｎ(３．１５ｃｃ/ｍｉｎ)
ＳＯＰＤ用キャリアＮ２：４００ｓｃｃｍ
成膜温度：２００〜３５０℃
Ｈ２：２５００ｓｃｃｍ
上記のようにして得られた銅含有膜の膜厚は３０〜１８０ｎｍであった。この銅含有膜に対して、上記と同様に、ダイヤモンドカッターにて、漢字の「田」印状に、５ｍｍ角４個の升目を、基板直径上のＸ−Ｙ方向になど間隔で９カ所描き、表面に粘着テープを貼り付けた後、剥離させるテープテストを行った。
その結果、ＶＮバリア層の上に銅含有膜を形成した各サンプル共に、１００ｎｍ以下の膜厚では、表面からの剥離は確認できなかった。また、２７０〜３５０℃で成膜したサンプルでは、最大１８０ｎｍの膜厚でも、剥離は確認できなかった。還元性ガスとしてＴＢＨ、Ｈ２、ＮＨ３を用いたが、密着性に差はなかった。これに対し、ＳｉＯ２膜表面に直接銅含有膜を形成した場合には、１００ｎｍ以下の膜厚で、全部若しくは一部に銅含有膜の剥離が確認された。同様に、スパッタ法でＳｉＯ２／Ｓｉ基板上にＴａＮ膜を形成した後、ＣＶＤ法で銅含有膜を形成した場合にも、１００ｎｍ以下の膜厚で、全部若しくは一部に銅含有膜の剥離が観察された。
図１に示すＣＶＤ装置を用いてバナジウム含有膜を形成した。膜を形成する基板Ｓとして、ケイ素酸化物膜の形成された後に、種々のサイズのホールや溝が設けられた８インチウェハー(ＳｉＯ２／Ｓｉ)を用いた。
反応装置３の仕切りバルブ３０４を開け、反応室３０１に隣接する室のロボットを用いて、基板Ｓを反応室内に搬送した。この搬送は、搬送の最中、基板Ｓの表面に炭素含有ガス(ＣＯまたはＣＯ２)、酸素含有ガス(Ｏ２)、水(Ｈ２Ｏ)などの空気中に存在するガスが付着したり、または基板内部に拡散するのを避けるために、真空中で行うことが望ましいので、本実施例では真空中で行った。
反応室３０１内に搬送された基板Ｓを、その主面である表面をシャワープレート３０２側にし、裏面を基板設置台３０３側にして、反応室内の加熱手段を備えた基板設置台上に乗せた。この基板設置台は常に所定の成膜温度に保たれていた。
次いで、ガス供給装置１から、Ｎ２ガスをＭＦＣ１を介して１５００ｓｃｃｍの流量に制御して反応室３０１内へ流し、反応室内の圧力を所定の成膜圧力に保って、基板温度が３５０℃になるように加熱した。０〜１０分後、以下の工程１に従って成膜を開始した。原料として、ＴＤＥＡＶ(テトラキスジエチルアミノバナジウム：Ｖ[Ｎ(Ｃ２Ｈ５)２]４)を用いた。還元性ガスとしてＴＢＨを用いた。
工程１(バナジウム含有膜形成):
上記プロセスを経て加熱された基板に対して、以下の基板作製条件１および２に従ってバナジウム含有膜を形成した。
基板作製条件１：
基板：ＳｉＯ２／Ｓｉ
ＴＤＥＡＶ供給量：８４ｍｇ／ｍｉｎ
ＴＤＥＡＶ用キャリアＮ２：４００ｓｃｃｍ
ＴＢＨ流量：８０ｓｃｃｍ
キャリアＮ２：１５００ｓｃｃｍ
成膜圧力：３４０Ｐａ
成膜時間：１０〜２０ｍｉｎ
成膜温度：３５０℃
膜厚：５０〜１００ｎｍ
上記基板作製条件１に従って、バナジウム含有膜を有し、最小ホール径がφ０．０５μｍ、アスペクト比が４以上のホールおよび溝の設けられている基板が得られた。
上記では、還元性ガスとしてＴＢＨを用いた場合について説明したが、ＴＢＨの代わりにＮＨ３用いても、同様に、最小ホール径がφ０．０５μｍ、アスペクト比(ＡＲ)が４以上のホールおよび溝の設けられている基板が作製できる。
また、上記において、原料として、ＴＤＥＡＶの代わりに、ＴＤＭＡＶ(テトラキスジメチルアミノバナジウム：Ｖ[Ｎ(ＣＨ３)２]４)を用い、成膜温度を３００℃として成膜しても、同様に、最小ホール径がφ０．０５μｍ、アスペクト比が４以上のホールおよび溝の設けられている基板が作製できた。
工程２(改質膜形成)：
上記工程１の後、連続してＴＤＥＡＶ原料、ＴＤＥＡＶ用キャリアおよびＴＢＨの供給を停止させて、キャリアＮ２のみを１５００ｓｃｃｍ流し、反応室内を１分間パージし、以下の基板作製条件２で基板表面の改質を行って、基板を作製した。
基板作製条件２：
基板：バナジウム含有膜／ＳｉＯ２／Ｓｉ(基板作成条件１で作製した基板)
ＴＤＥＡＶ供給量：８４ｍｇ／ｍｉｎ
ＴＤＥＡＶ用キャリアＮ２：４００ｓｃｃｍ
キャリアＮ２：１５８０ｓｃｃｍ
成膜圧力：３４０Ｐａ
成膜時間：１〜５ｍｉｎ
成膜温度：３５０℃
膜厚：５〜２５ｎｍ
上記基板作製条件２に従って、表面の改質されたバナジウム含有膜を有し、最小ホール径がφ０．０５μｍ、アスペクト比が４以上のホールおよび溝の設けられている基板が得られた。
キャリアガスとしてＮ２の代わりにＨ２を用いても、同様に、最小ホール径がφ０．０５μｍ、アスペクト比が４以上のホールおよび溝の設けられている基板を作製できる。
ホールおよび溝が設けられたＳｉＯ２／Ｓｉ基板に直接基板作製条件１および２に従ってバナジウム含有膜を形成した場合、膜厚１０ｎｍ、ボトムカバレッジが８０％以上のホールおよび溝の設けられている基板を作製できた。
本実施例では、実施例２で得られたバリア層の形成された基板に対する、銅含有膜による穴埋め工程について説明する。
図１に示すＣＶＤ装置を用いて以下の成膜プロセスを行った。実施例２で得られたバナジウム含有膜の形成された基板を、その表面が酸化しないように、大気開放せず、反応室３０１の隣に設けられた搬送室(真空下)を経由して、銅含有膜形成用の反応室へ搬送し、所定温度に保たれている基板設置台３０３上に乗せた。また、バナジウム含有膜の形成されていないＳｉＯ２／Ｓｉ基板も同様にして銅含有膜形成用の反応室３０１内の基板設置台３０３に乗せた。これらの基板に対して、流量の制御されたＨ２ガスを供給し、反応室３０１内の圧力を一定に保ちながら、基板温度を設定温度になるように所定の時間加熱した。この場合の圧力および基板加熱温度は、後に行う銅含有膜形成時の条件と同じにして行った。このＨ２ガスは基板表面の酸化物膜除去の効果もある。この場合、水素ガスを用いたが、使用するガスとしては、分子径が小さく、拡散し易く、熱伝導率が大きいといった特徴を持つと共に、乖離してＨ＊ラジカルや、Ｈ＋イオンを放出することができるガス、例えばＴＢＨ、ＮＨ３、ＳｉＨ４などやその他のヒドラジン誘導体も使用できる。
次いで、水素雰囲気中にて、銅含有膜形成用原料を反応室３０１内の基板表面に供給し、以下の成膜条件１〜３に従って、基板上へ銅含有膜を形成し、ホールおよび溝内への埋め込みを行った。この場合の原料として、オクタン溶媒にＣｕ(ＳＯＰＤ)２錯体０．５ｍｏｌを溶かして１Ｌのオクタン液としたものを、原料容器に封入して使用した。この液体原料２０２を原料容器２０１から配管を経由して気化装置２０３へ輸送し、気化装置で気化した後、反応室３０１内の基板表面へ供給して成膜を行った。
成膜条件１：
使用基板：実施例２の工程１および２(基板作製条件１および２)で作製した各基板
ＳＯＰＤ供給量：７８ｍｇ/ｍｉｎ(３．１５ｃｃ/ｍｉｎ)
基板表面積で割ったＳＯＰＤ供給量：０．２４ｍｇ/ｍｉｎ・ｃｍ２(１．０×１０-２ｃｃ/ｍｉｎ・ｃｍ２)
ＳＯＰＤ用キャリアＮ２：４００ｓｃｃｍ
Ｈ２：２５００ｓｃｃｍ
Ｈ２分圧：１４９７Ｐａ
Ｈ２／ＳＯＰＤ比：７９３
Ｈ２分圧×Ｈ２／ＳＯＰＤ比：１,１８７,０００
成膜圧力：１７８０Ｐａ
成膜時間：１５〜４５ｍｉｎ
成膜温度：１５０〜３５０℃
成膜条件２：
使用基板：実施例２の工程１および２で作製した各基板
ＳＯＰＤ供給量：５７ｍｇ/ｍｉｎ(２．３ｃｃ/ｍｉｎ)
基板表面積で割ったＳＯＰＤ供給量：０．１７ｍｇ/ｍｉｎ・ｃｍ２(７．３×１０−３ｃｃ/ｍｉｎ・ｃｍ２)
ＳＯＰＤ用キャリアＮ２：２００ｓｃｃｍ
Ｈ２：１８００ｓｃｃｍ
Ｈ２分圧：１５６３Ｐａ
Ｈ２／ＳＯＰＤ比：７８５
Ｈ２分圧×Ｈ２／ＳＯＰＤ比：１,２２０,０００
成膜圧力：１７８０Ｐａ
成膜時間：１５〜６０ｍｉｎ
成膜温度：１５０〜３５０℃
成膜条件３：
使用基板：実施例２の工程１および２で作製した各基板
ＳＯＰＤ供給量：２８ｍｇ/ｍｉｎ(１．１５ｃｃ/ｍｉｎ)
基板表面積で割ったＳＯＰＤ供給量：０．０８９ｍｇ/ｍｉｎ・ｃｍ２(３．６×１０−３ｃｃ/ｍｉｎ・ｃｍ２)
ＳＯＰＤ用キャリアＮ２：２００ｓｃｃｍ
Ｈ２：１８００ｓｃｃｍ
Ｈ２分圧：１５７０Ｐａ
Ｈ２／ＳＯＰＤ比：１５７０
Ｈ２分圧×Ｈ２／ＳＯＰＤ比：２,４６０,０００
成膜温度：１５０〜３５０℃
成膜圧力：１７８０Ｐａ
成膜時間：１５〜９０ｍｉｎ
上記したようにして、銅含有膜が基板のホールおよび溝内へ埋め込まれたが、その埋め込みの結果を纏めて以下の表４および５に示す。表４は、実施例２の工程１で作製した基板を使用した場合の結果を示し、表５は、実施例２の工程２で作製した基板を使用した場合の結果を示す。
また、ホールおよび溝への銅含有膜が埋め込まれた状態を模式的に図５に示す。図５から明らかなように、ホールや溝内を含めて基板上に均一に形成されたバリア層の上に銅含有配線膜が均一に形成され、ホールや溝内が隙間なく埋め込まれている。
(表４)
Figure 2006093552
(表５)
Figure 2006093552
表４および５中、成膜条件の項目において：
◎：ホールを全て満たした。
×：埋め込みができなかった。
括弧内は埋め込みが達成できたアスペクト比(ＡＲ)を示す。
表４および５において、ホール・溝への埋め込みの確認は、ＳＥＭおよびＴＥＭを用いて行った。なお、埋め込まれた銅含有膜にはボイドは確認されなかった。
表４および５から、埋め込みが確認できた銅含有膜の成膜温度は、１５０℃〜３５０℃であった。また、埋め込み後、圧力３６０Ｐａの水素または窒素雰囲気中で、３時間、５００℃に加熱してアニール処理をしても、膜中にボイドの発生は確認できなかった。
ホームおよび溝への埋め込みが確認でき、かつ高いアスペクト比の場合にも埋め込みが達成できた成膜条件１および２の場合に得られた膜ついて、そのシート抵抗を測定したところ、２〜７μΩ・ｃｍであった。このシート抵抗の分布に関しては、８インチ基板上に銅含有膜を形成した場合において、埋め込みが確認できた成膜条件で、かつ成膜温度２００〜３００℃で、２〜１０％であった。
従って、上記結果から、銅含有膜形成条件のうち、Ｃｕ(ＳＯＰＤ)２錯体の供給量を基板の成膜表面積で割った値として、錯体の単位面積供給量を９．０×１０−２ｍｇ／ｍｉｎ・ｃｍ２(３．６×１０−３ｃｃ／ｍｉｎ・ｃｍ２：１．６×１０−７ｍｏｌ／ｍｉｎ・ｃｍ２)以上とすることにより、高アスペクト比１８、２０を持つ細穴(開口部φ＝０．０５μｍ)の埋め込みを行うことができたことが分かる。また、上限値は、成膜モフォロジーの悪化のために、２．０×１０１ｍｇ／ｍｉｎ・ｃｍ２(８．０×１０−１ｃｃ／ｍｉｎ・ｃｍ２：３．６×１０−５ｍｏｌ／ｍｉｎ・ｃｍ２)であった。
なお、上記成膜プロセスにおいて銅含有膜形成の前にバリア層としてバナジウム含有膜を形成することにより、銅含有膜形成工程において初期核形成が促進され、短時間で初期核の核密度が高密度化されていることが確認でき、得られた基板において、バナジウム含有膜表面からの銅含有膜の剥離は観察されなかった。
上記実施例２の原料ＴＤＥＡＶの代わりにＴＤＭＡＶ(テトラキスジメチルアミノバナジウム：Ｖ[Ｎ(ＣＨ３)２]４)を用いて得られたバリア層が設けられた基板に関しても、上記実施例３の銅含有膜穴埋め工程に従って銅含有膜を形成したところ、上記と同様な結果が得られた。
(比較例１)
実施例２記載の銅含有膜穴埋め工程に従って埋め込みが確認できた成膜条件１および２を用い、ホールや溝が設けられたＳｉＯ２基板(最小ホール径(φ)：０．１６μｍ、ＡＲ：６)の表面に、バリア層を形成することなく、直接銅含有膜を形成した際にも、ホールや溝の埋め込みは確認できた。しかし、銅含有膜は基板表面から簡単に剥離した。
また、成膜条件３を用い、同様に直接銅含有膜を形成した。この場合は、ホールおよび溝のボトム部分に空間が見られ、完全な埋め込みは確認できなかった。
上記実施例２の原料ＴＤＥＡＶの代わりにＴＤＥＡＴ(テトラキスジエチルアミノチタン：Ｔｉ[Ｎ(Ｃ２Ｈ５)２]４)を用いて、実施例２記載の工程１および２を繰り返し、チタン含有膜からなるバリア層が設けられた基板を作製した。ただし、実施例２の基板作製条件１において、成膜温度は２５０℃とし、基板作製条件２において、基板はチタン含有膜／ＳｉＯ２／Ｓｉ基板、また、成膜温度は２５０℃とし、残りの条件は全て同じにして行った。
かくして、実施例２の基板作製条件１および２に従って、最小ホール径がφ０．０５μｍ、アスペクト比が４以上のホールおよび溝の設けられている基板が得られた。
本実施例でも、実施例２と同様に、還元性ガスとしてＴＢＨを用いた場合もＮＨ３を用いた場合も、同様に、最小ホール径がφ０．０５μｍ、アスペクト比(ＡＲ)が４以上のホールおよび溝の設けられている基板が作製できる。
また、原料として、ＴＤＥＡＴの代わりにＴＤＭＡＴ(テトラキスジメチルアミノチタン)Ｔｉ[Ｎ(ＣＨ３)２]４)を用い、成膜温度を３００℃として成膜しても、実施例２と同様に、最小ホール径がφ０．０５μｍ、アスペクト比が４以上のホールおよび溝の設けられている基板が作製できた。
本実施例では、実施例４で得られたチタン含有膜(原料としてＴＤＥＡＴ使用)の形成された基板に対する、銅含有膜による穴埋め工程について説明する。
実施例３の基板に代えて、チタン含有膜を形成した基板を用いたことを除いて、実施例３の成膜条件１〜３と全て同じ条件で実施例３のプロセスを繰り返し、銅含有膜を形成した。
上記したようにして、銅含有膜が基板のホールおよび溝内へ埋め込まれたが、その埋め込みの結果を纏めて以下の表６および７に示す。表６は、実施例４、すなわち実施例２の工程１で作製した基板を使用した場合の結果を示し、表７は、実施例４すなわち実施例２の工程２で作製した基板を使用した場合の結果を示す。
また、ホールおよび溝へ銅含有膜が埋め込まれた状態は上記した図５に示した場合と同様であり、ホールや溝内を含めて基板上に均一に形成されたバリア層の上に銅含有配線膜が均一に形成され、ホールや溝内が隙間なく埋め込まれていた。
(表６)
Figure 2006093552
(表７)
Figure 2006093552
表６および７中、成膜条件の項目において：
◎：ホールを全て満たした。
×：埋め込みができなかった。
括弧内は埋め込みが達成できたアスペクト比(ＡＲ)を示す。
表６および７において、ホール・溝への埋め込みの確認は、ＳＥＭおよびＴＥＭを用いて行った。なお、埋め込まれた銅含有膜にはボイドは確認されなかった。
表６および７から、埋め込みが確認できた銅含有膜の成膜温度は、１５０〜３５０℃であった。また、埋め込み後、圧力３６０Ｐａの水素または窒素雰囲気中で、３時間、５００℃に加熱してアニール処理をしても、膜中にボイドの発生は確認できなかった。
ホールおよび溝への埋め込みが確認でき、かつ高いアスペクト比の場合にも埋め込みが達成できた成膜条件１および２の場合に得られた膜について、そのシート抵抗を測定したところ、２〜１０μΩ・ｃｍであった。このシート抵抗の分布に関しては、８インチ基板上に銅含有膜を形成した場合において、埋め込みが確認できた成膜条件で、かつ成膜温度２００〜３００℃で、２〜１２％であった。
従って、上記結果から、銅含有膜形成条件のうち、Ｃｕ(ＳＯＰＤ)２錯体の供給量を基板の成膜表面積で割った値として、錯体の単位面積供給量を９．０×１０−２ｍｇ／ｍｉｎ・ｃｍ２(３．６×１０−３ｃｃ／ｍｉｎ・ｃｍ２：１．６×１０−７ｍｏｌ／ｍｉｎ・ｃｍ２)以上とすることにより、高アスペクト比１８、２０を持つ細穴(開口部φ＝０．０５μｍ)の埋め込みを行うことができたことが分かる。また、上限値は、成膜モフォロジー悪化のために、２．０×１０１ｍｇ／ｍｉｎ・ｃｍ２(８．０×１０−１ｃｃ／ｍｉｎ・ｃｍ２：３．６×１０−５ｍｏｌ／ｍｉｎ・ｃｍ２))であった。
なお、上記成膜プロセスにおいて銅含有膜形成の前にバリア層としてチタン含有膜を形成することにより、銅含有膜形成工程において初期核形成が促進され、短時間で初期核の核密度が高密度化されていることが確認でき、得られた基板において、チタン含有膜表面からの銅含有膜の剥離は観察されなかった。
上記実施例４の原料ＴＤＥＡＴの代わりにＴＤＭＡＴ(テトラキスジメチルアミノチタン：Ｔｉ[Ｎ(ＣＨ３)２]４)を用いて得られたバリア層が設けられた基板に関しても、上記実施例５の銅含有膜穴埋め工程に従って銅含有膜を形成したところ、上記と同様な結果が得られた。
本発明によれば、埋め込み特性および下層のバリア層(密着層)との密着性に優れた所望の特性を有する銅含有配線を形成することができるので、本発明の方法は、半導体素子(ＬＳＩ、ＩＣなど)などの半導体産業を中心とした、金属配線、特に銅配線の分野に適用可能である。
本発明の銅含有膜形成方法やバリア層形成を実施するためのＣＶＤ装置の一構成例を模式的に示す配置図。 図１に示すＣＶＤ装置の原料供給装置の別の実施の形態を模式的に示す配置図。 図１に示すＣＶＤ装置の原料供給装置のさらに別の実施の形態を模式的に示す配置図。 図１に示すＣＶＤ装置の原料供給装置のさらに別の実施の形態を模式的に示す配置図。 本発明によりホールおよび溝への銅含有膜が埋め込まれた状態を模式的に示す断面図。 従来のバリア層の上に従来の銅含有膜を埋め込んだ場合の、銅配線形成時のボイド発生状態を模式的に示す断面図。 従来の銅配線形成後のアニール処理によるボイド発生状態を模式的に示す断面図。
符号の説明
１ ガス供給装置 ２ 原料供給装置
２０１ 原料容器 ２０２ 原料
２０３ 気化装置 ３ 反応装置
３０１ 反応室 ３０２ シャワープレート
３０３ 基板設置台 ３０４ 仕切りバルブ
４ 排出装置 ４０１ 排出バルブ
４０２ 圧力コントロールバルブ ４０３ 原料トラップ
４０４ 真空ポンプ

Claims (15)

  1. ホールや溝が形成された成膜対象物上に、４価のアミド系バナジウム有機金属原料ガスまたは４価の有機アミド系チタン有機金属原料ガスと還元性ガスとを用いて、ＣＶＤ法によりバナジウムまたはチタン含有膜からなる下地層を形成し、この上に、ＣＶＤ法により銅含有膜を形成し、該ホールや溝を埋め込むことを特徴とする銅配線の形成方法。
  2. 前記４価のアミド系バナジウム有機金属原料が、テトラキスジエチルアミノバナジウム、テトラキスジメチルアミノバナジウムまたはテトラキスエチルメチルアミノバナジウムであり、また、前記４価のアミド系チタン有機金属原料がテトラキスジエチルアミノチタン、テトラキスジメチルアミノチタンまたはテトラキスエチルメチルアミノチタンであることを特徴とする請求項１記載の銅配線の形成方法。
  3. 前記還元性ガスが、乖離してＨ＊ラジカルや、Ｈ＋イオンを放出することができるガスであることを特徴とする請求項１または２記載の銅配線の形成方法。
  4. 前記還元性ガスが、ヒドラジン誘導体、ＮＨ３、Ｈ２、ＳｉＨ４およびＳｉ２Ｈ６から選ばれたガスであることを特徴とする請求項３記載の銅配線の形成方法。
  5. 前記ヒドラジン誘導体が、ヒドラジンの水素原子の１つまたは２つをメチル基、エチル基、直鎖または分枝のブチル基で置換したものである請求項４記載の銅配線の形成方法。
  6. 前記ヒドラジン誘導体が、ターシャリーブチルヒドラジンであることを特徴とする請求項４記載の銅配線の形成方法。
  7. 前記４価のアミド系バナジウムまたはチタン有機金属原料ガスと還元性ガスとの反応を、成膜速度が基板温度に依存する温度領域で行い、バナジウム含有膜またはチタン含有膜を形成することを特徴とする請求項１〜６のいずれかに記載の銅配線の形成方法。
  8. 前記銅含有膜を、次の一般式(Ｉ)'で表されるβ−ジケトネート基(式中、Ｚは、Ｈ原子または炭素原子数１〜４のアルキル基を、Ｘは、次の一般式(Ｉ−Ｉ)で表される基(式中、Ｒａは、炭素原子数１〜５の直鎖または分枝のアルキレン基を、Ｒｂ、Ｒｃ、Ｒｄは、夫々独立して炭素原子数１〜５の直鎖または分枝のアルキル基を表す）を、Ｙは、該一般式(Ｉ−Ｉ)で表される基(式中、Ｒａは、炭素原子数１〜５の直鎖または分枝のアルキレン基を、Ｒｂ、Ｒｃ、Ｒｄは、夫々独立して炭素原子数１〜５の直鎖または分枝のアルキル基を表す)か、または炭素数１〜８の直鎖または分枝のアルキル基を表す)を配位子とする次の一般式(Ｉ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)：
    Figure 2006093552
     で表される銅錯体のガスを用いて、ＣＶＤ法により成膜対象物上に形成することを特徴とする請求項１〜７のいずれかに記載の銅配線の形成方法。
  9. 前記銅含有膜を、次の一般式(Ｉ−ａ)'で表されるβ−ジケトネート基(式中、Ｚは、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、炭素原子数１〜８の直鎖もしくは分岐のアルキル基か、またはこのＣ１〜８アルキル基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよい)を配位子とする次の一般式(Ｉ−ａ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)：
    Figure 2006093552
     で表される銅錯体のガスを用いて、ＣＶＤ法により成膜対象物上に形成することを特徴とする請求項１〜７のいずれかに記載の銅配線の形成方法。
  10. 前記銅含有膜を、次の一般式(Ｉ−ｂ)'で表されるβ−ジケトネート基(式中、Ｚは、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、式：ＣｎＨ２ｎ−Ｏ−ＣｍＨ２ｍ＋１(式中、ｎ＝１〜８、ｍ＝０〜７、ｎ＋ｍ≦８である)で表される基か、またはこの基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよい)を配位子とする次の一般式(Ｉ−ｂ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)：
    Figure 2006093552
     で表される銅錯体のガスを用いて、ＣＶＤ法により成膜対象物上に形成することを特徴とする請求項１〜７のいずれかに記載の銅配線の形成方法。
  11. 前記銅含有膜を、次の一般式(Ｉ−ｃ)'で表されるβ−ジケトネート基(式中、Ｚは、Ｈ原子または炭素原子数１〜４のアルキル基を表し、ＸおよびＹが、それぞれ、ＣｎＨ２ｎ−ＣＨ＝ＣＨ−ＣｍＨ２ｍ＋１(ｎ＝０〜６、ｍ＝０〜６、ｎ＋ｍ≦６である)で表される基か、またはこの基の水素原子を最大で９ヶまでフッ素原子で置換したものを表し、このＸおよびＹは両者とも同じであっても異なっていてもよい)を配位子とする次の一般式(Ｉ−ｃ)(式中、Ｘ、Ｙ、Ｚは上記定義の通りである)：
    Figure 2006093552
     で表される銅錯体のガスを用いて、ＣＶＤ法により成膜対象物上に形成することを特徴とする請求項１〜７のいずれかに記載の銅配線の形成方法。
  12. 請求項１記載の銅含有膜の形成用原料の供給量、請求項８〜１１記載の一般式(Ｉ)、(Ｉ−ａ)、(Ｉ−ｂ)、(Ｉ−ｃ)で表される銅錯体の供給量が、成膜対象物の成膜面の単位面積あたり、以下の式：
    8.0×10-1cc/min・cm2(3.6×10-5mol/min・cm2) ≧ 供給量 ≧ 3.6×10-3cc/min・cm2(1.6×10-7mol/min・cm2)
    を満足する量であることを特徴とする請求項１〜１１のいずれかに記載の銅配線の形成方法。
  13. 請求項１記載の銅含有膜の形成用原料、請求項８〜１１記載の一般式(Ｉ)、(Ｉ−ａ)、(Ｉ−ｂ)、(Ｉ−ｃ)で表される銅錯体を用いて、ＣＶＤ法により銅含有膜を形成する際の成膜温度が、１５０℃〜３５０℃であることを特徴とする請求項１〜１２のいずれかに記載の銅配線の形成方法。
  14. 前記銅含有膜を形成する際に、還元性ガスとして水素原子含有ガスを用いることを特徴とする請求項１〜１３のいずれかに記載の銅配線の形成方法。
  15. 前記水素原子含有ガスがＨ２ガスであることを特徴とする請求項１４記載の銅配線の形成方法
JP2004279365A 2004-09-27 2004-09-27 銅配線の形成方法 Active JP4783561B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004279365A JP4783561B2 (ja) 2004-09-27 2004-09-27 銅配線の形成方法
DE112005002353T DE112005002353B8 (de) 2004-09-27 2005-09-12 Verfahren zur Herstellung von Sammelleitungen aus Kupfer
KR1020087025866A KR100934888B1 (ko) 2004-09-27 2005-09-12 구리 배선의 형성 방법
CNB2005800325695A CN100479114C (zh) 2004-09-27 2005-09-12 铜配线的形成方法
PCT/JP2005/016712 WO2006035591A1 (ja) 2004-09-27 2005-09-12 銅配線の形成方法
KR1020077006967A KR100934887B1 (ko) 2004-09-27 2005-09-12 구리 배선의 형성 방법
US11/663,807 US8034403B2 (en) 2004-09-27 2005-09-12 Method for forming copper distributing wires
TW094132164A TW200620433A (en) 2004-09-27 2005-09-16 Method of forming copper wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279365A JP4783561B2 (ja) 2004-09-27 2004-09-27 銅配線の形成方法

Publications (3)

Publication Number Publication Date
JP2006093552A true JP2006093552A (ja) 2006-04-06
JP2006093552A5 JP2006093552A5 (ja) 2007-09-06
JP4783561B2 JP4783561B2 (ja) 2011-09-28

Family

ID=36118743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279365A Active JP4783561B2 (ja) 2004-09-27 2004-09-27 銅配線の形成方法

Country Status (7)

Country Link
US (1) US8034403B2 (ja)
JP (1) JP4783561B2 (ja)
KR (2) KR100934887B1 (ja)
CN (1) CN100479114C (ja)
DE (1) DE112005002353B8 (ja)
TW (1) TW200620433A (ja)
WO (1) WO2006035591A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081431A (ja) * 2007-09-03 2009-04-16 Ulvac Japan Ltd 半導体装置の製造方法
US7741216B2 (en) * 2008-01-02 2010-06-22 Hynix Semiconductor Inc. Metal line of semiconductor device and method for forming the same
JP2015212410A (ja) * 2014-05-07 2015-11-26 東京エレクトロン株式会社 成膜方法および成膜装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924557B1 (ko) * 2008-01-04 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100973277B1 (ko) 2008-08-29 2010-07-30 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
CN103135819A (zh) * 2011-11-29 2013-06-05 迎辉科技股份有限公司 具有抗氧化金属层的导电基板
CN105986245A (zh) * 2015-02-16 2016-10-05 中微半导体设备(上海)有限公司 改善mocvd反应工艺的部件及改善方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222568A (ja) * 1995-02-10 1996-08-30 Ulvac Japan Ltd 銅配線製造方法、半導体装置、及び銅配線製造装置
JPH11217673A (ja) * 1997-11-28 1999-08-10 Japan Pionics Co Ltd 窒化膜の製造方法
JP2003017437A (ja) * 2001-06-28 2003-01-17 Ulvac Japan Ltd 銅材料充填プラグ及び銅材料充填プラグの製造方法
WO2003038892A2 (en) * 2001-10-26 2003-05-08 Applied Materials, Inc. Atomic-layer-deposited tantalum nitride and alpha-phase tantalum as barrier layers for copper metallization
JP2003522827A (ja) * 1998-11-12 2003-07-29 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 段差被覆率が改善された拡散バリア材料
JP2003252823A (ja) * 2002-02-28 2003-09-10 Mitsubishi Materials Corp 有機金属化学蒸着法用有機銅化合物及びそれを用いて作製した銅薄膜
JP2003292495A (ja) * 2002-01-31 2003-10-15 Ube Ind Ltd 銅錯体およびこれを用いた銅含有薄膜の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
KR100460746B1 (ko) * 1999-04-13 2004-12-09 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
KR101184529B1 (ko) * 2004-11-08 2012-09-20 텔 에피온 인크 캡핑 구조의 형성 방법, 구리 인터커넥트, 레벨간 유전체층, 및 하드마스크층
KR101649714B1 (ko) * 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222568A (ja) * 1995-02-10 1996-08-30 Ulvac Japan Ltd 銅配線製造方法、半導体装置、及び銅配線製造装置
JPH11217673A (ja) * 1997-11-28 1999-08-10 Japan Pionics Co Ltd 窒化膜の製造方法
JP2003522827A (ja) * 1998-11-12 2003-07-29 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 段差被覆率が改善された拡散バリア材料
JP2003017437A (ja) * 2001-06-28 2003-01-17 Ulvac Japan Ltd 銅材料充填プラグ及び銅材料充填プラグの製造方法
WO2003038892A2 (en) * 2001-10-26 2003-05-08 Applied Materials, Inc. Atomic-layer-deposited tantalum nitride and alpha-phase tantalum as barrier layers for copper metallization
JP2005508092A (ja) * 2001-10-26 2005-03-24 アプライド　マテリアルズ　インコーポレイテッド 銅電極形成アプリケーションのためのａｌｄ窒化タンタル及びアルファ相タンタルの集積
JP2003292495A (ja) * 2002-01-31 2003-10-15 Ube Ind Ltd 銅錯体およびこれを用いた銅含有薄膜の製造方法
JP2003252823A (ja) * 2002-02-28 2003-09-10 Mitsubishi Materials Corp 有機金属化学蒸着法用有機銅化合物及びそれを用いて作製した銅薄膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081431A (ja) * 2007-09-03 2009-04-16 Ulvac Japan Ltd 半導体装置の製造方法
US7741216B2 (en) * 2008-01-02 2010-06-22 Hynix Semiconductor Inc. Metal line of semiconductor device and method for forming the same
JP2015212410A (ja) * 2014-05-07 2015-11-26 東京エレクトロン株式会社 成膜方法および成膜装置

Also Published As

Publication number Publication date
KR100934887B1 (ko) 2010-01-06
US8034403B2 (en) 2011-10-11
CN101032007A (zh) 2007-09-05
DE112005002353B8 (de) 2012-12-20
TWI371787B (ja) 2012-09-01
WO2006035591A1 (ja) 2006-04-06
DE112005002353T5 (de) 2007-09-06
CN100479114C (zh) 2009-04-15
TW200620433A (en) 2006-06-16
DE112005002353B4 (de) 2012-06-14
JP4783561B2 (ja) 2011-09-28
KR20080100394A (ko) 2008-11-17
US20100291290A1 (en) 2010-11-18
KR100934888B1 (ko) 2010-01-06
KR20070056126A (ko) 2007-05-31

Similar Documents

Publication Publication Date Title
JP4674061B2 (ja) 薄膜形成方法
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US6534133B1 (en) Methodology for in-situ doping of aluminum coatings
EP1115900B1 (en) Methods for preparing ruthenium metal films
US6281125B1 (en) Methods for preparing ruthenium oxide films
CN104221132B (zh) 沉积锰和氮化锰的方法
US20120301706A1 (en) METHOD OF PE-ALD OF SiNxCy AND INTEGRATION OF LINER MATERIALS ON POROUS LOW K SUBSTRATES
KR100934887B1 (ko) 구리 배선의 형성 방법
US20070264816A1 (en) Copper alloy layer for integrated circuit interconnects
KR100256669B1 (ko) 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
JP2005029821A (ja) 成膜方法
JP4654194B2 (ja) 銅含有膜形成方法
JPH10135154A (ja) 薄膜気相成長方法
JP4959122B2 (ja) バナジウム含有膜の形成方法
JP2006093551A (ja) チタン含有膜の形成方法
JP4666339B2 (ja) 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
JP2002057126A (ja) 半導体装置とその製造方法
JP2011171559A (ja) マンガン含有低誘電率膜及びその製造方法、半導体装置の製造方法並びに成膜装置
TW200818272A (en) Film forming method and film forming apparatus
JP2009044056A (ja) 銅膜作製方法
WO1997047783A1 (en) Methodology and apparatus for in-situ doping of aluminum coatings
JP2013048268A (ja) 銅膜作製方法
US20080182021A1 (en) Continuous ultra-thin copper film formed using a low thermal budget
JP2011122244A (ja) 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
JP2008166847A (ja) Ｃｕ配線膜形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4783561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250