KR100708496B1 - 루테늄 금속막의 제조 방법 - Google Patents

루테늄 금속막의 제조 방법 Download PDF

Info

Publication number
KR100708496B1
KR100708496B1 KR1020027011693A KR20027011693A KR100708496B1 KR 100708496 B1 KR100708496 B1 KR 100708496B1 KR 1020027011693 A KR1020027011693 A KR 1020027011693A KR 20027011693 A KR20027011693 A KR 20027011693A KR 100708496 B1 KR100708496 B1 KR 100708496B1
Authority
KR
South Korea
Prior art keywords
substrate
precursor composition
manufacturing
dienes
diene
Prior art date
Application number
KR1020027011693A
Other languages
English (en)
Other versions
KR20020089381A (ko
Inventor
마크 알. 비소케이
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20020089381A publication Critical patent/KR20020089381A/ko
Application granted granted Critical
Publication of KR100708496B1 publication Critical patent/KR100708496B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 화학식 (디엔)Ru(CO)3의 액상 루테늄 복합체로부터 루테늄 금속막의 제조 방법에 관한 것이며, 여기서 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 이들의 조합물을 지칭한다.

Description

루테늄 금속막의 제조 방법 {METHODS FOR PREPARING RUTHENIUM METAL FILMS}
본 발명은 화학 기상 증착 및 액상 루테늄 전구체를 사용하여 루테늄 막을 제조하는 방법에 관한 것이다.
금속막, 특히 루테늄 막은 다양한 전자 및 전기 화학 응용 분야에서 중요하다. 예를 들어, 루테늄 막은 일반적으로 실리콘 및 금속 산화물에 비반응성이고 양호한 전도체이다. 루테늄 막은 집적 회로에 있어서의 다양한 용도에 적합한 특성을 갖는다. 예를 들어, 루테늄 막은 전기적 접촉을 위해 집적 회로 내에 사용될 수 있다. 루테늄 막은 특히 강유전체 메모리와 같은 기억 소자 내의 유전체 재료와 실리콘 기판 사이의 배리어층으로 적절히 사용된다. 또한, 루테늄 막은 캐패시터 내에서 플레이트(즉, 전극) 자체로서도 적절하다.
상기 막의 제조용 전구체로서 이용될 수 있는 광범위한 루테늄 화합물이 있다. 많은 루테늄 화합물은 특히 화학 기상 증착 기술에 사용되기에 적합하다. 예를 들어, 미국 특허 제 5,372,849호(맥코믹(McCormick) 등)에는 카르보닐 리간드(ligand) 및 다른 리간드를 함유하는 루테늄 화합물의 사용이 개시되어 있다. 그러나, 이러한 화합물은 일반적으로 덜 휘발성이고 화학 기상 증착 기술에서 용이하게 사용되지 않는 이합체(dimer)를 형성한다. 그러므로, 화학 기상 증착 기 술을 사용하여 루테늄 막을 제공하는 방법이 끊임 없이 요구된다.
본 발명은 루테늄 금속막의 제조 방법을 제공한다. 본 발명에 따른 일 실시예에서, 상기 방법은 화학식(화학식 Ⅰ) (디엔)Ru(CO)3의 하나 이상의 화합물을 함유하는 액상 전구체 조성물을 제공하는 단계와, 기화된 전구체 조성물을 형성하기 위해 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며, 여기서 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O와 같은 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭한다. 바람직하게, 산화 가스는 산소(O2) 보다 산화도가 낮다. 이러한 방법은 일반적으로 우수한 스텝 커버리지(step coverage)를 요구하며, 하나 이상의 작은 고종횡비를 갖는 미세구조물(예를 들어, 개구 또는 포스트 형 구조물)을 수용하는 구조물과 같은 복잡한(complex) 구조물에 특히 유용하다.
본 발명에 따른 방법에 유용한 화학식 Ⅰ의 복합체(complexes)는 중성의 복합체이고 약 20℃ 내지 약 50℃ 범위의 온도 내에서 액상이다. 이들 복합체는 순수 액체로서 또는 유기 용매와 함께 플래쉬 기화, 버블링, 마이크로 액적 형성 기술 등에 이용될 수 있다. 여기서 사용된 것처럼, "액체"는 순수 액체(상온에서 액상 또는 약 50℃ 이하의 높은 온도에서 용융되고 상온에서는 고상), 또는 적절한 유기 용매 내에서 액상 또는 고상을 지칭한다. 사용될 수 있는 적절한 유기 용매로는 예를 들어 헥산, 펜탄, 및 톨루엔과 같은 탄화수소를 포함한다.
본 발명에 따른 방법은, 내부에 형성된 고종횡비의 개구와 같은 높은 표면적 형태(topology)를 갖는 실리콘 웨이퍼와 같은 반도체 기판 또는 기판 조립체의 표면 상에 막을 형성하는데 적절하지만 상기 갭들은 집적 회로 형성시에 요구되고 사용되지 않는다. 본 발명에 따른 방법은 실리콘 웨이퍼 상에서의 증착에 제한되지 않으며, 오히려 다른 형태의 웨이퍼(예를 들어, 갈륨 아세나이드 웨이퍼, 등)에 또한 사용될 수 있음을 이해해야 한다. 또한, 본 발명에 따른 방법은 실리콘-온-인슐레이터(silicon-on-insulator) 기술에 사용될 수 있다. 더욱이, 반도체 기판 또는 기판 조립체와 다른 기판이 본 발명에 따른 방법에 사용될 수 있다. 이에는 예를 들어 섬유, 와이어 등이 포함된다. 기판이 반도체 기판 또는 기판 조립체라면, 막은 기판의 최하부 반도체 표면 직상에 형성될 수 있거나, 예를 들어 패턴화된 웨이퍼에서 처럼, 소정의 다양한 층(즉, 표면) 상에 형성될 수 있다. 그러므로, "반도체 기판"이란 용어는 베이스 반도체 층, 예를 들어 웨이퍼 내에 있는 실리콘 재료의 최하부 층 또는 사파이어 상의 실리콘과 같은 또다른 재료 상에 증착된 실리콘 층을 지칭한다. "반도체 기판 조립체"란 용어는 하나 이상의 층 또는 그 상부에 형성된 구조물을 갖는 반도체 기판을 지칭한다.
본 발명에 따른 일 실시예에서, 바람직하게 하나 이상의 작은 고종횡비를 갖는 미세구조물을 구비한 표면을 갖는 반도체 구조물의 제조 방법이 제공된다. 본 발명에 따른 방법은 약 150℃ 내지 약 350℃ 범위의 온도(보다 바람직하게, 약 200℃ 내지 약 250℃ 범위의 온도)로 바람직하게 설정된 히터에 노출되고, 약 10-3 토르 내지 약 1 기압(보다 바람직하게, 약 0.1토르 내지 약 10토르)의 압력을 바람직하게 갖는 반응 챔버 내에 수용된 반도체 기판 또는 기판 조립체를 제공하는 단계, 바람직하게 약 20℃ 내지 약 50℃ 범위의 온도에서 하나 이상의 화학식 Ⅰ의 화합물을 함유하는 액상 전구체 조성물을 제공하는 단계, 기화된 전구체 조성물을 형성하도록 액상 전구체 조성물을 기화시키는 단계, 및 하나 이상의 작은 고종횡비를 갖는 미세구조물을 구비한 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함한다. 바람직하게, 산화 가스는 산소(O2) 보다 산화도가 낮다.
도 1은 본 발명에 따른 방법에 사용되기에 적절한 화학 증착 시스템의 개략도이며,
도 2는 산화제가 없는 프로세스와 비교하여 N2O를 갖는 본 발명의 프로세스("No OX"는 증착 프로세스에서 산화제가 사용되지 않음을 의미하며, "Alt Ox"는 증착 프로세스에서 N2O가 사용됨을 의미함)에 있어서 막 두께 대 증착 시간을 도시한 그래프이며,
도 3은 산화제가 없는 프로세스와 비교하여 N2O를 갖는 본 발명의 프로세스("No OX"는 증착 프로세스에서 산화제가 사용되지 않음을 의미하며, "Alt Ox"는 증착 프로세스에서 N2O가 사용됨을 의미함)를 사용하여 제공된 두 개의 막에 대한 저항의 두께 의존성을 도시하는 그래프이다.
본 발명은 증착 기술(예를 들어, 화학 증착 기술)을 사용하여 루테늄 금속막과 하나 이상의 액상 루테늄 복합체를 형성하는 방법을 제공한다. 특히, 본 발명은 루테늄 금속막을 갖는 반도체 소자의 제조 방법에 관한 것이다.
액상 루테늄 복합체는 다음의 화학식(화학식 Ⅰ) (디엔)Ru(CO)3을 가지며, 여기서 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O와 같은 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭한다. 바람직하게, 디엔 리간드는 약 5 내지 약 8개의 탄소 원자, 보다 바람직하게 약 6 내지 약 7개의 탄소 원자를 함유한다. 이러한 전구체 복합체는 1998년 8월 27일에 출원된 미국 특허출원 제 09/141,236호(마이크론사의 도켓 번호 97-0675)의 "루테늄 및 루테늄 산화물의 화학 기상 증착용 전구체 화학물"이란 명칭의 출원인/양수인의 특허출원에 개시된다. 상기 전구체 복합체는 상기 특허 출원에 개시된 방법 또는 미국 특허 제 5,962,716호에 개시된 방법에 따라 제공될 수 있다.
본 발명에 사용되기에 적절한 화학식 Ⅰ의 복합체는 중성 복합체이고 상온에서 액상이거나 약 50℃ 이하의 높은 온도에서 용융되고 상온에서는 고상이다. 이들 복합체는 선택적으로 유기 용매와 함께 플래쉬 기화 기술, 버블러 기술, 및/또는 마이크로 액적 형성 기술과 같은 증착 기술(예를 들어 화학 기상 증착 기술)에 사용되기에 적절하다. 여기에 개시된 복합체의 바람직한 예는 저온 CVD, 예를 들어 약 100℃ 내지 약 400℃ 범위의 기판 온도와 관련된 증착 기술에 특히 적절하다.
바람직한 종류의 복합체로는 50℃에서 0.1 토르 이상의 증기압을 갖는 복합체를 포함한다. 이러한 화합물의 예로는 (시클로헥사디엔)Ru(CO)3 및 (시클로헵타디엔)Ru(CO)3을 포함한다.
바람직하게, 전구체 조성물은 루테늄 금속막을 형성하기 위해 O2 보다 침식성이 덜한(즉, 산화도가 낮음) 하나 이상의 산화 가스, 및 선택적으로 하나 이상의 불활성 가스의 존재 하에, 이와 반응하여 기화된다. 캐리어 가스일 수 있는 불활성 가스는 질소, 헬륨, 아르곤, 및 이들의 혼합물로 구성된 그룹으로부터 일반적으로 선택된다. 본 발명에서, 불활성 가스는 본원에서 개시된 복합체와 일반적으로 비반응성이고 루테늄 금속막의 형성을 방해하지 않는 가스이다. 산화 가스는 화학 기상 증착 조건 하에서 적어도 표면에서 본원에서 개시된 복합체와 반응한다. 루테늄 금속막을 제조하는데 적절한 산화 가스의 예로는 N2O, NO, CO2, CO, H2O2, 및 H2O를 포함한다. 바람직하게, 산화 가스는 N2O, CO, CO2, 또는 H2O이며, 보다 바람직하게 N2O이다. 산화 가스와 선택적인 불활성 가스의 다양한 조합이 막을 형성하기 위해 본 발명에 따른 방법에 사용될 수 있다.
문헌에 따르면, Ru 금속의 증착은 전구체를 분해하기 위해 프로세스에서 O2를 일반적으로 요한다. 사용된 O2의 양에 따라, Ru 금속 또는 RuOx 막이 얻어질 수 있다. 본원에서 개시된 복합체에 있어서, 작은 양의 O2는 막 내에 산소를 형성시켜 형태의 상당한 수정을 야기한다.
침식성이 덜한 산화제, 특히 N2O는 다양한 장점을 가진다. 즉, 증착 속도는 산화제 없이 달성될 수 있는 증착 속도(1998년 8월 27일에 출원되고 출원인/양수인의 미국 특허 출원 제 09/140,878호에 개시된 방법)보다 상당히 높으며, 웨이퍼의 내부 균일성(within-wafer uniformity)은 놀랍게도 산화제 없이 달성될 수 있는 균일성보다 상당히 양호하며, 부착성은 산화제 없이 형성된 루테늄 금속막에 대한 부착성 보다 상당히 양호하며, 비교 가능한 두께의 막에 있어서 N2O를 사용하여 증착된 루테늄 금속막의 저항은 산화제 없이 증착된 막에 대한 저항 보다 낮다. 표면 형태와, 어닐링에 의한 형태 변화는 두 프로세스 사이에서 비교 가능하다. 또한, 증착되고 어닐링된 막의 결정성은 두 프로세스에 있어서 유사하다.
본 발명에 따른 방법은, 고순도의 루테늄 금속막이 기판 자체의 직상에 있던지 반도체 기판 조립체에서 처럼 기판 상에 증착된 재료 층 상에 있던지간에, 고순도(X선 광전자 분광법(XPS), 오제 분광법, 또는 다른 방법에 기초해서, 바람직하게 적어도 약 95 원자%의 순도)의 루테늄 금속막을 반도체 웨이퍼(예를 들어, 실리콘 웨이퍼, 갈륨 아세이드, 등), 유리 플레이트 등과 같은 다양한 기판, 및 기판의 다양한 표면 상에 형성하는데 특히 적절하다. 다양한 구조물이 그 상부에 증착된 루테늄 금속막을 가질 수 있다. 예를 들어, 포스트(스터드) 또는 트렌치(비어)는 내부에 또는 상부에 증착된 본 발명의 루테늄 금속막을 가질 수 있다.
본 발명에 따른 방법은 표면 내에 또는 표면 상에 형성된 개구(즉, 갭) 또는 포스트(즉, 스터드)와 같은 고종횡비를 갖는 미세구조물을 구비한 표면(예를 들어, 절연층의)과 같은 높은 표면적 형태를 갖는 실리콘 웨이퍼와 같은 반도체 기판 또는 기판 조립체의 표면 상에 고순도 루테늄 금속막을 증착시키는데 특히 유용하다. 작은 고종횡비의 미세구조물은 일반적으로 약 1 미크론(예를 들어, 개구의 지름 또는 폭이 약 1 미크론 이하임), 보다 일반적으로 약 0.3 미크론 내지 약 1 미크론 이하의 최소배선폭 또는 임계 치수와, 약 1 이상의 종횡비를 갖는다. 이러한 종횡비는 콘택트 홀, 비어, 트렌치, 및 다양한 다른 구조물에 적용가능하다. 예를 들어, 1미크론의 개구와 3미크론의 깊이를 갖는 트렌치는 3의 종횡비를 갖는다. 본 발명은 스텝 구조물 상에 등각의 루테늄 산화물 확산 배리어 층을 형성하기 위해 CVD 프로세스를 사용하기 때문에 작은 고종횡비를 갖는 미세구조물 내에 확산 배리어 층을 형성하는데 사용될 수 있다. 일반적으로, 본 발명에 따른 방법을 사용하면 약 80% 이상의 스텝 커버리지가 달성될 수 있다. 이는 상부 표면 상에 증착된 층의 두께에 대한 바닥 표면 상에 증착된 층의 두께의 비를 나타낸다. 루테늄 금속막은 DRAM 캐패시터에서 처럼 전극을 형성하는데 특히 적절하다.
루테늄 금속막은 화학식 Ⅰ의 하나 이상의 복합체의 분해(일반적으로, 열분해) 시에 증착된다. 본 발명에 따른 방법은 선택적으로 광- 또는 플라즈마- 조력(광- 및 플라즈마- 조력 증착은 일반적으로 양호한 스텝 커버리지를 제공하지 않지만)의 플래쉬 증착, 버블링, 등과 같은 다양한 증착 기술을 사용할 수 있다. 적절한 CVD 프로세스의 예는 예를 들어 미국 특허 제 5,372,849호(맥코믹 등) 뿐만 아니라 1998년 8월 27일에 출원된 미국 특허출원 제 09/141,236호(마이크론사의 도켓 번호 97-0675)의 "루테늄 및 루테늄 산화물의 화학 기상 증착용 전구체 화학물"이란 명칭의 출원인/양수인의 특허출원에 일반적으로 개시된다.
본 발명에 따른 프로세스를 수행하는데 사용되는 일반적인 화학 기상 증착(CVD) 시스템이 도 1에 도시된다. 상기 시스템은 냉벽형 CVD 반응로일 수도 있는 밀폐된 화학 기상 증착 챔버(10)를 포함한다. 감소된 압력이 터보 펌프(12)와 백킹 펌프(14)를 사용하여 챔버(10) 내에 형성될 수도 있다. 바람직하게, 증착 중에 챔버의 압력은 약 10-3 토르 내지 약 1 기압, 가장 바람직하게 약 0.1 토르 내지 약 10 토르 범위이다. 압력은 양호한 스텝 커버리지와 증착 속도를 형성하도록 선택된다.
하나 이상의 기판(16)(예를 들어, 반도체 기판 또는 기판 조립체)이 챔버(10) 내에 위치된다. 일정한 표준 온도가 바람직하게 약 150℃ 내지 약 350℃의 온도에서 기판에 대해 형성된다. 최적의 스텝 커버리지, 증착 속도, 및 막의 형성을 위해, 가장 바람직한 기판 온도는 약 200℃ 내지 약 250℃이다. 기판(16)은 예를 들어 기판(16)이 상부에 장착되는 전기 저항 히터(18)에 의해 가열될 수도 있다. 기판을 가열하는 다른 공지된 방법이 사용될 수도 있다. 그러나, 플라즈마- 및 광-조력 CVD 프로세스에 있어서, 기판의 온도는 상당히 낮을 수도 있다.
상기 프로세스에서, 화학식 Ⅰ의 하나 이상의 복합체를 함유하는 전구체 조성물(40)은 액상 형태(상온에서 또는 상온에서 고상이라면 상승된 온도에서, 또는 유기 용매 내에서 순수 액체)로 용기(42) 내에 저장된다. 액상 전구체 조성물의 온도는 바람직하게 약 20℃ 내지 약 50℃이다. 용기(42) 내의 압력은 챔버(10) 내의 압력과 일반적으로 유사하다. 적절한 불활성 가스의 소오스(44)는 용기(42) 내로 펌프되고 전구체 조성물(40)을 통해 버블되어 전구체 조성물을 픽업하고 라인(45) 및 가스 분배기(46)를 통해 챔버(10) 내로 수송한다. 추가적인 불활성 가스 또는 반응 가스는 전구체 조성물의 바람직한 농도를 제공하고 기판(16) 표면을 가로질러 증착 균일성을 조절하기 위해 필요에 따라 소오스(48)로부터 공급될 수도 있다. 도시된 것처럼, 밸브(50 내지 55)는 필요에 따라 개폐된다. 반응 가스 및 선택적인 불활성(예를 들어, 캐리어) 가스는 필요에 따라 예비가열될 수도 있다.
일반적으로, 전구체 조성물은 약 0sccm 내지 약 1000sccm의 캐리어 가스의 유량으로, 바람직하게 약 300sccm 내지 약 800sccm의 유량으로 CVD 챔버(10) 내에 수송된다. 일반적으로, 플래쉬 증착에 있어서, 캐리어 가스가 종종 사용되지만, 캐리어 가스는 요구되지 않는다. 반응 가스(바람직하게, N2O와 같은 산화 가스)는 약 10sccm 내지 약 1000sccm의 유량, 바람직하게 약 300sccm 내지 약 800sccm의 유량으로 CVD 챔버(10) 내에 일반적으로 유입된다. 반도체 기판은 요구된 두께에 따라 약 10초 내지 약 30초 동안 약 0.1 토르 내지 약 10 토르 범위의 압력에서 전구체 조성물에 노출된다. 챔버(10) 내에서, 전구체 조성물은 기판(16) 표면 상에 흡착층을 형성할 것이다. 증착 속도는 온도에 의존하기 때문에, 기판의 온도를 증가시키면 일반적으로 증착 속도도 증가할 것이다. 그러나, 스텝 커버리지가 요구된다면, 보다 높은 온도는 유해할 수도 있다. 그러므로, 기판의 온도는 이러한 두 특성을 만족시키도록 선택된다. 일반적으로, 바람직한 증착 속도는 약 50Å/분 내지 약 1000Å/분이다. 전구체 조성물을 함유하는 캐리어 가스는 차단 밸브(53)에 의해 종결된다.
이러한 방법의 대안으로는 전구체 조성물이 가열되고 증기가 추출되어 증기 질량 유동 제어기에 의해 제어되는 방법과, 1995년 미국 세라믹 협회 저널 78 2763-2768에 벌스티그(Versteeg) 등에 의한 "초음파 노즐을 이용하여 펄스화된 액체 주입에 의한 유기금속 화학 기상 증착"에 개시된 펄스화된 액체 주입 방법을 포함한다. 화학식 Ⅰ의 복합체는 1996년 10월 2일에 출원된 "액상 전구체 조성물을 기화시키는 방법 및 장치, 및 그 시스템"이란 명칭의 미국 특허 출원 제 08/720,710호에 개시된 기상 증착 시스템과 함께 사용되기에 특히 적절하다. 일반적으로, 여기서 개시된 일 방법은 전구체 조성물을 액상 형태로 기화시키는 것에 관한 것이다. 제 1 단계에서, 전구체 조성물은 분무되어 큰 표면적의 마이크로 액적 또는 미스트를 발생시킨다. 제 2 단계에서, 마이크로 액적 또는 미스트의 성분은 가열된 캐리어 가스의 양호한 혼합에 의해 기화된다. 이러한 두 단계의 기화 방법은 전구체 조성물(순수 액체 또는 액체 매체에 선택적으로 용해된 고체 형태)에 대해 재생 가능한 전달을 제공하고 특히 작은 치수를 갖는 소자 응용에서 적절한 증착 속도를 제공한다.
불활성(예를 들어, 캐리어) 가스 및/또는 반응 가스의 다양한 조합이 본 발명의 방법에 사용될 수 있다. 이들은 다양한 방식으로 예를 들어, 증착 챔버 내로 직접 또는 전구체 조성물과 함께 화학 기상 증착 챔버 내로 유입될 수 있다.
특정의 기상 증착 프로세스가 도 1을 참조하여 개시되지만, 본 발명에 따른 방법은 도시된 특정의 기상 증착 시스템과의 사용에 제한되지 않는다. 플라즈마 강화 반응로 뿐만 아니라 온벽 또는 냉벽 반응로, 대기압 또는 감압 반응로를 포함하는 다양한 CVD 프로세스 챔버 또는 반응 챔버가 사용될 수 있다. 더욱이, 본 발명에 따른 방법은 소정의 특정 기상 증착 기술에 제한되지 않는다.
증착 후에, 막은 요구된다면 다시 어닐링되어 고밀도화될 수 있다. 이는 CVD 반응 챔버에서 행해질 수도 있고 CVD 반응 챔버에서 행해지지 않을 수 있다. 막을 결정화 및/또는 고밀도화하기 위해, 바람직하게 어닐링 프로세스는 캐리어 가스에 대해 전술한 것처럼, 불활성 가스 내에서 수행된다. 또한 막을 산화시키기 위해, 바람직하게 어닐링 프로세스는 산화 가스 내에서 수행된다. 바람직하게, 이러한 포스트 어닐링 프로세스의 압력은 약 0.5 토르 내지 약 5 기압이다. 바람직하게, 이러한 포스트 어닐링 프로세스에서의 기판 온도는 약 300℃ 내지 약 1000℃, 보다 바람직하게 약 500℃ 내지 약 800℃이다.
본 발명에 따른 막 형성 방법 및 복합체의 사용은 특히 확산 배리어를 요구 하는 반도체 구조물에서 광범위한 박막 응용에 유익하다. 예를 들어, 이러한 응용으로는 캐패시터 및 집적 회로 구조물 내의 다층 인터커넥트와 같은 금속층을 포함한다. 이러한 구조물은 예를 들어 1998년 8월 27일에 출원되고 "루테늄 실리사이드 확산 배리어 층 및 그 형성 방법"이란 명칭의 출원인/양수인의 특허 출원 제 09/141,240호(마이크론사의 도켓 번호 97-0993)에 개시된다.
다양하고 바람직한 특정 실시예 및 기술을 설명하기 위해 다음의 예가 제공된다. 그러나, 다양한 변형예 및 수정예가 본 발명의 범위를 유지하면서 가능함을 이해해야 한다.
예 1
(C 6 H 8 )Ru(CO) 3 를 이용한 루테늄 금속막의 증착
담황색의 전구체, (C6H8)Ru(CO)3는 딥 튜브와 배출 밸브가 설치된 버블러에 첨가되었다. 버블러는 CVD 반응로에 연결되었다. 버블러는 질량 유동 제어기를 통해 버블러의 딥 튜브 포트 내에 유입된 헬륨 캐리어 가스에 연결되었다. 버블러는 약 26℃로 가열되었고 챔버로의 모든 하류 연결부는 약 50℃로 가열되었다. 상부에 BPSG층을 갖는 실리콘 웨이퍼는 CVD 반응로 내부의 가열된 척 상에 장착되었다. 루테늄의 증착은 웨이퍼를 210℃(가열된 척과 접촉하고 있는 열전쌍에 의해 측정됨)로 가열시키고 500sccm의 헬륨 캐리어 가스 유동, 500sccm의 아르곤 유동, 및 500sccm의 N2O(전구체 전달 라인에 분리되게 배관됨)의 추가 유동을 사용하여 5토르의 챔버 압력을 형성함으로써 수행되었다. 헬륨 캐리어 유동은 전구체 버블러를 통해 180초동안 변환되어 분광 타원편광법에 의해 약 440Å 두께라고 측정된 막을 형성한다. 이는 약 147Å/분의 증착 속도에 대응한다.
이와 동일한 프로세스가 비교를 위해 수행되었지만 N2O 유동은 없으며 200sccm의 아르곤 유동을 갖는다. 이러한 경우에 350초의 증착 시간은 약 72Å/분의 증착 속도에 대해 약 420Å 두께의 루테늄 막을 형성했다. 이러한 두 실험에 대한 대표적인 프로세스 결과가 비교 가능한 두께에 대해 표 1에 도시된다.
Figure 112006074420276-pct00006
"두께" 및 "평균 Rs"는 각각 웨이퍼를 가로질러 13개(두께) 또는 9개(시이트 저항) 사이트에서 취해진 두께 및 시이트 저항 측정치의 평균이다.
"두께 NU"와 "Rs NU"는 13개(두께) 또는 9개(시이트 저항)의 측정치(두께 및 시이트 저항에서 비균일성)의 표준 편차이다.
두 경우에, 막은 웨이퍼의 에지 주변에서 얇고 중심에서 두껍다. 그러나 본 발명에 따른 프로세스(N2O 함유)에 있어서 비균일성 정도는 상당히 감소되었다. N2O 프로세스에 대한 증착 속도는 각각의 프로세스에 대한 일련의 증착 시간을 도시 한 도 2 뿐만 아니라 표 1의 데이타로부터 알 수 있는 것처럼 산화제 없는 프로세스에 대한 증착 속도보다 상당히 크다.
막 저항은 두 막에 대해 저항의 두께 의존성을 도시하는 도 3 뿐만 아니라 표 1에 도시된 것처럼 N2O 프로세스에 있어서 어느 정도 낮다. 막은 증착되었을 때 단지 부분적으로 결정성이어서, 저항은 결정성 막에 대해 기대된 저항 보다 높다.
N2O 프로세스를 이용하여 증착된 막의 표면 형태와 형태 변화는 SEM에 의해 조사되었다. BPSG 상의 증착은 증착되어 어닐링 후에 양호한 형태를 갖는 막을 형성시킨다. 그러나, 청정한 실리콘 표면 상의 증착은 불량한 핵생성과 그에 따른 형태를 형성시킨다.
증착되고 어닐링된 후에 표본은 오제 깊이 프로파일(Auger depth profiles)을 사용하여 조사되었다. 기술의 탐지 한계(약 0.1 원자%) 내에서 산소는 막 내에서 관찰되지 않았다. 루테늄 및 BPSG의 감지할 수 있는 상호 확산은 탐지되지 않았다. 이는, 프로세스 진행에서의 열처리 중에 하부 층의 산화와 관련하여, 막 내의 산소가 유출되지 않는다는 것을 나타낸다.
예 2
N 2 O의 화학적 효과
상기에서 알 수 있는 것처럼, 막 증착 특성은 두 프로세스에서 상당히 상이하다. 증착에 대한 N2O의 효과를 입증하기 위해, 다양한 시험이 프로세스 가스를 변화시켜 실행되었다. 일 경우에, N2는 N2O로 직접 대체되고, 다른 경우에 N2 O 유동은 100sccm으로 감소되었다. 이러한 증착 결과는 다른 두 주요 프로세스에 대한 데이타와 함께 표 2에 도시된다. 막 두께는 이러한 증착에 대해 일정하지 않지만, 다양한 포인트를 알 수 있다. N2O를 N2로 대체하면 산화제가 없는("No Ox") 프로세스와 매우 유사한 프로세스를 형성한다. 캐리어 가스의 부분압이 두 방법에 있어서 동일하기 때문에 오히려 화학적 희석 논의가 지지된다. 유사한 비균일성, 증착 속도 및 저항이 관찰되었다. N2O의 유동을 100sccm으로 감소시키면 500sccm의 N2O 프로세스와 비교할 때 낮은 증착 속도를 생성하지만, 산화제가 사용되지 않을 때보다는 훨씬 높다.
Figure 112006074420276-pct00007
모든 특허, 특허 출원, 및 공보가 본 명세서에서 개별적으로 설명되고 있지만, 이는 모두가 전체적으로 구현될 수 있도록 참조되었다. 전술한 상세한 설명 및 실시예는 단지 이해의 명확성을 위해 제공되었다. 불필요한 제한은 이해할 필 요가 없다. 본 발명은 도시되고 설명된 상세한 설명에 제한되지 않으며, 당업자에게 명백한 다양한 수정예는 청구의 범위에 의해 한정되는 본 발명의 범위 내에 포함될 것이다.

Claims (21)

  1. 반도체 구조물의 제조 방법으로서,
    반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 O2 보다 산화도가 낮은 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기판 또는 기판 조립체는 10-3 토르 내지 1 기압 범위의 압력을 갖는 반응 챔버 내에 수용되는,
    반도체 구조물의 제조 방법.
  3. 제 2 항에 있어서,
    상기 기판 또는 기판 조립체는 0.1 토르 내지 10 토르 범위의 압력을 갖는 반응 챔버 내에 수용되는,
    반도체 구조물의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판 또는 기판 조립체는 0.1 토르 내지 10 토르 범위의 압력을 갖는 반응 챔버 내에 수용되는,
    반도체 구조물의 제조 방법.
  5. 제 1 항에 있어서,
    상기 액상 전구체를 기화시키는 단계가 플래쉬 기화, 버블링, 마이크로 액적 형성 기술, 및 이들의 조합으로 구성된 그룹으로부터 선택된 기술을 사용하는 단계를 포함하는,
    반도체 구조물의 제조 방법.
  6. 제 1 항에 있어서,
    상기 반도체 기판 또는 기판 조립체가 실리콘 웨이퍼를 포함하는,
    반도체 구조물의 제조 방법.
  7. 제 1 항에 있어서,
    상기 전구체 조성물이 하나 이상의 불활성 가스의 존재하에 기화되는,
    반도체 구조물의 제조 방법.
  8. 제 1 항에 있어서,
    상기 산화 가스는 N2O, NO, CO, CO2, H2O2, H2O, 및 이들의 조합으로 구성된 그룹으로부터 선택되는,
    반도체 구조물의 제조 방법.
  9. 제 8 항에 있어서,
    상기 산화 가스는 N2O, CO, CO2, H2O, 및 이들의 조합으로 구성된 그룹으로부터 선택되는,
    반도체 구조물의 제조 방법.
  10. 제 9 항에 있어서,
    상기 산화 가스는 N2O인,
    반도체 구조물의 제조 방법.
  11. 제 1 항에 있어서,
    상기 액상 전구체 조성물은 유기 용매를 포함하는,
    반도체 구조물의 제조 방법.
  12. 반도체 구조물의 제조 방법으로서,
    10-3 토르 내지 1 기압의 압력을 갖는 반응 챔버 내에 수용되고 130℃ 내지 300℃ 범위의 온도를 갖는 반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 20℃ 내지 50℃ 범위의 온도로 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 O2 보다 산화도가 낮은 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  13. 반도체 구조물의 제조 방법으로서,
    반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와,
    상기 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 O2 보다 산화도가 낮은 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계와, 그리고
    상기 루테늄 금속막을 어닐링하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  14. 제 13 항에 있어서,
    상기 어닐링 단계는 300℃ 내지 1000℃ 범위의 온도에서 수행되는,
    반도체 구조물의 제조 방법.
  15. 반도체 구조물의 제조 방법으로서,
    하나 이상의 고종횡비를 갖는 미세구조물을 갖는 표면을 포함하는 반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 하나 이상의 고종횡비를 갖는 미세구조물을 갖는 상기 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 O2 보다 산화도가 낮은 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  16. 기판 상에 루테늄 금속막을 형성하는 방법으로서,
    기판을 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 기판의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 O2 보다 산화도가 낮은 하나 이상의 산화 가스와 함께 상기 기판으로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    기판 상에 루테늄 금속막을 형성하는 방법.
  17. 반도체 구조물의 제조 방법으로서,
    10-3 토르 내지 1 기압의 압력을 갖는 반응 챔버 내에 수용되고 150℃ 내지 350℃ 범위의 온도를 갖는, 하나 이상의 고종횡비를 갖는 미세구조물을 갖는 표면을 포함하는 반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 20℃ 내지 50℃ 범위의 온도로 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 하나 이상의 고종횡비를 갖는 미세구조물을 갖는 상기 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 O2 보다 산화도가 낮은 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  18. 반도체 구조물의 제조 방법으로서,
    반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  19. 기판 상에 루테늄 금속막을 형성하는 방법으로서,
    기판을 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 기판의 표면 상에 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 하나 이상의 산화 가스와 함께 상기 기판으로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    기판 상에 루테늄 금속막을 형성하는 방법.
  20. 반도체 구조물의 제조 방법으로서,
    반도체 기판 또는 기판 조립체를 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 반도체 기판 또는 기판 조립체의 표면 상에 95 원자% 이상의 순수 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 하나 이상의 산화 가스와 함께 상기 반도체 기판 또는 기판 조립체로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    반도체 구조물의 제조 방법.
  21. 기판 상에 루테늄 금속막을 형성하는 방법으로서,
    기판을 제공하는 단계와,
    화학식 (디엔)Ru(CO)3의 하나 이상의 화합물을 포함하는 액상 전구체 조성물을 제공하는 단계와,
    기화된 전구체 조성물을 형성하도록 상기 액상 전구체 조성물을 기화시키는 단계와, 그리고
    상기 기판의 표면 상에 95 원자% 이상의 순수 루테늄 금속막을 형성하도록 상기 기화된 전구체 조성물을 하나 이상의 산화 가스와 함께 상기 기판으로 향하게 하는 단계를 포함하며,
    상기 "디엔"은 선형, 가지형, 또는 환형 디엔; 이환형 디엔; 삼환형 디엔; 이들의 불소 첨가 유도체; 할로겐화물, Si, S, Se, P, As, N, 또는 O를 포함하는 헤테로 원자를 추가적으로 함유하는 이들의 유도체; 또는 이들의 조합물을 지칭하는,
    기판 상에 루테늄 금속막을 형성하는 방법.
KR1020027011693A 2000-03-08 2001-03-08 루테늄 금속막의 제조 방법 KR100708496B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/520,492 US6380080B2 (en) 2000-03-08 2000-03-08 Methods for preparing ruthenium metal films
US09/520,492 2000-03-08

Publications (2)

Publication Number Publication Date
KR20020089381A KR20020089381A (ko) 2002-11-29
KR100708496B1 true KR100708496B1 (ko) 2007-04-16

Family

ID=24072827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011693A KR100708496B1 (ko) 2000-03-08 2001-03-08 루테늄 금속막의 제조 방법

Country Status (7)

Country Link
US (1) US6380080B2 (ko)
EP (1) EP1261754A2 (ko)
JP (1) JP2003526009A (ko)
KR (1) KR100708496B1 (ko)
AU (1) AU2001250811A1 (ko)
TW (1) TW487972B (ko)
WO (1) WO2001066819A2 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034518B2 (ja) * 2000-03-31 2008-01-16 株式会社日立国際電気 半導体装置の製造方法
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6429127B1 (en) * 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
JP3998906B2 (ja) * 2000-09-28 2007-10-31 株式会社日立国際電気 半導体装置の製造方法
JP2002212112A (ja) * 2001-01-22 2002-07-31 Tanaka Kikinzoku Kogyo Kk 化学気相蒸着用のルテニウム化合物並びにルテニウム薄膜及びルテニウム化合物薄膜の化学気相蒸着方法。
KR100434489B1 (ko) * 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
KR100727372B1 (ko) 2001-09-12 2007-06-12 토소가부시키가이샤 루테늄착체, 그 제조방법 및 박막의 제조방법
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US6794299B1 (en) * 2002-06-03 2004-09-21 Advanced Micro Devices Inc. Various methods of controlling conformal film deposition processes, and a system for accomplishing same
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US7084078B2 (en) * 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7484315B2 (en) * 2004-11-29 2009-02-03 Tokyo Electron Limited Replaceable precursor tray for use in a multi-tray solid precursor delivery system
US7488512B2 (en) * 2004-11-29 2009-02-10 Tokyo Electron Limited Method for preparing solid precursor tray for use in solid precursor evaporation system
US7638002B2 (en) * 2004-11-29 2009-12-29 Tokyo Electron Limited Multi-tray film precursor evaporation system and thin film deposition system incorporating same
US7708835B2 (en) * 2004-11-29 2010-05-04 Tokyo Electron Limited Film precursor tray for use in a film precursor evaporation system and method of using
KR100647318B1 (ko) * 2005-02-03 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7651570B2 (en) * 2005-03-31 2010-01-26 Tokyo Electron Limited Solid precursor vaporization system for use in chemical vapor deposition
US7662729B2 (en) * 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7390756B2 (en) * 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7572695B2 (en) * 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7410910B2 (en) * 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
US7709402B2 (en) * 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
US8404306B2 (en) * 2006-09-22 2013-03-26 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés George Claude Method for the deposition of a ruthenium containing film
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US7763511B2 (en) * 2006-12-29 2010-07-27 Intel Corporation Dielectric barrier for nanocrystals
US20080171436A1 (en) * 2007-01-11 2008-07-17 Asm Genitech Korea Ltd. Methods of depositing a ruthenium film
US7846256B2 (en) * 2007-02-23 2010-12-07 Tokyo Electron Limited Ampule tray for and method of precursor surface area
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8124528B2 (en) * 2008-04-10 2012-02-28 Micron Technology, Inc. Method for forming a ruthenium film
TW200951241A (en) * 2008-05-30 2009-12-16 Sigma Aldrich Co Methods of forming ruthenium-containing films by atomic layer deposition
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US20110020546A1 (en) * 2009-05-15 2011-01-27 Asm International N.V. Low Temperature ALD of Noble Metals
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
JP5741443B2 (ja) * 2009-11-25 2015-07-01 Jsr株式会社 ルテニウム膜形成用材料及びルテニウム膜形成方法
US8357614B2 (en) 2010-04-19 2013-01-22 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Ruthenium-containing precursors for CVD and ALD
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
JP2015160963A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
JP6547930B2 (ja) * 2014-08-29 2019-07-24 株式会社Flosfia 金属膜形成方法
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
WO2019154945A1 (en) 2018-02-12 2019-08-15 Merck Patent Gmbh Methods of vapor deposition of ruthenium using an oxygen-free co-reactant

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130172A (en) 1988-10-21 1992-07-14 The Regents Of The University Of California Low temperature organometallic deposition of metals
JP3351856B2 (ja) 1992-04-20 2002-12-03 テキサス インスツルメンツ インコーポレイテツド 構造体およびコンデンサの製造方法
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5314727A (en) 1992-07-28 1994-05-24 Minnesota Mining & Mfg. Co./Regents Of The University Of Minnesota Chemical vapor deposition of iron, ruthenium, and osmium
US5392189A (en) 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US5352488A (en) 1993-05-14 1994-10-04 Syracuse University Chemical vapor deposition process employing metal pentadienyl complexes
US5407855A (en) 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5566045A (en) 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5555486A (en) 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5695815A (en) 1996-05-29 1997-12-09 Micron Technology, Inc. Metal carboxylate complexes for formation of metal-containing films on semiconductor devices
US5935648A (en) 1997-03-28 1999-08-10 The United States Of America As Represented By The Secretary Of The Air Force High surface area molybdenum nitride electrodes
US5980983A (en) 1997-04-17 1999-11-09 The President And Fellows Of Harvard University Liquid precursors for formation of metal oxides
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6133159A (en) 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US5962716A (en) 1998-08-27 1999-10-05 Micron Technology, Inc. Methods for preparing ruthenium and osmium compounds
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
의견제출통지서에서 인용한 선행기술 없음

Also Published As

Publication number Publication date
US20020013052A1 (en) 2002-01-31
JP2003526009A (ja) 2003-09-02
WO2001066819A3 (en) 2002-01-24
TW487972B (en) 2002-05-21
EP1261754A2 (en) 2002-12-04
WO2001066819A2 (en) 2001-09-13
KR20020089381A (ko) 2002-11-29
US6380080B2 (en) 2002-04-30
AU2001250811A1 (en) 2001-09-17

Similar Documents

Publication Publication Date Title
KR100708496B1 (ko) 루테늄 금속막의 제조 방법
US6074945A (en) Methods for preparing ruthenium metal films
US6133159A (en) Methods for preparing ruthenium oxide films
JP3875491B2 (ja) ルテニウムまたは酸化ルテニウムを化学蒸着するための前駆物質の化学的性質
US6534133B1 (en) Methodology for in-situ doping of aluminum coatings
US5273775A (en) Process for selectively depositing copper aluminum alloy onto a substrate
US20100227476A1 (en) Atomic layer deposition processes
US20110020546A1 (en) Low Temperature ALD of Noble Metals
KR100256669B1 (ko) 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
US20200157680A1 (en) Peald processes using ruthenium precursor
US6329286B1 (en) Methods for forming conformal iridium layers on substrates
US11987878B2 (en) Chemical vapor deposition processes using ruthenium precursor and reducing gas
KR100934887B1 (ko) 구리 배선의 형성 방법
KR20070014195A (ko) 유기금속 전구체 화합물
KR101344988B1 (ko) 루테늄 함유 필름의 증착 방법
TW202214667A (zh) 熱穩定的釕前體組合物和形成含釕膜的方法
Gatineau et al. A New Liquid Precursor for Pure Ruthenium Depositions
KR20000004476A (ko) 반도체소자의 구리 박막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee