KR20080042927A - 반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치 - Google Patents

반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치 Download PDF

Info

Publication number
KR20080042927A
KR20080042927A KR1020087008064A KR20087008064A KR20080042927A KR 20080042927 A KR20080042927 A KR 20080042927A KR 1020087008064 A KR1020087008064 A KR 1020087008064A KR 20087008064 A KR20087008064 A KR 20087008064A KR 20080042927 A KR20080042927 A KR 20080042927A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
nitride semiconductor
type nitride
buffer layer
Prior art date
Application number
KR1020087008064A
Other languages
English (en)
Other versions
KR100978330B1 (ko
Inventor
다카요시 다카노
유키히로 곤도
준지 이케다
히데키 히라야마
Original Assignee
마츠시다 덴코 가부시키가이샤
도꾸리쯔교세이호징 리가가쿠 겐큐소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시다 덴코 가부시키가이샤, 도꾸리쯔교세이호징 리가가쿠 겐큐소 filed Critical 마츠시다 덴코 가부시키가이샤
Publication of KR20080042927A publication Critical patent/KR20080042927A/ko
Application granted granted Critical
Publication of KR100978330B1 publication Critical patent/KR100978330B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 반도체 발광 소자는, 에피택셜 성장용의 단결정 기판(1)의 하나의 표면 측에 제1 버퍼층(2)을 통하여 형성된 n형 질화물 반도체층(3)과, n형 질화물 반도체층의 표면 측에 형성된 발광층(5)과, 발광층(5)의 표면 측에 형성된 p형 질화물 반도체층(6)을 포함한다. 발광층(5)은 AlGaInN 양자 우물 구조를 가지며, n형 질화물 반도체층(3)과 발광층(5) 사이에, 발광층(5)의 장벽층(5a)과 동일한 조성을 갖는 제2 버퍼층(4)이 제공된다. 본 발명의 반도체 발광 소자는, 발광층의 재료로서 AIGaInN을 사용하면서, 자외 광의 발광 강도를 종래 구성에 비해 향상시킬 수 있다.

Description

반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치{SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ILLUMINATING APPARATUS USING SAME}
본 발명은, 반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치에 관한 것이다.
최근, V족 원소에 질소를 포함하는 질화물 반도체(nitride semiconductor)가 p-n 접합을 이용한 발광 다이오드나 레이저 다이오드 등의 반도체 발광 소자의 분야에서 주목을 받고 있으며, 많은 곳에서 이에 대한 연구 개발이 행해지고 있다. 질화물 반도체가 주목을 받고 있는 이유는, AlN, GaN, InN을 포함하는 질화물 반도체가 직접 천이형(direct transition)의 반도체이며, 또한 3원 혼합 결정(ternary mixed crystal)이나 4원 혼합 결정에서는, 조성을 적당히 설정하여 밴드갭(bandgap)을 변화시킴으로써 적외선으로부터 원자외선(deep ultraviolet)까지의 광을 방출할 수 있기 때문이다.
그러나, 질화물 반도체를 사용하여 반도체 발광 소자를 제조하는 경우, 질화물 반도체로 이루어지는 고품질이며 큰 면적의 에피택셜 성장용 기판은 제작이 어렵기 때문에, 예컨대 사파이어 기판이나 실리콘 카바이드(silicon carbide) 기판 등을 에피택셜 성장용 기판으로서 사용할 필요가 있다. 하지만, 이 경우에 헤테로 에피택셜 성장(hetero epitaxial growth)이 강제로 행해지게 되어, 표면이 평탄한 질화물 반도체 박막을 성장시키는 것이 어렵고, 질화물 반도체 박막 중의 관통 전위(threading dislocation)의 밀도가 109~1011 cm-2 만큼 커지게 된다. 관통 전위는 반도체 발광 소자의 내부 양자 효율(internal quantum efficiency)을 저하시키는 원인이 되므로, 반도체 발광 소자의 내부 양자 효율을 향상시키기 위하여, 전위를 감소시키는 기술이나, 전위의 영향을 쉽게 받지 않는 발광층 재료를 선택하는 것 등이 연구되고 있다.
전위를 감소시키는 기술에 대하여는, GaN층을 중심으로 연구가 진행되어, 저온 완충층(low-temperature buffer layer)의 도입, 선택 성장 마스크(selective growth mask)를 사용하는 횡방향 에피택셜 매립 성장법(epitaxial lateral overgrowth), 3차원 성장을 유도하는 불순물 원자(impurity atom)로 이루어지는 항-계면활성제(anti-surfactant)[예컨대, 실리콘(Si)]를 베이스층(예컨대, GaN 버퍼층)의 표면에 첨가함으로써 표면 구조를 제어하는 항-계면활성 방법(anti-surfactant method) 등과 같은 다양한 기술이 검토되는 동시에, 격자 부정합 비율(lattice mismatch)이 작은 에피택셜 성장용 기판의 검토가 행해지고 있다. GaN층 중의 관통 전위 밀도를 105 cm-2 정도까지 감소시킬 수 있는 것이 보고되었다. 그러나, AlGaN 3원 혼합 결정에서는, 앞서 언급한 전위 감소 기술을 사용해도 얻어지는 효과가 작다고 알려져 있으며, 자외선 영역의 광을 방출하는 반도체 발광 소자의 재료로서 사용하는 AlGaN에서는 전위를 감소시키는 기술을 더 검토할 필요가 있다.
한편, 관통 전위의 영향을 쉽게 받지 않는 발광층 재료로서, InGaN 3원 혼합 결정이 주목받고 있다. InGaN(indium gallium nitride)은 비혼화성(immiscibility)이 강하고, In(인듐)의 조성의 증가에 따라 결정 내에서의 In의 조성이 불균일하게 되어, InGaN층에 주입된 캐리어가 관통 전위에 의해 포획되기 전에, In의 조성이 높은 영역에서 재결합이 이루어지므로, InGaN을 발광층에 사용함으로써, 관통 전위가 높아도 이에 상관없이 내부 양자 효율을 크게 증가시키는 것이 가능해진다.
그러나, 발광층 재료에 In(인듐)이 포함되면, 발광 파장이 장파장 측으로 변동하므로, 자외선 영역의 광을 방출하는 반도체 발광 소자 중 상당수는 발광층의 재료로서 In(인듐)을 포함하지 않는 AlGaN(aluminium gallium nitride)을 채용하기 때문에, 내부 양자 효율이 낮다.
AlGaN층의 품질을 높이려면, 에피택셜 성장용의 단결정 기판(single-crystal substrate)이 사파이어(sapphire) 기판인 경우, AlGaN층을 베이스층으로 해서 AlN(aluminium nitride)층에서 성장시키는 것이 바람직한 것으로 알려져 있다. 이것은, AlN층 상에 AlGaN층을 성장시킴으로써, 사파이어 기판상에 AlGaN층을 직접 성장시키는 경우에 비해, AlGaN층과 베이스층 사이의 격자 부정합 비율이 작아지므로, AlGaN층에 관통 전위가 쉽게 생기지 않으며, 또한 AlGaN층이 압축되는 방향으로 AlGaN층에 불균일이 더해지므로, AlGaN층 내의 인접하는 관통 전위끼리 서로 결합하여 전위를 낮추는 것이 가능하게 되는 것과 동시에, 크랙(crack)의 발생이 억 제되기 때문이다. 그리고, AlN층이 베이스층인 경우에는, AlN층이, 저온 버퍼층을 통하지 않고, 사파이어 기판상에서 직접 성장하는 것이 바람직하다고 알려져 있다.
또한, 최근, AlGaInN(aluminium gallium indium nitride) 4원 혼합 액정을 발광층의 재료로 사용하고 자외선 영역의 광을 방출하기 위한 반도체 발광 소자가 주목받고 있다(예컨대, 일본 특허출원 공개번호 1997-64477호 공보 참조). AlGaInN층은, In을 포함하고 있음에도, 360 nm 이하의 파장 대역에 발광 피크 파장(emission peak wavelength)을 설정하는 것이 가능하며, 내부 양자 효율도 InGaN층과 같은 정도까지 개선할 수 있다는 것이 보고되고 있다. 또한, AlGaInN층은, InGaN층에서는 성장이 곤란한 80O℃ 이상의 온도 영역에서도 결정 성장이 가능하기 때문에, 고품질의 결정을 얻기 쉬워진다는 장점이 있다.
그래서, AlGaN층을 고품질화하는 기술과 AlGaInN 4원 혼합 결정을 발광층의 재료로 사용하는 기술을 조합함으로써, 고효율로 발광하는 자외선 발광 소자의 실현이 기대되고 있다.
그러나, In을 포함한 발광층의 형성에는, 성장 온도(growth temperature)로서 통상 600 내지 750℃가 사용되는 것에 대하여, 발광층의 베이스부로 되는 n형 질화물 반도체층에 사용되는 n형 GaN층 또는 n형 AlGaN층은 1000℃ 이상의 온도 영역에서 성장이 행해지기 때문에, n형 질화물 반도체층을 형성한 후에 발광층을 형성하기 위해서는, 성장을 중단하고 기판 온도를 변경할 필요가 있다. 이 경우, 발광층을 형성하기 전에, n형 질화물 반도체층의 표면이 오염될 수 있다. 또한, n형 질화물 반도체층인 n형 AlGaN층과 발광층인 AlGaInN층은 격자 부정합 비율이 크기 때문에, 고품질인 n형 AlGaN층으로 이루어지는 n형 질화물 반도체층을 형성하고, 발광층 재료로서 고효율의 재료를 사용한다고 해도, 내부 양자 효율이 저하되어 버리는 문제가 있다.
본 발명은, 상기 언급한 문제점들을 해결하기 위한 것으로서, 발광층의 재료로서 AlGaInN을 이용하면서, 자외 방사선의 발광 강도를 종래 구성에 비해 높일 수 있는 반도체 발광 소자, 및 종래 구성에 비해 자외 방사선의 출력을 높일 수 있는 조명 장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 발광 소자는, 에피택셜 성장용의 단결정 기판의 하나의 표면 측에 제1 버퍼층을 통하여 형성된 n형 질화물 반도체층과, n형 질화물 반도체층의 표면 측에 형성된 발광층과, 발광층의 표면 측에 형성된 p형 질화물 반도체층을 포함한다. 본 발명은, 발광층이 AlGaInN 양자 우물(quantum well) 구조를 가지고, n형 질화물 반도체층과 발광층 사이에, 발광층의 장벽층(barrier layer)과 동일한 조성을 갖는 제2 버퍼층이 제공되어 이루어지는 것을 특징으로 한다.
이 경우, n형 질화물 반도체층과 발광층 사이에 제2 버퍼층을 설치함으로써, 발광층의 관통 전위의 밀도를 낮출 수 있고, 발광층에 생기는 잔류 변형(residual strain)을 낮출 수 있다. 또한, 제2 버퍼층이 발광층의 장벽층과 동일한 조성을 가지므로, 제조시에, 제2 버퍼층과 발광층의 장벽층에 동일한 성장 온도를 채용할 수 있다. 따라서, 발광층의 베이스층으로 되는 제2 버퍼층을 성장시킨 후에, 성장을 중단하지 않고, 제2 버퍼층 상에 발광층의 장벽층을 연속하여 성장시킬 수 있으므로, 제2 버퍼층과 발광층 사이의 계면(interface)의 품질을 향상시킬 수 있다. 즉, n형 질화물 반도체층과 AlGaInN 양자 우물 구조를 갖는 발광층 사이에 발광층의 장벽층과 동일한 조성을 갖는 제2 버퍼층이 설치되어 있지 않은 종래 구성에 비해, AlGaInN 양자 우물 구조를 갖는 발광층으로부터 방출되는 자외 방사선의 발광 강도를 높일 수 있고, 결과적으로 전류 주입 발광 스펙트럼(current injection emission spectrum)의 강도를 높일 수 있다.
바람직하게는, 제1 버퍼층은 AlN층으로 이루어진다.
이러한 구성에서, n형 질화물 반도체층의 재료로서 AlGaN을 채용하는 경우에, n형 질화물 반도체층의 베이스층이 되는 제1 버퍼층으로서 AlN층이 성장하면, 제1 버퍼층으로서 GaN층이 성장하는 경우에 비하여, 제1 버퍼 층과 n형 질화물 반도체층 간의 격자 부정합(lattice mismatch) 비율이 낮아진다. 이에 따라, n형 질화물 반도체층의 전위를 낮추고, n형 질화물 반도체층에 크랙이 생기는 것을 억제할 수 있다.
바람직하게는, n형 질화물 반도체층은 AlGaN층으로 이루어진다.
이 경우, n형 질화물 반도체층의 품질을 높일 수 있다.
바람직하게는, 제1 버퍼층과 상기 제2 버퍼층은 서로 격자 상수(lattice constant)가 상이하고, n형 질화물 반도체층의 조성의 상대적인 비율은, n형 질화물 반도체층의 격자 상수가, 제1 버퍼층으로부터 멀어짐에 따라, 제1 버퍼층의 격자 상수로부터 제2 버퍼층의 격자 상수에 가까워지도록 변화된다.
이 경우, 제1 버퍼층과 제2 버퍼층 간의 격자 상수 차에 의해 제2 버퍼층에 생기는 변형을 낮출 수 있고, 제2 버퍼층의 결정 특성을 개선할 수 있으므로, 결과적으로 발광층의 결정 특성을 개선할 수 있다.
이 경우, 제2 버퍼층은 장벽층보다 막 두께가 더 두꺼운 것이 바람직하다.
이 경우, 제2 버퍼층의 결정 특성을 개선할 수 있어, 결과적으로 발광층의 결정 특성을 개선할 수 있는 동시에 재현성(reproducibility)을 높일 수 있다.
바람직하게는, 단결정 기판, n형 질화물 반도체층, 및 p형 질화물 반도체층 중 하나 이상의 노출 면에, 광 출력 효율을 향상시키는 요철 구조(concave-convex structure)가 형성된다.
이 경우, 광 출력 효율을 향상시킬 수 있다.
본 발명의 조명 장치는, 앞서 언급한 본 발명의 반도체 발광 소자를 사용하는 것을 특징으로 한다.
이 경우, 종래에 비해 자외 방사선의 출력을 높일 수 있는 조명 장치를 실현할 수 있다.
도 1은, 본 발명의 제1 실시예의 반도체 발광 소자를 개략적으로 나타낸 단면도이다.
도 2는, 제1 실시예의 예와 비교예의 광 발광 측정 결과를 나타내는 발광 스펙트럼 도면이다.
도 3은, 제1 실시예의 전류 주입 발광 스펙트럼 도면이다.
도 4는, 본 발명의 제2 실시예의 반도체 발광 소자를 개략적으로 나타낸 단면도이다.
도 5는, 본 발명의 제3 실시예에 나타낸 조명 장치의 개략 정면도이다.
이하, 첨부한 도면을 참조하면서 본 발명에 대하여 상세하게 설명한다.
(제1 실시예)
제1 실시예의 반도체 발광 소자는, 자외선 발광 다이오드로서, 도 1에 나타낸 바와 같이, 에피택셜 성장용의 단결정 기판(1)의 하나의 표면 측에 제1 버퍼층(2)을 통해 n형 질화물 반도체층(3)이 형성되고, n형 질화물 반도체층(3)의 표면 측에 제2 버퍼층(4)을 통해 발광층(5)이 형성되며, 발광층(5)의 표면 측에 p형 질화물 반도체층(6)이 형성되어 있다. n형 질화물 반도체층(3)에는 캐소드(음극) 전극(도시 안 됨)이 형성되고, p형 질화물 반도체층(6)에는 애노드(양극) 전극(도시 안 됨)이 형성된다.
단결정 기판(1)으로서는, 하나의 표면이 (OOO1)면, 즉 C면의 사파이어 기판을 사용하고 있다.
제1 버퍼층(2)은, n형 질화물 반도체층(3)의 관통 전위(threading dislocation)를 낮추고, n형 질화물 반도체층(3)의 잔류 변형(residual strain)을 낮추기 위해 설치한 것이며, 막 두께가 0.5 ㎛인 단결정의 AlN층으로 구성되어 있다. 제1 버퍼층(2)의 막 두께가 0.5 ㎛에 한정하는 것은 아니다.
제1 버퍼층(2)을 형성하는 방법에 대해서는, 사파이어 기판으로 이루어지는 단결정 기판(1)을 MOVPE 장비의 반응 노(reactor) 내에 도입하고, 반응 노 내의 압력을 소정의 성장 압력(예컨대, 10 kPa ≒ 76 Torr)으로 유지하면서, 기판 온도를 소정 온도, 예컨대 1250℃까지 상승시키고 나서, 소정 시간(예컨대, 10분) 동안 가열을 행함으로써, 단결정 기판(1)의 하나의 표면을 세정한다. 이후, 기판 온도를 앞서 언급한 소정 온도와 동일한 성장 온도(1250℃)로 유지한 상태로, 알루미늄의 원료인 트리메틸알루미늄(TMAl)의 유량(flow rate)을 표준 상태에서 0.05 L/min (50SCCM)으로 설정하고, 질소의 원료인 암모니아(NH3)의 유량을 표준 상태에서 0.1L/min (10SCCM)으로 설정한다. 이후, TMAl과 NH3를 동시에 반응 노에 공급하여, 단결정의 AlN층으로 이루어지는 제1 버퍼 층(2)을 성장시킨다. 제1 버퍼 층(2)에 대하여 앞서 언급한 형성 방법을 채용함으로써, 저온 AlN 버퍼층을 사용하지 않고도, 단결정의 AlN층을 성장시킬 수 있다. 제1 버퍼층(2)으로서는, 단결정의 AlN층에 한정되지 않고, 단결정의 AlGaN층을 채용해도 된다.
n형 질화물 반도체층(3)은, 제1 버퍼층(2) 상에 형성된 n형 Al0 .35Ga0 .65N층으로 이루어지는 제1 n형 AlGaN층(3a)과, 제1 n형 AlGaN층(3a) 상에 형성된 n형 Al0.2Ga0.8N 층으로 이루어지는 제2 n형 AlGaN층(3b)을 포함하고 있다. n형 질화물 반도체층(3)을 구성하는 제1 n형 AlGaN층(3a)과 제2 n형 AlGaN층(3b)에서, 제1 버퍼층(2)으로부터 멀어짐에 따라, 격자 상수가 제1 버퍼층(2)의 격자 상수로부터 제2 버퍼층(4)의 격자 상수에 가깝게 되도록 조성비가 변화된다. n형 질화물 반도체층(3)에서, 제1 n형 AlGaN층(3a)의 막 두께를 1 ㎛로 설정하고, 제2 n형 AlGaN 층(3b)의 막 두께를 2 ㎛로 설정하고 있지만, 각각의 n형 AlGaN층(3a, 3b)의 막 두께를 특별히 한정하는 것은 아니다.
n형 질화물 반도체층(3)의 성장 조건으로서는, 성장 온도를 11OO℃로 설정하고, 성장 압력을 앞서 언급한 소정의 성장 압력(10 kPa)으로 설정하며, 알루미늄의 원료로서 TMAl을 사용하고, 갈륨의 원료로서 트리메틸갈륨(TMGa)을 사용하며, 질소의 원료로서 NH3를 사용하고, n형 도전성을 부여하는 불순물인 실리콘의 원료로서 테트라에틸실리콘(TESi)을 사용한다. 각 원료를 운반하기 위한 캐리어 가스(carrier gas)로서는 N2 가스와 H2 가스가 사용된다. 각 층(3a, 3b)이 성장할 때에, TESi의 유량은 정상 상태에서 0.00005 L/min (0.05 SCCM)으로 설정하고, 제1 n형 AlGaN층(6a)이 성장할 때와 제2 n형 AlGaN층(6b)이 성장할 때에 III족 원료의 몰비(유량비)를 적당히 변화시키고 있다. 그리고, 각 원료는 특히 한정되지 않으며, 예컨대 갈륨의 원료로서 트리에틸갈륨(TEGa), 실리콘의 원료로서 실란(SiH4)을 사용해도 된다.
제2 버퍼층(4)은, 발광층(5)의 관통 전위를 낮추고, 발광층(5)의 잔류 변형을 감소시키기 위한 것이며, 막 두께가 50 nm인 Al0 .30Ga0 .64In0 .06N층으로 구성되어 있다. 제2 버퍼층(4)의 조성은, 발광층(5)의 장벽층(5a)과 동일한 조성으로 설정되어 있으면 되고, 특별히 한정되는 것은 아니다. 제2 버퍼층(4)의 막 두께는, 50 nm에 한정되지 않는다.
제2 버퍼층(4)의 성장 조건으로서는, 성장 온도를 800℃로 설정하고, 성장 압력을 앞서 언급한 소정의 성장 압력(10 kPa)으로 설정한다. 알루미늄의 원료로서 TMAl, 갈륨의 원료로서 TMGa, 인듐의 원료로서 트리메틸인듐(TMIn), 질소의 원료로서 NH3를 사용한다. 각 원료를 운반하기 위한 캐리어 가스로서는 N2 가스가 사용된다.
발광층(5)은, AlGaInN 양자 우물 구조(본 실시예에서는, 다중 양자 우물 구조를 채택하고 있지만, 단일 양자 우물 구조도 가능하다)를 가지며, 장벽층(5a)은 막 두께가 10 nm인 Al0 .30Ga0 .64In0 .06N층으로 구성되고, 우물층(5b)은 막 두께가 2 nm인 Al0 .15Ga0 .79In0 .06N층으로 구성되어 있다. 본 실시예에서, 발광층(5)은 두께 방향으로 정렬된 3개의 우물층(5b)을 갖는 다중 양자 우물 구조로 되어 있지만, 우물층(5b)의 수는 한정되지 않고, 예컨대 우물층(5b)이 한 개인 단일 양자 우물 구조를 채용해도 된다. 또한, 장벽층(5a) 및 우물층(5b)의 각각의 막 두께는 한정되지 않는다.
발광층(5)의 성장 조건으로서, 성장 온도를 제2 버퍼층(4)과 같은 8OO℃로 설정하고, 성장 압력을 앞서 언급한 소정의 성장 압력(여기서는, 10 kPa)으로 설정한다. 알루미늄의 원료로서 TMAl, 갈륨의 원료로서 TMGa, 인듐의 원료로서 TMIn, 질소의 원료로서 NH3가 사용된다. 각 원료를 운반하기 위한 캐리어 가스로서는 N2 가스가 사용된다. 장벽층(5a)이 성장할 때와 우물층(5b)이 성장할 때에 III족 원료의 몰비(유량비)가 적당히 변화되지만, 장벽층(5a)과 제2 버퍼층(4)은 동일한 조성으로 설정되어 있으므로, 제2 버퍼층(4)이 성장된 후, 성장의 중단 없이, 발광 층(5) 중 최하층의 장벽층(5a)을 성장시킬 수 있다.
p형 질화물 반도체층(6)은, 발광층(5) 상에 형성된 p형 Al0 .3Ga0 .7N층으로 이루어지는 제1 p형 AlGaN층(6a), 제1 p형 AlGaN층(6a) 상에 형성된 p형 Al0 .2Ga0 .8N층으로 이루어지는 제2 p형 AlGaN층(6b), 및 제2 p형 AlGaN층(6b) 상에 형성된 p형 GaN층(6c)을 포함한다. p형 질화물 반도체층(3)은, 제1 p형 AlGaN층(6a)의 막 두께를 20 nm로 설정하고, 제2 p형 AlGaN층(6b)의 막 두께를 300 nm로 설정하며, p형 GaN층(6c)의 막 두께를 50 nm로 설정하고 있지만, 이들 막 두께를 특별히 한정하는 것은 아니다.
p형 질화물 반도체층(6)의 제1 p형 AlGaN층(6a) 및 제2 p형 A1GaN층(6b)의 성장 조건으로서는, 성장 온도를 1050℃로 설정하고, 성장 압력을 상기 언급한 소정의 성장 압력(여기서는, 10 kPa)으로 설정한다. 알루미늄의 원료로서 TMAl, 갈륨의 원료로서 TMGa, 질소의 원료로서 NH3, p형 도전성을 부여하는 불순물인 마그네슘의 원료로서 비스시클로펜타디에닐마그네슘(Cp2Mg)을 사용한다. 각 원료를 운반하기 위한 캐리어 가스로서는 H2 가스가 사용된다. 각 층(6a, 6b, 6c)이 성장하면, Cp2Mg의 유량은, 정상 상태에서 0.02 L/min (20 SCCM)으로 설정된다.
그런데, n형 질화물 반도체층(3)과 발광층(5) 사이에 제2 버퍼층(4)를 설치한 것에 의한 효과를 확인하기 위하여, 제2 버퍼층(4)을 설치한 실시예의 샘플과 제2 버퍼층(4)을 설치하고 있지 않은 비교예의 샘플을 준비하고, 각 샘플의 발광 층(5)을 노출시켜 광 발광(PL: photoluminescene) 측정을 행한다. 그 결과를 도 2에 나타낸다. 도 2에서, "α"는 본 실시예의 PL 스펙트럼을 나타내고, "β"는 비교예의 PL 스펙트럼을 나타낸다. 도 2로부터, n형 질화물 반도체층(3)과 발광층(5) 사이에 제2 버퍼층(4)을 설치함으로써, 발광층(5)의 발광 강도가 증가되어 있는 것을 알 수 있다.
도 3은, 각 층(2, 3, 4, 5, 6)을, 예시한 재료, 조성비, 및 막 두께로 형성한 실시예의 전류 주입 발광 스펙트럼을 측정한 결과를 나타낸다. 전류 주입 발광 스펙트럼의 측정시의 전류값은 40 mA이며, 350 nm의 발광 피크 파장을 갖는 양호한 전류 주입 발광 스펙트럼이 측정되었다.
이상 설명한 본 실시예의 반도체 발광 소자에서는, n형 질화물 반도체층(3)과 발광층(5) 사이에 제2 버퍼층(4)을 설치함으로써, 발광층(5)의 관통 전위의 밀도를 낮출 수 있고, 반도체층(3)에 생기는 잔류 변형을 낮출 수 있다. 또한, 제2 버퍼층(4)은 발광층(5)의 장벽층(5a)과 동일한 조성을 가지므로, 제조시에, 제2 버퍼층(4)과 발광층(5)의 장벽층(5a)에 동일한 성장 온도를 채용할 수 있어서, 발광층(5)의 베이스층이 되는 제2 버퍼층(4)을 성장시킨 후에, 성장의 중단 없이, 제2 버퍼층(4) 상에 발광층(5)의 장벽층(5b)을 연속하여 성장시킬 수 있으며, 제2 버퍼 층(4)과 발광층(5)의 계면의 품질을 높일 수 있다. 따라서, n형 질화물 반도체층(3)과 AlGaInN 양자 우물 구조를 갖는 발광층(5) 사이에, 발광층(5)의 장벽층(5a)과 동일한 조성을 갖는 제2 버퍼층(4)이 설치되어 있지 않은 종래 구성에 비해, AlGaInN 양자 우물 구조를 갖는 발광층(5)으로부터 방출되는 자외 방사선의 발 광 강도를 높일 수 있고, 결과적으로 전류 주입 발광 스펙트럼의 강도를 높일 수 있다.
또한, 본 실시예의 반도체 발광 소자에서는, n형 질화물 반도체층(3)의 재료로서 앞서 언급한 AlGaN을 채용하고, n형 질화물 반도체층(3)의 베이스층이 되는 제1 버퍼 층(2)으로서 AlN층이 성장하므로, 제1 버퍼 층(2)으로서 GaN층이 성장하는 경우에 비하여, 제1 버퍼층(2)과 n형 질화물 반도체층(3)의 격자 부정합 비율이 작아진다. 이에 따라, n형 질화물 반도체층(3)의 전위를 낮출 수 있으며, n형 질화물 반도체층(3)에 크랙이 생기는 것을 억제할 수 있다. 또한, 본 실시예의 반도체 발광 소자에서는, n형 질화물 반도체층(3)이 AlGaN층으로 구성되어 있으므로, n형 질화물 반도체층(3)의 품질을 높일 수 있다.
본 실시예의 반도체 발광 소자에서는, 제1 버퍼층(2)의 격자 상수와 제2 버퍼층(4)의 격자 상수가 상이하게 되어 있지만, n형 질화물 반도체층(3)의 조성의 상대적인 비율은, 그 격자 상수가, 제1 버퍼층(2)으로부터 멀어질수록 제1 버퍼층(2)의 격자 상수로부터 제2 버퍼층(4)의 격자 상수에 가깝게 되도록 변화하기 때문에, 제1 버퍼층(2)과 제2 버퍼층(4) 사이의 격자 상수의 차에 기인하여 제2 버퍼층(4)에 생기는 변형을 낮출 수 있고, 제2 버퍼층(4)의 결정 특성을 개선할 수 있어, 결과적으로 발광층(5)의 결정 특성을 개선할 수 있다. 또한, 본 실시예의 반도체 발광 소자에서는, 제2 버퍼층(4)의 막 두께를 장벽층(5a)의 막 두께보다 크게 설정하고 있으므로, 제2 버퍼층(4)의 결정 특성을 개선할 수 있어, 결과적으로 발광층(5)의 결정 특성을 개선할 수 있는 동시에 재현성(reproducibility)을 높일 수 있다.
(제2 실시예)
제2 실시예의 반도체 발광 소자의 기본 구성은, 제1 실시예와 유사하지만, 도 4에 나타낸 바와 같이, 제1 실시예에서의 p형 질화물 반도체층(6)의 p형 GaN층(6c) 대신에, p형 In0 .05Ga0 .95N층(6d)을 사용하고, p형 질화물 반도체층(6)의 표면, 즉 p형 In0 .05Ga0 .95N층(6d)의 표면에 광 출력 효율을 향상시키는 요철 구조(7)가 형성되어 있는 점이 다르다. 그리고, 제1 실시예와 동일한 구성 요소에는 동일한 부호를 부여하여 설명을 생략한다.
p형 In0 .05Ga0 .95N층(6d)의 형성에 있어서는, 성장 온도를 800℃로 설정하고, 성장 압력을 상기 언급한 소정의 성장 압력(여기서는, 10 kPa)으로 설정하며, 인듐의 원료로서 TMIn, 갈륨의 원료로서 TMGa, 질소의 원료로서 NH3, 각 원료를 운반하는 캐리어 가스로서 N2 가스를 사용한다. 이에 의해, p형 In0 .05Ga0 .95N층(6d)의 표면에는 베이스층인 제2 p형 AlGaN층(6b)의 관통 전위의 위치를 반영하여 피트가 형성되고, 이러한 피트로 요철 구조(7)가 형성되므로, 요철 구조(7)를 형성하기 위한 공정을 별도로 준비할 필요가 없다.
다만, p형 질화물 반도체층(6)의 표면에 요철 구조(7)를 형성하는 방법은, 상기 언급한 방법에 한정되지 않는다. 예컨대, 제1 실시예의 구성에서, 항계면활성제(anti-surfactant) 방법을 사용하여 표면에 요철 구조(7)를 가지는 p형 GaN 층(6c)을, 제2 p형 AlGaN층(6b) 상에서 성장시켜도 되고, p형 GaN층(6c)의 표면을, 염산, 황산, 염산과 황산의 혼합 용액, 수산화 나트륨, 수산화 칼륨 등에 의해 에칭함으로써 요철 구조(7)를 형성하도록 해도 되고, p형 GaN층(6c)의 표면을, 플라즈마를 이용하여 에칭함으로써 요철 구조(7)를 형성하도록 해도 된다.
제2 실시예에서는, p형 질화물 반도체층(6)의 노출 표면에 요철 구조(7)를 형성하고 있지만, 광 출력 효율을 향상시키는 요철 구조(7)의 부위는 p형 질화물 반도체층(6)의 표면에 한정하는 것이 아니고, 예컨대 단결정 기판(1)의 노출 표면이나, p형 질화물 반도체층(6)의 표면 측으로부터 소정 부위를 n형 질화물 반도체층(3)에 이르는 깊이까지 에칭함으로써 노출된 n형 질화물 반도체층(3)의 노출 표면 등에, 요철 구조(7)를 형성하도록 해도 된다.
n형 질화물 반도체층(3) 중에서 제1 버퍼층(2) 측의 제1 n형 AlGaN층(3a)의 성장 표면에 요철이 형성되도록 하면, 제2 n형 AlGaN층(3b)의 관통 전위를 감소시킬 수 있고, 결과적으로 발광층(5)의 관통 전위를 감소시킬 수 있다. 제1 n형 AlGaN층(3a)의 성장 표면에 요철을 형성하기 위해, 제1 버퍼층과 동일한 재료(AlN)로 이루어지는 제3 버퍼층을, 제1 버퍼층(2) 상에, 제1 버퍼층(2)의 형성 온도보다 소정의 온도(예컨대, 10O℃)만큼 낮은 온도로 형성하고, 제1 n형 AlGaN층(3a)을 형성하도록 하면 된다.
(제3 실시예)
제3 실시예에서는, 도 5에 나타낸 바와 같이, 제1 실시예의 반도체 발광 소자를 패키지에 수납하는 복수 개(도시한 예에서는, 7개)의 발광 장치(10)를 금속 (예컨대, 알루미늄)으로 이루어진 기구 본체(20)에 수납 배치한 조명 장치를 예시한다. 발광 장치(10)의 각각의 패키지는, 반도체 발광 소자로부터의 광을 원하는 방향으로 반사하는 반사기(reflector) 및 반도체 발광 소자의 각각의 전극과 전기적으로 접속된 리드 단자(lead terminal)를 가지고 있다. 그리고, 발광 장치(10)의 개수는 한정되지 않는다.
기구 본체(20)는, 개방된 표면(개방된 앞면)을 갖는 바닥이 있는 관형(본 실시예에서는, 바닥이 있는 원통형) 내에 형성되어 있고, 기구 본체(20)의 바닥벽(20a)과 원통형의 주위벽(20b)으로 둘러싸인 공간 내에서, 각 발광 장치(10)가 기구 본체(20)의 바닥벽(20a)에 그린 시트(green sheet)로 이루어지는 절연층(도시하지 않음)을 통하여 장착되어 있다. 발광 장치(10)는, 도시하지 않은 리드선에 의해 직렬 또는 병렬로 접속되어 있다. 발광 장치(10)를 직렬 내지 병렬로 접속하기 위한 회로 패턴이 형성될 수 있으며, 또한 발광 장치(10) 각각을 노출시키는 복수 개의 윈도우가 형성된 디스크형의 회로 기판을, 기구 본체(20) 내에 수납 배치하도록 해도 된다.
제3 실시예의 조명 장치에서는, 각각의 발광 장치(10)를 기구 본체(20)의 바닥벽(20a)에 절연층을 통하여 장착함으로써, 각 발광 장치(10)가 기구 본체(20)로부터 전기적으로 절연된다. 따라서, 각 발광 장치(10)를 회로 기판에 실장하고 회로 기판을 기구 본체(20) 내에 수납 배치하는 경우에 비해, 각 발광 장치(10)로부터 기구 본체(20)까지의 열 저항(heat thermal resistance)을 작게 할 수 있으며, 방사선 성능을 향상시킬 수 있다. 각 발광 장치(10)는, 금속판(예컨대, 알루미늄 판이나 구리판) 상에 절연 수지층을 통하여 도체 패턴(conductive pattern)이 형성된, 금속계 인쇄 회로 기판 등의 회로 기판상에 장착해도 된다. 이 경우에는, 회로 기판과, 기구 본체(20)의 바닥벽(20a) 사이에 그린 시트 등의 절연층을 제공할 수 있다.
이상 설명한 제3 실시예의 조명 장치에서는, 자외 방사선을 방출하는 반도체 발광 소자로서, 제1 실시예에서 설명한 반도체 발광 소자를 사용하고 있으므로, 종래에 비해 자외 방사선의 출력을 증가시킬 수 있다. 제3 실시예에서는, 반도체 발광 소자로서 제1 실시예의 반도체 발광 소자를 사용하고 있지만, 제2 실시예에서 설명한 반도체 발광 소자를 사용해도 된다.
앞서 설명한 각 실시예에서는, 반도체 발광 소자에서 단결정 기판(1)으로서 사파이어(sapphire) 기판을 사용하고 있지만, 단결정 기판(1)은 이러한 사파이어 기판에 한정되지 않으며, 제1 버퍼층(2)으로서 사용하는 단결정의 AlN층을 성장시킬 수 있는 기판이면 된다. 예컨대, 스피넬 기판(spinel substrate), 실리콘(Si)기판, 탄화 실리콘(SiC) 기판, 산화 아연 기판, 인화 갈륨(GaP) 기판, 비화 갈륨(GaAs) 기판, 산화 마그네슘 기판, 산화 망간 기판, 붕화 지르코늄 기판, III족 질화물계 반도체 결정 기판 등을 사용해도 된다.

Claims (7)

  1. 에피택셜 성장(epitaxial growth)용의 단결정 기판(single-crystal substrate)의 하나의 표면 측에 제1 버퍼층(buffer layer)을 통하여 형성된 n형 질화물 반도체층(n-type nitride semiconductor layer);
    상기 n형 질화물 반도체층의 표면 측에 형성된 발광층(emission layer); 및
    상기 발광층의 표면 측에 형성된 p형 질화물 반도체층
    을 포함하며,
    상기 발광층은 AlGaInN(aluminium gallium indium nitride) 양자 우물(quantum well) 구조를 가지며,
    상기 n형 질화물 반도체층과 상기 발광층 사이에, 상기 발광층의 장벽층(barrier layer)과 동일한 조성을 갖는 제2 버퍼층이 제공되는, 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 제1 버퍼층은 AlN(aluminum nitride)층을 포함하여 이루어진, 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 n형 질화물 반도체층은 AlGaN층을 포함하여 이루어진, 반도체 발광 소 자.
  4. 제1항에 있어서,
    상기 제1 버퍼층과 상기 제2 버퍼층은 서로 격자 상수(lattice constant)가 상이하며,
    상기 n형 질화물 반도체층의 조성의 상대적인 비율은, 상기 n형 질화물 반도체층의 격자 상수가 제1 버퍼층으로부터 멀어질수록 상기 제1 버퍼층의 격자 상수로부터 상기 제2 버퍼층의 격자 상수에 가까운 값으로 되도록, 변화되는, 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 제2 버퍼층은 상기 장벽층보다 막 두께가 더 두껍게 되어 있는, 반도체 발광 소자.
  6. 제1항에 있어서,
    상기 단결정 기판, 상기 n형 질화물 반도체층, 및 상기 p형 질화물 반도체층 중 하나 이상의 노출 면에, 광 출력 효율을 증가시키는 요철(concave-convex) 구조가 형성된, 반도체 발광 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 개시된 상기 반도체 발광 소자를 포함하 는 조명 장치.
KR1020087008064A 2005-09-05 2006-09-04 반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치 KR100978330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005256826A JP4997621B2 (ja) 2005-09-05 2005-09-05 半導体発光素子およびそれを用いた照明装置
JPJP-P-2005-00256826 2005-09-05

Publications (2)

Publication Number Publication Date
KR20080042927A true KR20080042927A (ko) 2008-05-15
KR100978330B1 KR100978330B1 (ko) 2010-08-26

Family

ID=37835756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008064A KR100978330B1 (ko) 2005-09-05 2006-09-04 반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치

Country Status (6)

Country Link
US (1) US7723739B2 (ko)
EP (1) EP1923924A4 (ko)
JP (1) JP4997621B2 (ko)
KR (1) KR100978330B1 (ko)
CN (1) CN101258616B (ko)
WO (1) WO2007029638A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051658A (ko) * 2012-05-16 2018-05-16 신에쯔 한도타이 가부시키가이샤 질화물 반도체 장치의 제조방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168731B1 (ko) * 2005-09-06 2012-07-26 삼성전자주식회사 액정표시장치용 기판
KR101008285B1 (ko) * 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
US20100133506A1 (en) * 2007-06-15 2010-06-03 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP2009130364A (ja) * 2007-11-23 2009-06-11 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
JP5243806B2 (ja) * 2008-01-28 2013-07-24 パナソニック株式会社 紫外光発光装置
JP5279006B2 (ja) 2008-03-26 2013-09-04 パナソニック株式会社 窒化物半導体発光素子
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
JP5287406B2 (ja) * 2009-03-24 2013-09-11 豊田合成株式会社 Iii族窒化物半導体の製造方法
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
WO2011071103A1 (ja) 2009-12-09 2011-06-16 独立行政法人産業技術総合研究所 希土類超電導膜形成用溶液およびその製造方法
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
CN102738341B (zh) * 2011-04-01 2014-12-10 山东华光光电子有限公司 一种采用AlGaInN四元材料作为量子阱和量子垒的LED结构及其制备方法
CN102820395B (zh) * 2011-06-07 2015-02-18 山东华光光电子有限公司 一种采用势垒高度渐变量子垒的led结构及其制备方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Iii族窒化物半導体発光素子およびその製造方法
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
KR20140002910A (ko) * 2012-06-28 2014-01-09 서울바이오시스 주식회사 근자외선 발광 소자
WO2014024370A1 (ja) * 2012-08-10 2014-02-13 パナソニック株式会社 半導体発光装置
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
KR102050056B1 (ko) * 2013-09-09 2019-11-28 엘지이노텍 주식회사 발광 소자
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10744601B2 (en) * 2015-08-07 2020-08-18 Bellman-Melcor Development, Llc Bonded brazing ring system and method for adhering a brazing ring to a tube
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
JP6798452B2 (ja) * 2017-08-23 2020-12-09 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
CN107634128A (zh) * 2017-09-14 2018-01-26 厦门三安光电有限公司 氮化物半导体元件
CN109904286B (zh) * 2019-01-18 2021-08-06 华灿光电(浙江)有限公司 发光二极管的外延片及其制备方法
CN110459655A (zh) * 2019-08-21 2019-11-15 苏州紫灿科技有限公司 一种量子垒掺杂的深紫外led及制备方法
CN112466954B (zh) * 2020-11-30 2022-01-21 长江存储科技有限责任公司 一种半导体器件及其制造方法
US20220209054A1 (en) * 2020-12-28 2022-06-30 Jade Bird Display (shanghai) Limited Micro-led structure and micro-led chip including same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839077B2 (ja) 1995-06-15 1998-12-16 日本電気株式会社 窒化ガリウム系化合物半導体発光素子
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
US5828684A (en) * 1995-12-29 1998-10-27 Xerox Corporation Dual polarization quantum well laser in the 200 to 600 nanometers range
JPH1117277A (ja) * 1997-06-20 1999-01-22 Sharp Corp 窒化物系半導体レーザ装置およびその製造方法
JP2003037338A (ja) * 1999-01-07 2003-02-07 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
US6570186B1 (en) * 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
JP2002151796A (ja) * 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003309071A (ja) * 2002-04-15 2003-10-31 Mitsubishi Cable Ind Ltd GaN系半導体結晶基材
US7700940B2 (en) * 2002-07-16 2010-04-20 Nitride Semiconductor Co., Ltd. Gallium nitride-based compound semiconductor device
JP3767534B2 (ja) * 2002-08-26 2006-04-19 日亜化学工業株式会社 発光デバイス
US6864502B2 (en) * 2002-09-18 2005-03-08 Toyoda Gosei Co., Ltd. III group nitride system compound semiconductor light emitting element
JP2004134787A (ja) * 2002-09-18 2004-04-30 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP4449296B2 (ja) * 2002-11-28 2010-04-14 ソニー株式会社 GaN系半導体発光素子
JP2005085932A (ja) * 2003-09-08 2005-03-31 Toyoda Gosei Co Ltd 発光ダイオード及びその製造方法
JP4232585B2 (ja) * 2003-09-17 2009-03-04 豊田合成株式会社 発光装置
JP4179280B2 (ja) * 2004-12-28 2008-11-12 ソニー株式会社 半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051658A (ko) * 2012-05-16 2018-05-16 신에쯔 한도타이 가부시키가이샤 질화물 반도체 장치의 제조방법

Also Published As

Publication number Publication date
EP1923924A1 (en) 2008-05-21
KR100978330B1 (ko) 2010-08-26
JP4997621B2 (ja) 2012-08-08
EP1923924A4 (en) 2011-08-10
US20090001409A1 (en) 2009-01-01
JP2007073630A (ja) 2007-03-22
WO2007029638A1 (ja) 2007-03-15
CN101258616A (zh) 2008-09-03
US7723739B2 (en) 2010-05-25
CN101258616B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
KR100978330B1 (ko) 반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치
KR100406200B1 (ko) 이중 헤테로구조체를 구비한 발광 질화갈륨계 화합물 반도체 장치
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
US8546830B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US9437781B2 (en) Light emitting device
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
KR101241477B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
US20080191191A1 (en) Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US7646027B2 (en) Group III nitride semiconductor stacked structure
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
EP2270879B1 (en) Nitride semiconductor light emitting element and manufacturing method thereof
JP2003037289A (ja) 低駆動電圧のiii族窒化物発光素子
JP2001077412A (ja) 半導体素子およびその製造方法
JP2008118049A (ja) GaN系半導体発光素子
KR20130040518A (ko) 반도체 발광소자 및 이의 제조방법
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
US9012934B2 (en) Method of forming semiconductor layer and semiconductor light emitting device
KR20180126773A (ko) 버퍼층을 갖는 질화물계 반도체 발광 소자 및 그 형성 방법
RU60269U1 (ru) Светодиодная гетероструктура на подложке из монокристаллического сапфира
KR100892740B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR20090030650A (ko) 질화물계 발광소자
KR20080082327A (ko) 발광 다이오드 및 그 제조방법
CN117810328A (zh) 发光二极管外延片及其制备方法、发光二极管
KR20090065037A (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 10