KR20080041943A - 금속막 패터닝 방법 - Google Patents

금속막 패터닝 방법 Download PDF

Info

Publication number
KR20080041943A
KR20080041943A KR1020060110191A KR20060110191A KR20080041943A KR 20080041943 A KR20080041943 A KR 20080041943A KR 1020060110191 A KR1020060110191 A KR 1020060110191A KR 20060110191 A KR20060110191 A KR 20060110191A KR 20080041943 A KR20080041943 A KR 20080041943A
Authority
KR
South Korea
Prior art keywords
metal film
wiring
catalyst layer
photoresist pattern
patterning
Prior art date
Application number
KR1020060110191A
Other languages
English (en)
Other versions
KR100837557B1 (ko
Inventor
정충경
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060110191A priority Critical patent/KR100837557B1/ko
Publication of KR20080041943A publication Critical patent/KR20080041943A/ko
Application granted granted Critical
Publication of KR100837557B1 publication Critical patent/KR100837557B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속막 패터닝 방법에 관한 것이다. 본 발명에 의한 금속막 패터닝 방법은 기판상에 금속막을 형성하는 단계, 상기 금속막을 산소 분위기에서 어닐링하여 상기 금속막상에 촉매층을 형성하는 단계, 상기 촉매층 상에 상기 금속막을 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 촉매층 및 상기 금속막을 패터닝 하여 배선을 형성하는 단계; 상기 포토레지스트 패턴을 상기 배선으로부터 제거하는 단계 및 상기 배선상에 잔류하는 잔류 포토레지스트 패턴 및 폴리머를 플라즈마를 이용한 광촉매 반응에 의하여 제거하는 단계를 포함한다.
촉매, 금속, 플라즈마

Description

금속막 패터닝 방법{METHOD OF PATTERNING METAL LAYER}
도 1은 본 발명의 일실시예에 의하여 기판상에 금속막을 형성한 것을 도시한 단면도이다.
도 2는 도 1에 도시된 금속막 상에 촉매층을 형성하는 것을 도시한 단면도이다.
도 3은 도 2에 도시된 촉매층 상에 유기물로 이루어진 포토레지스트 패턴을 형성한 것을 도시한 단면도이다.
도 4는 도 3에 도시된 촉매층 및 금속막을 패터닝하여 금속 패턴을 형성한 것을 도시한 단면도이다.
도 5는 도 4에 도시된 잔류 포토레지스트 및 폴리머를 제거하는 것을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12: 금속막
14: 촉매층 15: 배선
16: 포토레지스트 패턴 17: 잔류 포토레지스트
18: 폴리머
본 발명은 금속막 패터닝 방법에 관한 것으로, 보다 구체적으로 본 발명은 반도체 소자의 배선을 형성하기 위해 금속막을 패터닝할 때 배선 상면에 잔류된 포토레지스트 또는 폴리머를 광촉매 반응에 의하여 금속막으로부터 제거하는 금속막 패터닝 방법에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라서 반도체 소자의 집적도가 크게 향상되고 있다. 반도체 소자 제조 기술은 크게 트랜지스터, 커패시터 등과 같은 소자를 형성하는 FEOL(Front End Of Line) 공정 및 배선을 형성하기 위한 BEOL(Back End Of Line) 공정으로 구분된다.
반도체 소자의 집적도가 증가할수록 BEOL 공정에 의하여 형성된 배선들의 선폭 및 배선들간 간격은 크게 좁아진다.
반도체 소자의 배선들간 간격이 좁아질 경우, 배선들을 형성하기 위한 금속막을 패터닝할 때 사용되는 식각 마스크인 포토레지스트 패턴 또는 폴리머와 같은 잔류물이 배선으로부터 완전히 제거되지 않는 문제점이 발생 된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 소자의 배선을 형성할 때 배선에 빈번히 남게 되는 포토레지스트 및 폴리머와 같은 잔류물을 완전히 제거할 수 있는 금속막 패터닝 방법을 제공한다.
본 발명의 목적을 구현하기 위한 금속막 패터닝 방법은 기판상에 금속막을 형성하는 단계; 상기 금속막을 산소 분위기에서 어닐링하여 상기 금속막상에 촉매층을 형성하는 단계; 상기 촉매층 상에 상기 금속막을 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 촉매층 및 상기 금속막을 패터닝 하여 배선을 형성하는 단계; 상기 포토레지스트 패턴을 상기 배선으로부터 제거하는 단계; 및 상기 배선상에 잔류하는 잔류 포토레지스트 패턴 및 폴리머를 플라즈마를 이용한 광촉매 반응에 의하여 제거하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 금속막 패터닝 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1 내지 도 5들은 본 발명의 일실시예에 의한 금속막 패터닝 방법을 도시한 단면도들이다.
도 1은 본 발명의 일실시예에 의하여 기판상에 금속막을 형성한 것을 도시한 단면도이다.
도 1을 참조하면, 기판(10), 예를 들면, 실리콘 기판 상에는 반도체 소자의 배선을 형성하기 위한 금속막(12)이 형성된다.
본 실시예에서, 금속막(12)으로 사용될 수 있는 물질의 예로서는 티타늄, 은(silver), 백금, 아연 등을 들 수 있다. 이와 다르게, 금속막(12)으로 사용될 수 있는 물질의 예로서는 질화 티타늄, 알루미늄-구리 합금 등도 사용할 수 있다. 본 실시예에서, 금속막(12)은, 예를 들어, 티타늄이 사용된다.
금속막(12)은 화학 기상 증착(chemical vapor depostion, CVD)공정 또는 물리적 기상 증착(physical vapor depostion, PVD) 공정을 통해 형성될 수 있다.
도 2는 도 1에 도시된 금속막 상에 촉매층을 형성하는 것을 도시한 단면도이다.
도 2를 참조하면, 기판(10) 상에 금속막(12)이 형성된 후, 금속막(12) 상에는 촉매층(14)이 형성된다. 본 실시예에서, 촉매층(14)은 금속막(12)을 산소 분위기에서 어닐링하여 제조된다.
본 실시예에서, 촉매층(14)의 두께는 약 10Å 내지 약 50Å인 것이 바람직하며, 촉매층(14)을 형성하여 금속막(12)의 표면이 친수성을 갖도록 한다.
구체적으로, 금속막(12)은 챔버 내에서 산소 가스, 400℃, 10mTorr, 5분 내지 10분간 동안 처리되어, 금속막(12) 상에는 촉매층(14)이 형성된다.
본 실시예에서 금속막(12)이, 예를 들어, 티타늄을 포함할 경우, 촉매층(14)은 산화 티타늄(TiOx, 단, x는 자연수)으로 이루어진다. 촉매층(14)은 스스로는 다른 물질과 반응하지 않으면서 촉매층(14) 상에 형성된 유기물을 이산화탄소(CO2) 및 물(H2O)로 분리시킨다.
도 3은 도 2에 도시된 촉매층 상에 유기물로 이루어진 포토레지스트 패턴을 형성한 것을 도시한 단면도이다.
도 3을 참조하면, 금속막(12) 상에 촉매층(14)을 형성한 후, 촉매층(14) 상에는 포토레지스트 필름(미도시)이 형성된다. 본 실시예에서, 포토레지스트 필름은, 예를 들어, 스핀 코팅 공정 등에 의하여 형성될 수 있다. 포토레지스트 필름이 형성된 후, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝 되어 촉매층(14) 상에는 포토레지스트 패턴(16)이 형성된다.
도 4는 도 3에 도시된 촉매층 및 금속막을 패터닝하여 금속 패턴을 형성한 것을 도시한 단면도이다.
도 4를 참조하면, 포토레지스트 패턴(16)을 형성한 후, 포토레지스트 패턴(16)을 식각 마스크로 이용하여 촉매층(14) 및 금속막(12)을 패터닝하여, 기판(10) 상에 촉매층 패턴(14a) 및 금속막 패턴(12a)를 순차적으로 형성한다.
이하, 촉매층 패턴(14a) 및 금속막 패턴(12a)를 배선이라 칭하기로 하며, 참조부호 15를 부여하기로 한다.
이어서, 배선(15)상에 형성된 포토레지스트 패턴(16)을 애싱 공정 및/또는 스트립 공정을 통해 배선(15)으로부터 제거한다.
그러나, 배선(15)으로부터 포토레지스트 패턴(16)을 제거할 때, 배선(15)들의 간격이 지나치게 좁을 경우, 배선(15)으로부터 포토레지스트 패턴(16)이 완전히 제거되지 않고 일부가 잔류하여 형성된 잔류 포토레지스트(17) 및 배선(15) 패터닝 공정 및/또는 포토레지스트 패턴(16)을 제거하는 공정에서 발생된 폴리머(18)가 남아 있을 수 있다.
도 5는 도 4에 도시된 잔류 포토레지스트 및 폴리머를 제거하는 것을 도시한 단면도이다.
도 4 및 도 5를 참조하면, 배선(15) 상에 형성된 잔류 포토레지스트(17) 및 폴리머(18)를 제거하기 위하여, 기판(10)은 약 380nm 내지 약 420nm의 파장 길이를 갖는 광을 발생하는 플라즈마를 발생하는 챔버 내부에 로딩된 후, 상기 플라즈마에 의하여 처리된다.
본 실시예에서, 플라즈마를 발생하는 챔버는 반응성 이온 식각 공정을 수행하는 챔버일 수 있다.
플라즈마에서 발생된 광에 의하여 배선(15)의 촉매층 패턴(14a) 및 배선(15) 상에 남아 있는 유기물인 잔류 포토레지스트(17) 및 폴리머(18)는 광촉매 반응을 일으키고, 이로 인해 유기물인 잔류 포토레지스트(17) 및 폴리머(18)는 이산화탄소 및/또는 물 등으로 분리된다.
이로 인해 배선(15) 상에 배치된 잔류 포토레지스트(17) 및 폴리머(18)는 배선 간격에 관계없이 배선(15)으로부터 완전히 제거된다.
이상에서 상세하게 설명한 바에 의하면, 금속 및 광의 광촉매 반응을 이용하여 좁은 배선들 사이에 빈번하게 잔류되는 포토레지스트 및/또는 폴리머를 이산화탄소 및 물로 분리하여 제거함으로써 배선 상에 잔류물이 남게 되는 것을 방지할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 기판상에 금속막을 형성하는 단계;
    상기 금속막을 산소 분위기에서 어닐링하여 상기 금속막상에 촉매층을 형성하는 단계;
    상기 촉매층 상에 상기 금속막을 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 촉매층 및 상기 금속막을 패터닝 하여 배선을 형성하는 단계;
    상기 포토레지스트 패턴을 상기 배선으로부터 제거하는 단계; 및
    상기 배선상에 잔류하는 잔류 포토레지스트 패턴 및 폴리머를 플라즈마를 이용한 광촉매 반응에 의하여 제거하는 단계를 포함하는 금속막 패터닝 방법.
  2. 제1항에 있어서, 상기 금속막은 티타늄, 은(silver), 아연, 백금으로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 금속막 패터닝 방법.
  3. 제1항에 있어서, 상기 촉매층의 두께는 10Å 내지 50Å인 것을 특징으로 하는 금속막 패터닝 방법.
  4. 제1항에 있어서, 상기 촉매층을 형성하는 단계에서 공정 조건은 산소 가스, 400℃, 10mTorr, 5분 내지 10분간 진행하는 것을 특징으로 하는 금속막 패터닝 방법.
  5. 제1항에 있어서, 상기 촉매층을 상기 플라즈마로 처리하는 공정에서 상기 플라즈마로부터는 상기 광촉매 반응을 발생하기 위해 380nm 내지 420nm의 파장을 갖는 광이 발생되는 것을 특징으로 하는 금속막 패터닝 방법.
KR1020060110191A 2006-11-08 2006-11-08 금속막 패터닝 방법 KR100837557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060110191A KR100837557B1 (ko) 2006-11-08 2006-11-08 금속막 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110191A KR100837557B1 (ko) 2006-11-08 2006-11-08 금속막 패터닝 방법

Publications (2)

Publication Number Publication Date
KR20080041943A true KR20080041943A (ko) 2008-05-14
KR100837557B1 KR100837557B1 (ko) 2008-06-12

Family

ID=39648882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110191A KR100837557B1 (ko) 2006-11-08 2006-11-08 금속막 패터닝 방법

Country Status (1)

Country Link
KR (1) KR100837557B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383913A (zh) * 2020-03-06 2020-07-07 长江存储科技有限责任公司 一种刻蚀方法
CN117877973A (zh) * 2024-03-08 2024-04-12 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452421B1 (ko) * 2001-12-27 2004-10-12 동부전자 주식회사 반도체 소자의 금속 배선 공정중 이물 제거 방법
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383913A (zh) * 2020-03-06 2020-07-07 长江存储科技有限责任公司 一种刻蚀方法
CN117877973A (zh) * 2024-03-08 2024-04-12 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Also Published As

Publication number Publication date
KR100837557B1 (ko) 2008-06-12

Similar Documents

Publication Publication Date Title
TWI746728B (zh) 半導體處理裝置
JP5638413B2 (ja) マスクパターンの形成方法
WO2009105347A3 (en) Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US20060068592A1 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
US6211078B1 (en) Method of improving resist adhesion for use in patterning conductive layers
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
US20080220616A1 (en) Process for manufacturing a semiconductor device
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
JP2007019367A (ja) 半導体装置の製造方法
US7875419B2 (en) Method for removing resist pattern and method for manufacturing semiconductor device
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
KR100524450B1 (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
KR100837557B1 (ko) 금속막 패터닝 방법
KR100262506B1 (ko) 반도체 소자의 제조 방법
US6506684B1 (en) Anti-corrosion system
JP2005302897A (ja) ハードエッチングマスクの除去方法および半導体装置の製造方法
US7858515B2 (en) Method for forming metal line in semiconductor device
JP3802900B2 (ja) レジストパターン形成方法および半導体装置の製造方法
US20150255303A1 (en) Hard mask removal scheme
TW201101394A (en) Method of etching a multi-layer
KR100312985B1 (ko) 반도체소자제조방법
JP2006261216A (ja) 半導体装置の形成方法
KR100835840B1 (ko) 반도체 소자의 비아홀 형성방법
KR100802307B1 (ko) 금속막 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
J501 Disposition of invalidation of trial
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee