CN117877973A - 一种半导体结构的制造方法 - Google Patents

一种半导体结构的制造方法 Download PDF

Info

Publication number
CN117877973A
CN117877973A CN202410263408.1A CN202410263408A CN117877973A CN 117877973 A CN117877973 A CN 117877973A CN 202410263408 A CN202410263408 A CN 202410263408A CN 117877973 A CN117877973 A CN 117877973A
Authority
CN
China
Prior art keywords
layer
substrate
photoresist layer
photocatalytic
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410263408.1A
Other languages
English (en)
Other versions
CN117877973B (zh
Inventor
刘苏涛
林士闵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202410263408.1A priority Critical patent/CN117877973B/zh
Publication of CN117877973A publication Critical patent/CN117877973A/zh
Application granted granted Critical
Publication of CN117877973B publication Critical patent/CN117877973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种半导体结构的制造方法,属于半导体技术领域。所述制造方法至少包括:提供一基底;在所述基底上形成牺牲层;在所述牺牲层上形成光催化层;对所述基底进行至少一次离子注入,一次所述离子注入包括在所述光催化层上形成光刻胶层,并图案化所述光刻胶层,以所述光刻胶层为掩膜,进行离子注入,在紫外光照射下,采用第一化学药剂去除所述光刻胶层;采用第二化学药剂去除所述光催化层;去除所述牺牲层。通过本发明提供的一种半导体结构的制造方法,可提高半导体结构的性能。

Description

一种半导体结构的制造方法
技术领域
本发明属于半导体技术领域,特别涉及一种半导体结构的制造方法。
背景技术
在半导体器件制造中,会经过多次离子注入,在离子注入前,在不需要进行离子注入的区域表面形成光刻胶进行阻挡,而光刻胶经过离子注入后表层会硬化,难以去除。现有技术中在去除光刻胶时,一方面可以采用湿法工艺去除,另一方面可以采用湿法和干法结合的工艺去除。但在光刻胶去除工艺中,会在晶圆上产生较多的光刻胶残留的聚合物,而残留的聚合物会影响制备的半导体器件的性能,通常采用提高刻蚀液温度,如将刻蚀液温度控制在220℃及以上来达到较好的去除效果,但易导致刻蚀设备结晶变多,增加了设备成本,同时可能还会造成衬底上颗粒物增多,影响生产良率。
发明内容
本发明的目的在于提供一种半导体结构的制造方法,通过本发明提供的半导体结构的制造方法,可以提高光刻胶的去除效率,提高生产良率。
为解决上述技术问题,本发明提供一种半导体结构的制造方法,至少包括:
提供一基底;
在所述基底上形成牺牲层;
在所述牺牲层上形成光催化层;
对所述基底进行至少一次离子注入过程,一次所述离子注入过程包括在所述光催化层上形成光刻胶层,并图案化所述光刻胶层,以所述光刻胶层为掩膜,进行离子注入;在紫外光照射下,采用第一化学药剂去除所述光刻胶层;
采用第二化学药剂去除所述光催化层;
去除所述牺牲层。
进一步地,所述光催化层包括多孔结构层,所述多孔结构层包括石墨相氮化碳层。
进一步地,所述光催化层包括非多孔结构层。
进一步地,所述第一化学药剂包括浓硫酸、双氧水或臭氧水中的一种或几种混合。
进一步地,所述第二化学药剂包括浓硫酸、氢氟酸或氨水中的一种或几种混合。
进一步地,在采用所述第一化学药剂处理去除所述光刻胶层前,还通过灰化工艺去除部分所述光刻胶层。
进一步地,采用所述第一化学药剂去除所述光刻胶层时,所述第一化学药剂还去除部分所述光催化层。
进一步地,在进行多次所述离子注入后,所述基底上完全去除或剩余部分所述光催化层。
进一步地,采用所述第二化学药剂去除所述光催化层时,所述第二化学药剂还对所述牺牲层产生微刻蚀。
进一步地,所述光催化层通过水热法、模板法、溶胶-凝胶法或化学气相沉积法中的任意一种或两种方法结合形成。
综上所述,本发明提供的一种半导体结构的制造方法,对半导体结构的制造方法进行改进,本申请意想不到的技术效果是能够在第一化学药剂去除光刻胶时,紫外光能够激发光催化层的催化能力,产生更多氧化因子,使光刻胶层及残留聚合物催化氧化,提高了光刻胶层的去除能力;同时,在湿法刻蚀去除光催化层的过程中,刻蚀液通过光催化层的多孔结构,微刻蚀牺牲层,辅助去除光催化层,实现光催化层完全去除;刻蚀过程不需要提高刻蚀液的温度,减少刻蚀设备的损伤,且减小对半导体结构产生影响,提高生产良率和后续制备的半导体器件的性能。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一实施例中在衬底上形成垫氧化层和垫氮化层的示意图。
图2为一实施例中形成浅沟槽的示意图。
图3为一实施例中形成浅沟槽隔离结构的示意图。
图4为一实施例中形成牺牲层的示意图。
图5为一实施例中形成光催化层的示意图。
图6为一实施例中形成第一光刻胶层和第一阱区的示意图。
图7为一实施例中去除第一光刻胶层后的示意图。
图8为一实施例中形成第二光刻胶层和第二阱区的示意图。
图9为一实施例中去除第二光刻胶层后的示意图。
图10为一实施例中形成第三光刻胶层和第一重掺杂区的示意图。
图11为一实施例中去除第三光刻胶层后的示意图。
图12为一实施例中形成第四光刻胶层和第二重掺杂区的示意图。
图13为一实施例中去除第四光刻胶层后的示意图。
图14为一实施例中去除光催化层后的示意图。
图15为一实施例中去除牺牲层后的示意图。
图16为一实施例中形成栅极结构的示意图。
图17为一实施例中形成侧墙结构的示意图。
图18为一实施例中形成自对准硅化物层的示意图。
标号说明:
10、衬底;11、垫氧化层;12、垫氮化层;13、浅沟槽;20、浅沟槽隔离结构;21、牺牲层;22、光催化层;31、第一光刻胶层;32、第二光刻胶层;33、第三光刻胶层;34、第四光刻胶层;41、第一阱区;42、第二阱区;43、第一重掺杂区;44、第二重掺杂区;50、栅极结构;51、栅极氧化层;52、栅极材料层;53、侧墙结构;60、自对准硅化物层;1、第一区域;2、第二区域。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明提供一种半导体结构的制造方法,在光刻胶层和基底之间形成光催化层。光催化层提高了光刻胶层的去除效率,且在进行至少一次离子注入过程后,在后续去除光催化层的同时,能够同步去除残留在光催化层上光刻胶层,避免残留的光刻胶层影响后续获得的半导体结构的性能,提高了半导体结构生产良率,且光催化层不影响形成的半导体结构,制造方法简单,效果优越,可广泛应用在不同离子注入过程中去除光刻胶层的刻蚀工艺中。在本实施例中,例如以在衬底内进行离子注入为例进行叙述。
请参阅图1和图3所示,在本发明一实施例中,首先提供衬底10,衬底10例如包括第一区域1和第二区域2,第一区域1和第二区域2用于形成不同类型的半导体器件。在本实施例中,第一区域1例如用于形成P型金氧半场效晶体管(Positive Channel Metal OxideSemiconductor,PMOS),第二区域2例如用于形成N型金氧半场效晶体管(Negative ChannelMetal Oxide Semiconductor,NMOS)。本发明并不限制金氧半场效晶体管的个数,例如PMOS晶体管和NMOS晶体管交替分布,即第一区域1和第二区域2交替分布,且第一区域1和第二区域2之间通过浅沟槽隔离结构20进行隔离。衬底10可以为任意适于形成半导体结构的材料,例如为碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、磷化铟(InP)、砷化镓(GaAs)、硅锗(GeSi)、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等,还包括这些半导体材料构成的叠层结构,或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等,例如根据后续形成的半导体器件的类型选择衬底10的材料。本发明并不限制衬底10的具体材料和厚度,且衬底10可以为P掺杂的半导体衬底,也可以为N掺杂的半导体衬底。在本实施例中,衬底10例如为硅衬底。
请参阅图1所示,在本发明一实施例中,在衬底10上形成垫氧化层11,垫氧化层11例如为致密的氧化硅等材料,且垫氧化层11例如可以通过干氧氧化法、湿氧氧化法或原位水汽生长法(In-Situ Steam Generation,ISSG)等方法中的任意一种方法形成。在本实施例中,例如通过干氧氧化法形成垫氧化层11,具体的,将衬底10放入例如900℃~1150℃温度下的炉管内,通入氧气,衬底10的表面与氧气在高温下反应,生成致密的垫氧化层11,且生成的垫氧化层11的质量较好。其中,垫氧化层11例如为氧化硅,且垫氧化层11的厚度例如为10nm~40nm,又例如10nm、20nm、30nm或40nm等。
请参阅图1至图3所示,在本发明一实施例中,在垫氧化层11上形成垫氮化层12,垫氮化层12例如为氮化硅或氮化硅和氧化硅的叠层。其中,垫氧化层11作为缓冲层可以改善衬底10与垫氮化层12之间的应力。在本实施例中,垫氮化层12例如为氮化硅,例如可以通过低压化学气相沉积法(Low Pressure Chemical Vapor Deposition,LPCVD)等方法形成。具体例如将带有垫氧化层11的衬底10放置于充有二氯硅烷与氨气的炉管内,在压力例如为2T~10T,且在温度例如为600℃~900℃下反应,沉积垫氮化层12,且可以通过控制加热时间调整垫氮化层12的厚度。垫氮化层12的厚度例如为40nm~60nm,具体例如为40nm、50nm或60nm等,通过设置垫氮化层12,可以保护衬底10免受浅沟槽隔离结构20制作过程中涉及的化学机械研磨(Chemical Mechanical Polishing,CMP)等平坦化工艺的影响。且垫氮化层12在浅沟槽13形成过程中,可以作为掩膜,在对衬底10进行刻蚀时,保护有源区的衬底10不受损伤。
请参阅图1至图3所示,在本发明一实施例中,在形成垫氮化层12后,在垫氮化层12上旋涂光刻胶,通过曝光和显影工艺形成图案化光阻层(图中未显示),在图案化光阻层上形成多个开口,开口用于定义浅沟槽隔离结构20的位置。以图案化光阻层为掩膜,进行刻蚀,去除开口暴露的垫氮化层12、垫氧化层11以及部分衬底10,以形成浅沟槽13。在本实施例中,例如采用干法刻蚀形成浅沟槽13,且刻蚀气体例如包括氯气(Cl2)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、三氟化氮(NF3)、六氟化硫(SF6)或溴化氢(HBr)等中的一种或几种混合,或它们和氧气(O2)的组合。在形成浅沟槽13后,去除图案化光阻层,因未进行离子注入过程,图案化光阻层表面未硬化,例如选择干法刻蚀或湿法刻蚀中的一种方法去除,且能够完全去除图案化光阻层。
请参阅图2至图3所示,在本发明一实施例中,在形成浅沟槽13后,在浅沟槽13内沉积绝缘介质,直至绝缘介质覆盖垫氮化层12的表面。本发明并不限制绝缘介质的沉积方式,例如可以通过高密度等离子体化学气相沉积(High Density Plasma CVD,HDP-CVD)或高深宽比化学气相沉积(High Aspect Ratio Process CVD,HARP-CVD)等方式,以形成高质量的绝缘介质。在沉积绝缘介质之后,可进行高温回火制程,回火温度例如为800℃~1200℃,以增加绝缘介质的密度和应力情况。在本实施例中,绝缘介质例如为氧化硅,在其他实施例中,绝缘介质还可以为其他适用于隔离的绝缘材料。在制备绝缘介质后,对绝缘介质进行平坦化处理,例如利用化学机械研磨平坦化绝缘介质。本发明并不限制绝缘介质平坦化至具体位置,依据半导体器件设计要求,可以设置在任意位置,例如将部分浅沟槽内的绝缘介质平坦化至与两侧的垫氮化层12齐平。
请参阅图3至图4所示,在本发明一实施例中,在平坦化绝缘介质14后,去除衬底10上的垫氮化层12。本发明并不限制垫氮化层12的去除方法,例如采用干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合等方法去除。在本实施例中,例如采用酸溶液对垫氮化层12进行刻蚀,具体采用体积分数例如为85%~88%的磷酸,在例如150℃~165℃的条件下,对垫氮化层12进行刻蚀。形成浅沟槽隔离结构20,且浅沟槽隔离结构20设置在相邻的第一区域1和第二区域2之间,避免相邻区域之间产生串扰。
请参阅图3至图4所示,在本发明一实施例中,在去除垫氮化层12后,不继续去除垫氧化层11,以垫氧化层11作为牺牲层21。在本发明另一实施例中,在去除垫氮化层12后,继续去除垫氧化层11,重新形成牺牲层21,或在衬底10上继续形成其他半导体结构,后续在形成的半导体结构上形成牺牲层21。即在本申请中,在需要进行离子注入前,形成牺牲层21,即牺牲层21可以设置在衬底上,也可以依据需求设置在其他半导体结构上。在本实施例中,例如通过湿法刻蚀去除垫氧化层11,且湿法刻蚀的刻蚀液例如为氢氟酸或缓冲氧化物刻蚀液(Buffered Oxide Etch,BOE)等,再形成牺牲层21,牺牲层21例如为致密的氧化硅等材料。本发明不限制牺牲层21的形成方法,且牺牲层21例如可以通过化学气相沉积法(Chemical Vapor Deposition,CVD)或氧化法等方法中的任意一种方法形成。其中,形成的牺牲层21例如为氧化硅,且牺牲层21的厚度例如为40nm~60nm,具体例如40nm、50nm或60nm等,又例如与浅沟槽隔离结构20的高度相同。在其他实施例中,牺牲层21的厚度和形成方法又例如根据具体生产条件设置,且牺牲层21又例如为其他绝缘隔离材料。
请参阅图4至图5所示,在本发明一实施例中,在形成牺牲层21后,在牺牲层21上形成光催化层22,光催化层22例如为多孔结构层,多孔结构层例如为石墨相氮化碳层等。在本实施例中,不限制光催化层22的厚度、孔径和比表面积等参数,例如根据光催化层22的具体制备方法或后续离子注入过程设定。光催化层22例如通过水热法、模板法、溶胶-凝胶法或化学气相沉积法等方法中的任意一种方法或两种方法结合形成。在本实施例中,例如通过化学气相沉积法形成光催化层22。具体地,提供双温区CVD系统,双温区CVD系统包括源区和反应区,将反应原料设置于源区,将衬底10设置于反应区。其中,反应原料例如包括三聚氰胺、尿素或硫脲中的一种或多种混合物,反应区的反应温度例如为400℃~600℃,源区的温度例如为200℃~400℃。向双温区CVD系统内通入保护气体,保护气体例如选择氩气等。将衬底10加热至反应温度,并将反应原料加热至升华,保持加热,氩气将源区上的反应原料蒸汽带入衬底10上,反应预设时间,在衬底10表面沉积结晶形成石墨相氮化碳层,停止加热,保持通入保护气体直至冷却至室温,获得光催化层22。且具体通过控制反应预设时间和反应温度,调节光催化层22的厚度、孔径和比表面积等参数设置。其中,光催化层22例如为石墨相氮化碳层,且光催化层22的厚度例如为20nm~40nm,又例如20nm、30nm或40nm等。光催化层22的比表面积例如为50m2/g~300m2/g,又例如50m2/g、100m2/g或200m2/g等。孔径例如为20nm~400nm,又例如20nm、100nm或200nm等。在其他实施例中,例如选择其他方法形成光催化层22。在本发明另一实施例中,光催化层22还可以为非多孔结构层,以提高对光刻胶的催化氧化作用,提高光刻胶层的去除效率。当光催化层为多孔结构层时,在发挥光催化性能的同时,在后续采用第二化学药剂去除光催化层时,能够加快光催化层的去除速度,提高去除效率。
请参阅图5至图6所示,在本发明一实施例中,在形成光催化层22后,在光催化层22上旋涂光刻胶,经过曝光和显影工艺形成第一光刻胶层31,第一光刻胶层31例如覆盖第二区域2和浅沟槽隔离结构20。以第一光刻胶层31为掩膜,对衬底10进行第一离子注入过程,以在第一区域1上形成第一阱区41。在本实施例中,衬底10例如选择硅片半导体衬底,在第一区域1的衬底10上注入N型掺杂离子,又例如为磷(P)或砷(As)等,形成第一阱区41,使第一阱区41例如作为PMOS晶体管的形成区域。本发明不限制离子注入的浓度和深度,例如根据具体半导体类型设置离子注入的浓度和深度。
请参阅图6至图7所示,在本发明一实施例中,在形成第一阱区41后,去除第一光刻胶层31。在第一离子注入过程后,第一光刻胶层31的表面硬化,单一的灰化工艺或刻蚀工艺难以完全去除第一光刻胶层31,残留的光刻胶对后续离子注入的工艺产生影响,降低半导体器件的生产良率。在本实施例中,首先对第一光刻胶层31进行第一灰化工艺,第一灰化工艺去除部分第一光刻胶层31。具体地,将衬底10转移至灰化机台内,通过等离子气体进行灰化反应,灰化反应的时间例如根据离子注入量具体设置。在本实施例中,等离子气体例如包括氧气、氢气、氨气或氮气等中的一种或几种气体混合,灰化反应的时间例如为20s~60s。通过灰化工艺,去除部分光刻胶,提高光刻胶的去除效率,减小湿法刻蚀时间,减少对设备或半导体结构的腐蚀。
请参阅图7所示,在本发明一实施例中,在进行第一灰化工艺后,例如通过第一湿法刻蚀工艺去除剩余的第一光刻胶层31以及第一灰化工艺后残留的聚合物。在本实施例中,选择湿法刻蚀去除剩余的第一光刻胶层31和残留的聚合物,例如选择第一化学药剂作为刻蚀液,例如采用喷淋或浸泡的方式处理衬底10。在本实施例中,例如选择第一化学药剂喷淋衬底10的方式,完成第一湿法刻蚀工艺。本发明不限制第一化学药剂处理衬底10的时间,具体处理时间例如根据刻蚀的预设温度以及实际生产情况设定,保证完全去除第一光刻胶层31。在本实施例中,预设温度例如为100℃~180℃,又例如为100℃~150℃,第一湿法刻蚀工艺的刻蚀时间例如为1s~2h,又例如为60s,并在紫外照射下进行第一湿法刻蚀工艺,紫外光照射激发了光催化层22对残留聚合物的催化氧化作用,增强第一化学药剂与第一光刻胶层31和残留聚合物之间的反应,进一步提高第一化学药剂去除第一光刻胶层31和残留聚合物的效率。
请参阅图7所示,在本发明一实施例中,第一化学药剂例如包含浓硫酸、双氧水或臭氧水等中的一种或几种混合。其中,浓硫酸例如为质量分数大于或等于70%的硫酸水溶液,又例如为90%~98%,双氧水中的过氧化氢的质量分数例如为15%~30%,臭氧水的浓度例如为1ppm~100ppm。在本实施例中,第一化学药剂例如为包括双氧水和浓硫酸的混合溶液,且双氧水和浓硫酸的体积比例如为1:20~20:1,又例如为1:2。同时,第一化学药剂还能够溶解去除部分光催化层22,第一化学药剂喷淋衬底10的过程中,例如控制喷淋时间,在去除残留聚合物的同时,去除部分光催化层22,以实现第一光刻胶层31的完全去除,避免残留的聚合物影响下一次离子注入的效果,提高半导体结构的生产效率和良率。在其他实施例中,例如选择第一化学药剂的其他组合,调节紫外照射时间、刻蚀时间、刻蚀温度或刻蚀压力,以确保完全去除第一光刻胶层31。在本申请中,在去除光刻胶的过程中,预设温度较低,能够使光刻胶完全去除,达到常规通过提高温度能够达到的光刻胶的去除效果,因此能够减少设备结晶,降低设备成本,减少颗粒物在衬底上的残留,提高制作良率。
请参阅图7至图8所示,在本发明一实施例中,在去除第一光刻胶层31后,在光催化层22上旋涂光刻胶,经过曝光和显影工艺形成第二光刻胶层32,第二光刻胶层32例如覆盖第一区域1和浅沟槽隔离结构20。以第二光刻胶层32为掩膜,在第二区域2的衬底10上进行第二离子注入过程,例如注入P型掺杂离子,又例如为硼(B)或镓(Ga)等,形成第二阱区42,使第二阱区42例如作为NMOS晶体管的形成区域。本发明不限制离子注入的浓度和深度,例如根据具体半导体类型设置离子注入的浓度和深度。
请参阅图8至图9所示,在本发明一实施例中,在形成第二阱区42后,去除第二光刻胶层32。在本实施例中,第二光刻胶层32的去除方法例如与第一光刻胶层31的去除方法相同。具体地,在本实施例中,例如对第二光刻胶层32进行第二灰化工艺,以去除部分第二光刻胶层32,且灰化反应的时间例如与第一灰化工艺中的设定相同。接着,在紫外光照射下,对剩余的第二光刻胶层32以及残留的聚合物进行第二湿法刻蚀工艺去除,且第二湿法刻蚀工艺中刻蚀液和刻蚀时间例如与第一湿法刻蚀工艺中的设置相同。去除第二光刻胶层32后,对第一阱区41和第二阱区42进行快速热退火制程(Rapid Thermal Anneal,RTA),使得第一区域1和第二区域2的离子注入扩散至合适深度,同时提高半导体器件的抗雪崩击穿能力。
请参阅图9至图10所示,在本发明一实施例中,在进行快速热退火制程后,在光催化层22上旋涂光刻胶,经过曝光和显影工艺形成第三光刻胶层33,第三光刻胶层33例如覆盖浅沟槽隔离结构20和部分衬底10,第三光刻胶层33例如暴露第一区域1上靠近浅沟槽隔离结构20的部分衬底10,即第三光刻胶层33例如覆盖浅沟槽隔离结构20、第二区域2和第一区域1上用于设置栅极结构50的位置。以第三光刻胶层33为掩膜,进行第三离子注入过程,向暴露的衬底10内注入杂质离子,形成第一重掺杂区43,作为PMOS晶体管的源极和漏极。注入的杂质离子的类型例如和第一阱区41的掺杂类型不同,即注入的杂质离子例如为硼(B)或镓(Ga)等P型杂质,且第一重掺杂区43中杂质离子的浓度大于第一阱区41中杂质离子的浓度。本发明不限制离子注入的具体浓度和深度,例如根据具体半导体类型设置离子注入的浓度和深度。
请参阅图10至图11所示,在本发明一实施例中,在形成第一重掺杂区43后,去除第三光刻胶层33,在本实施例中,第三光刻胶层33的去除方法例如与第一光刻胶层31的去除方法相同。具体地,在本实施例中,例如对第三光刻胶层33进行第三灰化工艺,以去除部分第三光刻胶层33,且灰化反应的时间例如根据第三光刻胶层33表面的硬化程度设置。接着,在紫外光照射下,对剩余的第三光刻胶层33以及残留的聚合物进行第三湿法刻蚀工艺去除,例如选择第一化学药剂喷淋衬底10s~60s。其中,第一化学药剂例如为双氧水和浓硫酸的混合溶液,且双氧水和浓硫酸的体积比例如为1:2。在其他实施例中,第三湿法刻蚀工艺中刻蚀液和刻蚀时间例如根据第三光刻胶层33的残留情况设置。
请参阅图11至图13所示,在本发明一实施例中,在去除第三光刻胶层33后,在光催化层22上形成第四光刻胶层34,第四光刻胶层34例如覆盖浅沟槽隔离结构20和部分衬底10,暴露第二区域2上靠近浅沟槽隔离结构20的部分衬底10,即第四光刻胶层34例如覆盖沟槽隔离结构、第一区域1和第二区域2上用于设置栅极结构50的位置。进行第四离子注入过程,向第四光刻胶层34暴露的衬底10内例如注入磷(P)或砷(As)等N型杂质,形成第二重掺杂区44,作为NMOS晶体管的源极和漏极,且第二重掺杂区44中杂质离子的浓度大于第二阱区42中杂质离子的浓度。在形成第二重掺杂区44后,去除第四光刻胶层34。在本实施例中,通过第四灰化工艺和第四湿法刻蚀工艺去除第四光刻胶层34,且第四灰化工艺和第四湿法刻蚀工艺的具体设置例如和第三灰化工艺和第三湿法刻蚀工艺的具体设置相同。
请参阅图13至图14所示,在本发明一实施例中,在去除第四光刻胶层34后,衬底10上还剩余部分光催化层22,再去除光催化层22,例如选择湿法刻蚀去除残留的光催化层22。在本实施例中,例如选择第二化学药剂作为刻蚀液,例如采用喷淋的方式处理衬底10。第二化学药剂例如包含浓硫酸、氢氟酸或氨水等中的一种或几种混合,第二化学药剂处理衬底10的时间例如为1s~2h,其中,氢氟酸的质量分数例如为35%~50%,氨水的质量分数例如为25%~28%。在本实施例中,第二化学药剂例如为浓硫酸和氢氟酸的混合溶液,且浓硫酸和氢氟酸的体积比例如为90:1~120:,又例如为100:1,且喷淋时间例如为60s。在其他实施例中,第二化学药剂又例如为其他药剂的组合。在去除光催化层22的过程中,当光催化层22为多孔结构层时,第二化学药剂还能够通过光催化层22的多孔结构,微蚀刻牺牲层21,减弱光催化层22和牺牲层21之间的结合力,辅助光催化层22的去除。在本实施例中,微刻蚀去除的牺牲层21的厚度占牺牲层21的厚度的0.1%~10%,且通过控制第二化学药剂的浓度和喷淋时间调节牺牲层21的微刻蚀量,保证完全去除残留的光催化层22,从而避免残留的光催化层22对后续形成的半导体结构的影响,提高半导体结构的性能。当光催化层22为非多孔结构层时,延长喷淋时间,以确保光催化层22完全去除。在本发明另一实施例中,在去除第一光刻胶层31、第二光刻胶层32、第三光刻胶层33和第四光刻胶层34的同时,多孔光刻胶层例如全部溶解于第一化学药剂中,即第四湿法刻蚀工艺后,第四光刻胶层34和光催化层22同步去除。
请参阅图14至图15所示,在本发明一实施例中,在去除光催化层后,去除牺牲层21。本发明不限制牺牲层21的去除方法,例如选择湿法刻蚀去除。在本实施例中,例如选择氢氟酸作为刻蚀液去除牺牲层21,且具体刻蚀时间和氢氟酸浓度例如根据剩余牺牲层21的厚度设定。
请参阅图15至图16所示,在本发明一实施例中,去除牺牲层21后,在衬底10的表面形成栅极氧化层51,例如采用热氧化法、化学气相沉积或物理气相沉积等方法形成。在本实施例中,栅极氧化层51的材料例如为氧化硅材料。再在栅极氧化层51上沉积一层栅极材料层52,栅极材料层52例如为多晶硅层,且多晶硅层可以为P型掺杂或N型掺杂,确保多晶硅层的掺杂类型与衬底10的掺杂类型不同,以提高半导体器件的性能。在其他实施例中,栅极材料层52的材料和厚度可以根据实际需要进行设定。然后通过例如干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合来刻蚀栅极材料层52和栅极氧化层51,形成栅极结构50。
请参阅图16至图17所示,在本发明一实施例中,形成栅极结构50后,在栅极结构50的两侧形成侧墙结构53。具体地,在栅极结构50和衬底10上形成侧墙介质层(图中未显示),且侧墙介质层例如包括氧化硅层、氮化硅层或氧化硅层和氮化硅层的叠层,以提高侧墙结构53的稳定性。通过湿法刻蚀、干法刻蚀或湿法和干法刻蚀结合的刻蚀方法,保留栅极结构50两侧的侧墙介质层,从而在栅极结构50的两侧形成单层或多层的侧墙结构53,有效控制寄生电容影响,提高半导体器件性能。
请参阅图17至图18所示,在本发明一实施例中,在形成侧墙结构53后,在栅极结构50、第一重掺杂区43和第二重掺杂区44上形成自对准硅化物层60。在本实施例中,在形成侧墙结构53的过程中,在暴露出栅极结构50、第一重掺杂区43和第二重掺杂区44的硅表面后,在衬底10上沉积金属层(图中未显示),金属层例如至少包括钴、镍或铂等中的一种。金属层例如可以通过任何一种工艺形成,又例如为物理气相沉积工艺、化学气相沉积工艺或原子层外延工艺等形成方式的一种。在本实施例中,例如通过物理气相沉积的方法在衬底10上形成金属层。形成金属层形成后,例如进行退火制程,金属层例如与栅极结构50、第一重掺杂区43和第二重掺杂区44上暴露的硅表面反应,完成金属层的自对准硅化,在第一重掺杂区43、第二重掺杂区44和栅极结构50的表面形成一层自对准硅化物(Self-AlignedSilicide)层60,以降低后续电路的接触电阻,提高后续制备的半导体器件的电学性能。
综上所述,本发明提供一种半导体结构的制造方法,本申请意想不到的技术效果是通过在形成光刻胶层之前形成光催化层和牺牲层,提高了光刻胶层的去除效率;能够保证离子注入后硬化的光刻胶层完全去除,保证了后续离子注入过程的效果,提高了生产良率和后续制备的半导体器件的性能;离子注入后,在紫外光照射下进行湿法刻蚀工艺,光催化层增强了第一化学药剂与残留光刻胶之间的反应,提高了光刻胶层的去除效率,且在湿法刻蚀去除光刻胶层的过程中,光催化层能够溶解去除部分于第一化学药剂,保证光刻胶层完全去除,刻蚀过程中不需要提高刻蚀液温度,减少刻蚀设备的损伤,不对半导体结构产生影响;同时,通过光催化层的多孔结构对牺牲层产生微刻蚀,保证光催化层完全去除,保证后续制备的半导体器件的性能。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体结构的制造方法,其特征在于,至少包括:
提供一基底;
在所述基底上形成牺牲层;
在所述牺牲层上形成光催化层;
对所述基底进行至少一次离子注入过程,一次所述离子注入过程包括在所述光催化层上形成光刻胶层,并图案化所述光刻胶层,以所述光刻胶层为掩膜,进行离子注入;在紫外光照射下,采用第一化学药剂去除所述光刻胶层;
采用第二化学药剂去除所述光催化层;
去除所述牺牲层。
2.根据权利要求1所述的半导体结构的制造方法,其特征在于,所述光催化层包括多孔结构层,所述多孔结构层包括石墨相氮化碳层。
3.根据权利要求1所述的半导体结构的制造方法,其特征在于,所述光催化层包括非多孔结构层。
4.根据权利要求1所述的半导体结构的制造方法,其特征在于,所述第一化学药剂包括浓硫酸、双氧水或臭氧水中的一种或几种混合。
5.根据权利要求1所述的半导体结构的制造方法,其特征在于,所述第二化学药剂包括浓硫酸、氢氟酸或氨水中的一种或几种混合。
6.根据权利要求1所述的半导体结构的制造方法,其特征在于,在采用所述第一化学药剂去除所述光刻胶层前,还通过灰化工艺去除部分所述光刻胶层。
7.根据权利要求1所述的半导体结构的制造方法,其特征在于,采用所述第一化学药剂去除所述光刻胶层时,所述第一化学药剂还去除部分所述光催化层。
8.根据权利要求7所述的半导体结构的制造方法,其特征在于,在进行多次所述离子注入后,所述基底上完全去除或剩余部分所述光催化层。
9.根据权利要求1所述的半导体结构的制造方法,其特征在于,采用所述第二化学药剂去除所述光催化层时,所述第二化学药剂还对所述牺牲层产生微刻蚀。
10.根据权利要求2所述的半导体结构的制造方法,其特征在于,所述光催化层通过水热法、模板法、溶胶-凝胶法或化学气相沉积法中的任意一种或两种方法结合形成。
CN202410263408.1A 2024-03-08 2024-03-08 一种半导体结构的制造方法 Active CN117877973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410263408.1A CN117877973B (zh) 2024-03-08 2024-03-08 一种半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410263408.1A CN117877973B (zh) 2024-03-08 2024-03-08 一种半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN117877973A true CN117877973A (zh) 2024-04-12
CN117877973B CN117877973B (zh) 2024-06-04

Family

ID=90584885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410263408.1A Active CN117877973B (zh) 2024-03-08 2024-03-08 一种半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN117877973B (zh)

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651860A (en) * 1996-03-06 1997-07-29 Micron Technology, Inc. Ion-implanted resist removal method
US6009888A (en) * 1998-05-07 2000-01-04 Chartered Semiconductor Manufacturing Company, Ltd. Photoresist and polymer removal by UV laser aqueous oxidant
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
US6420092B1 (en) * 1999-07-14 2002-07-16 Cheng-Jer Yang Low dielectric constant nanotube
US20030162333A1 (en) * 2001-12-29 2003-08-28 Binn Kim Method of fabricating polysilicon thin film transistor
KR100594939B1 (ko) * 2004-12-30 2006-06-30 매그나칩 반도체 유한회사 반도체 소자의 콘택 플러그 형성 방법
CN1857990A (zh) * 2006-05-18 2006-11-08 西安交通大学 低成本制作复杂三维微结构或微器件方法
KR20080041943A (ko) * 2006-11-08 2008-05-14 동부일렉트로닉스 주식회사 금속막 패터닝 방법
JP2008157833A (ja) * 2006-12-26 2008-07-10 Seiko Epson Corp 時計用文字板の製造方法、時計用文字板及び時計
JP2008256785A (ja) * 2007-04-02 2008-10-23 Seiko Epson Corp 光学部品およびその製造方法、ならびに電子装置
US20090029548A1 (en) * 2007-07-26 2009-01-29 Chung-Kyung Jung Method for removing polymer residue from metal lines of semiconductor device
CN101587837A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 沟槽的形成方法
KR20100001217A (ko) * 2008-06-26 2010-01-06 주식회사 하이닉스반도체 포토레지스트막 제거방법
US20120319210A1 (en) * 2011-06-17 2012-12-20 Texas Instruments Incorporated Method for 1/f noise reduction in nmos devices
CN103969966A (zh) * 2014-05-15 2014-08-06 京东方科技集团股份有限公司 一种光刻胶的去除方法
US20180082893A1 (en) * 2016-09-21 2018-03-22 Toshiba Memory Corporation Semiconductor device manufacturing method
CN108305831A (zh) * 2018-02-09 2018-07-20 武汉新芯集成电路制造有限公司 一种高能离子注入后光刻胶的去除方法
CN109326511A (zh) * 2017-08-01 2019-02-12 台湾积体电路制造股份有限公司 半导体结构的形成方法
US20190128838A1 (en) * 2017-11-02 2019-05-02 International Business Machines Corporation Bio and chemical sensor with increased sensitivity
CN110047923A (zh) * 2018-01-15 2019-07-23 中芯国际集成电路制造(天津)有限公司 半导体垂直结构和半导体器件的制造方法
JP2022063074A (ja) * 2020-10-09 2022-04-21 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
CN116130354A (zh) * 2023-01-31 2023-05-16 粤芯半导体技术股份有限公司 一种去除光刻胶残留物的方法
CN116404173A (zh) * 2023-06-08 2023-07-07 苏州擎动动力科技有限公司 一种膜电极及其制备方法
US20230298907A1 (en) * 2022-03-18 2023-09-21 Kabushiki Kaisha Toshiba Method of manufacturing structure and method of manufacturing capacitor
CN117177632A (zh) * 2023-08-31 2023-12-05 惠科股份有限公司 封装结构及其制备方法、显示面板及显示装置

Patent Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651860A (en) * 1996-03-06 1997-07-29 Micron Technology, Inc. Ion-implanted resist removal method
US6009888A (en) * 1998-05-07 2000-01-04 Chartered Semiconductor Manufacturing Company, Ltd. Photoresist and polymer removal by UV laser aqueous oxidant
US6420092B1 (en) * 1999-07-14 2002-07-16 Cheng-Jer Yang Low dielectric constant nanotube
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
US20030162333A1 (en) * 2001-12-29 2003-08-28 Binn Kim Method of fabricating polysilicon thin film transistor
KR100594939B1 (ko) * 2004-12-30 2006-06-30 매그나칩 반도체 유한회사 반도체 소자의 콘택 플러그 형성 방법
CN1857990A (zh) * 2006-05-18 2006-11-08 西安交通大学 低成本制作复杂三维微结构或微器件方法
KR20080041943A (ko) * 2006-11-08 2008-05-14 동부일렉트로닉스 주식회사 금속막 패터닝 방법
JP2008157833A (ja) * 2006-12-26 2008-07-10 Seiko Epson Corp 時計用文字板の製造方法、時計用文字板及び時計
JP2008256785A (ja) * 2007-04-02 2008-10-23 Seiko Epson Corp 光学部品およびその製造方法、ならびに電子装置
US20090029548A1 (en) * 2007-07-26 2009-01-29 Chung-Kyung Jung Method for removing polymer residue from metal lines of semiconductor device
CN101587837A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 沟槽的形成方法
KR20100001217A (ko) * 2008-06-26 2010-01-06 주식회사 하이닉스반도체 포토레지스트막 제거방법
US20120319210A1 (en) * 2011-06-17 2012-12-20 Texas Instruments Incorporated Method for 1/f noise reduction in nmos devices
CN103969966A (zh) * 2014-05-15 2014-08-06 京东方科技集团股份有限公司 一种光刻胶的去除方法
US20170123320A1 (en) * 2014-05-15 2017-05-04 Boe Technology Group Co., Ltd. Method for removing photoresist
US20180082893A1 (en) * 2016-09-21 2018-03-22 Toshiba Memory Corporation Semiconductor device manufacturing method
CN109326511A (zh) * 2017-08-01 2019-02-12 台湾积体电路制造股份有限公司 半导体结构的形成方法
US20190128838A1 (en) * 2017-11-02 2019-05-02 International Business Machines Corporation Bio and chemical sensor with increased sensitivity
CN110047923A (zh) * 2018-01-15 2019-07-23 中芯国际集成电路制造(天津)有限公司 半导体垂直结构和半导体器件的制造方法
CN108305831A (zh) * 2018-02-09 2018-07-20 武汉新芯集成电路制造有限公司 一种高能离子注入后光刻胶的去除方法
JP2022063074A (ja) * 2020-10-09 2022-04-21 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
US20230298907A1 (en) * 2022-03-18 2023-09-21 Kabushiki Kaisha Toshiba Method of manufacturing structure and method of manufacturing capacitor
CN116130354A (zh) * 2023-01-31 2023-05-16 粤芯半导体技术股份有限公司 一种去除光刻胶残留物的方法
CN116404173A (zh) * 2023-06-08 2023-07-07 苏州擎动动力科技有限公司 一种膜电极及其制备方法
CN117177632A (zh) * 2023-08-31 2023-12-05 惠科股份有限公司 封装结构及其制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN117877973B (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
US9443769B2 (en) Wrap-around contact
US6524901B1 (en) Method for forming a notched damascene planar poly/metal gate
US10490410B2 (en) Self-protective layer formed on high-K dielectric layer
JP2006310717A (ja) 固相エピタキシー方式を用いた半導体素子及びその製造方法
KR100849180B1 (ko) 게이트 실리사이드를 갖는 반도체소자의 제조방법
US7091072B2 (en) Semiconductor device and method for manufacturing the same
CN111106066A (zh) 半导体器件及其形成方法
JP4738194B2 (ja) エッチング方法及び半導体装置の製造方法
US11522062B2 (en) Method of manufacturing an etch stop layer and an inter-layer dielectric on a source/drain region
CN117877973B (zh) 一种半导体结构的制造方法
US11616133B2 (en) Fin field-effect transistor device and method
CN109950205B (zh) 半导体结构及其形成方法
US7767511B2 (en) Semiconductor device manufactured using a method to improve gate doping while maintaining good gate profile
JP2007067425A (ja) 半導体装置の製造方法
JP2008124441A (ja) 半導体装置の製造方法
JP2005026707A (ja) 半導体装置及びその製造方法
CN116207142B (zh) 一种半导体结构及其制作方法
US20080135955A1 (en) Semiconductor device and method for fabricating the same
JP4529025B2 (ja) 半導体装置の製造方法
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR100588780B1 (ko) 반도체 소자의 제조 방법
KR100247694B1 (ko) 반도체소자의 제조 방법
CN117174584A (zh) 一种半导体结构的制造方法
KR100900152B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant