KR20080022213A - 필름의 제조 방법 - Google Patents

필름의 제조 방법 Download PDF

Info

Publication number
KR20080022213A
KR20080022213A KR1020087001682A KR20087001682A KR20080022213A KR 20080022213 A KR20080022213 A KR 20080022213A KR 1020087001682 A KR1020087001682 A KR 1020087001682A KR 20087001682 A KR20087001682 A KR 20087001682A KR 20080022213 A KR20080022213 A KR 20080022213A
Authority
KR
South Korea
Prior art keywords
wafer
film
layer
protective layer
zone
Prior art date
Application number
KR1020087001682A
Other languages
English (en)
Other versions
KR101015158B1 (ko
Inventor
쎄실 윌네뜨
이안 깨르뿌르
까르로 마쥐르
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0507300A external-priority patent/FR2888400B1/fr
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20080022213A publication Critical patent/KR20080022213A/ko
Application granted granted Critical
Publication of KR101015158B1 publication Critical patent/KR101015158B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

본 발명은 초기 웨이퍼의 면들 중 하나를 통해 원자종을 주입하는 단계를 포함하는, 초기 웨이퍼로부터 출발하여 전자공학, 광학 또는 광전자학에 이용하기 위한 필름을 제조하는 방법으로서, (a) 스텝에서의 웨이퍼의 평균 두께가 나머지 웨이퍼의 평균 두께보다 얇도록, 상기 웨이퍼의 주변부 둘레에 소정 높이의 스텝을 형성하는 단계; (b) 원자종의 주입으로부터 상기 스텝을 보호하는 단계; 및 (c) 상기 스텝을 구비한 웨이퍼의 면을 통해 원자종을 주입하여 소정 주입 깊이로 주입 구역을 형성하는 단계를 포함하고, 상기 필름의 한 측면은 상기 웨이퍼의 상기 주입된 면으로 결정되고 다른 측면은 상기 주입된 구역으로 결정되는 필름 제조 방법에 관한 것이다. 또한 본 발명은 상기 방법에 의해 얻어지는 웨이퍼에 관한 것이다.

Description

필름의 제조 방법{Method of production of a film}
본 발명은 초기 웨이퍼로부터 출발하여 초기 웨이퍼의 면들 중 하나를 통해 원자종(atomic species)을 주입하여 매립된 주입 구역 내에 소정 깊이로 형성하는 단계를 포함하는 필름의 제조에 관한 것으로, 상기 제조되는 필름은 웨이퍼의 주입 면에 의해 및 상기 주입 구역에 의해 경계 지어진다.
특히 상기 기술은 상기 주입 단계 이후에 다음의 단계들(도 1A 및 도 1B에 도시됨)을 수행함으로써 상기 필름을 분리시키는데 사용된다:
- 웨이퍼(10)를 그의 주입 면 상에 수신 기판(20)을 결합시키는 단계; 및
- 에너지(일반적으로 열 및/또는 기계적 에너지)를 인가하여 주입 구역(12)으로부터 필름(15)을 분리하는 단계(본 단계는 스마트-컷®(Smart-Cut®)이라는 용어로도 알려져 있다).
이후 필름(15)을 웨이퍼(10)로부터 제거하여 수신 기판(20)으로 이송시킨다(도 1B 참조).
도 1A 및 도 1B를 참조하면, 웨이퍼(10)의 면들은 통상적으로 주변부가 깍여져 있어서(챔퍼(11 및 11')), 웨이퍼(10)에 대한 수신 기판(20)의 결합은 챔퍼(11) 상에 위치하지 않는 웨이퍼(10)의 표면에서만 주로 일어난다.
따라서, 도 1B 및 도 1C를 참조하면, 제거 이후에 주입 구역에 의해 초기에 경계 지어진 필름의 깍여진 부분은 웨이퍼(10)에 결합된 상태로 남아 있기 때문에, 필름(15)은 웨이퍼(10)의 전체 면으로부터 정확하게 제거되지 않고, 따라서 제거된 필름(15)의 부피에 대략적으로 대응하는 할로우 부피를 둘러싸는 링(14)을 형성한다.
필름(15)이 결정 물질로 제조되는 특정 경우에 있어서, 스트레인(구역(13a 및 13b)으로부터 출발함)은 필름(15)을 통해 성장하고 따라서 주요한 유독한 결과들을 갖는다.
더욱이, 수신 기판(20) 자체는 웨이퍼(10)의 챔퍼(11)와 항상 동일하다고 할 수 없는, 주변부 챔퍼를 가질 수 있는데, 이는 챔퍼(11)에 대해 오프셋일 수 있어, 가장자리를 따라 필름(15)의 불규칙적인 분리가 발생한다.
또한, 상기 후자의 결과는 결합 인터페이스에서의 결합력이 가장자리 부분이 중앙 부분에 비해 약하다는 사실에 의해 더욱 가중된다.
따라서 제거된 필름(15)은 다소 불규칙적인 가장자리 및 내부 결함 또는 손상을 갖는다.
US 2004/0121557 및 WO 2005/038903에서 제안된 상기 제거 문제를 해결하기 위한 기술이 도 2A 내지 도 2C에 도시되어 있다. 제거 이전에, 웨이퍼(10)를 루팅(routing)하여 주변부의 깍여진 구역을 제거하고 그들 대신에 높이 h의 웨이퍼(10) 두께로 스텝을 형성한다.
따라서 제거를 위하여 상기 높이 h는 웨이퍼(10)에 형성된 주입 깊이 h1 보다 크도록 선택될 수 있다. 따라서 주입 구역(12)은 (h-h1)과 동일한 거리만큼 스텝(11)의 바닥으로부터 분리되고, 따라서 웨이퍼(10)의 주변부 구역으로부터 분리된다. 따라서 주입 구역(12)에 의해 경계 지어진 필름(15) 및 주입 면은 더 이상 깍여진 주변부 구역을 포함하지 않고, 이후 그의 자유면은 수신 기판(20)에 양호하게 결합하기에 적절한 평면 표면으로만 이루어진다.
도 2B를 참조하면, 이후 전체 필름(15)이 제거되고, 가장자리를 따라 상기 파손 문제를 갖지 않는다.
따라서 제거된 필름(15)은 보다 우수한 품질을 갖는다.
하지만 수신 기판(20) 및 필름(15)은 그의 주변부 둘레의(즉, 스텝(11) 상의) 웨이퍼(10)에 의해 오염될 수 있다. 이것은 스텝(11)이 주입 과정을 또한 겪었고 따라서 상부를 약화시키는 주입 구역(12')을 포함하기 때문이다. 게다가, 주입 구역(12')이 필름(15)을 분리하기 위하여 수행되는 열 처리에서와 같은 외부 스트레스를 받는 경우 입자들이 연약한 부분들로부터 분리될 수 있고, 이후 상기 입자들은 필름(15) 및 수신 기판(20)을 오염시킬 수 있다.
또한 상기 입자 오염 문제는 이후에 다시 제거될 깨끗한 필름을 개질하는데 필요한 "재생(reclaiming)" 처리 동안에 나타날 수 있다.
동일한 웨이퍼(10)가 다수의 연속적인 제거 공정에 사용되고, 이후 동일한 스텝(11)이 주입 및 열 처리를 교대로 겪는다면 상기 오염은 악화될 수 있다.
따라서, US 6 596 610에 기초하여, 제거 이후에 웨이퍼(10')(도 2C에 도시 됨)를 열적 및/또는 기계적 및/또는 화학적 재생 처리로 처리하여 잔여 주입 구역(12)의 제거를 돕고, 따라서 웨이퍼(10')를 재사용할 수 있는 방법이 제안되었다.
하지만, US 6 596 610에 의해 제안된 재생 공정은 여전히 복잡하고 비경제적인데, 이는 상기 작업이 링의 선택적인 처리를 필요로 하고, 상기 처리는 또한 각 제거 과정마다 반복되어야 하기 때문이다.
본 발명은 상기 문제를 해결하는 것을 제안한다.
발명의 요약
본 발명의 목적은 필름이 양호한 결정 품질을 갖고 규칙적인 경계를 가지며, 오염을 최소화하는 방식으로 웨이퍼로부터 필름을 제거하는 것이다.
본 발명의 다른 목적은 필름을 제공한 웨이퍼를 재생하는 방법을 찾아서, 웨이퍼가 최소한의 오염 위험으로 다른 필름을 다시 제공할 수 있게 하는 것이다.
첫 번째 측면에 따라, 본 발명은 초기 웨이퍼의 면들 중 하나를 통해 원자종을 주입하는 단계를 포함하는 초기 웨이퍼로부터 출발하여 전자공학, 광학 또는 광전자학에 이용하기 위한 필름을 제조하는 방법으로서,
(a) 스텝에서의 웨이퍼의 평균 두께가 나머지 웨이퍼의 평균 두께보다 얇도록 상기 웨이퍼의 주변부 둘레에 소정 높이의 스텝을 형성하는 단계;
(b) 원자종의 주입으로부터 상기 스텝을 보호하는 단계; 및
(c) 상기 스텝을 구비한 웨이퍼의 면을 통해 원자종을 주입하여 소정 주입 깊이로 주입 구역을 형성하는 단계를 포함하고,
상기 필름의 한 측면은 상기 웨이퍼의 상기 주입된 면으로 결정되고 다른 측면은 상기 주입된 구역으로 결정되는 필름 제조 방법을 제공한다.
본 발명에 따른 필름 제조 방법의 다른 특징은 다음과 같다:
- (a) 단계는 필름을 기판에 결합시켜 상기 초기 웨이퍼를 형성하는 단계를 포함하고, 상기 필름은 상기 기판보다 작은 영역을 구비함으로써 필름과 기판이 결합되면 상기 스텝은 적어도 부분적으로 필름과 기판 사이의 영역 차이에 의해 결정된다;
- (a) 단계는 상기 웨이퍼의 주변부 표면으로부터 소정의 제거 깊이로 물질을 제거하여 상기 스텝을 형성한다;
- (a) 단계는 상기 스텝을 후막화 하는 단계를 포함한다;
- 상기 주입 깊이는 상기 스텝 높이 이하이다;
- 본 발명의 첫 번째 구현예에 따라, (b) 단계는 적어도 상기 스텝 상으로 연장되는 보호층을 형성하는 단계를 포함하고 상기 스텝 상에 위치하지 않는 보호층의 상기 부분을 제거하기 위한 공정은 선택적으로 이방성 에칭(anisotropic etching)에 의해 또는 연마에 의해 수행된다;
- 본 발명의 두 번째 구현예에 따라, (b) 단계는 주입 동안에 상기 스텝을 마스킹함으로써, (c) 단계 동안에 표시된다;
- (c) 단계는 상기 주입된 구역이 취약 구역인 방식으로 수행되고, 상기 방법은 다음 단계들을 더 포함한다:
- 수신 기판(receiving substrate)을 상기 웨이퍼의 주입 면에 결합시키는 단계; 및
- 에너지를 인가하여 상기 취약 구역 내의 웨이퍼로부터 필름을 분리하는 단계;
- 상기 방법은 다음의 연속 단계들을 1회 이상 더 포함한다:
- 이전의 필름의 분리 표면을 통해 원자종을 주입하여 상기 분리 표면 아래에 신규 층을 한정하는 취약 구역을 형성하는 단계; 및
- 수신 기판을 상기 웨이퍼의 주입 면에 결합하는 단계.
본 발명의 두 번째 측면에 따라, 본 발명은 나머지 웨이퍼에 비해 약 1 마이크론 이상 더 작은 평균 두께를 갖는 주변부 구역을 포함하여, 웨이퍼의 주변부 둘레에 스텝을 형성하고, 전자공학, 광학 또는 광전자학에 이용하기 위한 필름을 제공하기 위한 웨이퍼로서, 상기 스텝은 보호층으로 코팅되어 원자종이 주입되는 것으로부터 상기 스텝을 보호하고 상기 웨이퍼는 매립된 주입 구역을 구비하는 것을 특징으로 하는 웨이퍼를 제공한다.
상기 웨이퍼의 다른 특징은 다음과 같다:
- 상기 보호층은 비정질 물질로 제조된다;
- 상기 보호층은 실리콘 옥사이드, 실리콘 니트라이드, PSG 또는 BPSG를 포함한다;
- 첫 번째 구현예에 따라, 상기 웨이퍼는 벌크 결정 물질(bulk crystalline material)로 제조된다;
- 두 번째 구현예에 따라, 상기 웨이퍼는 주로 결정 물질로 이루어진 복합 구조이다;
- 상기 웨이퍼는 지지 기판, 버퍼 구조 및 그로부터 스마트-컷®(Smart-Cut®)에 의해 필름을 분리할 수 있게 충분히 두꺼운 상부 층을 포함하고, 상기 상부 층은 선택적으로 Si1 - xGex 및 Si1 - yGey를 포함하고, x는 y와 상이하고, x 및 y는 각각 0 내지 1이다;
- 상기 스텝의 높이는 상기 상부층의 두께 이상이다.
본 발명의 다른 특징들, 목적 및 장점은 첨부된 도면들에 도시된 하기의 설명들로부터 보다 명확해질 것이다.
도 1A 내지 도 1C는 첫 번째 공지 필름 분리 방법의 다양한 단계들을 도시한다.
도 2A 내지 도 2C는 두 번째 공지 필름 분리 방법의 다양한 단계들을 도시한다.
도 3A 내지 도 3F는 본 발명에 따른 필름 분리 방법의 다양한 단계들을 도시한다.
도 4A 및 도 4B는 본 발명에 따른 보호층 형성의 두 단계를 도시한다.
도 5는 주입 물질의 두께에 따른 주입 에너지의 분포를 도시하는 그래프이다.
도 6은 본 발명에 따른 다수의 연속적인 필름 제거 공정을 거칠 수 있는 일차 웨이퍼를 도시한다.
도 7은 본 발명에 따른 다수의 연속적인 필름 제거 공정을 거칠 수 있는 이차 웨이퍼를 도시한다.
본 발명에 따른 바람직한 방법은 스마트-컷®(Smart-Cut®) 및 웨이퍼 결합 기술을 이용한 필름 제거 방법이다.
보다 상세하게, 본 발명은 이어서 수행될 제거 과정을 위하여 도너 웨이퍼(donor wafer)의 제조에 관한 것으로, 다음의 단계들을 수행한다:
(a) 스텝 상의 웨이퍼의 평균 두께가 나머지 웨이퍼의 평균 두께보다 얇도록 웨이퍼를 루팅하여(routed) 상기 웨이퍼의 주변부 둘레에 스텝을 형성하는 단계;
(b) 원자종의 주입으로부터 상기 스텝을 보호하기 위하여 상기 스텝 상에 보호층을 형성하는 단계; 및
(c) 루팅된 웨이퍼의 면을 통해 원자종을 주입하여 그 내에 매립된 취약 구역을 형성하는 단계.
바람직하게, 상기 단계들은 스텝의 높이가 주입 깊이 보다 크도록 수행된다.
따라서, 수신 기판이 웨이퍼의 주입된 면 상에 결합되고 상기 주입 구역 내의 결합이 깨어지는 경우 웨이퍼의 주변부 구역은 다음의 제거 단계의 품질에 손상을 주지 않을 것이다.
더욱이, 보호층의 존재는 웨이퍼의 주변부가 (c) 단계 동안에 원자종의 주입으로부터 보호되는 것을 보장하고, 따라서 다음의 재생을 보다 용이하게 하고/하거나 다음의 제거 공정의 품질을 개선시킨다.
도 3A 내지 도 3F는 초기 웨이퍼(30)로부터 필름을 분리하기 위한 본 발명에 따른 방법의 여러 단계들을 도시한다.
주로 및 바람직하게, 웨이퍼(30)는 반도체 물질과 같은 하나 이상의 결정 물질로 구성된다.
웨이퍼(30)는 벌크 물질로 제조되거나 연속적인 층으로 구성되는 복합 구조이다.
첫 번째 구현예에 따르면, 웨이퍼(30)는 깍여진 주변부 구역을 포함한다(상기에서 설명한 바와 같음). 상기 웨이퍼(30)가 일반적으로 원형 형태를 갖는다면, 상기 깎여진 주변부 구역은 웨이퍼(30) 주변부 둘레로 고리 형태를 갖는다. 본 첫 번째 구현예에 따르면, 웨이퍼(30)는 새로운 웨이퍼이고, 즉 그것은 아직 본 발명에 따른 필름 제거 공정을 거치지 않았다.
두 번째 구현예에 따르면, 웨이퍼(30)는 깎여진 주변부 구역을 포함하고 상기 설명과 일치하고 도 1A 및 도 1B에 도시되어 있는 적어도 하나의 박막 제거 공정을 거쳤다. 본 두 번째 구현예에 따르면, 웨이퍼(30)는 이전에 분리된 필름의 부피와 거의 동일한 할로우 부피를 둘러싸는 주변부 링(14)을 포함한다.
본 발명의 세 번째 구현예에 따르면, 웨이퍼(30)는 사전에 본 발명에 따른 제거 공정을 거쳤고 따라서 이미 본 발명에 따라 루팅되었다. 따라서, 초기 웨이 퍼(30)는 이미 주변부 스텝을 포함한다.
본 발명의 네 번째 구현예에 따르면, 웨이퍼(30)는 이전의 공정 동안에 그 상부로 필름이 이송된, 지지 기판으로부터 형성된 하이브리드 기판으로 구성된다. 웨이퍼(30)는 예컨대 SOI(Silicon On Insulator) 웨이퍼, 또는 다른 SSOI(Strained Silicon On Insulator) 또는 SiGeOI(SiGe On Insulator) 웨이퍼로 구성된다. 이 경우에 있어서 웨이퍼(30)는 필름 이송에 의해 제조되었기 때문에, 스텝은 웨이퍼의 주변부 둘레에 이미 존재하고, 이송 공정 동안에 이송되지 않은 링 구역에 대응한다. 하지만, 상기 "스텝"은 충분하지 않을 수 있고, 상기 유형의 기판에도 역시 루팅 공정을 수행할 필요가 있다. 상기 유형의 웨이퍼(30) 및 그의 제조 방법에 관한 추가적인 내용을 위하여 EP 1 519 409를 참조할 수 있다.
도 3A를 참조하면, 웨이퍼(30)의 루팅은 폭(l) 및 깊이(h)로 수행된다.
형성된 스텝(31)이 웨이퍼(30)의 전면(1)에 본질적으로 수직으로 배치되는 수직 벽(31a) 및 웨이퍼(30)의 전면(1)에 평행하게 선택적으로 배치되는 수평 벽(31b)으로 구성되고, 상기 두 벽들(31a 및 31b)은 서로 교차하는 방식으로 루팅이 수행된다.
바람직하게 스텝(31)의 폭(l)은 상기 4개의 구현예들 중 하나에서 웨이퍼(30)의 주변부 구역의 폭 이상으로 선택된다(즉 구현예 1에 따른 챔퍼, 구현예 2에 따른 링, 및 구현예 3 및 4에 따른 스텝). 예컨대, 폭(l)은 수 밀리미터일 수 있다.
그로부터 제거되는 물질의 깊이는 이어서 수행되는 주입 깊이 이상인 방식으 로 루팅이 수행된다(도 3C에 도시됨). 따라서 루팅 깊이(h)는 약 1000 Å 및 수백 ㎛ 사이의 범위로 선택될 수 있다. 상기 스텝의 두께는 제거된 두께(일반적으로 1000 내지 2000 Å)보다 커야 하는데, 이는 물론 웨이퍼의 두께(수백 ㎛)에 의해 설정된 제한 내에서, 분리된 필름의 및 재생 공정 동안에 제거된 물질의 하나 이상의 두께(수 ㎛)에 대응하기 위해서이다.
따라서, 웨이퍼(30)가 실질적으로 원형이라면, 루팅 이후에 얻어지는 할로우 부피는 웨이퍼(30)의 직경과 동일한 외부 직경, 상기 수직 벽(31a) 바로 위로 연장되는 내부 직경 및 h와 동일한 높이를 갖는 환상형 실린더이다.
본 루팅에 이용되는 기술들은 그 내용이 참고로서 본 명세서에 통합되는 US 2004/0121557에 개시되어 있는 것들과 실질적으로 동일하다. 상기 기술들은 특히 웨이퍼(30)의 주변부 구역의 기계적인 가공 또는 화학적인 에칭을 포함할 수 있다.
도 3B를 참조하면, 본 발명에 따른 두 번째 단계는 이어서 수행될 주입(도 3C에 도시됨)시에 하부(38)를 보호하기에 충분히 두꺼운 물질로 스텝(31) 상에(및 보다 상세하게 상기 스텝의 수평 벽(31b) 상에 및 또한 벽(31a) 상에) 보호층(36)을 형성하는 것이다. 또한, 보호층은 수직 벽(31a) 상에 제공되어 상기 벽(31a)에 완전하게 평행하지 않은 이온 빔에 노출되는 것으로부터 그것을 보호할 수 있다. 상기 "경사진" 주입 공정은 때때로 비정질의 보호층 없이 결정 물질이 주입되는 경우에도 또한 수행되어, 채널링 현상을 방지할 수 있다.
상기 보호층(36)은 상기 기능을 수행할 수 있는 임의 유형의 물질로부터 제 조될 수 있다. 따라서, 비정질 상태의 물질, 예컨대 실리콘 옥사이드(SiO2), 실리콘 니트라이드(Si3N4), PSG(phosphosilicate glass) 또는 BPSG(borophosphosilicate glass)가 선택될 수 있다. 상기 보호층의 두께는 주입 이온에 대한 충분한 차단력을 보이도록 상기 선택된 물질에 따라 선택된다.
상기 보호층을 제조하는 일반적인 방법은 도 4A 및 도 4B에 도시되어 있고 다음 단계들을 포함한다:
- 웨이퍼(30) 상에 보호 물질로 제조된 층(36')을 형성하는 단계(도 4A); 및
- 스텝(31) 상에 존재하지 않는 층(36')의 부분을 선택적으로 제거하여, 스텝(31) 상에 두께(eh3)의 보호층(36)만을 유지하는 단계.
도 4A를 참조하면, 상기 첫 번째 단계는 웨이퍼(30) 상에 보호 물질 층(36')을 형성하고, 상기 층(36')은 웨이퍼(30)의 전면(1) 상에서 평균 두께(eh1)를 갖고, 스텝(31)의 수직 벽(31a) 상에서 평균 두께(ev)를 갖는다.
상기 층들은 물질 증착 및/또는 열적 산화 방법에 의해 형성될 수 있다.
상기 층(36')을 증착하는데 사용되는 기술들은 LPCVD(Low-Pressure Chemical Vapor Deposition), PECVD(Plasma-Enhanced Chemical Vapor Deposition)이거나 CVD(Chemical Vapor Deposition) 유형의 다른 기술들일 수 있다.
상기 층(36')이 SiO2로 제조되는 경우, LPCVD에서 또는 PECVD에서, 선택적으로 산소 및/또는 오존과 결합되어, 실리콘을 함유하는 표면에 인가되어, 또는 실란 및 O2(또한 HTO라고도 함)를 이용하여, 그것은 SiO2 증착에 의해 증착될 수 있거나 그것은 테트라에톡시실란(TEOS)의 방법에 의해 형성될 수 있다.
선택적으로, SiO2 층(36')에 인과 같은 도펀트(dopants)가 첨가되어 PSG 층(36')을 형성하거나, 붕소와 인이 첨가되어 BPSG 층(36')을 형성할 수 있다.
상기 보호층(36')이 Si3N4 또는 SixNyHz로 제조되는 경우, 그것은 SiCl2H2 및 NH3(LPCVD에서) 또는 SiH4 및 NH3(PECVD에서)를 이용하여 증착될 수 있다.
일반적으로 LPCVD 기술을 이용하면 전체 노출 표면에 걸쳐 실질적으로 일정한 두께를 갖는 층(36')을 형성할 수 있다(즉, eh1, eh2 및 ev는 대략적으로 동일하다). 따라서, 상기 층은 웨이퍼(30)의 전면(1), 후면(2) 및 스텝(31) 상에 실질적으로 균일하게 형성될 것이다.
일반적으로 PECVD 기술을 이용하면 실질적으로 일정한 두께를 갖지 않는 층(36')을 형성할 것이고, 상기 증착은 직접적으로 노출된 면(전면(1), 후면(2) 및 스텝(31)의 수평 벽(31b)) 상에서 주로 발생하고 측벽(스텝(31)의 수직 벽(31a)) 상에서는 낮은 정도로 발생한다.
상기 층(36')이 웨이퍼(36)의 노출된 표면의 열적 산화에 의해 형성되는 경우, 이것은 실리콘 또는 다른 용이하게 산화가능한 물질을 포함해야 한다. 산화는 전면(1), 후면(2) 및 측벽 상에 상이한 산화된 두께를 갖는 층(36')을 형성할 수 있고, 상기 산화 속도는 산화될 표면 상의 결정 격자 방향에 의존할 것이다.
마지막으로 상기 층(36')은 수지 또는 폴리머의 코팅을 포함할 수 있거나, 그것은 그로부터 완전하게 형성될 수 있다.
따라서, 전체 층(36')은 열적 산화에 의해서, 물질 증착에 의해서 또는 산화에 이은 물질 증착에 의해서 형성될 수 있다. 마지막 경우에 있어서, 증착 이전의 박막 산화는 사실상 웨이퍼(30)와의 인터페이스의 품질을 개선하기 위한 목적으로 파악될 수 있고, 이후 그것은 패시베이션 층을 형성할 수 있거나, 증착된 층의 선택적인 에칭에 의한 제거 동안에 차단 층을 형성하기 위한 목적으로 파악될 수 있다.
어떤 경우에 있어서도, 그의 보호 역할을 수행하기 위하여, 상기 층(36')의 형성으로부터 최종적으로 형성된, 스텝(31) 상의 보호층(36)의 두께는 의도된 에너지 및 양에 대해 물질로의 이온 최대 침투보다 더 커야 한다. Rp + 5ΔRp (Rp는 주입의 가우스 분포의 피크와 연관된 깊이이고 ΔRp는 상기 분포의 표준 편차이다 - 도 5 참조) 이상의 두께를 갖는 보호층(36)은 그의 보호 기능을 수행하기에 충분하다는 점이 고려될 수 있다. 이는 상기 두께가 충분히 보호하고 있는 보호층(36)의 형성에 대해 충분하다고 본 출원인이 추정했기 때문이다.
상기 층(36')의 두께를 조정함으로써, 증착될 물질을 최소화하고, 따라서 공정 비용을 최소화하는 것이 가능하다.
선택적으로, 도 4B에 도시된 것처럼, 스텝(31) 상에 두께(eh3)의 보호층만을 유지하도록, 전면(1) 상에 존재하고 스텝(31) 상에 위치하지 않는 층(36')의 해당 부분을 제거하기 위하여 제거 단계가 제공될 수 있다.
따라서, (전면(1)에서) 제거될 필름은 노출되고 스텝(31)은 이후의 주입으로부터 보호된다.
상기 목적을 위하여, 및 첫 번째 기술을 이용하여, 웨이퍼(30)의 전면(1)은 등방성으로 또는 이방성으로 에칭될 수 있다. 예컨대, 플라즈마 RIE(Reactive Ion Etching) 이방성 에칭 기술이 사용될 수 있고, 이는 바람직한 기술이다. 상기 층(36')이 (예컨대 LPCVD 기술에 의해) 두께 eh1 > 1로 균일하게 증착되는 경우에 있어서 이방성 에칭이 특히 적합하다. 스텝의 폭(l)은 1 mm 차수(일반적으로 0.5 mm 내지 3 mm)이기 때문에, 따라서 eh1은 물질에 대한 이온의 최대 침투 깊이보다 실질적으로 큰 것이 바람직하다. 일반적으로 이후 eh1 및 1.3eh1 사이의 두께(안전 마진)의 제거는 스텝(31) 상의 보호층(36)이 보존됨을 의미한다.
스텝(31) 상에 위치하지 않는 층(36')의 해당 부분을 제거하는데 사용되는 기술들은 적어도 부분적으로, 전면(1) 상에서 및 선택적으로 후면(2) 상에서, SiO2가 하부 실리콘 표면에 비해 보다 빨리 제거되는 연마(polishing)와 같은 선택적 연마를 또한 포함할 수 있다.
다른 방식으로, 물질의 제거를 요구하지 않는 보호층(36)의 형성 기술이 또한 이용될 수 있다. 따라서, 예컨대, 관련된 물질들의 성질이 허용한다면, 웨이퍼(30)의 단순 산화는 (제거될 필름의) 전면(1)을 산화시키지 않고 스텝(31)이 선택적으로 산화되도록 할 수 있다. 이는 예컨대 웨이퍼(30)가 Si 기판(스스로 산화 함) 상에 Ge 층(산화하지 않거나, 그의 산화물은 안정하지 않음)으로부터 형성된 하이브리드 기판으로 구성되고, 상기 스텝(31)은 Si로 제조되고 전면(1)은 Ge로 제조되는 경우이다.
실시예 1: 보호층(36)의 형성:
- 얇은 SiO2 층의 LPCVD 증착;
- 전면(1)에 존재하는 보호 물질을 제거하기 위하여, RIE 에칭과 같은, 이방성 에칭.
실시예 2: 보호층(36)의 형성:
- 선택적으로 박막 열 산화가 선행하는, SiO2 또는 Si3N4의 PECVD 증착; Rp + 5*ΔRp (상기 참조) 이상의 두께가 선택될 수 있다. 따라서, 상기 층(36')의 두께를 조정함으로써 증착될 물질의 양을 최소화할 수 있고, 따라서 공정 비용을 최소화할 수 있다; 및
- 하부 물질 상의 SiO2 또는 Si3N4 층을 선택적으로 제거하기 위하여 적어도 전면(1) 상의 CMP(Chemical-Mechanical Planarization) 연마.
실시예 3: 보호층(36)의 형성:
- 웨이퍼(30)의 열 산화; 및
- 하부 물질 상의 SiO2 및 Si3N4 층을 선택적으로 제거하기 위하여 적어도 전면(1) 상의 CMP 연마.
실시예 4: 보호층(36)의 형성:
- PSG 또는 BPSG 형성을 동반하는 오염물로부터 웨이퍼(30)를 보호하기 위하여, 약 5 내지 약 50 나노미터 두께의 적어도 박막 Si3N4 또는 SiO2+Si3N4 층의 우선적 형성;
- PSG 또는 BPSG의 증착;
- PSG 또는 BPSG 플로우를 생성하기 위하여, 약 850℃ 내지 약 1100℃의 열적 어닐링(annealing). 따라서 스텝(31) 상의 유효 두께(eh3)는 증가하고, 어닐링 온도 상에서 및 P의 농도 및 선택적으로 B의 농도 상에서, 전면(1) 상의 물질의 두께(eh1)로, 스텝 상에 초기에 형성된, 두게(eh2 및 ev)에 의존한다; 및
- 하부 물질 상에서 SiO2 또는 Si3N4 층을 선택적으로 제거하기 위하여 적어도 전면(1) 상의 CMP 연마.
모든 경우에 있어서, 상기 층(36')의 형성 및 제거 단계는 스텝(31) 상의 나머지 보호층(36)의 두께(eh3)는 문제의 물질이 필름 제거를 준비하는데 사용된 유형의 원자종으로 주입되는 것으로부터 웨이퍼(30)의 하부 주변부 구역(38)을 보호하기에 충분히 직선인 방식으로 수행된다.
따라서, 20 KeV 내지 210 KeV의 주입 에너지 및 1×1016 at/㎠ 내지 1×1017 at/㎠의 원자종(수소 및/또는 헬륨) 양에 대하여, 약 2 마이크론 초과의 두께(eh3) 를 갖는 SiO2 보호층(36)은 충분한 보호를 제공할 수 있다.
마지막으로, 도 3B를 참조하면, 웨이퍼(30)는 스텝(31)을 구비하는 전면부(310) 및 루팅되지 않은 부분에 대응하는 후면부(320)를 포함한다. 상기 후면부(320)의 주변부(38)는 스텝(31)의 수평 벽(31a) 너머에 존재하는 부분으로 결정된다.
따라서 웨이퍼(30)의 주변부(38)는 웨이퍼(30)의 전면(1)을 통한 임의의 원자종의 주입으로부터 보호층(36)에 의해 보호된다. 따라서, 종래 기술들에서와는 달리, 웨이퍼(30)의 하부(320)는 이온 주입에 기인한 임의의 취약화로부터 보호된다.
도 3C를 참조하면, 원자 주입 단계는 웨이퍼(30)의 전면(1)을 통해 수행되어 바람직하게 스텝(31)의 높이(h) 이하로 결정되는, 깊이(e)에서 주입 구역(32)을 생성한다.
사용되는 원자종은 헬륨 및/또는 수소 및/또는 다른 유형의 이온화된 원자종일 수 있고, 1×1016 at/㎠ 내지 약 1×1017 at/㎠의 양을 가질 수 있다.
일반적으로 주입 에너지는 20 KeV 내지 210 KeV이다.
선택적으로, 보호층(36)을 (바람직하게 선택적으로) 제거하는 단계가 수행된다. 기계적인 제거 공정은 결합의 및 형성될 구조의 품질에 손상을 주는 미립자 오염을 야기할 수 있기 때문에, 에칭에 의해 이를 제거하는 것이 바람직하다. 예컨대, SiO2 보호층(36)을 선택적으로 에칭하는데 HF가 사용될 수 있다.
다음으로 제거될 필름(35)은 주입 구역(32)에 의해 및 웨이퍼(30)의 전면(1)에 의해 경계 지어진다.
따라서 주입 구역(32)은 필름(35) 및 웨이퍼(30)의 하부 사이의 결합이 다른 부분보다 약한 취약 구역을 구성한다.
도 3D는 수신 기판(40)이 웨이퍼(30)에 그의 전면(1) 상에서 결합하는 단계를 도시한다.
결합 단계 이전에 결합 될 일면 또는 양면을 준비하여 상기 면들을 보다 친수성으로 만들고 상기 결합에 대한 보다 양호한 품질로 만드는 것이 바람직하다. 예컨대, RCA 세정, 또는 플라즈마 활성화, 또는 염산에 기초한 화학 세정, 화학-기계적 평탄화, 연마 등을 수행하는 것이 가능할 것이다.
선택적으로, 및 주입 이전에, 결합의 품질을 향상시키기 위하여 결합될 일면 또는 양면 상에 결합층이 형성된다. 선택적으로, 상기 결합층 또는 상기 결합층들은 절연 물질로 제조되어 제거된 필름(35)은 수신 기판(40)으로부터 전기적으로 격리된다. 따라서 SiO2 또는 Si3N4 결합층이 사용될 수 있다.
변형으로서, 웨이퍼(30) 상의 결합층은 적어도 한 부분의 보호 물질(36')을 웨이퍼(30)의 전면(1) 상에 증착함으로써, 보호층(36)으로부터 형성되었을 수 있다(도 4A 참조).
선택적으로 결합 이후에 결합력을 증가하는데 적절한 열 처리가, 예컨대 수시간 동안 약 200℃ 내지 약 350℃의 온도에서, 수행될 수 있다.
첫 번째 구현예에 있어서, 상기 수신 기판(40)은 웨이퍼(30)의 전면(1)보다 큰 영역을 갖는 결합 영역을 구비한다. 제거될 필름(35)은 이송될 수신 기판(40)보다 좁은 영역을 갖는다.
두 번째 구현예에 있어서, 수신 기판(40)은 그의 면적이 웨이퍼(30)의 전면(1)의 면적과 실질적으로 동일한 결합 표면을 가져 수신 기판(40)과 제거될 필름(35)의 조합은 가시적인 주변부 스텝을 갖지 않는다. 이를 위하여, 특히 결합 이전에 수신 기판(40) 상에 적절한 루팅 공정을 수행하는 것이 가능하거나, 수신 기판(40)보다 약간 큰 출발 웨이퍼(30)를 선택하고 결국 전면(1)이 수신 기판(40)의 말단과 실질적으로 동일한 면적을 갖는 방식으로 적절한 루팅을 수행할 수 있다. 두 번째 구현예는 루팅에 의해 야기되는 자유 공간에 대응하는 최종 산물 상의 임의의 제외 구역(비이송 구역)을 제거하거나 최소화하는 것을 가능하게 하기 때문에, 두 번째 구현예가 바람직할 수 있고, 상기 제외 구역은 루팅 이후에 웨이퍼(30)가 수신 기판(40)의 크기와 다른 크기를 갖는다면 생성될 것이다.
이후 열적 및/또는 기계적 에너지와 같은 에너지의 공급은 주입 구역(32) 내의 결합이 파괴되도록 하고 따라서 필름(35)이 웨이퍼(30)로부터 수신 기판(40) 상으로 이송될 수 있게 하고, 따라서 도 3E에 도시된 구조(50)를 제조한다.
분리된 필름(35)은 반도체 물질로 제조된다면 및 절연 물질로 제조된 결합층이 웨이퍼(30) 및 수신 기판(40) 사이에 제공된다면, 상기 얻어진 구조(50)는 반도체-상(on)-절연체 구조이다.
이후 필름(35)의 분리된 표면으로부터 임의의 거칠기를 제거하기 위하여 및 상기 표면을 고품질로 만들기 위하여, 선택적인 마감 단계가 제공될 수 있다.
도 3F를 참조하면, 제거 이후의 필름(30')은 필름(35)으로부터 절단된 전면부(310') 및 스텝(31) 상에서 보호층(36)의 존재 때문에 완전히 보존된 후면부(320)를 포함한다.
이후 상기 보호층(36)은 이전에 제거되지 않았다면, 예컨대, 에칭, 선택적으로 선택적 에칭에 의해 제거될 수 있다.
이후 상기 웨이퍼(30')는 선택적으로 재생되어, 새로운 필름 제거를 위한 도너 웨이퍼로서 다시 한번 사용될 수 있다.
이를 위하여, 바람직하게 전면(1')은 처리되어 다른 수신 기판에 대한 양호한 결합을 보장하기 위한 충분한 품질의 결합 표면이 될 수 있다.
상기 처리가 화학종의 사용을 포함한다면, 상기 보호층(36)은 임의의 화학적 공격으로부터 웨이퍼(30)의 후면부(320), 및 특히 스텝(31)(수직 벽(31a) 및 수평 벽(31b))을 보호하는 것을 담당할 수 있다. 따라서 상기 보호층(36)의 물질은 상기 목적을 위하여 선택될 수 있다. 따라서 에칭 이전에, 이것이 아직 수행되지 않았다면, 보호층(36)을 제조하기 위한 처리를 하여야 한다.
다음으로 웨이퍼(30)의 전면부(310')는 다음의 필름 제거의 목적을 위하여 새로이 주입된 원자종을 수신하도록 처리된 그의 전면(1') 상에 에피택셜 성장에 의하여 후막화 될 수 있다.
따라서 에피택시가 스텝(31) 상이 아니라 웨이퍼(30')의 전면(1') 상에서만 발생하도록 비정질 물질로 제조된 보호층(36)을 선택하는 것이 바람직하다. 따라 서, 이 경우에 있어서, 상기 보호층(36)은 임의의 증착으로부터 스텝(31)을 보호하는 기능을 또한 수행한다.
첫 번째 구현예에 있어서, 보호층(36')이 이미 형성되었다면 다음의 제거를 준비하기 위한 주입은 전면(1')의 처리 직후에 수행되거나, 만약 그렇지 않다면, 보호층(36)의 형성 직후에 수행된다.
첫 번째 특정 경우에 있어서, 새로운 주입은 스텝(31)의 높이(h')보다 큰 깊이에 위치한다. 따라서, 제거 이후에, 종래기술로부터 알려진 것에 따른 링(특히 도 1C 참조)이 다시 얻어지지만, 이 경우에 있어서 웨이퍼(30)의 후면부(320)가 손상되지 않았다는 점에서 차이가 있다.
다른 특정 경우에 있어서, 주입 깊이는 스텝(31)의 높이(h')보다 작고 다음으로 제거는 도 3B 내지 도 3F와 관련된 본 발명에 따른 제거와 실질적으로 일치한다. 본 특정 경우에 있어서, 웨이퍼(30)의 후면부(320)를 침식하지 않고, 웨이퍼(30)의 전면부(310)로부터 2개의 필름을 분리하는 방법이 존재하는 깊이 아래로 루팅되도록 준비될 것이다.
두 번째 구현예에 있어서, 다음의 원자 주입이 다음의 스텝(31) 높이 이하의 깊이로 일어나도록 스텝의 높이(h')를 증가시키도록 추가적인 루팅 공정이 수행된다. 다음으로 도 3A 내지 도 3F와 관련하여 상기에서 설명된 제거를 위한 웨이퍼(30)를 제조하는 방법은 본 마지막 제거 공정의 나머지에 적용된다.
도 6 및 도 7은 본 발명에 따라 보호된 주변부 스텝(31)을 구비하는 동일한 웨이퍼(30)로부터 필름이 연속적으로 제거되는 특정 경우를 도시한다.
도 6을 참조하면, 웨이퍼(30) 내의 스텝(31)의 높이는 각 제거 사이에 루팅을 할 필요없이, 웨이퍼(30)의 전면부(310)가 그로부터 하나 이상의 필름을 연속적으로 제거하기에 충분히 두껍도록 높을 수 있다.
상기 스텝(31)의 첫 번째 구현예에 있어서, 루팅 공정은 상기에서 언급한 바에 따라 적절한 깊이로 적절한 폭으로 수행된다.
웨이퍼(30)의 분리면은 각 제거 사이에 간단하게 재생된다.
상기 구조는 도너 웨이퍼(30)를 여전히 보호하면서도, 다수의 연속적 필름들이 신속하고 단순하게 제거되는 가능성을 제공하기 때문에, 특히 효율적이다.
더욱이, 상기 보호층(6)은 웨이퍼(30)의 후면부(320)의 보호를 보장하고, 특히 다르게 처리될 다음의 원자 주입으로부터 하부(38)를 보호한다. 따라서, 상기 보호층(36)이 존재하지 않았다면, 입자들이 분리되고 전면부(310), 리프팅오프된 필름(50) 및 수신 기판(40)을 오염시키는 정도까지, 필름들이 점진적으로 제거되기 때문에 하부(38)는 점점 부서지기 쉬워진다.
따라서, 예컨대 웨이퍼(30)의 후면부(320)가 실리콘 지지 기판 이어서 소정 표면 상에 (0 내지 1의) 농도 x에 도달할 때까지 두께 상으로 점진적으로 증가하는 게르마늄 농도를 갖는 SiGe로 제조된 버퍼 구조로 구성될 수 있다. 이 경우에 있어서 예컨대 상기 전면부(310)는 에피택셜 성장된 Si1 - xGex 물질로 제조될 수 있고, 그의 농도 x는 하부 버퍼층의 표면을 구성하는 물질의 그것과 실질적으로 동일하다.
도 6의 스텝(31)의 두 번째 구현예에 있어서, 전면부(310)는 후면부(320)에 결합했고, 상기 전면부(310)는 후면부(320)보다 더 작은 면적을 가져, 결합 이후에, 상기 스텝(31)은 추가적인 루팅 공정을 수행하는 것이 절대적으로 필요로하지 않는 것으로 보인다. 이후 상기 예비-존재 스텝(31)의 높이는 이송된 필름 높이의 반 정도이다(예컨대, 약 200Å의 결정층 및 약 1500Å의 결합층의 경우 1700Å). 따라서 전면부(310)는 필름 이송 기술, 예컨대 스마트-컷®(Smart-Cut®)을 이용하여 초기 도너 웨이퍼로부터 제거될 수 있다.
다시 상기 스텝(31)의 두 번째 구현예에 있어서, 결합 단계는 결합될 일면 또는 양면 상에 절연 물질로 제조된 결합층의 형성을 포함할 수 있다. 다음으로 제조된 웨이퍼(30)는 SiGeOI 유형(예컨대 완화(relaxed) SiGe로 제조된 전면부(310)의 결합에 의함)의 웨이퍼(30)와 같은 반도체-상(on)-절연체 유형일 수 있고, 이는 참조를 위하여 본 명세서에 통합되는 FR 02/08600에 기재된 기술의 예를 참조할 수 있다. 특히, 상기 웨이퍼(30)는 산화물/산화물 결합에 의해 제조될 수 있고, 즉 예컨대 약 1500Å 두께의 산화물 결합층은 전면부(310)(완화 SiGe 층) 상에 형성될 것이고, 예컨대 약 1500Å 두께의 산화물 결합층은 후면부(320)(예컨대 벌크 Si로 제조됨) 상에 형성될 것이다.
후면부(320)에 형성된 결합층은 스텝(31)의 수평 면(31a) 상에서 보호층(36)으로 또한 작용할 수 있다.
선택적인 열 처리 이후에, 이송된 필름의 결정 품질을 개선할 목적으로, 상 기 전면부(310)는 약 2 마이크론까지 후막화 될 수 있다. 상기 증착 이후에, 도 6에 도시된 웨이퍼(30)는 그것에 의하여 얻어진다(특정 루팅 공정을 수행하지 않음).
선택적으로, 스텝(31) 상에 샤프한 윤곽선을 생성하기 위하여 (예컨대 약 1 mm 내지 약 3 mm로) 측면 거리 상으로, 루팅이 수행될 수 있다. 이후 본 발명에 따른 보호층(36)이 형성된다.
도 7은 각 제거 사이에 루팅할 필요 없이, 전면부(310)가 본 발명에 따른 제거에 의해 다수의 필름들을 제공할 수 있는 높이로 루팅된 웨이퍼(30)를 도시한다.
전면부(310)는 일차 물질 층들(34a, 34b, 34c, 34d, 34e) 및 이차 물질 층들(39a, 39b, 39c, 39d, 39e)을 교대로 포함하는 복합 구조이고, 이들은 루팅 이전에 웨이퍼의 후면부(320)로부터 출발하는 에피택시에 의해 초기에 형성된다. 따라서, SiGe 층들(34a, 34b, 34c, 34d, 34e)의 연속 및 탄성적으로 변형된(elastically strained) 물질 Si1 - yGey 층들(39a, 39b, 39c, 39d, 39e)의 연속으로 이루어진 전면부(310)를 갖는 것이 가능하고, 상기에서 x는 y와 상이하고, x 및 y는 각각 0 내지 1이고, 상기 층들은 SiGe 버퍼층(37b) 및 벌크 Si 지지 기판(37a)을 포함하는 후면부(320)로부터 에피택셜 성장된다.
따라서 다음의 제거를 준비하기 위한 다음의 주입들 중 하나는 Si1 - xGex 층(34e) 내부에서 수행되어 하부의 변형된 Si1 - yGey 층(39e)으로, 수신 기판(40) 상으로 이송을 준비하게 할 수 있다.
따라서 수신 기판 및 상기 분리된 필름들을 포함하는 구조를 처리하여 Si1-xGex 층의 부분만을 보호하고, 변형된 Si1 - xGex/Si1 - yGey-상(on)-절연체 구조를 얻는 것이 가능할 것이다.
다른 방법으로서, 전체의 Si1 - xGex 나머지는 제거되어 결국 변형된 Si1 -yGey-상(on)-절연체 구조를 얻는다. 이를 위하여, 상기 두 물질들 사이의 선택적인 에칭이 수행될 수 있다.
나머지 웨이퍼(30)에 관하여, 연마 또는 화학적 에칭 공정에 의하여, 제거 표면은 재생되어 원자종이 주입되는 층(34e)의 적어도 일부를 보호할 수 있다.
다른 방법으로서, 층(34e)의 전체 나머지는 Si1 - xGex 및 하부 Si1 -yGey(층(39d)) 사이의 선택적인 에칭을 수행함으로써 제거된다.
또한, 상기 보호층(36)은 상기 화학적 공격으로부터 플레이트(30)의 후면부(320), 및 특히 스텝(31)(수직 벽(31a) 및 수평 벽(31b))을 보호할 수 있음에 주의할 필요가 있다. 상기 차단층을 제조하기에 적합한 물질이 특히 선택될 수 있다.
도 7에 도시된 제안된 방법에 따른 하나의 특정 경우에 있어서, y는 0과 동일하도록 선택되어 변형된 Si1 - yGey 층들(층(39a, 39b, 39c, 39d, 39e))은 변형가능하게 변형된 Si로 제조된다.
보다 일반적으로, 본 발명은 단지 상기에서 설명한 실시예들로만 제한되지 않고 - 특히, 웨이퍼(30)는 스텝(31) 상에 형성된 보호층(36)에 의해 반드시 보호되지는 않는다 - 주입으로부터 스텝(31)을 보호할 수 있는 임의의 유형의 보호로 확장된다.
따라서, 보호의 첫 번째 대안 방법에 있어서, 마스크가 주입 동안에 스텝(31) 상에 제공될 수 있다. 따라서 상기 마스크는 웨이퍼(30)의 전면(1) 아래의 취약 구역(32)을 형성하도록 의도되는 이온 통과만을 허용하고 이온이 스텝(31)에 도달하는 것을 방지할 수 있도록 설계될 수 있다. 상기 마스크는 주입기(implanter)에 위치한 레벨이거나 웨이퍼(30) 레벨이거나, 중간 레벨에 있을 수 있다.
스텝(31)을 보호하는 두 번째 대안 방법에 있어서, 및 이온 빔으로 하여금 소정 경로를 따라 하나 이상의 웨이퍼(30)를 스캔하게 하는 주입 시스템이 사용되는 문맥 내에서, 상기 소정 경로는 상기 이온이 각 웨이퍼(30)의 전면(1)에만 도달하고 스텝(31)에는 도달하지 않도록 결정된다. 따라서 상기 이온 빔 및/또는 웨이퍼(30)의 이동 지지체를 제어하기 위한 적절한 수단은 각 웨이퍼(30) 상의 이온 경로를 미리 정의할 수 있다. 따라서, 상기 스캐닝은, 예컨대 자동화 컴퓨터 프로그램을 이용하여 상기 경로를 미리 결정함으로써 장동적으로 제어될 수 있다.
물론, 당업자는 본 발명이 SiGe 및 변형된 Si의 경우에만 한정되지 않고, 본 발명에 따른 제거 또는 원자 주입이 수행될 수 있는 임의의 결정 또는 비결정 물질에 적용될 수 있음을 이해할 수 있을 것이다. 특히, 결정 물질이 II.VI 또는 III.V 합금 및/또는 도핑된 물질 및/또는 약 5% 내지 약 50% 범위의 농도를 갖는 탄소를 포함하는 물질의 부류에 속하도록 선택될 수 있다.

Claims (40)

  1. 초기 웨이퍼의 면들 중 하나를 통해 원자종을 주입하는 단계를 포함하는, 초기 웨이퍼로부터 출발하여 전자공학, 광학 또는 광전자학에 이용하기 위한 필름을 제조하는 방법으로서,
    (a) 스텝에서의 웨이퍼의 평균 두께가 나머지 웨이퍼의 평균 두께보다 얇도록, 상기 웨이퍼의 주변부 둘레에 소정 높이의 스텝을 형성하는 단계;
    (b) 원자종의 주입으로부터 상기 스텝을 보호하는 단계; 및
    (c) 상기 스텝을 구비한 웨이퍼의 면을 통해 원자종을 주입하여 소정 주입 깊이로 주입 구역을 형성하는 단계를 포함하고,
    상기 필름의 한 측면은 상기 웨이퍼의 상기 주입된 면으로 결정되고 다른 측면은 상기 주입된 구역으로 결정되는 것을 특징으로 하는 필름 제조 방법.
  2. 제 1항에 있어서,
    상기 (a) 단계는 필름을 기판에 결합시켜 상기 초기 웨이퍼를 형성하는 단계를 포함하고, 상기 필름은 상기 기판보다 작은 영역을 구비함으로써 상기 필름과 기판이 결합되면 상기 스텝은 적어도 부분적으로 필름과 기판 사이의 영역 차이에 의해 결정되는 필름 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 (a) 단계는 상기 웨이퍼의 주변부 표면으로부터 소정의 제거 깊이로 물질을 제거하여 상기 스텝을 형성하는 단계를 포함하는 필름 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 (a) 단계는 상기 스텝을 후막화 하는 단계를 포함하는 필름 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 주입 깊이는 상기 스텝 높이 이하인 필름 제조 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 웨이퍼는 이전에 필름 제거 공정을 거쳤고, 따라서 상기 웨이퍼는 주변부 구역 상에 링(ring)을 구비하고, 상기 (a) 단계는 상기 링의 예비 제거 단계를 포함하는 필름 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 스텝의 높이는 약 1 마이크론 이상으로 선택되는 필름 제조 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 (b) 단계는 적어도 상기 스텝 상으로 연장되는 보호층을 형성함으로써 수행되는 필름 제조 방법.
  9. 제 8항에 있어서,
    상기 보호층은 (b) 단계 동안에 상기 스텝 상에 위치하지 않는 일부의 웨이퍼 상에 형성되는 필름 제조 방법.
  10. 제 9항에 있어서,
    상기 (b) 단계는 형성된 보호층의 두께가 주입의 가우스 분포의 피크와 연관된 상기 주입 깊이, 및 상기 분포의 표준 편차의 약 5배에 대응하는 깊이의 합과 평균해서 실질적으로 동일하거나 그 이상인 방식으로 수행되는 필름 제조 방법.
  11. 제 9항 또는 제 10항에 있어서,
    상기 스텝 상에 위치하지 않는 일부의 보호층을 제거하는 단계를 더 포함하는 필름 제조 방법.
  12. 제 11항에 있어서,
    상기 제거 단계는 이방성 에칭(anisotropic etching)에 의해 수행되는 필름 제조 방법.
  13. 제 11항에 있어서,
    상기 제거는 웨이퍼 연마에 의해 수행되는 필름 제조 방법.
  14. 제 8항 내지 제 13항 중 어느 한 항에 있어서,
    (c) 단계 이후에 상기 보호층을 제거하는 단계를 더 포함하는 필름 제조 방법.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    (b) 단계는 상기 보호층이 비정질 물질(amorphous material)로 제조된 층인 방식으로 수행되는 필름 제조 방법.
  16. 제 15항에 있어서,
    상기 보호층은 실리콘 옥사이드, 실리콘 니트라이드, PSG 또는 BPSG를 포함하는 필름 제조 방법.
  17. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    (b) 단계는 (c) 단계 동안에 상기 주입 동안에 상기 스텝을 마스킹함으로써 수행되는 필름 제조 방법.
  18. 제 1항 내지 제 17항 중 어느 한 항에 있어서,
    (c) 단계는 상기 주입된 구역이 취약 구역인 방식으로 수행되고, 다음 단계들을 더 포함하는 필름 제조 방법:
    - 수신 기판(receiving substrate)을 상기 웨이퍼의 주입 면에 결합시키는 단계; 및
    - 에너지를 인가하여 상기 취약 구역 내의 웨이퍼로부터 필름을 분리하는 단계.
  19. 제 17항 또는 제 18항에 있어서,
    상기 수신 기판은 결합 이전에 (a) 단계에서와 유사한 물질 제거 과정을 거쳐, 웨이퍼의 결합 면과 실질적으로 동일한 결합 면을 갖는 필름 제조 방법.
  20. 제 18항 또는 제 19항에 있어서,
    분리 이후에, (b) 단계 및 (c) 단계를 다시 수행하는 필름 제조 방법.
  21. 제 18항 또는 제 19항에 있어서,
    상기 초기 스텝 높이 및 상기 주입 깊이는, 상기 필름의 분리 이후에, 분리 표면을 통해 상기 스텝의 평균 높이 이하의 이차 주입 깊이로 원자종을 주입함으로써 이차 필름을 형성하는 방식으로 선택되는 필름 제조 방법.
  22. 제 18항 또는 제 19항에 있어서,
    다음의 연속 단계들을 1회 이상 더 포함하는 필름 제조 방법:
    - 이전의 필름이 분리된 표면을 통해 원자종을 주입하여 상기 분리 표면 아 래에 신규 층을 한정하는 취약 구역을 형성하는 단계;
    - 수신 기판을 상기 웨이퍼의 주입 면에 결합하는 단계; 및
    - 에너지를 주입하여 상기 취약 구역 내의 웨이퍼로부터 필름을 분리하는 단계.
  23. 제 22항에 있어서,
    상기 초기 스텝 높이 및 연속 주입들의 깊이들은 연속적으로 분리된 필름들 중 마지막으로부터 분리된 이후에, 상기 스텝의 레벨로 취해진 상기 웨이퍼의 평균 두께는 상기 마지막 분리 표면의 레벨로 취해진 웨이퍼의 평균 두께 이하인 방식으로 선택되는 필름 제조 방법.
  24. 제 23항에 있어서,
    상기 초기 스텝 높이 및 연속 주입들의 깊이들은 연속적으로 분리된 필름들 중 마지막의 분리 이후에, 상기 스텝의 평균 높이 이하의 깊이로 상기 분리 표면을 통해 원자종을 주입함으로써 다른 층을 형성하는 방식으로 선택되는 필름 제조 방법.
  25. 제 22항 내지 제 24항 중 어느 한 항에 있어서,
    필름의 분리 이후에 분리 표면의 품질은, 상기 웨이퍼로부터의 추가적인 필름 제거를 위하여 수신 기판에 추가적인 결합 과정을 수행하기에 충분한 방식으로 세정 및/또는 화학 에칭 과정을 수행하는 필름 제조 방법.
  26. 제 25항에 있어서,
    (b) 단계는 상기 스텝 상에 보호층을 형성함으로써 수행되고 상기 보호층은 세정 및/또는 화학 에칭 공정 동안에 사용되는 화학 약품으로부터 상기 스텝을 또한 보호할 수 있는 필름 제조 방법.
  27. 제 26항에 있어서,
    상기 보호층이 형성된 이후에, 다음의 주입 단계 이전에 에피택셜 층(epitaxial layer)을 성장시키는 필름 제조 방법.
  28. 제 18항 내지 제 27항 중 어느 한 항에 있어서,
    상기 웨이퍼는 기판 상에 Si1 - xGex 층을 포함하고, x는 0 내지 1이고, 각 필름은 상기 Si1 - xGex 층으로부터 제거되는 필름 제조 방법.
  29. 제 18항 내지 제 27항 중 어느 한 항에 있어서,
    상기 웨이퍼는 기판 상에 Si1 - xGex 층 및 다음으로 탄성적으로 변형된(elastically strained) Si1 - yGey 층을 포함하고, x 및 y는 0 내지 1이고, y는 실 질적으로 x와 상이하고, 주입은 Si1 - xGex 층에서 발생하는 필름 제조 방법.
  30. 제 22항 내지 제 27항 중 어느 한 항에 있어서,
    상기 웨이퍼는 지지 기판 상에 복합 구조를 포함하고, 상기 복합 구조는 Si1-xGex 층 및 탄성적으로 변형된 Si1 - yGey 층의 교대 배열로부터 제조되고, x 및 y는 0 내지 1이고, y는 실질적으로 x와 상이하고, 각 주입은 Si1 - xGex 층에서 발생하는 필름 제조 방법.
  31. 제 30항에 있어서,
    하나 이상의 선택적 에칭 공정은 제거 이후에 수행되어, 적어도 나머지 Si1 -xGex 층을 제거하는 필름 제조 방법.
  32. 나머지 웨이퍼에 비해 약 1 마이크론 이상 더 작은 평균 두께를 갖는 주변부 구역을 포함하여, 웨이퍼의 주변부 둘레에 스텝을 형성하고, 전자공학, 광학 또는 광전자학에 이용하기 위한 필름을 제공하기 위한 웨이퍼로서, 상기 스텝은 보호층으로 코팅되어 원자종이 주입되는 것으로부터 상기 스텝을 보호하고 상기 웨이퍼는 매립된 주입 구역을 구비하는 것을 특징으로 하는 웨이퍼.
  33. 제 32항에 있어서,
    상기 보호층은 비정질 물질로 제조되는 웨이퍼.
  34. 제 32항 또는 제 33항에 있어서,
    상기 보호층은 실리콘 옥사이드, 실리콘 니트라이드, PSG 또는 BPSG를 포함하는 웨이퍼.
  35. 제 31항 내지 제 34항 중 어느 한 항에 있어서,
    상기 웨이퍼는 벌크 결정 물질(bulk crystalline material)로 제조되는 웨이퍼.
  36. 제 32항 내지 제 34항 중 어느 한 항에 있어서,
    주로 결정 물질로 구성된 복합 구조인 웨이퍼.
  37. 제 36항에 있어서,
    상기 웨이퍼는 지지 기판, 버퍼 구조 및 그로부터 스마트-컷®(Smart-Cut®)에 의해 필름을 분리할 수 있게 충분히 두꺼운 상부 층을 포함하는 웨이퍼.
  38. 제 37항에 있어서,
    상기 상부 층은 Si1 - xGex를 포함하는 웨이퍼.
  39. 제 38항에 있어서,
    상기 상부 층은 선택적으로 Si1 - xGex 및 Si1 - yGey를 포함하고, x는 y와 상이하고, x 및 y는 각각 0 내지 1인 웨이퍼.
  40. 제 37항 내지 제 39항 중 어느 한 항에 있어서,
    상기 스텝의 높이는 상기 상부층의 두께 이상인 웨이퍼.
KR1020087001682A 2005-07-08 2006-07-06 필름의 제조 방법 KR101015158B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0507300 2005-07-08
FR0507300A FR2888400B1 (fr) 2005-07-08 2005-07-08 Procede de prelevement de couche
US11/221,045 2005-09-06
US11/221,045 US7572714B2 (en) 2005-07-08 2005-09-06 Film taking-off method

Publications (2)

Publication Number Publication Date
KR20080022213A true KR20080022213A (ko) 2008-03-10
KR101015158B1 KR101015158B1 (ko) 2011-02-16

Family

ID=37603135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001682A KR101015158B1 (ko) 2005-07-08 2006-07-06 필름의 제조 방법

Country Status (3)

Country Link
EP (1) EP1911085B1 (ko)
KR (1) KR101015158B1 (ko)
WO (1) WO2007017763A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100118932A (ko) * 2009-04-29 2010-11-08 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 도너 기판으로부터 핸들 기판 상으로의 층 전달 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
FR2981501B1 (fr) * 2011-10-17 2016-05-13 Soitec Silicon On Insulator Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100118932A (ko) * 2009-04-29 2010-11-08 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 도너 기판으로부터 핸들 기판 상으로의 층 전달 방법

Also Published As

Publication number Publication date
EP1911085B1 (en) 2011-10-12
EP1911085A2 (en) 2008-04-16
KR101015158B1 (ko) 2011-02-16
WO2007017763A3 (en) 2007-04-19
WO2007017763A2 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4943426B2 (ja) 被膜の生成方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US8772875B2 (en) Semiconductor on glass substrate with stiffening layer
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
US6232201B1 (en) Semiconductor substrate processing method
JP6749394B2 (ja) 滑らかな半導体表面の製造方法
WO2000019499A1 (en) Method for the transfer of thin layers of monocrystalline material onto a desirable substrate
CN107667416B (zh) 制造绝缘体上半导体的方法
KR101015158B1 (ko) 필름의 제조 방법
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
US8013417B2 (en) Low cost substrates and method of forming such substrates
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
EP1542275A1 (en) A method for improving the quality of a heterostructure
EP2040285A1 (en) Method for fabricating a mixed orientation substrate
WO2020145891A1 (en) An ultra-thin integrated chip and manufacture of the same
WO2011018780A1 (en) A process for manufacturing a hybrid substrate

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 6