KR20080012996A - 탄화 규소층의 제조방법, 질화 갈륨 반도체 소자 및 규소기판 - Google Patents

탄화 규소층의 제조방법, 질화 갈륨 반도체 소자 및 규소기판 Download PDF

Info

Publication number
KR20080012996A
KR20080012996A KR1020077030345A KR20077030345A KR20080012996A KR 20080012996 A KR20080012996 A KR 20080012996A KR 1020077030345 A KR1020077030345 A KR 1020077030345A KR 20077030345 A KR20077030345 A KR 20077030345A KR 20080012996 A KR20080012996 A KR 20080012996A
Authority
KR
South Korea
Prior art keywords
silicon carbide
layer
substrate
carbide layer
silicon
Prior art date
Application number
KR1020077030345A
Other languages
English (en)
Other versions
KR100939673B1 (ko
Inventor
타카시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080012996A publication Critical patent/KR20080012996A/ko
Application granted granted Critical
Publication of KR100939673B1 publication Critical patent/KR100939673B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02614Transformation of metal, e.g. oxidation, nitridation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Abstract

규소 기판의 표면상에 탄화 규소층을 제조하는 방법에 있어서: 500℃~1050℃의 범위 내의 온도로 고진공에서 가열된 규소 기판의 표면을 전자 빔 및 탄화수소계 가스로 조사하여 상기 규소 기판 표면상에 입방형 탄화 규소층을 형성하는 단계를 포함하는 것을 특징으로 하는 탄화 규소층 제조방법.
탄화 규소층, 질화 갈륨 반도체 소자, 규소 기판

Description

탄화 규소층의 제조방법, 질화 갈륨 반도체 소자 및 규소 기판{METHOD FOR PRODUCTION OF SILICON CARBIDE LAYER, GALLIUM NITRIDE SEMICONDUCTOR DEVICE AND SILICON SUBSTRATE}
본 발명은 규소 기판의 표면상에 탄화 규소층을 제조하는 방법에 관한 것이고, 상기 탄화 규소층상에 형성된 질화 갈륨 반도체 소자 및 상기 탄화 규소층을 포함하는 규소 기판에 관한 것이다.
종래부터, 규소 기판의 표면상에 탄화 규소(SiC)를 형성하는 기술적인 방법으로서 포화 지방족 탄화수소 및 사염화규소의 동족체를 원료로서 사용하는 화학적 기상 증착(CVD: Chemical Vapor Deposition)법이 알려져 왔다. 예를 들면, 프로판(C3H8) 및 삼염화실란(SiHCl3)을 원료로서 사용하여 CVD법을 통해 Si 기판의 표면상에 SiC 막을 성장시키는 기술(예를 들면, "Silicon-based Heterodevice," Seijiro Furukawa & Yoshihito Amamiya, Maruzen Co., Ltd., 1992년 7월 30일, pp. 91~93 참조)이 알려져 왔다.
탄화 규소를 형성하는 보다 간단한 방법으로서, 종래부터 아세틸렌(C2H2) 등의 불포화 탄화수소 가스를 사용하여 규소 기판의 표면을 탄화시키는 방법이 알려 져 왔다(예를 들면, 상기 언급된 종래의 기술 분야 참조). 또한, 10-5Pa의 고진공이 유지되는 분자빔 에피택시얼(MBE: Molecular Beam Epitaxial) 장치 내에서 기판의 표면에 아세틸렌 가스를 조사하여 상기 기판의 표면을 탄화함으로써 탄화 규소 막을 형성하는 방법이 공지되어 왔다(예를 들면, "Journal of Crystal Growth," T. Ohachi et al., the Netherlands, Vol. 275(1-2), 2005, pp. e1215-e1221 참조).
그러나, 상기 규소 표면을 간단하게 탄화하기 위한 종래의 방법에서는, 상기 탄화가 규소 기판 표면상에 항상 충분하게 균일하게 행해지는 것은 아니다. 즉, 균일한 두께를 갖는 탄화 규소층이 높은 신뢰성으로 형성될 수 없다. 이것이 문제이다. 상기 규소 기판 표면의 일부 영역은 탄화 규소층으로 코팅되지 않고, 대기 환경에 노출된다. 따라서, 이와 같이 구성적으로 불균일한 층이 언더층으로서 사용되는 경우라도, 균일하게 통일된 결정 형태를 갖는 상층의 형성이 얻어질 수 없다.
입방형 탄화 규소 결정(3C-SiC; 격자 상수=0.436nm)은 입방형 질화 갈륨 결정(GaN; 격자 상수=0.451nm)과 실질적으로 동일한 격자 상수를 갖는다. 또한, 입방형 탄화 규소의 (110)면의 격자 간격(=0.308nm)은 실질적으로 6방정계 GaN 결정의 a축(=0.318nm)에 따른다. 따라서, 입방형 탄화 규소 결정층은 그 위에 입방형 또는 6방정계 질화 갈륨 결정 상층을 성장시키기 위한 격자 정합 언더층을 구성할 수 있다. 그러나, 종래의 기술 분야에 따르면, 상술한 바와 같이 규소 기판의 전체 표면을 균일하게 코팅하는 탄화 규소층이 높은 신뢰성으로 형성될 수 없다. 이러한 이유로, 언더층으로서 격자 정합이 우수한 탄화 규소층을 사용하여 GaN층을 형성하고 자 하면, 상기 탄화 규소층은 그 위에 균일한 결정 특성을 갖는 제 3 족 질화물 반도체층을 형성할 수 있는 언더층을 구성할 수 없다. 이것도 문제이다.
본 발명은 상기 관점에서 제안되었다. 본 발명의 목적은 포화 지방족 탄화수소 또는 불포화 탄화수소를 포함하는 가스의 규소 기판 표면으로의 조사를 통하여 규소 기판의 표면을 균일하게 코팅할 수 있는 탄화 규소층의 제조방법을 제공하는 것이고, 상기 탄화 규소층상에 형성되는 질화 갈륨계 반도체 소자를 제공하는 것이며, 탄화 규소층을 포함하는 규소 기판을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명은 제 1 실시형태로서 500℃~1050℃의 범위 내의 온도로 고진공에서 가열된 규소 기판의 표면을 전자 빔 및 탄화수소계 가스로 조사하여 상기 규소 기판 표면상에 입방형 탄화 규소층을 형성하는 단계를 포함하는 규소 기판의 표면상의 탄화 규소층의 제조방법을 제공한다.
제 1 실시형태를 포함하는 본 발명의 제 2 실시형태에서, 상기 탄화수소계 가스 및 전자 빔을 조사하는 각도는 서로 상이하다.
제 2 실시형태를 포함하는 본 발명의 제 3 실시형태에서, 상기 탄화수소계 가스를 조사하는 각도는 규소 기판의 표면에 대한 앙각(angle of elevation)으로 하여 전자 빔을 조사하는 각도보다 크다.
제 1~제 3 실시형태 중 어느 하나를 포함하는 본 발명의 제 4 실시형태에서, 상기 전자 빔은 150eV~500eV의 범위 내의 가속 에너지 및 1×1011전자ㆍcm-2~5×1013전자ㆍcm-2의 범위 내의 밀도를 갖는다.
또한, 본 발명은 제 5 실시형태로서 제 1~제 4 실시형태 중 어느 하나에 따른 탄화 규소층상에 형성되어 제조되는 질화 갈륨계 반도체 소자를 제공한다.
또한, 본 발명은 제 6 실시형태로서 제 1~제 4 실시형태 중 어느 하나에 따른 탄화 규소층을 그 표면상에 형성하여 갖는 규소 기판을 제공한다.
본 발명의 제 1 실시형태에 따라서, 500℃~1050℃의 범위 내의 온도로 고진공에서 가열된 규소 기판의 표면을 전자 빔 및 탄화수소계 가스로 조사하여 상기 규소 기판 표면상에 입방형 탄화 규소층을 형성한다. 상기 규소 기판 표면을 조사하거나, 탄화 규소층을 성장시키는 상기 전자 빔은 적층 결함 또는 쌍결정의 형성을 억제하는 기능을 가지므로, 규소 기판 표면을 균일하게 코팅하고 결정 결함을 거의 갖지 않는 고품질의 입방형 탄화 규소층을 안정하게 제조할 수 있다.
본 발명의 제 2 실시형태에 따라서, 특히, 상기 기판 표면은 탄화수소계 가스 및 전자 빔이 상이한 각도로 조사되어, 상기 규소 탄화수소계 가스의 불필요한 분해의 촉진을 회피할 수 있고, 이온화된 단편에 의한 탄화 규소층의 결정도의 열화를 방지할 수 있어 고품질 탄화 규소층이 형성될 수 있다.
본 발명의 제 3 실시형태에 따라서, 특히, 상기 탄화수소계 가스를 조사하는 각도는 상기 규소 기판의 표면에 대한 앙각으로 하여 전자 빔을 조사하는 각도보다 크므로, 전자와의 충돌에 의한 상기 탄화수소계 가스의 이온화가 억제될 수 있고, 결과적으로 탄화수소 이온의 충돌에 의한 탄화 규소층의 손상이 감소될 수 있으므로 고품질 탄화 규소층이 형성될 수 있다.
본 발명의 제 4 실시형태에 따라서, 특히, 상기 에너지 빔이 150eV~500eV의 범위 내의 가속 에너지 및 1×1011전자ㆍcm-2~5×1013전자ㆍcm-2의 범위 내의 밀도를 가지므로 높은 가속 에너지를 갖도록 고전압하에 가속된 전자에 의한 규소 기판 표면 및 탄화 규소층의 손상이 회피되어 결정성이 우수한 고품질 탄화 규소층을 형성할 수 있다.
상기 및 그 외 목적, 본 발명의 특징 및 이점은 첨부된 도면을 참조하여 이하에 기재된 설명으로부터 당업자에게 명백해질 것이다.
도 1은 기판 표면에 대한 전자 빔의 조사 각도 및 탄화수소계 가스의 분사 각도 모두를 나타내는 개략 설명도이다.
입방형 탄화 규소 결정층, 특히 램스델(Ramsdell) 표시법에 따른 3C-탄화 규소층(SiC층)이 각종 결정 면을 갖는 표면을 지닌 규소 기판으로 형성될 수 있다("Electric Refractory Materials," Marcel Decker, Inc., 2000, pp. 409-411 참조). [001]방향으로 배향된 3C-SiC층을 형성하기 위해서, 표면으로서 (001)결정 면을 지닌 (001)-규소를 기판으로서 사용하는 것이 유리하다. [111]방향으로 배향된 3C-SiC층을 형성하기 위해서, 표면으로서 (111)결정 면을 지닌 (111)-규소를 기판으로서 사용한다.
규소 기판의 표면상에 입방형 탄화 규소 결정층을 형성하는데 유리하게 사용되는 것은 저온에서 분해되어 탄소 함유 단편을 제조하는 가스상의 탄화수소, 예를 들면, 아세틸렌(C2H2)이다. 쉽게 분해될 수 있는 지방족 탄화수소 가스가 리크 밸브(leak valve) 등의 미세 유속을 정밀하게 제어할 수 있는 유량 제어 장치를 통해 고진공으로 유지되는 MBE 장치로 공급된다. 아세틸렌 등의 탄화수소 가스가 규소 기판의 표면에 대하여 실질적으로 평행하게 수평 방향으로 분사되어도 좋지만, 도 1에 나타낸 바와 같이, 기판(100)의 표면(100a)으로 30°~90°의 범위 내에서 앙각 α로 분사되는 것이 바람직하다. 90°의 앙각으로의 방향은 상기 규소 기판(100)의 상기 표면(100a)에 대하여 수직인 방향이다. 상기 탄화수소 가스가 평행하지 않고 상기 범위의 각도 α로 분사되는 경우, 탄화가 용이하여 규소 기판의 표면상에 효율적으로 입방형 탄화 규소 결정층이 형성될 수 있다.
규소 기판의 표면상에 3C-SiC층을 형성하기 위해서, 상기 규소 기판이 가열된다. 상기 가열 온도는 적어도 사용되는 탄화수소 가스가 1×10-5Pa 이하의 고진공에서 열분해되는 온도 이상이다. 일반적으로, 3C-SiC층은 400℃, 바람직하게는 500℃~1050℃의 범위 내의 온도가 유지된 규소 기판상에 형성되는 것이 바람직하다. 1050℃를 초과하는 고온으로 유지된 규소 기판상에서의 3C-SiC층의 형성은 그들 사이의 열팽창 계수의 차이로 인하여 상기 기판에 "휨(warping)"을 발생시켜 바람직하지 않다.
규소 기판의 표면상에 3C-SiC층을 형성시키기 위한 탄화수소 가스의 조사 외 에 전자 빔의 조사에 의해서, 결정성이 우수한 3C-SiC층을 형성할 수 있다. 상기 전자 빔에 관하여, 예를 들면, 진공에서 가열된 금속 표면으로부터 열 방출되는 전자가 조사에 이용된다. 효과적으로 열 전자를 발생시키기 위해서, 작은 일 함수 및 큰 방출 상수를 갖는 금속을 사용하는 것이 바람직하다("Basic Plasma Engineering"(개정판), Masanori Akasaki, Katsunori Muraoka, Masao Watanabe, 및 Kenji Hebihara, Sangyo Tosho Kabushiki Kaisha, 2004년 3월 15일, 제 3쇄, p23). 본 발명에 대하여 기재된 밀도를 갖는 전자를 방출시키기 위해서, 예를 들면, 텅스텐(W)(일 함수=4.54eV, 방출 상수=70(상기 "Basic Plasma Engineering"(개정판), p. 23 참조))이 바람직하게 사용된다.
3C-SiC층이 규소 기판의 표면상에 형성되는 상태는 예를 들면, 반사 고 에너지 전자 회절(RHEED)법에 의해 분석된 도면으로부터 관찰될 수 있다(예를 들면, "박막 제작 핸드북," Thin film and Surface Physics Division, The Japan Society of Applied Physics(Kyoritsu Publishing Kabushiki Kaisha, 1994년 10월 5일, 제 1판, 제 2쇄), p. 195 참조). 전자 빔의 조사에 의해서, 3C-SiC층의 적층 결함 및 쌍결정의 발생이 억제될 수 있어 적층 결함 및 쌍결정을 포함하여 저밀도의 결정 결함을 갖는 고품질 3C-SiC층이 형성될 수 있다. 상기 결정 결함의 종류 및 밀도는 예를 들면, 단면 투과형 전자 현미경(TEM) 화상으로부터 조사될 수 있다. 또한, 통일된 결정 배향을 갖는 3C-SiC층이 형성될 수 있다. 상기 배향은 예를 들면, X선 회절(XRD)법 등의 분석법에 의해 조사될 수 있다.
도 1에 나타낸 바와 같이, 전자 빔이 조사되는 각도 β는 탄화수소 가스가 조사되는 각도 α보다 작다. 즉, 상기 전자 빔은 규소 기판의 표면에 대하여 상기 탄화수소 가스보다 작은 앙각으로 조사된다. 상기 전자 빔의 조사 각도는 상기 탄화수소 가스의 조사 각도와 동일하거나 그 이상이어도 좋지만, 조사되는 상기 전자는 더 깊이 침입하여 3C-SiC층의 기본체를 구성하는 규소 기판의 표면 부근의 영역에 손상을 줄 수 있으므로 상기 기본체로서의 결정의 품질을 열화시킨다. 이것은 바람직하지 않다. 상기 전자 빔의 바람직한 조사 각도 β는 기준(수평의 기준)으로서, 규소 기판(Si 기판)의 표면에 대하여 5°~75°의 범위 내의 앙각이 바람직하고, 10°~45°의 범위 내가 더욱 바람직하다. Si 기판을 회전시키거나 조사 방향을 편향시키는 방법에 의해서, 상기 전자 빔이 실질적으로 Si 기판의 표면 전체에 조사되는 것이 바람직하다.
상기 Si 기판의 표면상에 조사되는 상기 전자는 금속, 금속 산화물 또는 탄화 금속 재료에의 고전압의 인가를 통해 발생된다. 열전자를 방출시키도록 금속에는 전기적으로 접지된 Si 기판으로 마이너스(-) 100V, 더욱 바람직하게는 -150~-500V의 전위차의 전압이 가해진다. 즉, 조사된 전자의 가속 에너지는 150eV~500eV의 범위 내가 바람직하다. 상기 전자 빔의 조사 시간은 SiC층을 성장시키는 초기 단계에 한정시켜도 상관없다. 상기 조사가 SiC가 성장하는 기간에 지속될 수 있더라도, 장시간에 걸친 고밀도 전자 빔의 지속된 조사는 SiC층의 손상을 증가시켜 결정성이 우수한 SiC층을 안정하게 형성할 수 없다.
본 발명에서, 입방형 SiC 결정층을 형성하기 위한 목적으로 Si 기판의 표면 상에 조사된 전자의 밀도는 단위 면적당 밀도로서 1×1011전자ㆍcm-2~5×1013전자ㆍcm-2의 범위 내로 규정된다. 조사된 전자의 밀도는 조사된 전자 진로에 배치된 금속 전극 내에 유도된 전류값에 기초하여 산출될 수 있다. 상기 조사 밀도(전자/cm2)는 측정된 전류값(A)을 단위 전하(1,602×1019쿨롱(C)/전자)로 나눔으로써 얻어질 수 있다. 조사 각도가 본 발명과 같이 작은 경우라도, 입방형 SiC 결정층을 형성하는 기본체를 구성하는 Si 기판의 표면이 현저한 손상을 받으므로, 불필요하게 고 에너지를 갖는 전자의 조사는 바람직하지 않다.
Si 기판상에 입방형 SiC 결정층을 형성하는 경우, 전자 빔의 조사 및 탄화수소 가스의 조사 이외에, 규소(Si) 또는 SiC의 도전형을 조절하는 불순물의 동시 첨가가 도입되어도 좋다. 예를 들면, 전자 빔의 조사 및 알루미늄(Al)의 첨가의 도입은 p형 SiC층을 형성할 수 있다. 예를 들면, 동작 전류가 Si 기판의 표면에 대해 수직으로 흐르도록 하는 발광 다이오드(LED)에서 SiC층의 도전형이 Si 기판의 도전형과 동일하게 이루어져 SiC층과 Si 기판이 전기적으로 연결되는 경우가 일반적이다. 예를 들면, 동작 전류가 Si 기판의 표면에 대해 수평으로(횡방향으로) 흐르도록 하는 고 이동도 전계 효과 트랜지스터에서 고 저항성 Si 기판상에 형성된 SiC층은 전기적으로 보상할 수 있는 불순물이 첨가되는 고 저항층이 이용될 수 있다.
본 발명은 기판상에 전자 빔이 조사되면서 입방형 탄화 규소(SiC)층이 (001)-규소 단일 결정(규소) 기판상에 형성되는 예를 참조하여 구체적으로 설명될 것이다.
인(P)이 도프된 Si 단일 결정 기판의 (001)면은 불화 수소(HF)로 처리되었고, 그 다음 순수한 물로 세정되고 건조되었다. 상기 건조된 기판은 실온에서 대기/진공 로드 락(load lock) 매커니즘을 통해 MBE 성장 장치의 성장실로 이동되었고, 약 1×10-7Pa의 고진공에서 1050℃의 온도로 가열되었다. 고온으로 고진공에서 상기 기판의 열처리가 수 분에 걸쳐 지속되었고, (2×2) 재배열 구조의 발생이 일반적인 RHEED로 확인되었다.
그 후, 상기 Si 기판의 온도는 상기 진공도를 유지하면서 900℃까지 저감되었다. 상기 Si 기판의 온도가 안정화된 후, 고순도(순도: 99.9999%) 아세틸렌(C2H2) 가스가 0.2cc/분의 유량으로 상기 Si 기판의 (001)면을 향하여 분사(조사)되었다. 상기 아세틸렌 가스의 분사의 결과로, MBE 성장실의 진공도는 약 5×10-5Pa로 저하되었다. 상기 아세틸렌 가스는 Si 기판 표면에 대하여 60°의 앙각으로 분사되었다. 상기 아세틸렌 가스의 상기 Si 기판의 (001)면상으로의 분사는 정확히 10분에 걸쳐 지속되어 탄화 규소(SiC)층이 상기 Si 기판의 (001)면상에 형성되었다. 이와 같이 형성된 SiC층은 입방형 섬아연광 결정(3C-SiC)층이라는 것이 RHEED 화상 형상으로부터 확인되었다. 상기 3C-SiC층의 표면은 상기 Si 기판 표면과 동일한 (001)결정면이었다.
상기 3C-SiC층 형성에서 아세틸렌 가스의 분사와 동시에, 전자 빔이 상기 Si 기판 표면에 대하여 15°의 앙각으로 Si 기판의 (001)면상에 조사되었다. 상기 전 자는 필라멘트 양끝에 300V의 인가를 통해 가열된 저항성 텅스텐(W) 코일 필라멘트로부터 방출되었다. 전자 빔의 진로에 배치된 전극으로 측정된 전류값이 2.4μA라는 사실로부터, 상기 전자 빔의 조사 밀도는 1.5×1013cm-2로 산출되었다. 상기 밀도가 유지되면서, 3C-SiC층 형성의 초기로부터 정확하게 3분에 걸쳐 전자 빔이 조사되었다.
그 결과, 3C-SiC층을 형성하여 갖는 상기 Si 기판의 온도는 750℃로 저감되었다. 그 다음, Si가 도프된 질화 갈륨층(n형 GaN층)은 MBE법을 통해 상기 3C-SiC층상에 성장되었다. 상기 질소원으로서, 13.56MHz의 주파수를 갖는 마이크로파로 여기된 질소 플라즈마로부터 추출된 전기적으로 중성인 질소 라디칼이 사용되었다. 갈륨(Ga)의 상기 질소원 및 분자 빔은 상기 3C-SiC층의 표면상에 정확히 2시간에 걸쳐 지속적으로 조사되었다. 그 결과, 1.2㎛의 두께의 n형 입방형 섬아연광 GaN층이 형성되었다. Si는 고순도 Si 금속으로부터 발생된 Si 분자 빔을 사용하여 도프되었다. 상기 GaN층의 캐리어 농도는 일반적인 전기용량-전압(C-V)계로 약 3×1018cm-3으로 측정되었다.
일반적인 단면 TEM 화상으로부터의 관찰은 {111} 적층 결함 및 {111} 쌍결정의 밀도가 감소된 것을 나타내었다. 특히, 상기 {111} 쌍결정의 밀도는 전자 빔 조사를 사용하지 않고 형성된 3C-SiC층에 비하여 약 1/10로 감소되었다.
비교예로서, 표면 처리된 Si 단일 결정 기판이 상기 실시예에 기재된 방법에 따라 MBE 성장 장치로 운반되었고, 3C-SiC층이 전자 빔 조사를 사용하지 않고 실질 적으로 실시예와 동일한 진공도 및 동일한 온도 조건을 사용하여 Si 기판상에 형성되었다.
그 다음, 이와 같이 형성된 3C-SiC층상에 상기 실시예와는 다르게 전자 빔 조사를 사용하지 않고 n형 GaN층이 실시예의 설명에 따라 성장되었다. GaN층을 갖는 상기 Si 기판은 진공에서 실온까지 냉각된 후, MBE 장치에서 꺼내졌으며, 단면 TEM 기술에 의해 3C-SiC층의 내부 결정 구조에 대하여 관찰되었다.
상기 단면 TEM 화상으로부터, 특히, 면 결함이 (001)Si 기판과 3C-SiC층 사이의 접합 영역에서 다수 존재하는 것이 확인되었다. 특히, {111}쌍결정의 밀도는 약 2×1012cm-2인 것이 확인되었다. 이 값은 전자 빔 조사를 사용하여 성장된 실시예의 3C-SiC층보다 약 1자리수 높았다. 이것은 실시예에 기재된 방법이 저밀도의 쌍결정을 갖는 고품질 3C-SiC층의 제조 효과를 보여주는 효과적인 방법임을 증명하였다.
양자 우물 구조의 GaN/GaInN 발광층 및 p형 AlGaN 클래드층은 각각 실시예및 비교예의 n형 GaN층상에 적층되었고, p측 전극 및 n측 전극이 형성되어 각각 질화 갈륨계 반도체를 포함하는 발광 소자가 제조되었다.
발광 강도를 비교한 결과, 표면층상에 층의 적층에 의해 얻어진 상기 발광 소자의 발광 강도는 비교예의 표면층상에 층을 적층시켜 얻어진 발광 소자보다 컸다. 상기 규소 기판의 표면이 실시예의 SiC층으로 균일하게 코팅될 수 있었으므로 적층체 전체의 결정 결함은 크게 감소되었다고 생각될 수 있다.
본 발명에 따르면, 규소 기판 표면을 균일하게 코팅하고 적은 결정 결함을 갖는 고품질 입방형 탄화 규소층을 안정하게 제조할 수 있다. 또한, 상기 탄화수소계 가스의 불필요한 분해의 촉진을 회피할 수 있고, 이온화된 단편에 의한 탄화 규소층의 결정도의 열화를 방지할 수 있으므로 고품질 탄화 규소층이 형성될 수 있게 된다. 또한, 전자와의 충돌에 의한 탄화수소계 가스의 이온화를 억제할 수 있고, 결과적으로 탄화수소 이온의 충돌에 의한 탄화 규소층에 대한 손상을 감소시킬 수 있으므로 고품질 탄화 규소층이 형성될 수 있다. 또한, 높은 가속 에너지를 갖도록 고 전압하에 가속된 전자에 의한 규소 기판 표면 및 탄화 규소층의 손상이 회피되어 결정성이 우수한 고품질 탄화 규소층을 형성할 수 있다. 따라서, 본 발명의 입방형 탄화 규소층은 질화 갈륨계 반도체 소자 및 규소 기판에 유리하게 적용될 수 있다.

Claims (6)

  1. 규소 기판의 표면상에 탄화 규소층을 제조하는 방법에 있어서: 500℃~1050℃의 범위 내의 온도로 고진공에서 가열된 규소 기판의 표면을 전자 빔 및 탄화수소계 가스로 조사하여 상기 규소 기판 표면상에 입방형 탄화 규소층을 형성하는 단계를 포함하는 것을 특징으로 하는 탄화 규소층 제조방법.
  2. 제 1 항에 있어서, 상기 탄화수소계 가스 및 전자빔을 조사하는 각도가 서로 상이한 것을 특징으로 하는 탄화 규소층 제조방법.
  3. 제 2 항에 있어서, 상기 규소 기판의 표면에 대한 앙각으로 하여 상기 탄화수소계 가스를 조사하는 각도가 상기 전자빔을 조사하는 각도보다 큰 것을 특징으로 하는 탄화 규소층 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 에너지 빔이 150eV~500eV의 범위 내의 가속 에너지 및 1×1011전자ㆍcm-2~5×1013전자ㆍcm-2의 범위 내의 밀도를 갖는 것을 특징으로 하는 탄화 규소층 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 탄화 규소층 제조방법에 의해 제조된 탄화 규소층상에 형성되어 제조되는 것을 특징으로 하는 질화 갈륨계 반도체 소자.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 탄화 규소층 제조방법에 의해 제조된 탄화 규소층을 표면상에 형성하여 갖는 것을 특징으로 하는 규소 기판.
KR1020077030345A 2005-06-14 2006-05-23 탄화 규소층의 제조방법, 질화 갈륨 반도체 소자 및 규소기판 KR100939673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00173209 2005-06-14
JP2005173209A JP4897244B2 (ja) 2005-06-14 2005-06-14 炭化珪素層製造方法、窒化ガリウム系半導体素子およびシリコン基板

Publications (2)

Publication Number Publication Date
KR20080012996A true KR20080012996A (ko) 2008-02-12
KR100939673B1 KR100939673B1 (ko) 2010-02-03

Family

ID=37647208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030345A KR100939673B1 (ko) 2005-06-14 2006-05-23 탄화 규소층의 제조방법, 질화 갈륨 반도체 소자 및 규소기판

Country Status (4)

Country Link
JP (1) JP4897244B2 (ko)
KR (1) KR100939673B1 (ko)
CN (1) CN101203940B (ko)
TW (1) TWI305935B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461041B2 (en) 2008-06-17 2013-06-11 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693946B2 (ja) * 2010-03-29 2015-04-01 エア・ウォーター株式会社 単結晶3C−SiC基板の製造方法
CN109273405B (zh) * 2017-07-18 2021-06-08 上海新昇半导体科技有限公司 一种半导体器件及其制造方法、电子装置
TWI730516B (zh) * 2018-12-12 2021-06-11 日商闊斯泰股份有限公司 氮化物半導體基板以及氮化物半導體裝置
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP7420108B2 (ja) * 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP7400789B2 (ja) * 2021-10-01 2023-12-19 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173418A (ja) * 1989-12-01 1991-07-26 Nec Corp 表面改質方法及び表面改質装置
JPH0524999A (ja) * 1991-07-16 1993-02-02 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
US5492752A (en) * 1992-12-07 1996-02-20 Oregon Graduate Institute Of Science And Technology Substrates for the growth of 3C-silicon carbide
JP3421672B2 (ja) * 1998-01-16 2003-06-30 学校法人立命館 結晶性薄膜の製造方法
JP2002093725A (ja) * 2000-09-20 2002-03-29 Toshiba Corp 表面処理方法および半導体装置の製造方法
JP5013238B2 (ja) * 2001-09-11 2012-08-29 信越半導体株式会社 半導体多層構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461041B2 (en) 2008-06-17 2013-06-11 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
KR101443999B1 (ko) * 2008-06-17 2014-09-23 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW200735183A (en) 2007-09-16
JP4897244B2 (ja) 2012-03-14
CN101203940A (zh) 2008-06-18
KR100939673B1 (ko) 2010-02-03
TWI305935B (en) 2009-02-01
CN101203940B (zh) 2010-11-03
JP2006351649A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
US8043977B2 (en) Method of manufacturing a semiconductor device having a group-III nitride superlattice layer on a silicon substrate
JP5214251B2 (ja) 高密度低エネルギープラズマ気相エピタキシーの装置
KR100939673B1 (ko) 탄화 규소층의 제조방법, 질화 갈륨 반도체 소자 및 규소기판
US6165812A (en) Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
US6146916A (en) Method for forming a GaN-based semiconductor light emitting device
RU2643176C1 (ru) Неполярная светодиодная эпитаксиальная пластина синего свечения на подложке из lao и способ ее получения
WO2012144614A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012169622A (ja) 薄膜形成のための方法とシステム
US7063742B1 (en) N-type semiconductor diamond and its fabrication method
Berishev et al. Field emission properties of GaN films on Si (111)
US8216367B2 (en) Method for production of silicon carbide layer, gallium nitride semiconductor device and silicon substrate
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
WO2012029216A1 (ja) 化合物半導体の製造方法
JP5286396B2 (ja) 半導体素子
CN111525003B (zh) 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP4549573B2 (ja) Iii族窒化物薄膜の形成方法
JP4868002B2 (ja) 窒化ガリウム系半導体膜を成長する方法、及びiii族窒化物半導体電子デバイスを作製する方法
JP4789035B2 (ja) n型ダイヤモンドを用いた半導体デバイス
AU2012202511B2 (en) System and Process for High-Density, Low-Energy Plasma Enhanced Vapor Phase Epitaxy
Shibata et al. Effects of ECR-Plasma Excitation in GaAs MBE Growth
Yoshimoto et al. Metalorganic Molecular Beam Epitaxy of GaAsP for Visible Light-Emitting Devices on Si
JP2004296714A (ja) GaNP混晶膜の製造方法およびこのGaNP混晶膜を備えた半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 10