JP2002093725A

JP2002093725A - 表面処理方法および半導体装置の製造方法

Info

Publication number: JP2002093725A
Application number: JP2000285137A
Authority: JP
Inventors: Yoshiko Hiraoka; 佳子平岡; Naoharu Sugiyama; 直治杉山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-09-20
Filing date: 2000-09-20
Publication date: 2002-03-29

Abstract

(57)【要約】【課題】Ｓｉ基板またはＳｉＧｅ基板上の所望の領域
に、所望の縦構造を実現するための表面処理方法を提供
する。【解決手段】ＳｉまたはＳｉ_1-xＧｅ_x（０＜ｘ＜１）
からなる基板上に、ダイヤモンド層、ＳｉＣ層、Ｓｉ
_1-yＣ_y（０＜ｙ＜１）層、Ｓｉ_1-xＧｅ_xＣ（０＜ｘ＜
１）層、およびＳｉ_1-x-yＧｅ_xＣ_y（０＜ｘ＋ｙ＜１、
ｘ≠０、ｙ≠０）層からなる群から選択される少なくと
も１種を含むマスクを形成する工程と、前記マスクが形
成された前記基板に、原子状水素を含有するエッチング
ガスを照射して、前記基板の露出部を除去する工程を具
備する表面処理方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコンあるいは
シリコンゲルマニウムの表面処理方法に係り、特に良質
な再成長膜を実現するための方法、およびこれを用いた
半導体装置の製造方法に関する。

【０００２】

【従来の技術】シリコンの集積回路のさらなる高性能化
のためには、材料中を走行するキャリアの速度、即ち移
動度を高めること、および集積度を高めることが有効な
手段であることが知られている。

【０００３】引っ張り歪み状態のシリコン結晶中では、
電子移動度が従来のシリコン単結晶中よりも高いこと、
また圧縮歪み状態のＳｉＧｅ混晶では、ホール移動度が
シリコン単結晶よりも高いことが最近明らかになり、Ｓ
ｉとＳｉＧｅとのヘテロ構造を利用する試みがなされて
いる。

【０００４】また、シリコン集積回路の応用範囲を広げ
るために、ＳｉＣ層やＳｉＧｅＣ層をＳｉ基板上にエピ
タキシャル成長し、これら新材料のデバイスをＳｉ基板
上に実現することが最近注目されている。というのは、
ＳｉＣはＳｉよりもバンドギャップが広く耐圧が高い等
の特徴を有するので、高温、高耐圧電子デバイスへの応
用が期待されるからである。

【０００５】このように、Ｓｉ基板上にＳｉＧｅ、Ｓｉ
Ｃ、ＳｉＧｅＣ等のIV−IV族化合物半導体や混晶半導体
を成長することによって、Ｓｉ基板上に高性能、高機能
の回路を形成することが可能となる。しかしながら、そ
のためには、基板上にこれらの材料を組み合わせた所望
の縦構造と横構造とを実現しなければならない。実際に
は、Ｓｉ基板上に薄膜を形成する技術、成長した薄膜の
位置に微細なパターンのマスクを形成し、マスクされて
いない部分を除去、すなわちエッチングする技術、さら
に、所望の薄膜を再成長する技術の確立といった多くの
技術課題が山積みされている。

【０００６】

【発明が解決しようとする課題】上述したように、高性
能な半導体素子を得るためには、所望の縦構造と横構造
とを実現する技術が必要であり、そのためには、原子層
単位でコントロール可能であるとともに、基板へのダメ
ージが少なく、良好な再成長膜を実現できるような表面
処理方法の開発が要請されている。しかしながら、これ
を達成できる表面処理方法は、未だ得られていないのが
現状である。

【０００７】本発明は上記事情を考慮してなされたもの
で、Ｓｉ基板またはＳｉＧｅ基板上の所望の領域に、所
望の縦構造を実現するための表面処理方法を提供するこ
とを目的とする。

【０００８】また本発明は、Ｓｉ基板またはＳｉＧｅ基
板の所望の領域に所望の縦構造を有する半導体装置の製
造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、ＳｉまたはＳｉ_1-xＧｅ_x（０＜ｘ＜１）
からなる基板上に、ダイヤモンド層、ＳｉＣ層、Ｓｉ
_1-yＣ_y（０＜ｙ＜１）層、Ｓｉ_1-xＧｅ_xＣ（０＜ｘ＜
１）層、およびＳｉ_1-x-yＧｅ_xＣ_y（０＜ｘ＋ｙ＜１、
ｘ≠０、ｙ≠０）層からなる群から選択される少なくと
も１種を含むマスクを形成する工程と、前記マスクが形
成された前記基板に、原子状水素を含有するエッチング
ガスを照射して、前記基板の露出部を除去する工程を具
備する表面処理方法を提供する。

【００１０】また本発明は、ＳｉまたはＳｉ_1-xＧｅ
_x（０＜ｘ＜１）からなる基板上の一部の領域に、ダイ
ヤモンド層、ＳｉＣ層、Ｓｉ_1-yＣ_y（０＜ｙ＜１）層、
Ｓｉ_1-xＧｅ_xＣ（０＜ｘ＜１）層、およびＳｉ_1-x-yＧ
ｅ_xＣ_y（０＜ｘ＋ｙ＜１、ｘ≠０、ｙ≠０）層からなる
群から選択される少なくとも１種を含むマスクを形成し
てソース領域となる第１の領域を得る工程と、前記マス
クが形成された前記基板に、原子状水素を含有するエッ
チングガスを照射して、前記基板の露出部を除去する工
程と、前記露出部が除去された基板上に、Ｓｉ、Ｃおよ
びＧｅから選択される少なくとも１種を主成分とする結
晶膜を再成長して、チャネルおよびドレイン領域となる
第２の領域を得る工程と、前記第１の領域上にソース電
極を形成する工程と、前記第２の領域上にゲート電極お
よびドレイン電極を形成する工程とを具備する半導体装
置の製造方法を提供する。

【００１１】本発明の表面処理方法は、前記露出部が除
去された基板および前記マスクの少なくとも一方の上
に、Ｓｉ、ＣおよびＧｅから選択される少なくとも１種
を主成分とする結晶膜を再成長する工程をさらに具備す
ることができる。

【００１２】以下、本発明を詳細に説明する。

【００１３】Ｓｉ、ＧｅおよびＣを含有する薄膜におい
ては、Ｓｉ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、およびＣ−
Ｃ等、種々のボンドの組み合わせが存在する。これらボ
ンドの結合の強さは、元素の組み合わせにより異なって
おり、例えば、Ｃ−Ｃ結合はＳｉ−Ｓｉ結合より切れに
くい。したがって、エッチャントのような反応性の高い
原子や分子がアタックした場合には、Ｃ−Ｃ結合は切れ
ないがＳｉ−Ｓｉ結合は切れるという場合が存在する。

【００１４】ここで、活性原子として原子状水素を考え
る。原子状水素は、Ｓｉ単結晶の表面Ｓｉと反応してＳ
ｉを脱離させること、すなわちエッチングすることが実
験から示されている。本発明者らは、そのメカニズムを
非経験的分子軌道計算で解析した結果、原子状水素がア
タックした表面ＳｉはＳｉＨ₄となって脱離することを
見出した。これに関して、以下に詳細に説明する。

【００１５】なお、原子状水素とは、水素原子、すなわ
ち、中性原子を意味し、電子が１個存在しているため、
反応性の高いフリーラジカル状態である。通常、純粋な
水素ガスは、２個の水素原子が結合した水素分子の状態
で存在している。ただし、原子状水素を発生させるのは
簡単で、１８００℃程度に加熱したタングステンフィラ
メントに水素分子を流すと、水素分子は解離して２個の
水素原子になる。また、水素化合物や水素分子を含む混
合ガスにプラズマをたてると、適切な条件で原子状水素
が生成することが知られている。ただし、この場合は励
起状態の原子状水素が生成することがあるが、励起状態
でも原子状水素であることに変わりなく、同様な効果が
得られる。また、水素化物を加熱することにより、熱分
解によって原子状水素を発生することも可能である。具
体的には、ホスフィンやアルシン等の水素化物を７００
℃程度に加熱すると、原子状水素が発生することが知ら
れている。

【００１６】Ｓｉ（００１）の最表面にあるＳｉ原子に
は、無限に続く結晶を切断したことに起因して、２個の
ダングリングボンドが発生する。ダングリングボンドは
不安定なので、隣接する表面Ｓｉ同士が結合し、ダイマ
ーを形成することによって安定化する。水素雰囲気中の
Ｓｉ（００１）表面は、基板温度や水蒸気圧等の条件に
依存して、下記化１に示すようにさまざまの構造をとる
ことが知られている。

【００１７】

【化１】

【００１８】室温でフッ素処理を施した基板では、Ｓｉ
１個につき２個存在するダングリングボンドそれぞれに
水素が結合したダイハイドライド構造（ＤＨ）が出現す
る。基板温度を上げると、表面に結合している水素の一
部が脱離する。４００〜６００℃付近では、表面Ｓｉダ
ングリングボンドの１個に水素が結合し、残りの１個は
隣接するＳｉに結合したモノハイドライドダイマー構造
（ＭＨＤ）をとることが知られている。より高温では、
水素がすべて脱離して、水素が結合していない清浄ダイ
マー構造（ＣＤ）になる。

【００１９】原子状水素が供給された場合について、非
経験的分子軌道計算で解析した結果、下記化２ないし化
４に示すように反応が進むことが明らかになった。

【００２０】出発点として、ダイハイドライド状態の表
面Ｓｉを考える。というのは、原子状水素が供給されて
いる場合には、直ちにダイハイドライド構造に変化し
て、安定化すると考えられるからである。この状態に最
初の１個の原子状水素（図中のＨ²⁶）が供給された場合
が下記化２に示す反応（Ｉ−１）である。

【００２１】

【化２】

【００２２】反応の始状態が構造（Ｉ−Ａ）で示されて
いる。ここでは、Ｓｉの（００１）表面をクラスターモ
デル化している。もともと、結晶表面は無限の数の原子
で構成されているが、ａｂｉｎｉｔｉｏ分子軌道計算
では、これら無限個の原子を計算することは不可能であ
る。そこで、反応に直接寄与する原子とその周辺の原子
のみを考慮し、これらをクラスターでモデル化する。具
体的には、Ｓｉ（００１）面の表面第１層にあるＳｉを
２個だけ取り出し、次に、これらに結合している第２層
目のＳｉを４個考えた。さらに、第３層目を２個、第４
層めを１個、すなわち、Ｓｉを９個考慮した。また、無
限に結合が続いている結晶の一部を切り出したクラスタ
ーには、周囲にダングリングボンドができる。これらの
ダングリングボンドは本来存在してはならないものなの
で、仮想的に水素を結合させることで終端した。この水
素は、あくまで仮想的な水素である。このようにして、
Ｓｉ₉Ｈ₁₂クラスターができあがるが、さらに２個の表
面Ｓｉにそれぞれ２個づつ結合した、合計４個の表面水
素を加え、Ｓｉ₉Ｈ₁₆クラスターでダイハイドライド表
面をモデル化した。このＳｉ₉Ｈ₁₆クラスターと原子状
水素を示したのが、構造（Ｉ−Ａ）である。構造（Ｉ−
Ｂ）は反応の遷移状態である。表面のＳｉ（Ｓｉ¹）
は、第２層目のＳｉと２個のＳｉ−Ｓｉバックボンド
（Ｓｉ¹−Ｓｉ²とＳｉ¹−Ｓｉ³）、３個の水素とのＳｉ
−Ｈボンド（Ｓｉ¹−Ｈ⁴、Ｓｉ¹−Ｈ⁵、およびＳｉ1−
Ｈ²⁶）を形成している。この構造（Ｉ−Ｂ）の構造（Ｉ
−Ａ）に対する相対エネルギーは、＋０．４１ｅＶであ
る。この遷移構造（Ｉ−Ｂ）を経て、Ｓｉ−Ｓｉバック
ボンド（Ｓｉ¹−Ｓｉ³）が切断される。その結果、構造
（Ｉ−Ｃ）に示すようにトリハイドライドが形成され
て、エネルギー的に０．６６ｅＶ安定化することが計算
からわかった。

【００２３】反応（Ｉ−１）におけるエネルギー変化
は、図１のグラフに示すとおりである。途中にエネルギ
ー障壁が存在するが、これが遷移構造（Ｉ−Ｂ）に対応
している。反応の始状態に対する障壁の高さは、０．４
１ｅＶであった。この程度のバリアーの高さであると、
室温付近の温度でも反応が起きることを示している。

【００２４】２個目の原子状水素（Ｈ²⁷）が供給された
場合には、下記化３に示す反応（Ｉ−２）が生じる。

【００２５】

【化３】

【００２６】反応（Ｉ−１）の結果、表面第２層目のＳ
ｉ（Ｓｉ³）にはダングリングボンドが形成されてい
る。このダングリングボンドに原子状水素Ｈ（Ｈ²⁷）は
反応障壁なしに結合し３．８ｅＶ安定化する。Ｈが結合
して安定化した状態が構造（Ｉ−Ｄ）である。エネルギ
ー変化の様子を、図２のグラフに示した。図２のグラフ
に示されるように、構造（Ｉ−Ｄ）となる反応には、エ
ネルギー障壁は存在しない。

【００２７】３個目の水素（Ｈ²⁸）との反応は、下記化
４に示す反応（Ｉ−３）で表わされる。

【００２８】

【化４】

【００２９】ＨがトリハイドライドＳｉ（Ｓｉ¹）をア
タックすると、５配位の遷移状態（Ｉ−Ｅ）を経て、Ｓ
ｉ−Ｓｉバックボンド（Ｓｉ¹−Ｓｉ²）が切れる。その
結果、構造（Ｉ−Ｆ）に示すように、ＳｉＨ₄が脱離す
る。エネルギー変化は図３のグラフで示してある。反応
障壁、すなわち、遷移状態の相対エネルギーは０．３８
ｅＶであった。

【００３０】以上の結果から、Ｓｉ基板に原子状水素が
供給された場合の一連の反応における律速段階は、前記
化２に示した反応（Ｉ−１）であり、その活性化エネル
ギーは０．４１ｅＶと小さいことが計算から明らかにな
った。０．４１ｅＶの反応エネルギーというのは、この
反応が室温程度で容易に生じることを示している。すな
わち、原子状水素Ｈが連続的に供給されると、表面Ｓｉ
のＳｉ−Ｓｉバックボンドが切れてトリハイドライドに
なり、ついには、ＳｉＨ₄として脱離していくことがわ
かった。

【００３１】次に、同様な計算をＳｉＣについて行なっ
た。ＳｉＣにおいては、構造元素がＳｉとＣとの２種類
なので、原子状水素が最表面のＣをアタックする場合
と、最表面のＳｉをアタックする場合の２種類を検討す
る必要がある。

【００３２】下記化５ないし化７には、Ｈが最表面のＣ
をアタックした場合の計算結果を示した。

【００３３】

【化５】

【００３４】

【化６】

【００３５】

【化７】

【００３６】出発点として、前述のＳｉの場合と同様に
ダイハイドライド状態のＣを考え、前記化２に示した反
応（Ｉ−１）から前記化４に示した反応（Ｉ−３）の３
種類に対応する反応について、必要な活性化エネルギー
をそれぞれ計算した。なお、計算には、すでに述べた純
粋なＳｉと同様な方法で、ＳｉＣのＣ表面をクラスター
モデル化したＣ₄Ｓｉ₅Ｈ₁₆クラスターを用いた。化５な
いし化７には、簡単のため、表面第１層目の２個のＣ原
子と、第２層目の４個のＳｉ原子、表面Ｃに結合した４
個の水素およびアタックしてくる原子状水素を記載し、
他は省略して示した。以下の化学式でも同様の省略を行
なっている。

【００３７】前記化５に示した反応（II−１）に示され
るように、Ｈがダイハイドライドをアタックし、バック
ボンドが切断されてトリハイドライドＣを形成するのに
必要なエネルギーは、１．６ｅＶであった。また、前記
化６に示した反応（II−２）のように、２個めのＨが表
面に形成されたＳｉダングリングボンドを終端すること
により安定化するエネルギーは、−３．８ｅＶであっ
た。さらに、前記化７に示した反応（II−３）のよう
に、３個目のＨがトリハイドライドＣをアタックして、
ＣＨ₄が脱離するのに必要なエネルギーは、１．５ｅＶ
であった。

【００３８】以上の結果から、ＳｉＣ基板に原子状水素
が供給された場合の一連の反応の律速過程は、反応（II
−１）であり、その活性化エネルギーは１．６ｅＶであ
ることがわかった。純粋なＳｉについて得られた活性化
エネルギーは０．４ｅＶであるので、ＳｉＣの場合の活
性化エネルギーは非常に大きい。実際のところ、原子状
水素を供給してＣＨ₄を脱離させる反応を起こすために
は、少なくとも４００〜５００℃に基板を昇温する必要
がある。

【００３９】次に、ＳｉＣを構成するもう一つの元素と
してＳｉについて、同様に計算した結果を下記化８ない
し化１０に示す。

【００４０】

【化８】

【００４１】

【化９】

【００４２】

【化１０】

【００４３】ＳｉＣ表面のＳｉはバックボンドがＳｉ−
Ｃ結合であるので、エッチャントのアタックに対するバ
ックボンドの切れ方は、当然、純粋なＳｉの場合とは違
ってくる。最初のＨ（Ｈ²⁶）がアタックし、Ｓｉ−Ｃバ
ックボンドを切って、トリハイドライドＳｉが得られる
反応は、前記化８に示される反応（III−１）であり、
１．１ｅＶのエネルギーが必要とされる。その結果形成
したＣダングリングボンドは、前記化９に示される反応
（III−２）のようにエネルギー障壁なしに次のＨ（Ｈ
²⁷）と結合し、−４．８ｅＶに安定化する。３個めのＨ
（Ｈ²⁸）がトリハイドライドＳｉのＳｉ−Ｃバックボン
ドを切って、ＳｉＨ₄が脱離するのに必要なエネルギー
は、前記化１０の反応（III−３）に示されるように
０．９ｅＶであった。

【００４４】以上の結果から、ＳｉＣのＳｉ面をエッチ
ングするのに必要なエネルギーとして１．１ｅＶが計算
された。前述の化５ないし化７の結果と合わせると、Ｓ
ｉＣを原子状水素でエッチングする際には、表面に露出
している元素によってエッチングに必要な活性化エネル
ギーが異なることがわかる。その活性化エネルギーは、
表面にＣが露出している場合には１．６ｅＶであり、表
面にＳｉが露出している場合には１．１ｅＶとなる。Ｓ
ｉエッチングの活性化エネルギーは１．１ｅＶと多少小
さめなので、室温でもＳｉＨ₄脱離が生じる可能性はあ
る。しかしながら、その速度は純粋なＳｉに比べて、か
なり遅いと予想される。また、たとえＳｉＣ中の表面Ｓ
ｉがエッチングされたところで、次に表面に露出するの
はＣである。Ｃのエッチング活性化エネルギーは１．６
ｅＶと大きいので、ＳｉＣでは、Ｃ原子が表面に露出し
た状態で、エッチングがストップしてしまうことがわか
った。

【００４５】最後に、純粋なＣ、すなわちダイヤモンド
に関して同様な検討を行なった結果を下記化１１ないし
化１５に示す。ダイヤモンド表面としては、モノハイド
ライド構造がよく知られている。これまでの計算では、
ダイハイドライド構造に原子状水素がアタックした場合
を計算してきたが、ダイヤモンドでは、モノハイドライ
ドから出発した方が、より現実的である。より一般的
に、水素が結合していない表面に順次原子状水素が結合
していく様子を、下記化１１および化１２を参照して説
明する。

【００４６】

【化１１】

【００４７】

【化１２】

【００４８】上記化１１に示される反応（IV−Ａ）は、
水素が結合していない清浄ダイマー（ＣＤ）に水素が１
個づつ結合して、モノハイドライドダイマー（ＭＨＤ）
に変化していく一連の反応を計算した結果である。モノ
ハイドライドダイマー（ＭＨＤ）に変化するのには、エ
ネルギー障壁が存在しない。すなわち、仮に清浄ダイマ
ー（ＣＤ）が存在したとしても、原子状水素が照射され
れば、直ちにモノハイドライドダイマー（ＭＨＤ）に変
化すると考えられる。

【００４９】上記化１２に示される反応（IV−Ｂ）に
は、モノハイドライドダイマー（ＭＨＤ）に原子状水素
（Ｈ⁴）が近づいた場合に生じる反応を示した。表面Ｃ
ダイマー結合を切って、ダイハイドライドＣ（Ｈ⁴−Ｃ¹
−Ｈ⁵）が形成される反応（IV−Ｂ１）にはエネルギー
障壁が存在し、そのバリアーは１．０ｅＶであった。ま
た、モノハイドライドダイマー（ＭＨＤ）のＣ−Ｃバッ
クボンド（Ｃ¹−Ｃ³）を切って、ダイハイドライドを形
成する反応（IV−Ｂ２）も可能であり、この反応に必要
なエネルギーも１．０ｅＶであった。したがって、モノ
ハイドライドダイマー（ＭＨＤ）に原子状水素が近づい
た場合には、基板の温度をわずかに高めることによっ
て、前記化１２に示した反応（IV−Ｂ１）と反応（IV−
Ｂ２）との２種類の反応が可能である。

【００５０】ところで、最終的にＣがエッチングされる
ためには、ダイハイドライドがトリハイドライドにな
り、さらに、トリハイドライドのＣ−Ｃバックボンドが
切れてＣＨ₄が脱離する必要がある。これを計算した結
果を、反応（IV−１）ないし反応（IV−３）として下記
化１３ないし化１５に示す。

【００５１】

【化１３】

【００５２】

【化１４】

【００５３】

【化１５】

【００５４】ダイハイドライドがトリハイドライドにな
る反応は、前記化１３に示した反応（IV−１）であり、
そのエネルギー障壁は２．４ｅＶと非常に高かった。反
応（IV−１）の結果、Ｃ³にはダングリングボンドが形
成されている。前記化１４に示した反応（IV−２）のよ
うに、このダングリングボンドには原子状水素（Ｈ²⁷）
が反応障壁なしに結合して安定化する。

【００５５】また、トリハイドライドがＣＨ₄として脱
離する反応は、前記化１５に示した反応（IV−３）であ
り、そのエネルギー障壁は２．０ｅＶであった。すなわ
ち、ダイヤモンドが原子状水素でエッチングされるため
には、２．４ｅＶのエネルギーが必要であり、この反応
や室温や４００〜５００℃に昇温した程度では不可能で
ある。

【００５６】以上を総合すると、原子状水素を供給する
ことによって、Ｓｉは室温でもエッチングされるが、Ｓ
ｉＣやＣ、すなわちダイヤモンドはエッチングされない
ことが計算から明らかになった。さらに、ＳｉＧｅもま
た原子状水素でエッチングされることが明らかになって
いる。ＳｉＧｅは、ＳｉとＧｅとがランダムに位置した
混晶であり、多くの場合、Ｓｉ中に３０％程度のＧｅを
混合してデバイスに利用される。混晶であるので、Ｓｉ
−Ｓｉ結合、Ｇｅ−Ｇｅ結合、およびＳｉ−Ｇｅ結合が
ランダムに存在する可能性があり、これらのさまざまな
組み合わせに関して計算する必要がある。

【００５７】ここで、Ｇｅの濃度が低い場合に高い確率
で存在することが予想される表面原子配置を例に挙げ
て、原子状水素との反応の活性化エネルギーを計算し
た。下記化１６ないし化１８を参照しつつ、これについ
て説明する。

【００５８】

【化１６】

【００５９】

【化１７】

【００６０】

【化１８】

【００６１】原子状水素（Ｈ²⁶）がダイハイドライド状
態の表面Ｇｅを攻撃して、トリハイドライドＧｅが形成
される反応は、前記化１６に示した反応（Ｖ−１）で表
わされ、これに必要なエネルギーは０．２ｅＶである。
その結果形成したＳｉダングリングボンドは、前記化１
７に示される反応（Ｖ−２）のようにエネルギー障壁な
しに次のＨ（Ｈ²⁷）と結合し、−３．８ｅＶに安定化す
る。

【００６２】また、トリハイドライドＧｅがＧｅＨ₄と
なって脱離するのに必要な反応は、前記化１８に示した
反応（Ｖ−３）であり、そのエネルギーは０．１ｅＶで
あった。したがって、表面のＧｅがエッチングされるの
に必要なエネルギーは０．２ｅＶであり、純粋なＳｉの
場合より少し小さい。ＳｉＧｅの可能な他の原子配置に
関しては、０．１から０．４ｅＶが得られたので、Ｓｉ
Ｇｅは原子状水素により容易にエッチングされると考え
られる。

【００６３】したがって、ＳｉやＳｉＧｅをエッチング
する際に、表面に形成したＳｉＣやダイヤモンドをマス
クとして用い、原子状水素をエッチャントとして用いる
ことが可能である。従来、こうした基板のエッチングマ
スクとして利用されていたＳｉＯ₂やレジストは絶縁体
であり、金属マスクは金属である。こうした絶縁体や金
属は、残留すると集積回路の汚染源となる場合が多いの
で、多くの場合、エッチング工程後には、マスクを完全
に剥離し、基板の洗浄を丹念に行なう必要があった。こ
れに対して、本発明においてマスク材料として用いられ
るＳｉＣやダイヤモンドは半導体であり、集積回路の一
部としてそのまま利用することができる。したがって、
エッチング後にマスクを除去する工程を省くことができ
る。しかも、原子状水素で処理した後の基板表面は、ダ
メージが少なく非常に良好な結晶性を保つことができ
る。また、水素はＣＶＤ成長に本来用いられる元素であ
るので、エッチング後の基板上には、そのままＳｉやＳ
ｉＧｅ，Ｃ、ＳｉＣ、ＳｉＧｅＣ等の薄膜を再成長でき
るという利点がある。

【００６４】さらに、基板であるＳｉやＳｉＧｅとマス
ク材料であるＳｉＣやＣとでは、表面状態が異なるた
め、その上に半導体薄膜を再成長するのに必要な基板温
度が異なっている。というのは、水素化化合物を原料に
用いるＣＶＤでは、結晶表面から水素が脱離することに
より、原料分子が表面に結合できるからである。具体的
には、ＳｉやＳｉＧｅ上では５００〜６００℃で表面水
素が脱離するので、この近傍の基板温度でＣＶＤ成長が
開始する。これに対して、ＳｉやＣ上に薄膜をＣＶＤ成
長するためには、最低でも１０００℃程度まで基板温度
を上げる必要がある。

【００６５】したがって、本発明を用いてＳｉまたはＳ
ｉＧｅ基板の表面を処理し、上述した特徴を利用するこ
とによって、さまざまなナノ構造をＣＶＤ成長で基板上
に作り込むことが可能である。

【００６６】

【発明の実施の形態】本発明の実施形態を説明する前
に、本発明の基本構成について説明する。

【００６７】図４は、本発明に係わる表面処理方法の基
本プロセスを示す図である。Ｓｉ基板１１の一部には、
マスクとしてＣが数原子層成長しているような構造が作
製されている。この図４においては、Ｃが２原子層１２
として表わされているが、１原子層でも、数ミクロンで
もかまわない。また、Ｃの代わりにＳｉＣでも、ＳｉＧ
ｅＣ、あるいはこれらの積層膜をマスクとして形成して
も構わない。さらに、ＳｉＣやＳｉＧｅＣはさまざまな
構造をとることが知られているが、それらのいずれの構
造の場合でも同様な効果が得られる。この構造の特徴
は、シリコン基板中のＳｉ−Ｓｉ結合に比べ、マスクと
なるＣが持っているＣ−Ｃ結合、あるいはＣ−Ｓｉ結合
の方が強いため、エッチャントに対する反応性が異なっ
ていることである。例えば、図示するように原子状水素
１３を表面に照射した場合、Ｃマスク１２で覆った部分
以外のＳｉはエッチングされて、ＳｉＨ₄１４として脱
離する。原子状水素を発生するためには、チャンバー内
にタングステンフィラメントを設置すればよい。このタ
ングステンフィラメントを加熱し、水素分子を通過させ
ることによって、容易に原子状水素を発生することがで
きる。

【００６８】このように処理されたＳｉ表面は、ダメー
ジや不純物が少なく良好な結晶性を有しているので、こ
のまま再成長を行なうことができる。しかも、マスクと
して用いたＣやＳｉＣ、ＳｉＧｅＣも半導体であるの
で、そのまま構造に組み込むことができる。すなわち、
ＣやＳｉＣ、ＳｉＧｅＣマスクを形成する段階で、膜厚
や縦構造、ドーピング等の条件を素子の一部として設計
しておき、そのまま素子に組み込んで利用することが可
能である。また、同じ条件でエッチングを行なった場
合、エッチング速度は面方位により異なる場合がある。
前述の化２と化４とで示したように、Ｓｉ（００１）面
では、基板第１層のＳｉがＳｉＨ₄として脱離するため
には、２個のＳｉ−Ｓｉバックボンドを切る必要があ
る。これに対し、Ｓｉ（１１１）面の表面第１層のＳｉ
は、３個のＳｉ−Ｓｉバックボンドで、表面第２層目の
Ｓｉと結合している。したがって、（１１１）面をエッ
チングするためには３個のバックボンドを切る必要があ
り、このことからだけでも、（１１１）面のエッチング
速度の方が遅そうである。実際に、基板温度や水素の供
給量等を変えることにより、Ｓｉ（００１）面とＳｉ
（１１１）面とのエッチング速度比は変化するので、エ
ッチング条件の制御により、エッチング形状を制御する
ことも可能である。

【００６９】ところで、ＳｉやＳｉＧｅなどVI族結晶の
ＣＶＤによる薄膜成長では、表面の水素の脱離が律速過
程である場合が多いことが知られている。例えば、Ｓｉ
の表面第１層に結合している水素が一部脱離して、Ｓｉ
がむき出しになったとする。そのＳｉには孤立電子対や
ダングリングボンドが形成されるので、シランやジシラ
ンのような原料分子は。エネルギー障壁なしに解離吸着
して結晶成長が進行する。その詳細は参考文献（Ｙ．
Ｓ．Ｈｉｒａｏｋａ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．ｖｏｌ．３８（１９９９）ｐｐ２７４５−２７４
６）に記載されている。Ｓｉ−ＣＶＤでは、基板を５０
０℃に加熱することによって表面水素の脱離が始まり、
水素の脱離と同時にエピタキシャル成長も開始する。基
板がＳｉＧｅの場合には、表面に存在するＧｅ原子から
選択的に水素が脱離することが、ａｂｉｎｉｔｉｏ分子
軌道計算から確認されたので、成長に必要な基板温度が
低下すると予想される。実験からも、同じ基板温度では
ＳｉＧｅの成長速度はＳｉよりも速いことが知られてい
る。ところが、表面第１層がＣであったとすると、表面
Ｃに結合したＨが脱離するのに必要なエネルギーはＳｉ
に比べてかなり大きく、１０００℃以上であると予想さ
れる。したがって、上に述べた機構が支配するような成
長条件では、１０００℃以上に基板温度を上げる必要が
ある。

【００７０】図５には、本発明の表面処理方法を適用し
た基板上に、半導体薄膜を再成長する方法を表わす工程
断面図を示す。

【００７１】図５（ａ）に示されるように、Ｓｉ基板２
１上にＣ層からなるマスク２２を形成し、本発明の方法
により原子状水素を含むエッチャントを供給して表面処
理を行なうことによって、Ｓｉ基板２１の露出部がエッ
チングされる。上述したように、エッチングされて露出
したＳｉ基板２１表面は、低温（５００℃）で再成長可
能であり、一方、Ｃマスク２２表面は、再成長を行なう
のに高温（１０００℃）を必要とする。

【００７２】したがって、Ｓｉの原料となるジシランと
Ｇｅの原料となるゲルマンとを供給し、基板温度を５０
０℃に高めると、図５（ｂ）に示されるようにＳｉ基板
２１の上にＳｉＧｅ２３が成長する。このとき、ドーパ
ントとなる不純物を同時に供給すればドープ層を成長さ
せることができる。すでに述べた理由により、５００℃
程度の成長温度では、Ｃマスク２２上の成長速度は遅
い。

【００７３】次に、基板温度を１０００℃以上に高めて
ジシランとエチレンとを供給すると、Ｃマスク２１およ
びＳｉ再成長層２３の上には、図５（ｃ）に示すように
ＳｉＣ層２４が成長する。

【００７４】ここで、多くの場合、ＣＶＤ成長の律速過
程は水素の脱離であり、この場合は上述したようなプロ
セスにより図５（ｃ）に示すような構造を作製すること
ができるが、これに当てはまらない場合も存在する。そ
れは、原料が表面水素の脱離温度よりも低温で分解し、
ＣＨ₃のような反応しやすい活性分子ができる場合であ
る。仮にＣＨ₃が表面に供給されれば、表面のＣやＳｉ
が水素で終端されていたとしても、ＣＨ₃は強引に表面
に結合してしまう。この場合は、原料分子の分解速度が
律速過程になるので、例えば、５００℃程度で分解し
て、活性なＣ化合物や活性なＳｉ化合物あるいは活性な
Ｇｅ化合物を放出するような原料を用いれば、５００℃
でマスクのＣ表面とエッチング後のＳｉ表面に、同時に
ＳｉＧｅＣを再成長することが可能である。ただし、成
長温度が低すぎると、結晶の質が低下する場合が多い。

【００７５】上述したような特徴を利用し、基板温度や
供給原料等を適宜選択することにより、原子状水素を用
いたエッチング後のＳｉ基板上に再成長する際に、マス
クであるＣやＳｉＣ、ＳｉＧｅＣ上にも、任意に同時に
再成長させることが可能である。

【００７６】なお、本発明の方法により処理された基板
の表面には、Ｓｉ、ＣおよびＧｅ以外にＧａＡｓ、Ｉｎ
Ｐ等のIII−Ｖ族化合物半導体やＧａＡｌＡｓ等の混
晶、ＧａＮ等の窒化物やＺｎＳｅ等のII−VI半導体薄膜
を形成することも可能である。

【００７７】さらに、こうした薄膜の再成長のみなら
ず、本発明の方法により処理された基板の表面には、電
極形成を行なうこともできる。具体的には、表面処理し
たＳｉやＳｉＣ上に直接Ａｕ等の金属を蒸着したり、Ｓ
ｉＯ₂を形成してから金属を蒸着したりして、オーミッ
ク電極やゲート電極を形成することも可能である。これ
によって、耐圧や高周波特性等の優れた半導体装置を製
造することができる。

【００７８】以下、図面を参照して、本発明をさらに詳
細に説明する。

【００７９】（実施例１）図６および７には、本発明に
よる表面処理を用いて、高性能のＦＥＴを作製する際の
工程断面図を示す。

【００８０】まず、図６（ａ）に示すように、シリコン
基板３１上にＳｉＯ₂パターン３２を作製する。このパ
ターン作製方法の詳細は省略するが、通常のフォトマス
クを用いたプロセスを利用した。すなわち、Ｓｉ基板に
レジストを塗布した後、フォトマスクを用いて露光し、
現像により一部のレジストを除去する。ＣＶＤ炉にセッ
トし、ＳｉＯ₂膜を堆積する。ＳｉＯ₂膜の厚さは、原理
的には任意とすることができ、例えば、数ｎｍから数千
ミクロンまで可能である。ＳｉＯ₂膜の厚さを適正化す
ることによって、その後のプロセスの簡略化を図ること
ができる。

【００８１】ＳｉＯ₂膜を堆積した後、炉から取り出
し、フォトレジストを除去して図６（ａ）に示されるよ
うにＳｉＯ₂パターン３２を作製した。

【００８２】また、ＳｉＯ₂膜の膜厚をより高精度に制
御するためには、Ｓｉ基板３１の表面を熱酸化し、その
酸化膜の一部を除去するという方法も可能である。ただ
し、すでに基板表面にエピタキシャル層が成長されてい
て、高温熱処理を避けたい場合には、この方法は適して
いない。

【００８３】こうしてＳｉＯ₂パターン３２が形成され
た基板３１をＳｉＣ、Ｓｉ、およびＳｉＧｅ等が成長で
きるＣＶＤ装置にセットする。本実施例においては、１
０^-7〜１０^-8Ｐａの到達真空度をもつ、高性能な超高真
空（ＵＨＶ）−ＣＶＤ装置を用いた。この装置には、タ
ングステンフィラメントが備えてあり、これを加熱して
水素ガスを流すことにより、原子状水素を発生すること
が可能である。基板をＣＶＤ装置にセットした後、１０
^-7Ｐａ程度の超高真空状態で基板を９００℃に加熱し
て、短時間Ｓｉ表面をクリーニングした。このクリーニ
ングプロセスは、マスクされていないＳｉ基板３１上の
自然酸化膜のみを除去し、マスク用に堆積されたＳｉＯ
₂３２はそのパターンを保ったまま残るように、条件設
定されている。

【００８４】次に、基板温度を７００℃に設定して、９
９．９％程度のエチレンガスを２×１０^-4Ｐａ供給し
た。数分後、ＳｉＯ₂でマスクされていないＳｉ基板３
１表面の炭化が開始する。数原子層分のＳｉＣ合金層が
形成されて、炭化は飽和する。低温でゆっくり炭化した
場合には、その後、良好な立方晶（３Ｃ）ＳｉＣ単結晶
膜が、基板のＳｉに格子整合して成長することが経験的
にわかっている。３０分後、ジシランの供給を開始し
た。この際、ジシランの分圧は２×１０^-4Ｐａに設定し
た。基板温度を１０００℃程度に高めると、Ｓｉ基板上
に良質のＳｉＣ単結晶が成長した。

【００８５】本実施例においては、同時にジボランを供
給して、図６（ｂ）に示すように高濃度ｐ型ＳｉＣ層３
３を成長した。この高濃度ｐ型ＳｉＣ層３３は、３０分
の成長時間で１０ｎｍ成長した。

【００８６】次に、基板の温度を室温まで下げた後、ジ
シラン、エチレン、およびジボランの供給を停止する。
ＣＶＤ装置に備え付けてあるタングステンフィラメント
を加熱し、水素ガスを１００ＳＣＣＭの流量で流した。
これにより、原子状水素が基板表面に供給される。

【００８７】原子状水素は、高濃度ｐ型ＳｉＣ層をエッ
チングしないが、ＳｉＯ₂をある程度エッチングする。
さらに、すでに説明したメカニズムに基づく本発明の表
面処理方法にしたがって、シリコン基板もエッチングす
る。本実施例では、基板を１００℃に加熱した。このよ
うにして、図６（ｃ）に示す構造が得られた。

【００８８】なお、本実施例においては、ＳｉＯ₂マス
ク３２の厚さをごく薄く設定してあったので、高性能ｐ
型ＳｉＣ層３３をマスクとしてＳｉＯ₂層３２も同時に
エッチングしたが、これに限定されるものではない。図
６（ｂ）に示した構造を作製した後、いったんＣＶＤ装
置から取り出して、化学的にＳｉＯ₂マスク３２を除去
することも可能である。ＳｉＯ₂層３２の除去方法は、
このＳｉＯ₂層３２の厚さや膜質等に応じて選択するこ
とができる。なお、この処理条件でのＳｉのエッチング
速度は、〜１０ｎｍ／ｍｉｎで非常にゆっくりとしたも
のであり、平坦かつダメージの少なく良質なエッチング
面が得られた。エッチング速度はＳｉ基板温度ととも
に、１桁から２桁変化する。

【００８９】なお、一般の化学反応では、室温から温度
を上げていくと反応速度が増加するが、本発明の原子状
水素によるＳｉのエッチングにおいては事情が異なる。
Ｓｉのエッチングが進行するためには、すでに説明した
ように表面にトリハイドライドが安定に存在する必要が
ある。しかしながら、基板温度を高めると、トリハイド
ライドが不安定になり、水素が脱離してダイハイドライ
ドやモノハイドライドになってしまう。すなわち、表面
トリハイドライドにＨが結合してＳｉＨ₄として脱離す
る反応が速く進行するためには、基板温度が高い方が有
利であるが、表面トリハイドライドの密度を高くするた
めには、基板温度が低いことが望まれる。これら２つの
相反する条件の兼ね合いによって、エッチング速度が決
まる。

【００９０】原子状水素の供給量や発生方法、表面の状
態等によりこれらの兼ね合いは変化するので、一概には
いえないが、文献によると少なくとも−１７０℃から２
００℃の範囲でＳｉのエッチングが観測されている。
（Ｓ．Ｋ．Ｊｏ，Ｂ．Ｇｏｎｇ，Ｇ．Ｈｅｓｓ，Ｊ．
Ｍ．Ｗｈｉｔｅ，ａｎｄＪ．Ｇ．Ｅｋｅｒｄｔ，Ｓｕ
ｒｆａｃｅＳｃｉｅｎｃｅｖｏｌ．３９４（１９９
７）Ｌ１６２−１６７）。なお、４００℃以上の高温に
すると、マスクのＳｉＣもわずかにエッチングされるよ
うになるので、適度に低温に抑えておくことが望まれ
る。

【００９１】また、今回は、（００１）面のＳｉ基板を
用いたが、他の面でも同様にＳｉＣをマスクとして原子
状水素で処理することにより同様の効果が得られる。た
だし、基板の面方位により、エッチング速度は変化し、
例えば（１１１）面では若干遅くなる傾向があった。

【００９２】次に、基板温度を６５０℃に高めて、ジシ
ランとドーパントガスのジボランとを供給した。その結
果、図７（ａ）に示すように、原子状水素でエッチング
したＳｉ基板３１表面のみに良質なボロンドープｐ型Ｓ
ｉ単結晶層３４が再成長した。なお、ｐ型Ｓｉ単結晶層
３４の成長速度は、ジシランの分圧を２０ｍＰａとした
際に７ｎｍ／ｍｉｎであった。

【００９３】図７（ｂ）には、こうして得られた膜構造
を利用して作製した、高性能ｐ型ＦＥＴを示す。図示す
るように、ｐ型Ｓｉ層３４上にショットキー電極３６が
形成されており、ゲートとして作用する。またｐ型Ｓｉ
層３４上にはドレイン電極３７となるオーミックコンタ
クトも形成されている。このＦＥＴの特徴は、ソース電
極３５となるオーミック電極が高濃度の⁺ｐ型ＳｉＣ層
３３上に形成されていることである。このＦＥＴが通常
のｐ型ＦＥＴよりも高速動作する理由を、以下に図８を
参照して説明する。

【００９４】図８は、ＳｉＣとＳｉとのヘテロ結合のバ
ンド構造である。本実施例で成長したＳｉＣは立方晶で
あり、その禁制帯幅は２．４ｅＶで、Ｓｉの１．１ｅＶ
より広い。ただし、バンド端の不連続は、大部分が価電
子帯側に集中していて、〜１．７ｅＶの不連続がある。
したがって、図７（ｂ）に示されるＦＥＴにおいては、
ｐ型ソース電極３５のあるＳｉＣ３３からチャネルとな
るＳｉ３４に正孔が注入されたとき、この不連続により
正孔は加速され、高速でチャネルを走りぬけてドレイン
電極３７に到達する。

【００９５】（実施例２）図９には、本発明の表面処理
方法を適用して作製されたＦＥＴの他の例を示す。前述
の実施例１と異なるのは、マスクとして単一のＳｉＣ層
ではなく、ＳｉＧｅＣ膜４２とＳｉＣ膜４３との積層膜
を用いたことである。Ｓｉ基板に比べてＳｉＣは格子定
数が小さいため、Ｓｉ基板上に直接ＳｉＣを成長する場
合、格子欠陥が少ない良質の膜が得られる成長条件の範
囲が非常に狭い。したがって、高性能なＣＶＤ装置が必
要とされる。

【００９６】ところで、ＧｅはＳｉに比べて格子定数が
大きい。また、ＧｅをＳｉにランダムに混合した混晶Ｓ
ｉ_1-xＧｅ_x（０＜ｘ＜１）の格子定数は大きく、Ｇｅを
混ぜることにより共有結合の結合長を引き伸ばすことが
できる。したがって、ＳｉＣにＧｅを混合してなるＳｉ
ＧｅＣの格子定数は、ＳｉＣの格子定数よりも大きく、
Ｓｉの格子定数に近づく。そこで、Ｓｉ基板４１上に緩
和層としてＳｉＧｅＣ層４２を数原子層成長し、次にＳ
ｉＣ層４３を成長することによって、広範囲の成長条件
で良質な積層膜を成長することができた。

【００９７】次に、本発明の表面処理方法、すなわち、
ＳｉＧｅＣ層４２とＳｉＣ層４３との積層膜をマスクと
して原子状水素を照射し、基板Ｓｉをエッチングした。
基板温度を５００℃に高めて、僅かにホスフィンを混ぜ
たシランを基板に流すと、エッチング処理をしたＳｉ基
板４１上にのみ、低濃度ｎ型にドープしたｎ^-Ｓｉ層４
４が選択再成長し、エッチングマスクであったＳｉＧｅ
Ｃ４２／ＳｉＣ４３積層膜上にはほとんど再成長しな
い。さらに、供給ガスをシランとゲルマンとに切り替え
て、アンドープＳｉ_0.7Ｇｅ_0.3層４５をｎ^-Ｓｉ層４４
上に成長し、ジボランとジシランとに切り替えてｐ型Ｓ
ｉ層４６をその上に選択再成長した。その後、ｐ型Ｓｉ
Ｃ層４３上にソース電極４８を形成し、ｐ型Ｓｉ層４６
上にゲート電極４９およびドレイン電極５０を形成し
て、図９に示す構造を作製した。

【００９８】ところで、選択再成長膜の構造は、歪Ｓｉ
Ｇｅを利用したヘテロ接合ＦＥＴを実現するバンド構造
になっている。すでに述べたように、Ｓｉ_0.7Ｇｅ_0.3格
子定数はＳｉより大きい。したがって、図９に示される
ように単結晶Ｓｉ上に成長したＳｉ_0.7Ｇｅ_0.3４５に
は、基板面内に沿って圧縮するような歪が加わってい
る。圧縮歪状態のＳｉ_0.7Ｇｅ_0.3は、Ｓｉよりも高い正
孔移動度を有することが知られている。また、ｐ型Ｓｉ
層４６とアンドープＳｉ_0.7Ｇｅ_0.3層４５とのヘテロ接
合界面のＳｉ_0.7Ｇｅ_0.3側には、ｐ型Ｓｉから注入され
た二次正孔ガス４７が形成される。Ｓｉ面のＳｉ_0.7Ｇ
ｅ_0.3層４５には不純物がドープされていないので、不
純物散乱が抑制され、通常のｐ型圧縮歪Ｓｉ_0.7Ｇｅ_0.3
よりも高い正孔移動度が実現できる。また、Ｓｉ_0.7Ｇ
ｅ_0.3の下に成長してあるｎ−型Ｓｉ層４４は、正孔が
基板側に広がって流れるのを抑える障壁の役目を果たし
ている。したがって、このヘテロ構造にソース電極４８
からｐ⁺型ＳｉＣ層４３を介して正孔を注入すると、実
施例１に示したｐチャネルＦＥＴよりも、より高速動作
するｐチャネルヘテロ接合ＦＥＴが実現できた。

【００９９】本実施例においては、マスクとしてＳｉＧ
ｅＣ層とＳｉＣ層との積層膜を用いたが、本発明の目的
は、マスクの最上層にＣを含有する層が含まれていれば
達成することができる。したがって、マスクとして成長
した積層膜中にＳｉ層やＳｉＧｅ層が含まれていても構
わない。例えば、Ｓｉ層、ＳｉＧｅ層、ＳｉＧｅＣ層、
およびＳｉＣ層を順次積層した積層膜を作製して、これ
をマスクとして原子状水素で処理した場合にも、同様な
効果が期待できる。

【０１００】以上、マスク最上層にｐ型ＳｉＣ層を成長
し、このＳｉＣ層の上にソース電極を形成することによ
り、高性能のｐチャネルＦＥＴやｐチャネルヘテロ接合
ＦＥＴを作製した例を挙げて本発明を説明したが、マス
クはソース領域以外にも用いることができる。例えば、
ｐ型ＳｉＣ層などのようなマスクの最上層にダイヤモン
ド薄膜を形成し、このダイヤモンド薄膜をゲート絶縁膜
等の絶縁膜として利用することも可能である。

【０１０１】ところで、上述したようなソース領域にＳ
ｉＣを用いた高性能ｐチャネルＦＥＴの製造に当たって
は、Ｓｉ層やＳｉＧｅ層上にＳｉＣ層を成長した後、ド
レイン電極下のＳｉＣ層のみをエッチングする工程も考
えられる。しかしながら、ＳｉＣは化学的に非常に安定
で、エッチングするためには、スパッターやＲＩＥなど
のようなダメージが大きな方法しかない。また、ＳｉＣ
より安定なマスクが存在しないので、厚いレジストマス
クやメタルマスクを用いなければならないという問題点
があった。

【０１０２】本発明の表面処理方法を用いることによっ
て、こうした問題点を解決することができ、しかも、真
空チャンバーから取り出すことなく、選択エッチングや
選択成長が可能となった。

【０１０３】（実施例３）図１０に、本発明の表面処理
方法を適用して形成される構造の他の例を表わす断面図
を示す。本実施例においては、Ｓｉ基板５１上にＳｉＧ
ｅ層５２を成長したものを用いた。この上に、前述の実
施例１と同様の手法によりＳｉＯ₂パターン（図示せ
ず）を形成し、ＳｉＯ₂を除去した部分にＳｉＣマスク
５３をＣＶＤ法により成長する。次に、水素分子を含む
混合ガスをプラズマ発生装置に供給し、原子状水素をエ
ッチングガスとして含む混合プラズマを発生した。この
プラズマで、ＳｉＣ５３でマスクされていないＳｉＯ₂
とＳｉＧｅとを高速エッチングし、基板のＳｉを露出さ
せた。なお、本実施例のように原子状水素を含むプラズ
マを用いてエッチングする場合には、ＳｉＣマスクの厚
さを数１０ｎｍ程度に厚くすることが望ましい。

【０１０４】次に、基板温度を１２００℃に設定して、
ジシランとメチレンとを供給して、図１０（ａ）に示す
ようにＳｉ基板５１およびＳｉＣマスク５３の両方の上
にＳｉＣ層５４を再成長した。

【０１０５】さらに、図１０（ｂ）に示すような構造を
作製することもできる。この場合には、上述の工程にお
いて、ＳｉＧｅをエッチングした後、６００℃でジシラ
ンを供給して、ＳｉＣマスク５３以外の部分にＳｉ層５
５を成長する。その後、基板温度を１２００℃に設定し
て、シランとエチレンとを供給すると、図１０（ｂ）の
ようにＳｉＧｅ層５３とＳｉ層５５とをＳｉＣ層５４で
覆ったような構造が実現できた。

【０１０６】（実施例４）以上の実施例においては、Ｓ
ｉＣマスクを作製する際に、まず、ＳｉＯ₂パターンを
作製し、ＳｉＯ₂が存在しない表面にＳｉＣマスクを成
長したが、マスクの作製方法はこれに限定されるもので
はない。

【０１０７】本実施例では、電子ビーム描画でＳｉＣマ
スクを作製した例を説明する。

【０１０８】まず、Ｓｉ基板を炭化水素ガス雰囲気中に
おき、電子ビームで表面に微細パターンを描画する。電
子ビームが照射された部分は、局所的に加熱されてＳｉ
が炭化し、ＳｉＣが形成される。なお、電子ビームの強
度によって、ＳｉＣの結晶型が異なる場合がある。高出
力の場合には、六方晶、例えば４Ｈや６ＨのＳｉＣが形
成されやすい。また、低出力では、ＳｉＣ合金層が形成
される場合がある。いずれの場合でも、形成されたＳｉ
Ｃはエッチングマスクとして利用することができる。

【０１０９】次に、炭化水素を排気した後、上述したよ
うな手法により原子状水素で表面処理を行なう。基板の
一部に不定形炭化水素等のよごれが残っている場合があ
るが、こうした炭素は原子状水素と反応して除去され
る。これは次のように説明される。汚れとなる炭素は、
多くの場合ｓｐ²型電子状態の炭素である。詳細は省略
するが、原子状水素で切断されない結合は、ｓｐ³型す
なわち、ダイヤモンドやＳｉＣのように４配位の電子状
態の炭素が持つ結合であって、ｓｐ²型、すなわち、３
配位炭素の結合は、原子状水素で切断されることが、理
論計算から明らかになっている。その結果、ｓｐ²型の
電子状態をもつ不定形炭素は、原子状水素を用いた本発
明の表面処理方法により除去される。

【０１１０】

【発明の効果】以上詳述したように本発明によれば、Ｓ
ｉ基板またはＳｉＧｅ基板上の所望の部分に、所望の縦
構造を実現するための表面処理方法が提供される。また
本発明によれば、Ｓｉ基板またはＳｉＧｅ基板の所望の
領域に所望の縦構造を有する半導体装置の製造方法が提
供される。

【０１１１】本発明を用いることにより、IV−IV族半導
体混晶やIV−IV族化合物半導体混晶を用いた任意の縦お
よび横構造を実現することができ、その工業的価値は絶
大である。

【図面の簡単な説明】

【図１】反応（Ｉ−１）におけるエネルギー変化を表わ
すグラフ図。

【図２】反応（Ｉ−２）におけるエネルギー変化を表わ
すグラフ図。

【図３】反応（Ｉ−３）におけるエネルギー変化を表わ
すグラフ図。

【図４】本発明にかかる表面処理方法の基本プロセスを
表わす概略図。

【図５】本発明の表面処理方法を適用した基板に半導体
薄膜を再成長して得られる構造を示した図。

【図６】本発明の表面処理方法を適用した高性能ＦＥＴ
の製造工程の一例を表わす断面図。

【図７】本発明の表面処理方法を適用した高性能ＦＥＴ
の製造工程の一例を表わす断面図。

【図８】ＳｉＣとＳｉとのヘテロ接合のバンド構造を表
わす図。

【図９】本発明の表面処理方法を適用して作製されたＦ
ＥＴの他の例の構成を表わす断面図。

【図１０】本発明の表面処理方法を適用して形成される
構造の他の例を表わす断面図。

【符号の説明】

１１…Ｓｉ基板１２…Ｃ原子層１３…Ｈ１４…ＳｉＨ₄ ２１…Ｓｉ基板２２…Ｃマスク層２３…Ｓｉ再成長層２４…ＳｉＣ層３１…シリコン基板３２…ＳｉＯ₂マスク３３…高濃度ｐ型ＳｉＣ層３４…ボロンドープｐ型Ｓｉ単結晶層３５…ソース電極３６…ゲート電極３７…ドレイン電極４１…Ｓｉ基板４２…ｐ型ＳｉＧｅＣ層４３…ｐ型ＳｉＣ層４４…ｎ^-Ｓｉ層４５…アンドープＳｉ_0.7Ｇｅ_0.3層４６…ｐ型Ｓｉ層４７…二次正孔ガス４８…ソース電極４９…ゲート電極５０…ドレイン電極５１…Ｓｉ基板５２…ＳｉＧｅ層５３…ＳｉＣマスク５４…ＳｉＣ層５５…Ｓｉ層

フロントページの続きＦターム(参考） 5F004 DA24 DB00 DB01 DB03 EA03 5F045 AB02 AB05 AB07 AC01 AC19 AD08 AD09 AD10 DA52 DB02 HA03 5F102 GB01 GC01 GD01 GJ02 GJ03 GQ01 GR01 HC15 HC21

Claims

【特許請求の範囲】

【請求項１】ＳｉまたはＳｉ_1-xＧｅ_x（０＜ｘ＜１）
からなる基板上に、ダイヤモンド層、ＳｉＣ層、Ｓｉ
_1-yＣ_y（０＜ｙ＜１）層、Ｓｉ_1-xＧｅ_xＣ（０＜ｘ＜
１）層、およびＳｉ_1-x-yＧｅ_xＣ_y（０＜ｘ＋ｙ＜１、
ｘ≠０、ｙ≠０）層からなる群から選択される少なくと
も１種を含むマスクを形成する工程と、前記マスクが形成された前記基板に、原子状水素を含有
するエッチングガスを照射して、前記基板の露出部を除
去する工程を具備する表面処理方法。
【請求項２】前記露出部が除去された基板および前記
マスクの少なくとも一方の上に、Ｓｉ、ＣおよびＧｅか
ら選択される少なくとも１種を主成分とする結晶膜を再
成長する工程をさらに具備する請求項１に記載の表面処
理方法。
【請求項３】ＳｉまたはＳｉ_1-xＧｅ_x（０＜ｘ＜１）
からなる基板上の一部の領域に、ダイヤモンド層、Ｓｉ
Ｃ層、Ｓｉ_1-yＣ_y（０＜ｙ＜１）層、Ｓｉ_1- _xＧｅ_xＣ
（０＜ｘ＜１）層、およびＳｉ_1-x-yＧｅ_xＣ_y（０＜ｘ
＋ｙ＜１、ｘ≠０、ｙ≠０）層からなる群から選択され
る少なくとも１種を含むマスクを形成してソース領域と
なる第１の領域を得る工程と、前記マスクが形成された前記基板に、原子状水素を含有
するエッチングガスを照射して、前記基板の露出部を除
去する工程と、前記露出部が除去された基板上に、Ｓｉ、ＣおよびＧｅ
から選択される少なくとも１種を主成分とする結晶膜を
再成長して、チャネルおよびドレイン領域となる第２の
領域を得る工程と、前記第１の領域上にソース電極を形成する工程と、前記第２の領域上にゲート電極およびドレイン電極を形
成する工程とを具備する半導体装置の製造方法。