KR20080004008A - 전자 부품의 표면 실장 구조 - Google Patents

전자 부품의 표면 실장 구조 Download PDF

Info

Publication number
KR20080004008A
KR20080004008A KR1020060062436A KR20060062436A KR20080004008A KR 20080004008 A KR20080004008 A KR 20080004008A KR 1020060062436 A KR1020060062436 A KR 1020060062436A KR 20060062436 A KR20060062436 A KR 20060062436A KR 20080004008 A KR20080004008 A KR 20080004008A
Authority
KR
South Korea
Prior art keywords
land
fillet
electronic component
land portion
lead
Prior art date
Application number
KR1020060062436A
Other languages
English (en)
Inventor
카나메 나가타니
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060062436A priority Critical patent/KR20080004008A/ko
Priority to US11/633,025 priority patent/US20080006918A1/en
Priority to EP06127357A priority patent/EP1876871A2/en
Priority to CNA2006101725579A priority patent/CN101102662A/zh
Publication of KR20080004008A publication Critical patent/KR20080004008A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

전자 부품의 표면 실장 구조가 개시된다. 본 발명의 표면 실장 구조는 리드부의 배면이 솔더링되는 제1 랜드부 및 리드부의 단부가 솔더링되며 제1 랜드부보다 넓은 폭을 갖는 제2 랜드부를 포함하는 랜드부에 전자 부품의 리드부가 솔더링됨으로써, 회로 기판의 좁은 영역내에서 표면 실장 구조의 안정성 및 신뢰성을 확보할 수 있다.

Description

전자 부품의 표면 실장 구조{Surface mounting structure}
도 1은 종래의 표면 실장 구조에 있어서 솔더링된 필렛에 발생한 크랙을 도시한 사진.
도 2는 본 발명의 표면 실장 구조를 도시한 사시도.
도 3 및 도 4는 본 발명의 랜드부를 도시한 평면도.
도 5는 본 발명의 리드부의 일 실시예를 도시한 사시도.
도 6은 본 발명과 비교를 위하여 제2 필렛 및 여기에 발생된 크랙을 도시한 측단면도.
도 7은 본 발명에 있어서, 제2 필렛의 형상을 도시한 측단면도.
도 8은 본 발명에 있어서, 연결 랜드부가 마련되는 위치를 설명하는 평면도.
도 9는 본 발명에 있어서, 라운드 형상으로 마련되는 연결 랜드부를 도시한 평면도.
도 10 및 도 11은 본 발명에 있어서, 챔퍼 또는 라운드 처리된 제2 랜드부의 단부를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100a,100b,100c...전자 부품 120...회로 기판
130a,130b,130c...리드부(lead portion) 200...랜드부(land portion)
210...제1 랜드부 220...제2 랜드부
221...제 2 랜드부의 단부 230...연결 랜드부
300...필렛(fillet) 310...제1 필렛
320...제2 필렛 330...연결 필렛
본 발명은 표면 실장용 전자 부품의 표면 실장 구조에 관한 것으로서, 보다 상세하게는 회로 기판에 형성된 랜드부에 전자 부품의 리드부를 솔더링시켜 접합하는 표면 실장 구조에 관한 것이다.
정보화 기술의 급속한 발달로 휴대용 전자 기기 등 소형화 및 고기능화된 기기가 속속 출현되고 있다. 이러한 기기에 장착되는 회로 기판은 그 크기가 소형화되므로 회로 기판의 좁은 영역내에 여러 종의 전자 부품을 탑재하기 위하여 고밀도의 표면 실장 기술이 개발되고 있다.
표면 실장 공정은 회로 기판에 패턴된 랜드부에 솔더 크림(solder cream)을 도포한 다음 그 위에 전자 부품의 리드부를 올려 놓고 열을 가하는 리플로우(reflow) 과정에 의하여 리드부를 랜드부에 솔더링한다. 리드부 및 랜드부 사이에는 솔더 크림이 융착되면서 필렛(fillet)이 형성된다.
도 1은 종래의 표면 실장 구조에 있어서 솔더링된 필렛에 발생한 크랙을 도시한 사진이다. 이를 참조하면 리드부(3)의 필렛 부분에 발생한 크랙을 확인할 수 있다. 회로 기판(2)에 표면 실장된 전자 부품(1)은 서로 다른 열팽창 계수를 가진다. 고온 및 저온을 번갈아가며 열사이클이 장시간 작용되면, 회로 기판(2) 및 전자 부품(1)은 서로 다른 변형량만큼 반복적으로 신축된다. 신축 방향은 x축 및 y축 방향은 물론 임의의 방향이 될 수 있다. 신축량의 차이에 의하여 발생되는 열응력(thermal stress)은 회로 기판(2) 및 전자 부품(1)의 결합부에 해당하는 필렛에 집중되며, 결국 상기 필렛에는 크랙이 발생될 것이다. 따라서 전자 부품(1)의 표면 실장 구조는 응력 집중에 의한 크랙의 열림 및 크랙의 진전을 방지하기 위하여 충분한 신뢰성을 갖도록 설계되어야 한다.
본 발명의 기술적 과제는 상술한 필요성을 감안한 것으로, 서로 다른 열팽창 계수를 갖는 회로 기판 및 전자 부품의 신축량 차이에 의하여 응력이 집중적으로 솔더링 부위에 작용할 때 크랙의 열림 및 크랙의 진전이 방지되는 표면 실장 구조를 제공하는 것이다.
상술한 목적을 달성하기 위하여 본 발명의 표면 실장 구조에 따르면,
회로 기판상의 랜드부에 리드부가 솔더링되는 전자 부품의 표면 실장 구조에 있어서, 상기 랜드부는,
상기 리드부의 배면이 솔더링되는 제1 랜드부;
상기 제1 랜드부에 연결되는 것으로 상기 리드부의 단부가 솔더링되며 상기 제1 랜드부보다 넓은 폭을 갖는 제2 랜드부; 를 포함하는 것을 특징으로 한다.
한편, 본 발명의 표면 실장 구조에 따르면,
회로 기판상의 랜드부에 리드부가 솔더링되는 전자 부품의 표면 실장 구조에 있어서, 서로 다른 열팽창 계수를 갖는 상기 회로 기판 및 전자 부품의 열변형량 차이에 따라 상기 솔더링 위치에 발생하는 응력 집중을 완화하기 위하여, 상기 랜드부는 부분적으로 다른 폭을 갖는 것을 특징으로 한다.
또한, 본 발명의 표면 실장 구조에 따르면,
회로 기판상의 랜드부에 리드부가 솔더링되는 전자 부품의 표면 실장 구조에 있어서,
서로 다른 열팽창 계수를 갖는 상기 회로 기판 및 전자 부품의 열변형량 차이에 따라 상기 솔더링 위치에 발생하는 응력 집중을 완화하기 위하여 상기 랜드부는 부분적으로 다른 폭을 갖고,
여기서 상대적으로 넓은 폭을 갖는 상기 랜드부의 일부분은 상기 리드부의 단부에 상응하는 위치에서부터 시작하여 상기 리드부의 단부의 바깥쪽으로 소정의 길이만큼 연장되며,
상대적으로 넓은 폭을 갖는 상기 랜드부의 일부분과 좁은 폭을 갖는 상기 랜드부의 타부분은 챔퍼 또는 라운드 형상으로써 연결되는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 표면 실장 구조를 상세히 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 기능을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 2는 본 발명의 표면 실장 구조를 도시한 사시도이다. 회로 기판(120), 전자 부품(100a,100b,100c), 리드부(130a,130b,130c), 랜드부(200), 및 필렛(300)의 크기나 상대적인 비율은 설명의 편의를 위하여 과장되게 도시될 수 있다. 회로 기판(120)에 표면 실장되는 전자 부품(100a,100b,100c)에는 리드부(130a,130b,130c)가 마련된다. 예를 들면, 양단부에 한 쌍의 리드부(130a)를 구비하는 세라믹 콘덴서(ceramic condenser)(100a), 바깥쪽 방향으로 연장되는 리드부(130b)가 복수로 마련되는 타입의 전자 부품(100b), 안쪽으로 연장되는 리드부(130c)가 복수로 마련되는 타입의 전자 부품(100c) 등 다양한 형태의 전자 부품(100a,100b,100c)이 있다. 이들 전자 부품(100a,100b,100c) 중 어느 하나는, 랜드부(200) 및 리드부(130) 사이에 형성되는 필렛(300)에 의하여 회로 기판(120)에 표면 실장된다.
도 3 및 도 4는 본 발명의 랜드부(200)를 도시한 평면도이다. 도 5에는 전자 부품(100c)의 안쪽으로 연장되는 타입의 리드부(130c)가 다양한 종류의 리드부(130a,130b,130c) 중 한 가지 예로서 도시된다. 설명의 편의를 위하여 도 3 이하에는 도 5의 형상을 갖는 리드부(130c) 및 이를 구비한 전자 부품(100c)이 도시된다. 도 2 내지 도 5를 참조하며 본 발명의 표면 실장 구조를 상세히 설명한다.
리드부(130c)는 전자 부품(100c)에 전원 및 구동 신호의 입출력 단자가 되며 회로 기판(120)상에 형성된 랜드부(200)에 솔더링된다. 리드부(130c)는 x축 방향으로 적어도 하나 이상 배열되며 y축에 평행한 방향을 따라 전자 부품(100c)으로부터 연장된다. 이하에서 설명의 편의상 x축 방향은 제1 방향으로 정의하고 이와 직교하는 y축 방향은 제2 방향으로 정의한다. 리드부(130c) 또는 랜드부(200)의 폭은 제1 방향을 따라 측정되며, 리드부(130c) 또는 랜드부(200)의 길이는 제2 방향을 따라 측정된다.
표면 실장을 위한 리플로우(reflow) 공정에서 솔더 크림이 액체 상태로 용융되고, 용융된 솔더는 표면 장력 및 모세관 힘에 의하여 소정의 형상으로 응집되며서 리드부(130c)의 배면(131) 및 단부(132)에 달라붙는다. 용융된 솔더는 냉각되며 필렛(fillet)(300)을 형성한다. 리드부(130c)의 배면(131)에 형성된 필렛을 제1 필렛(310)으로 정의하고 리드부(130c)의 단부(132)에 형성된 필렛을 제2 필렛(320)으로 정의한다.
리드부(130c)는 제1 방향을 따라 소정의 폭(Xp)을 갖고, 제2 방향을 따라 소정의 길이(Yp)만큼 솔더링되며, 리드부(130c)의 단부(132)는 z축 방향으로 소정의 높이(Zp)만큼 솔더링된다. 회로 기판(120)에 형성되는 랜드부(200)는 리드부(130c)의 배면(131)이 솔더링되는 제1 랜드부(210)와 리드부(130c)의 단부(132)가 솔더링되는 제2 랜드부(220)를 구비한다. 리드부(130c)의 배면(131) 및 제1 랜드부(210) 사이에는 제1 필렛(310)이 형성되고, 리드부(130c)의 단부(132) 및 제2 랜드부(220) 사이에는 제2 필렛(320)이 형성된다.
제1 필렛(310)의 폭은 리드부 배면(131)의 폭(Xp)보다 약간 크고, 용융된 솔더의 표면 장력 및 모세관 힘에 의하여 형성되는 제2 필렛(320)의 최대 높이는 리드부(130c)의 단부(132)의 높이(Zp)와 실질적으로 동일하며, 제2 필렛(320)의 길이 는 리드부(130c)의 단부(132)의 높이(Zp)와 제2 랜드부(220)의 길이(Y3)에 의하여 결정된다.
제1 랜드부(210)와 제2 랜드부(220)는 연결 랜드부(230)에 의하여 서로 연결되는 것이 바람직하다. 연결 랜드부(230) 상에는 제1 필렛(310)과 제2 필렛(320)을 연결하는 연결 필렛(330)이 형성된다.
제1 랜드부(210)는 리드부(130c)를 제1 방향으로 정렬시킬 수 있도록 리드부(130c)의 폭(Xp)에 상응하는 폭(X1)을 갖는다. 즉, 제1 랜드부(210)의 폭(X1)과 리드부(130c)의 폭(Xp)은 그 차이가 비교적 작게 설정되는 것이 바람직하다. 예를 들면, 제1 랜드부(210) 및 리드부(130c)는 그 폭이 실질적으로 동일한 것이 바람직하다. 왜냐하면, 리플로우 공정에서 액체 상태로 용융된 솔더의 표면 장력에 의하여, 전자 부품(100c) 또는 리드부(130c)의 위치가 x축 방향으로 정렬될 수 있기 때문이다. 또한, 전자 부품(100c)이 소정 높이에 고정되지 못하고 들뜨는 소위 "맨하탄" 불량이나, 냉납 또는 과납 등의 납땜 불량을 억제할 수 있다. 이와 같이, 제1 랜드부(210)의 폭(X1)을 증가시키는 것에는 제한이 따르므로 제2 랜드부(220)의 폭(X2)을 넓게 형성하고 필렛(300)을 크게 형성함으로써 솔더링의 안정성 및 신뢰성을 증가시킬 수 있다.
제1 랜드부(210)의 길이(Y1+Yp)는 리드부(130c)가 솔더링되는 길이(Yp)보다 더 큰 것이 바람직하다. 따라서, 리드부(130c)의 배면(131)은 상대적으로 더 큰 길 이를 갖는 제1 랜드부(210)에 안정적으로 실장될 수 있다.
회로 기판(120) 및 여기에 표면 실장되는 전자 부품(100c)은 서로 다른 열팽창 계수를 갖는다. 작동 상태 또는 외부 온도에 따라 고온 및 저온이 번갈아가며 변화되는 열사이클이 작용할 때, 회로 기판(120) 및 전자 부품(100c)은 제1 방향 및 제2 방향은 물론 임의의 방향을 따라 서로 다른 열변형량(thermal strain)만큼 신축된다. 이로 인하여, 회로 기판(120) 및 전자 부품(100c)의 연결 부분인 필렛(300)에 열응력(thermal stress)이 집중적으로 작용한다. 이러한 응력 집중은 필렛(300)에 크랙을 발생시킨다. 상술한 크랙은 도 1을 참조하면 상세하게 관찰할 수 있다.
리드부(130c)의 단부(132)에 작용하는 응력 집중을 완화함으로써 크랙 발생을 방지하기 위하여 랜드부(200)는 서로 다른 폭을 갖는다. 즉, 리드부(130c)의 단부(132)가 솔더링되는 제2 랜드부(220)는 리드부(130c)의 배면(131)이 솔더링되는 제1 랜드부(210)보다 넓은 폭(X2)을 갖는다. 제1 랜드부(210)에 형성되는 제1 필렛(310) 및 제2 랜드부(220)에 형성되는 제2 필렛(320) 사이에는 연결 필렛(330)이 형성되며, 연결 필렛(330)은 리드부(130c)의 단부(132)를 감싸므로 상기 응력 집중이 완화된다. 연결 필렛(330)은 제1 방향 및 제2 방향 각각에 대하여 경사지게 형성되는 것이 바람직하다. 또한, 연결 필렛(330)은 z축 방향으로 경사지게 형성되는 것이 바람직하다.
다시 설명하면, 제2 랜드부(220)는 필렛(300)의 크랙 발생을 방지하기 위한 폭만큼 제1 랜드부(210)보다 넓은 폭(X2)을 갖는다. 열사이클 테스트 및 다양한 시뮬레이션에 의하여 얻은 결과로서, 리드부(130c)의 폭을 Xp로 정의할 때, 제2 랜드부(220)의 폭(X2)은 1.7×Xp ~ 1.98×Xp 에 해당하는 것이 바람직하다.
도 6은 본 발명과 비교를 위하여 제2 필렛(320) 및 여기에 발생된 크랙을 도시한 측단면도이다. 도 7은 본 발명에 있어서, 제2 필렛(320)의 형상을 도시한 측단면도이다. 도 6에 도시된 바와 같이 제2 랜드부(220)의 길이(Y3)가 지나치게 큰 경우, 제2 필렛(320)의 오목하고 긴 형상 및 냉각 후의 결정 구조로 인하여 크랙이 발생하기 쉬운 문제점이 있다. 따라서, 도 7에 도시된 본 발명의 실시예에서, 제2 랜드부(220)는 제2 필렛(320)의 두께 및 형상을 규제하기 위한 소정의 길이(Y3)를 가짐으로써 크랙 발생이 방지된다. 열사이클 테스트 및 다양한 시뮬레이션에 의하여 얻은 결과로서, 리드부(130c)의 단부(132)가 솔더링되는 높이를 Zp로 정의할 때, 제2 랜드부(220)의 길이(Y3)는 0.44×Zp ~ 0.78×Zp에 해당하는 것이 바람직하다.
도 8은 본 발명에 있어서, 연결 랜드부(230)가 마련되는 위치를 설명하는 평면도이다. 도 9는 본 발명에 있어서, 라운드 형상으로 마련되는 연결 랜드부(230)를 도시한 평면도이다. 도 2, 도 8 및 도 9를 참조하며, 연결 랜드부(230)가 마련되는 위치 및 형상을 설명한다. 상술한 바와 같이 응력 집중을 완화하려면, 연결 랜드부(230) 상에 형성되는 연결 필렛(330)은 리드부(130c)의 단부(132)를 감싸는 위치에 형성되는 것이 바람직하다. 따라서, 리드부(130c)의 길이 방향인 제2 방향을 따라 연결 랜드부(230)의 시점(231) 및 종점(232) 사이에 리드부(130c)의 단부(132)가 위치하도록, 연결 랜드부(230)의 위치가 조절된다. 연결 랜드부(230)는 직선 에지(edge)를 갖는 챔퍼(chamfer) 또는 곡선 에지(edge)를 갖는 라운드(round) 형상으로써 제1 랜드부(210) 및 제2 랜드부(220)를 연결한다. 열사이클 테스트 및 다양한 시뮬레이션에 의하여 얻은 결과로서, 제2 랜드부(220)의 폭을 X2 그리고 리드부(130c)의 폭을 Xp로 정의할 때, 연결 랜드부(230)의 길이(Y2)는 0.58×(X2 -Xp)/2 ~ 1.73×(X2 -Xp)/2 에 해당하는 것이 바람직하다.
도 10 및 도 11은 본 발명에 있어서, 챔퍼 또는 라운드 처리된 제2 랜드부(220)의 단부(222)를 도시한 평면도이다. 상술한 바와 같이 필렛(300)에 작용하는 열응력은 제1 방향 및 제2 방향은 물론 임의의 방향으로 작용한다. 랜덤(random)한 방향으로 작용하는 열응력이 어느 한 위치 또는 어느 한 방향으로 집중되는 것을 방지하기 위하여, 제2 랜드부(220)의 단부(222)는 직선 에지(edge)를 갖는 챔퍼(chamfer)(225) 또는 곡선 에지(edge)를 갖는 라운드(round)(226) 형상을 갖는 것이 바람직하다. 도 10에 도시된 화살표는 제2 필렛(320)에 작용하는 열응력 벡터로서, 열응력의 크기 및 방향을 나타낸다.
한편, 본 발명에 따른 전자 부품의 표면 실장 구조는 화상형성장치의 회로 기판을 구성하는 전자 부품을 장착하기 위하여 사용될 수 있다. 도시되지는 않았지만, 이러한 화상형성장치는 용지 등의 인쇄 매체에 화상을 인쇄하는 인쇄 유니트 와, 상기 인쇄 유니트에 구동 전원, 인쇄 데이터 또는 제어 신호 등을 입출력하는 전자 부품이 실장되는 회로 기판을 구비한다. 상기 전자 부품은 상기 회로 기판에 상술한 표면 실장 구조에 의하여 장착된다.
인쇄 유니트에서 화상을 인쇄하는 방식은 잉크젯 방식, 전자사진방식, 염료승화방식 등 어떠한 것이라도 무방하다. 잉크젯 방식의 예를 들면, 상기 인쇄 유니트는 인쇄 매체에 잉크를 분사하는 프린트 헤드와 용지 이송 장치를 구비한다. 그 밖에도 전자사진방식으로 화상을 인쇄하는 인쇄 유니트는 노광기에 의하여 노광됨으로써 정전잠상이 형성되는 감광체, 상기 정전잠상을 토너 화상으로 현상하는 현상기, 상기 토너 화상을 인쇄 매체에 전사하는 전사 롤러, 상기 토너 화상에 열과 압력을 가하여 정착시키는 정착기를 구비한다.
상기 회로 기판은 상기 인쇄 유니트에 구동 전원이나 전자사진방식 인쇄를 위한 바이어스 전압을 공급하는 전원 공급 기판, 상기 인쇄 유니트와 호스트 컴퓨터 사이에 데이터를 입출력하는 인터페이스 기판, 상기 인쇄 유니트에 마련된 각 부품의 동작을 제어하고 데이터를 처리하기 위한 메인 회로 기판, 팩스 기능 등의 추가를 위하여 화상형성장치와 별도로 구매되는 옵션 회로 기판 등 어떠한 종류의 회로 기판이라도 무방하다.
상술한 바와 같이 본 발명의 표면 실장 구조는 다음과 같은 효과를 갖는다.
우선, 제1 랜드부의 폭을 조절함으로써 리드부를 정위치에 정렬시킬 수 있고 제2 랜드부의 폭을 넓게 형성함으로써 솔더링의 안정성 및 신뢰성을 증가시킬 수 있다.
다음으로, 연결 랜드부가 소정 형상으로 소정 위치에 마련됨으로써 필렛에 크랙 발생을 방지할 수 있다.
그리고, 제2 랜드부의 단부를 챔퍼 또는 라운딩 처리함으로써 응력 집중을 방지할 수 있다.
따라서, 추가의 비용이나 별도의 구조물을 설치하는 부담없이 회로 기판의 좁은 영역내에서 표면 실장 구조의 안정성 및 신뢰성을 확보할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.

Claims (19)

  1. 회로 기판상의 랜드부에 리드부가 솔더링되는 전자 부품의 표면 실장 구조에 있어서,
    상기 랜드부는,
    상기 리드부의 배면이 솔더링되는 제1 랜드부;
    상기 제1 랜드부에 연결되는 것으로 상기 리드부의 단부가 솔더링되며 상기 제1 랜드부보다 넓은 폭을 갖는 제2 랜드부; 를 포함하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  2. 제 1항에 있어서,
    상기 리드부는 제1 방향을 따라 소정의 폭을 갖고 제2 방향을 따라 상기 전자 부품으로부터 연장되며,
    상기 제1 랜드부는 상기 리드부를 상기 제1 방향으로 정렬시킬 수 있도록 상기 리드부에 상응하는 폭을 갖고,
    상기 제2 랜드부는 솔더링에 의하여 형성되는 필렛의 크랙 발생을 방지하기 위한 폭만큼 상기 제1 랜드부보다 넓은 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  3. 제 2항에 있어서,
    상기 제2 랜드부의 폭은,
    상기 리드부의 폭을 Xp로 정의할 때, 1.7×Xp ~ 1.98×Xp 에 해당하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  4. 제 2항에 있어서,
    상기 제2 랜드부는,
    상기 리드부의 단부에 형성되는 상기 필렛의 두께 및 형상을 규제하기 위한 소정의 길이를 갖는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  5. 제 4항에 있어서,
    상기 제2 랜드부의 길이는,
    상기 리드부의 단부가 솔더링되는 높이를 Zp로 정의할 때, 0.44×Zp ~ 0.78×Zp에 해당하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  6. 제 2항에 있어서,
    상기 제2 랜드부의 단부는,
    챔퍼 또는 라운딩 처리됨으로써 상기 필렛의 응력 집중을 완화하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  7. 제 1항에 있어서,
    상기 제1 랜드부의 길이는,
    상기 리드부가 솔더링되는 길이보다 더 큰 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  8. 제 1항에 있어서,
    서로 다른 폭을 갖는 상기 제1 랜드부 및 제2 랜드부를 챔퍼 또는 라운드 형상으로써 연결하는 연결 랜드부; 를 더 구비하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  9. 제 8항에 있어서,
    상기 연결 랜드부에는,
    상기 리드부의 솔더링시, 상기 제1 랜드부에 형성되는 제1 필렛 및 상기 제2 랜드부에 형성되는 제2 필렛을 서로 연결하는 연결 필렛이 형성되는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  10. 제 9항에 있어서,
    상기 연결 필렛은,
    상기 리드부의 단부를 감싸는 위치에 형성되는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  11. 제 8항에 있어서,
    상기 리드부의 단부는,
    상기 리드부의 길이 방향을 따라 상기 연결 랜드부의 시점 및 종점 사이에 위치하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  12. 제 8항에 있어서,
    상기 연결 랜드부의 길이는,
    상기 제2 랜드부의 폭을 X2 그리고 상기 리드부의 폭을 Xp로 정의할 때, 0.58×(X2 -Xp)/2 ~ 1.73×(X2 -Xp)/2 에 해당하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  13. 회로 기판상의 랜드부에 리드부가 솔더링되는 전자 부품의 표면 실장 구조에 있어서,
    서로 다른 열팽창 계수를 갖는 상기 회로 기판 및 전자 부품의 열변형량 차이에 따라 상기 솔더링 위치에 발생하는 응력 집중을 완화하기 위하여, 상기 랜드부는 부분적으로 다른 폭을 갖는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  14. 제 13항에 있어서,
    상기 리드부의 배면이 솔더링되는 위치에 제1 필렛이 형성되고,
    상기 리드부의 단부가 솔더링되는 위치에 제2 필렛이 형성되며,
    상기 제1 필렛 및 제2 필렛 사이에는 이들을 서로 연결하는 연결 필렛이 상기 리드부의 단부를 감싸도록 형성되는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  15. 제 14항에 있어서,
    상기 연결 필렛은,
    상기 리드부가 제1 방향을 따라 소정의 폭을 갖고 제2 방향을 따라 상기 전자 부품으로부터 연장되는 경우에, 상기 제1 방향 및 제2 방향 각각에 대하여 경사지게 형성되는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  16. 제 14항에 있어서,
    상기 랜드부는,
    상기 제1 필렛이 형성되며, 상기 리드부가 솔더링되는 길이보다 더 큰 길이를 갖는 제1 랜드부;
    상기 제2 필렛이 형성되며, 상기 제2 필렛의 두께 및 형상을 규제하기 위한 소정의 길이를 갖는 제2 랜드부;
    상기 연결 필렛이 형성되며 상기 제1 랜드부 및 제2 랜드부를 챔퍼 또는 라운드 형상으로써 연결하는 연결 랜드부; 를 구비하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  17. 제 14항에 있어서,
    상기 제2 랜드부의 단부는,
    챔퍼 또는 라운딩 처리됨으로써 상기 제2 필렛의 응력 집중을 완화하는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  18. 회로 기판상의 랜드부에 리드부가 솔더링되는 전자 부품의 표면 실장 구조에 있어서,
    서로 다른 열팽창 계수를 갖는 상기 회로 기판 및 전자 부품의 열변형량 차이에 따라 상기 솔더링 위치에 발생하는 응력 집중을 완화하기 위하여 상기 랜드부는 부분적으로 다른 폭을 갖고,
    여기서 상대적으로 넓은 폭을 갖는 상기 랜드부의 일부분은 상기 리드부의 단부에 상응하는 위치에서부터 시작하여 상기 리드부의 단부의 바깥쪽으로 소정의 길이만큼 연장되며,
    상대적으로 넓은 폭을 갖는 상기 랜드부의 일부분과 좁은 폭을 갖는 상기 랜드부의 타부분은 챔퍼 또는 라운드 형상으로써 연결되는 것을 특징으로 하는 전자 부품의 표면 실장 구조.
  19. 인쇄 매체에 화상을 인쇄하는 인쇄 유니트;
    상기 인쇄 유니트에 구동 전원 또는 신호를 입출력하는 전자 부품이 상기 제 1항 내지 제 12항 중 어느 한 항에 기재된 표면 실장 구조에 의하여 장착되는 회로 기판; 을 포함하는 것을 특징으로 하는 화상형성장치.
KR1020060062436A 2006-07-04 2006-07-04 전자 부품의 표면 실장 구조 KR20080004008A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060062436A KR20080004008A (ko) 2006-07-04 2006-07-04 전자 부품의 표면 실장 구조
US11/633,025 US20080006918A1 (en) 2006-07-04 2006-12-04 Surface mounting structure for electronic component
EP06127357A EP1876871A2 (en) 2006-07-04 2006-12-29 Surface mounting structure for electronic component
CNA2006101725579A CN101102662A (zh) 2006-07-04 2006-12-31 用于电子元件的表面贴装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062436A KR20080004008A (ko) 2006-07-04 2006-07-04 전자 부품의 표면 실장 구조

Publications (1)

Publication Number Publication Date
KR20080004008A true KR20080004008A (ko) 2008-01-09

Family

ID=38646594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062436A KR20080004008A (ko) 2006-07-04 2006-07-04 전자 부품의 표면 실장 구조

Country Status (4)

Country Link
US (1) US20080006918A1 (ko)
EP (1) EP1876871A2 (ko)
KR (1) KR20080004008A (ko)
CN (1) CN101102662A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651446B (zh) * 2009-09-02 2011-12-21 广东大普通信技术有限公司 表面贴装式恒温晶体振荡器
KR101418995B1 (ko) 2010-09-08 2014-07-11 한국전자통신연구원 다중대역 직교 주파수분할 다중방식 초광대역 통신 시스템에서의 피 간섭 신호 검출 시스템 및 방법
US20130252369A1 (en) * 2012-03-20 2013-09-26 Intersil Americas LLC Enhanced lift-off techniques for use when fabricating light sensors including dielectric optical coating filters
CN102984305B (zh) * 2012-09-29 2015-10-14 苏州鑫捷顺五金机电有限公司 一种倒角弹片
JP5908508B2 (ja) 2014-02-25 2016-04-26 ファナック株式会社 プリント基板
JP6513465B2 (ja) * 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
CN108447837A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件
FR3075558B1 (fr) * 2017-12-19 2019-11-15 Safran Electronics & Defense Suppression des zones de forte contrainte dans les assemblages electroniques
KR20210152255A (ko) 2020-06-08 2021-12-15 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
EP1876871A2 (en) 2008-01-09
US20080006918A1 (en) 2008-01-10
CN101102662A (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
KR20080004008A (ko) 전자 부품의 표면 실장 구조
US20200257234A1 (en) Printed circuit board mounting piezoelectric transformer
JP7173782B2 (ja) 基板シートおよび面付け方法
JP5206511B2 (ja) プリントヘッドおよび画像形成装置
JP6771737B2 (ja) 画像形成装置
JP6813977B2 (ja) 部品の実装方法及び電子モジュール
JP2008058719A (ja) 画像形成装置及び電子機器
JP3151425B2 (ja) 回路基板
JP6111964B2 (ja) 基板装置の製造方法及び露光装置の製造方法
JP2010258176A (ja) 電子部品の実装構造、電子部品の実装方法、および回路基板
JP5070077B2 (ja) Ｌｓｉを装備する電装基板，画像形成制御板および画像形成装置
JP2008005012A (ja) ファクシミリ基板及びファクシミリ装置
JP2009224697A (ja) プリント基板及び電子部品実装基板
JP2009103894A (ja) 画像形成装置
JP6765886B2 (ja) 基板及び画像形成装置
JP6519210B2 (ja) 撮像ユニット、画像読取装置および画像形成装置
JP6274130B2 (ja) 反射型液晶パネル装置及び反射型液晶パネル装置体
JP2022006441A (ja) 電子部品、画像形成装置及び実装方法
JP6051240B2 (ja) 発熱装置及び画像形成装置
JP6882906B2 (ja) プリント基板、電源装置および画像形成装置
JP4204574B2 (ja) 印刷回路基板
TWI384922B (zh) 電路板的電子零組件佈局方法及其電路板結構
JP6882907B2 (ja) 電子部品の実装方法、プリント基板、電源装置および画像形成装置
JP2007313687A (ja) 画像形成装置及び電子機器
JP2002137439A (ja) 光プリンタヘッド

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid