JP5070077B2 - Ｌｓｉを装備する電装基板，画像形成制御板および画像形成装置 - Google Patents

Description

本発明は、ＬＳＩを装備するプリント回路基板を主体とする電装基板、それを用いる画像形成制御板および画像形成装置に関し、特に、ＬＳＩ底面に多数を高密度に配列した端子接続ボールによってプリント配線にＬＳＩ端子を電気接続する、集積度が高いＬＳＩを装備するプリント回路基板に関する。この電装基板は、各種電気機器の電子制御や電子情報処理，蓄積を比較的に大規模に行う回路基板に用いることができる。例えば、プリンタ，原稿スキャナ，複写機，パソコン等を含むコンピュータあるいはサーバに用いることができる。

特開２００５−１９１３５５号公報 特開２００３−３４７４９６号公報。

近年、大規模集積回路（ＬＳＩ）が技術革新により集積度が上がってきている。そのようなＬＳＩでは、複数の機能要素が１つのＬＳＩに集積されるため、ＬＳＩパッケージの信号線ピン数は増大してきている。一方、増大するピン数に対し、パッケージは小型化してきているため、基板に実装するときに、高密度実装技術が必要となっている。

特許文献１は、図１３に示すように、プリント基板ＭＢの両面に対向する形でＩＣ１，ＩＣ２を装着し両ＩＣ間は、基板を厚み方向に貫通する貫通ビアにより接続するモジュール基板を提示している。特許文献２は、内層にグランド配線および電源配線をサンドイッチ状に多層構造とした補助基板を開示している。該補助基板は、一方の面にノイズ対策用グランドベタパターンを形成したもので、他方の面の端子接続ボールによって、ＬＳＩを装備したメイン基板の、ＬＳＩ端子に接続した貫通ビアに接続される。

図１３に示す方式では、プリント基板ＭＢの両面に実装された、ＬＳＩであるＩＣ１，ＩＣ２を、各ＩＣの底面にある接続ボール３１とそれらが接続した、プリント基板ＭＢの貫通ビア３５により接続している。ＩＣ１，ＩＣ２間が貫通ビア３５で最短配線で接続されるが、該配線は、ＩＣ１，ＩＣ２で挟まれた形になり、かつプリント基板ＭＢを貫通しているため、外部から目視することはできず、かつプローブなどを接続すること（プロービング）も不可能となっている。このような構成の場合、ＩＣ１又はＩＣ２の実装が不具合であった場合や、ＩＣ１又はＩＣ２の動作に不具合が発生した場合、目視点検もプロービングもできないので、発生原因の特定が非常に困難となる。発生原因を特定するために、ＩＣ１，ＩＣ２を取り外したり等の作業が発生し、原因解析効率が悪いのと同時に、ＩＣ１，ＩＣ２を取り外すことにより通常動作ができなくなるので、不具合の解析が難しい。また、ＩＣ１，ＩＣ２を取り外すことにより発生原因が消滅してしまうとか、拡大するとかの可能性もある。不具合発生時に後加工（修理）しようとしても配線を引き出すこともできないので、プリント基板ＭＢの再作成を行う必要があり、時間も費用もかかっていた。

本発明は、底面の接続ボールでプリント基板に接続したＬＳＩの動作確認あるいは不具合解析を容易にすることを第１の目的とし、これに加えて、プリント基板に接続したＬＳＩの動作を正確にすることを第２の目的とする。

（１）表面に多ピン構造をもつパッケージからなる集積回路部品(16)を装備し、第１の定電位が印加される第１配線(33)および第２の定電位が印加される第２配線(34)を多層構造で内層配線した主配線基板(10b)；
該主配線基板(10b)にあって、前記多ピン構造をもつパッケージからなる集積回路部品(16)の底面の端子接続ボール(31)が一端に接合し前記主配線基板(10b)を厚み方向に貫通する貫通ビア群(35)、および、前記第１配線(33)に一端が接続し前記主配線基板を厚み方向に貫通する制御用貫通ビア(37)；および、
前記貫通ビア群(35)の中の、前記多ピン構造をもつパッケージからなる集積回路部品(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)に直接に接合する第１接続ボール(42)、および、前記制御用貫通ビア(37)に直接に接合する第２接続ボール(43)、を表面に備え、さらに、該第１接続ボール(42)が接合した第１貫通ビア(46)，該第２接続ボール(43)が接続した第２貫通ビア(47)、および、該第１貫通ビア(46)と該第２貫通ビア(47)を接続した配線(48)、を装備した第１補助配線基板(20)；
を備える、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板（図１〜図６）。

なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素の符号又は対応事項を、例示として参考までに付記した。以下も同様である。

上記（１）によれば、第１補助配線基板(20)を、非実装としたときすなわち主配線基板(10b)から分離すると、多ピン構造をもつパッケージからなる集積回路部品(16)は試行モードに移行でき、第１面の多ピン構造をもつパッケージからなる集積回路部品を取り外すことなく、主配線基板(10b)の裏面側から多ピン構造をもつパッケージからなる集積回路部品(16)にプルービングすることができる。不具合発生時の解析を容易にすることが可能となる。

（２）前記多ピン構造をもつパッケージからなる集積回路部品(16)は、前記制御信号が印加される信号端子に、前記第１配線(33)のグランド電位(L)が印加されていると通常動作モードで動作し、前記信号端子が解放（外部電位の印加なし）であると試行モードで動作するものである；
上記（１）に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。

これによれば、第１補助配線基板(20)を実装しているときすなわち主配線基板(10b)に接続しているときには、多ピン構造をもつパッケージからなる集積回路部品(16)の前記制御信号が印加される信号端子に第１配線のグランド電位(L)が印加され、多ピン構造をもつパッケージからなる集積回路部品(16)が通常動作モードで動作する。非実装としたときすなわち主配線基板(10b)から分離すると、多ピン構造をもつパッケージからなる集積回路部品(16)の前記制御信号が印加される信号端子が解放となるので、多ピン構造をもつパッケージからなる集積回路部品(16)は試行モードで動作し、第１面の多ピン構造をもつパッケージからなる集積回路部品を取り外すことなく、主配線基板(10b)の裏面側から多ピン構造をもつパッケージからなる集積回路部品(16)にプルービングすることができる。不具合発生時の解析が容易である。

（３）前記主配線基板(10b)は更に、第１補助配線基板(20)とは置き換えて前記主配線基板(10b)に接続される第２補助配線基板(50)に前記第２配線(34)の定電位を与えるための、前記第２配線(34)に一端が接続し前記裏面(10s2)側に他端がある制御用第２貫通ビア(38)を備え；
前記第２補助配線基板(50)は、前記貫通ビア群(35)の中の、前記多ピン構造をもつパッケージからなる集積回路部品(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)に直接に接合する第１接続ボール(52)、および、前記制御用第２貫通ビア(38)に直接に接合する第２接続ボール(57)、を表面に備え、さらに、該第１接続ボール(52)が接合した第１貫通ビア(56)，該第２接続ボール(57)が接続した第２貫通ビア(59)、および、該第１貫通ビア(56)と該第２貫通ビア(59)を接続した配線(58)、を装備する；上記（１）に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板（図７）。

これによれば、異なる種類の補助配線基板(20/50)を選択的に実装することで、多ピン構造をもつパッケージからなる集積回路部品(16)の複数の機能を切り替えることが可能となる。また補助配線基板(20/50)を非実装とすることで、試行モードへの移行も可能となる。補助配線基板(20/50)のみで集積回路部品の機能切り替えを実現しつつ、試行モードへの移行も実現可能となり、不具合発生時などに機能を切り替えて解析することが可能となるので、解析の容易性につながる。

（４）前記多ピン構造をもつパッケージからなる集積回路部品(16)は、前記制御信号が印加される信号端子に、前記第１配線(33)のグランド電位(L)が印加されていると通常動作モードで動作し、前記第２配線(34)の電源電位(H)が印加されているか前記信号端子が解放（外部電位の印加なし）であると試行モードで動作する；上記（３）に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。

（５）前記補助配線基板(20,50)は、前記主配線基板(10b)の前記貫通ビア群(35)が接合する補助配線基板上の接続ボールに一端が接続し他端が補助配線基板の裏面側にある追加の多ピン構造をもつパッケージからなる集積回路部品接続用の貫通ビア(60,62,63,64)を含む配線、を備える；上記（１）乃至（４）のいずれか１つに記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板（図８）。

従来の技術では不可能であった追加工，修正（回路の追加など）が、補助配線基板(20,50)上で実現可能となるので、不具合の対策の日数や費用を削減でき、効率の良く対策をおこなうことが、可能となる。

（６）前記追加の多ピン構造をもつパッケージからなる集積回路部品は、プログラム可能な多ピン構造をもつパッケージからなる集積回路部品である；上記（５）に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。

（７）前記補助配線基板(20,50)は、前記主配線基板(10b)の前記貫通ビア群(35)が接合する補助配線基板上の接続ボールに一端が接続し他端が補助配線基板の裏面側にある、追加の周波数可変のクロック発生パッケージ(90)を接続用の貫通ビア(60,62,63,64)を含む配線を備え、かつ、補助配線基板(20,50)の、該クロック発生パッケージ(90)を装着する裏面には、該クロック発生パッケージ(90)の周波数を制御するための制御配線(91)および該配線に接続したコネクタ(92)又はディップスイッチを備える；上記（１）乃至（４）のいずれか１つに記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板（図９）。

周波数を変更することにより、エラー発生条件を変更することでき、不具合解析の効率を向上させることが可能となる。

（８）前記主配線基板(10b)には、グランド電位が印加される前記第１配線(33)に一端が接続したグランド貫通ビア(39)、および、電源電位が印加される前記第２配線(34)に一端が接続した電源貫通ビア(40)があり；
前記補助配線基板(20,50)は、前記グランド貫通ビアに直接に接合するグランド接続ボール(67)，前記電源貫通ビア(40)に直接に接合する電源接続ボール(68)，該グランド接続ボール(67)に一端が接続し他端が補助配線基板の裏面側にあるグランド接続ビア(65)および該電源接続ボール(68)に一端が接続し他端が補助配線基板の裏面側にある電源接続ビア(66)、を備える；上記（１）乃至（７）のいずれか１つに記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板（図１１）。

（９）前記補助配線基板(20,50)の前記グランド接続ビア(65)および電源接続ビア(66)は、バイパスコンデンサ(72)接続端子である；上記（８）に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。

従来の技術では、不可能であった電源用バイパスコンデンサ(72)の追加が、補助配線基板(20,50)上で実現可能となるので、ノイズ対策の日数や費用を削減でき、効率良くノイズ対策をおこなうことが、可能となる。

（１０）前記補助配線基板(20,50)は、該補助配線基板(20,50)の前記グランド接続ビア(65)の前記他端に接続した外部グランド端子(79)および該補助配線基板(20,50)の前記電源接続ビア(66)の前記他端に接続した外部電源端子(80)を備える；上記（８）に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板（図１２）。

主配線基板(10b)の第１配線，第２配線(33,34)を主配線基板電源から遮断し、補助配線基板(20)の外部グランド端子(79)，外部電源端子(80)に外部電源を接続して印加電圧を調整するなど、電源を変更することにより、不具合発生条件を変更することが出来き、不具合解析の効率を向上させることができる。

（１１）入力画像データを用紙上に画像を印刷するプリンタ(9)の画像表現特性に適合する記録用画像データに処理する多ピン構造をもつパッケージからなる画像処理集積回路部品(16)，該記録用画像データをプリンタ(9)に出力する画像インターフェース(15)，画像データの入力，前記画像処理集積回路部品(16)による画像データ処理およびプリンタ(9)への出力を制御するであるマイクロプロセッサ(12)，該マイクロプロセッサがデータを読み書きする揮発性メモリ(13)および該マイクロプロセッサの動作プログラムを格納した読出し専用メモリ(14)を、表面である第１面(10s1)に装備し、第１の定電位が印加される第１配線(33)および第２の定電位が印加される第２配線(34)を多層構造で内層配線した主配線基板(10b)；
該主配線基板(10b)にあって、前記画像処理集積回路部品(16)の底面の端子接続ボール(31)が一端に接合し前記主配線基板(10b)を厚み方向に貫通する貫通ビア群(35)、および、前記第１配線(33)に接続した制御用貫通ビア(37)；および、
前記貫通ビア群(35)の中の、前記多ピン構造をもつパッケージからなる集積回路部品(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)に接合する第１接続ボール(42)、および、前記制御用貫通ビア(37)に直接に接合する第２接続ボール(43)、を表面に備え、さらに、該第１接続ボール(42)が接合した第１貫通ビア(46)，該第２接続ボール(43)が接続した第２貫通ビア(47)、および、該第１貫通ビア(46)と該第２貫通ビア(47)を接続した配線(48)、を装備した、第１補助配線基板(20)；
を備える、画像形成制御板（図２）。

（１２）入力画像データを用紙上に画像を印刷するプリンタ(9)の画像表現特性に適合する記録用画像データに処理する多ピン構造をもつパッケージからなる画像処理集積回路部品(16)，該記録用画像データをプリンタ(9)に出力する画像インターフェース(15)，画像データの入力，前記画像処理集積回路部品(16)による画像データ処理およびプリンタ(9)への出力を制御する多ピン構造をもつパッケージからなる集積回路部品であるマイクロプロセッサ(12)，該マイクロプロセッサがデータを読み書きする揮発性メモリ(13)および該マイクロプロセッサの動作プログラムを格納した読出し専用メモリ(14)を、表面に装備し、第１の定電位が印加される第１配線(33)および第２の定電位が印加される第２配線(34)を多層構造で内層配線した主配線基板(10b)；
該主配線基板(10b)にあって、前記マイクロプロセッサ(12)の底面の端子接続ボールが一端に接合し前記主配線基板の裏面に他端があるマイクロプロセッサ用貫通ビア群、および、前記第１配線(33)に一端が接続した制御用貫通ビア；および、
前記マイクロプロセッサ用貫通ビア群の中の、前記マイクロプロセッサ(12)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアに直接に接合する第１接続ボール、および、前記制御用貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、第１補助配線基板(100)；
を備える、画像形成制御板（図３）。

（１３）入力画像データを用紙上に画像を印刷するプリンタ(9)の画像表現特性に適合する記録用画像データに処理する多ピン構造をもつパッケージからなる画像処理集積回路部品(16)，該記録用画像データをプリンタ(9)に出力する画像インターフェース(15)，画像データの入力，前記画像処理集積回路部品(16)による画像データ処理およびプリンタ(9)への出力を制御する多ピン構造をもつパッケージからなる集積回路部品であるマイクロプロセッサ(12)，該マイクロプロセッサがデータを読み書きする揮発性メモリ(13)および該マイクロプロセッサの動作プログラムを格納した読出し専用メモリ(14)を、表面に装備し、第１の定電位が印加される第１配線(33)および第２の定電位が印加される第２配線(34)を多層構造で内層配線した主配線基板(10b)；
該主配線基板(10b)にあって、前記画像処理集積回路部品(16)の底面の端子接続ボール(31)が一端に接合し前記主配線基板(10b)を厚み方向に貫通する貫通ビア群(35)、および、前記第１配線(33)に一端が接続した制御用貫通ビア(37)；
前記貫通ビア群(35)の中の、前記画像処理集積回路部品(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)に直接に接合する第１接続ボール(42)、および、前記制御用貫通ビア(37)に直接に接合する第２接続ボール(43)、を表面に備え、さらに、該第１接続ボール(42)が接合した第１貫通ビア(46)，該第２接続ボール(43)が接続した第２貫通ビア(47)、および、該第１貫通ビア(46)と該第２貫通ビア(47)を接続した配線(48)、を装備した、補助配線基板(20)；
前記主配線基板(10b)にあって、前記マイクロプロセッサ(12)の底面の端子接続ボールが一端に接合し前記主配線基板を厚み方向に貫通するマイクロプロセッサ用貫通ビア群、および、前記第１配線(33)に一端が接続した制御用貫通ビア；および、
前記マイクロプロセッサ用貫通ビア群の中の、前記マイクロプロセッサ(12)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアに直接に接合する第１接続ボール、および、前記制御用貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、マイクロプロセッサ補助配線基板(100)；
を備える、画像形成制御板（図２，図３）。

（１４）前記主配線基板(10b)は更に、外部のコンピュータ又はファクシミリが与える書画情報を入力する拡張機能インターフェース(18)を、表面に装備する；上記（１１）乃至（１３）のいずれか１つに記載の画像形成制御板（図２）。

（１５）前記画像インターフェース(15)は原稿スキャナ(8)が出力する画像データを入力する機能があり；前記画像処理集積回路部品(16)は、原稿スキャナ(8)が出力する画像データの画像読取りの歪を補正し予め定められた特性の形式の画像データに変換する機能がある；上記（１１）乃至（１４）のいずれか１つに記載の画像形成制御板（図２）。

（１６）前記主配線基板(10b)は更に、操作表示ボードの操作入力，表示出力を入出力する操作部インターフェース(17)を、表面に装備する；上記（１１）乃至（１５）のいずれか１つに記載の画像形成制御板（図２）。

（１７）記録画像データが表す画像を用紙上に形成するプリンタ(9)；および、上記（１１）乃至（１６）のいずれか１つに記載の画像形成制御板；を備え、該画像形成制御板の前記画像インターフェース(15)が前記記録用画像データを前記プリンタ(9)に出力する；画像形成装置（図１）。

（１８）記録画像データが表す画像を用紙上に形成するプリンタ(9)；原稿上の画像を読み取り該画像を表す画像データを出力する原稿スキャナ(8)；および、上記（１５）に記載の画像形成制御板；を備え、該画像形成制御板の、前記画像インターフェース(15)が原稿スキャナ(8)が出力する画像データを入力し、前記記録用画像データを前記プリンタ(9)に出力する；画像形成装置。

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

＜第１実施例＞
図１に、本発明の第１実施例の画像形成装置の概要を示す。この第１実施例は複合機能がある複写機であって、メインコントローラ１０に、プリンタ９，原稿スキャナ８，操作表示ボード７，プリンタコントローラ６およびファックスコントローラ４が接続されている。原稿スキャナ８は、自動原稿送給装置およびコンタクトガラスならびに原稿走査機構を備え、自動原稿送給装置の原稿トレイに積載された原稿の画像を読み取る態様では、原稿走査機構は停止のまま自動原稿送給装置が移送する原稿の画像を、原稿走査機構のミラーで光学レンズを通して位置が固定のＣＣＤに投影する。いわゆるシートスルー読取りを行う。コンタクトガラス上に手置きされた原稿の読取では、原稿走査機構でミラーをコンタクトガラス面に沿って走査（副走査）して原稿各部の画像を連続的にＣＣＤに投影する。ＣＣＤが発生するビデオ信号は、原稿スキャナ８内部の画像処理回路でデジタルデータすなわち画像データに変換されて、メインコントローラ１０に出力される。

プリンタ９はタンデム方式のカラーレーザプリンタであり、メインコントローラ１０が与える記録画像データを用いて、電子写真方式の作像方式で用紙上に画像を形成する。走査表示ボード７は、スキャナ（スキャナ配信），印刷，コピーおよびファクシミリ送信などの画像ハンドリングを指定し、実行を指示するものである。プリンタコントローラ６は、パソコン，サーバなど外部の情報機器と通信してそれらから与えられる印刷コマンドの書画情報をイメージデータすなわち画像データに変換してメインコントローラ１０に与える。外部Ｉ／Ｆ（インターフェース）５は、外部機器とプリンタコントローラ６との間の通信を行う。ファックスコントローラ４は外部のファクシミリあるいは外部パソコンのファクシミリ機能との間でファクシミリ送受信するものであり、送信の場合は、メインコントローラ１０を介して、原稿スキャナ８が出力する画像データを、ファクシミリ送信データに変換して通信回線に送り出す。通信Ｉ／Ｆ３は、ファックスコントローラ４と相手側ファクシミリとの間のファクシミリ通信を制御する。

図２に、メインコントローラ１０の構成の概要を示す。画像処理ＬＳＩ１６は、原稿スキャナ８からの画像データに対し、画像読取りの歪を補正し予め定めた特性の形式の画像データに変換する処理を施す。画像データ形式の変換は、画像データを出力先の画像データ受け入れに適する形式である。出力先の画像データ形式には、モノクロ２値，グレースケール（モノクロ多値），ｓＲＧＢ，ＪＰＥＧ，Adobe−ＲＧＢデータおよびその他がある。

画像処理ＬＳＩ１６はまた、原稿スキャナが出力する画像データ、及び、プリンタコントローラ６やファクシミリコントローラ４が入力する画像データに対し、画像の調整，加工や、ユーザから指定される出力先に適した画像処理を施す。その中の代表的な画像処理の１つは、プリンタ９の描画特性に適合する記録画像データへの変換である。

ＬＳＩパッケージであるＣＰＵ１２は、メインコントローラ１０の制御全体を司るマイクロプロセッサであり、画像処理システムの主体である。ＲＡＭ１３は、画像データ転送の際の送出側と受取側との速度差や、接続された部品の処理タイミングの遅速を吸収するために、一時的にやりとりするデータの記憶や、ＣＰＵ１２が本画像形成装置の制御を行う際に、プログラムや中間処理データを一時的に記憶する揮発性メモリである。ＣＰＵ１２は、高速処理を求められるため、通常起動時にＲＯＭ１４に記憶されたブートプログラムにてシステムを起動し、その後はＲＯＭ１４から読み出されて高速にアクセス可能なメモリ１３に展開されたプログラムに基づいて各部制御を行う。

画像Ｉ／Ｆ１５は、バス制御装置を含み、内部システムバス１１に対する、原稿スキャナ８の画像データの入力，内部システムバス１１からプリンタ９への記録画像データの出力に加えて、内部システムバス１１を介するメインコントローラ１０内の要素間のデータ転送を制御する。操作部Ｉ／Ｆ１７は、操作表示ボード７の操作入力，表示出力をＣＰＵ１２に対して入出力する。拡張機能Ｉ／Ｆ１８は、プリンタコントローラ６が入力する画像データを内部システムバス１１を介して画像処理ＬＳＩ１６に入力し、また、ファクスコントローラ４と画像処理ＬＳＩ１６との間の画像データの転送を、内部システムバス１１を介して行う。

図３に、メインコントローラ１０を装備したメインコントローラボードである主プリント基板１０ｂの、表面である第１面１０ｓ１上の、主要ＬＳＩである、画像処理ＬＳＩ１６およびＣＰＵ１２の、配置の概要を示す。主プリント基板１０ｂは、絶縁材の両面および内層に回路配線を備えたプリント配線基板である。第１補助プリント基板である配線用補助プリント基板２０，１００は、主プリント基板１０ｂと同様の配線構造をもつプリント配線基板である。集積回路部品である、画像処理ＬＳＩ１６およびＣＰＵ１２は、半導体チップを含み、多ピン構造をもつパッケージからなる電子デバイスである。画像処理ＬＳＩ１６には、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および又は本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子（３２）に対するグランド電位（−）、又は、電源電位（＋）の印加により、もしくはオープンにより、機能を切り替えることが可能となっている。試行モードへは、機能設定端子（３２，３６：図５）の電位設定により、移行することができるようになっている。

ＣＰＵ１２は、本来意図された、作像制御を含む画像処理制御機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された画像処理制御機能を変更した代替の画像処理制御機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子に対するグランド電位（−）、又は、電源電位（＋）の印加により、もしくはオープンにより、切り替えることが可能となっている。ＣＰＵ１２も、試行モードへは、機能設定端子の電位設定により、移行することができるようになっている。本実施例では、ＬＳＩ１６およびＣＰＵ１２のいずれも、機能設定端子（３２）の設定を、電源電位である「Ｈ」レベル、またはオープン（解放：回路との接続なし）とすることで試行モードに移行する。一方、この機能設定端子（３２）をグランド（機器アース）電位である「Ｌ」レベルにすることで、通常動作モードに移行することができる。

なお、主プリント基板１０ｂには、図２に示すメインコントローラ１０の要素および回路配線があるが、大部分は図示を省略した。本実施例では、主プリント基板１０ｂの裏面である第２面１０ｓ２に、画像処理ＬＳＩ１６およびＣＰＵ１２にそれぞれが接続した、第１補助プリント基板であってＬＳＩ補助プリント基板である配線用補助プリント基板２０、および、第１補助プリント基板であってＣＰＵ補助プリント基板である配線用補助プリント基板１００がある。ＬＳＩであるＣＰＵ１２に対する配線用補助プリント基板１００の接続態様は、後述する、画像処理ＬＳＩ１６に対する配線用補助プリント基板２０の接続態様と同様であり、また、配線用補助プリント基板１００の構造は、後述する、配線用補助プリント基板２０の構造と同様である。

図４の（ａ）に、図３上の画像処理ＬＳＩ１６周りを拡大して示し、図３に示し、また図４の（ａ）に示す、４Ｂ−４Ｂ線断面を拡大して図４の（ｂ）に示す。画像処理ＬＳＩ１６の外部接続端子（３１）には、貫通ビア３５により、配線用補助プリント基板２０が接続されている。

図５には、図４の（ｂ）に示す配線用補助プリント基板２０を主プリント基板２０から分離した断面を示し、図６には、図４の（ｂ）において丸囲いをした部分６Ａを拡大して示す。主プリント基板１０ｂの、第１内層配線３３は、図示を省略した電源回路の機器アース（−）が接続されるグランド層、第２内層配線３４は該電源回路の電力供給電圧（＋）が接続される電源層である。主プリント基板１０ｂの第１面１０ｓ１に実装されたＬＳＩ１６の機能設定端子（接続ボール３２）が、主プリント基板１０ｂの貫通ビア３６により、第２面１０ｓ２に引き出されている。また、主プリント基板１０ｂの第１内層配線３３に接続した貫通ビア３７が、第２面１０ｓ２に延びている。この貫通ビア３７は、通常動作モードを指示する信号線である。

一方、第２面１０ｓ２に実装された配線用補助プリント基板２０は、複数の配線層からなるプリント基板であり、ＬＳＩ１６の外部端子である接続ボール群３１と同様な、ボール状の端子すなわち接続ボール群４１が設けられている。接続ボール群４１の一部は、配線用補助プリント基板２０の内部配線に接続されている。配線用補助プリント基板２０を、主プリント基板１０ｂに実装した場合、第２面１０ｓ２に引き出された、ＬＳＩ１６の外部接続端子（ビア３５）は、配線用補助プリント基板２０に接続され、一方、主プリント基板１０ｂの第１内層配線３３（グランド層）から引き出された貫通ビア３７（通常動作モード指示信号線）は、同様に配線用補助プリント基板２０に接続され、同時に、主プリント基板１０ｂの機能設定端子である接続ボール３２に接合した貫通ビア３６と該貫通ビア３７（通常動作モード指示信号線）は、配線用補助プリント基板２０の接続ボール４２，４３，貫通ビア４６，４７および内部配線４８で接続され、結果として機能設定端子（接続ボール３２）は、グランド（３３）に接続されている。

本実施例では、主プリント基板１０ｂに、ＬＳＩ１６および配線用補助プリント基板２０を、図４の（ｂ）（図６）に示すように実装した場合には、ＬＳＩ１６の機能設定端子（３２）はグランド（３３）に接続されるので、ＬＳＩ１６は、通常動作モードで動作する。一方、配線用補助プリント基板２０を図５に示すように非実装としたときは、機能設定端子（３２）には、何も接続されないので端子はオープン（解放）となり、ＬＳＩ１６は試行モードで動作する。

以上に説明したＬＳＩ１６，主プリント基板１０ｂおよび配線用補助プリント基板２０の接続構造と同様に、図３に示すＣＰＵ１２が主プリント基板１０ｂに接続され、かつ、配線用補助プリント基板１００が主プリント基板１０ｂおよびＣＰＵ１２に接続されている。

この第１実施例によれば、配線用補助プリント基板２０又は１００を、主プリント基板１０ｂに非実装としたときには、ＬＳＩ１６又はＣＰＵ１２は試行モードに移行し、第１面１０ｓ２からＬＳＩ１６又はＣＰＵ１２を取り外すことなく、不具合発生時の解析あるいは代替機能の実行を容易にすることが可能となる。

＜第２実施例＞
図７の（ａ）に、第２実施例のメインコントローラボード１０ｂの、図４に示す部分６Ａに対応する部分を拡大して示す。ＬＳＩ１６は、汎用性を持たせるために、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子（３２）に対するグランド電位（−）、又は、電源電位（＋）の印加により、もしくはオープンにより、切り替えることが可能となっている。機能設定端子（３２）を「Ｈ」レベル、またはオープンとすることで試行モードに移行する。一方、この機能設定端子を「Ｌ」レベルにすることで、通常動作モードに移行する。主プリント基板１０ｂの内層配線３３には、電源回路のグランド（機器アース）電位が印加され、内層配線３４には、電源回路の給電電位（＋）が印加される。

主プリント基板１０ｂの第１面１０ｓ１に実装された、ＬＳＩ１６の機能設定端子（３２）は主プリント基板１０ｂの貫通ビア３６により、第２面１０ｓ２に引き出されている。また、主プリント基板１０ｂの第１内層配線３３からは、図７の（ａ）に示すように貫通ビア３７により、第２面１０ｓ２に信号線が引き出されている。同様に、第２内層配線３４の配線部分から、貫通ビア３８により、第２面１０ｓ２に信号線が引き出されている。本実施例でも、第１内層配線３３はグランド電位、第２内層配線３４は電源電位である。本実施例では、貫通ビア３８により、主プリント基板１０ｂの第２面１０ｓ２に電源電位が引き出されていることになる。

第２面１０ｓ２に実装された第１配線用補助プリント基板２０は、複数の配線層からなるプリント基板であり、ＬＳＩ１６の外部接続端子群である接続ボール群３１と同様に、ボール状の端子である接続ボール群４１が設けられている。接続ボール群４１の一部は、第１配線用補助プリント基板２０内で接続されている。この接続は、配線用補助プリント基板（２０，５０）ごとに接続先を変えておくことが出来る。

図７の（ａ）に示すように、第１配線用補助プリント基板２０を、主プリント基板１０ｂに実装した場合、第２面１０ｓ２に引き出された、ＬＳＩ１６の外部接続端子（ビア３５）は、配線用補助プリント基板２０に接続され、一方、主プリント基板１０ｂの第１内層配線３３（グランド層）から引き出された貫通ビア３７（通常動作モード指示信号線）は、同様に配線用補助プリント基板２０に接続され、同時に、主プリント基板１０ｂの機能設定端子である接続ボール３２に接合した貫通ビア３６と該貫通ビア３７（通常動作モード指示信号線）は、配線用補助プリント基板２０の接続ボール４２，４３，貫通ビア４６，４７および内部配線４８で接続され、結果として機能設定端子（接続ボール３２）は、グランド（３３）に接続されている。

図７の（ｂ）に示す、第２面１０ｓ２に実装予定の第２配線用補助プリント基板５０も、複数の配線層からなるプリント基板であり、ＬＳＩ１６の外部端子群である接続ボール群３１と同様に、ボール状の端子である接続ボール群５１が設けられている。接続ボール群５１の一部は、第２配線用補助プリント基板５０内で接続されている。この接続は、通常動作モードの機能の一部を変更した代替の画像処理機能を発揮する試行モードを行う回路構成に、ＬＳＩ１６の外部端子群３１接続回路を変更するものである。また、第２配線用補助プリント基板５０には、主プリント基板１０ｂの第２内層配線３４に接続し第２面１０ｓ２に引き出されている貫通ビア３８に接続する貫通ビア５９がある。

第２配線用補助プリント基板５０を主プリント基板１０ｂに実装したとき、前述した第２面１０ｓ２に引き出された、ＬＳＩ１６の外部接続端子（３１，３５）は、第２配線用補助プリント基板５０に接続され、一方、主プリント基板１０ｂの内層配線３４から引き出された電源信号線（３８）は、同様に第２配線用補助プリント基板５０に接続され、同時に機能設定端子（３２，３６）は、第２配線用補助プリント基板５０の接続ボール５２，５７，貫通ビア５６，５９および内部配線５８で、主プリント基板１０ｂの貫通ビア３８に接続されて、試行モードを指定する電源電位になる。ＬＳＩ１６は、本来意図された機能を変更した代替の画像処理機能で動作する。

このように、ＬＳＩ１６の機能設定端子（３２）は、配線用補助プリント基板を取り替えることにより、電位レベルを変更することが可能となり、ＬＳＩ１６の機能を切り換えることが可能となる。また配線用補助プリント基板２０および５０を非実装とすることで、ＬＳＩ１６は、前述の代替の画像処理機能とは別のテストモードに移行する。第２実施例の、主プリント基板１０ｂに、第１配線用補助プリント基板２０又は第２配線用補助プリント基板５０を接続する構成では、配線用補助プリント基板２０／５０のみでＬＳＩ１６の機能切り替えを実現しつつ、配線用補助プリント基板の分離によりテストモードへ移行するので、不具合発生時などに機能を切り替えて解析することが可能となるので、解析の容易性につながる。なお、第２実施例で用いられているＣＰＵ１２も、上記ＬＳＩ１６と同様に主プリント基板１０ｂに接続されており、上述の第１および第２配線用補助プリント基板２０，５０に相応し同様な構成の、ＣＰＵ１２用の第１および第２配線用補助プリント基板がある。第２実施例のその他のハードウエア構成および機能構成は、図１〜６に示した第１実施例のものと同様である。

＜第３実施例＞
図８に、第３実施例のメインコントローラボード１０ｂの、図４に示す部分６Ａに対応する部分を拡大して示す。ＬＳＩ１６は、汎用性を持たせるために、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子（３２）に対するグランド電位（−）、又は、電源電位（＋）の印加により、もしくはオープンにより、切り替えることが可能となっている。機能設定端子（３２）を「Ｈ」レベル、またはオープンとすることで試行モードに移行する。一方、この機能設定端子を「Ｌ」レベルにすることで、通常動作モードに移行する。主プリント基板１０ｂの内層配線３３には、電源回路のグランド（機器アース）電位が印加され、内層配線３４には、電源回路の給電電位（＋）が印加される。

主プリント基板１０ｂの第１面１０ｓ１に実装された、ＬＳＩ１６の機能設定端子（３２）は、主プリント基板１０ｂの貫通ビア３６により、第２面１０ｓ２に引き出されている。また、主プリント基板１０ｂの第１内層配線３３からは、図８に示すように貫通ビア３７により、第２面１０ｓ２に信号線が引き出されている。同様に、第２内層配線３４の配線部分から、貫通ビア３８により、第２面１０ｓ２に信号線が引き出されている。本実施例でも、第１内層配線３３はグランド電位、第２内層配線３４は電源電位である。本実施例では、貫通ビア３８により、主プリント基板１０ｂの第２面１０ｓ２に電源電位が引き出されていることになる。この電源電位により配線用補助プリント基板２０が給電される。

第２面１０ｓ２に実装された配線用補助プリント基板２０は、複数の配線層からなるプリント基板であり、ＬＳＩ１６の外部接続端子群である接続ボール群３１と同様に、ボール状の端子である接続ボール群４１が設けられている。接続ボール群４１の一部は、第１配線用補助プリント基板２０内で接続されている。図８に示すように、配線用補助プリント基板２０を、主プリント基板１０ｂに実装しているとき、第２面１０ｓ２に引き出された、ＬＳＩ１６の外部接続端子（ビア３５）は、配線用補助プリント基板２０に接続され、一方、主プリント基板１０ｂの第１内層配線３３（グランド層）から引き出された貫通ビア３７（通常動作モード指示信号線）は、同様に配線用補助プリント基板２０に接続され、同時に、主プリント基板１０ｂの機能設定端子である接続ボール３２に接合した貫通ビア３６と該貫通ビア３７（通常動作モード指示信号線）は、配線用補助プリント基板２０の接続ボール４２，４３，貫通ビア４６，４７および内部配線４８で接続され、結果として機能設定端子（接続ボール３２）は、グランド（３３）に接続されている。

配線用補助プリント基板２０には更に、ＬＳＩ１６に、別のＬＳＩ７０（例えば、ＦＰＧＡ(Field Programmable Gate Array)：プログラム可能なＬＳＩ）等の部品を接続するための配線パターンが備わっており、該配線パターンの貫通ビア６２〜６４は、配線用補助プリント基板２０の裏面に達し、これらの貫通ビア６２〜６４に、ＬＳＩ７０の接続端子である接続ボール７１が接合できる。

このように第３実施例は、配線用補助プリント基板２０に、追加のＬＳＩ７０を接続するための配線パターンが設けてある。ＬＳＩ１６の動作に不具合が発生した場合、配線用補助プリント基板２０を主プリント基板１０ｂから分離すると、ＬＳＩ１６はテストモードとなる。配線用補助プリント基板２０を主プリント基板１０ｂに接続したまま、配線用補助プリント基板２０にＬＳＩ７０を接続すると、ＬＳＩ１６は、ＬＳＩ７０に設定された修正機能に従い、本来意図された機能を変更した代替の画像処理機能で動作する。すなわち、追加回路が組み込まれたＬＳＩ７０を配線用補助プリント基板に実装することで、ＬＳＩ１６の動作を簡単に修正することが可能となる。従来の技術では、不可能であった追加工（回路の追加など）が、配線用補助プリント基板２０上で実現可能となるので、不具合の対策の日数や費用を削減でき、効率の良く対策をおこなうことが、可能となる。なお、第３実施例で用いられているＣＰＵ１２も、上記ＬＳＩ１６と同様に主プリント基板１０ｂに接続されており、上述の配線用補助プリント基板２０に相応し同様な構成の、ＣＰＵ１２用の配線用補助プリント基板がある。第３実施例のその他のハードウエア構成および機能構成は、図１〜６に示した第１実施例のものと同様である。

＜第４実施例＞
図９に、第４実施例のメインコントローラボード１０ｂの、図４に示す部分６Ａに対応する部分を拡大して示す。第４実施例では、第３実施例のものと構成が類似の配線用補助プリント基板２０に、ＬＳＩであるクロック発生パッケージ９０が接続されている。ＬＳＩ１６には、第３実施例のものと同様に、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能が備わっている。配線用補助プリント基板２０の配線パターンには、ＬＳＩ１６にクロック発生パッケージ９０を接続する回路配線６０〜６４に加えて、クロック発生パッケージ９０とコネクタ９２を結ぶ裏面プリント配線９１がある。該裏面プリント配線９１は、クロック発生パッケージ９０にコネクタ９２を電気接続したものである。このクロック発生パッケージ９０は、発振周波数が可変であり、コネクタ９２から周波数指示データを与えることにより、複数の周波数の１つ（１セット）のクロックを出力することができる。すなわち、万が一、ＬＳＩ１６の動作に不具合が発生した場合に、コネクタ９２から与えている周波数指示データを変更して出力クロックの周波数を変えることができる。これにより、不具合発生時の条件を変更することが可能となるので、不具合の解析を容易にすることが可能となる。

図１０に、クロック発生パッケージ９０の構成の概要を示す。発振回路９３は、外付けの水晶振動子の振動信号又は外部から与えられる所定周波数の原クロックに共振して発振し、所定周波数のクロック信号を発生して、ＰＬＬ（Phase Locked Loop）回路９５およびゲート機能（出力オン／オフ機能）がある出力バッファ９６に与える。ＰＬＬ回路９５は、発振回路９３が出力するクロック信号を分周（周波数低減）又は逓倍（周波数増大）したクロックおよびそれを更に分周したクロック、合わせて複数種の周波数の１クロック群（１組のクロック）を、周波数指定データの１つの値に対して生成して出力バッファに与える。１クロック群には例えば１以上のＣＰＵ用クロック，１以上の周辺回路用クロックおよび１以上のＡＳＩＣ用クロックが含まれる。ＡＳＩＣ用クロックの一部又は全部はＬＣＩ１６に与えられ、ＣＰＵ用クロックの一部又は全部が主プリント基板１０ｂの配線パターンを通してＣＰＵ１２に与えられ、周辺回路用クロックも主プリント基板１０ｂの配線パターンを通して主プリント基板１０ｂ上のＩ／Ｆ等に与えられる。クロック群は本実施例では例えば、群内の少なくとも１つの周波数が異なる８組であり、３ビット構成の周波数指示データで、一組が指定され、指定された組のクロック群がＰＬＬ９５から出力バッファ９６に出力され、出力バッファ９６が、周波数コントローラ９４からの出力制御信号によるオン／オフ指示に応答して、ＰＬＬ９５が与える１群のクロックおよび発振回路９３が与えるクロックを、オン（出力）／オフ（出力停止）する。なお、これらのクロックは、クロック毎にオン（出力）／オフ（出力停止）される。つまり出力制御信号は、クロック数と同数である。

コネクタ９２に接続した、図示しない外部コントローラを用いて周波数指示データおよび制御信号を操作（変更，切換え）することによって、クロック周波数を変更し、あるいは一部のクロックをオン／オフして、メインコントローラ１０の動作をテストしあるいは修正することができる。なお、第４実施例の一変形態様では、コネクタ９２に代えてディップスイッチを用いる。この場合には、外部コントローラを用いることなく、ディップスイッチのオン／オフパターンを変更してクロック周波数を変更し、あるいは一部のクロックをオン／オフして、メインコントローラ１０の動作をテストしあるいは修正することができる。

第４実施例によれば、配線用補助プリント基板２０を主プリント基板１０ｂから分離するとＬＳＩ１６はテストモードで動作する。配線用補助プリント基板２０を主プリント基板１０ｂに装着したまま、クロック発生パッケージ９０の出力クロックの周波数を変更し、必要に応じて１群の出力クロックの一部をオン／オフすることにより、ＬＳＩ１６（およびメインコントローラ１０）は、本来意図された機能を変更した代替の画像処理機能又はテストモードで動作する。これにより不具合解析の効率を向上させることが可能となる。なお、第４実施例で用いられているＣＰＵ１２も、上記ＬＳＩ１６と同様に主プリント基板１０ｂに接続されており、上述の配線用補助プリント基板２０に相応し同様な構成の、ＣＰＵ１２用の配線用補助プリント基板がある。第３実施例のその他のハードウエア構成および機能構成は、図１〜６に示した第１実施例のものと同様である。

＜第５実施例＞
図１１に、第５実施例のメインコントローラボード１０ｂの、図４に示す部分６Ａに対応する部分を拡大して示す。第５実施例では、配線用補助プリント基板２０は、第２実施例のものと構成が類似の配線用補助プリント基板２０に、裏面から表面に貫通する、コンデンサ部品接続用の貫通ビア６５，６６があり、配線用補助プリント基板２０の裏面において貫通ビア６５，６６にコンデンサ７２を接続することができる。主プリント基板１０ｂには、配線用補助プリント基板２０の貫通ビア６５および６６（に接続したコンデンサ７２）をグランド電位および電源電位に接続するための貫通ビア３９および貫通ビア４０がある。これらの貫通ビア３９および４０は、第１内層配線３３および第２内層配線３４に接続され、第２面１０ｓ２に延びている。配線用補助プリント基板２０の貫通ビア６５，６６が、配線用補助プリント基板２０の接続ボール６７，６８によって主プリント基板１０ｂの貫通ビア３９および４０に接続されている。

従来の技術では、主プリント基板の電源電位配線にノイズ等がのってＬＳＩ１６に不具合などが発生した場合に、ノイズを削減するためにコンデンサ等を実装する場合、追加部品であるコンデンサを実装する部分がなかったので、主プリント基板のレイアウトを修正する必要があった。本実施例では、主プリント基板１０ｂのグランド電，電源電位となる内層配線３３，３４を、貫通ビア３９，４０で配線用補助プリント基板２０の裏面にまで引き継いで、コンデンサ７２を実装することが可能となるので、電源のノイズを簡単に削減することが可能となる。よってノイズ対策の日数や費用を削減でき、効率の良くノイズ対策をおこなうことが、可能となる。なお、第５実施例で用いられているＣＰＵ１２も、上記ＬＳＩ１６と同様に主プリント基板１０ｂに接続されており、上述の配線用補助プリント基板２０に相応し同様な構成の、ＣＰＵ１２用の配線用補助プリント基板がある。第５実施例のその他のハードウエア構成および機能構成は、図１〜６に示した第１実施例のものと同様である。

＜第６実施例＞
図１２に、第５実施例のメインコントローラボード１０ｂの、図４に示す部分６Ａに対応する部分を拡大して示す。第５実施例では、配線用補助プリント基板２０は、第５実施例のものと構成が類似の配線用補助プリント基板２０であるが、貫通ビア６５，６６には、外部電源接続用の補助グランド端子７９および補助電源端子８０が接続されている。補助端子７９，８０に試行用外部電源を接続して内層配線３３，３４に給電し、給電電圧を調整又は変更する場合の、内層配線３３，３４からの、本来給電する通常電源回路の分離を容易にするために、第６実施例では主プリント基板１０ｂに、内層配線３３に接続した貫通ビア７３，７４および内層配線３４に接続した貫通ビア７５，７６が設けられ、これらが第１面１０ｓ１に延びている。第１面１０ｓ１において貫通ビア７３，７４および７５，７６にグランドジャンパ７７および電源ジャンパ７８が接続されている。メインコントローラ１０に本来給電する通常電源回路の機器アース端（−）と給電電圧端（＋）が、グランドジャンパ７７および電源ジャンパ７８に接続されている。試行用外部電源とは、商用電源からＡＣアダプタを経由してＤＣに変換された電源、あるいは、蓄電池などである。

この実施例では、通常電源回路に接続されたグランドジャンパ７７および電源ジャンパ７８を主プリント基板１０ｂから分離して主プリント基板１０ｂへの電源を遮断し、そして、補助グランド端子７９および補助電源端子８０に試行用外部電源を接続して、外部から主プリント基板１０ｂすなわちメインコントローラ１０に電源を供給することが可能となる。この試行用外部電源に、電圧可変なものを使用すれば、主プリント基板１０ｂ上のＬＳＩ１６に供給する電圧を変更することができる。

万が一、ＬＳＩ１６に不具合などが発生した場合に、グランドジャンパ７７および電源ジャンパ７８を主プリント基板１０ｂから取り外し、代わりに補助グランド端子７９および補助電源端子８０から給電することにより、電源系統の不具合の検査が可能となる。また電圧を可変とすることで、ＬＳＩ１６に供給する電圧を高低させることが可能となり、不具合発生条件をかえることが容易にできるようになるので、不具合の解析を容易にすることが可能となる。すなわち、不具合発生条件を変更することが出来き、不具合解析の効率を向上させることができる。なお、第６実施例で用いられているＣＰＵ１２も、上記ＬＳＩ１６と同様に主プリント基板１０ｂに接続されており、上述の配線用補助プリント基板２０に相応し同様な構成の、ＣＰＵ１２用の配線用補助プリント基板がある。第６実施例のその他のハードウエア構成および機能構成は、図１〜６に示した第１実施例のものと同様である。

以上に説明した第１〜第６実施例は、それぞれを独立に実施することができるのはもちろん、排他関係にない実施例同士を組み合わせて同時に実施する態様もあり、また、排他関係にない実施例の全てを組合せる態様もある。

本発明の第１実施例の電装基板を装備した複合機能がある複写機の構成の概要を示すブロック図である。 図１に示すコントローラ１０の構成の概要を示すブロック図である。 図２に示すコントローラ１０を装備した主プリント基板１０ｂの拡大平面図であり、主要要素の中の少しを示し、他は図示を省略したものである。 （ａ）は図３のＬＳＩ１６周りの拡大平面図、（ｂ）は、（ａ）上の４Ｂ−４Ｂ線断面拡大図であって、図３上の４Ｂ−４Ｂ線断面拡大図でもある。 図４の（ｂ）に示す配線用補助プリント基板２０を主プリント基板１０ｂから分離した、断面拡大図である。 図４の（ｂ）の、丸囲い６Ａ部の拡大図である。 （ａ）は第２実施例の電装基板の一部分の断面拡大図、（ｂ）は（ａ）に示す第１配線用補助プリント基板２０に取り替えて用いる第２配線用補助プリント基板２０の拡大断面図である。 第３実施例の電装基板の一部分の拡大断面図である。 第４実施例の電装基板の一部分の拡大断面図である。 図９に示すクロック発生パッケージの機能構成を示すブロック図である。 第５実施例の電装基板の一部分の拡大断面図である。 第６実施例の電装基板の一部分の拡大断面図である。 （ａ）は従来の主プリント基板の一部分の拡大平面図、（ｂ）は（ａ）に示す１３Ｂ−１３Ｂ線断面図である。

１０ｂ：主プリント基板
１０ｓ１：第１面
１０ｓ２：第２面
２０：第１配線用補助プリント基板
３１：接続ボール
３２：外部端子接続ボール
３３：第１内層配線
３４：第２内装配線
３５〜４０：貫通ビア
４１〜４３：接続ボール
４４：第１内層
４５：第２内層
４６，４７：貫通ビア
４８：内部配線
５０：第２配線用補助プリント基板
５１〜５３：接続ボール
５４：第１内層
５５：第２内層
５６：貫通ビア
５７：接続ボール
５８：内部配線
５９，６０：貫通ビア
６１：内部配線
６２〜６６：貫通ビア
６７，６８：接続ボール
７０：ＦＰＧＡ
７１：接続ボール
７２：コンデンサ
７３〜７６：貫通ビア
７７：グランドジャンパ
７８：電源ジャンパ
７９：補助グランド端子
８０：補助電源端子
９０：クロック発生パッケージ
９１：プリント配線
９２：コネクタ
９３：発振回路
ＭＢ：主プリント基板
ＩＣ１，ＩＣ２：集積回路パッケージ

Claims (18)

1. 表面に多ピン構造をもつパッケージからなる集積回路部品を装備し、第１の定電位が印加される第１配線および第２の定電位が印加される第２配線を多層構造で内層配線した主配線基板；
   該主配線基板にあって、前記多ピン構造をもつパッケージからなる集積回路部品の底面の端子接続ボールが一端に接合し前記主配線基板を厚み方向に貫通する貫通ビア群、および、前記第１配線に一端が接続し前記主配線基板を厚み方向に貫通する制御用貫通ビア；および、
   前記貫通ビア群の中の、前記多ピン構造をもつパッケージからなる集積回路部品に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアに直接に接合する第１接続ボール、および、前記制御用貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、第１補助配線基板；
   を備える、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
2. 前記多ピン構造をもつパッケージからなる集積回路部品は、前記制御信号が印加される信号端子に、前記第１配線のグランド電位が印加されていると通常動作モードで動作し、前記信号端子が解放であると試行モードで動作するものである；請求項１に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
3. 前記主配線基板は更に、第１補助配線基板とは置き換えて前記主配線基板に接続される第２補助配線基板に前記第２配線の定電位を与えるための、前記第２配線に接続した制御用第２貫通ビアを備え；
   前記第２補助配線基板は、前記貫通ビア群の中の、前記多ピン構造をもつパッケージからなる集積回路部品に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアに直接に接合する第１接続ボール、および、前記制御用第２貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備する；請求項１に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
4. 前記多ピン構造をもつパッケージからなる集積回路部品は、前記制御信号が印加される信号端子に、前記第１配線のグランド電位が印加されていると通常動作モードで動作し、前記第２配線の電源電位が印加されているか前記信号端子が解放であると試行モードで動作する；請求項３に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
5. 前記補助配線基板は、前記主配線基板の前記貫通ビア群が接合する補助配線基板上の接続ボールに一端が接続し他端が補助配線基板の裏面側にある追加の多ピン構造をもつパッケージからなる集積回路部品接続用の貫通ビアを含む配線、を備える；請求項１乃至４のいずれか１つに記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
6. 前記追加の多ピン構造をもつパッケージからなる集積回路部品は、プログラム可能な多ピン構造をもつパッケージからなる集積回路部品である；請求項５に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
7. 前記補助配線基板は、前記主配線基板の前記貫通ビア群が接合する補助配線基板上の接続ボールに一端が接続し他端が補助配線基板の裏面側にある、追加の周波数可変のクロック発生パッケージを接続用の貫通ビアを含む配線を備え、かつ、補助配線基板の、該クロック発生パッケージを装着する裏面には、該クロック発生パッケージの周波数を制御するための制御配線および該配線に接続したコネクタ又はディップスイッチを備える；請求項１乃至４のいずれか１つに記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
8. 前記主配線基板には、グランド電位が印加される前記第１配線に一端が接続したグランド貫通ビア、および、電源電位が印加される前記第２配線に一端が接続した電源貫通ビアがあり；
   前記補助配線基板は、前記グランド貫通ビアに直接に接合するグランド接続ボール，前記電源貫通ビアに直接に接合する電源接続ボール，該グランド接続ボールに一端が接続し他端が補助配線基板の裏面側にあるグランド接続ビアおよび該電源接続ボールに一端が接続し他端が補助配線基板の裏面側にある電源接続ビア、を備える；請求項１乃至７のいずれか１つに記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
9. 前記補助配線基板の前記グランド接続ビアおよび電源接続ビアは、バイパスコンデンサ接続端子である；請求項８に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
10. 前記補助配線基板は、該補助配線基板の前記グランド接続ビアに接続した外部グランド端子および該補助配線基板の前記電源接続ビアに接続した外部電源端子を備える；請求項８に記載の、多ピン構造をもつパッケージからなる集積回路部品を装備する電装基板。
11. 入力画像データを用紙上に画像を印刷するプリンタの画像表現特性に適合する記録用画像データに処理する多ピン構造をもつパッケージからなる画像処理集積回路部品，該記録用画像データをプリンタに出力する画像インターフェース，画像データの入力，前記画像処理集積回路部品による画像データ処理およびプリンタへの出力を制御する多ピン構造をもつパッケージからなる集積回路部品であるマイクロプロセッサ，該マイクロプロセッサがデータを読み書きする揮発性メモリおよび該マイクロプロセッサの動作プログラムを格納した読出し専用メモリを、表面に装備し、第１の定電位が印加される第１配線および第２の定電位が印加される第２配線を多層構造で内層配線した主配線基板；
    該主配線基板にあって、前記画像処理集積回路部品の底面の端子接続ボールが一端に接合し前記主配線基板を厚み方向に貫通する貫通ビア群、および、前記第１配線に接続した制御用貫通ビア；および、
    前記貫通ビア群の中の、前記多ピン構造をもつパッケージからなる集積回路部品に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアに接合する第１接続ボール、および、前記制御用貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、第１補助配線基板；
    を備える、画像形成制御板。
12. 入力画像データを用紙上に画像を印刷するプリンタの画像表現特性に適合する記録用画像データに処理する多ピン構造をもつパッケージからなる画像処理集積回路部品，該記録用画像データをプリンタに出力する画像インターフェース，画像データの入力，前記画像処理集積回路部品による画像データ処理およびプリンタへの出力を制御する多ピン構造をもつパッケージからなる集積回路部品であるマイクロプロセッサ，該マイクロプロセッサがデータを読み書きする揮発性メモリおよび該マイクロプロセッサの動作プログラムを格納した読出し専用メモリを、表面に装備し、第１の定電位が印加される第１配線および第２の定電位が印加される第２配線を多層構造で内層配線した主配線基板；
    該主配線基板にあって、前記マイクロプロセッサの底面の端子接続ボールが一端に接合し前記主配線基板の裏面に他端があるマイクロプロセッサ用貫通ビア群、および、前記第１配線に一端が接続した制御用貫通ビア；および、
    前記マイクロプロセッサ用貫通ビア群の中の、前記マイクロプロセッサに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアに直接に接合する第１接続ボール、および、前記制御用貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、第１補助配線基板；
    を備える、画像形成制御板。
13. 入力画像データを用紙上に画像を印刷するプリンタの画像表現特性に適合する記録用画像データに処理する多ピン構造をもつパッケージからなる画像処理集積回路部品，該記録用画像データをプリンタに出力する画像インターフェース，画像データの入力，前記画像処理集積回路部品による画像データ処理およびプリンタへの出力を制御する多ピン構造をもつパッケージからなる集積回路部品であるマイクロプロセッサ，該マイクロプロセッサがデータを読み書きする揮発性メモリおよび該マイクロプロセッサの動作プログラムを格納した読出し専用メモリを、表面に装備し、第１の定電位が印加される第１配線および第２の定電位が印加される第２配線を多層構造で内層配線した主配線基板；
    該主配線基板にあって、前記画像処理集積回路部品の底面の端子接続ボールが一端に接合し前記主配線基板の裏面に他端がある貫通ビア群、および、前記第１配線に一端が接続し前記裏面側に他端がある制御用貫通ビア；
    前記貫通ビア群の中の、前記画像処理集積回路部品に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記裏面側の端に直接に接合する第１接続ボール、および、前記制御用貫通ビアに直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、補助配線基板；
    前記主配線基板にあって、前記マイクロプロセッサの底面の端子接続ボールが一端に接合し前記主配線基板の裏面側に他端があるマイクロプロセッサ用貫通ビア群、および、前記第１配線に一端が接続し前記裏面側に他端がある制御用貫通ビア；および、
    前記マイクロプロセッサ用貫通ビア群の中の、前記マイクロプロセッサに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記裏面側の端に直接に接合する第１接続ボール、および、前記制御用貫通ビアの前記裏面側の端に直接に接合する第２接続ボール、を表面に備え、さらに、該第１接続ボールが接合した第１貫通ビア，該第２接続ボールが接続した第２貫通ビア、および、該第１貫通ビアと該第２貫通ビアを接続した配線、を装備した、マイクロプロセッサ補助配線基板；
    を備える、画像形成制御板。
14. 前記主配線基板は更に、外部のコンピュータ又はファクシミリが与える書画情報を入力する拡張機能インターフェースを、表面に装備する；請求項１１乃至１３のいずれか１つに記載の画像形成制御板。
15. 前記画像インターフェースは原稿スキャナが出力する画像データを入力する機能があり；前記画像処理集積回路部品は、原稿スキャナが出力する画像データの画像読取りの歪を補正し予め定められた特性の形式の画像データに変換する機能がある；請求項１１乃至１４のいずれか１つに記載の画像形成制御板。
16. 前記主配線基板は更に、操作表示ボードの操作入力，表示出力を入出力する操作部インターフェースを、表面に装備する；請求項１１乃至１５のいずれか１つに記載の画像形成制御板。
17. 記録画像データが表す画像を用紙上に形成するプリンタ；および、請求項１１乃至１６のいずれか１つに記載の画像形成制御板；を備え、該画像形成制御板の前記画像インターフェースが前記記録用画像データを前記プリンタに出力する；画像形成装置。
18. 記録画像データが表す画像を用紙上に形成するプリンタ；原稿上の画像を読み取り該画像を表す画像データを出力する原稿スキャナ；および、請求項１５に記載の画像形成制御板；を備え、該画像形成制御板の、前記画像インターフェースが原稿スキャナが出力する画像データを入力し、前記記録用画像データを前記プリンタに出力する；画像形成装置。

Images