JP4720184B2 - プリント回路基板及びそれを備えた電子機器 - Google Patents

プリント回路基板及びそれを備えた電子機器 Download PDF

Info

Publication number
JP4720184B2
JP4720184B2 JP2005002360A JP2005002360A JP4720184B2 JP 4720184 B2 JP4720184 B2 JP 4720184B2 JP 2005002360 A JP2005002360 A JP 2005002360A JP 2005002360 A JP2005002360 A JP 2005002360A JP 4720184 B2 JP4720184 B2 JP 4720184B2
Authority
JP
Japan
Prior art keywords
chassis
printed circuit
circuit board
usb
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005002360A
Other languages
English (en)
Other versions
JP2006190873A (ja
Inventor
康人 植月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2005002360A priority Critical patent/JP4720184B2/ja
Priority to US11/324,240 priority patent/US20060154526A1/en
Publication of JP2006190873A publication Critical patent/JP2006190873A/ja
Application granted granted Critical
Publication of JP4720184B2 publication Critical patent/JP4720184B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/658High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
    • H01R13/6591Specific features or arrangements of connection of shield to conductive members
    • H01R13/6594Specific features or arrangements of connection of shield to conductive members the shield being mounted on a PCB and connected to conductive members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6473Impedance matching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、画像形成装置等に用いられるプリント回路基板及びそれを備えた電子機器に関するものである。
従来から、誘電体基板と誘電性接着剤からなる誘電体層を電磁界が伝搬する経路として利用し、高周波回路の接地面をシャーシで共用化できるようにした高周波回路が知られている(例えば、特許文献1参照)。また、信号層をTTL信号配線エリアと接地層に分別し、この接地層エリアをはさんで電源層とGTL信号配線エリアを配置して多層配線基板の層数を少なくしたプリント回路基板が知られている(例えば、特許文献2参照)。また、高周波回路においては、プリント回路基板の両端に形成されるランドパターンを非対称とすることにより、複数のプリント回路基板を綴った状態ではんだ付けを行っても、隣接するランドが結合されないようにしたプリント回路基板が知られている(例えば、特許文献3参照)。
特開平11−205012号公報 特開平8−335784号公報 特開2001−144386号公報
ところで、画像形成装置等の電子機器においては、簡易で高速なインターフェース規格として、USB2.0が広く普及している。このUSB2.0では、USB信号ラインD+、D−を用いて差動信号が伝送されるが、480Mbpsを実現するために90Ωの差動インピーダンスを確保するように規格によって定められている。そこで、従来のプリント回路基板は、USB信号ラインD+、D−が形成されているUSB信号パターン層の隣に基板の略全領域をカバーするGNDベタパターン層を形成することにより、両層間の浮遊容量を適正な範囲内に安定させ、上述した差動インピーダンスを確保している。しかしながら、このようなGNDベタパターンをUSB信号パターン層に隣接させて設けるためには、必然的に3層以上の高価なプリント回路基板が必要とされ、電子機器の製造コストの高騰を招来している。
また、上記特許文献1及び特許文献2に示された基板においては、GNDベタパターンに関して記載されているものの、いずれのプリント回路基板についても、そもそもUSB2.0規格のインターフェースにおける使用を前提としたものではないため、USB2.0規格特有の問題点について考慮されておらず、上述した差動インピーダンスの確保といった課題を解決することができない。
本発明は、上記課題を解決するためになされたものであり、安価な2層基板を用いながらもUSB2.0の規格を満たすことができるプリント回路基板及びそれを備えた電子機器を提供することを目的とする。
上記目的を達成するために、請求項1の発明は、USB2.0の規格に準拠するUSB端子が実装され、電子機器の金属板から成るシャーシに搭載されるプリント回路基板において、少なくともUSB信号ラインが形成された第1層と、少なくとも電源ラインが形成された第2層の2層で構成され、シャーシに略平行に隣接して搭載され、前記シャーシとの間に絶縁体が介在されていることにより、第1層と前記シャーシとの間の浮遊容量が適正化され、シャーシを基板の略全領域をカバーするGNDベタパターン層として機能させることにより、基板内にGNDベタパターン層を設けることなく、USB信号ラインの差動インピーダンスをUSB2.0の規格内に収めて、2層基板を用いながらUSB2.0の規格に対応できるようにしたものである。
請求項2の発明は、電子部品が実装され、信号ラインが形成され、電子機器の金属板から成るシャーシに搭載されるプリント回路基板において、プリント回路基板は、シャーシに略平行に隣接して搭載され、シャーシが基板の略全領域をカバーするGNDベタパターン層として機能しているものである。
請求項3の発明は、請求項2に記載のプリント回路基板において、シャーシと基板の間には、絶縁体が介在されているものである。
請求項4の発明は、請求項1乃至3に記載のプリント回路基板を備えた電子機器である。
請求項1の発明によれば、プリント回路基板と略平行に対向されているシャーシをGNDベタパターン層として機能させることにより、基板内にGNDベタパターン層を設けることなく、第1層のUSB信号ラインとシャーシとの間の浮遊容量を適正な範囲内に安定させることができる。その結果、安価な2層基板を用いてもUSB信号ラインの差動インピーダンスをUSB2.0の規格内に収めることが可能になる。また、プリント回路基板とシャーシとの間に誘電率の異なる絶縁体を介在させることにより、第1層のUSB信号ラインとシャーシとの間の浮遊容量を自在に調整できるようになり、USB信号ラインの差動インピーダンスを規格内に容易に収めることが可能となる。
請求項2の発明によれば、金属板から成るシャーシをGNDベタパターン層として機能させることにより、基板内にGNDベタパターン層を設けることなく、プリント回路基板の浮遊容量を適正な範囲内に安定させることができる。その結果、プリント回路基板に形成されている信号ラインの差動インピーダンスを適正化することが可能になる。
請求項3の発明によれば、シャーシと基板の間に誘電率の異なる絶縁体を介在させることにより、信号ラインとシャーシとの間の浮遊容量を自在に調整できるようになり、信号ラインの差動インピーダンスを一層容易に適正化できるようになる。
請求項4の発明によれば、電子機器を構成するプリント回路基板内にGNDベタパターン層を設ける必要がなくなるので、プリント回路基板の積層数を削減することができ、コストの低減を図ることが可能となる。
本発明を実施するための最良の実施形態による画像形成装置について図面を参照して説明する。図1は画像形成装置のブロック構成を示している。画像形成装置1は、給紙トレイ2に装填された記録紙3を画像形成装置1の内部に搬送すると共に、画像形成部5によって画像が形成された記録紙3を排紙トレイ7に搬送する記録紙搬送部4と、記録紙搬送部4によって搬送された記録紙3に画像を形成する画像形成部5と、画像形成部5によって記録紙3に形成する画像のデータを入力するための画像データ入力部6と、記録紙搬送部4、画像形成部5及び画像データ入力部6等の制御を司る制御部8と、これらの各部を支持する金属板から成るシャーシ9等によって構成されている。画像データ入力部6は、デジタルカメラ又はパーソナルコンピュータ等から簡易かつ高速に画像データを伝送できるように、USB2.0規格に準拠して構成されている。
図2は、画像データ入力部6を構成する画像データ入力回路10を示している。画像データ入力回路10は、配線パターンが形成されたプリント回路基板11に各種の電子部品が実装されることにより構成される。本実施形態においては、画像形成装置1のコストダウンを図るため、2層のプリント回路基板11が使用されている。図中プリント回路基板11の上面側に形成されている第1層21には、USB信号ラインD+、D−が設けられ、下面側に形成されている第2層22には、画像データ入力回路及びデジタルカメラに電力を供給するための電源ライン(図示せず)が設けられている。
プリント回路基板11の第1層21には、プリント回路基板11の制御を行うICチップ12と、デジタルカメラ等から画像データの入力を受けるために、USBケーブルが接続されるUSB端子13が実装されている。ICチップ12とUSB端子13とは、USB信号ラインD+、D−によって接続されており、USB信号ラインD+とUSB信号ラインD−との間における差動信号により画像データ等の各種データが伝送される。
USB信号ラインD+とUSB信号ラインD−との間において適正な差動信号を得るために、USB2.0の規格では、既に述べたように、信号ラインD+と信号ラインD−の差動インピーダンスが90Ωに定められている。そのため、信号ラインD+と信号ラインD−の周辺の浮遊容量を適正化する必要があり、通常の回路設計であればUSB信号ラインが形成されている第1層の隣(すなわち第2層)にGNDベタパターン層を形成する。ところがこのような層構成を採用した場合、プリント回路基板の積層数が嵩み、基板のコストダウンを図ることができない。そこで本実施形態では、プリント回路基板11をシャーシ9の一部に略平行に隣接させて搭載し、シャーシ9をGNDベタパターン層として機能させることにより、プリント回路基板11からGNDベタパターン層を削除できるように構成している。
図3は、シャーシ9等を含めて構成された画像データ入力回路10の構成を示している。プリント回路基板11は、絶縁体23を介してシャーシ9に取り付けられている。本実施形態では、シャーシ9に対して反対側の部品実装面にUSB信号ラインD+、D−が形成されているため、これらとGNDベタパターン(すなわち、シャーシ9)との間隔が1.6mm程度まで大きくなり、信号ラインD+と信号ラインD−の周辺の浮遊容量が小さくなる。そこで、プリント回路基板11とシャーシ9の間に適当な誘電率の絶縁体23を介在させることにより、浮遊容量を適正化している。
図4は、シャーシ9の替わりに金属板31をGNDベタパターン層として機能させた画像データ入力回路30の構成を示している。この構成は、画像形成装置1のレイアウト設計上、シャーシ9の一部に対向させてプリント回路基板11を配置できないような場合に有効である。この画像データ入力回路30においても、プリント回路基板11と金属板31の間に絶縁体23が介在されている。また、金属板31の替わりに金属フィルムを用いてもよい。
以上のように、本実施形態の画像形成装置1によれば、プリント回路基板11と略平行に対向されているシャーシ9又は金属板31をGNDベタパターン層として機能させることにより、基板内にGNDベタパターン層を設けることなく、USB信号ラインD+とUSB信号ラインD−の周辺、すなわち第1層とシャーシ9又は金属板31との間の浮遊容量を適正な範囲内で安定させることができる。その結果、安価な2層基板を用いてもUSB信号ラインD+、D−の差動インピーダンスをUSB2.0の規格内に収めることが可能になる。また、プリント回路基板11とシャーシ9又は金属板31との間に誘電率の異なる絶縁体23を介在させることにより、USB信号ラインD+とUSB信号ラインD−の周辺の浮遊容量を自在に調整できるようになり、USB信号ラインD+、D−の差動インピーダンスを規格内に容易に収めることが可能となる。
なお、本発明は上記実施形態の構成に限られることなく、少なくともシャーシ9又は金属板31がUSB信号ラインD+、D−に略平行に隣接して配置されてGNDベタパターン層として機能する構成であればよい。また、本発明は種々の変形が可能であり、例えば、USB信号ラインD+、D−をシャーシ9又は金属板31に対向する面に設けてもよい。この場合においては、USB信号ラインD+、D−とシャーシ9又は金属板31との間隔を小さくすることができるので、絶縁体23を省くことも可能となり、さらなるコストダウンを図ることができる。
本発明の一実施形態による画像形成装置の構成を示す図。 同画像形成装置の画像データ入力回路を示す斜視図。 シャーシを含めて構成された画像データ入力回路を示す側面図。 シャーシの替わりに金属板を適用した画像データ入力回路の構成を示す側面図。
符号の説明
1 画像形成装置
9 シャーシ
11 プリント回路基板
13 USB端子
21 第1層
22 第2層
D+ USB信号ライン
D− USB信号ライン

Claims (4)

  1. USB2.0の規格に準拠するUSB端子が実装され、電子機器の金属板から成るシャーシに搭載されるプリント回路基板において、
    少なくともUSB信号ラインが形成された第1層と、少なくとも電源ラインが形成された第2層の2層で構成され、
    前記シャーシに略平行に隣接して搭載され、
    前記シャーシとの間に絶縁体が介在されていることにより、前記第1層と前記シャーシとの間の浮遊容量が適正化され、
    前記シャーシを基板の略全領域をカバーするGNDベタパターン層として機能させることにより、基板内にGNDベタパターン層を設けることなく、USB信号ラインの差動インピーダンスをUSB2.0の規格内に収めて、2層基板を用いながらUSB2.0の規格に対応できるようにしたことを特徴とするプリント回路基板。
  2. 電子部品が実装され、信号ラインが形成され、電子機器の金属板から成るシャーシに搭載されるプリント回路基板において、
    前記プリント回路基板は、前記シャーシに略平行に隣接して搭載され、
    前記シャーシが基板の略全領域をカバーするGNDベタパターン層として機能していることを特徴とするプリント回路基板。
  3. 前記シャーシと基板の間には、絶縁体が介在されていることを特徴とする請求項2に記載のプリント回路基板。
  4. 請求項1乃至3に記載のプリント回路基板を備えたことを特徴とする電子機器。
JP2005002360A 2005-01-07 2005-01-07 プリント回路基板及びそれを備えた電子機器 Expired - Fee Related JP4720184B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005002360A JP4720184B2 (ja) 2005-01-07 2005-01-07 プリント回路基板及びそれを備えた電子機器
US11/324,240 US20060154526A1 (en) 2005-01-07 2006-01-04 Printed circuit board and electronic apparatus equipped with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005002360A JP4720184B2 (ja) 2005-01-07 2005-01-07 プリント回路基板及びそれを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2006190873A JP2006190873A (ja) 2006-07-20
JP4720184B2 true JP4720184B2 (ja) 2011-07-13

Family

ID=36653856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002360A Expired - Fee Related JP4720184B2 (ja) 2005-01-07 2005-01-07 プリント回路基板及びそれを備えた電子機器

Country Status (2)

Country Link
US (1) US20060154526A1 (ja)
JP (1) JP4720184B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109743834A (zh) * 2018-12-28 2019-05-10 郑州云海信息技术有限公司 一种优化usb链路阻抗的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427719B2 (en) * 2006-03-21 2008-09-23 Intel Corporation Shifted segment layout for differential signal traces to mitigate bundle weave effect
CN101472385A (zh) * 2007-12-26 2009-07-01 鸿富锦精密工业(深圳)有限公司 印刷电路板
US8335087B2 (en) * 2008-12-22 2012-12-18 Huawei Device Co., Ltd. Method and apparatus for improving radio performance of wireless data terminal device
CN201323599Y (zh) * 2008-12-22 2009-10-07 深圳华为通信技术有限公司 一种无线数据终端设备
CN201789539U (zh) * 2010-09-09 2011-04-06 中兴通讯股份有限公司 一种移动终端
CN102646086A (zh) * 2011-02-18 2012-08-22 鸿富锦精密工业(深圳)有限公司 Usb接口组件及其线路板
CN105636421B (zh) * 2016-01-22 2020-04-17 青岛海尔洗衣机有限公司 家用电器及减少干扰电压的装置
WO2018103158A1 (zh) * 2016-12-08 2018-06-14 华为技术有限公司 一种带usb端口的设备
JP7081294B2 (ja) * 2018-05-11 2022-06-07 トヨタ自動車株式会社 電子ユニット

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51113145U (ja) * 1975-02-20 1976-09-13
JPH11205012A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高周波回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51113145A (en) * 1975-03-31 1976-10-06 Hitachi Ltd Pluggin type relay
US5761051A (en) * 1994-12-29 1998-06-02 Compaq Computer Corporation Multi-layer circuit board having a supply bus and discrete voltage supply planes
JP2638567B2 (ja) * 1995-06-08 1997-08-06 日本電気株式会社 多層配線基板
US6140575A (en) * 1997-10-28 2000-10-31 3Com Corporation Shielded electronic circuit assembly
JP2003078279A (ja) * 2001-09-04 2003-03-14 Konica Corp プリント基板のシールド方法及びその方法を用いたプリント基板が装着された装置
US6650549B1 (en) * 2002-10-23 2003-11-18 D-Link Corp. Hub having a bluetooth system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51113145U (ja) * 1975-02-20 1976-09-13
JPH11205012A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 高周波回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109743834A (zh) * 2018-12-28 2019-05-10 郑州云海信息技术有限公司 一种优化usb链路阻抗的方法
CN109743834B (zh) * 2018-12-28 2020-07-28 苏州浪潮智能科技有限公司 一种优化usb链路阻抗的方法

Also Published As

Publication number Publication date
JP2006190873A (ja) 2006-07-20
US20060154526A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
JP4720184B2 (ja) プリント回路基板及びそれを備えた電子機器
US9674941B2 (en) Printed circuit board for mobile platforms
US6407930B1 (en) Structure of printed circuit board with stacked daughter board
US7045719B1 (en) Enhancing signal path characteristics in a circuit board
US8013427B2 (en) Wiring board and electrical signal transmission system
US8063480B2 (en) Printed board and semiconductor integrated circuit
JP6422395B2 (ja) 回路基板
US20120325542A1 (en) Circuit Board
US20090032921A1 (en) Printed wiring board structure and electronic apparatus
US8022313B2 (en) Circuit board with electromagnetic bandgap adjacent or overlapping differential signals
US7269025B2 (en) Ballout for buffer
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4660738B2 (ja) プリント配線板及び電子機器
US9978692B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
JP4967164B2 (ja) 多層プリント配線板及びそれを用いた電子機器
US6515555B2 (en) Memory module with parallel stub traces
EP2996446A1 (en) High speed routing module
JP6889090B2 (ja) 配線基板
US6812409B2 (en) Layer allocating apparatus for multi-layer circuit board
JP2004304134A (ja) 配線基板及びその製造方法
CN220173699U (zh) 电路模块
JP2001284828A (ja) プリント基板
JP2005268544A (ja) 基板間接続基板および基板間接続構造
JP2005310885A (ja) プリント配線板
JP7128098B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees