JP2006019457A

JP2006019457A - 回路基板及び電子機器

Info

Publication number: JP2006019457A
Application number: JP2004195073A
Authority: JP
Inventors: Hiroyuki Ishikawa; 弘幸石川
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-19
Anticipated expiration: 2024-06-30
Also published as: JP4433903B2

Abstract

【課題】搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることのできる回路基板を提供することである。
【解決手段】第１の電子回路１０と、第２の電子回路を接続するための第１の接続部１４と、前記第１及び第２の電子回路に接続する電源配線１３と、電源回路ユニット２０を前記電源配線１３に接続する第２の接続部１１とを有する。第１の電子回路１０は基本機能を実現する回路を含み、第２の電子回路は追加機能を実現する回路を含む。
【選択図】図１

Description

本発明は、電子機器に用いられる回路基板及びその電子機器に係り、詳しくは、電源回路が搭載される回路基板及び電子機器に関する。

近年、複写機やプリンタ等の事務機器をはじめとする種々の電子機器では、その開発費用や部品コストを低減するために部品の共通化が図られている。また、環境保護の観点から、市場から回収された回路基板を再利用することがすすめられている。

このような状況において、従来、複写機、プリンタ等の画像形成装置に適用される回路基板が提案されている（例えば、特許文献１参照）。この回路基板は、例えば、単色画像をプリントするためのプリントエンジンに対する第１の駆動回路と、カラー画像をプリントするためのプリントエンジンに対する第２の駆動回路を接続する接続部とを搭載した構成となっている。

このような構成により、前記接続部に第２の駆動回路を接続しなければ、前記回路基板は、単色画像プリント用の画像形成装置に適用することができ、前記接続部に第２の駆動回路を接続すれば、前記回路基板は、カラー画像プリント用の画像形成装置に適用することができる。このように、当初単色画像プリントに用いられる回路基板をカラー画像プリントに用いられる回路基板として再利用することが可能となる。
特開２００４−４５６５９号公報

ところで、有効になる電子回路（例えば、駆動回路）の機能や性能が変わると、それに適した電源の仕様も変更になる場合が多い。しかしながら、このような場合に対して前述した回路基板をそのまま適用しようとすると、回路基板に搭載される電子回路自体、及び後に接続されるべき電子回路自体にその電子回路で実現する機能や性能に適した電源回路をも含めておく必要がある。

このため、このような回路基板を搭載した電子機器では、電源回路の無駄が生じ得る。また、前記回路基板に搭載される電子回路と後に接続される電子回路とを合わせて新たな機能を実現するような場合、それぞれの電子回路に含まれる電源回路の調整が困難になってしまう。

本発明は、前述したような従来の回路基板の問題を解決するためになされたものであって、搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることのできる回路基板を提供するものである。

本発明に係る回路基板は、第１の電子回路と、第２の電子回路を接続するための第１の接続部と、前記第１及び第２の電子回路に接続する電源配線と、電源回路ユニットを前記電源配線に接続する第２の接続部とを有することを特徴とする。第２の電子回路が第１の接続部に接続された場合には、第１及び第２の電子回路に必要な電源を供給できる電源回路ユニットを第２の接続部に接続することで、１つの回路基板で様々な仕様や機能を容易に実現することができる。

前記第１の電子回路は基本機能を実現する回路を含み、前記第２の電子回路は追加機能を実現する回路を含む構成とすることができる。

また、前記第２の接続部は、外部から供給される電源を受ける端子を含む構成とすることができる。

また、前記第２の電子回路は、基板と、該基板上に形成された回路素子とを含む構成とすることができる。

また、前記電源回路ユニットは、前記第２の電子回路が前記第１の接続部に接続された場合に前記第２の接続部に接続される第１の電源回路ユニットと、前記第２の電子回路が前記第１の接続部に接続されていない場合に前記第２の接続部に接続される第２の電源回路ユニットのいずれかである構成とすることができる。

本発明はまた、電子回路と、該電子回路へ接続される電源配線とを有し、該電源配線は、入力電圧を受けて所定電圧を出力する複数の電源素子を直列的に接続可能とする経路パターンと、前記複数の電源素子の少なくとも１つをバイパスするための配線が形成可能なバイパスパターンとを有することを特徴とする回路基板である。この構成により、電子回路の性能や機能に適した電源回路を１つの回路基板上で容易に実現することができる。

前記電子回路には、前記複数の電源素子の少なくとも１つと、前記バイパスパターンに接続された配線とを介して電源が供給される構成とすることが可能である。また、前記電子回路には、前記複数の電源素子を介して電源が供給される構成であってもよい。更には、前記電子回路には、前記複数の電源素子を介して電源が供給され、該複数の電源素子は前記電子回路に近いほどその出力電圧が小さくなる構成とすることができる。

更に、本発明は上記回路基板を備えた電子機器を含む。

本発明に係る回路基板によれば、電子回路の性能や機能が変更される場合、その性能や機能に適した仕様となる電源回路ユニットを電源接続部に接続することができるので、当該回路基板に搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることができる。

以下、本発明の実施の形態について、図面を用いて説明する。

本発明の第一の実施の形態に係る回路基板は、図１に示すように構成される。この回路基板は、例えば、電子機器の一例である複写装置に適用される。

図１において、回路基板１００には、電子回路を構成する回路素子群１０が搭載されている。回路素子群１０にて構成される電子回路（第１の電子回路と定義する）は、当該複写装置の画像読み取り回路にて生成されたアナログ画像信号をプリント出力制御に供すべきアナログ画像データに変換する基本機能を実現する。また、回路基板１００には、前記第１の電子回路（回路素子群１０）への電源供給経路としての電源ライン（電源配線）１３が形成されると共に、電源コネクタ１１（第２のコネクタ）及び追加基板コネクタ１４が搭載されている。

電源コネクタ１１は、ＤＣＤＣ変換回路が構成されたＤＣＤＣ変換基板（電源回路ユニット）２０が接続されるものであって、外部電源からの電源供給ライン１２及び電源ライン（電源供給経路）１３が接続されている。これにより、電源コネクタ１１に接続されたＤＣＤＣ変換基板（電源回路ユニット）２０上に構成されるＤＣＤＣ変換回路は、電源コネクタ１１を介して電源供給ライン１２から供給される直流電圧（例えば、１０Ｖ）を所定の直流定電圧（例えば、３．３Ｖ）に変換し、その直流定電圧を電源コネクタ１１を介して電源ライン（電源供給経路）１３に供給する。

追加基板コネクタ（第１のコネクタ）１４は、当該複写装置の追加機能を実現するためのオプション基板が接続されるものであって、電源ライン（電源供給経路）１３から延びる接続ライン１５と回路素子群１０にて構成される電子回路との接続を行なうラインとが接続されている。また、回路基板１００には、当該複写装置における画像読み取り回路が搭載されたＣＣＤ基板１２０との接続を行なう入力コネクタ１６と、回路素子群１０にて構成される電子回路からの出力データを例えば、プリントエンジンに対して出力する出力ポート１７とが搭載されている。なお、オプション基板で実現される電子回路を第２の電子回路と定義する。

このような構成の回路基板１００では、図２に示すように、追加基板コネクタ１４にオプション基板が接続されない場合、即ち、回路素子群１０にて構成された電子回路にだけ電源供給を行なう場合には、低電流容量のＤＣＤＣ変換基板（電源回路ユニット）２０が電源コネクタ１１に接続される。一方、追加基板コネクタ１４にオプション基板が接続される場合、即ち、回路素子群１０にて構成される電子回路とオプション基板上に構成される電子回路とが接続されて構成される新たな電子回路に電源供給を行なう場合には、高電流容量のＤＣＤＣ変換基板（電源回路ユニット）２０´が電源コネクタ１１に接続される。

このように、追加回路基板コネクタ１４にオプション基板が接続されることにより回路基板１００全体に構成される電子回路に必要となる電源容量が増大しても、それに見合った高電流容量のＤＣＤＣ変換基板（電源回路ユニット）２０´を接続することで適切に対応することができる。即ち、回路素子群１０にて構成される電子回路にて実現される基本機能しか発揮しない回路基板１００が回収された場合、追加基板コネクタ１４にオプション基板を接続し、低電流容量のＤＣＤＣ変換基板（電源回路ユニット）２０を高電流容量のＤＣＤＣ変換基板（電源回路ユニット）２０´に交換することで、その回路基板１００を追加機能により高機能化された回路基板として再利用することができるようになる。

なお、回路基板１００に構成される電子回路の具体例を以下に示す。

オプション基板が接続されていない場合、図３（ａ）に示すように、回路素子群１０にて構成される電子回路は、Ａ／Ｄ変換回路１０１、ゲイン／オフセット調整回路１０２、シェーディング補正回路１０３及び出力処理回路１０４にて構成される。このような電子回路が構成された回路基板１００の入力コネクタ１６に画像読込み回路１２１が構成されたＣＣＤ基板１２０が接続されると、ＣＣＤによる原稿の読み取りの際に画像読込み回路１２１から出力されるアナログ画像信号が入力コネクタ１６を介してＡ／Ｄ変換回路１０１に入力される。そして、前記各回路１０１〜１０４での処理により、前記アナログ画像信号がデジタル画像データに変換される。出力処理回路１０４から出力される前記デジタル画像データは出力ポート１７からプリントエンジンに供給される。

前記回路基板１００を収容する複写装置は、読み取り原稿画像をそのままプリントアウトする基本機能を発揮することとなる。

一方、図３（ｂ）に示すように、追加基板コネクタ１４にオプション基板１１０が接続される場合、回路基板１００には前述した電子回路（回路１０１〜１０４）に対してオプション基板１１０上に構成される画像加工処理回路１１１が接続された新たな電子回路が構成される。この場合、Ａ／Ｄ変換回路１０１、ゲイン／オフセット調整回路１０２及びシェーディング補正回路１０３での処理により得られた画像データに対して画像加工処理回路１１１にて各種の加工処理（例えば、２値から多値への変換処理、文字／画像の切り分け処理等）を行なうことが可能となる。そして、その加工済み画像データが、出力処理回路１０４に供給され、更に、出力処理回路１０４での処理を経た後に出力ポート１７を介してプリントエンジンに供給される。

このような回路基板１００を収容する複写装置は、読み取り原稿画像をそのままプリントアウトする基本機能のほかに、読み取り原稿画像を加工して得られる加工画像をプリントアウトする追加機能を発揮し得るようになる。

なお、前述した第一の実施の形態に係る回路基板１００では、ＤＣＣＤ回路基板２０と電源ライン（電源供給経路）１３及び電源供給ライン１２との接続は、電源コネクタ１１に限らず、回路パターンによる接続であってもよい。この場合、半田付けによりＤＣＤＣ回路基板（電源回路ユニット）２０がその回路パターンに接続される。そして、その半田を溶かすことによってＤＣＤＣ回路基板（電源回路ユニット）２０を取り外すことができる。

また、オプション基板１１０と回路基板１００との接続も、追加基板コネクタ１４に限られず、回路パターンによる接続であってもよい。また、前述した例では、図１に示すように、オプション基板１１０が配置される領域（矩形点線参照）が回路基板１００上に設けられているが、このような領域を省くこともできる。

本発明の第二の実施の形態に係る回路基板について説明する。この回路基板は、シュリンクにより定格電源電圧が変更され得る特定用途向けＩＣ（ＡＳＩＣ：Application Specific IC）が搭載され、そのＡＳＩＣにて実現される機能を発揮すべき電子機器（例えば、プリンタ、複写機、ファクシミリ等の画像形成装置）に収容される。

回路基板に構成可能な回路は、図４に示すようになる。

図４において、例えば、３．３Ｖの定格出力電圧となる１の定電圧素子（REG1）（電源素子）５１と２．５Ｖの定格出力電圧となる第２の定電圧素子（電源素子）（REG2）５２とが＋５Ｖの電源ラインとＡＳＩＣ５０の電源端子との間に直列接続可能となり、第１の定電圧素子（電源素子）（REG1）５１の入出力端子間に０Ωの抵抗Ｒ１を含む第１のバイパス回路が、第２の定電圧素子（電源素子）（REG2）５２の入出力端子間に０Ωの抵抗Ｒ２を含む第２のバイパス回路がそれぞれ接続可能となっている。

このような回路が構成され得る回路基板２００は、図５に示すように形成されている。

図５において、回路基板２００には、ＡＳＩＣ５０が搭載されると共に、電源ライン３０（＋５Ｖ）と、アースライン４０と、電源接続部となる経路パターンと、バイパスパターンとが形成されている。

前記経路パターンは、電源ライン３０から第１の定電圧素子（電源素子）５１の入力端子が接続される端子４１に延びる経路、アースライン４０から第１の定電圧素子（電源素子）５１のアース端子が接続される端子４２に延びる経路、第１の定電圧素子（電源素子）５１の出力端子が接続される端子４３と第２の定電圧素子（電源素子）５２の入力端子に接続される端子４４との間を結ぶ経路、アースライン４０から第２の定電圧素子（電源素子）５２のアース端子が接続される端子４５に延びる経路、及び第２の定電圧素子（電源素子）５２の出力端子が接続される端子４６からＡＳＩＣ５０の電源端子に接続されたライン３５（電源供給経路）に延びる経路から構成されている。このような経路パターンにより、端子４１、４２、４３に第１の定電圧素子（電源素子）５１を接続し、端子４４、４５、４６に第２の定電圧素子（電源素子）５２を接続することにより、電源ライン３１とライン３５との間に第１の低電圧素子５１と第２の定電圧素子（電源素子）５２とが直列接続されるようになる。

また、前記バイパスパターンは、電源ライン３５から抵抗Ｒ１（０Ω）の一端が接続される端子３１に延びる経路、抵抗Ｒ１の他端が接続される端子３２と抵抗Ｒ２の一端が接続される端子３３と前述した各端子４３、４４とを結ぶ経路、及び抵抗Ｒ２の他端が接続される端子３４とライン３５とを結ぶ経路にて構成されている。このようなバイパスパターンにより、抵抗Ｒ１（０Ω）を端子３１、３２に接続することにより、端子４１と端子４２との間をバイパスする第１のバイパスパターンが形成され、抵抗Ｒ２（０Ω）を端子３３、３４に接続することにより、端子４４と端子４６との間をバイパスする第１のバイパスパターンが形成される。

前述した構成となる回路基板２００に例えば定格入力電圧３．３ＶのＡＳＩＣ５０が搭載される場合、図６（ａ）に示すように、第１の定電圧素子（電源素子）（REG1）５１が端子４１、４２、４３に、抵抗器５４（抵抗Ｒ２：０Ω）が端子３３、３４にそれぞれ接続される。この場合、電源ライン３０から＋５Ｖの電圧が端子４１を介して第１の定電圧素子（電源素子）５１に供給され、その供給電圧（＋５Ｖ）により第１の定電圧素子（電源素子）５１にて生成される３．３Ｖの電圧が端子４３、抵抗器５４を含む第２のバイパスパターン、及びパターン３５を介してＡＳＩＣ５０の電源端子に供給される。これにより、ＡＳＩＣ５０は、第１の定電圧素子（電源素子）５１から電源電圧（３．３Ｖ）が供給され、正常に動作することとなる。

シュリンクにより電源電圧が2.5Vに低減されたＡＳＩＣ５０´が回路基板２００に搭載される場合、図６（ｂ）に示すように、第２の定電圧素子（電源素子）（REG2）５２が端子４４、４５、４６に、抵抗器５３（抵抗Ｒ１：０Ω）が端子３１、３２にそれぞれ接続される。この場合、電源ライン３０から＋５Ｖの電圧が、抵抗器５１を含む第１のバイパスパターンを介して第２の定電圧素子（電源素子）５２に供給され、その供給電圧（＋５Ｖ）により第２の定電圧素子（電源素子）５２にて生成される2.5Vの電圧がライン３５を介してＡＩＳＣ５０´の電源端子に供給される。これにより、ＡＳＩＣ５０´は、第２の定電圧素子（電源素子）５２から電源電圧（２．５Ｖ）が供給され、正常に動作することとなる。

この場合、第２の定電圧素子（電源素子）５２には＋５Ｖの入力電圧に対して2.5Vの出力電圧を生成するので、その入出力電圧差による損失が比較的に大きくなる。その損失をより小さくするためには、例えば、図６（ｃ）に示すような構成が可能である。

即ち、第１の定電圧素子（電源素子）（REG1）５１が端子４１、４２、４３に、第２の定電圧素子（電源素子）（REG2）５２が端子４４、４５、４６にそれぞれ接続される。この場合、電源ライン３０から＋５Ｖの電圧が端子４１を介して第１の定電圧素子（電源素子）５１に供給され、その供給電圧（＋５Ｖ）により第１の定電圧素子（電源素子）５１にて生成される３．３Ｖの電圧が端子４３、４４を介して第２の定電圧素子（電源素子）５２に供給される。第２の定電圧素子（電源素子）５２は、その供給電圧（＋３．３Ｖ）から2.5Vの電圧を生成し、その生成された2.5Vの電圧が端子４６及びライン３５を介してＡＳＩＣ５０´の電源端子に供給される。これにより、ＡＳＩＣ５０´は、第２の定電圧素子（電源素子）５２から電源電圧（２．５Ｖ）が供給され、正常に動作することとなる。更に、第２の定電圧素子５２は３．５Ｖの入力電圧に対して２．５Ｖの出力電圧を生成するので、その入出力電圧差による損失は、図６（ｂ）に示す場合に比べて小さくなる。

このように、第二の実施の形態に係る回路基板によれば、搭載されるＡＳＩＣの電源電圧がシュリンクによって変動しても、経路パターン（端子４１、４２、４３、４４、４５、４６を含む）に対する第１の定電圧素子（電源素子）５１及び第２の定電圧素子（電源素子）５２の接続、非接続と、抵抗器５３の端子３１、３２への接続、非接続による第１のバイパスパターンの非切断、切断と、抵抗器５４の端子３３、３４への接続、非接続による第２のバイパスパターンに非切断、切断とを適当に組み替えることにより、そのＡＳＩＣに対して適切な電源電圧を供給することができるようになる。即ち、ＡＳＩＣ５０がシュリンクされた場合でも、基板の回路またはアートワーク変更することなくシュリンク後のＡＳＩＣ５０’を実装することが可能であり、開発費の向上を防ぐことができる。さらに、シュリンク前のＡＳＩＣ５０を搭載する回路基板２００が回収された場合、そのＡＳＩＣ５０をシュリンク後のＡＳＩＣ５０´に交換しても、第１の定電圧素子（電源素子）５１、第２の定電圧素子（電源素子）５２、抵抗器５３、５４の接続変更、交換等によってそのシュリンク後のＡＳＩＣ５０´に適した電圧を供給することができる電源を容易に回路基板２００上に再構成することができるようになる。これにより回路基板２００の再利用性を向上させることができる。

なお、前述した例では、定電圧素子（電源素子）が回路基板２００に２つ接続可能な場合を示したが、３つ以上の定電圧素子（電源素子）の接続が可能な構成とすることもできる。

以上、説明したように、本発明に係る回路基板は、搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることのできるという効果を有し、電源回路が搭載される回路基板として有用である。

本発明の第一の実施の形態に係る回路基板を示す図である。オプション基板とＤＣＤＣ変換基板の性能との関係を示す図である。回路基板及びオプション基板に構成される電子回路の具体例を示す図である。本発明の第二の実施の形態に係る回路基板に構成され得る電子回路例を回路図である。本発明の第二の実施の形態に係る回路基板を示す図である。回路基板上に接続すべき定電圧素子及び抵抗器の組み合わせパターン例を示す図である。

符号の説明

１０回路素子群
１１電源コネクタ
１２電源供給ライン
１３電源ライン
１４追加基板コネクタ
１５接続ライン
１６入力コネクタ
１７出力ポート
２０ＤＣＤＣ変換基板
３０電源ライン
３１、３２、３３、３４、４１、４２、４３、４４、４５、４６端子
３５ライン
５０、５０´ ＡＳＩＣ

Claims

第１の電子回路と、第２の電子回路を接続するための第１の接続部と、前記第１及び第２の電子回路に接続する電源配線と、電源回路ユニットを前記電源配線に接続する第２の接続部とを有することを特徴とする回路基板。
前記第１の電子回路は基本機能を実現する回路を含み、前記第２の電子回路は追加機能を実現する回路を含むことを特徴とする請求項１記載の回路基板。
前記第２の接続部は、外部から供給される電源を受ける端子を含むことを特徴とする請求項１または２記載の回路基板。
前記第２の電子回路は、基板と、該基板上に形成された回路素子とを含むことを特徴とする請求項１から３のいずれか一項記載の回路基板。
前記電源回路ユニットは、前記第２の電子回路が前記第１の接続部に接続された場合に前記第２の接続部に接続される第１の電源回路ユニットと、前記第２の電子回路が前記第１の接続部に接続されていない場合に前記第２の接続部に接続される第２の電源回路ユニットのいずれかであることを特徴とする請求項１から５のいずれか一項記載の回路基板。
電子回路と、該電子回路へ接続される電源配線とを有し、
該電源配線は、入力電圧を受けて所定電圧を出力する複数の電源素子を直列的に接続可能とする経路パターンと、前記複数の電源素子の少なくとも１つをバイパスするための配線が形成可能なバイパスパターンとを有することを特徴とする回路基板。
前記電子回路には、前記複数の電源素子の少なくとも１つと、前記バイパスパターンに接続された配線とを介して電源が供給されることを特徴とする請求項６記載の回路基板。
前記電子回路には、前記複数の電源素子を介して電源が供給されることを特徴とする請求項６記載の回路基板。
前記電子回路には、前記複数の電源素子を介して電源が供給され、該複数の電源素子は前記電子回路に近いほどその出力電圧が小さくなることを特徴とする請求項６記載の回路基板。
請求項１から９のいずれか一項記載の前記回路基板を備えたことを特徴とする電子機器。