JP2008005012A - ファクシミリ基板及びファクシミリ装置 - Google Patents

Abstract

【課題】複数のファクシミリ基板が接続される場合であっても、放射ノイズを軽減するとともに、共通化されたファクシミリ基板およびファクシミリ装置を提供する。
【解決手段】基本クロック信号を出力する発振器と、抵抗値が異なる複数のダンピング抵抗と、前記複数のダンピング抵抗に接続され、当該接続される前記複数のダンピング抵抗を切り替える切替手段と、前記発振器から前記ダンピング抵抗を介して入力された基本クロック信号に同期して送受信した信号を変復調するモデムと、前記発振器に接続されるダンピング抵抗の抵抗値を、他のファクシミリ基板に備えられたダンピング抵抗の抵抗値と相違させる制御手段とを備える。
【選択図】図５

Description

本発明は、ファクシミリ基板及びファクシミリ装置に関し、詳しくは、本体基板に複数接続されるファクシミリ基板及びファクシミリ装置に関する。

従来から、複数回線に対応することができるファクシミリ装置が知られている。このようなファクシミリ装置は、例えば装置本体に内蔵された本体基板に、オプション用のファクシミリ基板が追加接続されることにより、複数の回線に対応可能となっている。

ファクシミリ基板には、同期信号となるクロック信号を発振するための発振器が搭載されている。発振器の構成は、基板の生産性を向上するために共通化されており、発振するクロック信号の周波数は同一となっている。

このため、複数回線対応型のファクシミリ装置においては、同一の周波数をもつクロック信号が重なり合って、その結果放射ノイズが増加する傾向にあった。放射ノイズは、周波数によって他の電子機器に誤作動や性能低下などの悪影響を及ぼす場合があり、例えばテレビの画像を乱したり、携帯電話の電波を乱すといった不具合を引き起こす原因となっていた。このため、放射ノイズに対する種々の基準が設けられており、これらの基準を満たさない限り、製品として上記基準を満たすことを示す規格を取得することができなかった。

そこで、上記基準を満たすため放射ノイズに対する様々なＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）対策がとられている。

例えば、ＥＭＩ対策の最も基本的なものの一つとして、複数のファクシミリ基板ごとに周波数の異なる発振器を配設する方法がとられている。すなわち、例えばファクシミリ装置に２枚のファクシミリ基板が備えられえる場合、一方のファクシミリ基板には周波数がＦ１（ＭＨｚ）のクロック信号を出力する発振器を配設し、他方のファクシミリ基板には周波数がＦ２（ＭＨｚ）のクロック信号を出力する発振器を配設する。このような構成であれば、複数のクロック信号の周波数が相互にずれるため、周波数が互いに干渉しあって放射ノイズが重なり合うのを防止することが出来る。

また、一般的に本体基板とファクシミリ基板とを接続するケーブルにフェライトコアを装着する対応策もとられている。この対応策によれば、ケーブルにノイズとなる高周波電流が流れた場合であっても、フェライトコアが放射ノイズのエネルギを吸収して熱に変え、ケーブルから発生する放射ノイズを抑えるようにしている。

さらに、例えば特開２００１−１１１７４５号公報に記載されているように、スペクトラム拡散クロックジェネレータ（以下、ＳＳＣＧという。）を用いる対応策もとられている。ＳＳＣＧを用いることで、クロック信号の周波数をわずかに拡散させて発振させることができ、各基本クロック信号が放射する放射ノイズを低く抑えることができるという効果が期待されている。
特開２００１−１１１７４５号公報

ところが、上述のような対応策をとるにしても、依然として以下のような問題点が残っていた。

まず、複数の基板ごとに周波数の異なる発振器を搭載する方法についてであるが、このようにファクシミリ基板毎に構成が異なる場合は、ファクシミリ基板を同一の生産ラインによって生産することができないことから生産性を低下させ、結果として生産コストを高める原因の一つになっていた。

また、上述のようにフェライトコアを用いることによって放射ノイズを軽減することが出来るのであるが、フェライトコアは、ファクシミリ装置を構成する上で本来不必要な部品であり、生産コストを高める要因となっていた。

さらに、ＳＳＣＧを使用する場合については、各基本クロック信号によって輻射されるそれぞれの放射ノイズは軽減することが出来るのであるが、それらのノイズが重なり合うことによって増大する放射ノイズは軽減することができていなかった。

本発明は、上記従来の問題を解決するために提案するものであって、複数のファクシミリ基板を接続する場合であっても、基板を共通化することが可能であり、かつ、複数の基本クロック信号が重なり合うことによる放射ノイズの増大を回避することができるファクシミリ基板及びこれを備えたファクシミリ装置を提供することを目的とする。

本発明のファクシミリ装置は、複数のファクシミリ基板が接続されることを前提としている。そして、このようなファクシミリ装置において、基本クロック信号を出力する発振器と、抵抗値が異なる複数のダンピング抵抗と、前記複数のダンピング抵抗に接続され、当該接続される前記複数のダンピング抵抗を切り替える切替手段と、前記発振器から前記ダンピング抵抗を介して入力された基本クロック信号に同期して送受信した信号を変復調するモデムとを有するファクシミリ基板が備えられている。発振器からから出力された基本クロック信号は、ダンピング抵抗へと入力される。ダンピング抵抗は複数備えられているが、切替手段によってその中から１つのダンピング抵抗のみが発振器に接続される。ダンピング抵抗を通過した基本クロック信号は、モデムへと入力される。モデムは、入力された基本クロック信号に同期して送受信した信号を変復調する。

また、本発明のファクシミリ装置の重要な点として、前記発振器に接続されるダンピング抵抗をを切り替える制御手段が備えられている。この制御手段は、前記発振器に接続されるダンピング抵抗の抵抗値を、他のファクシミリ基板に備えられたダンピング抵抗の抵抗値と相違させる。

このため、複数のファクシミリ基板毎に基本クロック信号の立ち上がり時間が異なるため、複数の同一の周波数の放射ノイズが重なり合うことはなく、放射ノイズが大きくなるのを防ぐことが出来る。また、複数のファクシミリ基板は全て同一の構成とすることができるため、これらのファクシミリ基板を同一の生産ラインによって生産することができ、生産コストを抑えることが出来る。

なお、制御手段は、ファクシミリ基板ではなくファクシミリ装置の本体基板に設けることもでき、その場合は、本体基板の制御手段が前記切替手段の切替を行うこととなる。

さらに、本発明において、ファクシミリ基板が接続されているかを検出する検出手段を備えるとともに、前記制御手段が、前記検出手段の検出結果に基づいて、前記ダンピング抵抗の接続を切り替えるようにすることもできる。

上記構成によれば、ファクシミリ基板がファクシミリ装置自体（例えば本体基板）に接続された場合、検出手段の検出結果により、ダンピング抵抗の接続の切替が自動的に設定されるよう制御されるため、ユーザーがファクシミリ基板の接続時のたびにダンピング抵抗の切替の設定を行うという手間を省くことが出来る。

以上のような構成を採用することにより、本発明では、複数のファクシミリ基板を接続する場合であっても、放射ノイズを回避するとともに、大量生産にも適した、共通化されたファクシミリ基板及びこれを備えたファクシミリ装置を提供することが出来る。

以下、添付図面を参照して、本発明の実施の形態につき説明し、本発明の理解に供する。

図１は、本実施形態におけるファクシミリ装置の全体構成図である。本実施の形態のファクシミリ装置１００は、ファクシミリ機能とコピー機能を併有するいわゆるデジタル複合機として具体化されており、画像読取部１０１、画像形成部１０２、を備えており、それぞれが本体基板１２０に制御される。

即ち、画像読取部１０１は、原稿台１０５上の原稿の画像情報を読み取るためのものであり、光源１０６ａ、ミラー１０６ｂ、ＣＣＤ１０６ｃ等からなる光学ユニット１０６を有している。光源１０６ａから照射された光は原稿台１０５上の原稿に反射し、ミラー１０６ｂを介してＣＣＤ１０６ｃへと導かれる。ＣＣＤ１０６ｃは、入射された光を光電変換することで、原稿の画像データを生成することができる。

画像形成部１０２は、給紙カセット１０７から給紙される用紙に対して画像形成を行うためのものであり、感光体ドラム１０８と、その周囲に配置された帯電器１０９、露光器１１０、現像器１１１及び転写器１１２等と、その下流側に配置された定着装置１１３とを有している。感光体ドラム１０８表面を帯電器１０９によって帯電し、引き続いて露光器１１０により画像データに応じて光を照射することで、感光体ドラム１０８上に静電潜像を形成する。そして、現像器１１１が前記静電潜像にトナーを付着することで、感光体ドラム１０８上にトナー像が形成され、その後トナー像は転写器１１２によって用紙に転写される。このようにして、ファクシミリ装置１００における画像形成処理が行われる。

次に、ファクシミリ基板２１０が前記本体基板１２０に接続される場合について説明する。図２は、本実施形態におけるファクシミリ基板と本体基板との接続箇所を示す斜視図である。図３は、本実施形態におけるファクシミリ基板と本体基板との接続箇所を示す断面図である。

前記ファクシミリ装置１００は、複数のファクシミリ回線に対応可能となっており、ファクシミリ装置１００に設けられた本体基板１２０には、1回線目に対応する第1ファクシミリ基板２１０ａと、２回線目に対応する第２ファクシミリ基板２１０ｂが、それぞれ着脱可能に取り付けられている。

本体基板１２０には、ファクシミリ基板２１０（２１０ａ、２１０ｂ）を挿入するために形成された凹部２０２ａを有する複数のコネクタ２０２が設けられている。図３Ａに示すように、凹部２０２ａ内には、例えばくの字状に形成された２本の鋼材からなる接続ピン２０３が配設されている。この接続ピン２０３は、構成が同一である第１接続ピン及び第２接続ピンからなっている。各接続ピン２０３は、凹部２０２ａの内側に向かって曲折して突出する曲折部２０３ａを備えている。また、各接続ピン２０３の一端部２０３ｂは、本体基板１２０に設けられた貫通孔を貫通し、図示しない導線によって後述するＣＰＵに電気的に接続されている。

また、凹部２０２ａ内には、ファクシミリ装置１００からファクシミリ基板２１０上の集積回路に電源を供給するための電源供給ピンが備えられている。電源供給ピンの構成は、前記接続ピン２０３の構成と同様となっている。

各ファクシミリ基板２１０ａ、２１０ｂは、複数の集積回路が実装された薄板状の部材からなり、接続端子２１１を備えている。この接続端子２１１は、第１接続端子２１１ａと第２接続端子２１１ｂから構成されており、両接続端子２１１ａ、２１１ｂとも図示しない導線により後述するＣＰＵ３１４と電気的に接続されている。第１接続端子２１１ａは第１接続ピンに接続し、第２接続端子２１１ｂは第２接続ピンと接続する。

図３Ｂは、接続端子２１１と接続ピン２０３の接続状態を示した図である。接続端子２１１は、凹部２０２ａ内に挿入されると、接続ピン２０３の曲折部２０３ａにより両側から付勢されて挟持された状態を維持する。

また、各ファクシミリ基板２１０ａ、２１０ｂは、ファクシミリ装置１００から電圧を印加するための電源端子２１２を備えている。電源端子２１２が前記電源供給ピンに接続されることで、ファクシミリ装置１００からの電圧がファクシミリ基板２１０の各集積回路に供給される。なお、電源端子２１２と電源供給ピンの接続方法は、接続端子２１１と接続ピン２０３の接続方法と同様である。

以上のようにして、第１及び第２ファクシミリ基板２１０ａ、２１０ｂは、本体基板１２０に接続される。

次に、本実施形態におけるファクシミリ装置の概略構成について説明する。図４は、本実施形態におけるファクシミリ装置１００の概略構成図である。

ファクシミリ装置１００は、ＣＰＵ（Central Processing Unit）４０１、ＲＡＭ（Random Access Memory）４０２、ＲＯＭ（Read Only Memory）４０３、上記画像形成処理等における各駆動部が内部バスを介して接続されている。上記ＣＰＵ４０１は、例えばＲＡＭ４０２を作業領域として利用し、ＲＯＭ４０３に記憶されているプログラムを実行し、当該実行結果に基づいて、同じくＲＯＭ４０３に記憶されている、各駆動部に対応するドライバとデータや命令を授受することにより各駆動部の動作を制御する。

また、ファクシミリ基板２１０にも本体基板１２０と同様に、ＣＰＵ４１４、ＲＡＭ４１５、ＲＯＭ４１６が備えられている。さらに、ファクシミリ基板２１０は、第１発振器４１１ａと、第２発振器４１１ｂと、切替手段４１２と、モデム４１３を備えている。そして、これらに対応するドライバが前記ＲＯＭ４０３等に格納されており、前記ＣＰＵ４１４が、これらのドライバとデータや命令を授受することにより、発振器４１１、切替手段４１２、モデム４１３等の動作を制御する。

なお、第１ファクシミリ基板２１０ａと第２ファクシミリ基板２１０ｂとは、本体基板１２０にそれぞれ別々に接続されているが、ファクシミリ基板２１０自体は同一の構成となっている。このように、複数のファクシミリ基板２１０ａ、２１０ｂが同一の構成になっていることから、同一の生産ラインにより生産することができ、結果として生産性を向上させることが出来るようになっている。

次に、ファクシミリ装置１００におけるファクシミリの通信について説明する。図５は、本実施形態におけるファクシミリ装置１００の制御関連を示すブロック図である。

発振器４１１は、周波数ｆ_INをもつ基本クロック信号を出力し、その出力された基本クロック信号は切替手段４１２へと入力される。

切替手段４１２は、互いに抵抗値が異なる第１ダンピング抵抗５０６aと第２ダンピング抵抗５０６ｂのいずれか一方のみのダンピング抵抗５０６に選択可能に接続される。すなわち、ファクシミリ基板２１１毎にいずれのダンピング抵抗５０６が用いられるかは、この切替手段４１２によって切り替えられる。

第１ダンピング抵抗５０６aと第２ダンピング抵抗５０６ｂの切替方法については以下の通りである。

まず、検出手段５０２により、ファクシミリ基板２１０が本体基板１２０に接続されているかという接続の有無が検出される。さらに、ファクシミリ基板２１０が接続されている場合には、本体基板１２０のどの位置に接続されているかという接続位置も検出される。検出手段５０２は、本体基板１２０のＣＰＵ４０１がＲＯＭ４０３に格納されたプログラムを実行することにより動作する。

ファクシミリ基板２１０の接続の有無は、接続端子２１１と接続ピン２０３が接触することによって、本体基板１２０の電子回路の抵抗値が高い値を示すか否かで検出することができるようになっている。すなわち、接続端子２１１と接続ピン２０３の接触によって、ファクシミリ基板２１０と本体基板１２０とが電気的に接続すると、ファクシミリ基板２１０の集積回路が通電され、本体基板１２０の電子回路の抵抗値が高い値を示すこととなる。

また、接続ピン２０３と接続端子２１１の電気的接続によって、本体基板１２０に接続されているのが第１ファクシミリ基板２１０ａであるか第２ファクシミリ基板２１０ｂであるかを検出することができるようになっている。例えば、第１ファクシミリ基板２１０ａが挿入されるコネクタ２０２は、第１接続ピンのみが電気的に接続可能となっている。したがって、第１接続ピンと第１接続端子２１１ａが電気的に接続した場合は、第１ファクシミリ基板２１０ａが接続されたこと示すこととなる。他方、第２ファクシミリ基板２１０ｂが挿入されるコネクタ２０２は、第２接続ピンのみが電気的に接続可能となっている。したがって、第２接続ピンと第２接続端子２１１ｂが電気的に接続した場合は、第２ファクシミリ基板２１０ｂが接続されたことを示すこととなる。

このようにして、検出手段５０２によって、第１ファクシミリ基板２１０ａが本体基板１２０に接続されていることが検出された場合、検出した旨の信号が第１ファクシミリ基板２１０ａの制御手段５０１へと送信される。検出信号を受信した制御手段５０１は、第１ファクシミリ基板２１０ａの切替手段４１２に対して、例えば第１ダンピング抵抗５０６aと接続させる旨の命令を出す。

第１ファクシミリ基板２１０ａに続いて第２ファクシミリ基板２１０ｂが接続された場合も、同じようにして、検出手段５０２が前記接続の有無を検出するとともに、その検出信号を制御手段５０１に送信する。検出信号を受信した制御手段５０１は、第２ファクシミリ基板２１０ｂの切替手段４１２に対して、第１ファクシミリ基板２１０ａにおいて接続された第１ダンピング抵抗５０６aと異なるダンピング抵抗５０６、即ち第２ダンピング抵抗５０６ｂと接続させる旨の命令を出す。

以上のようにして、第1ファクシミリ基板２１０ａでは第１ダンピング抵抗５０６aが用いられれ、第２ファクシミリ基板２１０ｂでは第２ダンピング抵抗５０６ｂが用いられることとなる。このようにして、第１ファクシミリ基板２１０ａと第２ファクシミリ基板２１０ｂとでは、異なる抵抗値をもつダンピング抵抗５０６を発振器４１１に接続することで、ファクシミリ基板２１０毎にダンピング抵抗５０６の抵抗値を異ならせることができる。

図６は、本実施の形態におけるクロック信号のクロック波形を示す図である。図６Ａは、第１ダンピング抵抗５０６aを用いた場合のクロック波形を示しており、図６Ｂは、第２ダンピング抵抗５０６ｂを用いた場合のクロック波形を示している。横軸は時間を示しており、縦軸は電圧を示している。第1ダンピング抵抗５０６aの抵抗値Ｒ１は５０オームで、第２ダンピング抵抗５０６ｂの抵抗値Ｒ２は１００オームとなっている。

ダンピング抵抗５０６は、抵抗値が大きいほどクロック信号の遷移を緩やかにするという働きがある。したがって、抵抗値が大きい第２ダンピング抵抗５０６ｂは、第１ダンピング抵抗５０６aに比べて、クロック波形の立ち上がり部分の傾きが緩やかに、すなわち立ち上がるまでに時間を多く要する。

このように、異なる抵抗値をもつダンピング抵抗５０６を第１ファクシミリ基板２１０aと第２ファクシミリ基板２１０ｂとで使い分けることにより、クロック信号の立ち上がり時間を相違させることができる。これにより、クロック信号が重なり合うのを防止し、放射ノイズの増大を抑制することができる。

ダンピング抵抗５０６を通過したクロック信号は、ＰＬＬ回路５０３へと入力される。ＰＬＬ回路５０３は、デジタル信号で周波数を設定することによって正確な周波数のクロック信号を出力することができる回路であって、位相比較器（ＰＤ）５０３ａ、ループフィルタ（ＬＦ）５０３ｂ、電圧制御発振器５０３ｃ（以下、ＶＣＯ５０３ｃという。）が直列に設けられることで構成されている。

位相比較器５０３ａは、発振器から出力された基準周波数ｆ_INをもつ信号と、ＶＣＯ５０３ｃから帰還ループ５０３ｄを介して出力された周波数ｆ_FBをもつ信号とを比較して位相差を検出する。そして、位相差が検出されると、それらの差異に相当する制御電圧信号を発生して、ループフィルタ５０３ｂへと出力する。

ループフィルタ５０３ｂは、入力された制御電圧信号の高周波成分を除去して直流の信号に変換するためのローパスフィルタである。ループフィルタ５０３ｂで変換された直流の制御電圧はＶＣＯ５０３ｃへと出力される。

ＶＣＯ５０３ｃは、入力された直流信号によって発振周波数を制御することが出来る、可変周波数発振器である。このＶＣＯ５０３ｃにより、前記制御電圧に基づいて周波数ｆ_OUTの信号が出力される。

以上のようにして、ＰＬＬ回路５０３から出力された基本クロック信号は、正確な周波数となってモデム４１３へと入力される。

モデム４１３は、基本クロック信号に同期して、例えば電話回線５０９から画像データを受信するとともに、その画像データを復調する。復調された画像データは、受信メモリ５０４に送信されてそこで一時的に記憶される。

受信メモリ５０４に一時記憶された画像データは、本体基板１２０の印刷メモリ５０５に転送され、その後印刷メモリ５０５から読み出されて画像形成部１０２により印刷される。

以上のように、ダンピング抵抗５０６の接続を切り替えることで、複数のファクシミリ基板２１０毎に備えられた各モデム４１３毎に入力されるクロック信号の立ち上がり時間を異ならせることができる。このため、同一のクロック信号の放射ノイズが重なり合うことはなく、放射ノイズの増大を防ぐことが出来る。

また、第１ファクシミリ基板２１０ａもと第２ファクシミリ基板２１０ｂは同一の構成であるため、それらを同一の生産ラインで生産することができ、結果として生産コストを抑えることが出来る。

さらに、本来不要なフェライトコア等のＥＭＩ対策用の部品を必ずしも使用する必要はなく、結果として、製造コストを削減することが出来る。

尚、上述した実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

したがって、本実施形態のファクシミリ基板は、第１ファクシミリ基板と第２ファクシミリ基板の２枚が接続されているが、これに限定されるわけではない。例えば、ファクシミリ回線を3回線対応にする場合は、ファクシミリ基板を本体基板に３枚接続することができる。その場合は、各ファクシミリ基板に異なる周波数の基本クロック信号を出力する発振器が３つ備えられることとなる。

次に、別の実施の形態におけるファクシミリ装置について説明する。図７は、別の実施形態におけるファクシミリ装置の制御関連を示すブロック図である。

ファクシミリ基板７１０は、発振器７１１、切替手段７１２、モデム７１３を備えている。これらの構成については、上述と同様なので説明は省略する。本実施形態のファクシミリ基板７１０が、上述の実施形態のファクシミリ基板７１０と異なる点は、制御手段７０１及び検出手段７０２が、本体基板７００に備えられている点である。すなわち、上述の実施形態においては、切替手段７１２に接続されるダンピング抵抗７１４は、ファクシミリ基板２１０に備えられた制御手段５０１により制御されるのに対して（図５）、本実施形態では、本体基板７００に備えられた制御手段７０１により制御される。

以下、具体的にファクシミリの通信手順について説明する。

まず、検出手段７０２は、本体基板７００に接続されたファクシミリ基板７１０の数を検出する。検出方法については、上述と同様に、電源端子が電源供給ピンに接触することによって検出される。その結果、検出手段７０２が第１ファクシミリ基板７１０ａ及び第２ファクシミリ基板７１０ｂの２つのファクシミリ基板７１０が接続されていることを検出すると、その検出信号を本体基板７００に備えられた制御手段７０１に送信する。検出信号を受信した制御手段７０１は、例えば、第１ファクシミリ基板７１０ａには１ダンピング抵抗７１４aを接続させる旨の命令を出す。これに対して、第２ファクシミリ基板６１１ｂには、第１ファクシミリ基板７１０ａにおいて接続された第１ダンピング抵抗７１４aと異なるダンピング抵抗７１４、即ち第２ダンピング抵抗７１４ｂを接続させる旨の命令を出す。
以上のようにして、第１ファクシミリ基板７１０ａと第２ファクシミリ基板７１０ｂとで異なるダンピング抵抗７１４を接続させることで、各ファクシミリ基板７１０毎に異なる周波数をもつクロック信号を出力させることができる。これにより、同一の周波数をもつクロック信号が重なり合うことはなく、したがって放射ノイズが増大するのを防止することが出来る。

本発明にかかるファクシミリ基板及びファクシミリ装置は、放射ノイズを低減するとともに、生産性の向上を図ることが出来、ファクシミリ装置のみならず、ファクシミリ機能を有する複写機やプリンタ、複合機など様々な機器に有用である。

本実施の形態におけるファクシミリ装置の全体構成図。 本実施の形態におけるファクシミリ基板と本体基板の接続部分の斜視図。 本実施の形態におけるファクシミリ基板と本体基板の接続部分の断面図。 本実施の形態におけるファクシミリ装置の概略構成図。 本実施の形態における制御関連の構成を示す概略ブロック図。 本実施の形態におけるクロック信号のクロック波形を示す図。 別の実施の形態における制御関連の構成を示す概略ブロック図。

符号の説明

１００ ファクシミリ装置
１２０ 本体基板
２０２ コネクタ
２０３ 接続ピン
２１０ ファクシミリ基板
４０１ ＣＰＵ
４０２ ＲＡＭ
４０３ ＲＯＭ
４１１ 発振器
４１２ 切替手段
４１３ モデム
４１４ ＣＰＵ
４１５ ＲＡＭ
４１６ ＲＯＭ
５０１ 制御手段
５０２ 検出手段
５０３ ＰＬＬ回路
５０６ ダンピング抵抗
５０６ａ 第１ダンピング抵抗
５０６ｂ 第１ダンピング抵抗

Claims (5)

1. 基本クロック信号を出力する発振器と、
   抵抗値が異なる複数のダンピング抵抗と、
   前記複数のダンピング抵抗に接続され、当該接続される前記複数のダンピング抵抗を切り替える切替手段と、
   前記発振器から前記ダンピング抵抗を介して入力された基本クロック信号に同期して送受信した信号を変復調するモデムと、
   前記発振器に接続されるダンピング抵抗の抵抗値を、他のファクシミリ基板に備えられたダンピング抵抗の抵抗値と相違させる制御手段と、
   を備えることを特徴とするファクシミリ基板。
2. 請求項1に記載のファクシミリ基板を複数備えるファクシミリ装置。
3. 基本クロック信号を出力する発振器と、抵抗値が異なる複数のダンピング抵抗と、前記複数のダンピング抵抗に接続され、当該接続される前記複数のダンピング抵抗を切り替える切替手段と、前記発振器から前記ダンピング抵抗を介して入力された基本クロック信号に同期して送受信した信号を変復調するモデムと、を有する複数のファクシミリ基板と、
   前記複数のファクシミリ基板毎に各ダンピング抵抗の抵抗値を相違させる制御手段と、
   を備えるファクシミリ装置。
4. 前記検出手段が、ファクシミリ基板の接続された位置を検出するとともに、
   前記制御手段が、前記検出手段が検出した接続位置に基づいて、切替手段に接続される発振器を切り替える
   請求項２又は３に記載のファクシミリ装置。
5. 前記検出手段が、前記ファクシミリ基板の接続された数を検出するとともに、
   前記制御手段が、前記検出手段が検出した接続数に基づいて、切替手段に接続される発振器を切り替える
   請求項２又は３に記載のファクシミリ装置。
   
   
   

Images