KR20080000041A - 액정 표시장치의 구동장치와 그 구동방법 - Google Patents

액정 표시장치의 구동장치와 그 구동방법 Download PDF

Info

Publication number
KR20080000041A
KR20080000041A KR1020060057262A KR20060057262A KR20080000041A KR 20080000041 A KR20080000041 A KR 20080000041A KR 1020060057262 A KR1020060057262 A KR 1020060057262A KR 20060057262 A KR20060057262 A KR 20060057262A KR 20080000041 A KR20080000041 A KR 20080000041A
Authority
KR
South Korea
Prior art keywords
pulse
liquid crystal
reset signal
crystal display
clock
Prior art date
Application number
KR1020060057262A
Other languages
English (en)
Other versions
KR101296624B1 (ko
Inventor
조성학
김빈
조남욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060057262A priority Critical patent/KR101296624B1/ko
Priority to US11/819,315 priority patent/US8169395B2/en
Publication of KR20080000041A publication Critical patent/KR20080000041A/ko
Application granted granted Critical
Publication of KR101296624B1 publication Critical patent/KR101296624B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 제어신호가 입력되는 신호라인을 감소시킬 수 있는 액정 표시장치의 구동장치와 그의 구동방법에 관한 것으로 영상을 표시하는 표시패널과, 상기 표시패널의 게이트 라인을 구동하는 게이트 드라이버와, 적어도 세개의 위상이 서로 다른 클럭펄스를 발생하여 게이트 드라이버를 제어하는 타이밍 컨트롤러와, 그리고 상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 스타트 펄스를 발생하는 스타트 신호 발생부를 포함하는 것을 특징으로 한다.
스타트 신호 발생부, 리셋 신호 발생부, AND 게이트,

Description

액정 표시장치의 구동장치와 그 구동방법{Driving circuit for liquid crystal display device and method for driving the same}
도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도.
도 2는 도 1의 게이트 드라이버에 구비된 쉬프트 레지스터를 나타낸 구성도.
도 3a와 도3b는 3상 구동시의 스타트 신호 발생부를 나타낸 구성도.
도 4는 스타트 및 리셋 신호 발생부에 공급되는 클럭펄스를 나타낸 파형도.
도 5a와 도5b는 3상 구동시의 리셋 신호 발생부를 나타낸 구성도.
도 6a와 도 6b는 4상 구동시의 스타트 신호 발생부를 나타낸 구성도.
도 7은 스타트 및 리셋 신호 발생부에 입력되는 클럭펄스를 나타낸 파형도.
도 8a와 도 8b는 4상 구동시의 리셋 신호 발생부를 나타낸 구성도.
＊도면의 주요 부분에 대한 부호의 설명＊
SST : 스타트 신호 발생부 RST : 리셋 신호 발생부
CLK1 내지 CLK4 : 제 1 내지 제 4 클럭펄스
Vout1 내지 Voutn : 제 1 내지 제 n 스캔펄스
st : 스타트 제어신호 SP : 스타트 신호
본 발명은 쉬프트 레지스터에 형성되는 신호 전송라인의 수를 감소시킴으로써 그 구성을 단순화할 수 있는 액정 표시장치의 구동장치와 그의 구동방법에 관한 것이다.
통상의 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 다수개의 게이트 라인과 다수개의 데이터 라인이 교차하게 배열되고, 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 형성된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)와 접속된다. TFT는 게이트 라인의 스캔펄스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 화소전극에 충전되도록 한다.
구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러와, 액정패널, 게이트 및 데이터 드라이버, 타이밍 컨트롤러에 전원 신호를 공급하는 전원부를 포함한다.
게이트 드라이버는 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다. 다수의 스테이지 각각은 서로 순차적인 위상차를 갖는 다수의 클럭펄스 중 적어도 한 개의 클럭펄스를 인가받는다. 그리고 스캔펄스를 순차적으로 출력하여 액정패널의 게이트 라인들을 순차적으로 스캐닝한다. 따라서, 다수의 신호라인이 형성되어 쉬프트 레지스터에 클럭펄스를 인가하게 된다.
하지만, 쉬프트 레지스터가 액정 패널을 형성하는 TFT 어레이 기판에 내장되어 집적화되는 경우 쉬프트 레지스터에 스타트 신호 및 리셋 신호를 공급하기 위한 스타트 신호 전송라인이 TFT 어레이 기판에 형성된다.
구체적으로, 종래의 게이트 드라이버는 쉬프트 레지스터를 구동시키기 위한 스타트 및 리셋 신호를 타이밍 컨트롤러로부터 입력받아서 사용하였다. 따라서, 타이밍 컨트롤러에서 쉬프트 레지스터까지 스타트 및 리셋 신호를 공급하기 위한 스타트 신호 전송라인이 형성되었다.
스타트 신호 전송라인은 TFT 어레이 기판상에 게이트 라인 또는 데이터 라인과 같은 금속물질로 형성되며 이는 쉬프트 레지스터에 구성된 다수의 스테이지 중 첫번째 스테이지와 더미 스테이지에 각각에 연결된다. 이로 인해, 쉬프트 레지스터의 크기가 증가되기 때문에 TFT 어레이 기판에 쉬프트 레지스터가 형성되는 면적이 또한 증가되는 문제점이 발생한다.
한편, 다수의 스캔펄스를 순차적으로 발생하는 다수의 스테이지 중 가장 마지막단의 스테이지를 리셋시키기 위해서는 적어도 하나의 더미 스테이지를 구성해야 한다. 따라서, 적어도 하나의 더미 스테이지를 구성해야 하기 때문에 쉬프트 레지스터가 형성되는 면적은 더욱 증가된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 스타트 및 리셋 신호를 공급하기 위해 쉬프트 레지스터에 형성되는 스타트 신호 전송라인을 제거하여 그 구성을 단순화할 수 있는 액정 표시장치의 구동장치와 그의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정 표시장치는 영상을 표시하는 표시패널과, 상기 표시패널의 게이트 라인을 구동하는 게이트 드라이버와, 적어도 세개의 위상이 서로 다른 클럭펄스를 발생하여 게이트 드라이버를 제어하는 타이밍 컨트롤러와, 그리고 상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 스타트 펄스를 발생하는 스타트 신호 발생부를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정 표시장치는 영상을 표시하는 표시패널과, 상기 표시패널의 게이트 라인을 구동하는 게이트 드라이버와, 적어도 세개의 위상이 서로 다른 클럭펄스를 발생하여 게이트 드라이버를 제어하는 타이밍 컨트롤러와, 그리고 상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 더미 리셋신호를 발생하는 리셋 신호 발생부를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 화상 표시장치의 구동 방법은 적어도 세개의 위상이 서로 다른 클럭펄스를 발생하는 단계, 상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 스타트 신호를 발생하는 단계를 포함하는 것을 특징으로 한다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정 표시장치의 구동장치 및 그의 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도이다.
도 1에 도시된 액정 표시장치는 TFT 어레이 기판(10)상에 다수의 게이트 라인과 데이터 라인을 구비하여 형성된 액정패널(20)과, 다수의 데이터 라인을 구동하기 위한 데이터 드라이버(30)가 실장된 다수의 회로필름(50)과, 다수의 게이트 라인을 구동하는 게이트 드라이버(30)를 포함한다.
액정패널(20)은 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 각 화소영역에 형성된 TFT와 액정분자를 구동하는 화소전극을 구비한다. TFT는 게이트 라인으로부터의 스캔펄스에 응답하여 데이터 라인으로부터의 데이터 신호를 화소전극에 공급한다.
데이터 드라이버(30)는 다수의 데이터 회로필름(50)에 실장되어 액정패널(20)과 데이터 PCB 사이에 접속된다. 이러한 데이터 드라이버(30)는 외부로부터의 디지털 영상 데이터를 아날로그 영상 데이터로 변환하고 게이트 라인들에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상 데이터를 데이터 라인들로 공급한다. 즉, 데이터 드라이버(30)는 아날로그 영상 데이터의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고 선택된 감마전압을 데이터 라인들로 공급한다.
게이트 드라이버(40)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터를 포함하며 이 스캔펄스에 응답하여 TFT가 턴-온 되게 한다. 쉬프트 레지스터는 액정패널(20)을 형성하는 TFT 어레이 기판(10)에 내장되어 집적화된다.
도 2는 도 1의 게이트 드라이버에 구비된 쉬프트 레지스터를 나타낸 구성도이다.
도 2에 도시된 쉬프트 레지스터는 스타트 신호(SP)를 발생하기 위한 스타트 신호 발생부(SST)와, 리셋 신호(RS)를 발생하기 위한 리셋 신호 발생부(RST)와, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn)로 구성된다.
n개의 스테이지들(ST1 내지 STn)은 스캔펄스(Vout1 내지 Voutn)를 순차적으로 출력한다. 여기서, n개의 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 액정패널(20)의 게이트 라인들에 순차적으로 공급되어 게이트 라인들을 순차적으로 스캐닝하게 된다.
이를 위하여, n개의 스테이지(ST1 내지 STn)는 제 1 및 제 2 구동전압(VDD, VSS)을 공통으로 공급받는다. 여기서, 제 1 구동전압(VDD)은 게이트 온 전압(VGON)을 의미하며, 제 2 구동전압(VSS)은 게이트 오프 전압(VGOFF)을 의미한다.
제 1 스테이지(ST1)는 스타트 신호 발생부(SST)로부터 스타트 신호(SP)를, 제 2 내지 제 n 스테이지(ST2 내지 STn)는 이전단의 출력신호를 트리거 신호로 공급받는다. 그리고 제 n 스테이지(STn)는 리셋 신호 발생부(RST)로부터의 리셋 신호(RS)를, 제 1 내지 제 n-1 스테이지(ST1 내지 STn-1)는 다음단 스테이지의 출력 신호를 리셋 신호로 공급받는다.
스타트 신호 발생부(SST)와 리셋 신호 발생부(RST)는 제 1 내지 3 클럭펄스(CLK1 내지 CLK3)의 공급라인을 통해 적어도 두개의 클럭펄스를 입력받아서 이에 따른 출력신호를 발생한다.
구체적인 예를 들어, 스타트 신호 발생부(SST)는 제 2 및 제 3 클럭펄스(CLK2,CLK3)가 동시에 입력되면 스타트 신호(SP)를 생성하여 제 1 스테이지(ST1)에 공급한다. 이때, 리셋 신호 발생부(RST) 또한 제 2 및 제 3 클럭펄스(CLK2,CLK3)가 동시에 입력되면 리셋 신호(RS)를 생성하여 더미 스테이지(STn+1)에 공급한다.
여기서, 제 2 및 제 3 클럭펄스(CLK2,CLK3)가 동시에 입력되는 것은 도시되지 않은 타이밍 컨트롤러가 제 2 클럭펄스(CLK2)의 전송라인을 통해 더미 클럭 즉, 스타트 제어신호를 추가하여 발생함으로써 가능하다. 스타트 제어신호에 대해서는후에 구체적으로 설명하기로 한다.
도 3a와 3b는 3상 구동시의 스타트 신호 발생부를 나타낸 구성도이며, 도 4는 스타트 및 리셋 신호 발생부에 공급되는 클럭펄스를 나타낸 파형도이다.
도 3a에 도시된 스타트 신호 발생부(SST)는 제 1 AND 게이트(AND-G1)로 구성된다.
스타트 신호 발생부(SST)는 도 4에 도시된 바와 같이 스타트 신호(SP)가 인가되는 타이밍에 스타트 제어펄스(st) 즉, 제 3 클럭펄스(CLK3)와 동기되는 제 2 클럭펄스(CLK2)가 입력되면 스타트 신호(SP)가 발생하게 된다. 그리고 스타트 신 호(SP)는 제 1 스테이지(ST1)에 공급된다. 스타트 신호(SP)가 인가되는 타이밍은 한 프레임의 시작 타이밍이다.
도 3b는 스타트 신호 생성부의 다른 구성을 나타낸 구성도이다.
도 3b에 도시된 스타트 신호 발생부(SST)는 제 1 트랜지스터(Tr1)로 구성된다. 여기서, 제 1 트랜지스터(Tr1)는 NMOS 트랜지스터로 설명하지만 필요에 따라서는 PMOS 트랜지스터가 사용될 수 있다.
스타트 신호 발생부(SST)는 도 4에 도시된 바와 같이 스타트 신호(SP)가 인가되는 타이밍에 스타트 제어펄스(st) 즉, 제 3 클럭펄스(CLK3)와 동기되도록 제 2 클럭펄스(CLK2)가 입력되면 제 1 트랜지스터(Tr1)가 턴-온되어 스타트 신호(SP)가 발생하게 된다. 그리고 스타트 신호(SP)는 제 1 스테이지(ST1)에 공급된다.
스타트 제어신호(st) 즉, 더미 클럭은 스타트 신호(SP)가 인가되는 매 프레임의 시작 시점에 도시되지 않은 타이밍 컨트롤러로부터 출력된다. 구체적으로, 타이밍 컨트롤러는 매 프레임의 시작을 제어하기 위해 스타트 신호(SP)의 출력 타이밍에 제 2 클럭펄스(CLK2)의 공급라인을 통해 스타트 제어펄스(st)를 출력한다. 이에 따라, 별도의 스타트 신호 전송라인을 형성하지 않아도 스타트 신호 발생부(SST)에서 생성된 스타트 신호(SP)를 이용하여 쉬프트 레지스터를 구동한다.
도 5a는 3상 구동시의 리셋 신호 발생부를 나타낸 구성도이다.
도 5a에 도시된 리셋 신호 발생부(RST)는 제 2 AND 게이트(AND-G2)로 구성된다.
리셋 신호 발생부(RST)는 도 4에 도시된 바와 같이 스타트 제어펄스(st) 즉, 제 3 클럭펄스(CLK3)와 동기되는 제 2 클럭펄스(CLK2)가 공급되면 리셋 신호(RS)를 발생하게 된다. 그리고 리셋 신호(RS)는 제 n 스테이지(STn)에 공급된다.
여기서, 리셋 신호(RS)는 매 프래임이 끝나는 시점에 마지막 스테이지인 제 n 스테이지(STn)를 리셋시키기 위한 신호이므로 스타트 신호(SP)와 동기되어 발생한다. 즉, 스타트 신호(SP)는 제 1 스테이지(ST1)에서 제 1 스캔펄스(Vout1)를 발생하는 타이밍보다 한 위상차 빨리 발생된다. 따라서, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 발생하는 타이밍보다 한 위상차 만큼 빨리 제 n 스테이지(STn)가 리셋되는 것이다.
한편, 리셋 신호(RS)가 제 n 스테이지(STn)에 공급되는 타이밍이 매 프레임의 시작 타이밍에만 공급되기 때문에 매 프레임 데이터 간의 블랭크 구간(Blank Section)까지 제 n 스테이지(STn)가 리셋되지 않고 동작할 수도 있다. 예를 들어, 블랭크 구간에 발생되는 리셋 신호(RS)가 제 n 스테이지(STn)에 공급되지 않을 수 있으며 또한, 리셋 신호(RS)가 블랭크 구간의 끝 즉, 다음 프레임의 시작 타이밍에 공급될 수도 있다. 이 경우, 블랭크 구간에도 제 n 스테이지(STn)로부터의 제 n 스캔펄스(Voutn)에 따라 n 번째 게이트 라인에 연결된 화소영역에서는 잔존하는 영상 데이터가 블랭크 구간 내내 표시될 수 있다.
이를 해결하기 위해서, 도면으로 도시되지 않았지만 본 발명에서는 게이트 라인과 연결되지 않아서 게이트 라인으로 스캔펄스를 출력하진 않지만 이 스캔펄스를 제 n 스테이지(STn)의 리셋 신호로 사용하기 위한 더미 스테이지를 더 형성할 수 있다. 이에 따라, 리셋 신호 발생부(RST)로부터의 리셋 신호(RS)는 더미 스테이 지가 형성되는 경우 더미 스테이지에 공급하여 리셋시킬 수 있다.
도 5b는 3 상 구동시 리셋 신호 발생부의 다른 구성을 나타낸 구성도이다.
도 5b에 도시된 리셋 신호 발생부(RST)는 제 2 트랜지스터(Tr2)로 구성된다.
리셋 신호 발생부(RST)는 도 4에 도시된 바와 같이 스타트 제어펄스(st) 즉, 제 3 클럭펄스(CLK3)와 동기되도록 제 2 클럭펄스(CLK2)가 입력되면 제 2 트랜지스터(Tr1)가 턴-온되어 리셋 신호(RS)를 발생하게 된다. 그리고 리셋 신호(RS)는 제 n 스테이지(STn)에 공급된다.
이에 따라, 별도의 스타트 신호라인을 통해 리셋 신호를 공급받지 않아도 리셋 신호 발생부(RST)에서 생성된 리셋 신호(RS)를 이용하여 쉬프트 레지스터의 마지막 스테이지를 리셋시킬 수 있다.
도 6a는 4상 구동시의 스타트 신호 발생부를 나타낸 구성도이며, 도 7은 스타트 및 리셋 신호 발생부에 입력되는 클럭펄스를 나타낸 파형도이다.
도 6a에 도시된 스타트 신호 발생부(SST)는 제 3 AND 게이트(AND-G3)로 구성된다.
스타트 신호 발생부(SST)는 도 7에 도시된 바와 같이 스타트 신호(SP)의 출력 타이밍에 스타트 제어신호(st) 즉, 제 4 클럭펄스(CLK4)에 동기되도록 제 2 클럭펄스(CLK2)가 공급되면 스타트 신호(ST)를 발생하게 된다. 그리고 스타트 신호(ST)를 제 1 스테이지(ST1)에 공급한다.
제 2 클럭펄스(CLK2)로 발생되는 스타트 제어신호(st)는 스타트 신호(SP)가 공급되는 타이밍 즉, 매 프래임의 시작 시점에 도시되지 않은 타이밍 컨트롤러로부 터 출력된다. 이에 따라, 별도의 스타트 신호라인을 형성하지 않아도 스타트 신호 발생부(SST)에서 생성된 스타트 신호(SP)를 이용하여 쉬프트 레지스터를 구동할 수 있다.
도 6b는 스타트 신호 발생부의 다른 구성을 나타낸 구성도이다.
도 6b에 도시된 스타트 신호 발생부(SST)는 제 3 트랜지스터(Tr3)로 구성된다.
스타트 신호 발생부(SST)는 도 7에 도시된 바와 같이 제 2 클럭펄스(CLK2) 공급라인을 통해 스타트 제어신호(st) 즉, 제 4 클럭펄스(CLK4)에 동기되도록 제 2 클럭펄스(CLK2)가 공급되면 스타트 신호(SP)를 발생하게 된다. 그리고 스타트 신호(ST)를 제 1 스테이지(ST1)에 공급한다.
도 8a는 4상 구동시의 리셋 신호 발생부를 나타낸 구성도이다.
도 8a에 도시된 리셋 신호 발생부(RST)는 제 3 AND 게이트(AND-G3)로 구성된다.
리셋 신호 발생부(RST)는 도 7에 도시된 바와 같이 스타트 제어펄스(st) 즉, 제 4 클럭펄스(CLK4)에 동기되도록 제 2 클럭펄스(CLK2)가 공급되면 리셋 신호(RS)를 발생하게 된다. 그리고 리셋 신호(RS)를 제 n 스테이지(STn)에 공급한다.
리셋 신호(RS)는 매 프래임이 끝나는 시점에 마지막 스테이지인 제 n 스테이지(STn)를 리셋시키기 위한 신호이므로 스타트 신호(SP)와 동기되어 발생한다. 즉, 스타트 신호(SP)는 제 1 스테이지(ST1)에서 제 1 스캔펄스(Vout1)를 발생하는 타이밍보다 한 위상차 빨리 발생된다. 따라서, 제 1 스테이지(ST1)가 제 1 스캔펄 스(Vout1)를 발생하는 타이밍보다 한 위상차 만큼 빨리 제 n 스테이지(STn)가 리셋되는 것이다.
도 8b는 리셋 신호 발생부의 다른 구성을 나타낸 구성도이다.
도 8b에 도시된 리셋 신호 발생부(RST)는 제 3 트랜지스터(Tr3)로 구성된다.
리셋 신호 발생부(RST)는 도 7에 도시된 바와 같이 스타트 제어펄스(st) 즉, 제 4 클럭펄스(CLK4)에 동기되도록 제 2 클럭펄스(CLK2)가 공급되면 제 3 트랜지스터(Tr3)가 턴-온되어 스타트 신호(SP)가 발생하게 된다. 그리고 리셋 신호(RS)를 제 n 스테이지(STn)에 공급한다.
이에 따라, 별도의 스타트 신호라인을 통해 리셋 신호를 공급받지 않아도 리셋 신호 발생부(RST)에서 발생된 더미 신호(RS)를 이용하여 쉬프트 레지스터를 구동할 수 있다.
본 발명에 따른 쉬프트 레지스터는 스타트 및 리셋 신호 발생부(SST,RST)가 구비되어 스타트 및 리셋 신호(SP,RS)를 생성하기 때문에 타이밍 컨트롤러로부터의 스타트 신호 전송라인을 형성하지 않아도 된다.
이로 인해, 타이밍 컨트롤러로부터 출력되는 다수의 클럭펄스 및 스타트 신호의 레벨을 승압시키기 위한 레벨 쉬프터(level shifter)의 사용 채널수를 줄일 수 있다.
아울러 기존에 마지막 스테이지를 리셋시키기 위해 형성했던 적어도 하나의 더미 스테이지를 본 발명에서는 구비하지 않아도 된다. 이에 따라 TFT 어레이 기판에 형성되는 쉬프트 레지스터의 면적을 감소시킬 수 있다. 또한, 스타트 및 리셋 신호 전송라인의 감소로 인해 쉬프트 레지스터의 면적은 더더욱 감소된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상술한 바와 같은 본 발명에 액정 표시장치의 쉬프트 레지스터와 그의 구동방법에 있어서는 다음과 같은 효과가 있다.
본 발명은 쉬프트 레지스터에 공급되는 클럭펄스를 이용하여 스타트 신호와 리셋 신호를 생성함으로써 신호 전송라인의 수를 줄이도 더미 스테이지를 제거할 수 있다. 이에 따라, 레벨 쉬프터의 사용 채널수를 줄일 수 있으면서도 TFT 어레이 기판에 형성되는 쉬프트 레지스터의 면적을 감소시킬 수 있다.

Claims (42)

  1. 영상을 표시하는 표시패널과;
    상기 표시패널의 게이트 라인을 구동하는 게이트 드라이버와;
    적어도 세개의 위상이 서로 다른 클럭펄스를 발생하여 게이트 드라이버를 제어하는 타이밍 컨트롤러와; 그리고
    상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 스타트 펄스를 발생하고 상기 스타트 펄스를 상기 게이트 드라이버에 공급하는 스타트 신호 발생부를 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  2. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 적어도 세개의 위상이 서로 다른 클럭펄스 중 적어도 하나의 클럭펄스와 동기되도록 더미 펄스를 추가하여 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  3. 제 2 항에 있어서,
    상기 더미 펄스는
    상기 게이트 드라이버의 시작 타이밍을 제어하기 위한 신호로써 매 프레임의 시작 시점에 발생되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  4. 제 3 항에 있어서,
    상기 스타트 신호 발생부는
    상기 더미 펄스와 동기된 클럭펄스와 상기 더미 펄스를 이용하여 스타트 신호를 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  5. 제 4 항에 있어서,
    상기 스타트 신호 발생부는
    적어도 하나의 AND 게이트로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  6. 제 4 항에 있어서,
    상기 스타트 신호 발생부는
    적어도 하나의 NMOS 또는 PMOS 트랜지스터로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  7. 제 1 항에 있어서,
    상기 게이트 드라이버는
    서로 종속적으로 연결된 적어도 하나의 스테이지로 구성된 쉬프트 레지스터를 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  8. 제 7 항에 있어서
    상기 스타트 신호 발생부는
    상기 쉬프트 레지스터에 내장된 것을 특징으로 하는 액정 표시장치의 구동장치.
  9. 제 1 항에 있어서,
    상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 리셋 신호를 발생하는 리셋 신호 발생부를 더 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  10. 제 9 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 적어도 세개의 위상이 서로 다른 클럭펄스 중 적어도 하나의 클럭펄스와 동기되도록 더미 펄스를 추가하여 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  11. 제 10 항에 있어서,
    상기 더미 펄스는
    상기 게이트 드라이버의 시작 타이밍을 제어하기 위한 신호로써 매 프레임의 시작 시점에 발생되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  12. 제 11 항에 있어서,
    상기 리셋 신호 발생부는
    상기 더미 펄스와 동기된 클럭펄스와 상기 더미 펄스를 이용하여 리셋 신호를 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  13. 제 12 항에 있어서,
    상기 리셋 신호 발생부는
    적어도 하나의 AND 게이트로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  14. 제 12 항에 있어서,
    상기 리셋 신호 발생부는
    적어도 하나의 NMOS 또는 PMOS 트랜지스터로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  15. 제 13 및 제 14 항에 있어서,
    상기 리셋 신호 발생부는
    상기 게이트 드라이버에 내장된 것을 특징으로 액정 표시장치의 구동장치.
  16. 제 15 항에 있어서,
    상기 게이트 드라이버는
    적어도 하나의 더미 스테이지를 더 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  17. 제 16 항에 있어서,
    상기 리셋 신호는
    상기 더미 스테이지 공급된 것을 특징으로 하는 액정 표시장치의 구동장치.
  18. 영상을 표시하는 표시패널과;
    상기 표시패널의 게이트 라인을 구동하는 게이트 드라이버와;
    적어도 세개의 위상이 서로 다른 클럭펄스를 발생하여 게이트 드라이버를 제어하는 타이밍 컨트롤러와; 그리고
    상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 리셋 신호를 발생하고 상기 리셋 신호를 상기 게이트 드라이버에 공급하는 리셋 신호 발생부를 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  19. 제 18 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 적어도 세개의 위상이 서로 다른 클럭펄스 중 적어도 하나의 클럭펄스와 동기되도록 더미 펄스를 추가하여 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  20. 제 19 항에 있어서,
    상기 더미 펄스는
    상기 게이트 드라이버의 시작 타이밍을 제어하기 위한 신호로써 매 프레임의 시작 시점에 발생되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  21. 제 20 항에 있어서,
    상기 리셋 신호 발생부는
    상기 더미 펄스와 동기된 클럭펄스와 상기 더미 펄스를 이용하여 더미 리셋신호를 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  22. 제 21 항에 있어서,
    상기 리셋 신호 발생부는
    적어도 하나의 AND 게이트로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  23. 제 21 항에 있어서,
    상기 리셋 신호 발생부는
    적어도 하나의 NMOS 또는 PMOS 트랜지스터로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  24. 제 18 항에 있어서,
    상기 게이트 드라이버는
    서로 종속적으로 연결된 적어도 하나의 스테이지로 구성된 쉬프트 레지스터를 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  25. 제 24 항에 있어서
    상기 리셋 신호 발생부는
    상기 쉬프트 레지스터에 내장된 것을 특징으로 하는 액정 표시장치의 구동장치.
  26. 제 24 항에 있어서,
    상기 쉬프트 레지스터는 적어도 하나의 더미 스테이지를 더 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  27. 상기 리셋 신호는
    상기 더미 스테이지 공급된 것을 특징으로 하는 액정 표시장치의 구동장치.
  28. 제 18 항에 있어서,
    상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 스타트 신호를 발생하는 스타트 신호 발생부를 더 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  29. 제 28 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 적어도 세개의 위상이 서로 다른 클럭펄스 중 적어도 하나의 클럭펄스와 동기되도록 더미 펄스를 추가하여 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  30. 제 29 항에 있어서,
    상기 더미 펄스는
    상기 게이트 드라이버의 시작 타이밍을 제어하기 위한 신호로써 매 프레임의 시작 시점에 발생되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  31. 제 30 항에 있어서,
    상기 스타트 신호 발생부는
    상기 더미 펄스와 동기된 클럭펄스와 상기 더미 펄스를 이용하여 스타트 신 호를 발생하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  32. 제 31 항에 있어서,
    상기 스타트 신호 발생부는
    적어도 하나의 AND 게이트로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  33. 제 31 항에 있어서,
    상기 스타트 신호 발생부는
    적어도 하나의 NMOS 또는 PMOS 트랜지스터로 형성된 것을 특징으로 하는 액정 표시장치의 구동장치.
  34. 제 31 및 32 항에 있어서,
    상기 스타트 신호 발생부는
    상기 게이트 드라이버에 내장된 것을 특징으로 액정 표시장치의 구동장치.
  35. 적어도 세개의 위상이 서로 다른 클럭펄스를 발생하는 단계;
    상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 스타트 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
  36. 제 35 항에 있어서,
    상기 각 클럭펄스를 발생하는 단계는
    상기 각 클럭펄스 중 적어도 하나의 클럭펄스와 동기되도록 더미 펄스를 추가하여 발생하는 것을 특징으로 하는 액정 표시장치의 구동방법.
  37. 제 36 항에 있어서,
    상기 더미 펄스는
    게이트 드라이버의 시작 타이밍을 제어하기 위한 신호로써 매 프레임의 시작 시점에 발생되는 것을 특징으로 하는 액정 표시장치의 구동방법.
  38. 제 37 항에 있어서,
    스타트 신호를 발생하는 단계는
    상기 각 클럭펄스 중 상기 더미 펄스와 동기된 클럭펄스를 이용하여 스타트 신호를 발생하는 것을 특징으로 하는 액정 표시장치의 구동방법.
  39. 제 35 항에 있어서,
    상기 각 클럭펄스 중 적어도 두개의 클럭펄스를 이용하여 리셋 신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
  40. 제 39 항에 있어서,
    상기 각 클럭펄스를 발생하는 단계는
    상기 각 클럭펄스 중 적어도 하나의 클럭펄스와 동기되도록 더미 펄스를 추가하여 발생하는 것을 특징으로 하는 액정 표시장치의 구동방법.
  41. 제 40 항에 있어서,
    상기 더미 펄스는
    게이트 드라이버의 시작 타이밍을 제어하기 위한 신호로써 매 프레임의 시작 시점에 발생되는 것을 특징으로 하는 액정 표시장치의 구동방법.
  42. 제 37 항에 있어서,
    상기 리셋 신호를 발생하는 단계는
    상기 더미 펄스와 동기된 클럭펄스와 상기 더미 펄스를 이용하여 리셋 신호를 발생하는 것을 특징으로 하는 액정 표시장치의 구동방법.
KR1020060057262A 2006-06-26 2006-06-26 액정 표시장치의 구동장치와 그 구동방법 KR101296624B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060057262A KR101296624B1 (ko) 2006-06-26 2006-06-26 액정 표시장치의 구동장치와 그 구동방법
US11/819,315 US8169395B2 (en) 2006-06-26 2007-06-26 Apparatus and method of driving liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057262A KR101296624B1 (ko) 2006-06-26 2006-06-26 액정 표시장치의 구동장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080000041A true KR20080000041A (ko) 2008-01-02
KR101296624B1 KR101296624B1 (ko) 2013-08-14

Family

ID=39212407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057262A KR101296624B1 (ko) 2006-06-26 2006-06-26 액정 표시장치의 구동장치와 그 구동방법

Country Status (2)

Country Link
US (1) US8169395B2 (ko)
KR (1) KR101296624B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256721A1 (en) * 2008-03-19 2010-12-01 Sharp Kabushiki Kaisha Display panel driving circuit, liquid crystal display device, shift register, liquid crystal panel, and display device driving method
KR101451090B1 (ko) * 2013-02-08 2014-10-15 건국대학교 산학협력단 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로
KR20160031679A (ko) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 터치 스크린 일체형 액정 디스플레이 장치
KR20160071283A (ko) * 2014-12-11 2016-06-21 엘지디스플레이 주식회사 표시장치용 구동회로
US9589667B2 (en) 2014-12-31 2017-03-07 Shanghai Tianma Micro-electronics Co., Ltd. Gate drive circuit and drive method for the same
KR20170097268A (ko) * 2016-02-17 2017-08-28 엘지디스플레이 주식회사 표시장치
KR20200001285A (ko) * 2018-06-27 2020-01-06 엘지디스플레이 주식회사 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230306B1 (ko) * 2006-02-02 2013-02-06 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP5436335B2 (ja) * 2010-05-25 2014-03-05 三菱電機株式会社 走査線駆動回路
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
KR101761355B1 (ko) * 2010-08-16 2017-07-26 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101747758B1 (ko) * 2010-12-06 2017-06-16 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN102789770B (zh) * 2012-07-20 2014-04-16 北京京东方光电科技有限公司 一种goa复位电路、阵列基板及显示器
KR102050511B1 (ko) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
CN104616616B (zh) 2015-02-12 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN108108061B (zh) * 2018-01-12 2021-03-02 上海天马微电子有限公司 显示面板及显示装置
CN109192165B (zh) * 2018-10-11 2020-11-03 深圳市华星光电半导体显示技术有限公司 用于提高器件稳定性的goa单元
JP2022117207A (ja) * 2021-01-29 2022-08-10 シャープディスプレイテクノロジー株式会社 双方向シフトレジスタおよびそれを備える表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100698239B1 (ko) * 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100753365B1 (ko) * 2001-10-16 2007-08-30 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100574363B1 (ko) * 2002-12-04 2006-04-27 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
TWI263191B (en) * 2003-11-18 2006-10-01 Ind Tech Res Inst Shift-register circuit
KR100583318B1 (ko) * 2003-12-17 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 구동장치 및 방법
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
KR101030528B1 (ko) * 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR101002331B1 (ko) * 2004-09-07 2010-12-17 엘지디스플레이 주식회사 액정표시장치
KR101107714B1 (ko) * 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256721A1 (en) * 2008-03-19 2010-12-01 Sharp Kabushiki Kaisha Display panel driving circuit, liquid crystal display device, shift register, liquid crystal panel, and display device driving method
EP2256721A4 (en) * 2008-03-19 2012-07-04 Sharp Kk DISPLAY TOUCH SCREEN, LIQUID CRYSTAL DISPLAY ARRANGEMENT, SHIFT REGISTER, LIQUID CRYSTAL SCREEN AND DISPLAY ARRANGEMENT PROCESS
US8952880B2 (en) 2008-03-19 2015-02-10 Sharp Kabushiki Kaisha Shift register and liquid crystal display device for detecting anomalous sync signal
KR101451090B1 (ko) * 2013-02-08 2014-10-15 건국대학교 산학협력단 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로
KR20160031679A (ko) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 터치 스크린 일체형 액정 디스플레이 장치
KR20160071283A (ko) * 2014-12-11 2016-06-21 엘지디스플레이 주식회사 표시장치용 구동회로
US9589667B2 (en) 2014-12-31 2017-03-07 Shanghai Tianma Micro-electronics Co., Ltd. Gate drive circuit and drive method for the same
KR20170097268A (ko) * 2016-02-17 2017-08-28 엘지디스플레이 주식회사 표시장치
KR20200001285A (ko) * 2018-06-27 2020-01-06 엘지디스플레이 주식회사 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US20080122774A1 (en) 2008-05-29
US8169395B2 (en) 2012-05-01
KR101296624B1 (ko) 2013-08-14

Similar Documents

Publication Publication Date Title
KR101296624B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101337256B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP4244227B2 (ja) 液晶表示装置の駆動装置及び駆動方法
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
US11195591B2 (en) Shift register and display device including the same
KR20110120705A (ko) 게이트 구동회로 및 이를 갖는 표시장치
JP2007114771A (ja) ゲート駆動回路及びこれを備える液晶表示装置
JP4152627B2 (ja) ドット反転方式の液晶パネルの駆動方法及びその装置
KR101243813B1 (ko) 액정 표시장치의 쉬프트 레지스터와 그의 구동방법
US8786542B2 (en) Display device including first and second scanning signal line groups
KR101243812B1 (ko) 액정 표시장치의 구동장치와 그의 구동방법
KR101192795B1 (ko) 액정 표시장치의 구동장치와 그의 구동방법
KR101595468B1 (ko) 게이트 펄스 변조 회로
KR101182323B1 (ko) 쉬프트 레지스터
KR101394925B1 (ko) 액정 표시장치 및 그의 구동방법
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20070120768A (ko) 표시장치의 구동장치와 그 구동방법
KR101137829B1 (ko) 쉬프트 레지스터
KR20080086617A (ko) 액정표시장치 및 이의 구동방법
KR101157941B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101243806B1 (ko) 쉬프트 레지스터
KR101255270B1 (ko) 쉬프트 레지스터 및 그의 구동방법과 그를 이용한 표시장치
KR101147091B1 (ko) 액정 표시장치의 구동장치
KR101166820B1 (ko) 쉬프트 레지스터
KR20090013514A (ko) 액정 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7