KR20070118134A - 표면 및 기판에 대한 물질의 선택적 증착 방법 및 장치 - Google Patents

표면 및 기판에 대한 물질의 선택적 증착 방법 및 장치 Download PDF

Info

Publication number
KR20070118134A
KR20070118134A KR1020077024375A KR20077024375A KR20070118134A KR 20070118134 A KR20070118134 A KR 20070118134A KR 1020077024375 A KR1020077024375 A KR 1020077024375A KR 20077024375 A KR20077024375 A KR 20077024375A KR 20070118134 A KR20070118134 A KR 20070118134A
Authority
KR
South Korea
Prior art keywords
deposition
precursor
temperature
substrate
group
Prior art date
Application number
KR1020077024375A
Other languages
English (en)
Inventor
클리멘트 알. 욘커
딘 더블유. 매트슨
다니엘 제이. 가스파
조지 에스. 데버만
Original Assignee
바텔리 메모리얼 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바텔리 메모리얼 인스티튜트 filed Critical 바텔리 메모리얼 인스티튜트
Publication of KR20070118134A publication Critical patent/KR20070118134A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

액체, 임계 근방 및/또는 초임계 유체로부터 기판 또는 표면에 물질을 선택적으로 제어가능하게 증착하여, 표면 또는 기판에 증착된 물질의 위치 및/또는 두께를 제어하는 방법이 개시된다. 일 예의 공정에서, 금속이 선택적으로 증착되어, 기판의 피쳐 패턴(예를 들면, 바이어스)를 채운다. 이 공정은 예를 들면, 실리콘 웨이퍼 표면에 배리어 막을 증착하기 위해, 합성물 또는 구조화된 실리콘 웨이퍼상에 물질을 증착하는 것을 제어하기 위해 더 사용될 수 있다. 물질은 오버버든(overburden) 물질, 금속, 비금속, 층 금속, 유기물, 폴리머 및 반도체 물질을 포함하지만, 여기에 한정되는 것은 아니다. 본 발명은 반도체 칩 제조와 같은 상업적인 공정에 응용될 수 있다. 특히, 선택적인 증착은, 액체, 임계 근방 및/또는 초임계 유체로부터 증착된 물질로 패턴 피쳐를 선택적으로 채우거나 코팅함으로써, 반도체 칩 제조에서 실리콘 표면의 화학 기계적 연마와 같은 공정의 대체로서 사용되거나 이 공정에 대한 필요를 줄일 수 있다.

Description

표면 및 기판에 대한 물질의 선택적 증착 방법 및 장치{METHOD AND APPARATUS FOR SELECTIVE DEPOSITION OF MATERIALS TO SURFACES AND SUBSTRATES}
본 발명은 일반적으로 물질을 선택적으로 증착하는 방법 및 장치에 관한 것이다. 더 구체적으로는, 본 발명은 표면 또는 기판에 물질을 선택적으로 증착함으로써, 표면 또는 기판에 대해 증착(여기서, 표면 또는 기판에 대한 증착은 "표면 또는 기판에서, 표면 또는 기판 위에, 표면 또는 기판에, 및/또는 표면 또는 기판에 따라서 증착"하는 것을 의미한다)되는 물질의 두께를 제어하는 방법 및 장치에 관한 것이다. 본 발명은 반도체칩 제조와 같은 상업적인 공정에도 적용될 수 있다.
많은 전자 장치에서 사용되는 반도체 칩은, 반도체, 유전체, 금속, 산화 금속 및 이들 물질을 포함하여 패턴화된 필름을 포함하는 물질로 구성되거나, 또는 제조된 합성 기판이다. 예를 들면, 반도체 칩 상의 임계 회로 및 상호 접점은 구리, 알루미늄, 텅스텐, 탄탈륨, 및 루테늄을 포함하는 금속을 패턴 피쳐, 예를 들면 칩의 바이어스 및 트렌치에 증착하는 것을 필요로 하지만, 이들 물질에 제한되는 것은 아니다. 더 높은 소자 밀도, 향상된 동작 속도 및/또는 효율을 갖는 장치를 생산하기 위한 원동력은, 더 작은 피쳐 및/또는 일반적으로 보다 복잡한 외형 구조가 필요하다는 것을 의미한다. 임계 피쳐 패턴의 풋프린트(footprint)가 계속 감소하면서, 물질의 효율적, 최적, 및/또는 바람직한 증착은, 표준 또는 제정된 산업 증착 기술을 사용해서는 보장되지 않는다. 따라서, 물질을, 예를 들면 층, 막(예를 들면, 반도체 칩 제조를 위한 실리콘 웨이퍼 표면 위에 배리어 필름의 증착), 그리고, 서브면, 피쳐 패턴(예를 들면, 바이어스), 및/또는 복잡한 외형 구조를, 예를 들면 보이드(예를 들면 3차원 보이드) 및 터널(예를 들면, 상호 접속된 터널)을 갖는 다른 표면에 대한 표면의 필러(filler) 또는 코팅을 선택적으로 증착하는 공정에 대한 필요가 존재한다.
본 발명은 일반적으로 물질의 선택적인 증착 방법 및 장치에 관한 것이다. 더 구체적으로, 본 발명은 표면 또는 기판에 물질을 선택적으로 증착하여 표면 또는 기판에 증착되는 물질의 두께를 제어하는 방법 및 장치에 관한 것이다.
여기서 사용되는 용어 '표면'은, 수평면, 수직면, 평탄면, 및, 피쳐 패턴, 보이드, 터널 및 상호접속된 터널 등을 포함하는(그러나, 여기에 제한되지는 않는다) 2차원 및/또는 3차원 표면의 각종 방향과 조합을 갖는 복합면을 포함하여, 선택적인 증착이 소망되는 곳의 경계를 의미하지만, 여기에 한정되는 것은 아니다.
일 구성에서, 본 발명의 방법은 일반적으로, 하나 이상의 물질로 구성되고, 가열원에 의해 가열되도록 증착된 증착면을 포함하는 기판을 준비하는 단계; 용제를 준비하는 단계; 상기 용제에 대해서 액체, 임계 근방 또는 초임계 조건에서, 용액과 섞일 수 있고, 안정적인 프리커서를 준비하는 단계로서, 상기 프리커서는 상기 프리커서에 대한 해방 온도 또는 조건에서 해방가능한 증착 물질을 포함하는 것인, 단계; 상기 기판을 상기 용제에서 상기 프리커서에 노출하는 단계;및 상기 기판을 가열하여 상기 표면에 대해 온도 구배(여기서, 표면에 대한 온도 구배는 "표면에서, 표면 위에, 표면에, 표면을 통하여, 또는 표면에 따르는 온도 구배"를 의미한다)를 발생하는 단계로서, 상기 기판은 상기 프리커서에 대한 상기 해방 온도이거나 또는 초과하는 것인, 단계를 일반적으로 포함함으로써, 상기 증착 물질은 상기 프리커서로부터 해방되어, 상기 온도 구배에 의해 정해진 온도에 따라서 상기 표면에 선택적으로 증착됨으로써, 상기 표면에 대한 증착 물질(여기서, 표면에 대한 증착 물질은 "표면에서, 표면 위에, 표면에, 및/또는 표면에 따르는 증착 물질"를 의미한다)을 제어한다. 본 방법의 일 실시예에서, 상기 면은 수평이다. 다른 실시예에서, 상기 면은 수직이다. 또 다른 실시예에서, 상기 면은 수평, 수직, 평탄 및 바닥면이나 그 조합을 포함하는(여기에 한정되지는 않는다) 복수의 증착면을 갖는 복합 기하면이다. 또 다른 실시예에서, 상기 면은 다중 또는 복합 면을 갖는 피쳐 패턴을 포함한다. 또 다른 실시예에서, 상기 면은 2차원 면을 포함한다. 또 다른 실시예에서, 상기 면은 3차원 면을 포함한다. 또 다른 실시에에서, 상기 면은 마이크로 및/또는 나노 스케일 구조(예를 들면, 이중 다마신 구조), 보이드(예를 들면, 3차원 보이드), 터널(예를 들면, 상호 접속된 터널) 등을 포함한다. 또 다른 실시예에서, 표면 또는 기판은 작은 기계 장치(예를 들면, 진보된 MEMS 구조, 작은 캔틸레버, 팬, 및/또는 다른 유사한 기계 장치)를 포함한다.
또 다른 구성에서, 본 발명의 방법은 가열원에 의해 가열되는, 증착된 증착면 및/또는 피쳐 패턴을 갖는 기판 또는 물질을 준비하는 단계; 해방 온도에서 해방가능한 증착 물질을 포함하는 프리커서와 상기 프리커서에 대한 조건을 준비하는 단계; 용제에 대해서 액체, 임계 근방 또는 초임계 조건에서 용제 유체 및 상기 프리커서에 대해 상기 기판을 노출하는 단계; 상기 기판을 상기 가열원으로 가열하여 상기 피쳐에서 온도 구배를 발생하는 단계를 포함하고, 상기 증착 물질은 상기 해방 온도 또는 상기 프리커서에 대한 조건에서 상기 프리커서로부터 해방되고, 상기 온도 구배에 따라서 상기 피쳐 및/또는 상기 증착면에 대해 선택적으로 증착되어 상기 피쳐 패턴 또는 그 일부를 채우고, 상기 피쳐 및/또는 상기 증착면에 대한 상기 증착 물질의 두께를 제어한다. 본 방법의 일 실시예에서, 온도 구배는 시간에 대해 고정되어 있다. 본 방법의 다른 실시예에서, 온도 구배는 시간에 대해서 가변이고, 예를 들면 시간의 함수로서 변화가능하다. 실시예에서, 온도 구배는 온도 프로그래밍에 의해 발생된다. 일 예에서, 온도 구배에서 온도는 시간에 대해서 증가하도록 프로그램된다. 다른 실시예에서, 온도 구배에서 온도는 시간에 대해 감소하도록 프로그램된다. 본 방법의 실시예에서, 피쳐 패턴은 피쳐의 바닥으로부터 피쳐의 정상까지 피쳐에서 발생된 온도 구배에 따라서 증착 물질이 채워진다. 다른 실시예에서, 피쳐 패턴은 피쳐에서 발생된 온도 구배에 따라서 증착 물질이 코팅된다. 또 다른 실시예에서, 증착 물질은 양 면, 피쳐 패턴, 또는 그 일부에 선택적으로 증착된다.
다른 구성에서, 본 발명의 시스템은 일반적으로, 증착면을 갖는 기판을 놓는 챔버; 용제에 대해서 액체, 임계 근방 또는 초임계 온도에서, 용제 유체, 상기 용제에 섞일 수 있는 프리커서 및 선택적으로 화학적 부가물 및 시약을 배송하는 배송 수단; 및 가열원과 가열 동작 가능한 관계로 증착되어, 기판의 증착면에 대해 온도 구배를 발생하여, 해방 온도 또는 기판에 대한 조건에서 상기 프리커서로부터 증착 물질을 해방시키는 가열원을 포함함으로써, 해방 온도에서 기판을 가열하여 프리커서로부터 증착 물질을 해방하고, 상기 온도 구배에 따라서 상기 증착 물질을 상기 표면에 선택적으로 증착됨으로써, 상기 표면 또는 기판에 증착된 물질의 위치 및/또는 두께를 제어한다.
도 1은, 선택적인 증착 효과를 주는 각종 가열원과 함께 1 차원, 2 차원, 및 3차원으로 생성된, 예를 들면, 수평면, 수직면, 및/또는 피쳐 패턴면의 증착면에 대한 각종 온도 구배를 도시한다.
도 2는 표면, 서브면 위에, 및/또는 기판의 패턴 피쳐에 증착 물질을 선택적으로 증착하기 위한 벤치-탑 스케일 설계의 완전한 시스템을 도시한다.
도 3은 표면, 서브면, 및/또는 기판의 패턴 피쳐에 물질을 선택적으로 증착하기 위한 요소를 도시하는 증착 베셀(vessel)의 단면도를 나타낸다.
도 4a는 물질을 선택적으로 증착하기 위한 증착 챔버를 한정하는 정상 베셀부, 바닥 베셀부 및 중앙 베셀부를 포함하는 증착 베셀의 수직 단면도를 나타낸다.
도 4b는 본 발명의 실시예에 따라서, 증착 챔버에 대한 입구 및 출구 라인을 도시하는 증착 베셀의 정상 베셀부를 치수와 함께 나타낸 수직 단면도이다.
도 4c는 본 발명의 실시예에 따라서, 가열원, 가열 교환기 코일 및 열전쌍으로의 피드쓰루를 도시하는 증착 베셀의 바닥베셀부의 수직 단면도이다.
도 4d는 본 발명의 장치의 실시예에 따라서, 증착 베셀의 중앙 베셀부를 치수와 함께 나타낸 수직 단면도를 나타낸다.
도 4e는 본 발명의 실시예에 따라서, 가열 단, 가열 단을 설치하여 고정하는 포스트, 전기 및 열전쌍 배선에 대한 입구 및 출구점을 설치하는 피드 쓰루 및 열 교환기 코일을 포함하여, 실장된 구성 요소를 도시하는, 증착 베셀의 바닥 베셀부의 수평 단면도(상위)를 표시한다.
도 5는 본 발명에 따라서, 피쳐(예를 들면, 바이어스), 각종 층(예를 들면, 노출층, 금속층, 박막층, 내장 층), 면(예를 들면, 외부면, 평탄면, 수평면, 수직면 등), 서브면(예를 들면, 피쳐면) 및/또는 선택적인 증착에 적합한 유형의 다른 기판 구조를 포함하는 합성 기판을 도시한다.
도 6은 합성 기판, 예를 들면 반도체 칩 쿠폰을 도시하며, 온도 구배에 따라서 기판 패턴 피쳐(바이어스)를 선택적으로 채우는 증착 물질(예를 들면, 루테늄 금속)을 효과적으로 증착하기 위해, 본 발명에 따르는 온도변화를 도시한다.
도 7은 본 발명의 실시예에 따라서, 반도체 칩 기판 쿠폰의 패턴화된 피쳐(바이어스)에 루테늄 금속을 선택적으로 증착하는 것을 나타내는 SEM(Scanning Electron Micrograph)을 나타낸다.
도 8은 합성 기판, 예를 들면 반도체 칩 쿠폰을 도시하며, 온도 구배에 따라서 기판 패턴 피쳐(바이어스)를 선택적으로 채우는 증착 물질(예를 들면, 구리 금속)을 효과적으로 증착하기 위해, 본 발명에 따르는 다른 온도변화를 도시한다.
도 9는 합성 기판, 예를 들면 반도체 칩 쿠폰을 도시하며, 온도 구배에 따라 서 피쳐의 선택된 부분을 코팅하는 패턴화된 피쳐(바이어스)에서 증착 물질(예를 들면, 루테늄 금속)을, 예를 들면 바텀업(bottom-up) 증착 모드에서 효과적으로 증착하기 위해, 본 발명에 따르는 또 다른 온도변화를 도시한다.
도 10은 본 발명의 실시예에 따라서, 반도체 칩 기판의, 피쳐의 일부를 코팅하는, 패턴화된 피쳐(바이어스)에 루테늄 금속을 선택적으로 증착하는 것을 나타내는 SEM(Scanning Electron Micrograph)을 나타낸다.
도 11은 합성 기판, 예를 들면 반도체 칩 쿠폰을 도시하며, 예를 들면, 정상(외부) 표면하강 증착 모드에서, 외부 면과 패턴 피쳐(바이어스)에 증착 물질(예를 들면, 루테늄 금속)을 효과적으로 증착하고, 온도 구배에 따라서 피쳐와 표면을 선택적으로 코팅하기 위해, 본 발명에 따르는 다른 온도변화를 도시한다.
도 12는, 본 발명에 따라서, 반도체 칩 기판의 피쳐를 코팅하는 패턴화된 피쳐(예를 들면, 비아)의 정상(외부) 면 및 수직 및 수평 면에서의 루테늄 금속의 온도 구배에 따른 선택적인 증착을 나타내는 SEM(Scanning Electron Micrograph)을 나타낸다.
본 발명은 그 방법, 장치, 시스템 및 실시예들을 참조하여 여기에 설명되고 있지만, 본 발명은 여기에 한정되지 않고, 본 발명의 진의와 범위를 벗어나지 않으면, 형태와 상세에 대한 각종 변화가 가능한 것으로 생각될 수 있다. 특히, 본 기술에서 숙련된 자는 여기 서술된 것같이, 각종 유체, 프리 커서 및/또는 시약을 결합, 혼합 및/또는 인가하는 것이 각종 다른 방법으로 실행될 수 있는 것으로 인식 한다. 예를 들면, 상업적인 규모에서 방법과 장치의 응용은 고압 펌프, 펌프 시스템, 예를 들면 배출, 린스 및/또는 증착을 위한 각종 및/또는 복수의 챔버, 및/또는, 각종 유체, 용제, 시약 및/또는 프리 커서를 전송, 이동, 수송, 결합, 혼합, 배송 및/또는 인가하는 시스템을 포함할 수 있다. 본 발명의 유체를 사용하고, 폐기물 및 화학 구성물의 후처리 모음의 관련된 응용 및/또는 처리 단계도 또한 여기에 계획되고 포함되어, 본 기술에서 숙련된 자에 의해 실행될 수 있다.
기판, 물질 또는 유체에서의 열 전송률은 기판, 물질 또는 유체의 열전도성에 일부 의존한다. 열전도성(W.cm-1K-1)은, 특정 온도 구배(단위 거리당 △T, 예를 들면, K/m)가 존재하면, 물질을 통해 흐르는 열 플럭스(W/m2)에 관계한다. 물질, 표면, 또는 기판에 대한 선택적인 증착은, 증착이 요구되는 표면에 대한 온도 구배에 따라서 이루어지고, 증착 환경에서 존재하는 각종 유체, 용제 및/또는 물질의 열전도성에 의해 교대로 영향을 받는다. 예를 들면, 선택된 용제의 열 전도성은, 용제와 접촉하여 표면 또는 기판으로부터의 열을 방산하는 능력을 결정하여, 예를 들면 증착 챔버에서 온도 제어가 이루어진다. 이와 같이, 물질 또는 기판, 예를 들면, 반도체 칩 기판 또는 합성 웨이퍼의 LKD(절연) 층의 열 전도성은, 예를 들면 기판 또는 웨이퍼의 물질을 통해 기대되는 에너지 전송을 결정한다. 결국, 물질을 통해 실현된 온도의 변화는, 표면(수평 또는 수직), 피쳐 패턴(예를 들면, 비어) 또는 기판 또는 물질의 복합 면에 관하여 성립되는 온도 구배를 결정한다. 선택된 증착 영역 또는 표면에 대한 온도가 직접 측정 가능하지 않다고 주어지면, 제1 근사에 대해, 온도 구배는 수학식 1로 나타낸 것같이, 2개의 위치 사이의 온도 차(예를 들면, T1-T2)를, 그 위치들 사이의 거리(L1-L2)로 나누어 계산된 선형 온도 함수로 가정될 수 있다.
[수학식 1]
Figure 112007075803936-PCT00001
예를 들면, 반도체 칩의 바닥 또는 웨이퍼 기판과 열접촉하는 가열원은, 예를 들면 제1 위치(L1)와 온도(T1)에서의 가열원과 접촉하는 기판 층과, 예를 들면 가열원으로부터 원거리의 외부층인 제2 위치(L2)와 온도(T2)에서의 층 사이의 기판을 통해 수직으로 온도 구배를 하게 하고, 두개의 위치 사이의 거리는 거리(L1-L2)로 주어진다. 이 정보로부터, 온도 구배에 따르는 원하는 증착면에서의 근사 온도가 추정될 수 있다. 다층 또는 복합 기판의 선택된 증착면에서의 온도가 유사하게 근접될 수 있다. 그러나, 하나의 도시된 예에서, 기판을 통해 발생된 수직 온도 구배에 따르는 기판의 정상면(외부) 및 바닥면(외부)에서 온도를 측정함으로써, 그 변화에 따라서 단위 길이당 예상되는 온도 강하가 계산되어, 임의의 증착면(예를 들면, 패턴 피쳐 면)의 온도가 추정될 수 있다. 본 기술에서 숙련된 자에 의해 이해되는 것같이, 온도 구배를 발생하는 능력은 물질, 표면 또는 기판의 역할(예를 들면, 반도체 칩 및 웨이퍼), 물질 또는 기판의 합성(예를 들면, 금속, 비금속, 폴 리머), 물질 또는 기판의 성질(예를 들면, 동종, 이종, 다공성, 비다공성, 절연성, 전도성, 고전도성), 증착면의 방위(예를 들면, 각이 있는, 수직, 수평, 평탄), 및 증착 환경에서 사용되는 선택된 물질, 시약, 유체 및 용제의 열 전도성의 함수로서 변화한다.
표면에 대해 발생된 온도 구배로 인해 표면에서 얻어진 온도는, 다음의 부등식 (2)에 의해 표시된 것같이, 증착 물질 프리커서에 대한 해방 온도와 같거나 그것을 초과한다.
[수학식 2]
Tsurface ≥ Trelease
여기서, Tsurface는 증착면에 대한 온도이고, Trelease는 프리커서에 대한 해방 온도이다. 여기서 사용된, 용어 "해방 온도"는 증착 물질이 프리커서로부터 해방되거나, 또는 예를 들면, 프리커서의 화학적 치환, 분리 또는 열분해에 의해 증착 물질이 증착을 위해 유용하게 만들어지는 온도를 지칭한다. 예를 들면, 표면 온도가 폴리머의 중합 온도(그 "해방 온도")와 같거나 초과할 때, 폴리머로 구성된 프리커서는 표면에서 증착을 위해 유용하게 만들어진다(해방된다). 다른 예에서, 유기 금속 프리커서에 존재하는 금속은 프리커서에 대한 분리 또는 열 분해 온도에서 증착을 위해 유용하게 만들어진다(해방된다).
일반적으로, 두개의 위치(L1, L2)에서 정의된 특정 온도 차이에서 온도(T1, T2)사이의 차이(즉, T1-T2)가 클수록, 증착 선택성(예를 들면, 위치에서), 증착의 열역학 및 동역학 레이트, 및 막두께 제어가 더 좋아진다. 본 기술에서 숙련된 자는 증착이 발생하는 온도가, 선택된 프리커서의 함수로서 변화될 수 있는 것으로 또한 이해할 수 있다. 여기에 제한하고자 하는 것은 아니다. 모든 온도 구배와 프리커서는 본 기술에서 숙련된 자에 의해 선택되어 여기에 조합된다.
본 기술에서 숙련된 자에 의해 인식될 수 있는 것같이, 본 발명은 온도(예를들면, 온도에 따라서 증착 물질을 해방하는 프리커서)에만 관련된 화학적 성질에만 제한되는 것은 아니다. 특히, 증착 및 해방 화학적 성질이 압력, 촉매 작용, 농축, 반응률(예를 들면, 분해) 및 다른 파라미터(예를 들면, 열역학 레이트, 동역학 레이트, 확산 레이트) 등의 인자 또는 그 조합에 의해 모두 제어되거나 또는 영향을 받는다. 예를 들면 증착 파라미터로서의 물질 농축의 제어는, 예를 들면, 반도체칩 기판 및/또는 거기에 구성된 장치를 포함하여, 기판의 제조 및 수리에 관련된 물질의 선택 증착을 위해 포함한다. 예를 들면, 진보된 멤스 구조, 소형 캔틸레버, 팬, 및 다른 유사한 기계 장치를 포함하는 소형의 장치를 실리콘 웨이퍼 기판 위에 또는 기판 내에 제조하는 것은, 본 발명에 따라서, 물질을 선택적으로 제거하는 것(예를 들면, 3차원적으로)과, 다른 물질을 선택적으로 증착하는 것(예를 들면, 리필링)과 관련된다. 여기에 서술된 것같이 기판 및/또는 표면에 물지을 선택적으로 증차하는데 적합한 모든 공정, 양상, 및/또는 파라미터 생성 조건은 본 발명의 범위 내에 있는다. 여기에 제한하고자 하는 것은 아니다.
도 1은, 수평면(2), 수직면(3), 피쳐면(4), 외부면(5), 노출된 내장면(6)을 포함하는, 여기에 한정되는 것은 아니다, 각종 복수 개의 면들을 갖는 기판(42)을, 그 부분들(7)을 포함하여 도시한다. 도시된 것같이, 물질 또는 기판의 면에 대해 임의의 방향, 및 임의의 깊이에서, 유사하거나 다른 가열원(40)에 의해 각종 온도 구배(8)가 발생된다. 가열원(40)은 적외 가열원, 대류 가열원, 전기 가열원, 저항 가열원, 초음파 가열원, 기계 가열원, 화학 가열원 또는 그 조합을 포함하지만, 여기에 한정되지는 않는다. 또는, 기판(42)은 가열원(40)에 의해 증착면에 대해 온도 구배가 발생되도록 회전되거나 향한다. 여기에 제한하고자 하는 것은 아니다.
본 기술에서 숙련된 자에 의해 인식되는 것같이, 온도 구배는, 예를 들면 물질의 좁은 부분(7)이나 일부를 둘러싸거나, 또는 예를 들면, 전체 기판면 또는 층을 둘러싸는, 좁은 폭에서 넓은 폭까지 변화한다. 또한, 온도 구배는 면, 평면, 층, 패턴 피쳐 및/또는 복합 형상을 갖는 다른 복합 구조(예를 들면, 2차원 및 3차원 구조)(예를 들면, 이중 다마신 구조)에 따라서 1, 2, 3차원으로 생성될 수 있다. 예를 들면, 증착 물질은 2차원 평탄 구조(예를 들면, 반도체 기판 또는 합성체의 수평층), 또는 그 일부 상에, 증착면 또는 그 제한된 부분의 온도가 프리커서에 대한 해방 온도와 같거나 또는 초과하도록 표면 또는 층을 통해 수직 하방으로 발생된 온도 구배를 사용하여 선택적으로 진척시킬 수 있다. 다른 예에서, 온도 구배의 2개의 온도가 표면에서 각각 유지되는 2차원 수평 면 또는 층을 통해 발생된 온도 구배, 선택적인 증착이 그 온도의 조작에 의해 제어될 수 있다. 또한, 온도 구배는, 보이드, 터널 및 3차원 복합면을 갖는 상호 접속된 터널을 포함하는 다른 구조뿐만 아니라(그러나 여기에 한정되는 것은 아니다), 각종 물질, 기판, 피쳐(예를 들면, 트렌치, 웰, 바이어스 등)에 발생될 수 있다. 또한, 증착은, 그 일부를 포함 하여, 기판 또는 표면의 한정된 위치를 선택적으로 향할 수 있거나, 또는 전체 증착면을 덮을수 있다.
본 기술에서 숙련된 자는, 증착의 선택적인 제어를 위한 온도 구배가 시간에 대해 또한 변화될 수 있는 것으로 더욱 인식할 수 있다. 예를 들면, 온도 프로그래밍을 이용하여, 온도 구배가 가변될 수 있다. 정적 온도 구배를 갖는 정적 온도 시스템에서, 온도의 제어는 증착 두께에 직접 영향을 주지는 않는다. 그러나, 예를 들면, 온도 프로그래밍을 통해, 온도가 동적으로 조작될 때, 각종 온도 구배에 대한 온도의 제어는 증착 두께에 영향을 준다. 또한, 예를 들면, 프리 커서 또는 시약 농도를 제어함으로써, 시스템에 유용하게 만들어진 증착 물질의 양은 증착 두께에 영향을 준다. 실시예에서, 주어진 온도 구배에 대한 온도는, 시간에 대해 변화하는 기간 동안 감소하거나, 일정하게 유지하거나 또는 증가하도록 프로그램될 수 있으므로, 선택적인 증착에 영향을 준다. 예를 들면, 주어진 기판의 표면 온도의 기울기는 기판 표면과 접촉하는 용제 유체의 온도를 바꿈으로써 영향을 받을 수 있다. 또 다른 실시예에서, 주어진 온도 구배에 대한 온도는 시간에 대해 증가하거나, 시간에 대해 고정되어 유지되거나, 시간에 대해 감소하거나 또는 그 조합을 포함하여 프로그램될 수 있다. 여기에 제한하고자 하는 것은 아니다. 선택적인 증착과 관련된 온도 구배의 발생을 위해 본 기술에서 숙련된 자에 의해 고안될 수 있는 모든 온도 구배 및/또는 프로그래밍이 여기 포함된다.
본 발명의 실시예에서, 다중 가열원(40)와 함께 기판(42)의 제한된 영역(7)에 물질이 선택적으로 증착될 수 있다. 그러나, 일 도시 예에서, 예를 들면 도전 필라멘트의 제1 가열원은 외부 면으로 기판을 통해 연장되는 기판에 삽입된다. 제2 가열원과 열접촉하는 도전 필라멘트는, 프리커서에 대한 해방 온도 위의 온도까지 기판의 외부 면을 국부적으로 가열하는 도전 필라멘트와 함께, 기판을 통해 온도 구배를 발생함으로써, 증착 물질이 국부 가열된 점이나 또는 제한된 영역에 선택적으로 증착된다. 선택적인 증착을 위한 시스템을 도 2를 참조하여 설명한다.
도 2는, 본 발명의 실시예에 따라서, 본 발명의 공정을 실행하는 벤치탑(benchtop) 스케일 설계의 완전한 증착 시스템(10)을 도시한다. 시스템(10)은, 예를 들면 반도체 웨이퍼 또는 기판의 패턴화된 피쳐 내에, 기판 위에 물질을 선택적으로 증착하기 위한 증착 베셀(12)을 포함한다. 베셀(12)은, 예를 들면, 초고 순도 CO2의 용제 유체 소스(14), 및 예를 들면, 수소(99.5%)의 선택적인 시약 소스(16)와 연결된다. 시스템(10)과 베셀(12)의 압력은, 공급 펌프(18), 예를 들면 모델 260-D 마이크로 프로세서 제어된 시린지 펌프(ISCO Inc., Lincoln, NB)에 의해, 용제 소스(14)와 유체 연결되어 프로그램되어 유지된다. 시스템(10)을 구성하는 장치 및 부품은, PEEKTM(Upchurch Scientific Inc., Whidbey Island, WA) 또는 스텐레스 스틸 튜브를 포함하는 고강 폴리머로 구성된(여기에 한정되지는 않는다), 0.020-0.030 인치 I.D. 및 1/16th-inch O.D. HPLC(high pressure liquid chromatography) 전송선(20)을 통해 동작가능하게 연결된다. 용제 유체는 표준 밸브(22), 예를 들면 모델 15-11AF1, 투-웨이 스트레이트 밸브(High Pressure Equipment Co.,Erie, PA) 또는 모델 15-15AF1, 쓰리-웨이/투-스템 연결 밸브(High Pressure Equipment Co.,Erie, PA) 또는 다른 적절한 밸브(22)를 통해, 펌프(18)의 선두의 전송선(20)으로부터 베셀(12)에 도입된다. 시약 유체는 시약 소스(16)로부터 표준 밸브(22), 예를 들면 모델 15-11AF1, 투-웨이 스트레이트 밸브(High Pressure Equipment Co.,Erie, PA)를 통해 베셀(12)에 도입된다. 용제, 시약, 프리커서 및/또는 유체는 베셀(12)에 도입되기 전에 프리믹싱 셀(36)에서 선택적으로 혼합될 수 있다. 압력 게이지(24), 예를 들면, 부르동관타입 하이세 압력계(Bourdon tube-type Heise gauge)(Dresser, Inc.,Addison, TX)가 시스템(10)의 압력을 측정하거나, 또는 다른 압력 판독 또는 표시를 위해 베셀(12)에 연결된다. 베셀(12)은 표준 밸브(22)(예를 들면, 벤트 밸브)를 통해 표준 흄 후드(fume hood)로 배출구를 낸다. 베셀(12)은, 베셀(12)의 과압축을 방지하기 위해 럽쳐(rupture) 디스크 어셈블리(28), 예를 들면, 15-61AF1 안전 헤드(High Pressure Equipment Co.,Erie, PA)에 또한 연결된다. 베셀(12)은 기판과 베셀(12)에 도입된 유체를 가열하는 전류원(30)에 전기적으로 연결된다. 베셀(12)은, 베셀(12)의 온도를 유지하기 위해, 냉각원(32), 예를 들면 순환 배쓰(bath), 또는 냉각수 라인에 또한 연결된다. 베셀(12)의 온도는 표준 열전쌍 온도 표시(34)에 의해 표시된다.
본 기술에서 숙련된 자는, 본 발명의 진의와 범위를 벗어나지 않으면, 본 장치가 응용 구동되고, 적절한 크기를 가질 수 있고, 특정 응용, 산업상 필요, 및/또는 제조 목적에 맞게 구성될 수 있는 것으로 인식할 수 있다. 예를 들면, 상업적인 크기(예를 들면, 300 mm 지름)의 웨이퍼 및 반도체 기판의 제조 및/또는 처리가 각종 전송 시스템 및 장치, 배송 시스템, 스프레이 장비 및/또는 장치, 챔버, 컴퓨 터 집적 및 제어, 및/또는 다른 병합된 처리 시스템, 장치, 및/또는 장비 구성 소자를 조합할 수 있다. 그래서, 이후 서술된 벤치-스케일 반응 베셀 설계에 제한하고자 하는 것은 아니다. 본 기술에서 숙련된 자에 의해 선택되는 모든 장비 및 구성 요소가 여기 조합된다. 베셀(12) 내부의 구성 요소를 도 3을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따라서, 표면(예를 들면, 수평 및/또는 수직 면), 기판(예를 들면, 반도체 기판), 패턴 피쳐, 서브-표면, 및/또는 다른 복합 3차원 면(예를 들면, 보이드, 터널)에 물질을 선택적으로 증착하는 증착 베셀(12)(챔버)의 단면도이다. 베셀(12)은, 도 4c를 참조하여 아래에 더 설명하는 M-2(그래파이트) 실장 키트를 갖는 세라믹 스테이지 포스트(스탠드-오프)에 실장된 가열 스테이지(38), 예를 들면 25 mm 그래파이트 베이스 boraelectricTM 히터(GE Advanced Ceramics, Strongsville, OH)를 포함한다. 가열 스테이지(38)는, 스테이지(38) 상에 위치된 기판(42)을 가열하기 위한, 내부 가열원(40), 예를 들면, 그래파이트 히터 코어 또는 저항 히터 소자를 사용한다. 기판(42)은 예를 들면 홀딩 클립(43) 또는 다른 홀딩 수단에 의해 스테이지(38) 위의 위치에 유지된다. 열 교환기(44)는 예를 들면, 1/8 인치 O.D. 스테인레스 스틸 튜브로 만들어진 복수의 냉각 코일을 포함한다. 교환기(44)의 코일은, 베셀(12)에 도입된 유체, 기판 또는 웨이퍼의 온도를 제어하는 가열 스테이지(38)을 둘러싼다. 본 기술에서 숙련된 자에 의해, 베셀(12)의 온도 제어(예를 들면, 냉각 및/또는 가열)는, 예를 들면, 냉각탑, 냉각장 치, 냉장부, 온도 제어기, 자동온도 조절장치, 열교환기 등의 장치 및 시스템을 사용하여 각종 다른 방법으로 행해질 수 있는 것으로 인식된다. 그래서 여기에 제한하고자 하는 것은 아니다. 본 구성에서, 교환기(44)의 코일은, 도 4c를 참조하여 아래에 설명된, 바닥 베셀부(72)를 통해 베셀(12)에 들어가는 피드쓰루(54)를 통해 냉각원(32)에 연결된다. 피드쓰루(54)는 1/8인치 고압 피팅(예를 들면, UpChurch Scientific Inc.,Whidbey Island, WA에서의 PEEK 피팅)을 사용하여 밀봉된다. 스테이지(38)를 가열하는 전류원(30), 예를 들면, 0-400 VAC 가변(variac) 트랜스포머(ISE, Inc., Cleveland, OH)는, 바닥 베셀부(72)에 위치된 피드쓰루(46)를 통해 베셀(12)에 들어가는 배선(48)을 통해 스테이지(38)에 연결된다. 열전쌍(50), 예를 들면, K타입 열전쌍(Omega, Engineering, Stamford, CT)이 기판(42) 및/또는 용제 유체(59)(및 거기에 녹을 수 있는 시약)의 예를 들면, 가열 스테이지(38)의 베셀(12)의 온도를 측정하기 위해 위치되며, 바닥 베셀부(72)(그러나, 여기에 한정되지는 않는다)에 위치된 별개의 피드쓰루(46)를 통해 베셀(12)에 들어가는 열전쌍 리드 배선(52)을 통해 베셀(12) 외부의 온도 표시장치(34)에 전기적으로 연결된다. 피드쓰루(46)는 고압 피팅, 예를 들면, 스테인레스 스틸 피팅(CONAX, Buffalo, NY)을 사용하여 밀봉된다. 다른 피드쓰루 또는 통로 수단(예를 들면, 도관)은 베셀(12) 외부의 연결 장치에 필요한 것으로 제공된다. 실(60)은 유체 구성 요소의 도입 이전에 베셀(12)을 가압 밀봉 및 온도 밀봉하는데 효과를 준다. 베셀(12)은 프리커서(58)를 용제 유체(59)에 분산하기 위해, 선택적인 홀딩 베셀(56), 예를 들면 도가니를 더 포함한다. 프리커서(58)는 베셀(12)에 도입되기 전에 프리믹싱 셀(36)에서 용제 및/또는 다른 시약와 선택적으로 프리믹스된다. 부가적인 구성 요소, 장치 및 도구는 예를 들면, 데이터 수집/측정, 처리 제어 및 다른 필요에 대해서 예약 없이 사용될 수 있다. 냉각 및/또는 가열 장치, 증착 챔버, 반응 챔버, 유체 또는 시약 혼합 장치 및 베셀, 전송 시스템 및 장치, 컴퓨터 인터페이스 및 로보트 시스템/장비를 포함하는(그러나, 여기에 제한되지는 않는) 장비는 본 기술에서 숙련된 자에 의해 선택되어, 여기에 조합된다. 증착 베셀(12)을 도 4a-4e를 참조하여 설명한다.
도 4a는, 내화성 금속, 예를 들면 티타늄으로 만들어진 정상 베셀부(70), 바닥 베셀부(72) 및 중앙 베셀부(74)를 포함하여, 벤치 스케일 설계를 갖는, 예를 들면, 시리즈 4560 Mini Bench Top Parr® reactor(Moline, Illinois)의 증착 베셀(12)의 수직 단면도를 나타낸다. 부(70, 72, 74)는, 정상(70), 바닥(72) 및 중앙(74) 베셀부의 각각으로 기계화된 고정 림부(78) 위로 슬라이딩하여 실장된 split C-type 클램프(76)와 위치에서 고정되어, 베셀(12)의 압력 및 온도 밀봉에 영향을 준다. 클램프(76)는 클램프(76)의 주변 근방에 위치된 스크류-다운 잠금 링(80)을 통해 적소에 고정된다. 조립될 때, 정상부(70), 바닥부(72) 및 중앙부(74)는 증착 챔버(82)의 크기를 한정한다. 사파이어(Crystal Systems Inc., Salem, MA 01970)로 구성된 윈도우(84)는 챔버(82)에 도입된 유체 및 시약의 위상 및 혼합 동작을 조사하고 관찰하기 위해 정상 베셀부(70)에 선택적으로 위치된다. 챔버(82)는 표준 단말 디스플레이(비도시) 또는 다른 관측 시스템에 연결된 고성능 카메라(비도시), 예를 들면, 파나소닉 모델 GP-KR222 칼러 CCD 카메라(Rock House Products Group, Middletown, NY)와 함께 윈도우(84)를 통해 선택적으로 관측된다. 여기에 제한하고자 하는 것은 아니다. 베셀(12)은, 챔버(82)에 유체를 도입하거나 제거하기 위해 4개의 포트(86)를 포함하지만, 여기에 한정되지는 않는다. 베셀(12)은 콜드-월 증착 모드에서 열교환기(44)와 함께 동작되거나 또는 핫-월 증착 모드에서 교환기(44) 없이 동작될 수 있다.
도 4b-4d는 정상 베셀부(70), 바닥 베셀부(72) 및 중앙 베셀부(74)를 포함하는 증착 베셀(12)(도 4a를 참조하여 이전에 기술되어 있는)의 치수를 표시한다. 도 4b에서, 정상 베셀부(70)의 윈도우(84)는 지름이 1.006 인치(2.56cm), 두께가 0.508 인치(1.29cm)의 크기를 갖지만, 여기에 한정되지는 않는다. 포트(86)는, 베셀(12)에 유체(용제, 시약, 프리믹스된 유체 등)를 도입하기 위해, 약 0.067 인치(0.17 cm) I.D.의 치수를 갖는 보어(86a)를 포함한다.
도 4c는 (ⅰ) 가열 스테이지(38)에 전류원(30)의 전기적인 배선, 및 (ⅱ) 이전에 설명된, 각각의 판독 및/또는 표시 장치(34)에 베셀(12)의 챔버(82) 내에서 열전쌍(50)의 전기전인 배선을 연결하는 피드쓰루(46)에 대한 바닥 베셀부(72)의 오프셋과 치수를 열거한다. 피드쓰루(54)는 냉각원(32)을 베셀(12)의 외부에 연결하는 교환기(44)의 냉각 코일을 위한 입구점 및/또는 출구점을 제공한다. 피드쓰루(54)는, 고압 피팅, 예를 들면 고압 PEEKTM(Upchurch Scientific Inc., Whidbey Island, WA)를 사용하여 밀봉된다. 적어도 2개의 스테이징 포스트(88), 예를 들면, 도시된 것같은 치수를 갖는, 예를 들면, McMaster-Carr(Los Angeles, CA)로부터 상 업적으로 유용한 기계적인 글래스 세라믹 포스트(88)가 가열 스테이지(38)을 실장하기 위해 사용된다. 상표 MACOR(Corning Inc., Corning, NY)하에서 판매된 포스트(88)는, 예를 들면, M-2 히터 키트(GE Advanced Ceramics, Strongsville, OH)에서 상업적으로 유용한 탄탈륨 나사(89)와 몰리브데늄 너트(비도시)를 갖는 바닥 베셀부(72)와 스테이지(38)에 앵커된 약 55%의 플루오르화 금운모(fluorophlogopite mica) 및 약 24%의 붕규산 유리를 포함한다.
도 4d는 약 2.198인치(5.58cm)의 수직 높이, 약 2.25인치(5.175cm)의 지름 및 약 140mL의 내부 유체 볼륨을 포함하여 치수(그러나, 여기에 제한되지는 않는다.)를 나열하며, 중앙 베셀부(74)와 챔버(82)의 수직 단면도를 나타낸다. 예를 들면, 챔버(82) 및 관련된 구성 요소는 의도된 제조, 증착 및/또는 조작 공정 또는 목적을 위해 적절한 규모 및/또는 위치를 가질 수 있다. 본 기술에서 숙련된 자에 의해 선택되는 모든 구성들이 여기에 조합될 수 있다.
도 4e는, 가열 스테이지(38)과 이 스테이지(38)을 고정하는 포스트(89)를 포함하여, 바닥 베셀부(72) 위에 실장되어 위치하는 구성 부품을 도시하는 바닥 베셀부(72)의 수평 단면도를 나타낸다. 피드쓰루(54)는 이전에 서술된 것같이, 베셀(12)의 외부에 냉각원(32)를 연결하는 바닥 베셀부(72)를 통해 열교환기(44)의 냉각 코일에 대한 출입점을 제공한다. 피드쓰루(46)는, 베셀(12)에서 전류원(30)으로부터 스테이지(38)까지, 및 온도 표시장치(34)로부터 열전쌍(50)까지 각각 전기 배선(48)과 열전쌍 리드(52)(도 2)(상기 서술됨)에 대한 입구점을 제공한다. 실(seal)(60)은 어셈블리상의 베셀(12)에 대해 압력 및 온도를 제공한다.
용제
본 발명과 함께 사용된 용제는 압축가능한 또는 액화된(고밀도화된) 유체 또는 가스, 임계 근방 유체, 및 탄소, 이산화탄소, 에탄, 에틸렌, 프로판, 부탄, 설퍼헥사플루오라이드, 암모니아 및 그 유도체, 예를 들면 클로로트리플루오로에탄을 포함하는(이에 한정되지는 않는다) 초임계 유체의 군으로부터 선택되고, 순수(neat) 유체에 대한 임계 밀도(ρc) 위의 유체 밀도(ρ)를 갖는(즉, ρ>ρc) 유체이다. 순수 유체에 대한 임계 밀도(ρc)는 식 (3)에 의해 정의된다.
[수학식 3]
Figure 112007075803936-PCT00002
여기서, Vc는 임계 부피(ml/mol)이고, M.W.은 구성 유체의 분자량(g/mol)이다("가스와 액체의 성질", 3판, 맥그로힐 출판, 페이지 633). 이산화탄소(CO2)는, 그 유용한 임계조건(즉, Tc=31℃, Pc=72.9atm, CRC 핸드북, 71판, 1990, 페이지 6-49, 임계 밀도(ρc)는 대략 0.47 g/mL), 패턴 피쳐 상에 가해진 저면 텐션(20℃에서 약 1.2 dynes/cm, Encyclopedie Des Gaz", Elsevier Scientific 출판, 1976, 페이지 338)이 주어진 용제의 예이다. 또한, 고밀도 CO2는 수성의 유체와 비교하여 100 배 더 나은 확산을 나타낸다[예를 들면, 초임계 유체를 이용하는 화학 합성, Philip G. Jessop, Waltner Leitner(eds.), Wiley-VCH, 페이지 38]. 특히, 고밀도 CO2의 온도는 약 10,000 psi까지의 압력으로 약 56℃에서 약 150℃ 까지의 범위에서 선택된다. 더 구체적으로, 고밀도 CO2의 온도는 약 850 psi에서 약 3000 psi까지의 범위의 압력으로 약 60℃까지 선택된다. 더 구체적으로, 고밀도 CO2의 온도는 약 20℃에서 약 25℃(CO2는 콜드월 베셀 동작에 대해 이들 온도에서 액체이다)의 실온 또는 그 근방에서 약 1100 psi의 압력과 순수한 CO2의 임계 밀도를 초과하는 밀도(즉, ρc>0.47 g/cc)로 선택된다. 임계 밀도 이상의 적합한 온도 및 압력 범위가, 대응하는 감소된 온도(Tr)가 특정되는 감소된 밀도(ρr)의 함수로서 감소된 압력(Pr)의 표준 플롯으로부터 선택될 수 있다. 본 기술에서 숙련된 자는, 압력 및 온도에 대해 많은 선택이 가능한 것을 알 수 있다. 일반적으로, 초임계 유체(SCF) 조건에서 고밀도 유체는 그 임계 파라미터를 초과하는 것만을 필요로 한다. 그래서, CO2 기반 시스템에서, 약 32℃의 온도 위에서, SCF 시스템에 대한 압력은 CO2의 임계 압력을 초과하는 것만을 필요로 한다. 가용성에 대해 필요한 것 이상으로 혼합 용액의 농도가 유지되면, SCF 시스템에 대해 여러 온도가 이용가능하고, 이것은 시스템에서 압력 및/또는 온도에 변화를 줌으로써, 고밀도 용액에서 많은 농도 증가가 이용될 수 있다는 것을 의미한다. 더 높은 밀도가 압력 및/또는 온도의 함수로서 사용될 수 있는 SCF 유체에서 이와 유사하거나 더 큰 효과가 얻어질 수 있다.
프리커서
특정 해방 온도에서 증착 물질을 해방하는 선택된 용제 시스템의 액체, 임계 근방, 또는 초임계 온도 및 압력에 대한 가용성 및 안정성을 갖고, 표면에 증착가능한 증착 물질을 포함하는 프리커서는, 예를 들면, 그 전체가 여기에 조합된, Watkins 등(US 6,689,700) 및 Kondoh 등.(Jpn. J. Appl. Phys.(43) No. 6B, 2004]에 의해 보고된 것같이 선택될 수 있다. 여기에 제한하고자 하는 것은 아니다. 프리커서는 킬레이트 금속, 카르보닐 금속, 전이 금속 커플링 에이전트, 디케토네이트, 복합 에이전트 및 유기금속 합성 시약을 포함하지만, 여기에 한정되지는 않는다. 예들은, 일반적인 형태 CuL 또는 CuL2의 구리(Ⅰ) 및 구리(Ⅱ)의 유기금속 합성물을 포함하고, 여기서 L은 알킨, 올레핀, 헥사플루오로아세틸아세토네이트(hfac) 및 그 수화물, 씨클로옥타디엔(cod), 및 비닐 트리메틸실란(vtms), 예를 들면, 구리(Ⅰ)(헥사플루오로아세틸아세토네이트)-2-메틸-1-헥신-3-아인[Cu(hfac)-2-메틸-1-헥신-3-아인)], Cu(hfac)-2-부틴, Cu(Ⅰ)-헥사플루오로-2,4-펜탄디오네이트-(씨클로옥타디엔) 합성물 [CAS No. 86233-74-1]; 구리(Ⅰ)(헥사플루오로아세틸아세토네이트)(비닐 트리메틸실란) 합성물 [즉, Cu(hfac)(vtms)]; 구리(Ⅰ)(헥사플루오로펜탄디오네이트)(비닐 트리메틸실란) 합성물 [Cu(hfac)(vtms)] [CAS No.139566-53-3]로부터 선택된 리간드(ligand)이다. 구리(Ⅱ) 프리커서는 다음을 포함하지만, 여기에 한정되지는 않는다: 구리(Ⅱ) 베타 디케토네이트, 구리(Ⅱ) 비 스(2,2,6,6,8,8-헵타플루오로-2,2-디메틸-3-5-옥탄디오네이트), 구리(Ⅱ) 비스(2,2,6,6-테트라메틸-3,5,헵타디오네이트, 구리(Ⅱ) 아세틸아세토네이트, 구리(Ⅱ)(헥사플루오로아세틸아세토네이트)(비닐 트리메틸실란) 합성물 [즉, Cu(hfac)(vtms)]; 구리(Ⅱ) (헥사플루오로-2,4-펜탄디오네이트)[CAS# 14781-45-4] 또는 구리(Ⅱ)(헥사플루오로아세틸아세토네이트)[즉, Cu(hfac)2] 및 그 수화물, 예를 들면, 구리(Ⅱ)헥사플루오로아세틸아세토네이트 하이드레이트 [즉, Cu(hfac)2·2H2O][CAS No.155640-85-0, Sigma-Aldrich, Milwaukee, WI 53233], 및 구리(Ⅱ)디이소부티릴메타네이트 [Cu(dibm)2]. 구리(Ⅰ)(헥사플루오로아세틸아세토네이트)(트리메틸비닐실란) [즉, Cu(hfac)(tmvs)] [CAS No. 139566-53-3]을 포함하는, 상표명 CupraSelect Blend®(Schumacher, Carlsbad, CA) 하에서 상업적으로 판매되는 다른 구리 프리커서는, (ⅰ) 특정 해방 온도에서 표면에 직접 Cu0 및 (ⅱ) 용제 매체에서 용해가능하고, 선택된 온도 및/또는 반응 조건에서 사용하기에 적합한, Cu+2 [즉, Cu(Ⅱ)(hfac)2·2H2O + 2(tmvs)] 를 해방하기에 적합하지 않다. 유기 금속 합성물은, 예를 들면, 트리루테늄도데카카르보닐 [Ru3(CO)12][CAS No. 15243-33-1] 및 루테노신(또한, 씨클로펜타디에닐루테늄 [RuCp2])[CAS No. 1287-13-4]을 포함하는, 예를 들면, 카르보닐 금속 및 디케토네이트 금속을 포함한다. 본 발명과 함께 사용하기에 적합한 다른 증착 프리커서는, 화학 기상 증착(chemical vapor deposition:CVD), 원자층 침착법(atomic layer depostition:ALD), 원자층 에피택시, 고밀도 플라즈마 CVD(HDP-CVD), 및/또는 유기 금속 CVD(MOCVD) 분야, 다음을 포함하지만, 여기에 제한되지는 않는다, 티타늄 테트라-디메틸아미드(Ti(NC2H6)4 또는 TDMAT)[CAS No.3275-24-9, Schumacher Chemicals, Carlsbad, CA 92009), 티타늄 니트라이드 프리커서; 테트라키스(디메틸아미도) 탄탈륨(V) [Ta(NMe2)5), Strem Chem. Co.,Newburyport, MA 01950-4098] 및 트리스 (디에틸아미도)(에틸이미도) 탄탈륨(V) [Ta(NEt)(NEt2)3), Sigma-Aldrich, Milwaukee, WI 53233], 탄탈륨 프리커서; 및 비스(터트부틸이미도) 비스(디메틸아미도) 텅스텐(VI)[(t-BuN)2(Me2N)2W, Sigma-Aldrich, Milwaukee, WI 53233][CAS No. 406462-43-9], 텅스텐 프리커서. 여기에 제한하고자 하는 것은 아니다
[표 1]
각종 물질의 프리커서에 대한 해방 온도(열분해에 기초)
증착 물질 프리커서 해방 온도**(℃)
Ru Ru3(CO)12 140-150
Cu Cu(hfac)2 220
** MSDS, Strem Chemicals, Inc., Newburyport, MA. 01950-4098
표 1은 본 발명에 따라서 테스트된 2개의 일 예의 금속 프리커서를 나열한다. 표 1에 나타낸 것같이, 각각의 프리커서, 트리루테늄도데카카르보닐 [Ru3(CO)12][CAS No. 15243-33-1], 및 구리(Ⅱ)(헥사플루오로아세틸아세토네이트[Cu(hfac)2·H2O][CAS No.14781-45-4]로부터 루테늄과 구리를 해방하는 온도는 실 질적으로 다르다. 도시된 것같이, 프리커서는 예를 들면, 반도체칩 제조의 제조 공정에 적용가능한 광범위한 온도 또는 온도 구배조건에 걸쳐 선택적 증착을 허용하는 해방 온도를 갖고 프리커서가 선택될 수 있다. 여기에 제한하고자 하는 것은 아니다. 예를 들면, 촉매 작용, 압력, 화학적 시약 등을 포함하여(여기에 한정되지는 않는다) 프리커서 물질에 대한 해방 온도를 바꾸기 위해, 각종 화학적 및 물리적 공정이 알려져 있다. 그래서, 온도, 화학 및 물리 작용 및/또는 선택된 반응 조건에 따라서 증착 물질을 해방하는 모든 프리커서는 본 발명의 범위 내에 있는다.
시약
표면 또는 기판으로의 증착에 영향을 주는 화학적 첨가물 및 시약은 본 발명과 함께 사용하기에 적합하다. 시약은 반응 화학제, 비반응 화학제, 환원제, 산화제, 촉매제 및 보조 용제를 포함하지만, 여기에 한정되지는 않는다. 특히, 용제에 대해, 액체, 임계 근방, 초임계 조건에서 용제 유체에 섞일 수 있는 시약이, 예를 들면, 수소(H2), 케톤(예를 들면, 아세톤), 및 알코올(메탄올 및 에탄올)을 포함하여 선택될 수 있다. 수소는 환원제 및/또는 산소 스카빈저(scavenger)로서 효과적인 시약의 일 예이다. 또한, 수소는, 예를 들면 31℃에서, 이산화탄소 용제에 대해 액체, 임계 근방, 초임계 온도에서 이산화 탄소를 포함하는(여기에 제한되지는 않는다) 용제 유체에서 녹을 수 있다. 시약은 고체, 액체, 기체로서 증착 챔버에 직접 도입되거나 또는 용제에 프리믹스되어, 용제에 대해 액체, 임계 근방, 초임계 온도에서 증착 챔버에 전달된다. 또는, 시약은 낮은 온도에서 챔버에 전달되고, 소망의 액체, 임계 근방, 초임계 온도로 실질적으로 가열된다. 따라서, 여기에 제한하고자 하는 것은 아니다.
본 기술에서 숙련된 자는 본 발명이 예를 들면, 프리커서, 시약 및 또는 증착 물질 사이에서 발생하는 반응의 유형 또는 반응의 시퀀스에 의해 제한되지는 않는 것으로 인식할 수 있다. 반응은 환원, 산화, 불균등화, 해리, 분해, 천이, 가수분해, 광분해, 수소 첨가, 그 조합을 포함하지만, 여기에 한정되지는 않는다. 예를 들면, 프리커서로부터 용제 유체로의 예를 들면, 열 증착, 해리, 또는 천이에 의한 증착 물질의 해방은, 예를 들면, 기판 또는 표면에 대해, 예를 들면 환원제 및 궁극적인 증착을 갖고, 계속적인 반응을 허용하는 증착 베셀 또는 반응 챔버에서 효과적일 수 있다. 다른 실시예에서, 증착 베셀 또는 반응 챔버에 대한 기체, 고체, 액체 시약의 도입은 프리커서와 시약 사이 및/또는 프리커서로부터 해방된 증착 물질과 시약 사이의 반응을 시작할 수 있다. 본 기술에서 숙련된 자에 의해 선택될 수 있는 모든 시약은 본 발명의 범위와 진의 내에 있는다.
증착 챔버에 대한 온도 및 압력 선택은 본 기술에서 숙련된 자에 의해 이해되는 것 같이 용제와 시약의 부분에 의존한다. 특히, 스테이지 온도는 약 1 psi 내지 20,000 psi의 범위 내의 증착 베셀의 압력으로 약 -100℃ 내지 약 1500℃ (코팅 및/또는 가열을 통해)의 범위에서 선택될 수 있다. 더 구체적으로는, 온도는 약 25℃ 내지 600℃의 범위에서 약 500 psi 내지 5000 psi의 범위 내에서의 압력으로 선택될 수 있다. 더 구체적으로는, 온도는 약 100℃ 내지 200℃의 범위에서 약 2000 psi 내지 3000 psi의 범위 내에서의 압력으로 선택될 수 있다.
도 5는 피쳐(90)(예를 들면, 바이어스), 층(92)(예를 들면, 노출층, 박막층, 내장층), 표면(94)(예를 들면, 외부 면, 평탄면, 수평면, 수직면 등), 서브표면(96a, 96b, 96c)(예를 들면, 피쳐 표면), 및/또는 다른 복합 기판 표면(예를 들면, 보이드, 상호연결된 터널 등)을 포함하는 전형적인 복합 기판(42)을 도시한다. 이러한 피쳐, 층, 및 표면은, 제조된 또는 복합기판, 예를 들면 배리어 필름이 증착된, 예를 들면 반도체 칩 제조에서 실리콘 웨이퍼에서 발견되는 구조의 각각의 유형이다. 피쳐 패턴(90)은 예를 들면, 바이어스, 웰, 트렌치, 갭, 홀 및/또는, 복합 구조 및 수평, 수직 및 평탄면을 포함하는 면을 갖는 다른 패턴화된 구조를 포함한다. 도면에서, 기판(42)을 가열하는 가열원(40)는 기판(42)과 함께 위치되지만 여기에 한정되지는 않는다. 예를 들면, 기판(42)에 대해 각종 방향에 위치된 다른 종류의 다중 소스(40) 등은 본 기술에서 숙련된 자에 의해 사용하기에 적합하다. 그래서, 여기에 제한하고자 하는 것은 아니다.
선택적인 증착의 일반적인 공정
다음의 일반적인 공정은 기판(42), 예를 들면 반도체칩 상에 물질을 선택적으로 증착하는 시스템(10)의 사용을 설명한다. 기판(42)은 가열 스테이지(38)에 실장된다. 기판(42)은 증착 물질을 포함하는 프리커서(58)의 알려진 질량에 근접한다. 베셀(12)은 예를 들면, 압축가능한 용제 유체, 예를 들면 이산화 탄소로 밀봉되고, 가압되고, 필링된다. 일 구성에서, 시약은 산소 스카빈저 또는 환원제로 선 택적으로 부가된다. 이 구성에서, 용제 및 반응물은 소스(14, 16)로부터 각각 증착 베셀(12)에 이송되지만, 여기에 한정되지는 않는다. 예를 들면, 소스(14,16)는 예를 들면, 고압 이송 다양체 또는 탱크를 포함하는 다양한 배송 수단중 어느 하나를 포함한다. 시약 및/또는 프리커서를 포함하는 용제 유체(59)는, 베셀(12)에 도입되기 전에, 고강 폴리머 라이너, 예를 들면, 상표명 PEEK®(Victrex USA Inc.,Greenville SC) 하에서 판매중인 폴리-에테르-에테르 케톤, 상표 Teflon®(Dupont, Wilmington, DE)하에서 판매중인 폴리-테트라-플루오로-에틸렌으로 선택적으로 라인된 프리믹싱 셀(36)에서 선택적으로 혼합될 수 있다. 베셀(12)에서, 열교환기(44)의 코일을 통한 냉각수의 흐름은 유체(59)의 소망의 온도, 프리커서(58)의 용해 및 혼화성, 기판(42)의 온도를 유지하기 위해 필요한 레이트에서 시작된다. 일 실시예에서, 베셀(12)은 열교환기(44)의 사용과 함께 "콜드-월" 증착 모드에서 동작된다. 다른 실시예에서, 베셀(12)은 예를 들면 열 교환기(44)의 사용없이 "핫월" 증착 모드에서 동작된다. 기판(42)은 액체, 임계 근방, 또는 초임계 또는 용제에 대한 조건에서 시약(또는 시약 유체)을 포함하는 용제 유체(59)에 노출됨으로써, 프리커서(58)와 임의의 첨가된 시약을 섞는다. 교환기(44)에 의해 제공된 실제의 온도 제어의 존재 유무에서, 가열원(40)(스테이지(38)의 내부)와 함께 기판(42)을 가열함으로써 증착면에 대해 온도 구배가 발생된다. 프리커서(58)로부터 해방된 증착 물질은, 프리커서(58)의 해방 온도를 초과하는 기판(42)의 예를 들면, 표면, 층 및/또는 피쳐 패턴에 대해, 증착면에 대해서 발생된 온도 구배에 따라서 증착면(또는 그 일부)에 대해 선택적으로 증착된다. 이 구성에서, 온도는 열 전쌍(50) 및 다른 온도 측정 장치 또는 가열 스테이지(38), 가열원(40), 기판(42) 및/또는 용제 유체(59) 각각의 근방에 위치된 수단을 사용하여 측정된다. 특히, 단위 길이(또는 두께)당 약 600℃부터 단위 길이(또는 두께)당 약 25℃까지의 범위에서 온도 구배는 선택적인 증착을 촉진한다. 더 구체적으로, 단위 길이당 약 400℃부터 단위 길이당 약 150℃까지의 범위에서 온도 구배는 선택적인 증착을 촉진한다. 여기에 제한하고자 하는 것은 아니다.
도 6은 본 발명과 함께 테스트된 복합 기판(42)(테스트 쿠폰), 즉, 반도체칩을 도시한다. 기판(42)은 바이어스(90)(패턴 피쳐), 외부 면(94), 표면(96a, 96b, 96c) 및 층(100-108)을 포함하고, 수평 및 수직면, 인터페이스, 노출 내장면, 및/또는 그 서브면을 포함하는 각종 구조 및 표면을 포함하지만, 여기에 제한되지는 않는다. 인스턴트 기판(42)은 실리콘 층(100), (내장된) 구리층(102), 에치-스탑 배리어로서 탄화 규소(SiC)층(104), 유기실란 글래스(OSG), 또는 다른 로우-k 유전체(LKD) 물질을 포함하는 유전층(106), 절연 오버층으로서 산화 규소(SiO2) 또는 다른 박막 물질을 포함하는 캡코팅층(108)을 포함한다. 테스트 쿠폰(42)은 일반적으로, 층(102)(내장된 구리층)에 개방된 층(104)(SiC 에치 스탑층)을 브리치(breach)하는 층(108)(SiO2) 및 층(106)(LKD)을 통해 기판(42)에 도입된 패턴 피쳐 바이어스(90)를 처리하는 웨이퍼를 서술하는 "배리어 오픈(BO)" 구성이다. 예를 들면, 가열원(40)와 표면(94) 사이에서 발생된 온도 구배는 예를 들면 면(96a, 96b, 96c)을 따라서 예를 들면 바이어스(90)에 선택적으로 증착하기에 적합한 온도를 발생하고, 온도 구배에서 적어도 하나의 온도가 프리커서(58)에 대한 해방 온도를 초과할 때, 증착이 발생한다. 용제 유체(59)는 표면(94)의 온도보다 낮은 온도에서 전형적으로 유지됨으로서, 선택적인 증착이 소망되는 표면에 대해 필요한 온도를 유지한다.
일반적으로, 프리커서(58)에 대한 해방 온도이상으로 증착면(예를 들면, 면(96a, 96b, 96c))의 온도를 유지하면서, 해방온도보다 실질적으로 낮은 온도에서 다른 표면 예를 들면 표면(94)을 유지하는 것은 소망하는 면에서 선택적인 증착을 행하는 것을 촉진한다. 본 기술에서 숙련된 자는 증착 두께가 농도(예를 들면, 시약, 프리커서 등의), 증착률, 프리커서 확산 및 증착 시간을 포함하는 인자에 의해 제어되는 것으로 인식할 수 있지만, 여기에 한정되는 것은 아니다.
도 6에 도시된 본 발명의 실시예에서, 소스(40)는 기판(42)을 가열하여, 제1 온도(예를 들면, 200℃)에서의 소스(40)와 제2 온도(예를 들면, 120℃)에서 유지되는 면(94) 사이에서 온도 구배를 발생시킨다. 소망되는 증착면(96a, 96b, 96c)에서 온도가 프리커서(예를 들면, 150℃)에 대한 해방(예를 들면, 분해) 온도를 초과하면, 온도 구배에 따라서 패턴 바이어스(90)에서 증착이 시작되어 선택적으로 증진된다. 일 예에서(실시예 1에 상세하게 기재 및 도 7에 도시), 프리커서(58)로부터 해방된 구리 금속은 패턴 바이어스(90)에 선택적으로 증착되어, 바이어스(90)를 채운다.
도 8에 도시된 본 발명의 실시예에서, 소스(40)는 기판(42)을 가열하여, 제1 온도(예를 들면, 245℃)에서의 소스(40)와 제2 온도(예를 들면, 150℃)에서 유지되는 면(94) 사이에서 온도 구배를 발생시킨다. 패턴 바이어스(90)의 소망되는 증착 면(96a, 96b, 96c)에서 온도가 선택된 프리커서(예를 들면, 220℃)에 대한 해방(예를 들면, 분해) 온도를 초과하면, 온도 구배에 따라서 면(96a, 96b, 96c)을 따라서 패턴 바이어스(90)에서 증착이 시작되어 증진된다. 일 예에서(아래의 실시예 2에서 상세하게 기재), 프리커서(58)로부터 해방된 구리 금속은 바이어스(90)에 선택적으로 증착되어, 바이어스(90)를 채운다.
도 9에 도시된 본 발명의 다른 실시예에서, 소스(40)는 기판(42)을 가열하여, 제1 온도(예를 들면, 250℃)에서의 소스(40)와 제2 온도(예를 들면, 100℃)에서 유지되는 면(94) 사이에서 온도 구배(예를 들면, 기판의 ~150℃/mm)를 발생시킨다. 면(96a, 96b, 96c)에 따른 온도가 프리커서에 대한 해방온도를 초과하면, 온도 구배에 따라서 면(96a, 96b, 96c) 및 그 일부를 따라서 패턴 바이어스(90)에서 증착이 시작되어 촉진된다.예를 들면, 프리커서에 대한 해방온도(예를 들면, 100℃) 아래의 온도에서 유지되는 면(96b, 96c)상에서 증착이 일반적으로 관찰되지는 않는다. 그래서, 증착은 패턴 바이어스(90)의 필링부에 의해 선택적으로 제어된다. 일 예에서(실시예 3 및 도 10에 상세하게 기재), 프리커서(58)로부터 해방된 루테늄 금속은 패턴 피쳐 바이어스(90)에 선택적으로 증착되어, 바이어스(90)의 선택된 부분을 부분적으로 채우거나 및/또는 코팅한다.
도 11에 도시된 본 발명의 다른 실시예에서, 소스(40)는 기판(42)을 가열하여, 제1 온도(예를 들면, 350℃)에서의 소스(40) 및/또는 층(100)(제1 위치)와 제2 온도(예를 들면, 200℃)에서 유지되는 면(94)(제2 위치) 사이에서 온도 구배(예를 들면, 기판의 ~150℃/mm)를 발생시킨다. 도시된 것같이, 면(94, 96a, 96b, 96c)에 서 온도가 선택된 프리커서(58)(예를 들면, 150℃)에 대한 해방(예를 들면, 분해) 온도를 초과하면, 예를 들면 정상 표면-다운 증착 모드에서, 면(94) 및 면(96a, 96b, 96c)을 따라서 선택 증착을 촉진한다. 일 예에서(도 12의 실시예 4에 상세하게 기재), 프리커서(58)로부터 해방된 루테늄 금속이 패턴 피쳐 바이어스(90)에서 온도 구배를 따라 외부 면(94) 및 면(96a, 96b, 96c)을 선택적으로 증착하여, 바이어스(90)를 코팅한다.
본 발명은 다음의 설명을 참조하여 더욱 도시된다.
실시예
다음의 실시예들은 본 발명에 따르는 물질의 선택적인 증착을 지원하는 증거일 뿐 아니라 조건 및 응용에 대한 이해를 더욱 증진시키고자 하는 것이다. 실시예1은 바이어스를 선택적으로 채우는 반도체칩 기판의 패턴 피쳐(바이어스)에 루테늄 금속이 선택적으로 증착되어 있는 조건의 상세이다. 실시예2는 바이어스를 선택적으로 채우는 반도체칩 기판의 바이어스에 구리 금속이 선택적으로 증착되어 있는 조건의 상세이다. 실시예3은, 예를 들면, 바텀업 증착 모드에서, 반도체칩 기판의 바이어스에서 온도 구배에 따라서 루테늄 금속이 선택적으로 증착되고, 이 온도 구배에 따라서 바이어스를 선택적으로 코팅하는 조건의 상세이다. 실시예4는, 예를 들면, 정상면 다운 증착 모드에서, 온도 구배에 따라서, 반도체칩 기판의 바이어스의 외부 면과 표면을 따라서 루테늄 금속이 선택적으로 증착되는 조건의 상세이다.
실시예1
루테늄은 낮은 저항률, 우수한 화학 안정성 및 양질의 드라이 에칭 성질이 주어진 G비트 스케일 DRAM(dynamic random access memories)에서 유망한 전극 물질이다. 도 6에 도시된 발명의 일 예에서, 루테늄 물질은, 바이어스(90)를 채우며, 반도체칩 기판(42)의 바이어스(90)(패턴 피쳐)에 선택적으로 증착된다. 시스템은 고밀도의 이산화탄소, 루테늄 금속 프리커서, Ru3(CO)12을 포함하고, 용제 유체에 대해 액체, 임계 근방 또는 초임계 온도에서 안정적이고, 예를 들면, 화학량 초과의 H2 시약을 포함하는 용제 유체(59)를 사용하며, 증착 베셀에서 원하지 않는 산화 반응을 방지한다. 프리커서(58)용 분해 온도 또는 보다 높은 온도에서 프리커서(58)에서 해방된 원자 루테늄(Ru0)이, 패턴 바이어스(90)를 선택적으로 채우며 기판(42)에 증착된다. 기판(42)은 결정면을 따라서 선이 그어지고 잘라져 크기가 정해지고, 측면이 대략 1인치 ~ 1.75인치의 쿠폰을 만든다. 바이어스(90)는 ~1㎛의 수평 길이와 ~200 nm의 깊이를 갖는다. 테스트 쿠폰(42)의 후처리 검사는 SEM(Scanning Electron Microscopy)와 TEM(Transmission Electron Microscopy)를 사용하여 행해진다. 증착 물질의 순도는 XPS(X-ray Photoelectron Spectrometry) 분석을 사용하여 평가된다.
실험. 25mg의 프리커서 용액, Ru3(CO)12, (Sigma-Aldrich, Milwaukee, WI)는 글래스 베셀(56)에 올려지고, 베셀(12)에서 스테이지(38) 아래에 놓여진다. 반도체 칩 기판(42)은 세라믹 가열 스테이지(38)에 고정된다. 베셀(12)는 밀봉되고, 챔버(82)는 소스(16)로부터 입력 포트(86)를 통해 100 psi 수소로 가압되고, 그리고 소스(14)로부터 이산화탄소(CO2)로 1100psi의 전체 압력까지 가압되어, 최종 용제 유체(59)를 형성한다. 챔버(82)는 가열스테이지(38), 기판(42), 및 용제 유체(59)의 온도를 측정하기 위해 위치되는 몇 개의 K형 열전쌍(50)이 구비된다. 스테이지(38)는 100℃의 온도까지 가열되고, 용제 유체(59)의 구성물은 대략 5 ~ 10분 동안 서로 혼합되어, 용제 유체(59)에서 프리커서(58)의 용해를 향상시킨다. 챔버(82)에서 혼합되는 것이 윈도우(84)를 통해 관찰된다. 이어서 스테이지(38)의 온도는 ~200℃까지 상승되고, (ⅰ) 표면(94) 및 (ⅱ) 표면(94) 위의 유체(5l)의 온도는 각각 약 120℃ 및 약 70℃로 유지되어, 기판(42)의 비아 패턴(90)에 소망의 온도 구배를 만들어, 선택적인 증착과 루테늄 금속으로 바이어스(90)를 채우게 한다. 기판(42)은 시약 유체와 약 60분의 접촉 시간을 갖지만, 여기에 한정되지는 않는다.
결과. 도 7은 기판(42)의 바이어스(90)의 선택적인 필링을 나타내는 SEM 마이크로그래프를 나타낸다. 바이어스(90)에 증착된 루테늄 금속의 두께는 표면층(94)에 위치된 루테늄 금속의 두께와 실질적으로 다른 것으로 발견되었다. 특히, 바이어스(90)에서 루테늄의 두께는 ~200nm였고, 피쳐의 수직 깊이를 따라서 연장하고 있다. 대조적으로, 표면(94)위에 위치된 루테늄은 최대 ~20nm의 두께를 갖는다. 선택적인 증착은 두께의 차이, 예를 들면 dvia >>dsurface로 인해 확실해진다. 결과는 또한 증착이 비등각인 것, 즉, 바이어스(90)에 비대칭적으로 증착되어 있는 것을 나타낸다.
실시예 2
도 8에 도시된 발명의 다른 예에서, 구리 금속은 반도체칩 기판(42)의 바이어스(90)(패턴 피쳐)에 선택적으로 증착되어, 바이어스(90)를 선택적으로 필링한다. 시스템은, 고밀도의 이산화탄소의 용제 유체(59), 구리 금속 프리커서(58), 예를 들면 구리(Ⅱ) 헥사플로오르아세틸아세토네이트 [Cu(hfac)2] (Sigma-Aldrich, Milwaukee, WI), 및 화학량 초과의 시약 가스(H2)를 포함한다. 구리(Cu+2)는 프리커서(58)로부터 바이어스(90)의 증착면으로 해방되고, 바이어스(90)를 선택적으로 필링하는 H2 시약에 의해 감소된다. 기판(42)은 측면이 대략 1인치 ~ 1.75인치의 크기를 갖는다. 바이어스(90)는 1㎛의 수평 길이 치수와 ~ 200nm의 깊이를 갖는다.
실험. 25mg의 고체 프리커서, 예를 들면 Cu(hfac)2가 베셀(12)에 올려지고, 챔버(82)에서 스테이지(38) 아래에 놓여진다. 반도체칩 기판(42)은 실시예 1에서 기술되어 있는 것같이, 세라믹 가열 스테이지(38)에 고정된다. 베셀(12)는 밀봉되고, 챔버(82)는 소스(16)로부터 100 psi 수소로 가압되고, 소스(14)로부터 입력 포트(86)를 통해 CO2로 1100psi의 전체 압력까지 가압되어, 최종 용제 유체(59)를 형성한다. 챔버(82)는, 가열스테이지(38), 기판(42), 및 용제(59)의 온도를 측정하기 위해 위치되는 몇 개의 K형 열전쌍(50)이 구비된다. 스테이지(38)는 60℃의 온도까지 가열되어, 시약 용제(59)의 구성물은 대략 15분 동안 서로 혼합되게 되어 용제 유체(59)에서 금속 프리커서(58)의 용해를 향상시킨다. 챔버(82)에서 혼합되는 것이 윈도우(84)를 통해 관찰된다. 이어서, 스테이지(38)의 온도는 ~245℃까지 상승된다. (ⅰ) 표면(94)과 (ⅱ) 표면(94) 위의 용제(59)의 온도는 각각 ~150℃와 약 115℃에서 유지되고, 선택적으로 필링하고, 구리 금속 증착을 제어하기 위해, 기판(42)의 비어 패턴(90)을 통해서 소망의 온도 구배를 발생한다. 냉각제가, 이 실험을 위해 사용된 교환기(44)를 통해서 흐르지 않는다. 기판(42)은 시약 용제와 대략 60분의 접촉 시간을 갖는다.
결과. 실시예 2의 결과는 실시예 1의 루테늄 금속의 증착을 위해 관찰된 것과 본질적으로 동일하다. 결과는 바이어스(90)의 선택적인 필링을 다시 확실히 나타낸다. 바이어스(90)에 증착된 구리 금속의 두께는 표면층(94) 위에 위치된 구리 금속의 두께와 실질적으로 다른 것이 발견된다. 특히, 바이어스(90)에서 구리 금속의 두께는 ~200nm였고, 바이어스(90)의 수직 깊이를 따라서 연장하고 있다. 대조적으로, 표면(94) 위에 있는 구리 금속은 <<200nm의 두께를 나타낸다. 실시예 1에서와 같이, 예를 들면, dvia >>dsurface, 두께의 차이로 인해 선택적인 증착은 다시 확실해진다. 결과는 또한 증착이 비등각인 것, 즉, 바이어스(90)에 비대칭적으로 증착되어 있는 것을 나타낸다.
실시예 3
도 9에 도시된 선택적인 증착의 다른 예에서, 루테늄 금속은 반도체칩 기판(42)의 바이어스(90)에 선택적으로 증착되고, 발생된 온도 구배를 따라서 바이어스(90)를 부분적으로 코팅한다. 루테늄 금속 프리커서, Ru3(CO)12, 및 증착 동안 반응 챔버에서 다양한 산소 소스가 원화지 않게 산화하는 것을 방지하는, 예를 들면 H2의 화학량 초과의 시약 가스가, 고밀도의 CO2의 용제 유체(59)에서 혼합된다. 프리커서(58)로부터 해방된(예를 들면, 프리커서(58)에 대한 해방 온도 이상에서) 요소 루테늄(Ru0)이, 프리커서(58)에 대한 해방 온도 이상의 온도를 갖는 바이어스(90) 내의 표면에 선택적으로 증착되도록, 바이어스(90)에서 온도 구배가 가열원(40)에 의해 발생되어, 온도 구배를 따라서 바이어스(90)를 코팅한다. 기판 쿠폰(42)은 결정면을 따라서 새겨지고 절단되어 크기가 정해져, 측면이 약 1인치 내지 1.75인치인 쿠폰을 생성한다. 바이어스(90)는 ~1㎛의 수평 치수와 ~ 200nm의 깊이를 갖는다. 테스트 쿠폰(42)의 후처리 검사가 SEM(Scanning Electron Microscopy)와 TEM(Transmission Electron Microscopy)를 사용하여 행해진다. 증착 물질의 순도는 XPS(X-ray Photoelectron Spectrometry) 분석을 사용하여 평가된다.
실험. ~25mg의 고체 프리커서, Ru3(CO)12, (Sigma-Aldrich, Milwaukee, WI)는 프리믹싱 셀(36)에서 1㎖의 아세톤과 30㎖의 CO2와 1100 psi, 25℃에서 프리믹스된다. 반도체 칩 기판(42)은 기판(42)을 가열하기 위한 내부 가열원(40)을 갖는 세라 믹 가열 스테이지(38)에 고정된다. 베셀(12)는 밀봉되고, 챔버(82)는 소스(16)로부터 입력 포트(86)를 통해 ~15 psi 수소로 가압되고, 그리고 소스(14)로부터 이산화탄소(CO2)로 1100psi의 전체 압력까지 가압된다. 챔버(82)는, 가열스테이지(38), 기판(42), 및 용제 유체(59)의 온도 측정을 위해 위치되는 몇 개의 K형 열전쌍(50)이 구비된다. 스테이지(38)은 ~250℃의 온도까지 가열된다. (ⅰ) 표면(94)과 (ⅱ) 표면(94) 위의 용제(59)의 온도는 각각 ~100℃와 ~75℃에서 유지되고, 비아 패턴(90)에 소망의 온도 구배를 발생한다. 미리 용해된 프리커서/아세톤/CO2 용액의 1ml가 증착 챔버(82)에 주입되어 최종 용제 유체를 형성한다. 기판(42)은 시약 용제와 약 10분의 접촉시간을 갖지만, 여기에 한정되지는 않는다.
결과. 도 10에 나타낸 것같이, 루테늄이 바닥면(96a)에 그리고 표면(96b, 96c)을 따라서 위로, 소스(40)(온도 T1 및 위치 L1에서)와 표면(94)(온도 T2 및 위치 L2에서) 사이에서 발생된 온도 구배에 따라서, 온도가 프리커서에 대한 해방 온도, 약 150℃를 초과하는 위치에서, 선택적으로 증착된다. 결과는, 루테늄이 바이어스(90)에 선택적으로 증착되어 바이어스(90)를 부분적으로 코팅한 것을 나타낸다. 특히, 결과는 또한 증착이 비등각인 것, 즉, Ru막이 바이어스(90)의 바닥에, 또한 바이어스(90)의 벽의 일부를 따라서 위에(즉, 표면(96a) 및 측면(96b 및 96c)를 따라서 위에) 프리커서에 대한 해방 온도를 초과하는 온도의 위치에서, 비대칭적으로 증착되어 있는 것을 나타낸다.
실시예 4
도 11에 도시된 선택적인 증착의 다른 예에서, 탑 서피스-다운(top surface-down) 증착 모드에서 반도체칩 기판(42)의 (외부) 면(94) 및 바이어스(90)의 측벽(96a, 96b, 96c)를 따라서 루테늄 금속이 선택적으로 증착된다. 루테늄 금속 프리커서, Ru3(CO)12, 및 증착 동안 반응 챔버에서 비소망의 산화를 방지하는, 예를 들면 H2의 화학량 초과의 시약 가스가, 고밀도 CO2의 용제 유체(59)에서 용제 유체(59)에 대해 액체, 임계 근방 또는 초임계 온도에서 혼합된다. 프리커서(58)에 대한 해방 온도 이상에서 프리커서(58)로부터 해방된 요소 루테늄(Ru0)이, 프리커서(58)에 대한 해방 온도를 초과하는 표면(94)에 선택적으로 증착되도록, 가열원(40)에 의해 바이어스(90)에 온도 구배가 발생된다. 기판 쿠폰(42)은 결정면을 따라서 새겨지고 절단되어 크기가 정해져, 측면이 약 1인치 내지 1.75인치인 쿠폰을 발생한다. 테스트 쿠폰(42)의 후처리 검사가 SEM(Scanning Electron Microscopy)와 TEM(Transmission Electron Microscopy)를 사용하여 행해진다. 증착 물질의 순도는 XPS(X-ray Photoelectron Spectrometry) 분석을 사용하여 평가된다.
실험. ~25mg의 고체 용액, Ru3(CO)12, (Sigma-Aldrich, Milwaukee, WI)는 프리믹싱 셀(36)에서 1㎖의 아세톤과 30㎖의 CO2와 1100 psi, 25℃에서 프리믹스된다. 반도체 칩 기판(42)은 기판(42)을 가열하기 위한 내부 가열원(40)을 갖는 세라믹 가열 스테이지(38)에 고정된다. 베셀(12)는 밀봉되고, 챔버(82)는 소스(16)로부터 입력 포트(86)를 통해 ~15 psi 수소로 가압되고, 그리고 소스(14)로부터 이산화탄소(CO2)로 1100psi의 전체 압력까지 가압된다. 챔버(82)는, 가열스테이지(38), 기판(42), 및 용제 유체(59)의 온도 측정을 위해 위치되는 몇 개의 K형 열전쌍(50)이 구비된다. 스테이지(38)는 ~350℃의 온도까지 가열된다. (ⅰ) 표면(94) 및 (ⅱ) 표면(94) 위의 용제(59)의 온도는 각각 ~200℃와 ~110℃에서 각각 유지된다. 믹싱셀(36)에서 혼합된, 미리 용해된 프리커서/아세톤/CO2 용액의 1ml가 증착 챔버(82)에 주입되어 최종 용제 유체를 형성한다. 기판(42)은 시약 용제와 약 10분의 접촉시간을 갖지만, 여기에 한정되지는 않는다.
결과. 도 12에 나타낸 것같이, 루테늄 금속이 기판의 표면(94) 및 바이어스(90)의 측벽(예를 들면, 표면(96b, 96c, 96a))에 정상면 다운 증착 모드에서 선택적으로 증착된다. 바이어스(90)의 표면(96a, 96b, 96c)은 등가의 박막 코팅을 나타낸다. 대조적으로, 표면(94)은 약 10nm 내지 약 20nm의 막두께를 나타낸다. 실시예 4에서, 결과는, 동역학과 프리커서 확산에 의해 표면이 선택적으로 제어되어, 가열된 (핫) 표면(94)의 큰 표면 영역이 금속 증착에 대한 처리를 지배한 것을 나타낸다. 그래서, 여기에 서술된 것같이, 증착은 다중 파라미터에 의해 제어될 수 있다.
본 발명에 따른 선택적인 증착은 예를 들면 반도체 칩의 기판의 제조 및/또는 조립에 관련된 표면 처리에 대한 개선 및/또는 대용과, 예를 들면 칩 및/또는 기판 수리를 포함하는 관련된 응용을 제공한다. 본 발명은, 여기 서술된 것같이, 예를 들면, 필링(완전히 또는 부분적으로)용 층 및 막(예를 들면, 제조를 위한 실리콘 웨이퍼 또는 반도체 칩 표면상의 배리어막), 코팅면(완전히 또는 부분적으로) 및/또는 보이드(예를 들면, 3차원 보이드), 터널(예를 들면, 상호 접속된 터널) 및/또는 그 일부를 포함하여 다른 복잡한 형상(예를 들면, 이중 다마신 구조)을 갖는 다른 구조(나노 및 마이크로 구조)를 포함하는(그러나 여기에 한정되는 것은 아니다) 다른 복합면으로서의 물질의 선택적인 증착을 포함한다. 선택적인 증착은, 화학 기계적 연마(Chemical Mechanical Planarization)를 포함하는 공정과 함께 또는 그 공정의 대체로서 사용될 수 있다. 그러나, 여기에 제한이 의도된 것은 아니다.
본 발명은 각종 실시예를 참조하여 여기 설명되었지만, 본 발명은 여기에 한정되는 것이 아니고, 본 발명의 진의와 범위를 벗어나지 않으면, 형태와 상세에 있어서 각종 변경이 가능한 것으로 이해되어야 한다.

Claims (60)

  1. 하나 이상의 물질로 구성되고, 가열원과 동작 가능한 열적 관계로 배치된 증착면을 포함하는 기판을 준비하는 단계;
    용제를 준비하는 단계;
    상기 용제에 대해서 액체, 임계 근방 또는 초임계 조건에서 섞일 수 있고, 안정적인 프리커서를 준비하는 단계로서, 상기 프리커서는 상기 프리커서에 대한 해방 온도 또는 조건에서 해방가능한 증착 물질을 포함하는 것인, 단계;
    상기 기판을 상기 용제 유체의 상기 프리커서에 노출하는 단계; 및
    상기 기판을 가열하여 상기 표면에 대해 온도 구배(여기서, 표면에 대한 온도 구배는 "표면에서, 표면 위에, 표면에, 표면을 통하여, 또는 표면에 따르는 온도 구배"를 의미한다)를 발생하는 단계로서, 상기 표면은 상기 프리커서에 대한 상기 해방 온도에 있거나 또는 초과하여 있는 것인, 단계를 포함하고,
    상기 증착 물질은 상기 프리커서로부터 해방되고, 상기 온도 구배에 따라서 상기 표면에 선택적으로 증착됨으로써, 상기 표면에 대한 증착(여기서, 표면에 대한 증착은 "표면에서, 표면 위에, 표면에, 및/또는 표면에 따르는 증착"을 의미한다) 물질의 위치를 제어하는, 표면에 대한 선택적 증착 방법.
  2. 청구항 1에 있어서,
    상기 기판은 반도체칩 또는 웨이퍼인, 표면에 대한 선택적 증착 방법.
  3. 청구항 1에 있어서,
    상기 증착면은 바닥, 평탄, 수평, 수직 패턴 피쳐, 또는 그 조합으로 이루어진 군으로부터 선택된 요소를 포함하는, 표면에 대한 선택적 증착 방법.
  4. 청구항 1에 있어서,
    상기 증착면은 보이드, 터널, 상호접속 터널, 마이크로 구조, 나노 구조, 또는 3차원 면을 갖는 그 조합으로 이루어진 군으로부터 선택된 요소를 포함하는, 표면에 대한 선택적 증착 방법.
  5. 청구항 4에 있어서,
    상기 마이크로 및/또는 나노 구조는 기계 장치, 팬, 캔틸레버, 진보된 멤스(mems) 장치, 다마신 구조로 이루어진 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  6. 청구항 1에 있어서,
    상기 용제는 이산화탄소, 에탄, 에틸렌, 프로판, 부탄, 설퍼헥사 플루오라이드, 암모니아, 또는 그 조합으로 이루어진 군으로부터 선택된 하나 이상의 요소를 포함하는, 표면에 대한 선택적 증착 방법.
  7. 청구항 1에 있어서,
    상기 가열원은 적외선, 대류, 저항, 초음파, 기계, 화학, 또는 그 조합으로 이루어진 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  8. 청구항 1에 있어서,
    상기 프리커서는 열 폴리머라이징 폴리머, 그래프팅 폴리머, 금속 킬레이트, 금속 카르보닐, 전이 금속 커플링 에이전트, 디케토네이트, 복합 에이전트, 유기금속 합성 시약 또는 그 조합으로 이루어진 군으로부터 선택된 합성물인, 표면에 대한 선택적 증착 방법.
  9. 청구항 1에 있어서,
    상기 프리커서는 금속 카르보닐 합성물인, 표면에 대한 선택적 증착 방법.
  10. 청구항 1에 있어서,
    상기 프리커서는 유기금속 합성물인, 표면에 대한 선택적 증착 방법.
  11. 청구항 1에 있어서,
    상기 프리커서는, 구리(Ⅰ)헥사플루오로아세틸아세토네이트, 구리(Ⅰ)헥사플루오로아세틸아세토네이트-2-메틸-1-헥신-3-아인, 구리(Ⅰ)헥사플루오로아세틸아세토네이트-2-부틴, 구리(Ⅰ)헥사플루오로아세틸아세토네이트(cod), 구리(Ⅰ)헥사플 루오로아세틸아세토네이트-비닐-트리메틸실란, 구리(Ⅱ)헥사플루오로아세토네이트, 구리(Ⅱ)헥사플루오로아세틸아세토네이트-비닐-트리메틸실란, 구리(Ⅰ)헥사플루오로펜탄디오네이트-비닐트리메틸실란 합성물, 구리(Ⅱ)헥사플루오로펜탄디오네이트-비닐트리메틸실란 합성물, 구리(Ⅰ)헥사플루오로펜탄디오네이트 씨클로옥타디엔 합성물, 구리(Ⅱ)헥사플루오로-2,4-펜탄디오네이트, CupraSelect®, 트리루테늄도데카카르보닐, 루테노신, 또는 그 조합으로 이루어지는 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  12. 청구항 1에 있어서,
    상기 증착면은 상기 방법에 따라서 복구가능한 물질 결함을 포함하는, 표면에 대한 선택적 증착 방법.
  13. 청구항 1에 있어서,
    상기 해방 조건은 압력, 동역학, 촉매작용, 반응률, 열역학률, 분해 또는 그 조합으로 이루어진 군으로부터 선택된 요소를 포함하는, 표면에 대한 선택적 증착 방법.
  14. 청구항 1에 있어서,
    상기 증착 물질은 금속인, 표면에 대한 선택적 증착 방법.
  15. 청구항 14에 있어서,
    상기 물질은 Cu, Ru, Zn, Ni, Al, W, Ti, Ta로 이루어진 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  16. 청구항 1에 있어서,
    상기 증착 물질은 비금속인, 표면에 대한 선택적 증착 방법.
  17. 청구항 1에 있어서,
    상기 증착 물질은 폴리머인, 표면에 대한 선택적 증착 방법.
  18. 청구항 17에 있어서,
    상기 폴리머는 열 폴리머, 그래프팅 폴리머 또는 그 조합으로 이루어진 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  19. 청구항 1에 있어서,
    상기 온도 구배는 상기 표면에 대하여 선택적으로 증착을 제어하는 2차원 또는 3차원 온도 구배를 포함하는, 표면에 대한 선택적 증착 방법.
  20. 청구항 1에 있어서,
    상기 온도 구배는 온도 프로그래밍에 의해 발생되는, 표면에 대한 선택적 증 착 방법.
  21. 청구항 1에 있어서,
    환원제, 산화제, 촉매제, 반응 화학제, 비반응 화학제, 조용제(co-solvents) 또는 그 조합으로 이루어진 군으로부터 선택된 상기 용제에 하나 이상의 화학 첨가물 또는 시약을 도입하는 단계를 더 포함하는, 표면에 대한 선택적 증착 방법.
  22. 청구항 21에 있어서,
    상기 환원제는, 상기 용제 유체에 있어서 화학량적(stoichiometric)인 초과 또는 그 근방에 존재하는 수소인, 표면에 대한 선택적 증착 방법.
  23. 청구항 21에 있어서,
    상기 조용제는 알코올 및 케톤으로 이루어진 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  24. 청구항 23에 있어서,
    상기 알코올은 메탄올 및 에탄올로 이루어진 군으로부터 선택되는, 표면에 대한 선택적 증착 방법.
  25. 청구항 23에 있어서,
    상기 케톤은 아세톤인, 표면에 대한 선택적 증착 방법.
  26. 피쳐 패턴 및/또는 가열원과 동작 가능한 열적 관계로 배치된 증착면을 갖는 기판 또는 물질을 준비하는 단계;
    프리커서에 대한 해방 온도 또는 조건에서 해방가능한 증착 물질을 포함하는 상기 프리커서를 준비하는 단계;
    상기 용제에 대한 액체, 임계 근방 또는 초임계 조건에서 상기 용제 및 상기 프리커서에 상기 기판을 노출하는 단계; 및
    상기 기판을 상기 가열원으로 가열하여 상기 피쳐에 온도 구배를 발생하는 단계를 포함하고,
    상기 증착 물질은 상기 프리커서에 대한 상기 해방 온도 또는 조건에서 상기 프리커서로부터 해방되고, 상기 온도 구배에 따라서 피쳐 및/또는 증착면에 선택적으로 증착되어 실질적으로 상기 피쳐 패턴 또는 그 일부를 필링(filling)하고 상기 피쳐 및/또는 상기 증착면에 대한 상기 증착 물질의 위치를 제어하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  27. 청구항 26에 있어서,
    상기 기판은 반도체 웨이퍼 또는 칩인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  28. 청구항 26에 있어서,
    상기 증착면 및/또는 피쳐 표면은 2차원, 3차원, 바닥, 평탄, 수평, 수직, 또는 그 조합으로 이루어진 군으로부터 선택된 표면을 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  29. 청구항 26에 있어서,
    상기 피쳐는 바이어스, 웰, 트렌치, 갭, 홀, 디봇(divot), 또는 그 조합으로 이루어진 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  30. 청구항 29에 있어서,
    상기 바이어스는 약 250nm 내지 약 1㎛ 범위의 측면 치수와 약 200nm 내지 약 400nm 범위의 깊이를 갖는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  31. 청구항 26에 있어서,
    상기 피쳐는 약 2 내지 약 100 범위의 애스펙트비를 갖는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  32. 청구항 26에 있어서,
    상기 증착면은 상기 방법에 의해서 복구가능한 물질 결함을 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  33. 청구항 26에 있어서,
    상기 증착면은 보이드, 터널, 상호접속된 터널, 마이크로 구조, 나노 구조, 또는 3차원 면을 갖는 그 조합으로 이루어진 군으로부터 선택된 요소를 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  34. 청구항 33에 있어서,
    상기 마이크로 및/또는 나노 구조는, 기계 장치, 팬, 캔틸레버, 멤스(mems) 장치, 다마신 구조로 이루어진 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  35. 청구항 26에 있어서,
    상기 해방 조건은 압력, 동역학, 촉매작용, 반응률, 열역학률, 열분해 또는 그 조합으로 이루어진 군으로부터 선택된 요소를 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  36. 청구항 26에 있어서,
    상기 필링은, 상기 프리커서로부터 해방된 물질을, 상기 피쳐의 상기 온도 구배에 따라서 증착하는 것을 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  37. 청구항 26에 있어서,
    상기 필링은 부분, 완전, 비대칭, 등각으로 이루어진 군으로부터 선택된 요소를 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  38. 청구항 26에 있어서,
    상기 선택적인 증착은 상기 피쳐의 비대칭 필링을 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  39. 청구항 26에 있어서,
    상기 선택적인 증착은 상기 피쳐의 내부 면을 코팅하는 것을 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  40. 청구항 26에 있어서,
    상기 온도 구배는 상기 표면에 대해 선택적으로 증착을 제어하는 2차원 또는 3차원 온도 구배를 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  41. 청구항 26에 있어서,
    상기 온도 구배는 온도 프로그래밍에 의해 발생되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  42. 청구항 26에 있어서,
    상기 용제는 이산화탄소, 에탄, 에틸렌, 프로판, 부탄, 설퍼헥사 플루오라이드, 암모니아, 또는 그 조합으로 이루어진 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  43. 청구항 26에 있어서,
    상기 용제는 환원제, 산화제, 수소, 알코올, 케톤 및 그 조합으로 이루어진 군으로부터 선택된 하나 이상의 시약을 더 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  44. 청구항 43에 있어서,
    상기 알코올은 메탄올 및 에탄올로 이루어진 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  45. 청구항 43에 있어서,
    상기 케톤은 아세톤인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  46. 청구항 26에 있어서,
    상기 증착 물질은 비금속인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방 법.
  47. 청구항 26에 있어서,
    상기 증착 물질은 폴리머인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  48. 청구항 47에 있어서,
    상기 폴리머는 열 폴리머, 그래프팅 폴리머 또는 그 조합으로 이루어진 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  49. 청구항 26에 있어서,
    상기 프리커서는 금속 카르보닐 합성물인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  50. 청구항 26에 있어서,
    상기 프리커서는 유기금속 합성물인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  51. 청구항 26에 있어서,
    상기 프리커서는, 구리(Ⅰ)헥사플루오로아세틸아세토네이트, 구리(Ⅰ)헥사플 루오로아세틸아세토네이트-2-메틸-1-헥신-3-아인, 구리(Ⅰ)헥사플루오로아세틸아세토네이트-2-부틴, 구리(Ⅰ)헥사플루오로아세틸아세토네이트(cod), 구리(Ⅰ)헥사플루오로아세틸아세토네이트-비닐-트리메틸실란, 구리(Ⅱ)헥사플루오로아세토네이트, 구리(Ⅱ)헥사플루오로아세틸아세토네이트-비닐-트리메틸실란, 구리(Ⅰ)헥사플루오로펜탄디오네이트-비닐트리메틸실란 합성물, 구리(Ⅱ)헥사플루오로펜탄디오네이트-비닐트리메틸실란 합성물, 구리(Ⅰ)헥사플루오로펜탄디오네이트-씨클로옥타디엔 합성물, 구리(Ⅱ)헥사플루오로-2,4-펜탄디오네이트, CupraSelect®, 트리루테늄도데카카르보닐, 루테노신, 또는 그 조합으로 이루어지는 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  52. 청구항 26에 있어서,
    상기 증착 물질은 금속인, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  53. 청구항 52에 있어서,
    상기 금속은 Cu, Ru, Zn, Ni, Al, W, Ti, Ta로 이루어진 군으로부터 선택되는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  54. 청구항 26에 있어서,
    상기 프리커서는 반도체 기판에 대해 배리어 캡층으로 동작가능한 증착 물질을 포함하는, 피쳐 표면 또는 증착면에 대한 선택적 증착 방법.
  55. 증착면을 갖는 기판을 스테이징(staging)하는 챔버;
    용제와, 상기 용제에 대한 액체, 임계 근방 또는 초임계 온도에서 상기 용제에 섞일 수 있는 프리커서를 배송하는 배송 시스템으로서, 상기 프리커서는 상기 프리커서에 대한 해방 온도에서 상기 표면에 해방가능한 증착 물질을 포함하는 것인, 배송 시스템;및
    상기 기판을 가열하는 가열원으로서, 상기 기판의 표면은 상기 가열원과 동작 가능한 열적 관계로 배치되어, 상기 표면에 대한 온도 구배(여기서, 표면에 대한 온도 구배는 "표면에서, 표면 위에, 표면에, 표면을 통하여, 또는 표면에 따르는 온도 구배"를 의미한다)를 발생하는 것인, 가열원을 포함하고,
    상기 기판을 가열하여, 상기 해방 온도에서 상기 프리커서로부터 증착 물질을 해방시켜서, 상기 온도 구배에 따라서 상기 증착 물질이 상기 표면에 선택적으로 증착됨으로써, 상기 표면에 대한 증착(여기서, 표면에 대한 증착은 "표면에서, 표면 위에, 표면에, 및/또는 표면에 따르는 증착"을 의미한다) 물질의 위치 및/또는 두께를 제어하는, 선택적 증착 시스템.
  56. 청구항 55에 있어서,
    상기 증착면은 바닥, 평탄, 수평, 수직, 또는 그 조합으로 이루어진 군으로부터 선택된 표면을 포함하는, 선택적 증착 시스템.
  57. 청구항 55에 있어서,
    상기 온도 구배는 상기 표면에 대한 선택적인 증착을 제어하는 2차원 또는 3차원 온도 구배를 포함하는, 선택적 증착 시스템.
  58. 청구항 55에 있어서,
    상기 온도 구배의 발생은 온도 프로그래밍의 사용을 포함하는, 선택적 증착 시스템.
  59. 청구항 55에 있어서,
    상기 시스템은 웨이퍼 조립 또는 웨이퍼 제조 시스템의 구성 성분인, 선택적 증착 시스템.
  60. 청구항 55에 있어서,
    상기 용제는 환원제, 산화제, 촉매제, 반응 화학제, 비반응 화학제, 조용제 또는 그 조합으로 이루어진 군으로부터 선택된 하나 이상의 화학 첨가물 또는 시약을 더 포함하는, 선택적 증착 시스템.
KR1020077024375A 2005-03-31 2006-03-30 표면 및 기판에 대한 물질의 선택적 증착 방법 및 장치 KR20070118134A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/096,346 US7402517B2 (en) 2005-03-31 2005-03-31 Method and apparatus for selective deposition of materials to surfaces and substrates
US11/096,346 2005-03-31

Publications (1)

Publication Number Publication Date
KR20070118134A true KR20070118134A (ko) 2007-12-13

Family

ID=36809602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077024375A KR20070118134A (ko) 2005-03-31 2006-03-30 표면 및 기판에 대한 물질의 선택적 증착 방법 및 장치

Country Status (6)

Country Link
US (2) US7402517B2 (ko)
EP (1) EP1875492A2 (ko)
JP (1) JP5059744B2 (ko)
KR (1) KR20070118134A (ko)
CN (1) CN101166846B (ko)
WO (1) WO2006105466A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694249B2 (ja) * 2005-04-20 2011-06-08 株式会社日立ハイテクノロジーズ 真空処理装置及び試料の真空処理方法
US20080124924A1 (en) * 2006-07-18 2008-05-29 Applied Materials, Inc. Scheme for copper filling in vias and trenches
US7482289B2 (en) * 2006-08-25 2009-01-27 Battelle Memorial Institute Methods and apparatus for depositing tantalum metal films to surfaces and substrates
US7786011B2 (en) 2007-01-30 2010-08-31 Lam Research Corporation Composition and methods for forming metal films on semiconductor substrates using supercritical solvents
US8617301B2 (en) * 2007-01-30 2013-12-31 Lam Research Corporation Compositions and methods for forming and depositing metal films on semiconductor substrates using supercritical solvents
US7892975B2 (en) * 2007-03-20 2011-02-22 Semiconductor Technology Academic Research Center Method for selectively forming electric conductor and method for manufacturing semiconductor device
KR101487708B1 (ko) * 2007-10-30 2015-01-29 에이씨엠 리서치 (상하이) 인코포레이티드 전해질 용액으로부터 금속배선 형성을 위해 웨이퍼 표면을 프리웨팅하는 방법 및 장치
US9295167B2 (en) 2007-10-30 2016-03-22 Acm Research (Shanghai) Inc. Method to prewet wafer surface
EP2310551B1 (en) * 2008-08-01 2014-04-02 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming a tantalum-containing layer on a substrate
JP5067316B2 (ja) * 2008-08-26 2012-11-07 株式会社デンソー 成膜装置およびそれを用いた成膜方法
JP5778382B2 (ja) * 2008-10-22 2015-09-16 東ソー株式会社 金属膜製造用組成物、金属膜の製造方法及び金属粉末の製造方法
TW201023328A (en) * 2008-12-04 2010-06-16 Univ Ibaraki Semiconductor integrated circuit device and method for producing the same
JP5603059B2 (ja) 2009-01-20 2014-10-08 大陽日酸株式会社 複合樹脂材料粒子及びその製造方法
WO2011070813A1 (ja) * 2009-12-12 2011-06-16 大陽日酸株式会社 複合樹脂材料粒子及びその製造方法
US8257520B2 (en) * 2009-02-24 2012-09-04 Lawrence Livermore National Security, Llc Organized energetic composites based on micro and nanostructures and methods thereof
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN102051601B (zh) * 2009-10-29 2012-07-25 中芯国际集成电路制造(上海)有限公司 薄膜沉积方法
JP2011216818A (ja) 2010-04-02 2011-10-27 Elpida Memory Inc 半導体装置の製造方法
US8753456B2 (en) 2010-06-25 2014-06-17 Apple Inc. Selective nitriding on a 3D surface
US9287339B2 (en) 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN102074684B (zh) * 2010-12-16 2013-04-24 中国科学院高能物理研究所 复合电极制备方法及该方法制备的复合电极
JP5732079B2 (ja) 2011-02-07 2015-06-10 大陽日酸株式会社 複合樹脂材料粒子の製造方法
US8728951B2 (en) * 2012-07-31 2014-05-20 Varian Semiconductor Equipment Associates, Inc. Method and system for ion-assisted processing
DE102012023349B4 (de) 2012-11-29 2022-10-13 Hochschule München Verfahren und Vorrichtung zur strukturierten Beschichtung der Innenseite eines Schlauchs oder Rohrs
WO2016138208A1 (en) * 2015-02-27 2016-09-01 Waters Technologies Corporation Spatial temperature gradients in liquid chromatography
WO2018035120A1 (en) * 2016-08-16 2018-02-22 Tokyo Electron Limited Method of metal filling recessed features in a substrate
TWI790320B (zh) * 2017-12-16 2023-01-21 美商應用材料股份有限公司 釕的選擇性原子層沉積
JP7361771B2 (ja) * 2018-11-08 2023-10-16 インテグリス・インコーポレーテッド ルテニウム前駆体および還元ガスを用いた化学蒸着プロセス
JP7267015B2 (ja) * 2019-01-09 2023-05-01 東京エレクトロン株式会社 基板処理方法および基板処理装置
WO2020206349A1 (en) * 2019-04-05 2020-10-08 Qidni Labs Inc. Sorbent for use in renal therapy
FR3113286B1 (fr) * 2020-08-06 2023-02-10 Safran Ceram Procédé de fabrication d’une structure par fabrication additive
CN114113214B (zh) * 2021-10-11 2023-08-01 四川大学 一种适用于超临界流体的均匀高温传热特性测试装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2106419B (en) * 1981-02-04 1984-08-15 Western Electric Co Growth of structures based on group iv semiconductor materials
US4734227A (en) * 1983-09-01 1988-03-29 Battelle Memorial Institute Method of making supercritical fluid molecular spray films, powder and fibers
KR20020068528A (ko) 1999-11-02 2002-08-27 유니버시티 오브 매사츄세츠 패턴 기판 및 무패턴 기판 상에 금속 및 금속 합금 필름형성용 화학적 유체 석출
US6689700B1 (en) * 1999-11-02 2004-02-10 University Of Massachusetts Chemical fluid deposition method for the formation of metal and metal alloy films on patterned and unpatterned substrates
US6429152B1 (en) * 2001-06-21 2002-08-06 United Microelectronics Corp. Method of forming a thin film on a semiconductor wafer
US6984584B2 (en) * 2001-12-21 2006-01-10 University Of Massachusetts Contamination suppression in chemical fluid deposition
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US20040096586A1 (en) * 2002-11-15 2004-05-20 Schulberg Michelle T. System for deposition of mesoporous materials
US7217398B2 (en) * 2002-12-23 2007-05-15 Novellus Systems Deposition reactor with precursor recycle

Also Published As

Publication number Publication date
JP2008537016A (ja) 2008-09-11
JP5059744B2 (ja) 2012-10-31
CN101166846A (zh) 2008-04-23
CN101166846B (zh) 2012-07-18
US20080245304A1 (en) 2008-10-09
WO2006105466A2 (en) 2006-10-05
WO2006105466A3 (en) 2008-01-03
US7402517B2 (en) 2008-07-22
EP1875492A2 (en) 2008-01-09
US20060223312A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5059744B2 (ja) 材料を表面および基材に選択的に付着させる方法および装置
TWI831756B (zh) 形成金屬薄膜的方法及儀器
US6884466B2 (en) Process for low-temperature metal-organic chemical vapor deposition of tungsten nitride and tungsten nitride films
JP6971539B2 (ja) フッ素含有量が少ないタングステン膜
US7776740B2 (en) Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
KR100708496B1 (ko) 루테늄 금속막의 제조 방법
US6133159A (en) Methods for preparing ruthenium oxide films
US6074945A (en) Methods for preparing ruthenium metal films
US7074690B1 (en) Selective gap-fill process
KR101275679B1 (ko) 배리어층, 성막 방법 및 처리 시스템
US7482289B2 (en) Methods and apparatus for depositing tantalum metal films to surfaces and substrates
US20080081464A1 (en) Method of integrated substrated processing using a hot filament hydrogen radical souce
KR101374038B1 (ko) 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
US10438847B2 (en) Manganese barrier and adhesion layers for cobalt
JP2017527117A (ja) 改良型貫通シリコンビア
KR20220047333A (ko) 텅스텐 증착
US20100112776A1 (en) Apparatus for forming conductor, method for forming conductor, and method for manufacturing semiconductor device
KR20230155949A (ko) 금속 충진 프로세스 동안 라인 벤딩 감소

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application