KR20070110880A - 웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지 - Google Patents

웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지 Download PDF

Info

Publication number
KR20070110880A
KR20070110880A KR1020077021289A KR20077021289A KR20070110880A KR 20070110880 A KR20070110880 A KR 20070110880A KR 1020077021289 A KR1020077021289 A KR 1020077021289A KR 20077021289 A KR20077021289 A KR 20077021289A KR 20070110880 A KR20070110880 A KR 20070110880A
Authority
KR
South Korea
Prior art keywords
wafer
protective
level package
contact pad
wafer level
Prior art date
Application number
KR1020077021289A
Other languages
English (en)
Inventor
칭 관
안토니 제이. 로비안코
로버트 더블유. 워런
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20070110880A publication Critical patent/KR20070110880A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 일실시예에 따르면, 웨이퍼 레벨 패키지 제조 방법은 디바이스 웨이퍼 상에 폴리머 층을 형성하는 단계를 포함하는데, 여기서 디바이스 웨이퍼는 적어도 하나의 디바이스 웨이퍼 콘택트 패드 및 디바이스를 포함하며, 적어도 하나의 디바이스 웨이퍼 콘택트 패드는 디바이스에 전기 접속된다. 이 방법은 보호 웨이퍼를 디바이스 웨이퍼에 본딩하는 단계를 더 포함한다. 이 방법은 보호 웨이퍼 내에 적어도 하나의 비아를 형성하는 단계를 더 포함하는데, 여기서 적어도 하나의 비아는 보호 웨이퍼를 통해 연장되고 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치한다. 이 방법은 보호 웨이퍼 상에 적어도 하나의 보호 웨이퍼 콘택트 패드를 형성하는 단계를 더 포함하는데, 여기서 적어도 하나의 보호 웨이퍼 콘택트 패드는 적어도 하나의 비아 위에 위치하며, 적어도 하나의 디바이스 웨이퍼 콘택트 패드에 전기 접속된다.

Description

웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지{METHOD FOR FABRICATING A WAFER LEVEL PACKAGE HAVING THROUGH WAFER VIAS FOR EXTERNAL PACKAGE CONNECTIVITY AND RELATED STRUCTURE}
본 발명은 일반적으로 반도체 분야에 관한 것이다. 보다 구체적으로는, 본 발명은 웨이퍼 레벨 패키징 분야에 관한 것이다.
셀룰러 폰 및 PDA(personal digital assistant)와 같은 전자 기기는 사이즈 및 가격이 지속적으로 작아지고 기능은 향상되고 있다. 그 결과, 이들 전자 기기는 IC(integrated circuit) 및 MEMS(Micro-Electro-Mechanical System) 디바이스와 같은 보다 작고 낮은 비용의 부품을 요구한다. 그러나, 패키징이 일반적으로 IC 및 MEMS 디바이스의 총 제조 비용의 약 40.0 % 내지 약 90.0 %를 차지한다. 그 결과, 축소된 풋프린트(footprint)를 갖는 낮은 비용의 IC 및 MEMS 디바이스 패키지를 실현하기 위한 주요 해결책으로서 웨이퍼 레벨 패키징이 등장하였다.
참고로, 웨이퍼 레벨 패키징에서 그리고 특히 그 위에 공동(cavity)을 요구하는 디바이스에 있어서, IC 또는 MEMS 디바이스를 포함할 수도 있는 본딩 재료층이 보호 웨이퍼를 디바이스 웨이퍼에 본딩하는데 사용될 수 있다. 종래의 웨이퍼 레벨 패키징 공정에서는, 프리트 유리(frit glass) 화합물이 스크린 인쇄, 스핀 코 팅 또는 침착되어 본딩 층 패턴을 형성한다. 그러나, 고온에서의 본딩 공정 동안, 흘러나온 용융된 유리가 웨이퍼 상의 디바이스의 활성 영역을 손상시킬 수 있다. 흘러나온 용융된 유리로부터 디바이스들을 적절히 보호하기 위해, 본딩층 패턴 및 디바이스들 사이에 많은 공간이 제공되어야 하는데, 이것은 결국 웨이퍼 레벨 패키지의 크기를 증가시키게 된다.
다른 종래의 웨이퍼 레벨 패키징 공정에서는, 금, 금 기반의 합금, 구리, 구리 기반의 합금 또는 솔더와 같은 얇은 금속층이 본딩층을 형성하는데 사용된다. 이 방법이 용접 밀폐된 웨이퍼 레벨 패키지를 제공하지만, 금속 본딩층의 사용은 특히 용접 밀폐된 패키지를 요구하지 않는 애플리케이션에 대한 제조 비용을 증가시킨다.
밀폐되지 않은 웨이퍼 레벨 패키지를 제공하는 종래의 공정에서는, 두 웨이퍼를 함께 결합시키기 위해 폴리머가 본딩층으로 사용되고, 폴리머 밀봉 링에 의해 둘러싸인 디바이스들을 웨이퍼 레벨 패키지의 외부에 위치한 콘택트 패드에 연결하기 위해 폴리머 아래의 전기 피드스루가 사용된다. 이들 콘택트 패드는 다른 디바이스들에 전기적으로 접속되는 와이어 본딩에 대해 사용된다. 이 종래의 패키징 공정은 비교적 낮은 비용의 패키지를 제공하지만, 와이어 본딩은 다음 레벨 패키지에서 바람직하지 않은 양의 공간을 소비한다.
따라서, 낮은 비용의 작은 풋프린트를 갖는 웨이퍼 레벨 패키지를 달성하는 패키징 공정이 당해 분야에서 요구된다.
본 발명은 외부 패키지 접속 및 관련 구조물을 위한 스루 웨이퍼 비아(through wafer via)를 갖는 웨이퍼 레벨 패키지를 제조하는 방법에 관한 것이다. 본 발명은 낮은 비용의 작은 풋프린트(footprint)를 갖는 웨이퍼 레벨 패키지를 달성하는 패키징 공정에 대한 당해 분야의 요구를 해결한다.
일실시예에 따르면, 웨이퍼 레벨 패키지 제조 방법은 디바이스 웨이퍼 상에 폴리머 층을 형성하는 단계를 포함하는데, 여기서 디바이스 웨이퍼는 적어도 하나의 디바이스 웨이퍼 콘택트 패드 및 적어도 하나의 디바이스를 포함하며, 적어도 하나의 디바이스 웨이퍼 콘택트 패드는 적어도 하나의 디바이스에 전기 접속된다. 예를 들면, 폴리머 층은 포토이미저블 폴리머를 포함할 수도 있다. 이 방법은 또한 폴리머 층 내에 적어도 하나의 개구 및 실 링(seal ring)을 형성하는 단계를 더 포함하는데, 여기서 적어도 하나의 개구는 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치하고, 실 링은 디바이스를 둘러싼다. 이 방법은 보호 웨이퍼를 디바이스 웨이퍼에 본딩하는 단계를 더 포함한다. 적어도 하나의 공동은 예를 들면, 보호 웨이퍼를 디바이스 웨이퍼에 본딩하기 전에 보호 웨이퍼 내에 형성될 수 있다.
이 예시적인 실시예에 따르면, 이 방법은 보호 웨이퍼의 목표 두께를 획득하기 위해 세선화 공정(thinning process)을 수행하는 단계를 더 포함한다. 이 방법은 보호 웨이퍼 내에 적어도 하나의 비아를 형성하는 단계를 더 포함하는데, 여기서 적어도 하나의 비아는 보호 웨이퍼를 통해 연장되며, 적어도 하나의 비아는 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치한다. 적어도 하나의 비아는 예를 들어 약 10.0 마이크론 내지 약 100.0 마이크론의 직경을 가질 수 있다. 적어도 하나의 비아는 도전 층으로 채워질 수 있는데, 이 도전 층은 적어도 하나의 디바이스 웨이퍼 콘택트 패드와 접촉한다. 이 방법은 보호 웨이퍼 상에 적어도 하나의 보호 웨이퍼 콘택트 패드를 형성하는 단계를 더 포함하는데, 여기서 적어도 하나의 보호 웨이퍼 콘택트 패드는 적어도 하나의 비아 상에 위치하고 적어도 하나의 디바이스 웨이퍼 콘택트 패드에 전기 접속된다. 이 방법은 적어도 하나의 보호 웨이퍼 콘택트 패드 상에 적어도 하나의 솔더 범프를 형성하는 단계를 더 포함할 수 있다. 이 방법은 디바이스 웨이퍼의 목표 두께를 획득하기 위해 세선화 공정을 수행하는 단계를 더 포함한다.
일실시예에 따르면, 본 발명은 전술한 방법을 이용하여 획득되는 구조물이다. 본 발명의 다른 특징 및 장점은 이하의 상세한 설명 및 첨부 도면을 검토하면, 당업자에게 보다 쉽게 명확해질 것이다.
도 1은 본 발명의 일실시예를 구현하는 단계들을 도시한 플로차트.
도 2a는 도 1의 플로차트의 시작 단계에 대응하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2b는 도 1의 플로차트의 중간 단계에 대응하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2c는 도 1의 플로차트의 중간 단계에 대응하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2d는 도 1의 플로차트의 중간 단계에 대응하는, 본 발명의 일실시예에 따 라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2e는 도 1의 플로차트의 중간 단계에 대응하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2f는 도 1의 플로차트의 최종 단계에 대응하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
본 발명은 외부 패키지 접속 및 관련 구조물을 위한 스루 웨이퍼 비아를 갖는 웨이퍼 레벨 패키지를 제조하는 방법에 관한 것이다. 다음의 설명은 본 발명의 실시에 대한 특정 정보를 포함한다. 당업자들은 본 발명이 본 명세서에서 구체적으로 논의하는 것과 다른 방식으로 구현될 수도 있음을 알 수 있을 것이다. 또한, 본 발명의 특정 세부사항의 일부는 본 발명을 모호하지 않게 하기 위해 논의하지 않는다. 본 명세서에 개시되어 있지 않은 특정 세부사항은 당업자에게 공지되어 있다.
본 출원에서의 도면 및 첨부한 상세한 설명은 단지 본 발명의 예시적인 실시예에 관한 것이다. 간략성을 위해, 본 발명의 원리를 사용하는 본 발명의 다른 실시예는 본 명세서에서 구체적으로 설명되지 않고 도면에 의해 구체적으로 도시되지 않는다.
도 1은 본 발명의 일실시예에 따른 예시적인 방법을 도시한 플로차트이다. 당업자에게 명백한 어떠한 세부사항 및 특징은 플로차트(100)에서 생략하였다. 예를 들면, 한 단계는 하나 이상의 단계들로 이루어질 수도 있고, 당해 분야에 공지되어 있는 특화된 장비 또는 재료를 포함할 수도 있다. 플로차트(100)에 표시된 단 계 170 내지 180은 본 발명의 일실시예를 설명하기에 충분하며, 본 발명의 다른 실시예들이 플로차트(100)에 도시된 것과 다른 단계들을 이용할 수도 있다.
또한, 도 2a 내지 2f의 구조물(270 내지 280)은 플로차트(100)의 단계 170 내지 180을 수행한 결과를 도시한 것이다. 예를 들면, 구조물(270)은 처리 단계(170) 후의 반도체 구조물을 나타내고, 구조물(272)은 처리 단계(172) 후의 구조물(270)을 나타내며, 구조물(274)은 처리 단계(174) 후의 구조물(272)을 나타내는 식이다. 플로차트(100)에 도시된 처리 단계는 디바이스 웨이퍼 상에서 수행되며, 이 디바이스 웨이퍼는, 단계 170 이전에, 예를 들면 디바이스 및 두 개의 디바이스 웨이퍼 콘택트을 포함한다.
이제, 도 1의 단계 170 및 도 2a의 구조물(270)을 참조하면, 플로차트(100)의 단계 170에서, 폴리머 층(202)이 디바이스(206) 및 디바이스 웨이퍼 콘택트 패드(208, 210)를 포함하는 디바이스 웨이퍼(204) 상에 형성된다. RF(Radio Frequency) IC와 같은 IC를 포함할 수 있는 디바이스(206)는 실리콘을 포함할 수 있는 디바이스 웨이퍼(204) 상에 위치한다. 일실시예에서는, 디바이스(206)가 RF MEMS 디바이스와 같은 MEMS 디바이스를 포함한다. 디바이스 웨이퍼 콘택트 패드(208, 210)는 디바이스 웨이퍼(204)의 상부면(212) 상에 위치하여 디바이스(206)에 전기 접속된다. 디바이스 웨이퍼 콘택트 패드(208, 210)는 구리, 알루미늄 또는 기타 적절한 금속 또는 금속 합금을 포함할 수 있으며, 당업자에게 알려진 방법으로 디바이스 웨이퍼(204) 상에 형성될 수 있다. 여기서는 간략화를 위해 단지 하나의 디바이스 및 두 개의 디바이스 콘택트 패드만 포함하는 디바이스 웨이퍼에 대해 특별히 논의하지만, 디바이스 웨이퍼는 다수의 디바이스 콘택트 패드 및 복수의 디바이스를 포함할 수도 있다.
폴리머 층(202)은 디바이스 웨이퍼(204)의 상부면(212) 상에 위치하며, 각 디바이스 웨이퍼 콘택트 패드(208, 210) 상에 위치하는 개구(214, 216)를 포함한다. 폴리머 층(202)은 디바이스(206)를 둘러싸는 실 링(seal ring)을 형성한다. 폴리머 층(202)은 BCB(benzocyclobutene), SU-8(에폭시계의 네거티브 레지스트) 또는 화학 구조의 폴리이미드 군과 같은 포토이미저블 폴리머(photoimageable polymer)를 포함할 수 있다. 일실시예에서, 폴리머 층(202)은 포토이미저블 에폭시를 포함할 수 있다. 폴리머 층(202)은 예를 들어 약 2.0 마이크론 내지 약 50.0 마이크론의 두께(220)를 갖는다.
폴리머 층(202)은 스핀 코팅 공정, 스프레잉 공정(spraying process), 스크린 인쇄 공정 또는 다른 적절한 공정을 이용하여 디바이스 웨이퍼(204) 상에 폴리머 재료층을 도포함으로써 형성될 수 있다. 그 다음에 폴리머 재료층이 패터닝되어 디바이스(206)를 둘러싸서 주변 오염물로부터 디바이스(206)를 보호하는 실 링을 형성한다. 패터닝 및 에칭 공정 동안에, 폴리머 재료층 내 및 각 디바이스 웨이퍼 콘택트 패드(208, 210) 상에 개구(214, 216)가 형성된다. 플로차트(100)의 단계 170의 결과가 도 2a의 구조물(270)로 도시되어 있다.
도 1의 단계 172 및 도 2b의 구조물 272를 참고하면, 플로차트(100)의 단계 172에서, 보호 웨이퍼(222) 내에 공동(224)이 형성되고, 공동(224)이 디바이스(206) 상에 위치하도록 보호 웨이퍼(222)가 디바이스 웨이퍼(204)에 본딩된다. 실리콘을 포함할 수 있는 보호 웨이퍼(222)는, 보호 웨이퍼(222)의 상부면(226)이 폴리머 층(202)과 접촉하도록 위치하며 디바이스(206) 상에 위치하는 공동(224)을 포함한다. 공동(224)은 보호 웨이퍼(222)의 상부면(224) 상에 개구를 패터닝하고 적절한 에칭 공정을 이용하여 개구 내에 충분한 양의 실리콘을 제거하여 원하는 깊이를 갖는 공동을 형성함으로써 형성될 수 있다. 일실시예에서는, 공동(224)이 보호 웨이퍼(222) 내에 형성되지 않는다.
보호 웨이퍼(222)는 폴리머 층(202)을 본딩층으로 이용하는 본딩 공정을 수행함으로써 디바이스 웨이퍼(204)에 본딩될 수 있다. 본딩 공정에서, 보호 웨이퍼(222) 및 디바이스 웨이퍼(204)는 적절히 정렬되고 충분한 압력 및 온도에서 함께 눌러져서 보호 웨이퍼(222)가 디바이스 웨이퍼(204)에 본딩되게 한다. 예를 들면, 본딩 공정은 약 100.0℃ 내지 약 500.0℃의 온도에서 수행될 수 있다. 보호 웨이퍼(222)를 디바이스 웨이퍼(204)에 본딩하기 위해 본딩층으로서 폴리머 층(202)을 이용하면, 본 발명은 금과 같은 높은 비용의 금속을 본딩 층에 이용하는 종래의 웨이퍼 레벨 패키지에 비해 감소된 비용을 갖는 웨이퍼 레벨 패키지를 달성한다. 플로차트(100)의 단계 172의 결과는 도 2b에 구조물(272)로 도시되어 있다. 일실시예에서, 폴리머 층은 보호 웨이퍼(222)의 상부면(226) 상에 형성되는데, 이것은 개구(214, 216)와 매칭되는 개구를 갖도록 패터닝된다.
도 1의 단계 174 및 도 2c의 구조물(274)을 참조하면, 플로차트(100)의 단계 174에서, 보호 웨이퍼(222)의 목표 두께(228)를 달성하기 위해 세선화 공정(thinning process)이 수행된다. 예를 들면, 보호 웨이퍼(222)의 목표 두께(228) 는 약 50.0 마이크론 내지 약 200.0 마이크론일 수 있다. 세선화 공정에서, 보호 웨이퍼(222)의 목표 두께(228)는 보호 웨이퍼(222)로부터 충분한 양의 실리콘 재료를 제거함으로써 달성될 수 있다. 세선화 공정은 예를 들면, 연마 공정, 화학 기계적 폴리싱(CMP) 공정, 에칭 공정 또는 다른 적절한 재료 제거 공정을 포함할 수 있다. 플로차트(100)의 단계 174의 결과는 도 2c의 구조물(274)로 도시되어 있다.
도 1의 단계 176 및 도 2d의 구조물(276)을 참조하면, 플로차트(100)의 단계 176에서, 각 디바이스 웨이퍼 콘택트 패드(208, 210) 상의 보호 웨이퍼(222) 내에 비아(230, 232)가 형성되고, 비아(230, 232)는 도전성 층(234)으로 채워진다. 보호 웨이퍼(222)를 통해 연장되는 비아(230, 232)는 각 디바이스 웨이퍼 콘택트 패드(208, 210) 상에 위치한다. 비아(230, 232)는 보호 웨이퍼(222) 상에 비아 개구를 패터닝하고, 이 비아 개구를 RIE(reactive ion etch) 공정, 습식 에칭 공정 또는 기타 적절한 에칭 공정을 이용하여 보호 웨이퍼(222)를 통해 연장함으로써 형성될 수 있다. 비아(230, 232)는 예를 들어 약 10.0 마이크론 내지 약 100.0 마이크론일 수 있는 직경(236)을 갖는다.
비아(230, 232)가 형성된 후, 응착력(adhesion)을 향상시키기 위해 도 2d에 도시되지 않은 접착제, 장벽 및 시드층이 비아(230, 232)의 측벽에 침착되어 후속적으로 침착되는 전기 도전성 재료가 불필요하게 보호 웨이퍼(222)로 확산되지 않도록 한다. 도전층(234)은 비아(230, 232) 내에 위치하고, 구리, 니켈, 금/주석 합금, 솔더 또는 기타 적절한 금속 또는 금속 합금을 포함할 수 있다. 전기 도전성 층인 도전층(234)은, 무전해 도금 공정, 전기 도금 공정, 스크린 인쇄 공정 또는 다른 적절한 침착 공정을 이용하여 도전성 재료로 비아(230, 232)를 채움으로써 비아(230, 232) 내에 형성될 수 있다. 따라서, 도전성 층(234)으로 채워지는 비아(230, 232)는 도전성 층(234)과 접촉하는 각 디바이스 웨이퍼 콘택트 패드(208, 210)에 의해 디바이스(206)에 전기 접속된다. 플로차트(100)의 단계 176의 결과는 도 2d의 구조물(276)로 도시되어 있다.
도 1의 단계 178 및 도 2e의 구조물(278)을 참조하면, 플로차트(100)의 단계 178에서, 보호 웨이퍼 콘택트 패드(238, 240)는 보호 웨이퍼(222)의 노출된 표면(242) 상에 그리고 각 비아(230, 232) 상에 형성된다. 보호 웨이퍼 콘택트 패드(238, 240)는 각 비아(230, 232) 내의 도전성 층(234) 상에 위치하여 이 층과 접촉한다. 따라서, 보호 웨이퍼 콘택트 패드(238, 240)는 각 디바이스 웨이퍼 콘택트 패드(208, 210)에 전기적으로 접속된다. 보호 웨이퍼 콘택트 패드(238, 240)는 예를 들어 약 2.0 마이크론 내지 약 20.0 마이크론일 수 있는 두께(244)를 갖는다. 보호 웨이퍼 콘택트 패드(238, 240)는 크롬/금, 니켈/구리, 티나늄/구리 또는 다른 적절한 금속을 포함할 수 있는 UBM(under bump metallization) 층의 일부분을 포함할 수 있다. 일실시예에서는, 보호 웨이퍼 콘택트 패드(238, 240)는 도전성 층(234) 상에 직접 위치하지 않는 위치로 재배치된다.
보호 웨이퍼 콘택트 패드(238, 240)는 물리적 기상 증착(PVD) 공정 또는 다른 적절한 증착 공정을 이용하여 비아(230, 232) 및 보호 웨이퍼(222)의 노출된 표면(242) 상에 UBM 층을 침착시켜 UBM 층을 적절히 패터닝하고 에칭함으로써 형성될 수 있다. 일실시예에서는, LGA(land grid array) 패드가 보호 웨이퍼 콘택트 패 드(238, 240) 대신에 보호 웨이퍼(222)의 노출된 표면(242) 상에 그리고 비아(230, 232) 위에 형성될 수 있다. 이러한 실시예에서, LGA 패드는 보호 웨이퍼(222) 및 디바이스 웨이퍼(204)를 포함하는 웨이퍼 레벨 패키지를 인쇄 회로 기판에 탑재하는 표면에 사용될 수 있다. 플로차트(100)의 단계 178의 결과는 도 2e의 구조물(278)로 도시되어 있다.
도 1의 단계 180 및 도 2f의 구조물(280)을 참조하면, 플로차트(100)의 단계 180에서, 각 보호 웨이퍼 콘택트(238, 240) 상에 솔더 범프(246, 248)가 형성되고, 세선화 공정을 수행함으로써 디바이스 웨이퍼(104)의 목표 두께(250)가 달성된다. 솔더 범프(246, 248)는 각 보호 웨이퍼 콘택트 패드(238, 240) 상에 위치하며 적절한 솔더 재료를 포함할 수 있다. 솔더 범프(246, 248)는 비아(230, 232) 및 보호 웨이퍼 콘택트 패드(238, 240)를 통해 디바이스 웨이퍼 콘택트 패드(208, 210)에 각각 전기 접속된다. 따라서, 디바이스 웨이퍼 콘택트 패드(208, 210)가 디바이스(206)에 전기 접속되므로, 솔더 범프(246, 248)는 디바이스(206)를 하우징하는 웨이퍼 레벨 패키지(즉, 웨이퍼 레벨 패키지(252) 외부의 부품과 디바이스(206) 사이에 전기 접속을 제공할 수 있다. 다른 실시예에서는, 웨이퍼 레벨 패키지(252) 외부의 부품에 디바이스(206)를 전기 접속하기 위해, LGA 패드 또는 본드 패드가 솔더 범프(246, 248) 대신에 사용될 수 있다. 따라서, 보호 웨이퍼 내에 형성되어 도전층으로 채워지는 비아 상에 솔더 범프 또는 LGA 패드를 형성함으로써, 본 발명은 본딩 와이어를 요구하지 않고 바람직하게는 디바이스 웨이퍼 상의 디바이스와 본 발명의 웨이퍼 레벨 패키지 외부의 부품 사이에 전기 접속을 제공한다.
디바이스 웨이퍼(204)의 목표 두께(250)는 디바이스 웨이퍼(204)로부터 충분한 양의 실리콘 재료를 제거하기 위한 세선화 공정을 수행함으로써 달성될 수 있다. 예를 들면, 디바이스 웨이퍼(204)의 목표 두께(250)는 약 50.0 마이크론 내지 약 200.0 마이크론일 수 있다. 세선화 공정은 예를 들면, 연마 공정, CMP 공정, 에칭 공정 또는 다른 적절한 공정일 수 있다. 도 2f에 도시된 바와 같이, 웨이퍼 레벨 패키지(252)는 디바이스 웨이퍼(204)의 하부면(256)과 솔더 범프(246, 248)의 최상부 사이의 거리에 대응하는 두께(254)를 갖는다. 예를 들면, 두께(254)는 약 100.0 마이크론 내지 약 800.0 마이크론일 수 있다. 일실시예에서, 두께(254)는 약 350.0 마이크론 내지 약 600.0 마이크론일 수 있다. 플로차트(100)의 단계 180의 결과는 도 2f의 구조물(280)로 도시되어 있다.
따라서, 위에서 논의한 바와 같이, 본 발명은 디바이스 웨이퍼에 본딩된 보호 웨이퍼를 포함하는 웨이퍼 레벨 패키지를 달성하는데, 여기서 보호 웨이퍼를 통해 연장되는 비아는 보호 웨이퍼 콘택트 패드와 디바이스 웨이퍼 콘택트 패드 간에 전기 접속을 제공하는 도전성 재료로 채워진다. 보호 웨이퍼 상의 비아 상에 솔더 범프 또는 LGA 패드를 형성함으로써, 본 발명은 본딩 와이어를 요구하지 않고 디바이스 웨이퍼 상의 디바이스와 웨이퍼 레벨 패키지 외부의 부품 사이에 전기 접속을 제공한다. 그 결과, 본 발명은 외부 부품과의 접속을 달성하기 위해 공간 소모적인 본딩 와이어를 요구하는 종래의 웨이퍼 레벨 패키지보다 더 작은 풋프린트를 갖는 웨이퍼 레벨 패키지를 달성한다.
또한, 위에서 논의한 바와 같이, 본 발명의 웨이퍼 레벨 패키지에서는, 보호 웨이퍼를 디바이스 웨이퍼에 본딩하기 위한 본딩층으로서 폴리머 층이 이용된다. 그 결과, 본 발명의 웨이퍼 레벨 패키지는 두 웨이퍼 사이에 본딩 층을 형성하기 위해 금 또는 금-주석과 같은 고가의 금속 또는 금속 합금을 이용하는 종래의 웨이퍼 레벨 패키지보다 더 낮은 패키지 비용을 달성한다.
본 발명의 전술한 설명으로부터, 다양한 기법이 본 발명의 범주로부터 벗어나지 않고 본 발명의 개념을 구현하기 위해 사용될 수 있음은 명백할 것이다. 또한, 특정 실시예를 참조하여 본 발명을 설명하였지만, 당업자라면 본 발명의 사상 및 범주로부터 벗어나지 않고 그 형태 및 세부사항에 있어 변화가 있을 수 있다는 것을 알 수 있을 것이다. 따라서, 전술한 실시예는 모든 면에서 일례일 뿐이지 제한 사항으로 간주되어서는 안 된다. 본 발명은 본 명세서에서 설명한 특정 실시예에 제한되지 않고 본 발명의 범주로부터 벗어나지 않고 많은 재구성, 수정 및 대체가 가능하다.
이상, 외부 패키지 접속을 위한 스루 웨이퍼 비아 및 관련 구조물을 갖는 웨이퍼 레벨 패키지 제조 방법을 설명하였다.

Claims (20)

  1. 웨이퍼 레벨 패키지 제조 방법에 있어서,
    디바이스 웨이퍼 상에 폴리머 층을 형성하는 단계로서, 상기 디바이스 웨이퍼는 적어도 하나의 디바이스 웨이퍼 콘택트 패드 및 적어도 하나의 디바이스를 포함하고, 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드는 상기 적어도 하나의 디바이스에 전기 접속되는, 폴리머 층 형성 단계와,
    상기 디바이스 웨이퍼에 보호 웨이퍼를 본딩하는 단계와,
    상기 보호 웨이퍼 내에 적어도 하나의 비아를 형성하는 단계로서, 상기 적어도 하나의 비아는 상기 보호 웨이퍼를 통해 연장되는, 비아 형성 단계를 포함하되,
    상기 적어도 하나의 비아는 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치하는
    웨이퍼 레벨 패키지 제조 방법.
  2. 제 1 항에 있어서,
    상기 디바이스 웨이퍼에 보호 웨이퍼를 본딩하는 단계 전에, 상기 폴리머 층 내에 적어도 하나의 개구 및 실 링(seal ring)을 형성하는 단계를 더 포함하되, 상기 적어도 하나의 개구는 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치하고, 상기 실 링은 상기 적어도 하나의 디바이스를 둘러싸는
    웨이퍼 레벨 패키지 제조 방법.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 비아를 도전층으로 채우는 단계를 더 포함하되, 상기 도전층은 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드와 접촉하는
    웨이퍼 레벨 패키지 제조 방법.
  4. 제 1 항에 있어서,
    상기 보호 웨이퍼 상에 적어도 하나의 보호 웨이퍼 콘택트 패드를 형성하는 단계를 더 포함하되, 상기 적어도 하나의 보호 웨이퍼 콘택트 패드는 상기 적어도 하나의 비아 상에 위치하고 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드에 전기 접속되는
    웨이퍼 레벨 패키지 제조 방법.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 보호 웨이퍼 콘택트 패드 상에 적어도 하나의 솔더 범프를 형성하는 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  6. 제 1 항에 있어서,
    상기 보호 웨이퍼 내에 상기 적어도 하나의 비아를 형성하는 단계 전에 상기 보호 웨이퍼의 목표 두께를 획득하기 위해 세선화 공정(thinning process)을 수행하는 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  7. 제 1 항에 있어서,
    상기 디바이스 웨이퍼의 목표 두께를 획득하기 위해 세선화 공정을 수행하는 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  8. 제 1 항에 있어서,
    상기 보호 웨이퍼를 상기 디바이스 웨이퍼에 본딩하는 단계 전에, 상기 보호 웨이퍼 내에 공동(cavity)을 형성하는 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 비아는 10.0 마이크론 내지 100.0 마이크론의 직경을 갖는
    웨이퍼 레벨 패키지 제조 방법.
  10. 제 1 항에 있어서,
    상기 폴리머 층은 포토이미저블(photoimageable) 폴리머를 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  11. 웨이퍼 레벨 패키지에 있어서,
    적어도 하나의 디바이스 웨이퍼 콘택트 패드 및 적어도 하나의 디바이스를 포함하는 디바이스 웨이퍼로서, 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드는 상기 적어도 하나의 디바이스에 전기 접속되는, 상기 디바이스 웨이퍼와,
    상기 디바이스 웨이퍼 상에 위치하는 폴리머 층과,
    상기 폴리머 층 상에 위치하는 보호 웨이퍼로서, 상기 보호 웨이퍼는 적어도 하나의 비아를 포함하고, 상기 적어도 하나의 비아는 상기 보호 웨이퍼를 통해 연장되는, 상기 보호 웨이퍼를 포함하되,
    상기 적어도 하나의 비아는 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치하는
    웨이퍼 레벨 패키지.
  12. 제 11 항에 있어서,
    상기 폴리머 층은 적어도 하나의 개구 및 실 링을 포함하고, 상기 적어도 하나의 개구는 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드 상에 위치하며, 상기 실 링은 상기 적어도 하나의 디바이스를 둘러싸는
    웨이퍼 레벨 패키지.
  13. 제 11 항에 있어서,
    상기 보호 웨이퍼 상에 그리고 상기 적어도 하나의 비아 위에 위치하는 적어도 하나의 보호 웨이퍼 콘택트 패드를 더 포함하되, 상기 적어도 하나의 보호 웨이퍼 콘택트 패드는 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드에 전기 접속되는
    웨이퍼 레벨 패키지.
  14. 제 13 항에 있어서,
    상기 적어도 하나의 비아는 도전층으로 채워지고, 상기 도전층은 상기 적어도 하나의 보호 웨이퍼 콘택트 패드 및 상기 적어도 하나의 디바이스 웨이퍼 콘택트 패드를 전기 접속시키는
    웨이퍼 레벨 패키지.
  15. 제 13 항에 있어서,
    적어도 하나의 솔더 범프를 더 포함하고, 상기 적어도 하나의 솔더 범프는 상기 적어도 하나의 보호 웨이퍼 콘택트 패드 상에 위치하는
    웨이퍼 레벨 패키지.
  16. 제 11 항에 있어서,
    상기 보호 웨이퍼는 적어도 하나의 공동을 더 포함하고, 상기 적어도 하나의 공동은 상기 적어도 하나의 디바이스 상에 위치하는
    웨이퍼 레벨 패키지.
  17. 제 11 항에 있어서,
    상기 폴리머 층은 포토이미저블 폴리머를 포함하는
    웨이퍼 레벨 패키지.
  18. 제 11 항에 있어서,
    상기 적어도 하나의 비아는 10.0 마이크론 내지 100.0 마이크론의 직경을 갖는
    웨이퍼 레벨 패키지.
  19. 제 11 항에 있어서,
    상기 보호 웨이퍼는 50.0 마이크론 내지 200.0 마이크론의 두께를 갖는
    웨이퍼 레벨 패키지.
  20. 제 11 항에 있어서,
    상기 적어도 하나의 디바이스는 RF 디바이스인
    웨이퍼 레벨 패키지.
KR1020077021289A 2005-03-21 2006-03-09 웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지 KR20070110880A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/085,968 2005-03-21
US11/085,968 US20060211233A1 (en) 2005-03-21 2005-03-21 Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure

Publications (1)

Publication Number Publication Date
KR20070110880A true KR20070110880A (ko) 2007-11-20

Family

ID=37010935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021289A KR20070110880A (ko) 2005-03-21 2006-03-09 웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지

Country Status (6)

Country Link
US (2) US20060211233A1 (ko)
EP (1) EP1861870A2 (ko)
KR (1) KR20070110880A (ko)
CN (1) CN101248518A (ko)
TW (1) TWI302008B (ko)
WO (1) WO2006101768A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US7932179B2 (en) 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US8324728B2 (en) * 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
JP2009239106A (ja) * 2008-03-27 2009-10-15 Sony Corp 半導体装置及び同半導体装置の製造方法
US8035219B2 (en) 2008-07-18 2011-10-11 Raytheon Company Packaging semiconductors at wafer level
US8164171B2 (en) * 2009-05-14 2012-04-24 Megica Corporation System-in packages
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8969176B2 (en) 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
KR101762173B1 (ko) 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
US8653673B2 (en) 2011-12-20 2014-02-18 Raytheon Company Method for packaging semiconductors at a wafer level
US9466532B2 (en) * 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US8581406B1 (en) 2012-04-20 2013-11-12 Raytheon Company Flip chip mounted monolithic microwave integrated circuit (MMIC) structure
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US10055631B1 (en) 2015-11-03 2018-08-21 Synaptics Incorporated Semiconductor package for sensor applications
US10910317B2 (en) 2016-12-29 2021-02-02 Intel Corporation Semiconductor package having wafer-level active die and external die mount
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
CN110690165B (zh) 2019-10-15 2020-06-02 杭州见闻录科技有限公司 一种芯片封装方法及封装结构

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3622435B2 (ja) * 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6498114B1 (en) * 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6750521B1 (en) * 1999-10-22 2004-06-15 Delphi Technologies, Inc. Surface mount package for a micromachined device
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US6214644B1 (en) * 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6530515B1 (en) * 2000-09-26 2003-03-11 Amkor Technology, Inc. Micromachine stacked flip chip package fabrication method
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6358773B1 (en) * 2000-12-27 2002-03-19 Vincent Lin Method of making substrate for use in forming image sensor package
US6525420B2 (en) * 2001-01-30 2003-02-25 Thermal Corp. Semiconductor package with lid heat spreader
JP4055368B2 (ja) * 2001-02-27 2008-03-05 日本電気株式会社 二次電池
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
US6773962B2 (en) * 2001-03-15 2004-08-10 General Electric Company Microelectromechanical system device packaging method
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
US7045459B2 (en) * 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
US6838309B1 (en) * 2002-03-13 2005-01-04 Amkor Technology, Inc. Flip-chip micromachine package using seal layer
US7311242B2 (en) * 2002-03-19 2007-12-25 Nxp, B.V. Design of an insulated cavity
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
US7059048B2 (en) * 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
US7265429B2 (en) * 2002-08-07 2007-09-04 Chang-Feng Wan System and method of fabricating micro cavities
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US6743991B1 (en) * 2003-04-14 2004-06-01 Agilent Technologies, Inc. Polymeric liquid metal switch
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
US7203394B2 (en) * 2003-07-15 2007-04-10 Rosemount Aerospace Inc. Micro mirror arrays and microstructures with solderable connection sites
US7045868B2 (en) * 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
US20050054133A1 (en) * 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US7224056B2 (en) * 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
CN1943031A (zh) * 2004-04-16 2007-04-04 皇家飞利浦电子股份有限公司 集成电路、制造该集成电路的方法与组件以及具有该集成电路的移动电话
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
US7198725B2 (en) * 2004-11-05 2007-04-03 Chi-Yen Shen Method for making a surface acoustic wave device package
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7169649B2 (en) * 2004-12-16 2007-01-30 Palo Alto Research Center, Inc. Wafer scale integration of electroplated 3D structures using successive lithography, electroplated sacrificial layers, and flip-chip bonding
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7323675B2 (en) * 2005-09-21 2008-01-29 Sigurd Microelectronics Corp. Packaging structure of a light-sensing device with a spacer wall
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package

Also Published As

Publication number Publication date
TWI302008B (en) 2008-10-11
WO2006101768A2 (en) 2006-09-28
US20080064142A1 (en) 2008-03-13
WO2006101768A3 (en) 2007-10-18
US20060211233A1 (en) 2006-09-21
EP1861870A2 (en) 2007-12-05
TW200644135A (en) 2006-12-16
CN101248518A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
KR20070110880A (ko) 웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지
KR100924902B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US10943889B2 (en) Semiconductor device and method of manufacture
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US8178967B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US8932906B2 (en) Through silicon via bonding structure
TWI508198B (zh) 形成用於具有預塗保護層的封裝晶粒的互連結構之半導體裝置與方法
CN110660675A (zh) 半导体装置及形成方法
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
US9431370B2 (en) Compliant dielectric layer for semiconductor device
CN115627508A (zh) 一种制造工艺及其应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application