KR20070104832A - 액정 장치, 그 제어 회로 및 전자 기기 - Google Patents

액정 장치, 그 제어 회로 및 전자 기기 Download PDF

Info

Publication number
KR20070104832A
KR20070104832A KR1020070036960A KR20070036960A KR20070104832A KR 20070104832 A KR20070104832 A KR 20070104832A KR 1020070036960 A KR1020070036960 A KR 1020070036960A KR 20070036960 A KR20070036960 A KR 20070036960A KR 20070104832 A KR20070104832 A KR 20070104832A
Authority
KR
South Korea
Prior art keywords
circuit
register
line
lines
scan
Prior art date
Application number
KR1020070036960A
Other languages
English (en)
Other versions
KR101362007B1 (ko
Inventor
히로시 요시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070104832A publication Critical patent/KR20070104832A/ko
Application granted granted Critical
Publication of KR101362007B1 publication Critical patent/KR101362007B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

과제
영역 주사 구동 방식의 경우에 있어서 액정에 직류 성분이 인가되는 것을 방지한다.
해결 수단
카운터 (53) 는, 수평 동기 신호 (Hsync) 의 펄스를 카운트하고, 그 카운트 결과의 최대치 CLc 를 출력한다. 판별 회로 (59) 는, 카운터 (53) 로부터 출력된 최대치 CLc 와, 레지스터 (57) 로부터 판독된 값 PLc 를 비교하고, 최대치 CLc 가 값 PLc 보다 큰지의 여부를 판별하고, 그 결과를 나타내는 판별 신호 F 를 출력한다. 가감산 회로 (55) 는, 레지스터 (57) 에 기억된 값 PLc 에, 판별 신호 F 에 따라 「＋2」 또는 「－2」를 가산하여, 레지스터 (57) 에 재세트한다. 주사 제어 회로 (51) 는, 제 2 필드의 개시 타이밍을, 값 PLc 에 따라 소정 타이밍보다 빠르게 하거나, 또는, 지연시킨다.
액정 장치, 제어 회로, 표시 패널

Description

액정 장치, 그 제어 회로 및 전자 기기{LIQUID CRYSTAL DEVICE, CONTROL CIRCUIT THEREFOR, AND ELECTRONIC APPARATUS}
도 1 은 본 발명의 실시형태에 관련된 액정 장치의 구성을 나타내는 블록도.
도 2 는 동 액정 장치에서의 표시 패널의 구성을 나타내는 도면.
도 3 은 동 표시 패널에서의 화소의 구성을 나타내는 도면.
도 4 는 동 액정 장치에서의 주사선 구동 회로의 구성을 나타내는 도면.
도 5 는 동 액정 장치에서의 동작을 설명하기 위한 도면.
도 6 은 동 액정 장치에서의 수직 주사를 나타내는 도면.
도 7 은 동 액정 장치에서의 수평 주사를 나타내는 도면.
도 8 은 동 액정 장치에서의 기록을 나타내는 도면.
도 9 는 동 액정 장치에서의 라인 수 변경 동작을 나타내는 도면.
도 10 은 동 액정 장치에서의 라인 수 변경 동작을 나타내는 도면.
도 11 은 동 액정 장치에서의 라인 수 변경 동작을 나타내는 도면.
도 12 는 실시형태에 관련된 액정 장치를 사용한 프로젝터의 구성을 나타내는 도면.
부호의 설명
1…액정 장치 10…표시 패널
50…제어 회로 51…주사 제어 회로
53…카운터 57…레지스터
59…판별 회로 60…영상 신호 처리 회로
100…표시 영역 105…액정
108…공통 전극 110…화소
112…주사선 114…데이터선
116…TFT 118…화소 전극
120…액정 용량 130…주사선 구동 회로
142…샘플링 신호 공급 회로 146…TFT
2100…프로젝터
특허 문헌 1 일본 공개특허공보 제 2004－177930호
본 발명은, 액정 장치에 대해서, 이른바 영역 주사 구동 방식을 채용했을 경우의 이미지 고착 (image sticking) 을 방지하는 기술에 관한 것이다.
최근에는, 액정 장치를 사용하여 축소 화상을 형성함과 함께, 이 축소 화상을 광학계에 의해 확대 투사하는 프로젝터가 보급되고 있다. 이러한 축소 화상을 형성하는 액정 장치에서는, 화소간격이 매우 좁기 때문에, 이른바 디스클리네이 션 (배향 불량) 이 문제가 된다. 이 디스클리네이션에 대해서는, 인접 화소끼리를 서로 동일 극성으로 하는 면 반전 (프레임 반전이라고도 함) 방식을 채용함으로써 회피할 수 있지만, 면 반전 방식에서는, 표시 화면의 예를 들어 상단과 하단에서 표시 차이가 발생한다는 문제가 있다.
이 표시 차이를 해소하기 위해서, 프레임의 기간을 예를 들어 제 1 및 제 2 필드로 분할하고, 각 화소를 제 1 및 제 2 필드 중 일 필드에 있어서 정극성으로 기록하고, 다른 필드에서 부극성으로 기록함으로써, 화소 1열분에 있어서 정극성으로 유지되는 화소와 부극성으로 유지되는 화소와의 비율이 어느 타이밍에서나 50% 씩이 되도록 하는, 이른바 영역 주사 구동이 제안되고 있다 (특허 문헌 1 참조).
그런데, 프로젝터는, PC 나 텔레비젼 수신기 등과 같이 다종다양의 영상 소스에 접속된다. 이들 영상 소스로부터 공급되는 영상 신호 (비디오 신호) 는, 수평 라인 수를 예로 들어 봐도 영상 소스마다 상이하다. 종래의 구동 방식이면, 영상 신호를 액정 장치의 화소를 구동하는 데 적합한 형식으로 변환하면 충분했지만, 상기 서술한 바와 같은 영역 주사 구동 방식을 채용했을 경우에, 다음과 같은 문제가 발생했다. 즉, 영상 소스가 전환되거나 했을 경우에, 어느 화소에 대해 주목했을 때, 정극성으로 유지되는 기간과 부극성으로 유지되는 기간에 차가 발생하고, 결과적으로 액정에 직류 성분이 인가되어 열화되어 버리는 문제가 발생한다.
또한, 액정이 열화되면, CRT (음극선관) 에서의 형광면의 이미지 고착과 동 일하게, 표시해야 하는 이미지와는 무관한 이미지가 고정적으로 나타나는 경우가 있다. 이 때문에, 액정 열화에 의한 표시 현상에 대해서도, CRT 를 따라 「이미지 고착」이라고 불리고 있다.
본 발명은, 상기 서술한 사정을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 영역 주사 구동 방식을 채용했을 경우에 발생할 수 있는 이미지 고착을 방지하는 것이 가능한 액정 장치, 제어 회로 및 전자 기기를 제공하는 데에 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해서, 본 발명에 관련된 액정 장치의 제어 회로는, (a) 복수 행의 주사선과 복수 열의 데이터선과의 교차에 대응하여 형성되고, 상기 주사선이 선택되었을 때, 상기 데이터선에 공급된 데이터 신호의 전압에 따른 계조가 되는 복수의 화소와, (b) 1 프레임의 기간을 나눈 제 1 또는 제 2 필드 중 일 필드에 걸쳐,
(1) 기점이 되는 일행의 주사선을 선택하고,
(2) 상기 (1) 에서 선택한 주사선으로부터 일방 방향으로 m (m 은 2 이상의 정수) 행 이간 (離間) 한 주사선을 선택하고,
(3) 상기 (2) 에서 선택한 주사선으로부터 타방 방향으로 (m＋1) 행 이간한 주사선을 선택하고,
이하, 상기 (2) 및 (3) 을 교대로 반복하고,
상기 제 1 또는 제 2 필드의 타방에 걸쳐,
(4) 기점이 되는 일행의 주사선을 선택하고,
(5) 상기 (4) 에서 선택한 주사선으로부터 상기 타방 방향으로 m행 이간한 주사선을 선택하고,
(6) 상기 (5) 에서 선택한 주사선으로부터 상기 일방 방향으로 (m－1) 행 이간한 주사선을 선택하고,
이하, 상기 (5) 및 (6) 을 교대로 반복하고, 상기 제 1 및 제 2 필드의 각각에 걸쳐 상기 복수 행의 주사선을 선택하는 주사선 구동 회로와,
(c) 선택된 주사선에 대응하는 화소의 계조에 따른 전압의 데이터 신호를 상기 복수 열의 데이터선에 인가하는 데이터선 구동 회로로서, 상기 데이터 신호의 전압을, 상기 (1), (3), (5) 에서 주사선이 선택되었을 때, 소정 기준 전압보다 고위 또는 저위의 일방으로 하고, 상기 (2), (4), (6) 에서 주사선이 선택되었을 때, 상기 기준 전압보다 고위 또는 저위의 타방으로 하는 데이터선 구동 회로를 구비하는 액정 장치를 제어하는 제어 회로와, (d) 상기 복수 행의 주사선에 대응하는 화소보다도 넓은 영역에 대응하여 공급되는 영상 신호에 포함되는 수평 라인 수를 카운트하는 카운터와, (e) 상기 카운터로 카운트된 수평 라인 수와 소정 레지스터에 기억된 값의 대소 관계를 판별하는 판별 회로와, (f) 상기 판별 회로에 의한 판별 결과에 따라 상기 레지스터에 기억된 값을 소정 수 만큼 가산 또는 감산하는 가감산 회로와, (g) 상기 가감산 회로에 의해 가산 또는 감산된 값을 상기 레지스터에 기억시킴과 함께, 상기 제 2 필드의 개시 타이밍을, 상기 레지스터에 기억된 값에 기초하여 규정하는 주사 제어 회로를 구비하는 것을 특징으로 한다. 본 발명에 의하면, 복수 프레임의 기간에서 보면, 각 화소에 대해, 정극성으로 유지되는 기간과 부극성으로 유지되는 기간이 균형적이므로, 액정에 직류 성분이 인가되는 것이 방지된다.
본 발명에 있어서, 상기 가감산 회로는, 상기 카운터에 의해 카운트된 수평 라인 수가 상기 레지스터에 기억된 값보다 크다고 상기 판별 회로에 의해 판별되었을 경우에, 상기 레지스터에 기억된 값을 소정 수 만큼 가산하는 반면, 상기 카운터에 의해 카운트된 수평 라인 수가 상기 레지스터에 기억된 값보다 작다고 상기 판별 회로에 의해 판별되었을 경우에, 상기 레지스터에 기억된 값을 소정 수 만큼 감산하는 구성으로 해도 된다. 이 구성에 있어서, 상기 가감산 회로는, 상기 카운터에 의해 카운트된 수평 라인 수가 상기 레지스터에 기억된 값과 동일한 경우에, 상기 레지스터에 기억된 값을 유지해도 된다.
여기서, 상기 주사 제어 회로는, 상기 레지스터에 기억된 값이 소정 수 만큼 가산되었을 경우에 제 2 필드의 개시 타이밍을 소정 타이밍보다 지연시키는 반면, 상기 레지스터에 기억된 값이 소정 수 만큼 감산되었을 경우에 제 2 필드의 개시 타이밍을 상기 소정 타이밍보다 빠르게 하는 구성이 바람직하다. 특히, 상기 주사선 구동 회로는, 스타트 펄스를 클록 신호로 쉬프트한 쉬프트 신호에 기초하여 상기 복수 행의 주사선을 선택하고, 상기 주사 제어 회로는, 상기 스타트 펄스의 공급 타이밍을 상기 클록 신호에 대해서 지연시키거나, 빠르게 함으로써, 상기 제 2 필드의 개시 타이밍을 규정하는 것이 바람직하다.
또한, 본 발명의 실시예는, 액정 장치의 제어 회로뿐만 아니라, 액정 장치 그 자체로 도, 또, 당해 액정 장치를 갖는 전자 기기로도 개념화할 수 있다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 대해서도 도면을 참조하여 설명한다. 도 1 은, 본 발명의 실시형태에 관련된 액정 장치의 구성을 나타내는 블록도이다.
이 도면에 나타내는 바와 같이, 액정 장치 (1) 는, 표시 패널 (10) 과 처리 회로 (50) 로 대별된다. 이 중, 처리 회로 (50) 는, 표시 패널 (10) 의 동작 등을 제어하는 회로 모듈이며, 예를 들어 FPC (Flexible Printed Circuit) 기판에 의해 표시 패널 (10) 에 접속된다.
한편, 표시 패널 (10) 은, 도 2 에 나타내는 바와 같이, 표시 영역 (100) 의 주변에 주사선 구동 회로 (130) 및 데이터선 구동 회로 (140) 를 내장한 주변 회로 내장형으로 되어 있다. 표시 영역 (100) 에서는, 480행의 주사선 (112) 이 행 (X) 방향으로 연장하도록 형성되고 또, 640열의 데이터선 (114) 이 열 (Y) 방향으로 연장하도록, 또한, 각 주사선 (112) 과 서로 전기적으로 절연을 유지하도록 형성되고, 또한 화소 (110) 가 480행의 주사선 (112) 과 640열의 데이터선 (114) 과의 교차에 대응하여, 각각 배열하고 있다. 따라서, 본 실시형태에서는, 화소 (110) 가 세로 480행×가로 640열로 매트릭스상으로 배열되게 되지만, 본 발명을 이 배열로 한정하는 취지는 아니다.
화소 (110) 의 구성에 대해 도 3 을 참조하여 설명한다. 도 3 은, i행 및 이것과 1 행 아래에서 인접하는 (i＋1) 행과, j열 및 이것과 1열 오른쪽에서 인접하는 (j＋1) 열과의 교차에 대응하는 2×2 의 합계 4 화소 분의 구성을 나타내고 있다. 또한, i, (i＋1) 은, 화소 (110) 가 배열되는 행을 일반적으로 나타내는 경우의 기호로서, 1 이상 480 이하의 정수이다. 또, j, (j＋1) 은, 화소 (110) 가 배열되는 열을 일반적으로 나타내는 경우의 기호로서, 1 이상 640 이하의 정수이다.
도 3 에 나타내는 바와 같이, 각 화소 (110) 는, n 채널형의 박막 트랜지스터 (Thin Film Transistor： 이하 간단하게 「TFT」라고 약칭한다;116) 와 액정 용량 (120) 을 갖는다.
여기서, 각 화소 (110) 에 대해서는 서로 동일한 구성이므로, i행 j열에 위치하는 것을 대표로 하여 설명하면, 당해 i행 j열의 화소 (110) 에서의 TFT (116) 의 게이트는 i행째의 주사선 (112) 에 접속되는 반면, 그 소스는 j열째의 데이터선 (114) 에 접속되고, 그 드레인은 액정 용량 (120) 의 일단인 화소 전극 (118) 에 접속되어 있다. 또, 액정 용량 (120) 의 타단은, 공통 전극 (108) 이다. 이 공통 전극 (108) 은, 모든 화소 (110) 에 걸쳐 공통하고, 시간적으로 일정한 전압 LCcom 이 인가되어 있다.
이 표시 패널 (10) 은, 특별히 도시하지 않았지만, 소자 기판과 대향 기판과의 한쌍의 기판이 일정한 간극을 유지하여 부착됨과 함께, 이 간극에 액정이 밀봉된 구성으로 되어 있다. 이 중, 소자 기판에는, 주사선 (112) 이나, 데이터선 (114), TFT (116) 및 화소 전극 (118) 이 주사선 구동 회로 (130) 나 데이터선 구동 회로 (140) 와 함께 형성되는 반면, 대향 기판에는 공통 전극 (108) 이 형성되고, 이들의 전극 형성면이 서로 대향되도록 일정한 간극을 유지하여 부착되어 있 다. 이 때문에, 본 실시형태에 있어서 액정 용량 (120) 은, 화소 전극 (118) 과 공통 전극 (108) 이 액정 (105) 을 협지함으로써 구성되게 된다.
또한, 본 실시형태에서는 설명의 편의상, 액정 용량 (120) 에 있어서 유지되는 전압 실효치가 0 에 가까우면, 액정 용량을 통과하는 광의 투과율이 최대가 되어 백색 표시가 되는 반면, 전압 실효치가 커짐에 따라 투과하는 광량이 감소되고, 결국에는 투과율이 최소가 되어 흑색 표시가 되는 노멀리 화이트 모드로 설정되어 있다.
이 구성에 있어서, 주사선 (112) 에 선택 전압을 인가하고, TFT (116) 를 온 (도통) 시킴과 함께, 화소 전극 (118) 에, 데이터선 (114) 및 온 상태의 TFT (116) 를 통하여, 계조 (밝기) 에 따른 전압을 인가함으로써, 당해 액정 용량 (120) 에, 계조에 따른 전압 실효치를 유지시킬 수 있다.
또한, 주사선 (112) 이 비선택 전압이 되면, TFT (116) 가 오프 (비도통) 상태가 되지만, 이 때의 오프 저항이 이상적으로 무한대로는 되지 않기 때문에, 액정 용량 (120) 에 축적된 전하가 적지않게 누전된다. 이 오프 누전의 영향을 줄이기 위해, 축적 용량 (109) 이 화소마다 형성되어 있다. 이 축적 용량 (109) 의 일단은, 화소 전극 (118;TFT (116) 의 드레인) 에 접속되는 반면, 그 타단은, 전체 화소에 걸쳐 용량선 (107) 에 공통 접속되어 있다. 이 용량선 (107) 은, 시간적으로 일정한 전위, 예를 들어 접지 전위 Gnd 에 유지된다. 또한, 주사선 구동 회로 (130) 및 데이터선 구동 회로 (140) 에 대해서는 후술한다.
설명을 도 1 로 되돌리면, 처리 회로 (50) 는, 외부 상위 장치 (도시 생략) 로부터, 수직 동기 신호 (Vsync), 수평 동기 신호 (Hsync) 및 도트 클록 신호 (Dclk) 에 동기하여 공급되는 디지털의 영상 신호 (Video) 를, 표시 패널 (10) 의 구동에 적절한 아날로그의 데이터 신호로 변환하는 한편, 표시 패널 (10) 을 구동하기 위한 제어 신호를 생성하는 것이다.
여기서, 영상 신호 (Video) 는, 표시 영역 (100) 에서 표시해야 하는 화상을 규정하는 데이터로서, 본 실시형태에서는, 표시 영역 (100) 에서의 주사선 수의 「480」이상의 수평 주사선 (라인 수) 으로 공급된다. 이 때문에, 표시 영역 (100) 에서는, 영상 신호 (Video) 로 규정되는 화상의 일부가 절단되어 표시되게 된다.
또한, 영상 신호 (Video) 는, 「480」보다 적은 수평 라인 수로 공급되어도 된다. 단, 수평 라인 수가 「480」보다 적은 경우, 표시 영역 (100) 에 있어서 표시가 실시되지 않은 영역이 발생하고, 또는, 별도로, 세로 방향으로 스케일링하는 구성이 필요하다.
여기서, 설명의 편의상, 외부 상위 장치로부터 공급되는 수직 동기 신호 (Vsync) 및 수평 동기 신호 (Hsync) 와, 표시 패널 (10) 의 구동 타이밍과의 관계에 대해 도 5 를 참조하여 설명한다.
이 도면에 나타내는 바와 같이, 수직 동기 신호 (Vsync) 는, 영상 신호 (Video) 에 의해 규정되는 화상의 수직 주사의 개시를 규정하는 펄스이며, 수평 동기 신호 (Hsync) 는, 수평 주사의 개시를 규정하는 펄스이다. 따라서, 영상 신호 (Video) 는, 수직 동기 신호 (Vsync) 의 공급 타이밍을 계기로서 1 프레임분 공 급됨과 함께, 수평 동기 신호 (Hsync) 의 공급 타이밍을 계기로서 1 행분 공급된다. 여기서, 본 실시형태에 있어서, 수직 동기 신호 (Vsync) 는, 주파수 60Hz (주기 16.7 밀리 초) 이다. 또한, 도트 클록 (Dclk) 에 대해서는 특별히 도시하지 않지만, 영상 신호 (Video) 중, 1 화소분이 공급되는 기간을 규정한다.
한편, 본 실시형태에서는, 영역 주사 구동을 하기 때문에, 표시 영역 (100) 에 의해 1 장의 화상을 표시하는 데 필요한 프레임 기간은, 제 1 및 제 2 필드로 2 분할된다. 이 때문에, 주사 제어 회로 (51) 는, 제 1 및 제 2 필드의 개시를 규정하는 스타트 펄스 (DY) 를 후술하도록 출력한다. 또한, 주사 제어 회로 (51) 는, 이 스타트 펄스 (DY) 를 주사선 구동 회로 (130) 에 있어서 전송시키기 위한 클록 신호 (CLY) 를, 1 프레임의 기간에 있어서 480 주기분 출력되도록, 수평 동기 신호 (Hsync) 와 대응시켜 내부 PLL 에 의해 생성한다. 또한, 주사 제어 회로 (51) 는, 클록 신호 (CLY) 와 동기하도록, 이네이블 신호 (Enb1, Enb2) 를 생성한다. 또한, 엄밀하게 말하면, 스타트 펄스 (DY) 는, 클록 신호 (CLY) 에 대해서 소정 관계를 유지하도록 출력된다.
덧붙여서, 주사 제어 회로 (51) 는, 표시 영역 (100) 에서의 1 행의 주사선을 선택하는 기간의 최초로 스타트 펄스 DX 를 출력함과 함께, 이 스타트 펄스 DX 를 전송하기 위한 클록 신호 (CLX) 를 생성한다.
도 1 에 있어서, 처리 회로 (50) 는, 주사 제어 회로 (51) 와, 카운터 (53) 와, 가감산 회로 (55) 와, 레지스터 (57) 와, 판별 회로 (59) 와, 영상 신호 처리 회로 (60) 와 RAM (62) 을 포함한다.
이 중, 카운터 (53) 는, 수평 동기 신호 (Hsync) 의 펄스를 카운트하고, 그 카운트 결과의 최대치 CLc 를 출력하는 것으로서, 그 카운트 결과는, 수직 동기 신호 (Vsync) 에 의해 리셋된다. 이 때문에, 카운터 (53) 에서의 카운트 결과의 최대치 CLc 는, 1 수직 주사 기간 (프레임) 에 있어서 영상 신호 (Video) 에 포함되는 수평 라인 수를 나타내게 된다.
판별 회로 (59) 는, 카운터 (53) 로부터 출력된 최대치 CLc 와, 레지스터 (57) 로부터 판독된 값 PLc 를 비교하고, 최대치 CLc 가 값 PLc 보다 큰지의 여부를 판별하고, 그 결과를 나타내는 판별 신호 F 를 출력한다.
가감산 회로 (55) 는, 레지스터 (57) 로부터 판독된 값 PLc 에, 판별 신호 F 에 따라 「＋2」 또는 「－2」 를 가산, 즉, 값 PLc 를 「2」만큼 인크리먼트(가산) 또는 디클리먼트(감산) 하는 것이다. 상세하게는, 가감산 회로 (55) 는, 판별 신호 F 에 의해 최대치 CLc 가 값 PLc 보다 큰 것이 나타났을 경우, 값 PLc 에 「2」를 가산하고, 판별 신호 F 에 의해 최대치 CLc 가 값 PLc 이하인 것이 나타났을 경우, 값 PLc 에서 「2」만큼을 감산한다.
레지스터 (57) 는, 주사 제어 회로 (51) 에 의한 제어에 따라 값 PLc 를 판독하여 판별 회로 (59) 에 출력하는 반면, 가감산 회로 (55) 에 의해 당해 값 PLc 를 「2」만큼 가산 또는 감산한 값을, 새로운 값 PLc 로 기억한다.
판별 회로 (59) 의 비교 타이밍은, 카운터 (53) 에 의한 카운트 결과가 최대치가 되는 타이밍, 즉, 수직 동기 신호 (Vsync) 가 출력되기 직전 (1 프레임의 기간의 최후) 이다. 이 타이밍에 맞추어, 주사 제어 회로 (51) 는, 레지스터 (57) 로부터의 값 PLc 의 판독, 당해 PLc 에 대한 「2」의 가산 또는 감산, 및, 이 가산 또는 감산치의 레지스터 (57) 로의 기억을 각각 제어하기 때문에, 본 실시형태에 있어서, 영상 신호 (Video) 에 포함되는 수평 라인 수로 변경이 발생하면, 레지스터 (57) 에 기억되는 값 PLc 는, 복수 프레임의 기간을 경과한 시점에서, 당해 수평 라인 수 부근에서 균형을 이루게 된다. 예를 들어, 레지스터 (57) 에 기억되는 값 PLc 가 「484」인 경우에, 영상 신호 (Video) 에 포함되는 수평 라인 수가 「490」으로 전환되면, 당해 값 PLc 는, 당초의 「484」에서 「486」→「488」→「490」과 같이 「2」씩 증가하고, 이후, 「488」→「490」→「488」→「490」과 같이 「2」만큼 감소 ㆍ증가가 반복된다. 한편, 레지스터 (57) 에 기억되는 값 PLc 가 예를 들어 「490」인 경우에, 영상 신호 (Video) 에 포함되는 수평 라인 수가 「484」로 전환되면, 당해 값 PLc 는, 당초의 「490」에서 「488」→「486」→「484」→「482」와 같이 「2」씩 감소하고, 이후, 「484」→「486」→「484」→「486」 과 같이 「2」만큼 증가ㆍ감소가 반복된다.
상기 서술한 바와 같이, 영상 신호 (Video) 는, 표시 영역 (100) 에서의 주사선 수의 「480」보다 많은 수평 주사선 (라인 수) 으로 공급되므로, 표시 영역 (100) 에 대해서, 영상 신호 (Video) 로 규정되는 화상의 일부를 절단하여 표시시킬 필요가 있다. 이 때문에, 주사 제어 회로 (51) 는, 영상 신호 (Video) 에 의해 규정되는 화상 중, 표시 영역 (100) 에 의해 표시 가능한 480행을 값 PLc 에 의해 결정한다.
구체적으로, 주사 제어 회로 (51) 는, 값 PLc 가 「N」이면, 영상 신호 (Video) 로 규정되는 화상 중, 상하 각각 (N－480)/2행씩의 (N－480) 행을 제외한 480행분의 표시를, 표시 영역 (100) 에 시키도록 결정한다. 예를 들어 값 PLc 가 「484」이면, 주사 제어 회로 (51) 는, 상하 2행씩의 4행을 제외한 480행분의 표시를, 표시 영역 (100) 에 시키도록 결정한다. 환언하면, 본 실시형태에서는, 값 PLc 를 영상 신호 (Video) 에 포함되는 수평 라인 수로 하여 간주하고, 1 프레임 분의 영상 신호 (Video) 가 1∼484행의 화상을 표시시키는 것이면, 주사 제어 회로 (51) 는, 영상 신호 (Video) 에 기초하는 1, 2, 483, 484행을 제외한 3∼482행의 화상을, 표시 영역 (100) 에서의 1∼480행의 주사선에 표시시키도록 결정한다. 이 때문에, 영상 신호 (Video) 로 규정되는 화상의 행 (수평 라인) 과, 표시 영역 (100) 에서의 행과는 반드시 일치하지 않지만, 이후에서는, 혼란을 피하기 위해, 특별히 규정하지 않는 경우에는, 표시 영역 (100) 에서의 행으로 설명하기로 한다.
다음으로, 레지스터 (57) 에 기억된 값 PLc 에 대한 스타트 펄스 (DY) 의 출력 타이밍에 대해 설명한다.
주사 제어 회로 (51) 는, 값 PLc 가 「N」이면, 제 1 필드의 개시를 규정하는 스타트 펄스 (DY) 를, 영상 신호 (Video) 로 규정되는 화상 중,｛(N－480)/2＋1｝행째의 화상, 즉, 표시 영역 (100) 에서 표시해야 하는 것으로 결정한 1 행째의 화상을 표시 영역 (100) 에서 주사하는 타이밍으로 출력한다. 또한, 후술하는 주사선 구동 회로 (130) 는, 스타트 펄스 (DY) 를 클록 신호 (CLY) 로 순차 쉬프트하거나 하는 구성이기 때문에, 엄밀하게 말하면, 제 1 필드의 개시를 규정하는 스 타트 펄스 (DY) 는, 주사 신호 (G1) 의 출력 타이밍을 결정하도록 출력된다.
한편, 상기 서술한 바와 같이, 본 실시형태에서는, 수직 주사 신호 (Vsync) 의 주기는 16.7 밀리 초이므로, 표시 영역 (100) 을 구동할 때의 1 프레임의 기간도 16.7 밀리 초이다. 이 때문에, 각 화소에 대해 정극성으로 유지되는 기간과 부극성으로 유지되는 기간을 맞추는 관점에서 말하면, 1 프레임의 기간을 2 분할하는 타이밍이 되도록, 제 1 필드의 개시를 규정하는 스타트 펄스 (DY) 를 출력한 후 클록 신호 (CLY) 의 240 주기 경과 후에서, 제 2 필드의 개시를 규정하는 스타트 펄스 (DY) 를 출력해야 하는 것이 된다. 단, 상기 서술한 바와 같이, 클록 신호 (CLY) 는, 수평 동기 신호 (Hsync) 를 기준으로 생성되므로, 수평 라인 수가 변경되면 (수평 동기 신호 (Hsync) 에 의한 수평 주사 주파수가 변경되면), 클록 신호 (CLY) 에 대해서 소정 관계를 유지하도록 출력되는 스타트 펄스 (DY) 는, 1 프레임의 기간을 2 분할하는 타이밍에 대해서 전방 또는 후방으로 흔들리게 된다.
그래서, 주사 제어 회로 (51) 는, 제 2 필드의 개시를 규정하는 스타트 펄스 (DY) 를, 제 1 필드의 개시를 규정하는 스타트 펄스 (DY) 를 출력한 후 클록 신호 (CLY) 의 240 주기 경과 후가 되는 타이밍보다, 값 PLc 가 「2」만큼 증가했을 때에는 클록 신호 (CLY) 의 1 주기만큼 지연시키고, 값 PLc 가 「2」만큼 감소했을 때에는, 클록 신호 (CLY) 의 1 주기만큼 빠르게 하는 구성으로 되어 있다.
또, 주사 제어 회로 (51) 는, 스타트 펄스 (DY) 의 공급에 맞추어, 이네이블 신호 (Enb1, Enb2) 의 생성에 대해서도 변경한다. 또한, 스타트 펄스 (DY), 이네이블 신호 (Enb1, Enb2) 의 상세한 설명에 대해서는, 주사선 구동 회로 (130) 와 의 관계에 있어서 후술하기로 한다.
영상 신호 처리 회로 (60) 는, 상기 영상 신호 (Video) 를, 주사 제어 회로 (51) 에 의한 제어에 따라, 표시 패널 (10) 의 구동에 적절한 아날로그의 데이터 신호 (Vid) 로 변환하는 것이다.
상세하게는, 영상 신호 처리 회로 (60) 는, 제 1 필드에서는, 외부 상위 장치로부터 공급된 영상 신호 (Video) 중, 표시 영역 (100) 의 1∼240행째에 상당하는 것을 FIFO (선입 선출) 형의 라인 버퍼에 기록한 후, 기록 속도의 배의 속도로 판독하고, 배속화한 영상 신호 (Video) 를 예를 들어 정극성 전압으로 변환하여 데이터 신호 (Vid) 로서 출력함과 함께, 라인 버퍼로부터 판독하여 필드메모리에 기록하는 반면, 표시 영역 (100) 의 241∼480행째에 상당하는 것을 필드메모리로부터 배속화하여 판독하고, 부극성 전압으로 변환하여 데이터 신호 (Vid) 로 하여 출력한다. 영상 신호 처리 회로 (60) 는, 이 동작을, 제 1 필드에서는 표시 영역 (100) 의 241, 1, 242, 2, 243, 3, …, 480, 240행째의 순서대로 실행한다.
또, 영상 신호 처리 회로 (60) 는, 제 2 필드에서는, 외부 상위 장치로부터 공급된 영상 신호 (Video) 중, 표시 영역 (100) 의 241∼480행째에 상당하는 것을 FIFO (선입 선출) 형의 라인 버퍼에 기록한 후, 기록 속도의 배의 속도로 판독하고, 배속화한 영상 신호 (Video) 를 예를 들어 정극성 전압으로 변환하여 데이터 신호 (Vid) 로서 출력함과 함께, 라인 버퍼로부터 판독하고 필드메모리에 기록하는 반면, 표시 영역 (100) 의 1∼240행째에 상당하는 것을 필드메모리로부터 배속화하여 판독하고, 부극성 전압으로 변환하여 데이터 신호 (Vid) 로서 출력한다. 영 상 신호 처리 회로 (60) 는, 이 동작을, 제 2 필드에서는 표시 영역 (100) 의 1, 241, 2, 242, 3, 243,…, 240, 480행째의 순서대로 실행한다.
이 때문에, 동일 화소에 상당하는 데이터 신호 (Vid) 는, 제 1 및 제 2 필드의 각각에 있어서 표시 패널 (10) 에 공급되고 이 중, 제 1 필드의 일방에서는, 라인 버퍼로부터 판독된 영상 신호 (Video) 를 정극성으로 변환한 것이 되고, 제 2 필드에서는, 필드메모리로부터 판독된 영상 신호 (Video) 를 부극성으로 변환한 것이 된다. 여기서, 영상 신호 처리 회로 (60) 는, RAM (62) 을 라인 버퍼 및 필드메모리로서 사용하고, 영상 신호 (Video) 의 기록, 및, 판독을 실시하는 구성으로 되어 있다.
이와 같이, 본 실시형태에서는, 외부 상위 장치로부터 공급된 영상 신호 (Video) 를 라인 버퍼에 일단 저장한 후, 저장 속도의 2배의 속도로 판독함과 함께, 1/2 프레임의 기간 (즉, 1 필드의 기간) 경과 후, 다시 2배의 속도로 판독하는 구성으로 되어 있으므로, 엄밀하게 말하면, 최초로 라인 버퍼에 저장하는 분 만큼 지연이 발생한다. 이 때문에, 표시 패널 (10) 에 있어서 스타트 펄스 DX, DY 등으로 규정되는 구동 타이밍은, 외부 상위 장치로부터 공급되는 수직 동기 신호 (Vsync) (및 수평 동기 신호 (Hsync)) 로 규정되는 타이밍에 대해서 지연된 관계가 되지만, 도 5 에 나타내는 바와 같이 일치하는 것으로 생각해도 상관없다.
다음으로, 주사선 구동 회로 (130) 의 구성에 대해 도 4 를 참조하여 설명한다.
도 4 에 있어서, 쉬프트 레지스터 (132) 는, 표시 영역 (100) 에서의 주사선 수의 「480」보다 1단 많은 전송 회로를 갖고, 각 전송 회로는 클록 신호 (CLY) 의 논리 레벨이 천이할 (상승 및 하강) 때마다 스타트 펄스 (DY) 를 순차 쉬프트하고, 각 단으로부터 쉬프트 신호 (Y1, Y2, Y3, Y4,…, Y481) 를 출력하는 것이다.
AND 회로 (134) 는, 인접하는 쉬프트 신호끼리의 논리곱 신호를 출력하는 것이다. AND 회로 (136) 는, AND 회로 (134) 에 의한 출력 신호 (논리곱 신호) 와 이네이블 신호 (Enb1 또는 Enb2) 중 어느 한 신호와의 논리곱 신호를 출력하는 것이다.
여기서, 쉬프트 레지스터 (132) 에 의한 쉬프트 신호 (Y1 및 Y2) 의 논리곱 신호를 입력하는 AND 회로 (136) 의 출력이 주사 신호 (G1) 가 되고, 쉬프트 신호 (Y2 및 Y3) 의 논리곱 신호를 입력하는 AND 회로 (136) 의 출력이 주사 신호 (G2) 가 되고, 이하 동일하게, (Y3 및 Y4), (Y4 및 Y5), …, (Y480 및 Y481) 의 논리곱 신호에 기초하는 AND 회로 (136) 의 출력이, 각각 주사 신호 (G3, G4,…, G480) 가 되고, 각각 1, 2, 3, 4,…, 480행째의 주사선 (112) 에 각각 공급된다.
또, AND 회로 (136) 와, 이네이블 신호 (Enb1, Enb2) 와의 관계에 대해서는, 다음과 같다. 상세하게는, 상반분의 홀수 1, 3, 5,…, 239행째의 주사선 (112) 에 주사 신호를 공급하는 AND 회로 (136) 에는 이네이블 신호 (Enb1) 가 공급되고, 상반분의 짝수 2, 4, 6,…, 240째의 주사선 (112) 에 주사 신호를 공급하는 AND 회로 (136) 에는 이네이블 신호 (Enb2) 가 공급되는 반면, 하반분의 홀수 241, 243, 245,…, 479행째의 주사선 (112) 에 주사 신호를 공급하는 AND 회로 (136) 에는 이네이블 신호 (Enb2) 가 공급되고, 하반분의 짝수 242, 244, 246,…, 480행째의 주 사선 (112) 에 주사 신호를 공급하는 AND 회로 (136) 에는 이네이블 신호 (Enb1) 가 공급된다. 즉, AND 회로 (136) 에 대한 이네이블 신호 (Enb1, Enb2) 의 공급 관계에 대해서는, 상반분과 하반분에 있어서 서로 대칭 관계에 있다.
이러한 주사선 구동 회로 (130) 에 있어서, 만일 레지스터 (57) 에 기억된 값 PLc 가 변경되지 않은 경우, 도 6 에 나타내는 바와 같이, 1 프레임의 기간 (16.7 밀리 초) 을 등분할한 제 1 및 제 2 필드의 개시시에 있어서 스타트 펄스 (DY) 가 공급됨과 함께, 1 프레임의 기간을 「480」분할한 기간을 1 주기로 하는 클록 신호 (CLY) 가 공급된다.
이와 같이 스타트 펄스 (DY) 및 클록 신호 (CLY) 가 공급되면, 쉬프트 레지스터 (132) 에 의한 쉬프트 신호 Y1 은, 스타트 펄스 (DY) 와 거의 동파형이 되고, 이후, 쉬프트 신호 (Y2, Y3,…, Y481) 는, 스타트 펄스 (DY) (쉬프트 신호 Y1) 를 클록 신호 (CLY) 의 반주기씩 쉬프트한 것이 된다. 이 때문에, AND 회로 (134) 에 의해 구할 수 있고, 인접하는 쉬프트 신호끼리의 논리곱 신호는, 대응하는 단의 전단과 대응하는 단과의 중복 부분이기 때문에, 도 6 에 있어서, 쉬프트 신호의 해칭 영역에서 나타난 것이다.
AND 회로 (134) 에 의해 구해진 논리곱 신호는, 이네이블 신호 (Enb1 또는 Enb2) 에 의해 펄스폭이 좁혀지고 주사 신호로서 출력된다.
여기서, 이네이블 신호 (Enb1, Enb2) 는, 각각 다음과 같은 펄스 신호 (H 레벨) 이다. 상세하게는, 도 6 에 나타내는 바와 같이, 제 1 필드에 있어서, 이네이블 신호 (Enb1) 에 대해서는 클록 신호 (CLY) 의 개시 타이밍의 전후로 2 쇼 트, 이네이블 신호 (Enb2) 에 대해서는 클록 신호 (CLY) 의 하강 타이밍의 전후로서, 클록 신호 (CLY) 의 개시 타이밍 후에서의 이네이블 신호 (Enb1) 의 1 쇼트 출력 후에 2 쇼트, 각각 배타적으로 출력된다. 또, 제 2 필드에 있어서, 이네이블 신호 (Enb1) 에 대해서는 클록 신호 (CLY) 의 하강 타이밍의 전후로 2 쇼트, 이네이블 신호 (Enb2) 에 대해서는 클록 신호 (CLY) 의 개시 타이밍의 전후로서, 클록 신호 (CLY) 개시 타이밍 후에서의 이네이블 신호 (Enb1) 의 1 쇼트 출력 후에 2 쇼트, 각각 배타적으로 출력된다.
또한, 이네이블 신호 (Enb1, Enb2) 는, 제 1 및 제 2 필드의 경계에서는, 클록 신호의 개시 또는 하강 타이밍의 전후에 있어서 2 쇼트가 아닌, 1 쇼트만 출력된다.
특히, 본 실시형태에서는, 레지스터 (57) 에 기억된 값 PLc 에 의해 제 1 필드의 개시를 규정하는 스타트 펄스 (DY) 가, 클록 신호 (CLY) 의 1 주기만큼 빨라지거나 지연되기 때문에, 이 스타트 펄스 (DY) 의 공급에 맞추어, 이네이블 신호 (Enb1, Enb2) 에서의 제 1 및 제 2 필드의 경계도 규정되는 구성으로 되어 있다.
주사 신호는, 도 6 에 나타내는 바와 같이, 제 1 필드에서는, G241, G1, G242, G2, G243, G3,…, G480, G240 의 순서대로 H 레벨이 되는 반면, 제 2 필드에서는, G1, G241, G2, G242, G3, G243,…, G240, G480 의 순서대로 H 레벨이 된다.
이러한 주사 신호에 대해, H 레벨이 되는 주사선 (112) 의 행으로 환언하면, 제 1 필드에서는, (1) 우선 241 행째가 선택되고, (2) 당해 241 행째부터 상방향으로, 주사선 수가 「480」의 반수인 240 (이것이 m 에 상당한다) 행 이간한 1 행째 가 선택되고, (3) 당해 1 행째부터 하방향으로 241 행 이간한 242행째가 선택되고, 이하 (2) 및 (3) 을 교대로 반복하고, 2, 243, 3,…, 480, 240행째가 순서대로 선택되는 반면, 제 2 필드에서는, (4) 우선 1 행째가 선택되고, (5) 당해 1 행째부터 하방향에 240행 이간한 241 행째가 선택되고 (6) 당해 241 행째부터 상방향으로 239행 이간한 2행째가 선택되고, 이하 (5) 및 (6) 을 교대로 반복하고, 242, 3, 243,…, 240, 480행째가 순서대로 선택되게 된다.
한편, 데이터선 구동 회로 (140) 는, 샘플링 신호 출력 회로 (142) 와, 데이터선 (114) 마다 형성된 n 채널형 TFT (146) 를 포함한다. 이 중, 샘플링 신호 출력 회로 (142) 는, 특별히 도시하지 않지만, 주사선 구동 회로 (130) 로부터 AND 회로 (136) 를 생략한 구성이다. 즉, 샘플링 신호 출력 회로 (142) 는, 데이터선 (114) 의 총수 640 보다 1단 많은 전송 회로를 갖고, 각 전송 회로는, 클록 신호 (CLX) 의 논리 레벨이 천이할 (상승 및 하강) 때마다 스타트 펄스 DX 를 순차 쉬프트한 쉬프트 신호를 출력하고, 각 AND 회로가, 인접하는 쉬프트 신호끼리의 논리곱 신호를 출력하고, 당해 논리곱 신호가, 각각 샘플링 신호 (S1, S2, S3, S4,…, S639, S640) 로서 출력되는 구성으로 되어 있다.
이 구성에 있어서, 논리곱 신호에 상당하는 샘플링 신호 (S1) 는, 도 7 에 나타내는 바와 같이, 스타트 펄스 DX 의 공급으로부터, 클록 신호 (CLX) 의 반주기만큼 지연된 타이밍으로 출력됨과 함께, 이 샘플링 신호를 클록 신호 (CLX) 의 반주기만큼 순차 쉬프트시킨 것이, 샘플링 신호 (S2, S3, S4,…, S639, S640) 가 된다.
또, 도 2 에 있어서 각 열의 TFT (146) 에 대해서는, 그 소스가 데이터 신호 (Vid) 가 공급되는 화상 신호선 (171) 에 공통 접속되고, 그 드레인이, 데이터선 (114) 에 접속되고 그 게이트에는 샘플링 신호가 공급된다. 이 때문에, j열째의 데이터선 (114) 에 드레인이 접속된 TFT (146) 는, j열째에 대응하는 샘플링 신호 Sj 가 H 레벨이 되었을 때, 화상 신호선 (171) 에 공급된 데이터 신호 (Vid) 를 j열째의 데이터선 (114) 에 샘플링하는 구성으로 되어 있다.
다음으로, 액정 장치 (1) 의 동작에 대해, 다음과 같은 경우를 상정하여 설명한다. 즉, 외부 상위 장치로부터 공급되는 영상 신호 (Video) 에 포함되는 수평 라인 수가 복수 프레임에 걸쳐 일정함과 함께, 레지스터 (57) 에 기억된 값 PLc 에 가감산 회로 (55) 에 의해 「2」를 가산 또는 감산시키지 않고, 레지스터 (57) 에 기억된 값 PLc 가 일정한 경우를 상정하여 설명한다.
이 경우, 상기 서술한 바와 같이, 주사 제어 회로 (51) 는, 영상 신호 (Video) 에 의해 규정되는 화상 중, 표시 영역 (100) 에서 표시 가능한 480행을, 레지스터 (57) 에 기억된 값 PLc 에 의해 결정한다. 즉, 상기 서술한 바와 같이, 1 프레임의 기간 (16.7 밀리 초) 을 등분할한 제 1 및 제 2 필드의 개시시에 있어서 스타트 펄스 (DY) 가 공급됨과 함께, 1 프레임의 기간을 「480」분할한 기간을 1 주기로 하는 클록 신호 (CLY) 가 공급된다.
제 1 필드에서는, 상기 서술한 바와 같이, 우선 241 행째의 주사선이 선택된다. 이 선택에 맞추어, 영상 신호 처리 회로 (60) 는, 필드메모리 (RAM (62)) 에 저장된 241 행째에 상당하는 영상 신호 (Video) 를 배속으로 판독하고, 부극성 의 데이터 신호 (Vid) 로 변환하여, 표시 영역 (100) 에서의 화상 신호선 (171) 에 공급함과 함께, 이 공급에 맞추어, 샘플링 신호 (S1, S2, S3, S4,…, S640) 가 순서대로 H 레벨이 되도록, 샘플링 신호 출력 회로 (142) 를 제어한다.
상세하게는, 241 행째에 있어서 1열, 2열, 3열,…, 640열의 화소에 대응하는 데이터 신호 (Vid) 가 화상 신호선 (171) 에 공급되는 타이밍에 있어서, 각각 샘플링 신호 S1, S2, S3,…, S640 가 순서대로 H 레벨이 되도록, 주사 제어 회로 (51) 는, 영상 신호 처리 회로 (60), 주사선 구동 회로 (130) 및 샘플링 신호 출력 회로 (142) 를 제어한다.
샘플링 신호 (S1) 가 H 레벨이 되면, 1 열째의 TFT (146) 가 온이 되므로, 화상 신호선 (171) 에 공급된 241 행 1열의 화소에 대응하는 데이터 신호 (Vid) 가 1 열째의 데이터선 (114) 에 샘플링된다. 동일하게, 샘플링 신호 (S2, S3,…, S640) 가 순서대로 H 레벨이 되면, 2, 3,…, 640 열째의 TFT (146) 가 순서대로 온이 되므로, 2, 3,…, 640 열째의 데이터선 (114) 에는, 241 행째에 있고, 2열, 3열,…, 640열의 화소에 대응하는 데이터 신호 (Vid) 가 각각 샘플링되게 된다.
한편, 주사 신호 G241 이 H 레벨이면, 241 행째에 위치하는 화소 (110) 에서의 TFT (116) 가 모두 온이 되므로, 데이터선 (114) 에 샘플링된 데이터 신호 (Vid) 의 전압이 그대로 화소 전극 (118) 에 인가된다. 이 때문에, 241 행째로서 1, 2, 3,…, 640열의 화소에서의 액정 용량 (120) 에는, 영상 신호 (Video) 로 지정된 계조에 따른 부극성의 전압이 유지되게 된다.
241 행째의 다음은, 1 행째의 주사선이 선택된다. 이 선택에 맞추어, 영 상 신호 처리 회로 (60) 는, 라인 버퍼 (RAM (62)) 에 저장된 1 행째에 상당하는 영상 신호 (Video) 를 배속으로 판독하고, 정극성의 데이터 신호 (Vid) 로 변환하고, 표시 패널 (10) 에서의 화상 신호선 (171) 에 공급함과 함께, 이 공급에 맞추어, 샘플링 신호 S1, S2, S3, S4,…, S640 가 순서대로 H 레벨이 되도록, 샘플링 신호 출력 회로 (142) 를 제어한다.
이에 따라, 1 행째로서 1, 2, 3,…, 640열의 화소에서의 액정 용량 (120) 에는, 영상 신호 (Video) 로 지정된 계조에 따른 정극성의 전압이 유지되게 된다.
1 행째의 다음은, 242행째의 주사선이 선택된다. 이 선택에 맞추어, 영상 신호 처리 회로 (60) 는, 필드메모리 (RAM (62)) 에 저장된 241 행째에 상당하는 영상 신호 (Video) 를 배속으로 판독하고, 부극성의 데이터 신호 (Vid) 로 변환하고, 화상 신호선 (171) 에 공급함과 함께, 이 공급에 맞추어, 샘플링 신호 S1, S2, S3, S4,…, S640 가 순서대로 H 레벨이 되도록, 샘플링 신호 출력 회로 (142) 를 제어한다. 이에 따라, 242행째로서 1, 2, 3,…, 640열의 화소에서의 액정 용량 (120) 에는, 영상 신호 (Video) 로 지정된 계조에 따른 부극성의 전압이 유지되게 된다.
동일하게, 242행째의 다음은, 2행째의 주사선이 선택되므로, 이 선택에 맞추어, 영상 신호 처리 회로 (60) 는, 라인 버퍼 (RAM (62)) 에 저장된 2행째에 상당하는 영상 신호 (Video) 를 배속으로 판독하고, 정극성의 데이터 신호 (Vid) 로 변환하고, 화상 신호선 (171) 에 공급함과 함께, 이 공급에 맞추어, 샘플링 신호 S1, S2, S3, S4,…, S640 가 순서대로 H 레벨이 되도록, 샘플링 신호 출력 회로 (142) 를 제어한다. 이에 따라, 2행째로서 1, 2, 3,…, 640열의 화소에서의 액정 용량 (120) 에는, 영상 신호 (Video) 로 지정된 계조에 따른 정극성의 전압이 유지되게 된다.
제 1 필드에서는, 이후 480, 240행째의 주사선이 선택될 때까지 동일한 동작이 반복된다. 이에 따라, 제 1 필드에서는, 241, 242,…, 480행째의 각 액정 용량 (120) 에는, 계조에 따른 부극성의 전압이 기록되는 반면, 1, 2,…, 240행째의 각 액정 용량 (120) 에는, 계조에 따른 정극성의 전압이 기록되게 된다.
제 2 필드에서는, 상기 서술한 바와 같이 주사선이 1, 241, 2, 242, 3, 243,…, 240, 480행째의 순서대로 선택되지만, 1, 2,…, 240행째에 상당하는 영상 신호 (Video) 는 필드메모리로부터 배속으로 판독되어 부극성의 데이터 신호에 변환되는 반면, 241, 242,…, 480행째에 상당하는 영상 신호 (Video) 는 라인 버퍼로부터 배속으로 판독되어 정극성으로 기록된다.
이에 따라, 제 2 필드에서는, 1, 2, 3,…, 240행째의 각 액정 용량 (120) 에는, 계조에 따른 부극성의 전압이 기록되는 반면, 241, 242, 243,…, 480행째의 각 액정 용량 (120) 에는, 계조에 따른 정극성의 전압이 기록되게 된다.
또한, 이 예에서는, 도 7 에 나타내는 바와 같이, 제 1 필드에서는, i행째의 주사선보다 전에 (i＋240)행째가 선택되기 때문에, 주사 신호 G(i＋1), Gi 는, 이 순서대로 H 레벨이 된다. 데이터 신호 (Vid) 는, 부극성 기록이면, 흑색에 상당하는 전압 Vb(-) 로부터 백색에 상당하는 전압 Vw(-) 까지의 범위에서 전압 Vc 로부터 화소의 계조에 따른 분량만큼 저위의 전압이 되고, 정극성 기록이면, 흑색 (최저 계조) 에 상당하는 전압 Vb(+) 로부터 백색 (최고 계조) 에 상당하는 전압 Vw(+) 까지의 범위에서 기준 전압 Vc 로부터 화소의 계조에 따른 분량만큼 고위의 전압된다.
또, 주사 신호나 샘플링 신호의 논리 레벨 중, H 레벨은 전압 Vdd 이며, L레벨은 본 실시형태에서의 전압의 기준으로서 접지 전위 Gnd 이다. 단, 본 실시형태에서의 기록 극성은, 액정 용량 (120) 에 대한 기록 극성을 의미하므로, 그 정부의 기준은 접지 전위 Gnd 가 아니고, 전압 Vc 이다.
여기서, 본 실시형태에서는, 전압 Vc 를, 공통 전극 (108) 에 인가된 전압 LCcom 보다 약간 고위로 설정하였다. 그 이유는, TFT (116) 의 게이트ㆍ드레인 사이의 기생 용량에 기인하여, 온에서 오프로 상태 변화할 때에 드레인 (화소 전극 (118)) 의 전위가 저하되는 현상 (푸쉬 다운, 관통, 필드스루 등으로 불린다) 이 발생하기 때문이다. 액정의 열화를 방지하기 위해, 액정 용량 (120) 에 대해서는 교류 구동이 원칙이지만, 공통 전극 (108) 에 인가되는 전압 LCcom 을 기록 극성의 기준으로서 교류 구동하면, 푸쉬 다운 때문에, 부극성 기록에 의한 액정 용량 (120) 의 전압 실효치가, 정극성 기록에 의한 실효치보다 약간 커져 버린다 (TFT (116) 가 n 채널의 경우). 이 때문에, 기록 극성의 기준 전압 Vc 를, 공통 전극 (108) 의 전압 LCcom 보다 고위 측으로 설정하여, 푸쉬 다운의 영향을 상쇄하고 있는 것이다.
또한, 도 7 에서의 데이터선의 전압의 세로 스케일은, 다른 전압 파형과 비교하여 확대되어 있다.
이러한 기록 동작에 대해 도 8 을 참조하여 설명한다. 도 8 은, 본 실시형태에서의 각 행의 기록 상태를 연속하는 프레임에 걸친 시간 경과와 함께 나타내는 도면이다. 또한, 도 8 은, 1∼480행 전부에 대한 기록을 나타내고 있는 것이 아니라, 행을 감수하여 간이적으로 나타내고 있다.
도 8 에 나타내는 바와 같이, 본 실시형태에서는, 제 1 필드에 있어서 241, 242, 243,…, 480행째의 화소에서는 부극성 기록이 되고, 1, 2, 3,…, 240행째의 화소에서는 정극성 기록이 되고, 다음의 기록까지 유지되는 반면, 제 2 필드에 있어서 1, 2, 3,…, 240행째의 화소에서는 부극성 기록이 되고, 241, 242, 243,…, 480행째의 화소에서는 정극성 기록이 되고, 동일하게 다음의 기록까지 유지된다.
이 때문에, 어느 타이밍에서도, 어느 열에 대해서 봐도, 정극성 전압을 유지 하는 화소와 부극성 전압을 유지하는 화소와의 비율이 50% 씩이다. 이 때문에, 유지 기간에서의 데이터선 (114) 의 극성은 일방으로 치우치지 않게 되고, 이에 따라, 화소 전극 (118) 에 기록된 전하가 오프 상태의 TFT (116) 를 통하여 누전하는 정도가, 각 행에 걸쳐 균등하게 되므로, 표시의 불균일성이 방지된다.
또, 본 실시형태에서는, 어느 행이 선택된 타이밍으로는, 당해 행에 위치하는 화소와 당해 행과 1개 상의 행에 위치하는 화소로 기록 극성이 상반되지만, 그 이외의 화소끼리는, 기록 극성이 동일하게 된다. 이 때문에, 디스클리네이션 (배향 불량) 에 의한 표시 품위의 저하도 방지할 수 있다.
이상에 대해서는, 레지스터 (57) 에 기억된 값 PLc 를 변화시키지 않는 경우의 동작 설명이다. 그래서 다음으로, 레지스터 (57) 에 기억된 값 PLc 를 변화 시키지 않는 경우의 문제점에 대해 검토한다.
도 9 에 나타내는 바와 같이, 영상 신호 (Video) 에 포함되는 수평 라인 수가 p 로서 변경이 없는 경우, 테두리 Fr 로 나타내는 바와 같이 480행으로 절단되고, 표시 영역 (100) 에서 표시된다. 여기서, 주사 제어 회로 (51) 는, 이 테두리 Fr 의 중심 타이밍, 즉, 영상 신호 (Video) 로 규정되는 화상에 있어서 「p/2」행째의 공급 직후의 타이밍 a 가, 제 1 및 제 2 필드의 경계가 되도록, 클록 신호 (CLY) 등을 스케일링한다.
이에 따라, 표시 영역 (100) 에서는, 복수 프레임에 걸쳐 수평 라인 수가 p 가 일정하면, 도 10 에 나타내는 바와 같이, 타이밍 a 로 보았을 때, 1∼240행째의 화소에는, 어느 N 프레임에 있어서 공급된 영상 신호 (Video) 에 기초하는 정극성의 전압 기록이 되는 반면, 241∼480행째의 화소에는, N 프레임보다 1개 전의 (N－1) 프레임에 있어서 공급된 영상 신호 (Video) 에 기초하는 부극성의 전압 기록이 된다.
또, 타이밍 a 가 제 1 및 제 2 필드의 경계가 되도록 스케일링되므로, 정극성 전압이 유지되는 기간과 부극성 전압이 유지되는 기간이 서로 동일하게 되므로, 액정 용량 (120) 에 직류 전압이 인가되는 경우도 없다.
그러나, 상위 제어 회로가 영상 소스를 전환하거나 하는 이유에 의해, 도 11 에 나타내는 바와 같이 (N－1) 프레임으로부터 N 프레임에 걸쳐, 영상 신호 (Video) 에 포함되는 수평 라인 수가 p 로부터 q 로 변경되었을 경우 (도 11 에서는 증가한 경우를 나타내고 있다), 수평 동기 신호 (Hsync) 로 규정되는 수평 주사 주기 (도 11 에서는, 라인 간격에 상당한다) 가 변경된다.
여기서, 수평 라인 수가 변경된 직후의 N 프레임에서는, 다음의 수직 동기 신호 (Vsync) 가 미입력이며, 당해 영상 신호 (Video) 에 포함되는 수평 라인 수 q 를 검출할 수 없기 때문에, 주사 제어 회로 (51) 는, 직전의 (N－1) 프레임에서의 수평 라인 수가 p 인 것으로 하여, N 프레임 이후에서의 영상 신호 (Video) 를 처리하게 된다. 이 때문에, 영상 신호 (Video) 로 규정되는 화상에 있어서 「p/2」행째의 공급 직후의 타이밍 a 는, 프레임 기간의 중심으로부터, 수평 라인 수 증가했을 때에는 도 11 에 나타내는 바와 같이 시간적으로 전방으로, 수평 라인 수 감소했을 때에는 도시하지 않지만, 시간적으로 후방으로, 각각 쉬프트하게 된다.
프레임 기간의 중심과, 제 1 및 제 2 필드의 경계가 일치하지 않으면, 정극성 전압이 유지되는 기간과, 부극성 전압이 유지되는 기간이 동일하게 되지 않기 때문에, 액정 용량 (120) 에 직류 전압이 인가된다는 문제가 발생하게 된다.
또한, 수평 라인 수가 변경된 후부터, 변경 후의 수평 라인 수 q 에 따라 내부 PLL 이 안정될 때까지, 즉, 영상 신호 (Video) 로 규정되는 화상에 있어서 「q/2」행째의 공급 직후의 타이밍 a 가 제 1 및 제 2 필드의 경계가 되도록, 클록 신호 (CLY) 등을 스케일링될 때까지, PLL 의 성능에 따라 몇 초를 필요로 하게 되지만, 이것은 프레임수로 환산하면, 백을 초과하기 때문에, 액정 용량 (120) 으로의 직류 전압의 인가를 무시할 수 없다.
또, (N－1) 프레임에 있어서 카운터 (53) 에 의해 카운트된 값 CLc 를, 다음의 N 프레임에 공급되는 영상 신호 (Video) 의 수평 라인 수인 것으로 하고, 주사 제어 회로 (51) 가 각부를 제어하는 구성에서는, 영상 신호 (Video) 의 수평 라인 수가 요동하는 경우, 카운터 (53) 에 의해 카운트된 값 CLc 와, 다음의 프레임에 공급되는 영상 신호 (Video) 의 수평 라인 수와의 괴리 상태가 계속되고, 액정 용량 (120) 에 직류 전압이 인가되기 쉬워지기 때문에, 바람직하다고는 할 수 없을 때가 있다.
이 문제에 대처하기 위해, 본 실시형태에서는, 제 2 필드의 개시시를 규정하는 스타트 펄스 (DY) 를, 레지스터 (57) 에 기억된 값 PLc 가 「2」만큼 증가했을 경우에는, 클록 신호 (CLY) 에 대해서 1 주기분량만큼 후방으로, 값 PLc 가 「2」만큼 감소했을 경우에는, 클록 신호 (CLY) 에 대해서 1 주기분량만큼 전방으로, 쉬프트시켜 출력하는 구성으로 되어 있다.
상세하게는, N 프레임에 있어서 영상 신호 (Video) 에 포함되는 수평 라인 수 (카운터 (53) 에 의한 카운트치의 최대치 CLc) 가, 직전의 (N－1) 프레임에서의 수평 라인 수 (레지스터 (57) 에 기억된 값 PLc) 보다 큰 경우, 당해 값 PLc 는, 가감산 회로 (55) 에 의해 「2」만큼 가산되고 레지스터 (57) 에 기억된다. 이 때문에, 주사 제어 회로 (51) 는, 도 11 에 나타내는 바와 같이, 다음의 (N＋1) 프레임에 있어서 제 2 필드의 개시시를 규정하는 스타트 펄스 (DY) 를 클록 신호 (CLY) 에 대해서 1 주기분량만큼 후방으로 쉬프트시킨다.
한편, N 프레임에 있어서 영상 신호 (Video) 에 포함되는 수평 라인 수가, (N－1) 프레임에서의 수평 라인 수 이하인 경우, 당해 값 PLc 는, 가감산 회로 (55) 에 의해 「2」만큼 감산되고, 레지스터 (57) 에 기억된다. 이 때문에, 주 사 제어 회로 (51) 는, 특별히 도시하지 않지만, 다음의 (N＋1) 프레임에 있어서 제 2 필드의 개시시를 규정하는 스타트 펄스 (DY) 를 클록 신호 (CLY) 에 대해서 1 주기분량만큼 전방으로 쉬프트시킨다.
본 실시형태에서는, 영상 신호 (Video) 에 포함되는 수평 라인 수 q 로 변경되었을 경우, 레지스터 (57) 에 기억된 값 PLc 는 「2」만큼 프레임의 기간 종료시에 가산 또는 감산되기 때문에, 복수 프레임이 경과되면, 상기 서술한 바와 같이 q 부근에서 균형이 이루어진다. 이 때문에, 균형 후, 시간적인 평균치로 보면 변경 후의 q 가 되기 때문에, 제 1 및 제 2 필드의 기간은, 시간적인 평균으로 보면 동일한 길이가 된다.
또, 값 PLc 는 1 프레임에서 「2」만큼 증가 또는 감소하므로, 수평 라인 수의 변경분이 50 행 정도이면, 절반인 25 프레임에서 값이 안정화 되므로, 내부 PLL 이 안정화되기를 기다리는 것보다 더 빨리 추종하는 것이 가능하다.
또한, 변경 후의 영상 신호 (Video) 에 포함되는 수평 라인 수 q 부근에서 요동하는 경우이어도, 값 PLc 는, 요동하는 수평 라인 수를 평균화한 값이 되도록 변화하므로, 제 1 및 제 2 필드의 기간은, 동일하게 시간적인 평균으로 보면 동일한 길이가 된다. 이 때문에, 본 실시형태에서는, 액정에 직류 성분이 인가되지 않게 되어, 이른바 이미지 고착을 방지할 수 있게 된다.
상기 서술한 실시형태에 있어서, 카운터 (53) 에 의한 최대치 CLc 가 레지스터 (57) 로부터 판독된 값 PLc 보다 큰지의 여부가 판별 회로 (59) 에 의해 판별됨과 함께, 큰 것으로 판별되었을 경우에는, 레지스터 (57) 로부터 판독된 값 PLc 가 「2」만큼 가산되고 레지스터 (57) 에 재세트되는 반면, 이하인 것으로 판별되었을 경우에는, 레지스터 (57) 로부터 판독된 값 PLc 가 「2」만큼 감산되고 레지스터 (57) 에 재세트되는 구성으로 했지만, 최대치 CLc 가 레지스터 (57) 로부터 판독된 값 PLc 이상인지의 여부가 판별 회로 (59) 에 의해 판별됨과 함께, 이상인 것으로 판별되었을 경우에는, 레지스터 (57) 로부터 판독된 값 PLc 가 「2」만큼 가산되고 레지스터 (57) 에 재세트되는 반면, 최대치 CLc 가 값 PLc 보다 작은 것으로 판별되었을 경우에는, 레지스터 (57) 로부터 판독된 값 PLc 가 「2」만큼 감산되고 레지스터 (57) 에 재세트되는 구성으로 해도 된다.
또한, 판별 회로 (59) 는, 최대치 CLc 가 값 PLc 이상이거나, 동일하거나, 이하이거나 하는 3방법으로 판별하고, 동일한 경우에는, 값 PLc 를 가감산하지 않고 (제로를 가산함), 그대로 레지스터 (57) 로 되돌리도록 기억시키는 구성으로 해도 된다.
또한, 실시형태에서는, 가감산 회로 (55) 에 의해 값 PLc 를 「2」만큼 가산 또는 감산하는 구성으로 한 이유는, 클록 신호 (CLY) 에 대해서 1 주기분량만큼 전방 또는 후방으로 쉬프트시켰을 때, 제 2 필드의 개시가 주사선의 2행 바로 앞 또는 후방이 되기 때문이다 (도 6 참조).
이 때문에, 도 6 에 나타내는 바와 같은 관계, 즉, 스타트 펄스 (DY) 를 쉬프트시켰을 때에 전방 또는 후방으로 이동시키는 주사선 (수평 라인 수) 만큼, 가산 또는 감산시키는 관계가, 가감산 회로 (55) 와 주사 제어 회로 (51) 와 주사선 구동 회로 (130) 에 있어서 유지되도록 하면, 「2」이외일 수도 있다.
상기 서술한 실시형태에서는, 어느 1 행의 주사선 (112) 에 대응하는 주사 신호가 H 레벨이 되었을 때, 당해 주사선에 위치하는 1열∼480열의 화소에 대응하는 데이터 신호 (Vid) 를 순서대로 공급하는, 이른바 점 순차의 구성으로 했지만, 데이터 신호를 시간 축으로 n (n 은 2 이상의 정수) 배로 신장함과 함께, n 개의 화상 신호선에 공급하는, 이른바 상전개 (시리얼-패러렐 변환이라고도 한다) 구동을 병용한 구성으로 해도 되고 (일본 공개특허공보 평 2000－112437호 참조), 모든 데이터선 (114) 에 대해 데이터 신호를 일괄하여 공급하는, 이른바 선 순차의 구성으로 해도 된다.
또, 실시형태에서는, 제 1 필드에 있어서 241 행째 이후를 부극성 기록으로 하고, 1 행째 이후를 정극성 기록으로 하고, 제 2 필드에 있어서 1 행째 이후를 부극성 기록으로 하고, 241 행째 이후를 정극성 기록으로 했는데, 기록 극성을 반대로 해도 된다.
또한, 실시형태에서는, 전압 무인가 상태에 있어서 백색을 표시하는 노멀리 화이트 모드로 했지만, 전압 무인가 상태에 있어서 흑색을 표시하는 노멀리 블랙 모드로 해도 된다. 또, R(빨강), G(초록), B(파랑) 의 3 화소로 1 도트를 구성하고, 컬러 표시를 실시해도 된다. 표시 영역 (100) 은 투과형에 한정되지 않고, 반사형이나, 양자의 중간적인 반투과형이어도 된다.
다음으로, 상기 서술한 실시형태에 관련된 액정 장치를 사용한 전자 기기의 예에 대해 설명한다. 도 12 는, 상기 서술한 액정 장치 (1) 을 라이트 벌브로서 사용한 3판식 프로젝터의 구성을 나타내는 평면도이다.
이 프로젝터 (2100) 에 있어서, 라이트 벌브에 입사시키기 위한 광은, 내부에 배치된 3 장의 미러 (2106) 및 2 장의 다이크로익 미러 (dichroic mirror)(2108) 에 의해 R(빨강), G(초록), B(파랑) 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 벌브 (100R, 100G 및 100B) 에 각각 입사된다. 또한, B색의 광은, 다른 R색이나 G색과 비교하면, 광로가 길기 때문에, 그 손실을 막기 위해서, 입사 렌즈 (2122), 릴레이 (relay) 렌즈 (2123) 및 출사 렌즈 (2124) 로 이루어지는 릴레이 렌즈계 (2121) 를 통하여 인도된다.
여기서, 라이트 벌브 (100R, 100G 및 100B) 의 구성은, 상기 서술한 실시형태에서의 액정 장치 (1) 의 표시 영역 (100) 과 동일하고, 외부 상위 장치 (도시 생략) 로부터 공급되는 R, G, B 의 각 색에 대응하는 화상 데이터로 각각 구동되는 것이다.
라이트 벌브 (100R, 100G, 100B) 에 의해 각각 변조된 광은, 다이크로익 프리즘 (2112) 으로 3 방향으로부터 입사한다. 그리고, 이 다이크로익 프리즘 (2112) 에 있어서, R색 및 B색의 광은 90도로 굴절하는 반면, G색의 광은 직진한다. 따라서, 각 색의 화상이 합성된 후, 렌즈 유닛 (1820) 에 의해 정회전 확대 투영되므로, 스크린 (2120) 에는, 컬러 화상이 표시되게 된다.
또한, 라이트 벌브 (100R, 100B) 의 투과 이미지는, 다이크로익 프리즘 (2112) 에 의해 반사한 후에 투사되는 것에 대해, 라이트 벌브 (100G) 의 투과 이미지는 그대로 투사되므로, 라이트 벌브 (100R, 100B) 에 의한 수평 주사 방향은, 라이트 벌브 (100G) 에 의한 수평 주사 방향과 역방향으로 하고, 좌우 반전 이미지 를 표시시키는 구성으로 되어 있다.
또, 전자 기기로서는, 도 12 를 참조하여 설명한 것 외에도, 직시 (direct view) 형, 예를 들어 휴대전화나, 퍼스널 컴퓨터, 텔레비젼, 비디오 카메라의 모니터, 카 (car) 내비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드프로세서, 워크스테이션, 화상 전화, POS 단말, 디지탈 스틸카메라, 터치 패널을 구비한 기기 등을 들 수 있다. 그리고, 이들의 각종 전자 기기에 대해서, 본 발명에 관련된 액정 장치가 적용 가능한 것은 말할 필요도 없다.
영역 주사 구동 방식을 채용할 때, 영상 소스가 전환되거나 했을 경우에, 어느 화소에 대해 주목했을 때, 정극성으로 유지되는 기간과 부극성으로 유지되는 기간에 차가 발생하고, 결과적으로 액정에 직류 성분이 인가되어 열화되어 버리는 문제가 발생한다.
또한, 액정이 열화되면, CRT (음극선관) 에서의 형광면의 이미지 고착과 동일하게, 표시해야 하는 이미지와는 무관한 이미지가 고정적으로 나타나는 경우가 있다. 이 때문에, 액정 열화에 의한 표시 현상에 대해서도, CRT 를 따라 「이미지 고착」이라고 불리고 있다.
본 발명은, 상기 서술한 사정을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 영역 주사 구동 방식을 채용했을 경우에 발생할 수 있는 이미지 고착을 방지하는 것이 가능한 액정 장치, 제어 회로 및 전자 기기를 제공할 수 있다.

Claims (7)

  1. (a) 복수 행의 주사선과 복수 열의 데이터선과의 교차에 대응하여 형성되고, 상기 주사선이 선택되었을 때, 상기 데이터선에 공급된 데이터 신호의 전압에 따라 계조를 가지는 복수의 화소와,
    (b) 1 프레임의 기간을 나눈 제 1 또는 제 2 필드 중 일 필드에 걸쳐,
    (1) 기점이 되는 일행의 주사선을 선택하고,
    (2) 상기 (1) 에서 선택한 주사선으로부터 일방 방향으로 m (m 은 2 이상의 정수) 행 이간한 주사선을 선택하고,
    (3) 상기 (2) 에서 선택한 주사선으로부터 타방 방향으로 (m＋1) 행 이간한 주사선을 선택하고,
    이하, 상기 (2) 및 (3) 을 교대로 반복하고,
    상기 제 1 또는 제 2 필드의 타방에 걸쳐,
    (4) 기점이 되는 일행의 주사선을 선택하고,
    (5) 상기 (4) 에서 선택한 주사선으로부터 상기 타방 방향으로 m행 이간한 주사선을 선택하고,
    (6) 상기 (5) 에서 선택한 주사선으로부터 상기 일방 방향으로 (m－1) 행 이간한 주사선을 선택하고,
    이하, 상기 (5) 및 (6) 을 교대로 반복하고, 상기 제 1 및 제 2 필드의 각각에 걸쳐 상기 복수 행의 주사선을 선택하는 주사선 구동 회로와,
    (c) 선택된 주사선에 대응하는 화소의 계조에 따른 전압의 데이터 신호를 상기 복수 열의 데이터선에 인가하는 데이터선 구동 회로로서, 상기 데이터 신호의 전압을, 상기 (1), (3), (5) 에서 주사선이 선택되었을 때, 소정 기준 전압보다 고위 또는 저위의 일방으로 하고, 상기 (2), (4), (6) 에서 주사선이 선택되었을 때, 상기 기준 전압보다 고위 또는 저위의 타방으로 하는 데이터선 구동 회로를 구비하는 액정 장치를 제어하는 제어 회로와,
    (d) 상기 복수 행의 주사선에 대응하는 화소보다도 넓은 영역에 대응하여 공급되는 영상 신호에 포함되는 수평 라인 수를 카운트하는 카운터와,
    (e) 상기 카운터로 카운트된 수평 라인 수와 소정 레지스터에 기억된 값의 대소 관계를 판별하는 판별 회로와,
    (f) 상기 판별 회로에 의한 판별 결과에 따라 상기 레지스터에 기억된 값을 소정 수 만큼 가산 또는 감산하는 가감산 회로와,
    (g) 상기 가감산 회로에 의해 가산 또는 감산된 값을 상기 레지스터에 기억시킴과 함께, 상기 제 2 필드의 개시 타이밍을, 상기 레지스터에 기억된 값에 기초하여 규정하는 주사 제어 회로를 구비하는 것을 특징으로 하는, 액정 장치의 제어 회로.
  2. 제 1 항에 있어서,
    상기 가감산 회로는,
    상기 카운터에 의해 카운트된 수평 라인 수가 상기 레지스터에 기억된 값보 다 크다고 상기 판별 회로에 의해 판별되었을 경우에, 상기 레지스터에 기억된 값을 소정 수 만큼 가산하는 한편,
    상기 카운터에 의해 카운트된 수평 라인 수가 상기 레지스터에 기억된 값보다 작다고 상기 판별 회로에 의해 판별되었을 경우에, 상기 레지스터에 기억된 값을 소정 수 만큼 감산하는 것을 특징으로 하는, 액정 장치의 제어 회로.
  3. 제 2 항에 있어서,
    상기 가감산 회로는,
    상기 카운터에 의해 카운트된 수평 라인 수가 상기 레지스터에 기억된 값과 동일한 경우에, 상기 레지스터에 기억된 값을 유지하는 것을 특징으로 하는, 액정 장치의 제어 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 주사 제어 회로는,
    상기 레지스터에 기억된 값이 소정 수 만큼 가산되었을 경우에 제 2 필드의 개시 타이밍을 소정 타이밍보다 지연시키는 반면, 상기 레지스터에 기억된 값이 소정 수 만큼 감산되었을 경우에 제 2 필드의 개시 타이밍을 상기 소정 타이밍보다 빠르게 하는 것을 특징으로 하는, 액정 장치의 제어 회로.
  5. 제 4 항에 있어서,
    상기 주사선 구동 회로는, 스타트 펄스를 클록 신호로 쉬프트한 쉬프트 신호에 기초하여 상기 복수 행의 주사선을 선택하고,
    상기 주사 제어 회로는, 상기 스타트 펄스의 공급 타이밍을 상기 클록 신호에 대해서 지연시키거나, 빠르게 함으로써, 상기 제 2 필드의 개시 타이밍을 규정하는 것을 특징으로 하는, 액정 장치의 제어 회로.
  6. (a) 복수 행의 주사선과 복수 열의 데이터선과의 교차에 대응하여 형성되고, 상기 주사선이 선택되었을 때, 상기 데이터선에 공급된 데이터 신호의 전압에 따라 계조를 가지는 복수의 화소와,
    (b) 1 프레임의 기간을 나눈 제 1 또는 제 2 필드 중 일 필드에 걸쳐,
    (1) 기점이 되는 일행의 주사선을 선택하고,
    (2) 상기 (1) 에서 선택한 주사선으로부터 일방 방향으로 m (m 은 2 이상의 정수) 행 이간한 주사선을 선택하고,
    (3) 상기 (2) 에서 선택한 주사선으로부터 타방 방향으로 (m＋1) 행 이간한 주사선을 선택하고,
    이하, 상기 (2) 및 (3) 을 교대로 반복하고,
    상기 제 1 또는 제 2 필드의 타방에 걸쳐,
    (4) 기점이 되는 일행의 주사선을 선택하고,
    (5) 상기 (4) 에서 선택한 주사선으로부터 상기 타방 방향으로 m행 이간한 주사선을 선택하고,
    (6) 상기 (5) 에서 선택한 주사선으로부터 상기 일방 방향으로 (m－1) 행 이간한 주사선을 선택하고,
    이하, 상기 (5) 및 (6) 을 교대로 반복하고, 상기 제 1 및 제 2 필드의 각각에 걸쳐 상기 복수 행의 주사선을 선택하는 주사선 구동 회로와,
    (c) 선택된 주사선에 대응하는 화소의 계조에 따른 전압의 데이터 신호를 상기 복수 열의 데이터선에 인가하는 데이터선 구동 회로로서, 상기 데이터 신호의 전압을, 상기 (1), (3), (5) 에서 주사선이 선택되었을 때, 소정 기준 전압보다 고위 또는 저위의 일방으로 하고, 상기 (2), (4), (6) 에서 주사선이 선택되었을 때, 상기 기준 전압보다 고위 또는 저위의 타방으로 하는 데이터선 구동 회로와
    (d) 상기 복수 행의 주사선에 대응하는 화소 보다도 넓은 영역에 대응하여 공급되는 영상 신호에 포함되는 수평 라인 수를 카운트하는 카운터와,
    (e) 상기 카운터로 카운트된 수평 라인 수와 소정 레지스터에 기억된 값의 대소 관계를 판별하는 판별 회로와,
    (f) 상기 판별 회로에 의한 판별 결과에 따라 상기 레지스터에 기억된 값을 소정 수 만큼 가산 또는 감산하는 가감산 회로와,
    (g) 상기 가감산 회로에 의해 가산 또는 감산된 값을 상기 레지스터에 기억시킴과 함께, 상기 제 2 필드의 개시 타이밍을, 상기 레지스터에 기억된 값에 기초하여 규정하는 주사 제어 회로를 구비하는 것을 특징으로 하는, 액정 장치.
  7. 제 6 항에 기재된 액정 장치를 구비하는 것을 특징으로 하는, 전자 기기.
KR1020070036960A 2006-04-24 2007-04-16 액정 장치, 그 제어 회로 및 전자 기기 KR101362007B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006119125 2006-04-24
JPJP-P-2006-00119125 2006-04-24
JP2006171523A JP4145937B2 (ja) 2006-04-24 2006-06-21 液晶装置、その制御回路および電子機器
JPJP-P-2006-00171523 2006-06-21

Publications (2)

Publication Number Publication Date
KR20070104832A true KR20070104832A (ko) 2007-10-29
KR101362007B1 KR101362007B1 (ko) 2014-02-11

Family

ID=38619033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036960A KR101362007B1 (ko) 2006-04-24 2007-04-16 액정 장치, 그 제어 회로 및 전자 기기

Country Status (5)

Country Link
US (1) US7855704B2 (ko)
JP (1) JP4145937B2 (ko)
KR (1) KR101362007B1 (ko)
CN (1) CN101063759B (ko)
TW (1) TWI416476B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI385451B (zh) * 2008-08-12 2013-02-11 Chimei Innolux Corp 液晶顯示面板及其製作方法與液晶顯示器
KR101319345B1 (ko) * 2009-08-04 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
JP5617262B2 (ja) * 2010-02-02 2014-11-05 セイコーエプソン株式会社 液晶装置、液晶装置の制御方法および電子機器
WO2014034235A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 液晶表示装置およびその駆動方法
US9751099B2 (en) 2014-06-10 2017-09-05 Freund-Victor Corporation Wurster accelerator with powder applicator
CN109064967A (zh) * 2018-10-31 2018-12-21 京东方科技集团股份有限公司 一种控制电路及其驱动方法、栅极驱动芯片、检测装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JP3155996B2 (ja) * 1995-12-12 2001-04-16 アルプス電気株式会社 カラー液晶表示装置
US20040183769A1 (en) * 2000-09-08 2004-09-23 Earl Schreyer Graphics digitizer
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP3904524B2 (ja) * 2003-03-20 2007-04-11 シャープ株式会社 液晶表示装置およびその駆動方法
JP4100300B2 (ja) * 2003-09-02 2008-06-11 セイコーエプソン株式会社 信号出力調整回路及び表示ドライバ
US7616177B2 (en) * 2004-08-02 2009-11-10 Tpo Displays Corp. Pixel driving circuit with threshold voltage compensation
KR20060023395A (ko) * 2004-09-09 2006-03-14 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR101362007B1 (ko) 2014-02-11
CN101063759A (zh) 2007-10-31
TWI416476B (zh) 2013-11-21
CN101063759B (zh) 2010-07-28
JP4145937B2 (ja) 2008-09-03
US7855704B2 (en) 2010-12-21
US20070247410A1 (en) 2007-10-25
JP2007316563A (ja) 2007-12-06
TW200746033A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
KR101310379B1 (ko) 액정표시장치와 그 구동방법
US8063875B2 (en) Electrooptic device, scanning-line driving circuit, method for driving the same, and electronic device
JP5023725B2 (ja) 電気光学装置、駆動方法および電子機器
US7495650B2 (en) Electro-optical device and electronic apparatus
JP5332485B2 (ja) 電気光学装置
US8031161B2 (en) Electrooptic device using an area scanning drive system and a method for driving the same
KR101362007B1 (ko) 액정 장치, 그 제어 회로 및 전자 기기
US20100079441A1 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5011788B2 (ja) 電気光学装置、駆動方法および電子機器
KR20070112034A (ko) 전기 광학 장치, 그 구동 방법 및 전자 기기
JP2008197349A (ja) 電気光学装置、処理回路、処理方法および電子機器
JP2008185993A (ja) 電気光学装置、処理回路、処理方法およびプロジェクタ
JP5617152B2 (ja) 電気光学装置、駆動方法および電子機器
JP4645494B2 (ja) 電気光学装置、その駆動回路および電子機器
JP2010091968A (ja) 走査線駆動回路および電気光学装置
JP4678345B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP4645493B2 (ja) 電気光学装置、その駆動回路および電子機器
JP2007199418A (ja) 電気光学装置、駆動方法および電子機器
JP4552595B2 (ja) 電気光学装置、その画像信号処理方法および電子機器
JP2006276119A (ja) データ信号供給回路、供給方法、電気光学装置および電子機器
JP2015197579A (ja) 電気光学装置、電子機器、及び電子光学装置の駆動方法
US20120200556A1 (en) Electrooptic device, method for controlling electrooptic device, and electronic apparatus
JP2011221147A (ja) 液晶装置および液晶装置の制御方法
JP2009216806A (ja) 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器
JP2002049346A (ja) 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 5