KR20070055505A - 피크 홀드 회로, 그것을 포함하는 모터 구동 제어 회로, 및그것을 포함하는 모터 장치 - Google Patents

피크 홀드 회로, 그것을 포함하는 모터 구동 제어 회로, 및그것을 포함하는 모터 장치 Download PDF

Info

Publication number
KR20070055505A
KR20070055505A KR1020077004201A KR20077004201A KR20070055505A KR 20070055505 A KR20070055505 A KR 20070055505A KR 1020077004201 A KR1020077004201 A KR 1020077004201A KR 20077004201 A KR20077004201 A KR 20077004201A KR 20070055505 A KR20070055505 A KR 20070055505A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
motor
output
level shift
Prior art date
Application number
KR1020077004201A
Other languages
English (en)
Inventor
다까시 후지무라
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070055505A publication Critical patent/KR20070055505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/16—Circuit arrangements for detecting position
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/15—Controlling commutation time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

모터 구동 전류 검출 전압의 유지해야 할 피크 전압이 미소라도 안정적으로 동작하는 피크 홀드 회로를 제공한다. 이 피크 홀드 회로(14)는, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와, 레벨 시프트 회로(50)의 출력 전압과 출력 단자(OUT)의 전압을 입력받고, 그들의 차를 증폭하여 출력하는 차동 증폭 회로(60)와, 베이스에 차동 증폭 회로(60)의 출력 전압을 입력하고, 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 레벨 시프트 회로(50)의 일정 전압과 실질적으로 동일한 전압을 생성하는 바이어스 소자(84)와, 바이어스 소자(84)와 출력 단자(OUT) 사이에 설치되어 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 포함하여 이루어진다.
모터 구동 전류 검출 전압, 피크 전압, 바이어스 소자, 컨덴서, 레벨 시프트 회로

Description

피크 홀드 회로, 그것을 포함하는 모터 구동 제어 회로, 및 그것을 포함하는 모터 장치{PEAK HOLD CIRCUIT, MOTOR DRIVE/CONTROL CIRCUIT HAVING THE SAME, AND MOTOR APPARATUS HAVING THE SAME}
본 발명은, 모터의 회전수 제어를 위해 그 구동 전류를 나타내는 모터 구동 전류 검출 전압의 피크 전압을 유지하는 피크 홀드 회로, 그 피크 홀드 회로를 포함하는 모터 구동 제어 회로, 및 그 모터 구동 제어 회로를 포함하는 모터 장치에 관한 것이다.
이러한 종류의 모터 장치는, 예를 들면 스핀들 모터 등의 모터를 이용하여 광 디스크 장치에서의 광 디스크의 회전에 사용되는 것으로, 특원2004-019043이나 특개2002-218783호 공보(특허 문헌 1)에 기재된 것 등이 알려져 있다. 이러한 종래의 모터 장치를 도 4에 도시한다. 이 모터 장치(101)는, 모터(102), 모터 드라이버(107), 구동 전류 검출 저항 소자(108), 및 모터 구동 제어 회로(106)를 갖고 이루어진다. 모터 드라이버(107)는, 모터(102)를 구동하고 또한 회전수를 제어하기 위해서, 모터(102)의 전기자 코일 LU, LV, LW에 구동 전류를 공급한다. 구동 전류 검출 저항 소자(108)는, 이 구동 전류가 흐름으로써, 구동 전류에 비례한 모터 구동 전류 검출 전압을 생성한다. 또한, CPU 등으로 이루어지는 모터 제어 지령부(도시 생략)는, 회전수 카운터(104)로부터 모터(102)의 회전수의 정보가 입력됨과 함께, 모터(102)가 원하는 회전수가 되도록 지령 전압 VCM을 모터 구동 제어 회로(106)에 출력한다. 모터 구동 제어 회로(106)는, 후술하는 바와 같이, 이 지령 전압 VCM과 상기한 모터 구동 전류 검출 전압에 의해, 모터 드라이버(107)를 제어한다.
모터 구동 제어 회로(106)를 상세히 설명하면, 모터 제어 지령부로부터의 지령 전압 VCM은 제어 단자 CNT를 통하여 제어 전압 변환 회로(110)에 입력된다. 제어 전압 변환 회로(110)는, 지령 전압 VCM과 소정의 기준 전압 VREF의 차에 비례한 전압(회전수 제어 전압) VRC를 접지 전위를 기준으로 생성한다. 한편, 피크 홀드 회로(114)는, 구동 전류 검출 저항 소자(108)로부터의 모터 구동 전류 검출 전압의 피크 전압(검출 피크 전압) VDETP를 유지한다. 회전수 제어 증폭기(115)는, 회전수 제어 전압 VRC와 검출 피크 전압 VDETP를 비교하고, 그 차를 증폭하여 출력한다. 그리고, 이들 후단의 회로는, 검출 피크 전압 VDETP가 회전수 제어 전압 VRC에 일치하도록 추종하여 모터 드라이버(107)를 제어한다. 이 피크 홀드 회로(114)는, 예를 들면 도 5에 도시한 바와 같이, 차동 증폭 회로(151)와, NPN형 트랜지스터(152)와, 컨덴서(153)와, 저항 소자(154)로 이루어지고, 입력 단자 IN의 모터 구동 전류 검출 전압의 피크 전압을 출력 단자 OUT에 유지한다.
도 6은, 모터 제어 지령부로부터의 지령 전압 VCM에 대한 모터(102)의 회전수의 특성이다. 회전수 T0(예를 들면 100rpm)과 회전수 T1(예를 들면 10000rpm) 사이에서는, 회전수는 지령 전압 VCM에 대하여 거의 선형의 관계로 된다. 따라서, T0과 T1이 제어 가능한 최저 및 최고의 회전수이며, 일반적으로 T0과 T1 사이에서 회전수가 제어된다. 여기서, T0은, 피크 홀드 회로(114)가 안정적으로 유지할 수 있는 최저의 검출 피크 전압 VDETP와 노이즈에 대한 내성 등에 의해 정해진다.
특허 문헌 1 : 일본 특개2002-218783호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그런데, 현재, 광 디스크 장치의 고성능화를 위해서 광 디스크의 회전수의 최대값을 증가시키는 것이 행해지고 있지만, 한편, 다기능화를 위해 회전수를 통상보다 내린 결과, 즉 초저속 회전(예를 들면 50rpm)에서 광 디스크 장치를 사용하는 것이 고려되고 있다. 이에 대하여, 상술한 피크 홀드 회로에서는, 모터 구동 전류 검출 전압이 직접 차동 증폭 회로에 입력되는 구성이므로, 초저속 회전, 즉 유지해야 할 피크 전압이 미소인 경우, 안정된 동작이 곤란하게 된다.
본 발명은, 이러한 사유를 감안하여 이루어진 것으로, 그 목적은 모터 구동 전류 검출 전압의 유지해야 할 피크 전압이 미소라도 안정적으로 동작하는 피크 홀드 회로를 제공하고, 또한 그 피크 홀드 회로를 포함함으로써 모터의 초저속 회전 을 제어할 수 있는 모터 구동 제어 회로, 및 그것을 포함한 모터 장치를 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 목적을 달성하기 위해서, 청구항 1에 기재된 피크 홀드 회로는, 모터의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자로부터 출력하는 피크 홀드 회로로서, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로와, 레벨 시프트 회로의 출력 전압과 상기 출력 단자의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로와, 베이스에 입력되는 차동 증폭 회로의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터와, 충전 전류에 의해 충전되어 출력 단자의 전압을 유지하는 컨덴서와, 레벨 시프트 회로가 시프트한 일정 전압과 실질적으로 동일한 전압을 생성하는 바이어스 소자와, 바이어스 소자와 출력 단자 사이에 설치되어 컨덴서의 방전 전류를 제어하는 저항 소자를 갖고 이루어지며, 레벨 시프트 회로의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로를 포함하여 이루어지는 것을 특징으로 한다.
청구항 2에 기재된 피크 홀드 회로는, 청구항 1에 기재된 피크 홀드 회로에 있어서, 모터 구동 전류 검출 전압의 고주파 성분을 제거하는 적분 회로를 더 포함하고, 상기 레벨 시프트 회로는 적분 회로가 출력하는 전압을 일정 전압만큼 시프트하는 것을 특징으로 한다.
청구항 3에 기재된 피크 홀드 회로는, 청구항 1 또는 2에 기재된 피크 홀드 회로에 있어서, 상기 차동 증폭 회로는, 일정한 전류를 흘리는 정전류원 트랜지스터와, 에미터가 정전류원 트랜지스터에 공통으로 접속되며, 각각의 베이스에 레벨 시프트 회로의 출력 전압과 상기 출력 단자의 전압이 입력되는 제1 및 제2 차동 입력 트랜지스터를 포함하고, 제2 차동 입력 트랜지스터의 베이스에 접속되며, 상기 정전류원 트랜지스터의 절반의 전류를 흘려 제2 차동 입력 트랜지스터의 베이스 전류를 보상하는 베이스 전류 보상 회로를 더 포함하는 것을 특징으로 한다.
청구항 4에 기재된 모터 구동 제어 회로는, 청구항 1 내지 3 중 어느 한 항에 기재된 피크 홀드 회로를 포함하고, 피크 홀드 회로에 유지된 피크 전압이 소정의 전압에 일치하도록 모터를 구동하는 모터 드라이버를 제어하는 것을 특징으로 한다.
청구항 5에 기재된 모터 장치는, 모터와, 모터를 구동하는 모터 드라이버와, 모터의 구동 전류를 흘려 모터 구동 전류 검출 전압을 생성하는 구동 전류 검출 저항 소자와, 청구항 4에 기재된 모터 구동 제어 회로를 포함하는 것을 특징으로 한다.
<발명의 효과>
본 발명에 따른 피크 홀드 회로는, 레벨 시프트 회로 및 바이어스 소자를 포함하고 있으므로, 모터 구동 전류 검출 전압의 유지해야 할 피크 전압이 미소라도 안정적으로 동작할 수 있다. 또한, 본 발명에 따른 모터 구동 제어 회로 및 그것을 이용한 모터 장치는, 이 피크 홀드 회로를 포함하고 있으므로, 모터의 초저속 회전을 제어하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에 따른 모터 장치의 회로도.
도 2는 동상의 피크 홀드 회로의 회로도.
도 3은 본 발명의 실시 형태의 변형예 1에 따른 피크 홀드 회로의 회로도.
도 4는 종래의 모터 장치의 회로도.
도 5는 동상의 피크 홀드 회로의 회로도.
도 6은 지령 전압 VCM에 대한 모터의 회전수의 특성도.
<부호의 설명>
1 : 모터 장치
2 : 모터
6 : 모터 구동 제어 회로
7 : 모터 드라이버
8 : 구동 전류 검출 저항 소자
14 : 피크 홀드 회로
40 : 적분 회로
50 : 레벨 시프트 회로
60 : 차동 증폭 회로
80 : 피크 홀드 제어 회로
81 : 피크 홀드 제어 회로의 출력 트랜지스터
82 : 피크 홀드 제어 회로의 컨덴서
83 : 피크 홀드 제어 회로의 저항 소자
84 : 피크 홀드 제어 회로의 바이어스 소자
90 : 베이스 전류 보상 회로
IN : 피크 홀드 회로의 입력 단자
OUT : 피크 홀드 회로의 출력 단자
<발명을 실시하기 위한 최량의 형태>
이하, 본원 발명을 실시하기 위한 최량의 형태를 도면에 기초하여 설명한다. 도 1은 본 발명의 실시 형태에 따른 모터 구동 제어 회로 및 그 모터 구동 제어 회로를 이용한 모터 장치의 회로도이다. 또한, 본 발명의 실시 형태에 따른 피크 홀드 회로는, 도 1에 도시한 모터 구동 제어 회로(6)에 내장되는 피크 홀드 회로(14)로서, 도 2에 기초하여 후에 상술한다.
이 모터 장치(1)는, 구성 블록으로서, 모터(2), 모터 드라이버(7), 구동 전류 검출 저항 소자(8), 및 모터 구동 제어 회로(6)를 갖고 이루어진다. 모터 드라이버(7)는, 모터(2)를 구동하고 또한 회전수를 제어하기 위해서, 모터(2)의 전기자 코일 LU, LV, LW에 구동 전류를 공급한다. 구동 전류 검출 저항 소자(8)는, 이 구동 전류가 흐름으로써, 구동 전류에 비례한 모터 구동 전류 검출 전압을 생성한다. 또한, CPU 등으로 이루어지는 모터 제어 지령부(도시 생략)는, 후술의 회전수 카운터(4)로부터 모터(2)의 회전수의 정보가 입력됨과 함께, 모터(2)가 원하는 회전수 로 되도록 지령 전압 VCM을 모터 구동 제어 회로(6)에 출력한다. 모터 구동 제어 회로(6)는, 후술하는 바와 같이, 이 지령 전압 VCM과 상기한 모터 구동 전류 검출 전압에 의해, 모터 드라이버(7)를 제어한다. 이하, 각 블록을 상세하게 설명한다.
모터(2)는, 영구 자석으로 구성된 회전자(5)와, 회전자(5)의 회전을 제어하는 Y 결선된 U상, V상, W상의 전기자 코일 LU, LV, LW와, 회전자(5)의 위치(위상)를 검출하여 회전 위치 검출 신호를 출력하는 홀 소자 HU, HV, HW와, 모터(2)(회전자(5))의 회전수를 검출하는 회전수 카운터(4)를 갖고 이루어진다. 홀 소자 HU, HV, HW의 회전 위치 검출 신호는, 각각 U상, V상, W상에서의 차동의 정현파이며, 각 상 사이의 위상차는 120°이다.
모터 드라이버(7)는, N형 MOS 트랜지스터인 3개의 전원측 출력 트랜지스터 TUU, TVU, TWU와 3개의 접지측 출력 트랜지스터 TUL, TVL, TWL를 갖고 이루어진다. 전원측 출력 트랜지스터 TUU의 소스와 접지측 출력 트랜지스터 TUL의 드레인이 모터(2)의 U상의 코일 LU에, 전원측 트랜지스터 TVU의 소스와 접지측 출력 트랜지스터 TVL의 드레인이 모터(2)의 V상의 코일 LV에, 전원측 트랜지스터 TWU의 소스와 접지측 출력 트랜지스터 TWL의 드레인이 모터(2)의 W상의 코일 LW에, 각각 접속되어 있다. 또한, 전원측 출력 트랜지스터 TUU, TVU, TWU의 드레인은 모터 구동용 전원 VM에 접속되 고, 접지측 출력 트랜지스터 TUL, TVL, TWL의 소스는, 후술하는 구동 전류 검출 저항 소자(8)를 통하여 접지되어 있다. 그리고, 이들 출력 트랜지스터 TUU, TVU, TWU, TUL, TVL, TWL의 게이트에는, 후술하는 모터 드라이버 제어 회로(20)로부터의 PWM 출력이 입력되어 제어된다. 예를 들면, 모터(2)의 U상의 코일 LU로부터 V상의 코일 LV에 전류를 흘릴 때에는, 모터 드라이버 제어 회로(20)로부터의 PWM 출력을 받아 전원측 출력 트랜지스터 TUU와 접지측 출력 트랜지스터 TVL이 온으로 된다. 또한, V상의 코일 LV로부터 W상의 코일 LW에 전류를 흘릴 때에는, 전원측 출력 트랜지스터 TVU와 접지측 출력 트랜지스터 TWL이 온으로 된다. 또한, W상의 코일 LW로부터 U상의 코일 LU에 전류를 흘릴 때에는, 전원측 출력 트랜지스터 TWU와 접지측 출력 트랜지스터 TUL이 온으로 된다. 이와 같이, 모터 드라이버 제어 회로(20)의 PWM 출력을 받아 전원측 출력 트랜지스터와 접지측 출력 트랜지스터가 스위칭되고, PWM 출력의 듀티비의 변화에 의해, 모터(2)를 구동하는 전류량을 변화시켜서 그 회전수를 제어한다.
구동 전류 검출 저항 소자(8)는, 모터 드라이버(7)의 전원측 출력 트랜지스터와 접지측 출력 트랜지스터가 모두 온하는 기간(PWM 출력의 온 기간)에 구동 전류가 흐르고, 전원측 출력 트랜지스터와 접지측 출력 트랜지스터 중 어느 쪽인가가 오프하는 기간(PWM 출력의 오프 기간)에는 구동 전류는 흐르지 않는다. 또한, 구 동 전류 검출 저항 소자(8)에는 전기자 코일 LU, LV, LW의 구동 전류가 모두 흐르고, 구동 전류의 값은 U상, V상, W상의 각각의 위상에 의해 변동된다.
다음으로, 모터 구동 제어 회로(6)의 구성을 설명한다. 모터 구동 제어 회로(6)는, 제어 단자 CNT를 갖고, 이것에 모터 제어 지령부로부터의 지령 전압 VCM이 입력된다. 제어 단자 CNT에 접속되는 제어 전압 변환 회로(10)는, 지령 전압 VCM과 소정의 기준 전압 VREF의 차에 비례한 전압(회전수 제어 전압) VRC를 순바이어스 전압(Vf)을 기준으로 생성한다. 제어 전압 변환 회로(10)는, 비반전 입력 단자에 제어 단자 CNT의 지령 전압이 입력되고, 반전 입력 단자에 소정의 기준 전압 VREF가 입력되고, 그들의 차에 비례하는 전류를 출력하는 전류 증폭기(11)와, 일단이 전류 증폭기(11)의 출력에 접속되고, 타단이 접지되고, 전류를 전압으로 변환하는 저항(12)과, 캐소드가 전류 증폭기(11)의 출력에 접속되고, 애노드가 제어 전압 변환 회로(10)의 출력으로 되는 다이오드(13)를 갖고 이루어진다. 이 다이오드(13)에 의해, 회전수 제어 전압 VRC가 순바이어스 전압(Vf)을 기준으로 생성되게 된다. 또한, 다이오드(13)는 구체적으로는 다이오드 접속의 트랜지스터로 구성된다.
또한, 구동 전류 검출 저항 소자(8)에는 피크 홀드 회로(14)가 접속되고, 이 피크 홀드 회로(14)는 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압(검출 피크 전압) VDETP를 유지한다. 피크 홀드 회로(14)와 상기한 제어 전압 변환 회로(10)에는 회전수 제어 증폭기(15)의 반전 입력 단자와 비반전 입력 단자가 접속되고, 이 회전수 제어 증폭기(15)는 검출 피크 전압 VDETP와 회전수 전압 VRC를 비교하고, 그 차를 증폭하여 후술하는 위상 시프트 회로(17)에 출력한다.
또한, 모터(2)의 홀 소자 HU, HV, HW에는 홀 앰프(16U, 16V, 16W)가 접속되고, 이들 홀 앰프(16U, 16V, 16W)는 U상, V상, W상의 회전 위치 검출 신호의 차동 전압을 일정 증폭률로 증폭하여 출력한다. 홀 앰프(16U, 16V, 16W) 및 상기한 회전수 제어 증폭기(15)에는 위상 시프트 회로(17)가 접속되고, 이 위상 시프트 회로(17)는, 홀 앰프(16U, 16V, 16W)가 출력하는 U상, V상, W상의 회전 위치 검출 신호를 일정 위상 시프트함(예를 들면 30° 진행시킴)과 함께, 회전수 제어 증폭기(15)의 출력 전압에 따른 증폭률로 증폭하여 출력한다. 또한, U상, V상, W상의 회전 위치 검출 신호를 일정 위상 시프트하는 것은, 모터(2)의 회전자(5)를 가장 효율적으로 회전시키기 위한 타이밍에서 자장을 가하기 위함이다.
위상 시프트 회로(17)의 U상, V상, W상의 출력에는 각각 PWM 출력 비교기(18U, 18V, 18W)의 비반전 입력 단자가 접속되고, 이들 PWM 출력 비교기(18U, 18V, 18W)는, U상, V상, W상의 회전 위치 검출 신호와 반전 입력 단자에 입력되는 삼각파 발생기(19)로부터의 삼각파를 비교하고, 삼각파보다 전압이 높은 기간이 하이 레벨의 온 기간으로 되는 PWM 신호를 각각 출력한다. PWM 출력 비교기(18U, 18V, 18W)의 출력에는 모터 드라이버 제어 회로(20)가 접속되고, 이 모터 드라이버 제어 회 로(20)는, 입력받은 PWM 신호로부터 모터 드라이버(7)의 전원측 출력 트랜지스터와 접지측 출력 트랜지스터의 스위칭을 제어하는 제어 신호(PWM 출력)를 생성한다.
다음으로, 모터(2)의 회전수를 변화시키는 경우의 동작을 설명한다. 모터(2)의 회전수를 높게 하는 경우에는, 모터 제어 지령부로부터 제어 단자 CNT에 입력되는 지령 전압 VCM이 높아진다. 그렇게 하면, 회전수 제어 전압 VRC는 검출 피크 전압 VDETP보다 높아진다. 회전수 제어 증폭기(15)의 출력 전압은 상승하고, 위상 시프트 회로(17)로부터 출력되는 회전 위치 검출 신호의 진폭을 크게 한다. PWM 출력 비교기(18U, 18V, 18W)에서는 온 기간이 긴 듀티비의 PWM 신호가 생성되고, 모터 드라이버 제어 회로(20)를 통하여 모터 드라이버(7)에 제어 신호가 출력된다. 그 결과, 모터 드라이버(7)가 모터(2)의 U상, V상, W상의 전기자 코일 LU, LV, LW에 흘리는 구동 전류가 증가하므로, 모터(2)의 회전수는 높아진다. 그리고, 이 구동 전류는 구동 전류 검출 저항 소자(8)에서 전압으로 변환되고, 검출 피크 전압 VDETP가 다시 회전수 제어 전압 VRC와 비교된다. 이 동작의 루프를 반복하고, 그 결과, 검출 피크 전압 VDETP가 회전수 제어 전압 VRC와 일치하면 안정된다.
반대로, 모터(2)의 회전수를 낮게 하는 경우에는, 모터 제어 지령부로부터 제어 단자 CNT에 입력되는 지령 전압 VCM이 낮아진다. 그렇게 하면, 모터(2)의 회전수를 높게 하는 경우와는 반대로 회전수 제어 증폭기(15), 위상 시프트 회 로(17), PWM 출력 비교기(18U, 18V, 18W)가 동작하고, 그 결과, 모터 드라이버(7)가 모터(2)의 U상, V상, W상의 전기자 코일 LU, LV, LW에 흘리는 구동 전류가 감소하므로, 모터(2)의 회전수는 낮아진다. 그리고, 상술과 마찬가지의 루프를 반복하고, 그 결과, 검출 피크 전압 VDETP가 회전수 제어 전압 VRC와 일치하면 안정된다.
다음으로, 도 2에 기초하여 피크 홀드 회로(14)를 상세하게 설명한다. 피크 홀드 회로(14)는, 구동 전류 검출 저항 소자(8)로부터의 모터 구동 전류 검출 전압이 입력되는 입력 단자 IN과, 회전수 제어 증폭기(15)의 반전 입력 단자에 접속되는 출력 단자 OUT를 갖고, 양 단자 사이에, 적분 회로(40), 레벨 시프트 회로(50), 차동 증폭 회로(60), 피크 홀드 제어 회로(80), 및 베이스 전류 보상 회로(90)를 포함한다. 이하, 우선, 적분 회로(40), 레벨 시프트 회로(50), 차동 증폭 회로(60), 및 피크 홀드 제어 회로(80)를 설명하고, 그 후에 베이스 전류 보상 회로(90)를 설명한다.
입력 단자 IN에는 적분 회로(40)가 접속되고, 이 적분 회로(40)는 컨덴서(41)로 구성되고, 입력되는 전압의 고주파 성분을 제거한다. 적분 회로(40)의 후단에는 레벨 시프트 회로(50)가 접속되고, 레벨 시프트 회로(50)는 적분 회로(40)의 출력 전압을 일정 전압만큼 올려 시프트시킨다. 레벨 시프트 회로(50)는, PNP형 정전류원 트랜지스터(51)와, 에미터가 정전류원(51), 베이스가 적분 회로(40)의 출력에 접속되고, 콜렉터가 접지된 PNP형 트랜지스터(52)를 갖고 이루어진다. 트랜지스터(52)의 에미터가 레벨 시프트 회로(50)의 출력으로 된다.
레벨 시프트 회로(50)의 후단에는 차동 증폭 회로(60)가 접속되고, 이 차동 증폭 회로(60)는, 베이스가 레벨 시프트 회로(50)의 출력에 접속되는 한쪽의 차동 입력 트랜지스터(61)와, 베이스가 출력 단자 OUT에 접속되는 다른 쪽의 차동 입력 트랜지스터(62)와, 베이스와 콜렉터가 차동 입력 트랜지스터(61)의 콜렉터에 접속되고, 에미터가 접지된 부하 트랜지스터(63)와, 베이스와 콜렉터가 차동 입력 트랜지스터(62)의 콜렉터에 접속되고, 에미터가 접지된 부하 트랜지스터(64)와, 차동 입력 트랜지스터(61 및 62)의 에미터에 공통으로 접속된 PNP형 정전류원 트랜지스터(65)와, 정전류원 트랜지스터(65)의 전류값의 기준으로 되는 정전류원(66)과, 정전류원(66)의 전류를 정전류원 트랜지스터(65)의 전류로 변환하기 위한 PNP형 트랜지스터(67, 68)와, 출력단의 정전류원 트랜지스터(69)와, 베이스가 부하 트랜지스터(63)의 베이스에 접속되고, 에미터가 접지되며, 콜렉터가 정전류원 트랜지스터(69)와 접속되어 차동 증폭 회로(60)의 출력으로 되는 출력 트랜지스터(70)를 갖고 이루어진다. 이 차동 증폭 회로(60)는, 레벨 시프트 회로(50)의 출력 전압과 출력 단자 OUT의 전압과의 차를 증폭하여 피크 홀드 제어 회로(80), 상세하게는 그 출력 트랜지스터(81)에 출력한다.
차동 증폭 회로(60)의 후단에는 피크 홀드 제어 회로(80)가 접속되고, 이 피크 홀드 제어 회로(80)는, 베이스가 차동 증폭 회로(60)의 출력, 콜렉터가 전원 전압 VCC, 에미터가 출력 단자 OUT에 접속되어 있는 출력 트랜지스터(81)와, 일단이 출력 단자 OUT에 접속되고, 타단이 접지되며, 출력 단자의 전압을 유지하는 컨덴 서(82)와, 베이스와 콜렉터가 접지된 다이오드 접속의 PNP형 트랜지스터(84)와, 출력 단자 OUT와 트랜지스터(84)의 에미터 사이에 설치된 저항 소자(83)와, PNP형 정전류원 트랜지스터(85)를 갖고 이루어진다. 다이오드 접속의 트랜지스터(84)는 레벨 시프트 회로(50)의 트랜지스터(52)의 베이스·에미터간의 순바이어스 전압(Vf)과 실질적으로 동일한 전압을 생성하는 바이어스 소자로 되어 있다. 또한, 정전류원 트랜지스터(85)는 레벨 시프트 회로(50)의 정전류원 트랜지스터(51)와 동등한 전류를 흘린다.
다음으로, 피크 홀드 회로(14)의 동작을 설명한다. 적분 회로(40)는 입력 단자 IN에 입력된 전압의 고주파 성분을 제거하여 레벨 시프트 회로(50)에 출력하고, 레벨 시프트 회로(50)는, 그 전압을 트랜지스터(52)의 베이스·에미터간의 순바이어스 전압(Vf)분만큼 올려 출력한다. 차동 증폭 회로(60)는, 레벨 시프트 회로(50)의 출력 전압과 출력 단자 OUT의 전압을 비교하고, 출력 단자 OUT의 전압을 레벨 시프트 회로(50)의 출력 전압에 추종시키도록 트랜지스터(81)를 제어한다. 트랜지스터(81)는, 레벨 시프트 회로(50)의 출력 전압이 출력 단자 OUT의 전압보다 높을 때는, 출력 단자 OUT에 접속된 컨덴서(82)를 충전하여 출력 단자 OUT의 전압을 레벨 시프트 회로(50)의 출력 전압에 추종시킨다. 반대로, 레벨 시프트 회로(50)의 출력 전압이 출력 단자 OUT의 전압보다 낮을 때는, 오프한다. 이와 같이 하여, 레벨 시프트 회로(50)의 출력 전압의 피크 전압이 유지되는 것이다.
여기서, 레벨 시프트 회로(50)는, 입력 단자 IN에 입력된 전압을 순바이어스 전압(Vf)분만큼 올림으로써, 차동 증폭 회로(60) 및 그것에 접속되는 피크 홀드 제 어 회로(80)를 안정적으로 동작시킨다. 예를 들면, 만약 입력 단자 IN에 입력된 전압이 0V라고 하면, 레벨 시프트 회로(50)의 출력, 즉 차동 입력 트랜지스터(61)의 베이스의 전압은 순바이어스 전압(Vf)으로 되고, 차동 입력 트랜지스터(61)의 에미터의 전압은 2×Vf로 된다. 따라서, 차동 입력 트랜지스터(61) 및 부하 트랜지스터(63)의 동작에 필요한 전압을 확보할 수 있는 것이다. 이와 같이, 만약 입력 단자 IN에 입력된 전압이 0V라도, 차동 증폭 회로(60) 및 그것에 접속되는 피크 홀드 제어 회로(80)를 안정적으로 동작시킬 수 있다.
또한, 마찬가지로, 바이어스 소자인 트랜지스터(84)는, 차동 입력 트랜지스터(62)의 베이스, 즉 출력 단자 OUT의 바이어스 전압으로서, 레벨 시프트 회로(50)에서의 트랜지스터(52)의 베이스·에미터간의 순바이어스 전압(Vf)과 동일한 전압을 생성한다. 이것은, 차동 입력 트랜지스터(61)의 베이스 및 차동 입력 트랜지스터(62)의 베이스의 바이어스 전압을 일치시킴으로써, 피크 홀드 회로(14)를 안정 동작시키기 위함이다. 또한, 이 출력 단자 OUT의 전압, 즉 회전수 제어 증폭기(15)의 반전 입력 단자의 전압이 순바이어스 전압(Vf)을 기준으로 변화함에 따라, 제어 전압 변환 회로(10)가 생성하는 회전수 제어 전압 VRC, 즉 회전수 제어 증폭기(15)의 비반전 입력 단자의 전압도 상술한 바와 같이 순바이어스 전압(Vf)을 기준으로 하여 변화하도록 하고 있다.
또한, 적분 회로(40)는, 입력 단자 IN에 입력되는 전압이 매우 미소한(예를 들면 피크 전압이 5㎷인) 초저속 회전인 경우에, 노이즈의 영향을 경감하여 제어 가능한 최저 회전수를 내릴 수 있다. 단, 레벨 시프트 회로(50) 등에 의해 충분히 제어 가능한 최저 회전수를 내릴 수 있으면, 생략하는 것도 가능하다.
또한, 트랜지스터(81)가 오프했을 때, 컨덴서(82)의 전하는 저항 소자(83)와 다이오드 접속의 트랜지스터(84)를 통하여 방전되도록 되어 있다. 이것은, 회전수에 따른 주기로 피크 전압이 입력되므로, 그 주기마다의 피크 전압을 유지하기 위함이다. 이 방전의 시상수는, 컨덴서(82)의 용량값과 저항 소자(83)의 저항값으로 정해진다. 여기서, 주의해야 할 점은, 이 시상수가 지나치게 짧으면 피크 전압을 유지하게 되지 못하고, 지나치게 길면 실제의 피크 전압보다 높은 전압을 출력한 상태로 되는 경우도 발생하는 것이다. 특히, 입력 단자 IN에 입력되는 전압이 매우 미소하며, 피크와 피크의 간격이 긴 초저속 회전의 경우에, 시상수는 고정밀도로 조정되어 있지 않으면 안된다. 그 때문에, 컨덴서(82)의 용량값 또는 저항 소자(83)의 저항값을 트리밍으로 조정하는 것이 바람직하다.
다음으로, 초저속 회전의 경우에 제어 가능한 최저 회전수를 더 내릴 수 있는 베이스 전류 보상 회로(90)를 설명한다. 베이스 전류 보상 회로(90)는, PNP형 정전류원 트랜지스터(91)와, 에미터가 정전류원 트랜지스터(91)에 접속되고, 콜렉터가 접지된 PNP형 트랜지스터(92)와, 베이스와 콜렉터가 트랜지스터(92)의 베이스에 접속되고, 에미터가 접지된 NPN형 트랜지스터(93)와, 베이스가 트랜지스터(93)의 베이스, 콜렉터가 상기한 차동 입력 트랜지스터(62)의 베이스에 접속되고, 에미터가 접지된 NPN형 트랜지스터(94)를 갖고 이루어진다. 정전류원 트랜지스터(91)는 정전류원 트랜지스터(65)와 동등한 정전류를 공급한다. 트랜지스터(93) 및 트 랜지스터(94)는 커런트 미러 회로를 구성하고, 트랜지스터(93)의 사이즈는 트랜지스터(94)의 2배로 되어 있다. 따라서, 트랜지스터(93)에는 정전류원 트랜지스터(91)의 베이스 전류, 즉 정전류원 트랜지스터(65)의 베이스 전류에 상당하는 전류가 흐르고, 트랜지스터(94)에는 그 절반의 전류가 흐른다.
출력 단자 OUT의 전압이 레벨 시프트 회로(50)의 출력 전압에 추종하여 안정되었을 때, 차동 입력 트랜지스터(61 및 62)의 베이스 전압은 일치하고, 차동 입력 트랜지스터(61 및 62)에 흐르는 전류는 각각 정전류원 트랜지스터(65)의 절반으로 된다. 베이스 전류 보상 회로(90)의 트랜지스터(94)는, 이 때의 차동 입력 트랜지스터(62)의 베이스 전류를 흡수(보상)한다. 이와 같이 하여, 차동 입력 트랜지스터(62)의 베이스 전류가 컨덴서(82)나 저항 소자(83)에 유입되지 않도록 하여 출력 단자 OUT의 전압이 변동하는 것을 방지하고 있다. 특히 초저속 회전의 경우, 출력 단자 OUT의 전압은 매우 미소하므로, 베이스 전류 보상 회로(90)에 의해 제어 가능한 최저 회전수를 더 내리는 것이 가능하게 된다.
이와 같이, 이 피크 홀드 회로(14)는, 입력 단자 IN에 입력되는 모터 구동 전류 검출 전압의 유지해야 할 피크 전압이 미소라도 안정적으로 동작할 수 있다. 또한, 피크 홀드 회로(14)를 포함한 모터 구동 제어 회로(6) 및 그것을 포함한 모터 장치(1)는, 모터(2)의 초저속 회전을 제어하는 것이 가능하게 된다.
[변형예 1]
상술한 바와 같이, 피크 홀드 제어 회로(80)에서, 바이어스 소자인 트랜지스터(84)는, 출력 단자 OUT의 바이어스 전압으로서, 레벨 시프트 회로(50)에서의 트 랜지스터(52)의 베이스·에미터간의 순바이어스 전압(Vf)과 동일 전압을 생성한다. 그리고, 트랜지스터(84)는, 차동 입력 트랜지스터(61)의 베이스의 바이어스 전압과 차동 입력 트랜지스터(62)의 베이스의 바이어스 전압을 일치시킴으로써, 피크 홀드 회로(14)를 안정 동작시킨다.
그러나, 제조 프로세스 상의 변동에 의해, 트랜지스터(84)의 베이스·에미터간의 순바이어스 전압이, 트랜지스터(52)의 베이스·에미터간의 순바이어스 전압과 크게 상이하면, 트랜지스터(84)가 저항 소자(83)를 통하여 컨덴서(82)의 전하를 방전시킬 수 없는 경우가 있다. 이러한 경우에는, 피크 홀드 제어 회로(80)는, 출력 단자 OUT로부터 정확한 전압을 출력할 수 없다.
따라서, 제조 프로세스 상의 변동이 큰 경우에는, 피크 홀드 제어 회로(80)를 도 3에 도시한 바와 같은 피크 홀드 제어 회로(86)로 변경해도 된다. 피크 홀드 제어 회로(86)는, 도 2에 도시한 피크 홀드 회로(80)에서, 트랜지스터(84 및 85)를 제거한 것이다. 피크 홀드 제어 회로(86)에서, 트랜지스터(81)가 오프하면, 컨덴서(82)의 전하는 저항 소자(83)를 통하여 확실하게 방전된다. 따라서, 피크 홀드 제어 회로(86)는, 제조 프로세스 상의 변동에 관계없이, 출력 단자 OUT로부터 정확한 전압을 출력할 수 있다. 또한, 출력 단자 OUT의 전압은, 접지 전위를 기준으로 변화하므로, 회전수 제어 증폭기(15)의 비반전 입력 단자에 입력되는 회전수 제어 전압 VRC에 대해서도, 접지 전위를 기준으로 변화하도록 변경할 필요가 있다. 그 때문에, 도 1에 도시한 제어 전압 변환 회로(10)는, 다이오드(13)를 제거하여 구성된다.
[변형예 2]
제조 프로세스 상의 변동이 큰 경우에, 트랜지스터(84)가 컨덴서(82)의 전하를 방전시킬 수 없게 되는 확률을 억제할 수도 있다.
도 2에 도시한 피크 홀드 회로(80)에서, 정전류원 트랜지스터(85)는, 레벨 시프트 회로(50)의 정전류원 트랜지스터(51)와 동등한 전류를 흘리도록 구성되므로, 트랜지스터(84)에는, 트랜지스터(52)와 동등한 전류가 흐른다. 그 때문에, 제조 프로세스 상의 변동에 의해, 트랜지스터(84)의 베이스·에미터간의 순바이어스 전압과, 트랜지스터(52)의 베이스·에미터간의 순바이어스 전압 사이에는, 전압차가 발생하기 쉽다.
따라서, 트랜지스터(84)에 전류를 공급하는 정전류원 트랜지스터(85)가 정전류원 트랜지스터(84)에 비하여 보다 작아지도록 구성한다. 그러면, 트랜지스터(84)에는, 트랜지스터(52)에 비하여 보다 적은 전류가 흐른다. 그 때문에, 트랜지스터(84)의 베이스·에미터간의 순바이어스 전압과, 트랜지스터(52)의 베이스·에미터간의 순바이어스 전압 사이에 발생하는 전압차가 저감된다. 따라서, 피크 홀드 제어 회로(80)는, 제조 프로세스 상의 변동에 의한 영향을 억제하여, 안정 동작할 수 있다.
이상, 본 발명의 실시 형태인 피크 홀드 회로, 모터 구동 제어 회로, 및 모터 장치에 대하여 설명했지만, 본 발명은, 실시 형태에 기재한 것에 한정되지 않고, 특허 청구의 범위에 기재한 사항의 범위 내에서의 여러가지 설계 변경이 가능 하다. 예를 들면, 피크 홀드 회로(14)의 레벨 시프트 회로(50)는 순바이어스 전압(Vf)분만큼 올리고 있지만, 또한 트랜지스터를 추가함으로써 시프트량을 증가시키는 것도 가능하다. 또한, 구동 전류 검출 저항 소자(8)를 모터 드라이버(7)의 전원측 출력 트랜지스터와 모터 구동용 전원 VM 사이에 설치하여 모터 장치를 구성하는 것도 가능하다.

Claims (11)

  1. 모터(2)의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자(IN)에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자(OUT)로부터 출력하는 피크 홀드 회로(14)로서,
    모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와,
    레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로(60)와,
    베이스에 입력되는 차동 증폭 회로(60)의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 레벨 시프트 회로(50)가 시프트한 일정 전압과 실질적으로 동일한 전압을 생성하는 바이어스 소자(84)와, 바이어스 소자(84)와 출력 단자(OUT) 사이에 설치되어 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 갖고 이루어지며, 레벨 시프트 회로(50)의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로(80)
    를 포함하여 이루어지는 것을 특징으로 하는 피크 홀드 회로.
  2. 제1항에 있어서,
    모터 구동 전류 검출 전압의 고주파 성분을 제거하는 적분 회로(40)를 더 포 함하고,
    상기 레벨 시프트 회로(50)는 적분 회로(40)가 출력하는 전압을 일정 전압만큼 시프트하는 것을 특징으로 하는 피크 홀드 회로.
  3. 제1항에 있어서,
    상기 차동 증폭 회로(60)는, 일정한 전류를 흘리는 정전류원 트랜지스터(65)와, 에미터가 정전류원 트랜지스터(65)에 공통으로 접속되며, 각각의 베이스에 레벨 시프트 회로의 출력 전압과 상기 출력 단자(OUT)의 전압이 입력되는 제1 및 제2 차동 입력 트랜지스터(61, 62)를 포함하고,
    제2 차동 입력 트랜지스터(62)의 베이스에 접속되며, 상기 정전류원 트랜지스터(65)의 절반의 전류를 흘려 제2 차동 입력 트랜지스터(62)의 베이스 전류를 보상하는 베이스 전류 보상 회로(90)를 더 포함하는 것을 특징으로 하는 피크 홀드 회로.
  4. 제1항에 있어서,
    상기 피크 홀드 제어 회로(80)는, 상기 레벨 시프트 회로(50)에 흐르는 전류보다 적은 전류를 상기 바이어스 소자(84)에 흘리는 것을 특징으로 하는 피크 홀드 회로.
  5. 모터(2)의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자(IN) 에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자(OUT)로부터 출력하는 피크 홀드 회로(14)로서,
    모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와,
    레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로(60)와,
    베이스에 입력되는 차동 증폭 회로(60)의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 갖고 이루어지며, 레벨 시프트 회로(50)의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로(80)
    를 포함하여 이루어지는 것을 특징으로 하는 피크 홀드 회로.
  6. 제5항에 있어서,
    모터 구동 전류 검출 전압의 고주파 성분을 제거하는 적분 회로(40)를 더 포함하고,
    상기 레벨 시프트 회로(50)는 적분 회로(40)가 출력하는 전압을 일정 전압만큼 시프트하는 것을 특징으로 하는 피크 홀드 회로.
  7. 제5항에 있어서,
    상기 차동 증폭 회로(60)는, 일정한 전류를 흘리는 정전류원 트랜지스터(65)와, 에미터가 정전류원 트랜지스터(65)에 공통으로 접속되며, 각각의 베이스에 레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압이 입력되는 제1 및 제2 차동 입력 트랜지스터(61, 62)를 포함하고,
    제2 차동 입력 트랜지스터(62)의 베이스에 접속되며, 상기 정전류원 트랜지스터(65)의 절반의 전류를 흘려 제2 차동 입력 트랜지스터(62)의 베이스 전류를 보상하는 베이스 전류 보상 회로(90)를 더 포함하는 것을 특징으로 하는 피크 홀드 회로.
  8. 모터(2)의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자(IN)에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자(OUT)로부터 출력하는 피크 홀드 회로(14)를 포함하고, 피크 홀드 회로(14)에 유지된 피크 전압이 소정의 전압에 일치하도록 모터(2)를 구동하는 모터 드라이버(7)를 제어하는 것을 특징으로 하는 모터 구동 제어 회로(6)로서,
    상기 피크 홀드 회로(14)는,
    모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와,
    레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로(60)와,
    베이스에 입력되는 차동 증폭 회로(60)의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 레벨 시프트 회로(50)가 시프트한 일정 전압과 실질적으로 동일한 전압을 생성하는 바이어스 소자(84)와, 바이어스 소자(84)와 출력 단자(OUT) 사이에 설치되어 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 갖고 이루어지며, 레벨 시프트 회로(50)의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로(80)
    를 포함하여 이루어지는 것을 특징으로 하는 모터 구동 제어 회로.
  9. 모터(2)의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자(IN)에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자(OUT)로부터 출력하는 피크 홀드 회로(14)를 포함하고, 피크 홀드 회로(14)에 유지된 피크 전압이 소정의 전압에 일치하도록 모터(2)를 구동하는 모터 드라이버(7)를 제어하는 것을 특징으로 하는 모터 구동 제어 회로(6)로서,
    상기 피크 홀드 회로(14)는,
    모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와,
    레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로(60)와,
    베이스에 입력되는 차동 증폭 회로(60)의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 갖고 이루어지며, 레벨 시프트 회로(50)의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로(80)
    를 포함하여 이루어지는 것을 특징으로 하는 모터 구동 제어 회로.
  10. 모터(2)와,
    모터(2)를 구동하는 모터 드라이버(7)와,
    모터(2)의 구동 전류를 흘려서 모터 구동 전류 검출 전압을 생성하는 구동 전류 검출 저항 소자(8)와,
    모터 구동 제어 회로(6)
    를 포함하는 것을 특징으로 하는 모터 장치(1)로서,
    상기 모터 구동 제어 회로(6)는, 모터(2)의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자(IN)에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자(OUT)로부터 출력하는 피크 홀드 회로(14)를 포함하고, 피크 홀드 회로(14)에 유지된 피크 전압이 소정의 전압에 일치하도록 모터(2)를 구동하는 모터 드라이버(7)를 제어하는 것을 특징으로 하고,
    상기 피크 홀드 회로(14)는,
    모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와,
    레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로(60)와,
    베이스에 입력되는 차동 증폭 회로(60)의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 레벨 시프트 회로(50)가 시프트한 일정 전압과 실질적으로 동일한 전압을 생성하는 바이어스 소자(84)와, 바이어스 소자(84)와 출력 단자(OUT) 사이에 설치되어 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 갖고 이루어지며, 레벨 시프트 회로(50)의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로(80)
    를 포함하여 이루어지는 것을 특징으로 하는 모터 장치.
  11. 모터(2)와,
    모터(2)를 구동하는 모터 드라이버(7)와,
    모터(2)의 구동 전류를 흘려 모터 구동 전류 검출 전압을 생성하는 구동 전류 검출 저항 소자(8)와,
    모터 구동 제어 회로(6)
    를 포함하는 것을 특징으로 하는 모터 장치(1)로서,
    상기 모터 구동 제어 회로(6)는, 모터(2)의 구동 전류를 나타내는 모터 구동 전류 검출 전압을 입력 단자(IN)에 입력하고, 모터 구동 전류 검출 전압을 일정 전압만큼 시프트하고, 그 피크 전압을 유지하여 출력 단자(OUT)로부터 출력하는 피크 홀드 회로(14)를 포함하고, 피크 홀드 회로(14)에 유지된 피크 전압이 소정의 전압에 일치하도록 모터(2)를 구동하는 모터 드라이버(7)를 제어하는 것을 특징으로 하고,
    상기 피크 홀드 회로(14)는,
    모터 구동 전류 검출 전압을 일정 전압만큼 시프트하는 레벨 시프트 회로(50)와,
    레벨 시프트 회로(50)의 출력 전압과 상기 출력 단자(OUT)의 전압과의 차를 증폭하여 출력하는 차동 증폭 회로(60)와,
    베이스에 입력되는 차동 증폭 회로(60)의 출력 전압에 따라 에미터로부터 충전 전류를 출력하는 출력 트랜지스터(81)와, 충전 전류에 의해 충전되어 출력 단자(OUT)의 전압을 유지하는 컨덴서(82)와, 컨덴서(82)의 방전 전류를 제어하는 저항 소자(83)를 갖고 이루어지며, 레벨 시프트 회로(50)의 출력 전압의 피크 전압을 유지하는 피크 홀드 제어 회로(80)
    를 포함하여 이루어지는 것을 특징으로 하는 모터 장치.
KR1020077004201A 2004-07-23 2005-07-14 피크 홀드 회로, 그것을 포함하는 모터 구동 제어 회로, 및그것을 포함하는 모터 장치 KR20070055505A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00215039 2004-07-23
JP2004215039A JP4641751B2 (ja) 2004-07-23 2004-07-23 ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置

Publications (1)

Publication Number Publication Date
KR20070055505A true KR20070055505A (ko) 2007-05-30

Family

ID=35785172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004201A KR20070055505A (ko) 2004-07-23 2005-07-14 피크 홀드 회로, 그것을 포함하는 모터 구동 제어 회로, 및그것을 포함하는 모터 장치

Country Status (6)

Country Link
US (1) US7564207B2 (ko)
JP (1) JP4641751B2 (ko)
KR (1) KR20070055505A (ko)
CN (1) CN100495896C (ko)
TW (1) TW200620808A (ko)
WO (1) WO2006009059A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469133B (zh) * 2006-01-19 2015-01-11 Lg Electronics Inc 媒體訊號處理方法及裝置
JP5196811B2 (ja) 2007-03-06 2013-05-15 ローム株式会社 モータ駆動装置及びこれを用いた電気機器
JP4773403B2 (ja) * 2007-06-18 2011-09-14 ソニーオプティアーク株式会社 情報再生装置、再生開始方法及び再生開始プログラム
US8044623B2 (en) * 2007-07-03 2011-10-25 Seiko Epson Corporation Drive control circuit for electric motor
JP5195185B2 (ja) * 2008-09-05 2013-05-08 パナソニック株式会社 インバータ装置
CN101738536B (zh) * 2008-11-21 2011-07-20 上海电机学院 用于永磁同步电机的电流测量值的量化装置及其量化方法
JP2010200599A (ja) * 2009-01-30 2010-09-09 Rohm Co Ltd 回転数検出回路及びこれを備えるモータドライバ装置
TWI393343B (zh) * 2010-02-12 2013-04-11 Amtek Semiconductor Co Ltd 直流無刷馬達之驅動系統及具有此驅動系統之藍光光碟機
TWI395601B (zh) * 2010-07-07 2013-05-11 Rhymebus Corp 健身器材節能與能源回收控制系統
CN103051290B (zh) * 2012-11-27 2016-04-27 联合汽车电子有限公司 峰值保持驱动方法
JP6169044B2 (ja) * 2014-05-30 2017-07-26 株式会社東芝 ブラシレスモータ駆動回路、および、ブラシレスモータ駆動システム
KR101639511B1 (ko) 2015-01-07 2016-07-13 효성전기주식회사 3상 bldc 모터 구동소자의 보호회로
CN113422557B (zh) * 2021-06-29 2023-09-29 四川航天烽火伺服控制技术有限公司 一种电机控制电路及电动舵机系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662242A (en) * 1970-05-13 1972-05-09 Fmc Corp Digital servo power drive control including velocity updating
JPS5828834B2 (ja) 1975-10-09 1983-06-18 松下電器産業株式会社 モ−タデンリユウセイゲンソウチ
JPS5333564A (en) * 1976-09-09 1978-03-29 Mitsubishi Electric Corp Waveform sampling system
JPS56117395A (en) * 1980-02-18 1981-09-14 Toshiba Corp Peak hold circuit
US4453117A (en) * 1983-04-14 1984-06-05 Elms Robert T Motor control apparatus with short term undervoltage motor mode saver
JPS62109296A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp トランジスタ回路
JPH04107019A (ja) 1990-08-28 1992-04-08 Sumitomo Electric Ind Ltd ピークホールド回路
WO1996005650A1 (fr) * 1994-08-11 1996-02-22 Hitachi, Ltd. Systeme d'attaque de moteur
JP3350376B2 (ja) 1996-11-25 2002-11-25 シャープ株式会社 波形整形回路およびそれを用いる赤外線データ通信装置
US6163118A (en) 1998-11-20 2000-12-19 Texas Instruments Incorporated Method and apparatus for controlling a motor in a mass storage device
KR100333332B1 (ko) 1998-12-17 2002-06-20 윤종용 미러신호 검출을 위한 회로 및 방법과 그를위한 광디스크 장치?
JP2002218783A (ja) * 2001-01-15 2002-08-02 Rohm Co Ltd モータ駆動装置
CN100452635C (zh) 2004-01-27 2009-01-14 罗姆股份有限公司 电动机驱动控制电路以及使用该电路的电动机装置
US7365506B2 (en) * 2004-06-15 2008-04-29 Matsushita Electric Industrial Co., Ltd. Motor driving device, motor driving method, and motor apparatus
JP2006343306A (ja) * 2004-11-15 2006-12-21 Denso Corp ガス濃度検出装置
JP5270071B2 (ja) * 2006-05-16 2013-08-21 富士通オプティカルコンポーネンツ株式会社 信号増幅装置

Also Published As

Publication number Publication date
TW200620808A (en) 2006-06-16
US20070273324A1 (en) 2007-11-29
CN100495896C (zh) 2009-06-03
JP2006042423A (ja) 2006-02-09
CN1989689A (zh) 2007-06-27
US7564207B2 (en) 2009-07-21
JP4641751B2 (ja) 2011-03-02
WO2006009059A1 (ja) 2006-01-26
TWI339937B (ko) 2011-04-01

Similar Documents

Publication Publication Date Title
KR20070055505A (ko) 피크 홀드 회로, 그것을 포함하는 모터 구동 제어 회로, 및그것을 포함하는 모터 장치
US8232790B2 (en) Architecture for controlling a dual polarity, single inductor boost regulator used as a dual polarity supply in a hard disk drive dual stage actuator (DSA) device
US7239102B2 (en) Phase adjustment circuit, motor driving control circuit, and motor apparatus
US7509032B2 (en) Motor drive control circuit and motor apparatus using the same
US4958948A (en) System for driving a brushless motor
JP2011035948A (ja) Ｄｃ−ｄｃコンバータ、制御回路及び電源電圧制御方法
KR20050077794A (ko) 모터 구동 장치, 집적 회로, 및 모터 구동 방법
US6268772B1 (en) Slew rate controlled power amplifier
KR19980079535A (ko) 센서리스 브러쉬리스 모터의 구동 회로
US4500830A (en) Current control circuit for a plurality of loads
JP2001333571A (ja) 駆動信号供給回路
US20010054874A1 (en) Spindle motor drive circuit
JP6038481B2 (ja) 電源回路
US7053572B2 (en) Limiting circuit and electric motor driving device using the same
US8030864B2 (en) Motor drive circuit
US8395437B2 (en) Charge pump circuit and semiconductor integrated circuit
KR100296556B1 (ko) 3상 비엘디시 모터의 구동 회로
JP2006324975A (ja) 誤差増幅回路
JP5789427B2 (ja) ドライブ回路
JP3065098B2 (ja) ブラシレス直流モータ駆動回路
CN212133682U (zh) 一种陀螺仪系统驱动装置
JP3043247B2 (ja) 光検出器
JP3810424B2 (ja) Ｐｗｍモータ駆動装置
JP3043248B2 (ja) 光検出器
CN111551189A (zh) 一种陀螺仪系统驱动装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid