JP2010200599A - 回転数検出回路及びこれを備えるモータドライバ装置 - Google Patents

Abstract

【課題】相電流検出用の抵抗を利用することなく、スイッチングノイズの影響を受け難く、モータの回転数に応じて安定した駆動制御を可能とする回転数検出回路を提供する。
【解決手段】回転数検出回路１は、モータ５１の回転数に応じて周期が変動する周期信号Ｈの入力を受け、前記周期信号Ｈの１周期中に予め定めた数のパルスが立つ内部クロック信号を生成する内部クロック生成部（周期分周部３０、マスタークロック生成回路２０、及び、エッジ検出回路１０）と、前記周期信号Ｈの１周期毎に、予め定めた期間Ｔだけ内部クロック信号のパルス数を計数し、その計数値Ｃｍをデジタルデータ信号ｍ−ＮＣとして出力する内部クロックカウント部２と、を有してなる。
【選択図】図１

Description

本発明は、モータの駆動制御を行うためのモータの回転数検出回路及びこれを備えるモータドライバ装置（プリドライバを含む）、特に位相制御機能や速度サーボ回路を内蔵するモータドライバ装置に関するものである。

一般的に、ブラシレスモータなどの駆動制御では、モータの回転数に応じて駆動信号の位相に遅れが生じ駆動効率が低下する。そのため、モータコイルに与える駆動信号の位相を、ホールセンサで検出されるホール信号の位相に対して意図的に進めることで、モータの出力トルクを増大させる制御（いわゆる進角制御）が一般に行われている。

従来における進角制御の方法としては、たとえば、相電流を検出するための抵抗に発生する電圧を検出してモータコイルの誘起電圧のゼロクロス・タイミングと相電流の位相をほぼ一致させるといった制御や、相電流検出用の抵抗に発生する電圧を検出した後に平滑化して相電流に比例した進角制御を行うといった制御などが行われていた。（例えば、特許文献１〜３参照）

特開２００２−１９９７７８号公報 特開２００４−４８９５１号公報 特開２００８−１５４３８５号公報

しかしながら、これらの方法では、いずれも、相電流検出用の抵抗を利用しているので、スイッチングノイズの影響を受け易く、さらには安定した制御が行えないおそれがあるなどの問題があった。

本発明は、上記の問題点に鑑み、相電流検出用の抵抗を利用することなく、スイッチングノイズの影響を受け難く、モータの回転数に応じて安定した駆動制御を可能とするための回転数検出回路及びそれを備えるモータドライバ装置を提供することを目的とする。

上記目的を達成するために、本発明の回転数検出回路は、モータの回転数に応じて周期が変動するホール信号ＨやＦＧ信号ＦＧなどの周期信号の入力を受け、周期信号の１周期中に予め定めた数のパルスが立つ内部クロック信号ｎ−Ｈ_Cを生成する内部クロック生成部と、周期信号の１周期毎に、予め定めた期間だけ内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、その計数値Ｃｍをデジタルデータ信号ｍ−ＮＣとして出力する内部クロックカウント部と、を有してなる。

この構成によれば、本発明の回転数検出回路では、相電流検出用の抵抗を何ら用いることなく、ホール素子やＦＧセンサなどによって検出されたモータの回転数を示すデジタルデータ信号ｍ−ＮＣを出力することができるので、スイッチングノイズの影響を受け難く、モータの回転数に応じて安定した値（ホール素子やＦＧセンサなどが周期信号の１周期毎に検出したモータの回転数）を示すデジタルデータ信号ｍ−ＮＣを出力することができる。また、本発明の回転数検出回路が出力するデジタルデータ信号ｍ−ＮＣは、ホール信号ＨやＦＧ信号ＦＧなどの周期信号の１周期毎に予め定めた期間内に発生する内部クロック信号ｎ−Ｈ_Cのパルス数の計数値Ｃｍを示しているので、周期信号の周期Ｔ_Hに対応する内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] に応じて、出力するデジタルデータ信号ｍ−ＮＣが示す値（ホール素子やＦＧセンサなどが周期信号の１周期毎に検出したモータの回転数）の分解能を精密にすることができ、モータの回転数をより正確に検出することができる。

また、この構成により、本発明の回転数検出回路では、内部クロック生成部として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招くことなく、モータの回転数を精密な分解能でより正確に検出し、スイッチングノイズの影響を受け難く、安定したモータの回転数の実測値をデジタルデータ信号ｍ−ＮＣとして出力することができる。

また、本発明の回転数検出回路では、内部クロック生成部は、入力された周期Ｔ_Hを有する周期信号（ホール信号ＨやＦＧ信号ＦＧなど）の各周期に対応するパルス信号を生成し、エッジ信号Ｈ_Cとして出力するエッジ検出回路と、一定の周波数ｆを有するマスタークロック信号ＣＬＫを生成するマスタークロック生成回路と、マスタークロック生成回路から入力されるマスタークロック信号ＣＬＫに基づき、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ検出回路から入力されるエッジ信号Ｈ_Cの１周期Ｔ_Hを予め定める数ｎで等分割した時間（Ｔ_H／ｎ）を１周期とするｎ個のパルスからなるパルス信号を生成し、内部クロック信号ｎ−Ｈ_Cとして出力する周期分周部と、を備え、内部クロックカウント部は、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ検出回路から入力されるエッジ信号Ｈ_Cをトリガ信号として、マスタークロック生成回路から入力されるマスタークロック信号ＣＬＫのパルスの数を計数するとともに、エッジ信号Ｈ_Cが入力されてからマスタークロック信号ＣＬＫの予め定めた第ｍ番目のパルスが入力されるまでの有効計数時間Ｔ_Eの間に、周期分周部から入力される内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、その計数値Ｃｍをデジタルデータ信号ｍ−ＮＣとして出力する構成であってもよい。

さらに、本発明の回転数検出回路では、内部クロックカウント部は、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ信号Ｈ_Cの入力をトリガ信号としてマスタークロック信号ＣＬＫのパルス数を計数するとともに、エッジ信号Ｈ_Cを第１のゲートパルスＧＰ１とし、計数したマスタークロック信号ＣＬＫの第ｍ番目のパルスを第２のゲートパルスＧＰ２とするｍゲート信号ｍ−ＣＬＫを出力するｍカウンタと、エッジ信号Ｈ_Cの各周期Ｔ_Hにおいて、それぞれ、ｍカウンタよりｍゲート信号ｍ−ＣＬＫの第１のゲートパルスＧＰ１が入力されてから第２のゲートパルスＧＰ２が入力されるまでの有効計数時間Ｔ_Eの間に入力される内部クロック信号ｎーＨ_Cのパルス数を計数し、その計数値Ｃｍをデジタルデータ信号ｍ−ＮＣとして出力する内部クロックカウンタと、を備える構成であってもよい。

これらの構成によれば、本発明の回転数検出回路では、相電流検出用の抵抗を何ら用いることなく、ホール素子やＦＧセンサなどによってモータの回転数を検出し、その検出結果を周期信号の１周期毎にデジタルデータ信号ｍ−ＮＣとして出力することができるので、スイッチングノイズの影響を受け難く且つモータの回転数の検出結果に応じて安定したデジタルデータ信号ｍ−ＮＣを出力することができる。また、本発明の回転数検出回路が出力するデジタルデータ信号ｍ−ＮＣは、ホール信号ＨやＦＧ信号ＦＧなどの周期信号の１周期毎に、エッジ信号Ｈ_Cが発生してからマスタークロック信号ＣＬＫの予め定めた第ｍ番目のパルスが発生するまでの期間内に発生する内部クロック信号ｎ−Ｈ_Cのパルス数を計数した値Ｃｍを示しているので、周期信号の周期Ｔ_Hに対応する内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] に応じて、出力するデジタルデータ信号ｍ−ＮＣが示すモータの回転数の分解能を精密にすることができ、モータの回転数をより正確に検出することができる。

また、これらの構成により、本発明の回転数検出回路では、内部クロック生成部（エッジ検出回路、マスタークロック生成回路、及び、周期分周部）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部（ｍカウンタ及び内部クロックカウンタ）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

また、本発明の回転数検出回路では、第１の数ｎはｎ＝３６０又は３６０の倍数である構成であってもよい。

この構成によって、本発明の回転数検出回路では、周期信号の周期Ｔ_Hに対応する内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] を利用しやすい値に設定することができる。たとえば、ｎ＝３６０とすると、内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／３６０）が示す位相の大きさは１[deg.] となる。すなわち、進角を１[deg.] を単位量としてモータ５１の進角制御を行うことができる。

また、本発明の回転数検出回路では、前記周期信号は、ホール素子、或いはＦＧセンサから出力される構成であってもよい。

また、上記目的を達成するために、本発明のモータドライバは、上記の回転数検出回路から入力されるデジタルデータ信号ｍ−ＮＣ、および一致回路から入力される内部クロック信号ｎ−Ｈ_Cに基づいて、モータの進角制御を行うための進角制御信号ＬＡＣを出力する進角制御回路と、進角制御回路から入力される進角制御信号ＬＡＣに基づいて、ホール素子やＦＧセンサなどによって検出したモータの回転数に応じた進角制御を行うとともに、モータを駆動するための駆動信号Ｄを出力するドライバ部と、を備える。

この構成によれば、本発明のモータドライバでは、相電流検出用の抵抗を何ら用いることなく、ホール素子によって検出したモータの回転数に応じたデジタルデータ信号ｍ−ＮＣを生成し、これに基づいて進角制御回路で設定すべき進角を可変制御することができるので、スイッチングノイズの影響を受け難く、モータの回転数に応じて安定した駆動制御を実現することが可能となる。

また、この構成によって、本発明のモータドライバは、ホール素子からホールコンパレータを介して入力されるホール信号Ｈの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによって進角制御を行うので、設定する進角の分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じて精密にすることができ、且つモータの進角制御をより正確に行うことができる。

さらに、この構成により、本発明のモータドライバでは、内部クロック生成部（エッジ検出回路、マスタークロック生成回路、及び、周期分周部）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部（ｍカウンタ及び内部クロックカウンタ）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招くことなく、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

また、本発明のモータドライバは、回転数検出回路から出力されるＬビットのデジタルデータ信号ｍ−ＮＣを第１の電圧値Ｖ_Cを有する第１のアナログ電圧信号ＶＣに変換するＤ／Ａコンバータと、第１のアナログ電圧信号ＶＣをアナログ電流信号Ｉ_Cに変換する電圧／電流変換回路と、アナログ電流信号Ｉ_Cに基づく第２の電圧値Ｖ_LAを有する第２のアナログ電圧信号（進角信号）ＶＬＡをｋビットからなる第２のデジタルデータ信号ｋ−Ｄに変換するＡ／Ｄコンバータと、をさらに備え、電圧／電流変換回路に接続された第１の抵抗素子Ｒ１の一端に第１のアナログ電圧信号ＶＣを印加することにより、第１のアナログ電圧信号ＶＣがアナログ電流信号Ｉ_Cに変換され、第２の抵抗素子Ｒ２の一端にアナログ電流信号Ｉ_Cを流すことにより、第２の抵抗素子Ｒ２の一端から第２のアナログ電圧信号（進角信号）ＶＬＡが引き出され、進角制御回路は、内部クロック信号ｎ−Ｈ_C及び第２のデジタルデータ信号ｋ−Ｄに基づいて、進角制御信号ＬＡＣを生成する構成であってもよい。

さらに、本発明のモータドライバでは、第１の抵抗素子Ｒ１の抵抗値及び第２の抵抗素子Ｒ２の抵抗値は可変であって、第１のアナログ電圧信号ＶＣの第１の電圧値Ｖ_Cと第２のアナログ電圧信号ＶＬＡの第２の電圧値Ｖ_LAとの関係は、第１の抵抗素子Ｒ１の抵抗値と第２の抵抗素子Ｒ２の抵抗値との比に基づいて決定される構成であってもよい。また、第１のアナログ電圧信号の第１の電圧値と第２のアナログ電圧信号の第２の電圧値との関係は、線形であってもよいし、非線形であってもよい。

これらの構成によれば、本発明のモータドライバでは、相電流検出用の抵抗を何ら用いることなく、ホール素子によって検出したモータの回転数に応じたデジタルデータ信号ｋ−Ｄを生成し、これに基づいて進角制御回路で設定すべき進角を可変制御することができるので、スイッチングノイズの影響を受け難く、モータの回転数に応じて安定した駆動制御を実現することが可能となる。

また、この構成によって、本発明のモータドライバは、ホール素子からホールコンパレータを介して入力されるホール信号Ｈの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによって進角制御を行うので、設定する進角の分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じて精密にすることができ、且つモータの進角制御をより正確に行うことができる。

また、これらの構成により、本発明のモータドライバでは、内部クロック生成部（エッジ検出回路、マスタークロック生成回路、及び、周期分周部）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部（ｍカウンタ及び内部クロックカウンタ）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

さらに、これらの構成により、本発明のモータドライバでは、Ｌビットのデジタルデータ信号ｍ−ＮＣを、第１のアナログ電圧信号ＶＣ、アナログ電流信号Ｉ_C、第２のアナログ電圧信号（進角信号）ＶＬＡを経て、ｋビットのデジタルデータ信号ｋ−Ｄ（すなわち、異なるデジタル信号）に変換できる。また、この変換過程において、抵抗値が可変に設定される第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２の各抵抗値の設定によって、第１の電圧値Ｖ_Cとその変換値（第２の電圧値Ｖ_LA）との関係を可変に設定することができるので、進角制御における進角の分解能をさらに精密にすることができ、広範囲な回転数のレンジにおいてより正確にモータの進角制御を行うことができる。

また、上記目的を達成するために、本発明の速度サーボ機能付きモータドライバは、上記の回転数検出回路と、回転数検出回路から出力されるデジタルデータ信号ｍ−ＮＣをアナログ電圧信号ＶＣに変換するＤ／Ａコンバータと、アナログ電圧信号ＶＣをアナログ電流信号Ｉ_Cに変換する電圧／電流変換回路と、周期信号（ホール信号ＨおよびＦＧ信号ＦＧなど）に基づいて、モータの実回転速度と目標回転速度とを一致させるように、加速制御パルス信号ＡＰ及び減速制御パルス信号ＤＰを生成する加速／減速制御パルス信号生成回路と、加速制御パルス信号ＡＰ及び減速制御パルス信号ＤＰに基づいて、アナログ電流信号Ｉ_Cに応じた充放電パルス電流Ｉ_Pを生成するチャージポンプ回路と、チャージポンプ回路から出力された前記充放電パルス電流Ｉ_Pを積分して直流電圧化することにより生成されるトルク制御信号Ｖｔに基づいて、モータの回転数を制御する速度制御信号ＶＳＣを出力する速度制御回路と、速度制御信号ＶＳＣに基づいて、モータを駆動するための駆動信号Ｄを出力するドライバ部と、を備える。

この構成によれば、本発明の速度サーボ機能付きモータドライバでは、相電流検出用の抵抗を何ら用いることなく、ＦＧセンサなどによって検出したモータの回転数に応じたＬビットのデジタルデータ信号ｍ−ＮＣに基づいて生成されるアナログ電流信号Ｉ_Cを、ＦＧ信号ＦＧとマスタークロック信号ＣＬＫとに基づく加速制御パルス信号ＡＰや減速制御パルス信号ＤＰに基づいて生成される充放電パルス電流Ｉ_Pとして用いることができるので、速度制御のゲインの分解能をより高くすることができ、スイッチングノイズの影響を受け難く且つモータの実回転速度（ＦＧセンサによって検出したモータの回転数）に応じて安定した駆動制御を実現することが可能となる。

また、この構成によって、本発明の速度サーボ機能付きモータドライバは、ＦＧセンサからコンパレータを介して入力されるＦＧ信号ＦＧの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによってモータの速度制御を行うので、速度制御のゲインの分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じてより精密にすることができ、且つより正確な速度制御を行うことができる。

本発明の回転数検出回路では、相電流検出用の抵抗を何ら用いることなく、ホール素子やＦＧセンサなどによってモータの回転数を検出し、その検出結果を周期信号の１周期毎にデジタルデータ信号ｍ−ＮＣとして出力することができるので、スイッチングノイズの影響を受け難く且つモータの回転数の検出結果に応じて安定したデジタルデータ信号ｍ−ＮＣを出力することができる。

また、本発明の回転数検出回路が出力するデジタルデータ信号ｍ−ＮＣは、ホール信号ＨやＦＧ信号ＦＧなどの周期信号の１周期毎に、エッジ信号Ｈ_Cが発生してからマスタークロック信号ＣＬＫの予め定めた第ｍ番目のパルスが発生するまでの期間内に発生する内部クロック信号ｎ−Ｈ_Cのパルス数を計数した値Ｃｍを示しているので、周期信号の周期Ｔ_Hに対応する内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] に応じて、出力するデジタルデータ信号ｍ−ＮＣが示すモータの回転数の分解能を精密にすることができ、モータの回転数をより正確に検出することができる。

さらに、本発明の回転数検出回路では、内部クロック生成部（エッジ検出回路、マスタークロック生成回路、及び、周期分周部）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部（ｍカウンタ及び内部クロックカウンタ）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

また、上記の回転数検出回路を備える本発明のモータドライバでは、相電流検出用の抵抗を何ら用いることなく、ホール素子によって検出したモータの回転数に応じたデジタルデータ信号ｋ−Ｄを生成し、これに基づいて進角制御回路で設定すべき進角を可変制御することができるので、スイッチングノイズの影響を受け難く、モータの回転数に応じて安定した駆動制御を実現することが可能となる。また、本発明のモータドライバは、ホール素子からホールコンパレータを介して入力されるホール信号Ｈの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによって進角制御を行うので、設定する進角の分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じて精密にすることができ、且つモータの進角制御をより正確に行うことができる。

また、これらの構成により、本発明のモータドライバでは、内部クロック生成部（エッジ検出回路、マスタークロック生成回路、及び、周期分周部）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部（ｍカウンタ及び内部クロックカウンタ）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

さらに、本発明のモータドライバでは、Ｌビットのデジタルデータ信号ｍ−ＮＣを、第１のアナログ電圧信号ＶＣ、アナログ電流信号Ｉ_C、第２のアナログ電圧信号（進角信号）ＶＬＡを経て、ｋビットのデジタルデータ信号ｋ−Ｄ（すなわち、異なるデジタル信号）に変換できる。また、この変換過程において、抵抗値が可変に設定される第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２の各抵抗値の設定によって、第１の電圧値Ｖ_Cとその変換値（第２の電圧値Ｖ_LA）との関係を可変に設定することができるので、進角制御における進角の分解能をさらに精密にすることができ、広範囲な回転数のレンジにおいてより正確にモータの進角制御を行うことができる。

また、上記の回転数検出回路を備える本発明の速度サーボ機能付きモータドライバでは、相電流検出用の抵抗を何ら用いることなく、ＦＧセンサによって検出したモータの回転数に応じたＬビットのデジタルデータ信号ｍ−ＮＣに基づいて生成されるアナログ電流信号Ｉ_Cを、ＦＧ信号ＦＧとマスタークロック信号ＣＬＫとに基づく加速制御パルス信号ＡＰや減速制御パルス信号ＤＰに基づいて生成される充放電パルス電流Ｉ_Pとして用いることができるので、速度制御のゲインの分解能をより高くすることができ、スイッチングノイズの影響を受け難く且つモータの実回転速度（ＦＧセンサによって検出したモータの回転数）に応じて安定した駆動制御を実現することが可能となる。

また、本発明の速度サーボ機能付きモータドライバは、ＦＧセンサからコンパレータを介して入力されるＦＧ信号ＦＧの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによってモータの速度制御を行うので、速度制御のゲインの分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じてより精密にすることができ、且つより正確な速度制御を行うことができる。

は、第１の実施形態における回転数検出回路及びそれを備えるモータドライバの構成を示すブロック図である。 は、第１の実施形態におけるアナログ電圧信号の電圧値と進角信号の電圧値との関係を表すグラフである。 は、第１の実施形態における回転数検出回路のより詳細な構成を示すブロック図である。 は、周期Ｔ_Hのホール信号に対する第１の実施形態における回転数検出回路の動作を示すタイミングチャートである。 は、周期（Ｔ_H／２）のホール信号に対する第１の実施形態における回転数検出回路の動作を示すタイミングチャートである。 は、第２の実施形態における回転数検出回路及びそれを備えるモータドライバの構成を示すブロック図である。 は、第３の実施形態における回転数検出回路及びそれを備える速度サーボ機能付きモータドライバの構成を示すブロック図である。

まず、本発明における「進角制御」とは、モータの駆動時にモータの回転数に応じて発生するモータに印加する駆動制御信号とモータコイルでの駆動信号との間の位相のずれを補正するために、予め駆動制御用電圧の位相を当該位相のずれの大きさに相当する分だけ進める位相制御のことを示し、「進角」とは、この進角制御により進める当該位相を表している。

＜第１実施形態＞
図１は、第１の実施形態における回転数検出回路及びそれを備えるモータドライバの構成を示すブロック図である。図１に示すように、第１の実施形態のモータドライバ５は、モータ５１の駆動制御を行う半導体集積回路装置であって、回転数検出回路１と、前記回転数検出回路１から出力されるＬビットの前記デジタルデータ信号ｍ−ＮＣを第１の電圧値Ｖ_Cを有する第１のアナログ電圧信号ＶＣに変換するＤ／Ａコンバータ５２と、前記第１のアナログ電圧信号ＶＣをアナログ電流信号Ｉ_Cに変換する電圧／電流変換回路５３と、前記アナログ電流信号Ｉ_Cに基づく第２の電圧値Ｖ_LAを有する第２のアナログ電圧信号ＶＬＡをｋビットからなる第２のデジタルデータ信号ｋ−Ｄに変換するＡ／Ｄコンバータ５４と、前記第２のデジタルデータ信号ｋ−Ｄ及び後述する内部クロック信号ｎ−Ｈ_Cに基づいて、前記モータ５１の進角制御を行うための進角制御信号ＬＡＣを出力する進角制御回路５５と、前記進角制御信号ＬＡＣに基づいて前記モータ５１の回転数に応じた進角制御を行うとともに、前記モータ５１を駆動するための駆動信号Ｄを出力するドライバ部５６と、を備え、電圧／電流変換回路５３に接続された第１の抵抗素子（抵抗Ｒ１）の一端に第１のアナログ電圧信号ＶＣを印加することにより、第１のアナログ電圧信号ＶＣがアナログ電流信号Ｉ_Cに変換され、第２の抵抗素子（抵抗Ｒ２）の一端にアナログ電流信号Ｉ_Cを流すことにより、第２の抵抗素子（抵抗Ｒ２）の一端から第２のアナログ電圧信号ＶＬＡが引き出され、進角制御回路５５は、内部クロック信号ｎ−Ｈ_C及び第２のデジタルデータ信号ｋ−Ｄに基づいて、進角制御信号ＬＡＣを生成しており、ホール素子５７からホールコンパレータ（図１では不図示）を介して入力されるホール信号Ｈに基づいて進角を決定するとともに、決定した進角によってモータ５１の進角制御を行っている。ホール素子５７は、モータ５１の回転数を検出するとともに、検出した回転数とリアルタイムに対応する周期Ｔ_Hを有するホール信号Ｈをホールコンパレータ（不図示）を介して出力する磁気センサである。なお、本実施形態では、モータ５１の回転数を検出するセンサとしてホール素子５７を利用しているが、本実施形態はこれに限定されるものではなく、検出したモータ５１の回転数に対応する周期を有する信号を生成するものであれば、他のセンサ（たとえば、エンコーダなどのＦＧセンサ）などを利用することもできる。

モータ５１の回転数は随時変化しうるものであるので、ホール素子５７が検出するモータ５１の回転数に対応して、ホール素子５７からホールコンパレータ（不図示）を介して入力されるホール信号Ｈの周期Ｔ_Hも随時変化しうる。すなわち、ホール信号Ｈの各周期において１周期の長さは検出した回転数の変化に対応して随時変化しうる。また、ホール信号Ｈの周期Ｔ_Hはモータ５１を駆動するための駆動信号Ｄの周期と対応する関係にあることはいうまでもない。本実施形態では、モータドライバ５および回転数検出回路１の構成や機能の説明を理解し易くするために、ホール信号Ｈの周期Ｔ_Hはモータ５１の駆動信号Ｄの周期に対応するものとして以下の説明を行う。（すなわち、以下の説明では、３相のホール信号ＨＵ、ＨＶ、ＨＷのいずれか一がホール信号Ｈとして回転数検出回路１に入力されており、ホール信号Ｈの１周期は、駆動信号Ｄにおける位相３６０[deg.]に対応するものとする。）なお、本実施形態はこの限定に限るものではなく、ホール信号Ｈの周期Ｔ_Hとモータ５１の駆動信号Ｄ（およびモータ５１の回転数）に一定の対応関係があればよい。たとえば、３相のホール信号ＨＵ、ＨＶ、ＨＷから合成ホール信号を生成し、これをホール信号Ｈとして回転数検出回路１に入力する構成、すなわち、ホール信号Ｈの１周期がモータ５１の駆動信号Ｄの１／３周期や１／６周期などに対応するものであってもよい。

回転数検出回路１は、ホール素子５７からホールコンパレータ（不図示）を介してホール信号Ｈの入力を受け、ホール信号Ｈの１周期毎にモータ５１の回転数を検出するとともに、その検出結果をＬビットのデジタルデータ信号ｍ−ＮＣとして出力するものであり、エッジ検出回路１０と、マスタークロック生成回路２０と、周期分周部３０と、内部クロックカウント部２と、を備えている。

エッジ検出回路１０は、ホール素子５７からホールコンパレータ（不図示）を介して入力されたホール信号Ｈの各周期に対応するパルス信号（後出の図４や図５では、ホール信号Ｈの立ち上がりエッジを検出してパルスが立つパルス信号）を生成し、エッジ信号Ｈ_Cとして出力している。エッジ信号Ｈ_Cは、ホール信号Ｈと同じ周期を有している。

マスタークロック生成回路２０は、回転数検出回路１における動作のタイミングの同期をとるための周波数ｆを有するマスタークロック信号ＣＬＫを生成するための発振回路である。本実施形態では、一般的な水晶振動子を利用した発振回路を用いているが、特に、これに限定するものではない。

周期分周部３０は、エッジ信号Ｈ_Cの周期Ｔ_Hを予め定める数ｎで等分割した時間（Ｔ_H／ｎ）を１周期とする内部クロック信号ｎ−Ｈ_Cを生成するプリスケーラ（分周器）である。

より詳しくは、周期分周部３０は、エッジ検出回路１０から入力されたエッジ信号Ｈ_Cおよびマスタークロック生成回路２０から入力されたマスタークロック信号ＣＬＫに基づいて、エッジ信号Ｈ_Cの各周期において、それぞれ、１周期の長さをｎで等分割した時間（Ｔ_H／ｎ）を１周期とするｎ個のパルスからなる内部クロック信号ｎ−Ｈ_Cを生成する。

すなわち、前述したようにエッジ信号Ｈ_Cの周期Ｔ_Hの長さは、ホール素子５７が検出したモータ５１の回転数に対応して１周期毎に変化しうるものであるので、エッジ信号Ｈ_Cの周期Ｔ_Hの変化に対応して、内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）も変化する。

また、周期分周部３０が出力する内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）は、モータ５１の駆動信号Ｄの１周期（、およびそれらの位相３６０[deg.] ）をｎで等分割したもの、すなわち、モータ５１の駆動信号Ｄにおける（３６０／ｎ）[deg.] の位相に相当している。本実施形態では、ｎが取り得る数値範囲を特に限定しないが、進角制御過程における単位当たりの制御する位相の大きさを（３６０／ｎ）[deg.] としているため、ｎ＝３６０とすると、１[deg.] を位相の制御単位とすることができるので、進角制御を行う上で非常に便利であり好適である。また、ｎを３６０の倍数に設定すると、更に精密に進角制御を行うことができる。

内部クロックカウント部２は、エッジ検出回路１０から入力されたエッジ信号Ｈ_Cとマスタークロック生成回路２０から入力されたマスタークロック信号ＣＬＫと周期分周部３０から入力された内部クロック信号ｎ−Ｈ_Cとに基づいて、エッジ信号Ｈ_Cの各周期において、それぞれ、単位時間（ｍ／ｆ）の間に入力される内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、計数した値Ｃｍを示すデジタルデータ信号ｍ−ＮＣを出力している。

内部クロックカウント部２は、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ検出回路１０から入力されるエッジ信号Ｈ_Cをトリガ信号として、マスタークロック生成回路２０から入力されるマスタークロック信号ＣＬＫのパルスの数を、予め定める第ｍ番目まで計数するとともに、エッジ信号Ｈ_Cが入力されてから計数したマスタークロック信号ＣＬＫの第ｍ番目のパルスが入力されるまでの有効計数時間Ｔ_E（≒ｍ／ｆ）の間に周期分周部３０から入力される内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、エッジ信号Ｈ_Cの各周期にてそれぞれ計数された有効計数時間Ｔ_E内に入力された内部クロック信号ｎ−Ｈ_Cのパルス数の計数値Ｃｍを示すデジタルデータ信号ｍ−ＮＣを出力する。

ここで、前述したように、内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）はモータ５１の駆動信号Ｄの位相と対応しているので、単位時間（ｍ／ｆ）の間に入力される内部クロック信号ｎ−Ｈ_Cのパルス数Ｃｍ（、すなわち、内部クロック信号ｎ−Ｈ_Cの周期のＣｍ倍）は、単位時間（ｍ／ｆ）の間に進む駆動信号Ｄの位相であり、単位時間（ｍ／ｆ）当たりのモータ５１の回転数に相当している。このように、回転数検出回路１から出力されたＬビットのデジタルデータ信号ｍ−ＮＣは検出したモータ５１の回転数を表しており、Ｌビットのデジタルデータ信号ｍ−ＮＣが示す内部クロック信号ｎ−Ｈ_Cのパルス数Ｃｍの変化は、モータ５１の回転数の変化に対応している。

次に、Ｄ／Ａコンバータ５２は、回転数検出回路１（の内部クロックカウント部２）から出力されたＬビットのデジタルデータ信号ｍ−ＮＣをデジタル／アナログ変換したアナログ電圧信号ＶＣを出力している。ここで、アナログ電圧信号ＶＣの電圧は、デジタルデータ信号ｍ−ＮＣが示す値に応じた一定の値を示している。

電圧／電流変換回路５３は、Ｄ／Ａコンバータ５２から出力された一定の電圧値を有するアナログ電圧信号ＶＣを、一定の電流値を示すアナログ電流信号Ｉ_Cに変換する回路である。また、電圧／電流変換回路５３は、モータドライバ５の外部にある抵抗Ｒ１の一端と、抵抗Ｒ２の一端とにそれぞれ接続されている。抵抗Ｒ１の他端、および抵抗Ｒ２の他端はそれぞれ接地されている。また、電圧／電流変換回路５３と抵抗Ｒ２の一端との間にある結節点ａは、Ａ／Ｄコンバータ５４の入力側と接続されている。よって、電圧／電流変換回路５３は、結節点ａを介して、Ａ／Ｄコンバータ５４とも接続されている。さらに、電圧／電流変換回路５３は、アナログ電圧信号ＶＣの電圧値および抵抗Ｒ１の抵抗値に基づく一定の電流値を示すアナログ電流信号Ｉ_Cを結節点ａに向けて出力する。

ここで、結節点ａは抵抗Ｒ２を介して接地されているので、電圧／電流変換回路５３から出力されたアナログ電流信号Ｉ_Cは、実際には、アナログ電流信号Ｉ_Cの電流値および抵抗Ｒ２の抵抗値に基づく一定の電圧値を有するアナログ信号に変換され、進角信号ＶＬＡとしてＡ／Ｄコンバータ５４に入力される。このように、本実施形態のモータドライバ５では、電圧／電流変換回路５３、および電圧／電流変換回路５３とＡ／Ｄコンバータ５４との間において、アナログ電圧信号ＶＣの電圧Ｖ_Cは、進角信号ＶＬＡの電圧Ｖ_LAに変換されて、Ａ／Ｄコンバータ５４に入力される。

この構成により、本実施形態のモータドライバ５では、アナログ電圧信号ＶＣの電圧値Ｖ_Cとその変換値（進角信号ＶＬＡの電圧値Ｖ_LA）との関係は、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値との比に基づいて、決定される。

図２は、本実施形態におけるアナログ電圧信号ＶＣの電圧値Ｖ_Cと進角信号ＶＬＡの電圧値Ｖ_LAとの関係を表すグラフであって、図２（ａ）は、アナログ電圧信号ＶＣの電圧値Ｖ_Cに対して進角信号ＶＬＡの電圧値Ｖ_LAが線形に変換される場合のグラフであり、図２（ｂ）は、アナログ電圧信号ＶＣの電圧値Ｖ_Cに対して進角信号ＶＬＡの電圧値Ｖ_LAが非線形に変換される場合のグラフである。アナログ電圧信号ＶＣの電圧値Ｖ_Cとその変換値（進角信号ＶＬＡの電圧値Ｖ_LA）との関係は、図２（ａ）のような線形または図２（ｂ）のような非線形となっていても、抵抗Ｒ１およびＲ２の抵抗値の比（Ｒ１／Ｒ２）によって決定することができる。なお、図２（ａ）のように線形に変換される場合では、進角信号ＶＬＡの電圧値Ｖ_LAはアナログ電圧信号ＶＣの電圧値Ｖ_Cに比例しているので、その変換率はアナログ電圧信号ＶＣの電圧値Ｖ_Cと進角信号ＶＬＡの電圧値Ｖ_LAとの比Ｖ_LA／Ｖ_Cとして表される。ここで、アナログ電圧信号ＶＣの電圧値Ｖ_Cは検出されたモータ５１の回転数に相当し、進角信号ＶＬＡの電圧値Ｖ_LAは進角制御を行う際の進角の値に相当するので、図２（ａ）および図２（ｂ）はモータ５１の回転数の進角制御の際に設定される進角の分解能と抵抗Ｒ１およびＲ２の抵抗値の比（Ｒ１／Ｒ２）との相関を表しているといえる。

また、本実施形態では特に限定するものではないが、抵抗Ｒ１と抵抗Ｒ２とがそれぞれ、抵抗値を可変に設定できる構成とすると、それらの設定によっても、アナログ電圧信号ＶＣの電圧Ｖ_Cとその変換値（進角信号ＶＬＡの電圧Ｖ_LA）との関係を可変に設定できるので、便利である。

すなわち、本実施形態のモータドライバ５は、前記第１の抵抗素子（抵抗Ｒ１）の抵抗値及び前記第２の抵抗素子（抵抗Ｒ２）の抵抗値は可変であって、前記第１のアナログ電圧信号ＶＣの前記第１の電圧値Ｖ_Cとその変換値である前記第２のアナログ電圧信号（進角信号）ＶＬＡの前記第２の電圧値Ｖ_LAとの関係は、前記第１の抵抗素子（抵抗Ｒ１）の抵抗値と前記第２の抵抗素子（抵抗Ｒ２）の抵抗値との比に基づいて、決定される構成であってもよい。

この構成により、本実施形態のモータドライバ５では、Ｌビットのデジタルデータ信号ｍ−ＮＣを、第１のアナログ電圧信号ＶＣ、アナログ電流信号Ｉ_C、第２のアナログ電圧信号（進角信号）ＶＬＡを経る過程において、抵抗値が可変に設定される第１の抵抗素子（抵抗Ｒ１）および第２の抵抗素子（抵抗Ｒ２）の各抵抗値の設定によって、第１の電圧値Ｖ_Cとその変換値（第２の電圧値Ｖ_LA）との関係を決定することができるので、進角制御における進角の分解能をさらに精密にすることができ、広範囲な回転数のレンジにおいてより正確にモータの進角制御を行うことができる。

次に、図１の説明に戻って、Ａ／Ｄコンバータ５４は、アナログの定電圧信号である進角信号ＶＬＡをアナログ／デジタル変換して、ｋビットのデジタルデータ信号ｋ−Ｄを出力している。

進角制御回路５５は、Ａ／Ｄコンバータ５４から入力されるｋビットのデジタルデータ信号ｋ−Ｄに基づき、モータ５１の回転数を制御する駆動信号Dに設定する進角を決定し、進角制御信号ＬＡＣとしてドライバ部５６に出力している。また、進角制御回路５５には、回転数検出回路１の周期分周部３０から出力される内部クロック信号ｎ−Ｈ_Cが入力され、内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] を単位量として進角が決定される。

ドライバ部５６は、進角制御回路５５から出力された進角制御信号ＬＡＣに基づき、進角制御を含むモータ５１の回転数を制御する駆動信号Ｄを生成・出力している。

このように、本実施形態における回転数検出回路１及びモータドライバ５であれば、相電流検出用の抵抗を何ら用いることなく、ホール素子５７によって検出したモータ５１の回転数に応じたデジタルデータ信号ｋ−Ｄを生成し、これに基づいて進角制御回路５５で設定すべき進角を可変制御することができるので、スイッチングノイズの影響を受け難く、モータ５１の回転数に応じて安定した駆動制御を実現することが可能となる。

また、本実施形態における回転数検出回路１及びモータドライバ５は、ホール素子からホールコンパレータを介して入力されるホール信号Ｈの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによって進角制御を行うので、設定する進角の分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じて精密にすることができ、且つモータの進角制御をより正確に行うことができる。

また、回転数検出回路１を構成する回路ブロックのうち、ホール信号Ｈの１周期中に予め定めた数（例えば３６０発）のパルスが立つ内部クロック信号ｎ−Ｈｃを生成する内部クロック生成部３（エッジ検出回路１０、マスタークロック生成回路２０、及び、周期分周部３０）については、進角を固定的に設定していた従来構成で用いられていた既存の回路ブロックを流用することが可能であり、上記した進角可変制御を実現する上で、新たに追加すべき回路ブロックは、内部クロックカウント部２、Ｄ／Ａコンバータ５２、及び、電圧／電流変換回路５３だけで済む。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招かずに済む。

また、本実施形態における回転数検出回路１およびモータドライバ５では、内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] を進角制御における進角（位相）の単位量とすることができるので、非常に精密な分解能を有する進角制御を行うことができる。たとえば、本実施形態においてｎ＝３６０とすると、内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／３６０）が示す位相の大きさは１[deg.] となる。すなわち、進角を１[deg.] を単位量としてモータ５１の進角制御を行うことができる。

なお、本実施形態では、ホール信号Ｈおよびエッジ信号Ｈ_Cの周期Ｔ_Hはモータ５１の駆動信号Ｄの周期に対応するとしているが、実際にはホール信号Ｈおよびエッジ信号Ｈ_Cの周期Ｔ_Hはモータ５１の駆動信号Ｄの周期よりも小さくなっている、すなわち、ホール信号Ｈの１周期がモータ５１の駆動信号Ｄの１／３周期や１／６周期などに対応していることが多い。この場合は、進角制御における進角（位相）の単位量はさらに小さくなるので、進角制御の分解能をさらに精密にすることができる。

また、本実施形態における回転数検出回路１およびモータドライバ５では、より精密な分解能にて、より正確に検出されたモータ５１の回転数をＬビットのデジタルデータ信号ｍ−ＮＣとして得ることができるので、非常に精密な分解能を有し且つより正確な進角制御を行うことができるとともに、Ｌビットのデジタルデータ信号ｍ−ＮＣをｋビットのデジタルデータ信号ｋ−Ｄに変換する過程において、第１の抵抗素子（抵抗Ｒ１）および第２の抵抗素子（抵抗Ｒ２）の各抵抗値の設定および／またはそれらの抵抗値を可変に設定することによって、Ｌビットのデジタルデータ信号ｍ−ＮＣに対する進角制御において設定する進角のゲインを調節することができるので、進角制御の分解能のレンジの設定も行うことができる。

次に、本実施形態における回転数検出回路１の構成について、さらに詳細に説明する。図３は、第１の実施形態における回転数検出回路の構成を示すブロック図である。

回転数検出回路１は、モータ５１の回転数に応じて周期が変動する周期信号（図３ではホール信号Ｈ）の入力を受け、周期信号の１周期中に予め定めた数のパルスが立つ内部クロック信号（図３ではｎ−Ｈ_C）を生成する内部クロック生成部３（図３では、エッジ検出回路１０、マスタークロック生成回路２０、及び、周期分周部３０）と、前記周期信号の１周期毎に、予め定めた期間だけ前記内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、その計数値をデジタルデータ信号ｍ−ＮＣとして出力する内部クロックカウント部２と、を有してなっている。

上記の内部クロック生成部３は、入力されたホール信号Ｈの各周期に対応するパルス信号を生成し、エッジ信号Ｈ_Cとして出力するエッジ検出回路１０と、一定の周波数ｆを有するマスタークロック信号ＣＬＫを生成するマスタークロック生成回路２０と、マスタークロック信号ＣＬＫに基づき、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ検出回路１０から入力されるエッジ信号Ｈ_Cの１周期を予め定める数ｎで等分割した時間を１周期とするｎ個のパルスからなる内部クロック信号ｎ−Ｈ_Cを生成する周期分周部３０と、を備えている。

また、周期分周部３０は、マスタークロック生成回路２０から入力されたマスタークロック信号ＣＬＫのパルスの数をｎ個ずつ計数し、第ｎ番目のパルスのみをｎ分周クロック信号ｎ−ＣＬＫとして出力するｎカウンタ３１（別の言い方をすれば、マスタークロック信号ＣＬＫのパルス数をカウントアップし、そのカウント値が「ｎ」となる毎に、ｎ分周クロック信号ｎ−ＣＬＫを１パルスだけ生成して、そのカウント値をリセットするｎカウンタ３１）と、エッジ信号Ｈ_Cの１周期毎に、それぞれ、１周期の間に計数されるｎカウンタ３１から入力されるｎ分周クロック信号ｎ−ＣＬＫのパルス数Ｃｎを示すｎカウント信号ｎ−ＮＣを出力するｎ分周クロックカウンタ３２（別の言い方をすれば、ｎ分周クロック信号ｎ−ＣＬＫをカウントアップし、エッジ信号Ｈｃの立下がりエッジをトリガとして、そのカウント値Ｃｎを示すカウント信号ｎ−ＮＣの出力値を更新し、さらには、カウント値Ｃｎのリセット、及び、カウントアップの再スタートを行うｎ分周クロックカウンタ３２）と、マスタークロック生成回路２０から入力されたマスタークロック信号ＣＬＫの第Ｃｎ番目毎のパルスを内部クロック信号ｎ−Ｈ_Cとして出力する一致回路３３（別の言い方をすれば、マスタークロック信号ＣＬＫのパルス数をカウントアップし、そのカウント値が「Ｃｎ」となる毎に、内部クロック信号ｎ−Ｈ_Cを１パルスだけ生成して、そのカウント値をリセットする一致回路３３）と、を有し、マスタークロック信号ＣＬＫに基づいて、エッジ信号Ｈ_Cの１周期毎に、それぞれ、エッジ検出回路１０から入力されたエッジ信号Ｈ_Cの１周期の長さをｎで等分割した時間（Ｔ_H／ｎ）を１周期とするｎ個のパルスからなる内部クロック信号ｎ−Ｈ_Cを生成している。

また、内部クロックカウント部２は、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ信号Ｈ_Cの入力をトリガ信号としてマスタークロック信号ＣＬＫのパルスの数を計数するとともに、エッジ信号Ｈ_Cを第１のゲートパルスＧＰ１とし、計数したマスタークロック信号ＣＬＫの第ｍ番目のパルスを第２のゲートパルスＧＰ２とするｍゲート信号ｍ−ＣＬＫを出力するｍカウンタ２１と、エッジ信号Ｈ_Cの各周期において、それぞれ、ｍカウンタ２１よりｍゲート信号ｍ−ＣＬＫの第１のゲートパルスが入力されてから第２のゲートパルスが入力されるまでの有効計数時間Ｔ_Eの間に入力される内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、デジタルデータ信号ｍ−ＮＣとして出力する内部クロックカウンタ２２と、を備え、エッジ信号Ｈ_Cの各周期において、それぞれ、エッジ検出回路１０から入力されるエッジ信号Ｈ_Cをトリガ信号として、マスタークロック生成回路２０から入力されるマスタークロック信号ＣＬＫのパルスの数を計数するとともに、エッジ信号Ｈ_Cが入力されてからマスタークロック信号ＣＬＫの予め定めた第ｍ番目のパルスが入力されるまでの有効計数時間Ｔ_Eの間に、周期分周部３０から入力される前記内部クロック信号ｎ−Ｈ_Cのパルス数を計数し、デジタルデータ信号ｍ−ＮＣとして出力している。

本実施形態のモータドライバ５の動作をタイムチャートを用いて詳しく説明する。図４は、周期Ｔ_Hのホール信号Ｈに対する第１の実施形態の回転数検出回路１の動作を示すタイミングチャートであり、上から順に、ホール素子５７がホールコンパレータを介して出力するホール信号Ｈ、エッジ検出回路１０が出力するエッジ信号Ｈ_C、ｎカウンタ３１が出力するｎ分周クロック信号ｎ−ＣＬＫ、ｎ分周クロックカウンタ３２が出力するｎカウント信号ｎ−ＮＣの計数値Ｃｎ、一致回路３３が出力する内部クロック信号ｎ−Ｈ_C、ｍカウンタ２１が出力するｍゲート信号ｍ−ＣＬＫ、及び、内部クロックカウンタ２２が出力するデジタルデータ信号ｍ−ＮＣを示している。

エッジ検出回路１０は、モータ５１の回転数に対応する周期を有するホール信号Ｈの入力をホール素子５７から（ホールコンパレータを介して）受け、図４に示すように、ホール信号Ｈの周期Ｔ_Hに対応するパルス信号を生成し、エッジ信号Ｈ_Cとして出力している。エッジ信号Ｈ_Cは、ホール信号Ｈの立ち上がりエッジに対応しており、ホール信号Ｈと同じ周期Ｔ_Hを有している。本実施形態では、エッジ信号Ｈ_Cは、ホール信号Ｈの立ち上がりエッジに対応させているが、ダウンエッジに対応させてもよい。また、立ち上がりエッジおよびダウンエッジのそれぞれに対応させてもよく、それによって、ホール信号Ｈの半周期ごとにモータ５１の回転数の検出を行うことができるので、より精密に進角制御を行うことができる。

マスタークロック生成回路２０は、回転数検出回路１における動作のタイミングの同期をとるための周波数ｆを有するマスタークロック信号ＣＬＫを生成している。本実施形態では、マスタークロック信号ＣＬＫは、ｎカウンタ３１、一致回路３３、ｍカウンタ２１にて利用されている。

ｎカウンタ３１は、マスタークロック生成回路２０から入力されるマスタークロック信号ＣＬＫのパルスをｎ個ずつ計数し、マスタークロック信号ＣＬＫの各第ｎ番目のパルスに同期するパルス信号を生成し、ｎ分周クロック信号ｎ−ＣＬＫとして出力している。図４に示すように、ｎ分周クロック信号ｎ−ＣＬＫは、周期（ｎ／ｆ）を有している。

なお、本実施形態では特に指定するものではないが、ｎカウンタ３１に、エッジ検出回路１０からエッジ信号Ｈ_Cを入力し、エッジ信号Ｈ_Cをトリガ信号として、マスタークロック信号ＣＬＫのパルスをｎ個ずつ計数する構成としてもよい。エッジ信号Ｈ_Cをトリガ信号として計数処理を開始させることによって、ｎ分周クロック信号ｎ−ＣＬＫとエッジ信号Ｈ_Cとを同期させることができるので、エッジ信号Ｈ_Cの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_Cをより正確に生成することができる。

ｎ分周クロックカウンタ３２は、エッジ検出回路１０から入力されるエッジ信号Ｈ_Cの１周期毎に、それぞれの１周期の間にｎカウンタ３１から入力されるｎ分周クロック信号ｎ−ＣＬＫのパルス数を計数し、図４に示すように、その計数値Ｃｎを示す信号をｎカウント信号ｎ−ＮＣとして出力している。

一致回路３３は、マスタークロック生成回路２０から入力されるマスタークロック信号ＣＬＫと、ｎ分周クロックカウンタ３２から入力されるｎカウント信号ｎ−ＮＣとを比較して真理判定を行う論理回路であり、両者がともに真であるときにパルスを生成し、内部クロック信号ｎ−Ｈ_Cとして出力している。図４に示すように、内部クロック信号ｎ−Ｈ_Cは、周期（Ｔ_H／ｎ）を有しており、ホール信号Ｈの周期Ｔ_Hをｎ分周したものとなっている。

なお、本実施形態では一致回路３３として論理回路を利用しているが、エッジ信号Ｈ_Cをトリガ信号として、マスタークロック信号ＣＬＫのパルス数をｎカウント信号ｎ−ＮＣが示すＣｎ個ずつ計数し、マスタークロック信号ＣＬＫの各第Ｃｎ番目のパルスに同期するパルス信号を生成し、内部クロック信号ｎ−Ｈ_Cとして出力する構成であってもよい。

次に、ｍカウンタ２１は、エッジ信号Ｈ_Cの１周期毎に、エッジ検出回路１０から入力されるエッジ信号Ｈ_Cをトリガ信号として、マスタークロック生成回路２０から入力されるマスタークロック信号ＣＬＫのパルス数を計数し、計数した第ｍ番目のパルスに同期するパルス信号を生成する。さらに、ｍカウンタ２１は、図４に示すように、エッジ信号Ｈ_Cを第１のゲートパルスＧＰ１とし、生成した第ｍ番目のパルスに同期するパルス信号を第２のゲートパルスＧＰ２として、第１のゲートパルスＧＰ１および第２のゲートパルスＧＰ２からなるｍゲート信号ｍ−ＣＬＫを合成し、出力している。なお、ｍカウンタ２１は、マスタークロック信号ＣＬＫの第ｍ番目のパルスを計数した後は計数処理を終了し、次のトリガ信号（すなわち、次のエッジ信号Ｈ_C）が入力されるまで計数を行わない。

別の言い方をすると、ｍカウンタ２１は、エッジ信号Ｈ_Cの立下がりエッジをトリガとして、ｍゲート信号ｍ−ＣＬＫに第１のゲートパルスＧＰ１を立てるとともに、自身のカウント値をリセットして、マスタークロック信号ＣＬＫのパルス数のカウントアップを開始し、そのカウント値が「ｍ」に達した時点で、ｍゲート信号ｍ−ＣＬＫに第２のゲートパルスＧＰ２を立てて、カウントアップを停止する。

ｍゲート信号ｍ−ＣＬＫは周期信号Ｈと同じ周期Ｔ_Hを有し、各周期おいて第１のゲートパルスＧＰ１と第２のゲートパルスＧＰ２とは、時間（ｍ／ｆ）だけ離れている。

内部クロックカウンタ２２は、エッジ信号Ｈ_Cの１周期毎に、第１のゲートパルスＧＰ１が入力されてから第２のゲートパルスＧＰ２が入力されるまでの時間（有効計数時間Ｔ_E＝（ｍ／ｆ））の間に、一致回路３３から入力される内部クロック信号ｎ−Ｈ_Cのパルス数を計数して図示しない記憶部（レジスタなど）に格納し、図４に示すように、計数した値Ｃｍを示すＬビットのデジタルデータ信号ｍ−ＮＣを出力している。

まず、内部クロックカウンタ２２は、ｍカウンタ２１から入力されるｍゲート信号ｍ−ＣＬＫの第１のゲートパルスＧＰ１をトリガ信号として、内部クロックカウンタ２２および図示しない記憶部（レジスタなど）をリセットするとともに、一致回路３３から入力される内部クロック信号ｎ−Ｈ_Cのパルス数の計数を開始する。

次に、内部クロックカウンタ２２は、ｍゲート信号ｍ−ＣＬＫの第２のゲートパルスＧＰ２をトリガ信号として、入力される内部クロック信号ｎ−Ｈ_Cのパルス数の計数処理を終了するとともに計数した値Ｃｍを図示しない記憶部（レジスタなど）に格納してホールドする。

次の第１のゲートパルスＧＰ１が入力されると、内部クロックカウンタ２２は、図示しない記憶部（レジスタなど）にホールドしていた計数値Ｃｍを読み出して、Ｌビットのデジタルデータ信号ｍ−ＮＣとして出力するとともに、内部クロックカウンタ２２および図示しない記憶部（レジスタなど）をリセットし、再び入力される内部クロック信号ｎ−Ｈ_Cのパルス数の計数を開始する。

このように、内部クロックカウンタ２２において、ｍカウンタ２１から入力されるｍゲート信号ｍ−ＣＬＫの第１のゲートパルスＧＰ１は、エッジ信号Ｈ_Cの各周期において、図示しない記憶部（レジスタなど）から読み出した計数値Ｃｍを示すＬビットのデジタルデータ信号ｍ−ＮＣを出力し、内部クロックカウンタ２２および図示しない記憶部（レジスタなど）にホールドされていたデータをリセットするとともに、一致回路３３から入力される内部クロック信号ｎ−Ｈ_Cのパルス数の計数を開始するためのトリガ信号として利用されている。

また、第２のゲートパルスＧＰ２は、一致回路３３から入力される内部クロック信号ｎ−Ｈ_Cのパルス数の計数処理を終了するとともに計数した値Ｃｍを図示しない記憶部（レジスタなど）に格納してホールドするためのトリガ信号として利用されている。

さらに、エッジ信号Ｈ_Cの各周期における計数値Ｃｍは、常に、計数した周期の次の周期にて、Ｌビットのデジタルデータ信号ｍ−ＮＣとして出力されている。なお、第２のゲートパルスＧＰ２の入力により計数処理を終了したのちも、内部クロックカウンタ２２には内部クロック信号ｎ−Ｈ_Cが入力されているが、次の第１のゲートパルスＧＰ１が入力されるまで、内部クロックカウンタ２２は入力される内部クロック信号ｎ−Ｈ_Cのパルス数の計数処理を行わない構成とすることにより、消費電力を削減することができるという効果が得られる。

このように、回転数検出回路１では、相電流検出用の抵抗を何ら用いることなく、ホール素子やＦＧセンサなどによってモータの回転数を検出し、その検出結果を周期信号の１周期毎にデジタルデータ信号ｍ−ＮＣとして出力することができるので、スイッチングノイズの影響を受け難く且つモータの回転数の検出結果に応じて安定したデジタルデータ信号ｍ−ＮＣを出力することができる。

また、回転数検出回路１が出力するデジタルデータ信号ｍ−ＮＣは、ホール信号ＨやＦＧ信号ＦＧなどの周期信号の１周期毎に、エッジ信号Ｈ_Cが発生してからマスタークロック信号ＣＬＫの予め定めた第ｍ番目のパルスが発生するまでの期間（有効計数時間Ｔ_E）内に発生する内部クロック信号ｎ−Ｈ_Cのパルス数を計数した値Ｃｍを示しているので、周期信号の周期Ｔ_Hに対応する内部クロック信号ｎ−Ｈ_Cの周期（Ｔ_H／ｎ）が示す位相の大きさ（３６０／ｎ）[deg.] に応じて、出力するデジタルデータ信号ｍ−ＮＣが示すモータの回転数の分解能を精密にすることができ、モータの回転数をより正確に検出することができる。

また、回転数検出回路１では、内部クロック生成部３（エッジ検出回路１０、マスタークロック生成回路２０、及び、周期分周部３０）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部２（ｍカウンタ２１及び内部クロックカウンタ２２）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

次に、本実施形態における回転数検出回路１の動作をより詳しく理解するためにホール信号Ｈの周期が変化した場合について説明する。図５は、周期（Ｔ_H／２）のホール信号Ｈに対する第１の実施形態の回転数検出回路１の動作を示すタイミングチャートであり、上から順に、ホール素子５７がホールコンパレータを介して出力するホール信号Ｈ、エッジ検出回路１０が出力するエッジ信号Ｈ_C、ｎカウンタ３１が出力するｎ分周クロック信号ｎ−ＣＬＫ、ｎ分周クロックカウンタ３２が出力するｎカウント信号ｎ−ＮＣの計数値Ｃｎ、一致回路３３が出力する内部クロック信号ｎ−Ｈ_C、ｍカウンタ２１が出力するｍゲート信号ｍ−ＣＬＫ、及び、内部クロックカウンタ２２が出力するデジタルデータ信号ｍ−ＮＣを示している。

エッジ検出回路１０は、図５に示すような周期（Ｔ_H／２）のホール信号Ｈの立ち上がりエッジを検出し、図５に示すように、ホール信号Ｈと同じ周期（Ｔ_H／２）のエッジ信号Ｈ_Cを出力する。

ｎカウンタ３１は、ホール信号Ｈの周期の変化に影響されず、図５に示すように周期（ｎ／ｆ）のｎ分周クロック信号ｎ−ＣＬＫを出力する。

ｎ分周クロックカウンタ３２は、同じ周期（Ｔ_H／２）のエッジ信号Ｈ_Cの各周期において入力されるｎ分周クロック信号ｎ−ＣＬＫの計数値Ｃｎを、図５に示すように、内部クロック信号ｎ−Ｈ_Cとして出力している。図５の場合、ホール信号Ｈの周期がＴ_Hから（Ｔ_H／２）に変化しているので、計数値Ｃｎもホール信号Ｈの周期がＴ_Hであるときに比べて半分の値となる。

一致回路３３は、マスタークロック信号ＣＬＫと内部クロック信号ｎ−Ｈ_Cとを比較して真理判定を行い、両者がともに真であるときにパルスを生成し、図５に示すように、周期（Ｔ_H／２ｎ）の内部クロック信号ｎ−Ｈ_Cとして出力している。すなわち、内部クロック信号ｎ−Ｈ_Cは、ホール信号Ｈの周期（Ｔ_H／２）をｎ分周したものとなっている。

ｍカウンタ２１は、図５に示すように、有効計数時間Ｔ_E（＝（ｍ／ｆ））だけ離れている第１のゲートパルスＧＰ１と第２のゲートパルスＧＰ２とからなるｎ分周クロック信号ｎ−ＣＬＫを出力する。

内部クロックカウンタ２２は、図５に示すように、有効計数時間Ｔ_E（＝（ｍ／ｆ））の間に、一致回路３３から入力される内部クロック信号ｎ−Ｈ_Cのパルス数を計数した値Ｃｍを示すＬビットのデジタルデータ信号ｍ−ＮＣを出力している。図５の場合、ホール信号Ｈの周期がＴ_Hから（Ｔ_H／２）に変化しているので、計数値Ｃｍはホール信号Ｈの周期がＴ_Hであるときに比べて２倍の値となる。

このように、回転数検出回路１からは、ホール信号Ｈの周期の変化にリニア（線形）に対応する値を示すＬビットのデジタルデータ信号ｍ−ＮＣが出力される。ホール信号Ｈの周期の変化率をαとすると、出力するＬビットのデジタルデータ信号ｍ−ＮＣはＣｍ＝｛（ｍ／ｆ）・（αｎ／Ｔ_H）｝を示すものとなる。

＜第２実施形態＞
第２実施形態のモータドライバ５’では、回転数検出回路１から出力されるＬビットのデジタルデータ信号ｍ−ＮＣによって、直接に進角値の設定制御を行う。なお、第１の実施形態と同じ構成を有するものは、同じ符号を用い、説明は省略する。

図６は、第２の実施形態における回転数検出回路及びそれを備えるモータドライバの構成を示すブロック図である。図６に示すように、第２の実施形態のモータドライバ５’は、モータ５１の駆動制御を行う半導体集積回路装置であって、回転数検出回路１と、前記デジタルデータ信号及び前記内部クロック信号に基づいて、前記モータの進角制御を行うための進角制御信号を出力する進角制御回路５５と、前記進角制御信号に基づいて前記モータの回転数に応じた進角制御を行うとともに、前記モータを駆動するための駆動信号を出力するドライバ部５６と、を備え、ホール素子５７からホールコンパレータ（不図示）を介して出力されるホール信号Ｈに基づいて進角を決定するとともに、決定した進角によってモータ５１の進角制御を行っている。なお、回転数検出回路１およびそれに備わる各構成部の構成および機能（動作）は、第１および第２の実施形態と同じものであることはいうまでもない。また、本実施形態では、モータ５１の回転数を検出するセンサとしてホール素子５７を利用しているが、本実施形態はこれに限定されるものではなく、検出したモータ５１の回転数に対応する周期を有する信号を生成するものであれば、など、他のセンサ（たとえば、エンコーダなどのＦＧセンサ）などを利用することもできる。

このように、第２実施形態に係るモータドライバ５’では、相電流検出用の抵抗を何ら用いることなく、ホール素子５７によって検出したモータ５１の回転数に応じたデジタルデータ信号ｍ−ＮＣを生成し、これに基づいて進角制御回路５５で設定すべき進角を可変制御することができるので、スイッチングノイズの影響を受け難く、モータ５１の回転数に応じて安定した駆動制御を実現することが可能となる。

また、本実施形態のモータドライバ５’は、ホール素子５７からホールコンパレータ（図６には不図示）を介して入力されるホール信号Ｈの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによって進角制御を行うので、設定する進角の分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じて精密にすることができ、且つモータ５１の進角制御をより正確に行うことができる。

また、本実施形態のモータドライバ５’では、内部クロック生成部（エッジ検出回路、マスタークロック生成回路、及び、周期分周部）として、従来構成で用いられていた既存の回路ブロックを流用することが可能であり、新たに追加すべき回路ブロックは、内部クロックカウント部（ｍカウンタ及び内部クロックカウンタ）だけでよい。従って、半導体集積装置の大幅な設計変更を行う必要がないので、不要なコストアップや開発期間の長期化を招くことなく、不要なコストアップや開発期間の長期化を招かずに済ませることができる。

さらに、本実施形態のモータドライバ５’では、回転数検出回路１から出力されるＬビットのデジタルデータ信号ｍ−ＮＣによって、直接にモータ５１の進角制御を行うことによって、モータドライバ５’をより簡便な構成とすることができる。

次に、上記の第１および第２実施形態では、本発明の回転数検出回路１をモータドライバに利用する構成であったが、速度サーボ付きモータドライバにおける速度制御（モータの回転数の制御）にも利用することができる。

＜第３実施形態＞
第７図は、第３の実施形態における回転数検出回路及びそれを備える速度サーボ機能付きモータドライバの構成を示すブロック図である。なお、第１の実施形態と同じ構成を有するものは、同じ符号を用いて以下の説明を行う。

図７に示すように、速度サーボ機能付きモータドライバ７は、モータ７１の駆動制御を行う半導体集積回路装置であって、回転数検出回路１と、前記回転数検出回路１から出力される前記デジタルデータ信号ｍ−ＮＣをアナログ電圧信号ＶＣに変換するＤ／Ａコンバータ７２と、前記アナログ電圧信号ＶＣをアナログ電流信号Ｉ_Cに変換する電圧／電流変換回路７３と、前記周期信号に基づいて、前記モータ７１の実回転速度と目標回転速度とを一致させるように、加速制御パルス信号ＡＰ及び減速制御パルス信号ＤＰを生成する加速／減速制御パルス信号生成回路７５と、前記加速制御パルス信号ＡＰ及び前記減速制御パルス信号ＤＰに基づいて、前記アナログ電流信号Ｉ_Cに応じた充放電パルス電流Ｉ_Pを生成するチャージポンプ回路７４と、前記チャージポンプ回路７４から出力された前記充放電パルス電流Ｉ_Pを積分して直流電圧化することにより生成されるトルク制御信号Ｖｔに基づいて、前記モータ７１の回転数を制御する速度制御信号ＶＳＣを出力する速度制御回路７６と、前記速度制御信号ＶＳＣに基づいて、前記モータ７１を駆動するための駆動信号Ｄを出力するドライバ部７７と、を備え、ＦＧセンサ７８からコンパレータ（不図示）を介して入力されるＦＧ信号ＦＧに基づいてモータ７１の回転数を検出するとともに、その検出結果を用いてモータ７１の速度制御を行っている。なお、回転数検出回路１およびそれに備わる各構成部の構成および機能（動作）は、第１および第２の実施形態と同じものであることはいうまでもない。

ＦＧセンサ７８は、モータ７１の回転数を検出するセンサを備え、検出した回転数とリアルタイムに対応する周期Ｔ_Hを有するＦＧ信号ＦＧをコンパレータ（図７では、不図示）を介して出力している。モータ７１の回転数を検出するセンサとしては、モータ７１の回転数および位置を検出するエンコーダが利用されている。エンコーダは、発光ダイオード（ＬＥＤ）からの光をモータ７１の回転軸に取り付けた透明なスリット円盤上にある位置検出用のパターンを通してフォトトランジスタなどの受光素子にて受光することにより、モータ７１の回転速度と絶対位置を検出するセンサである。なお、本実施形態では、モータ７１の回転数を検出するセンサとしてエンコーダなどのＦＧセンサ７８を利用しているが、本実施形態はこれに限定されるものではなく、検出したモータ７１の回転数に対応する周期を有する信号を生成するものであれば、他のセンサ（たとえば、ホール素子）などを利用することもできる。

ＦＧセンサ７８からコンパレータ（不図示）を介して得られるＦＧ信号ＦＧの周期は、モータ７１を駆動するための駆動信号Ｄの周期と対応する関係にあることはいうまでもない。本実施形態では、速度サーボ機能付きモータドライバ７の構成や機能の説明を理解し易くするために、ＦＧ信号ＦＧの周期を第１および第２の実施形態と同じ符号Ｔ_Hで表し、ＦＧ信号ＦＧの１周期はモータ７１の駆動信号Ｄの１周期に対応するものとして以下の説明を行う。（すなわち、以下の説明では、ＦＧ信号ＦＧの１周期は、駆動信号Ｄにおける位相３６０[deg.]に対応するものとする。）なお、本実施形態はこの限定に限るものではなく、ＦＧ信号ＦＧの周期Ｔ_Hとモータ７１の駆動信号Ｄ（およびモータ７１の回転数）に一定の対応関係があればよい。

回転数検出回路１は、ＦＧセンサ７８からコンパレータ（不図示）を介して入力されたＦＧ信号ＦＧの入力を受け、ＦＧ信号ＦＧの１周期毎にモータ７１の回転数を検出するとともに、その検出結果をＬビットのデジタルデータ信号ｍ−ＮＣとして出力するものであり、エッジ検出回路１０と、マスタークロック生成回路２０と、周期分周部３０と、内部クロックカウント部２と、を備えている。なお、回転数検出回路１およびそれに備わる各構成部の構成および機能（動作）は、第１および第２の実施形態と同じものであるので、説明は省略する。

次に、Ｄ／Ａコンバータ７２は、回転数検出回路１から出力されたＬビットのデジタルデータ信号ｍ−ＮＣをデジタル／アナログ変換したアナログ電圧信号ＶＣを出力している。ここで、アナログ電圧信号ＶＣの電圧値Ｖ_Cは、デジタルデータ信号ｍ−ＮＣが示す値Ｃｍに応じた一定の値を示している。

電圧／電流変換回路７３は、Ｄ／Ａコンバータ７２から出力された一定の電圧値Ｖ_Cを有するアナログ電圧信号ＶＣを、一定の電流値を示す定電流信号であるアナログ電流信号Ｉ_Cに変換する回路である。また、電圧／電流変換回路７３は、速度サーボ機能付きモータドライバ７の外部にある抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は接地されている。アナログ電流信号Ｉ_Cは、アナログ電圧信号ＶＣの電圧値および抵抗Ｒ３の抵抗値に基づく一定の電流値を示す定電流信号であり、チャージポンプ回路７４に出力されている。

チャージポンプ回路７４は、電圧／電流変換回路７３からアナログ電流信号Ｉ_Cの入力を受け、後述する加速／減速制御パルス生成回路７５から出力される加速制御パルス信号ＡＰや減速制御パルス信号ＤＰに基づき、アナログ電流信号Ｉ_Cに応じた充放電パルス電流Ｉ_Pを生成する。チャージポンプ回路７４は、速度制御回路７６に接続されているが、チャージポンプ回路７４と速度制御回路７６との間にある結節点ｂにおいて、速度サーボ機能付きモータドライバの外部に配置されているラグリードフィルタ７９にも接続されている。

ラグリードフィルタ７９は、チャージポンプ回路７４から出力された前記充放電パルス電流Ｉ_Pを積分して直流電圧化することによりトルク制御信号Ｖｔを生成するフィルタ回路である。なお、本実施形態では、ラグリードフィルタ７９を平滑用のフィルタ回路として利用したが、これに特に限定するものではない。

加速／減速制御パルス生成回路７５は、ＦＧセンサ７８からコンパレータ（不図示）を介して入力されるＦＧ信号ＦＧとマスタークロック生成回路２０から出力されるマスタークロック信号ＣＬＫとに基づいて、モータ７１の実回転速度と目標回転速度とを一致させるように、モータ７１の加速または減速（トルク制御信号Ｖｔの電圧レベルのアップ／ダウン）を定量的に指示するための制御信号である加速制御パルス信号ＡＰや減速制御パルス信号ＤＰを生成し、これらをチャージポンプ回路７４に出力している。

速度制御回路７６は、チャージポンプ回路７４から入力されるトルク制御信号Ｖｔに基づき、モータ７１の速度制御に係る信号を生成し、速度制御信号ＶＳＣとしてドライバ部７７に出力している。

ドライバ部７７は、速度制御回路７６から出力された速度制御信号ＶＳＣに基づき、速度制御を含むモータ７１の駆動を制御する駆動信号Ｄを生成・出力している。

第３の実施形態における速度サーボ速度サーボ機能付きモータドライバ７の構成によって、相電流検出用の抵抗を何ら用いることなく、ＦＧセンサ７８によって検出したモータ７１の回転数に応じたＬビットのデジタルデータ信号ｍ−ＮＣに基づいて生成されるアナログ電流信号Ｉ_Cを、ＦＧ信号ＦＧとマスタークロック信号ＣＬＫとに基づく加速制御パルス信号ＡＰや減速制御パルス信号ＤＰに基づいて生成される充放電パルス電流Ｉ_Pとして用いることができるので、速度制御部７６における速度制御のゲインの分解能をより高くすることができ、スイッチングノイズの影響を受け難く且つモータ７１の実回転速度（ＦＧセンサ７８によって検出したモータ７１の回転数）に応じて安定したより正確な速度制御を行うことができる。

また、本発明の速度サーボ機能付きモータドライバ７は、ＦＧセンサ７８からコンパレータを介して入力されるＦＧ信号ＦＧの周期Ｔ_Hをｎ分周した内部クロック信号ｎ−Ｈ_C、および内部クロック信号ｎ−Ｈ_Cに基づくデジタルデータ信号ｍ−ＮＣによってモータ７１の速度制御を行うので、速度制御部７６における速度制御のゲインの分解能を周期（Ｔ_H／ｎ）が示す位相の大きさ（（３６０／ｎ）[deg.] ）に応じてより精密にすることができ、且つより正確な速度制御を行うことができる。

１ 回転数検出回路
５，５’ モータドライバ
７ 速度サーボ機能付きモータドライバ
２ 内部クロックカウント部
２１ ｍカウンタ
２２ 内部クロックカウンタ
３ 内部クロック生成部
１０ エッジ検出回路
２０ マスタークロック生成回路
３０ 周期分周部
３１ ｎカウンタ
３２ ｎ分周クロックカウンタ
３３ 一致回路
５１ モータ
５２ Ｄ／Ａコンバータ
５３ 電圧／電流変換回路
５４ Ａ／Ｄコンバータ
５５ 進角制御回路
５６ ドライバ部
５７ ホール素子
７１ モータ
７２ Ｄ／Ａコンバータ
７３ 電圧／電流変換回路
７４ チャージポンプ回路
７５ 加速／減速制御パルス生成回路
７６ 速度制御部
７７ ドライバ部
７８ ＦＧセンサ
７９ ラグリードフィルタ（フィルタ回路）
Ｒ１ 抵抗１（第１の抵抗素子）
Ｒ２ 抵抗２（第２の抵抗素子）
Ｒ３ 抵抗３
Ｈ ホール信号
ＦＧ ＦＧ信号
Ｈ_C エッジ信号
Ｔ_H 周期
ＣＬＫ マスタークロック信号
ｆ クロック周波数
ｎ, ｍ 定数
ｎ−ＣＬＫ ｎ分周クロック信号
Ｃｎ ｎ分周クロックカウンタの計数値
ｎ−ＮＣ ｎカウント信号
ｎ−Ｈ_C 内部クロック信号
ｍ−ＣＬＫ ｍゲート信号
ＧＰ１ 第１のゲートパルス
ＧＰ２ 第２のゲートパルス
Ｔ_E 有効計数時間
Ｃｍ 内部クロックカウンタの計数値
ｍ−ＮＣ Ｌビットのデジタルデータ信号（第１のデジタルデータ信号）
ＶＣ アナログ電圧信号（第１のアナログ電圧信号）
Ｖ_C 第１の電圧値
Ｉ_C アナログ電流信号
ＶＬＡ 進角信号（第２のアナログ電圧信号）
Ｖ_LA 第２の電圧値
ｋ−Ｄ ｋビットのデジタルデータ信号（第２のデジタルデータ信号）
ＬＡＣ 進角制御信号
Ｄ 駆動信号
ＶＳＣ 速度制御信号
Ｖｔ トルク制御信号
ＡＰ 加速制御パルス信号
ＤＰ 減速制御パルス信号
Ｉ_P 充放電パルス電流

Claims (11)

1. モータの回転数に応じて周期が変動する周期信号の入力を受け、前記周期信号の１周期中に予め定めた数のパルスが立つ内部クロック信号を生成する内部クロック生成部と、
   前記周期信号の１周期毎に、予め定めた期間だけ前記内部クロック信号のパルス数を計数し、その計数値をデジタルデータ信号として出力する内部クロックカウント部と、
   を有してなることを特徴とする回転数検出回路。
2. 前記内部クロック生成部は、
   入力された前記周期信号の各周期に対応するパルス信号を生成し、エッジ信号として出力するエッジ検出回路と、
   一定の周波数を有するマスタークロック信号を生成するマスタークロック生成回路と、
   前記マスタークロック信号に基づき、前記エッジ信号の各周期において、それぞれ、前記エッジ検出回路から入力される前記エッジ信号の１周期を予め定める数ｎで等分割した時間を１周期とするｎ個のパルスからなるパルス信号を生成し、前記内部クロック信号として出力する周期分周部と、
   を備え、
   前記内部クロックカウント部は、
   前記エッジ信号の各周期において、それぞれ、前記エッジ検出回路から入力される前記エッジ信号をトリガ信号として、前記マスタークロック生成回路から入力される前記マスタークロック信号のパルスの数を計数するとともに、
   前記エッジ信号が入力されてから前記マスタークロック信号の予め定めた第ｍ番目のパルスが入力されるまでの有効計数時間の間に、前記周期分周部から入力される前記内部クロック信号のパルス数を計数し、その計数値を前記デジタルデータ信号として出力することを特徴とする請求項１に記載の回転数検出回路。
3. 前記内部クロックカウント部は、
   前記エッジ信号の各周期において、それぞれ、前記エッジ信号の入力をトリガ信号として前記マスタークロック信号のパルス数を計数するとともに、前記エッジ信号を第１のゲートパルスとし、計数した前記マスタークロック信号の第ｍ番目のパルスを第２のゲートパルスとするｍゲート信号を出力するｍカウンタと、
   前記エッジ信号の各周期において、それぞれ、前記ｍカウンタより前記ｍゲート信号の前記第１のゲートパルスが入力されてから前記第２のゲートパルスが入力されるまでの前記有効計数時間の間に入力される前記内部クロック信号のパルス数を計数し、その計数値を前記デジタルデータ信号として出力する内部クロックカウンタと、
   を備えることを特徴とする請求項２に記載の回転数検出回路。
4. 前記第１の数ｎは、ｎ＝３６０又は３６０の倍数であることを特徴とする請求項２又は請求項３に記載の回転数検出回路。
5. 前記周期信号は、ホール素子、或いはＦＧセンサから出力されることを特徴とする請求項１〜請求項４のいずれかに記載の回転数検出回路。
6. 請求項１〜請求項５のいずれかに記載の回転数検出回路と、
   前記デジタルデータ信号及び前記内部クロック信号に基づいて、前記モータの進角制御を行うための進角制御信号を出力する進角制御回路と、
   前記進角制御信号に基づいて前記モータの回転数に応じた進角制御を行うとともに、前記モータを駆動するための駆動信号を出力するドライバ部と、
   を備えることを特徴とするモータドライバ。
7. 前記回転数検出回路から出力されるＬビットの前記デジタルデータ信号を第１の電圧値を有する第１のアナログ電圧信号に変換するＤ／Ａコンバータと、
   前記第１のアナログ電圧信号をアナログ電流信号に変換する電圧／電流変換回路と、
   前記アナログ電流信号に基づく第２の電圧値を有する第２のアナログ電圧信号をｋビットからなる第２のデジタルデータ信号に変換するＡ／Ｄコンバータと、をさらに備え、
   前記電圧／電流変換回路に接続された第１の抵抗素子の一端に前記第１のアナログ電圧信号を印加することにより、前記第１のアナログ電圧信号が前記アナログ電流信号に変換され、
   第２の抵抗素子の一端に前記アナログ電流信号を流すことにより、前記第２の抵抗素子の一端から前記第２のアナログ電圧信号が引き出され、
   前記進角制御回路は、前記内部クロック信号及び前記第２のデジタルデータ信号に基づいて、前記進角制御信号を生成することを特徴とする請求項６に記載のモータドライバ。
8. 前記第１の抵抗素子の抵抗値及び前記第２の抵抗素子の抵抗値は可変であって、
   前記第１のアナログ電圧信号の前記第１の電圧値と前記第２のアナログ電圧信号の前記第２の電圧値との関係は、前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値との比に基づいて、決定されることを特徴とする請求項７に記載のモータドライバ。
9. 前記第１のアナログ電圧信号の前記第１の電圧値と前記第２のアナログ電圧信号の前記第２の電圧値との関係が、線形であることを特徴とする請求項８に記載のモータドライバ。
10. 前記第１のアナログ電圧信号の前記第１の電圧値と前記第２のアナログ電圧信号の前記第２の電圧値との関係が、非線形であることを特徴とする請求項８に記載のモータドライバ。
11. 請求項１〜請求項５のいずれかに記載の回転数検出回路と、
    前記回転数検出回路から出力される前記デジタルデータ信号をアナログ電圧信号に変換するＤ／Ａコンバータと、
    前記アナログ電圧信号をアナログ電流信号に変換する電圧／電流変換回路と、
    前記周期信号に基づいて、前記モータの実回転速度と目標回転速度とを一致させるように、加速制御パルス信号及び減速制御パルス信号を生成する加速／減速制御パルス信号生成回路と、
    前記加速制御パルス信号及び前記減速制御パルス信号に基づいて、前記アナログ電流信号に応じた充放電パルス電流を生成するチャージポンプ回路と、
    前記チャージポンプ回路から出力された前記充放電パルス電流を積分して直流電圧化することにより生成されるトルク制御信号に基づいて、前記モータの回転数を制御する速度制御信号を出力する速度制御回路と、
    前記速度制御信号に基づいて、前記モータを駆動するための駆動信号を出力するドライバ部と、を備えることを特徴とする速度サーボ付きモータドライバ。

Images