JP3065098B2 - ブラシレス直流モータ駆動回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 主にカメラ一体型ビデオテープレコーダ等の携帯用機
器に用いるブラシレス直流モータ駆動回路に関する。

（従来の技術） ブラシレス直流モータ駆動回路において、モータ動作
状態で巻線に発生する巻線電圧Vcoilとパワー回路に供
給される電源電圧Vmとの関係は第11図のようになる。図
中ΔＶは前記Vcoilと前記Vmとの差の電圧を示し、これ
はパワー回路の出力トランジスタのコレクタ・エミッタ
間電圧となり、この電圧ΔＶと前記巻線に流れる電流Ic
oilの積がこの駆動回路の電力損失となる。

そこで第12図に示す特性をもつ差電圧検出回路と、第
13図に示す特性をもつ電源電圧生成回路が用いられる。

第12図は、前記差電圧検出回路の入出力特性を示す図
であり、横軸は差電圧ΔＶ、即ち（Vm−Vcoil）を示
し、縦軸は出力Verrorを示す。このVerrorについては後
で詳述する。

又、第13図は、電源電圧生成回路の入出力特性を示す
図であり、出力Vmは入力Vinのβ倍とされている。これ
についても後で詳述する。

前記差電圧ΔＶと電源電圧Vmの関係は第14図に示すよ
うになる。

第14図において、前記Vmと前記ΔＶとの関係は傾き−
αの直線で表わされる。同図においてこのVmとΔＶとが
Ｂで平衡しているとする。図中ＢはΔＶがΔVbのときVm
がVmbになることを示す。又、ΔＶ＝０のときのVmをVmr
efとする。このとき前記巻線電圧Vcoilが負荷変動や速
度変化等により大きくなったとするとΔＶはＢより小さ
くなる方向即ちVmが大きくなる方向に移動する。一方、
Vcoilが小さくなるとVmは小さくなる方向に移動する。
このように巻線電圧Vcoilが変化すると、この変化に追
従してパワー回路の電源電圧Vmが変化する。この関係を
式で表わすと、 Vm＝Vmref−α（Vm−Vcoil） ……（１） 式を変形して、 Vm＝（Vmref＋α×Vcoil）／（１＋α）……（２） ここで、 Vmref＝Vcoil＋Voff とすると、 Vm＝Vcoil＋（Voff/（１＋α）） となり、 Voffset＝Voff/（１＋α） とすると、 Vm＝Vcoil＋Voffset ……（３） と表わすことができる。この（３）式からも電源電圧Vm
が巻線電圧Vcoilに追従して変化することがわかる。
又、この（３）式からVoffsetがVmとVcoilとの差電圧Δ
Ｖに相当することがわかり、従ってモータ駆動回路の消
費電力を抑えるためにはVoffsetが最小になるようにす
ればよい。

ところで、トランジスタはコレクタ電流Ic対コレクタ
・エミッタ間飽和電圧Vcesat特性により決められたVces
at以上の電圧がコレクタ・エミッタ間に印加されなけれ
ば動作しない。これはパワー回路の出力トランジスタに
ついても同様である。

即ち、（３）式のVoffsetは常にVcesatより大きくな
ければモータを駆動することができない。しかし、Voff
setを大きくしすぎるとパワー回路の電力損失が大きく
なってしまう。従って、パワー回路の出力トランジスタ
を十分駆動でき、且つ電力損失を最小にするためにはVo
ffsetがVcesatを少し超えるレベルに設定する必要があ
る。

第15図は従来のブラシレス直流モータ駆動回路の一例
の構成図、第16図は同巻線電圧対パワー回路電源電圧特
性図、第17図は同電源電圧制御部の回路図を示す。

第15図に示すように、従来のブラシレス直流モータ駆
動回路50は、回転子の固定子に対する回転位置を検出す
る回転位置検出回路51と、この回転位置に従ってパワー
回路56の所定のトランジスタを駆動するための駆動電流
を生成する駆動電流生成回路52と、この繰読電流の振幅
を可変するゲイン可変回路53と、速度制御信号をを入力
する速度制御信号入力回路54と、この入力回路54の出力
信号を増幅して前記ゲイン可変回路53のゲインを制御す
る電流帰還アンプ55と、前記ゲイン可変回路53の出力電
流を各巻線u,v,wに供給するパワー回路56と、各巻線u,
v,wの出力電圧を制御する電源電圧制御部57とにより構
成される。更に、この電源電圧制御部57は、前記各巻線
u,v,wの電圧を入力して差電圧を検出する差電圧検出回
路57aと、この差電圧に従った電圧を発生するオフセッ
ト回路57bと、このオフセット回路57bの出力電圧に従っ
て電源電圧を生成し、この電源電圧をパワー回路56に供
給する電源電圧生成回路57cとにより構成される。前記
回転位置検出回路51は、例えばステータに固定された３
個のホール素子によって構成される。この３個のホール
素子からロータ磁石の回転に伴って互いに2/3πラジア
ンの位相差を持った略正弦波状の回転位置検出信号が出
力される。

前記駆動電流生成回路52は、モータの電機子巻線に所
定のタイミングで電流を流すためのもので、各相の巻線
には、一方の方向に2/3πラジアンの間通電され、次の
π/3ラジアンの間は無通電とされ、次に他方の方向に2/
3πラジアンの間通電され、次のπ/3ラジアンの間は無
通電とされる。前記駆動電流生成回路52は、前記したよ
うにパワー回路56の各パワートランジスタに所定のタイ
ミングでベース電流を供給するためのものである。

第16図に従来の３相両方向・定電流駆動回路の場合の
特性図を示し、この例について説明する。この従来の駆
動回路は、ソース側出力トランジスタのコレクタ・エミ
ッタ間電圧Vceのみ制御するよう構成されている。

第17図は、前記VcoilとVmの差を検出する差電圧検出
回路57aと、この差電圧検出回路57aを制御するオフセッ
ト回路57bと、この差電圧検出回路57aの出力より電源電
圧を生成する電源電圧生成回路57cとにより構成され
る。

第17図において、ダイオードD1乃至D3の一端に夫々３
相の巻線電圧Vcoilが印加され、他端は共通に接続さ
れ、抵抗R1,R2を介して差電圧比較回路60の一方の入力
端子に接続される。又、このダイオードD1乃至D3は前記
巻線の端子電圧のうち最も高い電圧のみを検出するため
のダイオードである。一方ダイオードD4の一端には電源
電圧Vmが印加され他端は前記差電圧比較回路60の他方の
入力端子に入力される。この差電圧比較回路60の出力電
圧Verrorは電源電圧生成回路57cに入力される。この電
源電圧生成回路57cはスイッチングレギュレータで構成
される。

差電圧検出回路57aの出力電圧Verrorは、前記ダイオ
ードD1乃至D4の電圧降下をVfとすると次式で表わされ
る。即ち、 Verror＝−（R3（R1＋R2）／（R1R2） ×（R2/（R1＋R2））×（Vm−Vcoil） ＋（R2/（R1＋R2））×（Vcoil−Vf） ＋（（R1R2＋R1R3＋R2R3）／（R1＋R2）） ×Ioffset ……（４） 一方、前記電源電圧生成回路57cの入出力特性は第13
図のようにVmとVinとの関係は傾きβの直線で表わさ
れ、前記Verrorが同図のVinに相当する。このβは前記
電源電圧生成回路57cの入出力ゲインβを表わし、 β＝（R1＋R2）/R2 とすると、 Vm＝β×Verror ＝（（R1＋R2）/R2）×Verror ＝−（（R3（R1＋R2））／（R1R2）） ×（Vm−Vcoil）＋Vcoil−Vf ＋（（R1R2＋R2R3＋R3R1）/R2） ×Ioffset ……（５） （５）式を変形すると Vm＝Vcoil＋R1×Ioffset −（（R1R2）／（R1R2＋R2R3＋R3R1）） ×Vf ……（６） となり、この R1×Ioffset −（（R1R2）／（R1R2＋R2R3＋R3R1）） ×Vf が前記（３）式のVoffsetに相当することになる。

Voffset＝R1×Ioffset −（（R1R2）／（R1R2＋R2R3＋R3R1）） ×Vf ……（７） ところで、（７）式からVoffsetは巻線電圧や巻線電
流には関係なく一定であることがわかる。

（発明が解決しようとする課題） しかし、パワー回路56の出力トランジスタの前記Vces
atは、第18図の従来の差電圧対巻線電流特性に示すよう
にコレクタ電流Ic、即ち巻線電流Icoilの増加に応じて
増加する。そのためVoffsetを第18図のVce1のレベルに
設定したとすると斜線部に示すように、巻線電流Icoil
によりVceがVcesatに対し大きくなる領域があり、この
領域で電力損失が大きくなる。

又、巻線電流Icoilが図中Ic1での差電圧Vce、即ち（V
m−Vcoil）を下げるためにVoffsetを図中のVce1からVce
2のレベルに下げたとすると、Vce2とIc−Vcesat曲線の
交点（Ic2）より巻線電流Icoilが大きくなる場合は、パ
ワー回路56の出力トランジスタの電流増幅率が急激に低
下し、即ち線形領域での動作から飽和領域での動作に移
行するので、良好に動作できなくなる、という問題が生
じてくる。

本考案は、以上の課題を解決するためになされたもの
で、その目的は巻線に直列に接続された可変インピーダ
ンス素子で消費される電力が常に最小限になるようにし
たブラシレス直流モータ駆動回路を提供することにあ
る。

（課題を解決するための手段） 上記課題を解決するため本発明は、電源電圧を制御可
能とする電源電圧生成回路と、電源電圧生成回路の出力
端子間に複数相の電機子巻線と該各々の相の電機子巻線
の電流を順次通電制御する出力トランジスタとを直列に
接続したパワー回路と、電源電圧生成回路の電源電圧と
電機子巻線に発生する巻線電圧との差電圧を検出する差
電圧検出回路と、前記差電圧を前記電源電圧生成回路の
電源電圧に負帰還させる電源電圧制御手段とを備えたブ
ラシレス直流モータ駆動回路において、 前記電源電圧制御手段は、電機子巻線の電流値を電源
電圧生成回路の電源電圧に帰還させることで、電流値が
増加すると電源電圧生成回路の電源電圧を増加させる一
方で、電流値が減少すると電源電圧を減少させて、差電
圧が常に出力トランジスタの通電時の飽和電圧より僅か
に大なるように制御することを特徴とするものである。

（作用） 巻線電流検出手段によって電機子巻線電流の振幅が検
出され、これに応じて制御可能な電源手段の出力電圧が
制御されるので、巻線に発生する電圧とパワー回路に供
給される電源電圧との差電圧が巻線電流値に応じて必要
且つ最小の値になるように制御される。

（実施例） 以下に、本発明の実施例を添付図面に基づいて説明す
る。尚、図中従来例と同一部分には同一番号を付し、そ
の説明を省略する。

第１図は本発明に係るブラシレス直流モータ駆動回路
の第１実施例の構成図である。

ブラシレス直流モータ駆動回路１は、従来の回転位置
検出回路51と、駆動電流生成回路52と、ゲイン可変回路
53と、パワー回路56と、速度制御信号入力回路54と、本
発明に係る巻線電流検出回路２と電源電圧制御部３とに
より構成される。更に、この電源電圧制御部３は差電圧
検出回路3aと、オフセット回路3bと、電源電圧生成回路
3cとにより構成される。

この第１実施例の構成を前記従来例50と比較すると、
巻線電流検出回路２の出力が電流帰還アンプ55のマイナ
ス側入力に供給されると共にオフセット回路3bにも供給
されている点が主に異なる点である。このブラシレス直
流モータ駆動回路１は、巻線電流検出回路２が巻線電流
Icoilの増加に伴い、オフセット回路3bの出力電圧を増
加させる。尚、駆動方式は従来例と同じだが、巻線端子
電圧とパワー回路電源電圧の波形は前記第16図に示すよ
うになっている。

第２図は第１実施例の電源電圧制御部の回路図で、図
中巻線電流検出回路２は従来のパワー回路56及び電流帰
還アンプ55と共にオフセット回路3bに接続されている。

第２図において、差電圧検出回路3aのダイオードD1乃
至D4の電圧降下をVf、電源電圧生成回路3cの入出力ゲイ
ンβを、 β＝（R1＋R2）/R2 とすると、 Verror＝−（R3（R1＋R2）/R1R2） ×（R2/（R1＋R2））×（Vm−Vcoil） ＋（R2/（R1＋R2））×（Vcoil−Vf） ＋（（R1R2＋R1R3＋R2R3）／（R1＋R2）） ×Ioffset Vm＝β×Verror ＝（（R1＋R2）/R2）×Verror ＝−（R3（R1＋R2）/R1R2） ×（Vm−Vcoil）＋Vcoil−Vf ＋（（R1R2＋R2R3＋R3R1）/R2） ×Ioffset ……（８） と表わされる。

又、（８）式を変形すると、 Vm＝Vcoil −（R1R2/（R1R2＋R2R3＋R3R1）） ×Vf＋R1×Ioffset ……（９） と表わされるが、ここまでは従来例と同じである。

次に、オフセット回路3bの動作について説明する。

巻線電流検出回路２の巻線電流Icoilは、電流検出抵
抗Rfに流入しRfの端子電圧を上昇させる。このRfの端子
電圧の上昇によりオフセット回路3bのトランジスタQ1の
ベース電位が上昇し、トランジスタQ2のコレクタ電流Io
ffset10が増加する。さらにトランジスタQ3とQ4はカレ
ントミラー回路を構成し、トランジスタQ4のコレクタ電
流Ioffset1の値は前記Ioffset10の値に略等しくなる。
このようにIoffset1はIcoilに比例して増加する。

一方、トランジスタQ5のコレクタ電流Ioffset0はＢ電
圧VccとトランジスタQ6のコレクタバイアス電圧Vrefと
により決まるDC電流となり、これは巻線電流Icoilによ
る影響を受けない。このIoffset1とIoffset10の和をと
ってオフセット回路3bの出力電流Ioffsetを生成する。

このIoffset、Ioffset1、Ioffset0及びIcoilの関係は
第３図のIoffset対Icoil特性図に示すようになる。

ところで、前記（９）式に、 Ioffset＝Ioffset0＋Ioffset1 を代入すると、次式のようになる。

Vm＝Vcoil −（R1R2/（R1R2＋R2R3＋R3R1）） ×Vf＋R1×Ioffset0 ＋R1×Ioffset1 ……（10） 又、（10）式を変形すると、前記パワー回路56のソー
ス側トランジスタ56aのコレクタ・エミッタ間電圧Vce、
即ちVmとVcoilの差電圧は次式で表わされる。

V ce＝Vm−Vcoil ＝−（R1R2/（R1R2＋R2R3＋R3R1）） ×Vf＋R1＋Ioffset0＋R1×Ioffset1 ……（11） この（11）式の第３項（R1×Ioffset1）が巻線電流Ic
oilに伴い増加するためパワー回路56の電源電圧Vmと巻
線電圧Vcoilの差電圧も巻線電流Icoilに伴い増加するこ
とになる。この様子を第４図の差電圧対巻線電流特性図
に示す。

第５図は第２実施例の電源電圧制御部の概略を示す回
路図である。

前記第１実施例と比較すると、差電圧検出回路3dとオ
フセット回路3eの構成が異なる。尚、駆動方式及び巻線
端子電圧とパワー回路電源電圧の波形は従来例と同じで
ある。

第２実施例の電源電圧制御部４のオフセット回路3eの
出力電流Ioffsetは、第１実施例のI offset1と同様に、
Icoilに伴って増加する。この図より差電圧検出回路3d
の出力電圧Verrorを求めると次式のようになる。

Verror＝Vref＋α×（（Vcoil−Vf） ＋R1×Ioffset−（Vm−Vf）） ＝−α×（Vm−Vcoil）＋Vref ＋α×R1×Ioffset ……（12） 次に、電源電圧生成回路3cの入出力ゲインをβとする
と、前記Vmは次式で表わされる。

Vm＝β×Verror ＝−α×β×（Vm−Vcoil） ＋β×Vref＋α×β×R1×Ioffset ……（13） この（13）式を変形すると、 Vm＝（α×β／（１＋α×β））×Vcoil ＋（β／（１＋α×β））×Vref ＋（α×β／（１＋α×β）） ×R1×Ioffset ……（14） ここで、α×β＞＞１であるとするとこの（14）式は
次のようになる。

Vm＝Vcoil＋（1/α）×V ref ＋R1×Ioffset ……（15） 更に変形して差電圧Vceを求めると次式のようにな
る。

Vce＝Vm−Vcoil ＝（1/α）×Vref＋R1×Ioffset ……（16） 以上よりパワー回路電源電圧Vmと巻線電圧Vcoilとの
差電圧Vceが巻線電流Icoilの増加に伴い増加することが
わかる。この様子を図で表わすと第６図のようになる。

第７図は第３実施例の電源電圧制御部の回路図であ
る。

この電源電圧制御部５は、差電圧検出回路3dの構成が
前記第２実施例と異なる。尚、駆動方式は従来例と同じ
だが、巻線端子電圧とパワー回路電源電圧の波形は前記
第11図に示すようになる。

同図において、差電圧検出回路3fの一部を構成する振
幅検出回路６は、巻線端子電圧Vcoilを全相観測し、そ
の振幅を検出する回路である。

同図よりVerrorを求めると次式のようになる。

Verror＝Vref−α×（Vm−Vcoil） ……（17） 次に、電源電圧生成回路3cの入出力ゲインをβとする
と、Vmは次式で表わされる。

Vm＝β×Verror＋β×R1×Ioffset ＝−α×β×（Vm−Voci1） ＋β×Vref＋β×R1×Ioffset ……（18） この式を変形して、且つα×β＞＞１とすると、 Vm＝Vcoil＋（1/α）×Vref ＋（1/α）×R1×Ioffset ……（19） となり差電圧Vceは次式で表わされる。

Vce＝Vm−Vcoil ＝（1/α）×Vref ＋（1/α）×R1×Ioffset ……（20） ここで差電圧Vceと巻線電圧Icoilの関係は、第８図に
示すようになる。同図のVcesat・npはパワー回路56のソ
ース側出力トランジスタ56aとシンク側出力トランジス
タ56bの前記Vcesatとの和を表わしている。

第９図は第４実施例の電源電圧制御部の回路図であ
る。

第４実施例の電源電圧制御部７は、前記第１乃至第３
実施例と異なり差電圧検出回路3g及びオフセット回路3h
共にオペアンプにより構成されている。

尚、駆動方式及び巻線端子電圧とパワー回路電源電圧
との波形は従来例と同じである。

次に、第４実施例の動作について説明する。

第９図において、 Voffset＝（１＋（R12/R11））×Rf×Icoil ……（21） Verror＝−（R32/R31）×（Vm−Vcoil）＋Vcoil−Vf ……（22） Vin＝（R4/R1）×Voffset1 ＋（R4/R2）×Voffset0 （R4/R3）×Verror ……（23） となり、電源電圧生成回路3cの入出力ゲインを β＝R3/R4 とすると、 Vm＝β×Vin＝（R3/R4）×Vin ＝（R3/R1）×Voffset1 ＋（R3/R2）×Voffset0＋Verror ＝（R3/R1）×（１＋（R12/R11）） ×Rf×Icoil＋（R3/R2） ×Voffset0−（R32/R31） ×（Vm−Vcoil）＋Vcoil−Vf ……（24） となり、この（24）式を変形すると、 Vm＝Vcoil＋（R3/R1） ×（１＋（R12/R11））×Rf×Icoil ＋（R3/R2）×V0ffset0−Vf ……（25） となる。従って、差電圧Vceは次式で表わされる。

Vce＝（R3/R1）×（１＋（R12/R11）） ×Rf×Icoil＋（R3/R2）×Voffset0−Vf ……（26） 差電圧Vceと巻線電流Icoilの関係は、第10図に示すよ
うになる。

以上説明したように、本発明に係るブラシレス直流モ
ータ駆動回路によれば、 まず第１に、巻線に発生する電圧Vcoilと、パワー回
路に供給される電源電圧Vmとの差電圧Vceを必要かつ最
小値になるように制御することにより、パワー回路の出
力トランジスタで消費される電力を最小に抑えることが
でき、巻線に効率よくパワーを供給できる。

例えば、カメラ一体型VTR（ビデオテープレコーダ）
のような携帯用機器に使用すると、電池の消耗を少なく
することができるので、機器の連続使用時間を延すこと
ができる。

第２に、モータに掛る負荷の変動等による巻線電流の
変化に応じて前記差電圧Vceを常にその巻線電流に必要
な最小限の値に抑えることができるために、前記パワー
回路のIC化がし易く、ICの小型化やコストの低減が図れ
る。

（発明の効果） トランジスタ等の可変インピーダンス素子に印加され
る電圧が、巻線電流の振幅に応じて必要且つ最小な値に
抑えられるので、パワー回路で消費される電力と回路の
コストを低減することができ、IC化が容易となる。

即ち、上述したように、巻線電流に応じた最適な差電
圧が調整され、大きな巻線電流が流れるときは差電圧が
大きくなるように調整されるので、トランジスタが線形
動作することができるという効果がある。

更に、巻線電流が減少するときは差電圧が小さくなる
ように調整され、無駄な電圧降下が発生しないので電力
損失がなくなるという効果がある。

【図面の簡単な説明】

第１図は本発明に係るブラシレス直流モータ駆動回路の
第１実施例の構成図、第２図は同第１実施例の電源電圧
制御部の回路図、第３図は同第１実施例のオフセット回
路のIoffset対Icoil特性図、第４図は同第１実施例の差
電圧対巻線電流特性図、第５図は同第２実施例の電源電
圧制御部の回路図、第６図は同第２実施例の差電圧対巻
線電流特性図、第７図は同第３実施例の電源電圧制御部
の回路図、第８図は同第３実施例の差電圧対巻線電流特
性図、第９図は同第４実施例の電源電圧制御部の回路
図、第10図は同第４実施例の差電圧対巻線電流特性図、
第11図及び第16図は従来のブラシレス直流モータ駆動回
路の巻線電圧対パワー回路電源電圧特性図、第12図は同
差電圧検出回路入出力特性図、第13図は同電源電圧生成
回路入出力特性図、第14図は同電源電圧制御部入出力特
性図、第15図は従来のブラシレス直流モータ駆動回路の
一例の構成図、第17図は同電源電圧制御部の回路図、第
18図は同差電圧対巻線電流特性図である。 １……ブラシレス直流モータ駆動回路、２……巻線電流
検出回路（巻線電流検出手段）、3,4,5,7……電源電圧
制御部、3a,3d,3f,3g……差電圧検出回路（差電圧検出
手段）、3b,3e,3h……オフセット回路（オフセット手
段）、3c……電源電圧生成回路（電源手段）、６……振
幅検出回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 稔 神奈川県横浜市神奈川区守屋町３丁目12 番地 日本ビクター株式会社内 (72)発明者 石井 博文 東京都小平市上水本町５丁目22番１号 株式会社日立マイコンシステム内 (56)参考文献 特開 昭59−80180（ＪＰ，Ａ) 特開 昭63−148886（ＪＰ，Ａ) 特開 平２−51388（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電源電圧を制御可能とする電源電圧生成回
   路と、前記電源電圧生成回路の出力端子間に複数相の電
   機子巻線と該各々の相の電機子巻線の電流を順次通電制
   御する出力トランジスタとを直列に接続したパワー回路
   と、前記電源電圧生成回路の電源電圧と前記電機子巻線
   に発生する巻線電圧との差電圧を検出する差電圧検出回
   路と、前記差電圧を前記電源電圧生成回路の電源電圧に
   負帰還させる電源電圧制御手段とを備えたブラシレス直
   流モータ駆動回路において、 前記電源電圧制御手段は、前記電機子巻線の電流値を前
   記電源電圧生成回路の電源電圧に帰還させることで、前
   記電流値が増加すると前記電源電圧生成回路の電源電圧
   を増加させる一方で、前記電流値が減少すると前記電源
   電圧を減少させて、前記差電圧が常に前記出力トランジ
   スタの通電時の飽和電圧より僅かに大なるように制御す
   る、 ことを特徴とするブラシレス直流モータ駆動回路。