KR20070049589A - 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법 - Google Patents

금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법 Download PDF

Info

Publication number
KR20070049589A
KR20070049589A KR1020060110001A KR20060110001A KR20070049589A KR 20070049589 A KR20070049589 A KR 20070049589A KR 1020060110001 A KR1020060110001 A KR 1020060110001A KR 20060110001 A KR20060110001 A KR 20060110001A KR 20070049589 A KR20070049589 A KR 20070049589A
Authority
KR
South Korea
Prior art keywords
silicone resin
semiconductor element
curable silicone
sealing
gold
Prior art date
Application number
KR1020060110001A
Other languages
English (en)
Other versions
KR101172551B1 (ko
Inventor
에이이찌 다베이
히데요시 야나기사와
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20070049589A publication Critical patent/KR20070049589A/ko
Application granted granted Critical
Publication of KR101172551B1 publication Critical patent/KR101172551B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명의 과제는 반도체 소자를 장착한 금도금 인쇄 기판을 실리콘 수지로 밀봉할 때에 충분한 접착성을 갖는 반도체 소자의 밀봉 방법을 제공하는 것이다.
상기 과제는 금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 갖는 반도체 소자의 밀봉 방법에 있어서, 상기 금도금 인쇄 기판을 미리 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제로 처리하는 상기 밀봉 방법으로 해결되며, 금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 갖는 반도체 소자의 밀봉 방법에 있어서, 상기 경화성 실리콘 수지가 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제를 함유하는 상기 밀봉 방법으로 해결된다.
금도금 인쇄 기판, 반도체 소자, 밀봉 방법

Description

금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법 {METHOD OF SEALING SEMICONDUCTOR ELEMENT MOUNTED ON GOLD PLATED PRINTED BOARDS}
[비특허 문헌 1] 전자 재료 9월호(제44권 제9호) p.86-89(발행소: (주)고교 초사까이)
[비특허 문헌 2] 전자 재료 9월호(제44권 제9호) p.90-93(발행소: (주)고교 초사까이)
본 발명은 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법에 관한 것이다.
종래, 광 반도체로서, 각종 광 센서용 포토 다이오드, 포토 트랜지스터 등의 수광 소자 및 발광 다이오드(LED)가 알려져 있다. 이들의 성형 방법으로는, 예를 들면 금도금 인쇄 기판 상에 반도체 소자를 장착하고, 와이어 본딩 후, 포팅, 트랜스퍼 몰드 등의 성형 기술을 이용하여 상기 반도체 소자를 밀봉하는 기술이 알려져 있다.
종래, 밀봉 재료로는 에폭시 수지가 사용되고 있었지만, 소자의 고성능화에 따라 소자로부터의 광 에너지의 증대나 발열량의 증대에 의해 에폭시 수지의 변색열화가 지적되고 있다(비특허 문헌 1). 이 대신에 내구성이 우수한 수지로는 실리콘 수지가 있지만, 상기한 방법에서는 접착성이 떨어지는 경우가 있기 때문에, 그대로 치환하는 것은 곤란하였다(비특허 문헌 2).
한편, 무기 물질과 실리콘 재료를 접착하는 방법으로는, 무기 물질을 실란 커플링제로 미리 표면 처리하는 방법, 실리콘 재료에 실란 커플링제를 첨가하는 방법 등이 알려져 있다. 구체적으로는 실란 커플링제를 직접, 또는 용제(유기 용제 또는 물)로 희석한 용액을 무기 물질에 분무하는 방법이나 침지·건조하는 방법이 있다. 그러나, 무기 물질이 금(예를 들면, 금도금)인 경우에는, 양호한 접착성을 얻는 것이 곤란하였다.
상기 문제점을 감안하여, 본 발명의 목적은 반도체 소자를 장착한 금도금 인쇄 기판을 실리콘 수지로 밀봉할 때에 충분한 접착성을 갖는 반도체 소자의 밀봉 방법을 제공하는 것에 있다.
본 발명자들은 상기 목적을 달성하기 위해서 예의 검토를 행한 결과, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 첫번째로,
금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 갖는 반도체 소자의 밀봉 방 법에 있어서,
상기 금도금 인쇄 기판을 미리 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제로 처리하는 상기 밀봉 방법(이하, "밀봉 방법 1"이라 함)을 제공한다.
본 발명은 두번째로,
금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 갖는 반도체 소자의 밀봉 방법에 있어서,
상기 경화성 실리콘 수지가 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제를 함유하는 상기 밀봉 방법(이하, "밀봉 방법 2"라 함)을 제공한다.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명을 자세히 설명한다.
<처리제>
본 발명의 밀봉 방법에 사용되는 처리제는 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합이고, 상세하게는 1분자 중에 산 무수물기와 알콕시기를 갖는 화합물이다. 이 산 무수물기 함유 알콕시실란은, 예를 들면 하기 화학식 1로 표시된다.
R(4-n)SiXn
식 중, R은 산 무수물기이고, X는 탄소 원자수 1 내지 6의 알콕시기 또는 1가 탄화수소기이며, 단 적어도 하나의 X는 알콕시기이고, n은 1 내지 3의 정수이다.
상기 화학식 1 중, R로 표시되는 산 무수물기는, 예를 들면 하기 구조식으로 표시되는 기 등이다.
Figure 112006081783737-PAT00001
상기 화학식 1 중, X로 표시되는 알콕시기는, 바람직하게는 탄소 원자수 1 내지 4이고, 구체적으로는, 예를 들면 메톡시기, 에톡시기, 프로폭시기 등이며, 바람직하게는 메톡시기이다. X로 표시되는 1가 탄화수소기는, 바람직하게는 탄소 원자수 1 내지 4이고, 구체적으로는, 예를 들면 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기 등의 알킬기이며, 바람직하게는 공업적으로 입수 용이한 메틸기이다. 상기 화학식 1 중, 2 내지 3개, 특히 3개의 X가 알콕시기인 것이 무기 물질과의 접착성이 향상되기 때문에 바람직하다.
상기 화학식 1로 표시되는 산 무수물기 함유 알콕시실란으로는, 예를 들면 하기 구조식 1a로 표시되는 알릴숙신산 무수물과 트리메톡시실란의 부가 반응 생성물; 하기 구조식 1b로 표시되는 알릴숙신산 무수물과 트리에톡시실란의 부가 반응 생성물; 하기 구조식 1c로 표시되는 5-노르보르넨-2,3-디카르복실산 무수물과 트리 메톡시실란의 부가 반응 생성물; 하기 구조식 1d로 표시되는 알릴나딕산 무수물과 트리메톡시실란의 부가 반응 생성물 등을 들 수 있다.
Figure 112006081783737-PAT00002
식 중, Me는 메틸기를 나타낸다. 이하, 동일하다.
Figure 112006081783737-PAT00003
식 중, Et은 에틸기를 나타낸다. 이하, 동일하다.
Figure 112006081783737-PAT00004
Figure 112006081783737-PAT00005
본 발명의 밀봉 방법에 사용되는 처리제 중, 산 무수물기 함유 알콕시실란의 부분 가수분해 축합물은 상기 산 무수물기 함유 알콕시실란을 부분 가수분해 및 축합하여 얻어지는 화합물이다.
이들 처리제는 1종 단독으로 사용하거나 2종 이상을 병용할 수도 있다.
<경화성 실리콘 수지>
본 발명의 밀봉 방법에 사용되는 경화성 실리콘 수지는, 통상 경화성 실리콘 수지 조성물이고, 바람직하게는 하기의 (A) 내지 (C) 성분을 함유하는 조성물이다. 이하, 바람직한 실시 형태인 조성물을 일례로서 설명한다.
[(A) 부가 반응성 탄소-탄소 이중 결합을 갖는 유기 규소 화합물]
(A) 성분은, 부가 반응성 탄소-탄소 이중 결합을 1분자 중에 2개 이상, 바람직하게는 2 내지 10개 갖는 유기 규소 화합물이다. "부가 반응성"이란, 규소 원자에 결합된 수소 원자와 히드로실릴화 반응에 의해 부가될 수 있는 성질을 의미한다.
부가 반응성 탄소-탄소 이중 결합으로는, 예를 들면 비닐기, 알릴기 등의 알케닐기; 지환식 탄화수소의 환을 구성하고 있는 비닐렌기(-CH=CH-) 등에 포함되는 탄소-탄소 이중 결합을 들 수 있다.
(A) 성분의 구조는 직쇄상이거나, 환상이거나, 이들의 일부가 분지쇄를 갖는 것일 수도 있다.
(A) 성분은 특별히 한정되지 않으며, 예를 들면 반도체 소자의 밀봉 분야에서 이미 알려진 부가 반응 경화형 실리콘 수지 조성물의 주요 성분으로서 일반적으로 사용되는 알케닐기 함유 오르가노폴리실록산이나 디실릴페닐렌기 함유 유기 규소 화합물 등을 들 수 있다. 또한, 디실릴페닐렌기란, 식:-SiR1 2-C6H4-SiR1 2-(식 중, R1은 독립적으로 1가 탄화수소기이다. 이하, 동일함)로 표시되는 기이다.
상기 화학식 중, R1로 표시되는 1가 탄화수소기는 탄소 원자수가 바람직하게는 1 내지 12, 보다 바람직하게는 1 내지 6이다. 이 1가 탄화수소기로는, 예를 들면 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기를 들 수 있다.
-알케닐기 함유 오르가노폴리실록산-
알케닐기 함유 오르가노폴리실록산은, 예를 들면 하기 화학식 2의 평균조성식으로 표시된다. 이 화학식 2의 평균조성식으로 표시되는 화합물을 사용하면, 광 투과성이 우수한 경화물이 얻어지기 때문에 바람직하다.
R2 a(C6H5)bSiO[(4-a-b)/2]
식 중, R2는 독립적으로 페닐기 이외의 치환 또는 비치환된 1가 탄화수소기, 알콕시기 또는 수산기이고, 단 전체 R2의 0.1 내지 80 몰％, 바람직하게는 0.3 내지 70 몰％는 알케닐기이며, a는 0.1 내지 1.8, 바람직하게는 0.2 내지 1.6의 수, b는 0.2 내지 1.9, 바람직하게는 0.25 내지 1.7의 수이고, 단, 1≤a+b<2, 바람직하게는 1.1≤a+b≤1.9, 또한 0.20≤b/(a+b)≤0.95, 바람직하게는 0.3≤b/(a+b)≤0.85이다.
상기 화학식 2 중, R2로 표시되는 1가 탄화수소기 및 알콕시기는 탄소 원자수가 바람직하게는 1 내지 12, 보다 바람직하게는 1 내지 6이다. 상기 1가 탄화수 소기로는, 예를 들면 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기 등을 들 수 있다. 상기 알콕시기로는, 예를 들면 메톡시기, 에톡시기, 프로폭시기 등을 들 수 있다. 공업적 입수 용이함 및 반응성의 관점에서 R2로는 메톡시기, 에톡시기가 바람직하다.
상기 평균조성식 2로 표시되는 알케닐기 함유 오르가노폴리실록산의 구체예로는,
(CH3)0.7(C6H5)0.55(CH2=CH-)0.2SiO1 .28
(CH3)0.4(C6H5)0.75(CH2=CH-)0.4(HO)0.13SiO1 .16
등을 들 수 있다.
-디실릴페닐렌기 함유 유기 규소 화합물-
디실릴페닐렌기 함유 유기 규소 화합물의 구체예로는, 하기 화학식 3a로 표시되는 것 등을 들 수 있다.
Figure 112006081783737-PAT00006
식 중, p는 0 내지 10의 정수이다.
(A) 성분으로는 상기 화학식 3a로 표시되고, 식 중 p의 값(평균)이 0 내지 5인 화합물이 특히 바람직하다.
(A) 성분은 1종 단독으로 사용하거나 2종 이상을 병용할 수도 있다.
[(B) 규소 원자에 결합된 수소 원자를 갖는 유기 규소 화합물]
(B) 성분은 규소 원자에 결합된 수소 원자를 1분자 중에 2개 이상, 바람직하게는 3 내지 50개 갖는 유기 규소 화합물이다. 이 규소 원자에 결합된 수소 원자는 (A) 성분 중의 부가 반응성 탄소-탄소 이중 결합과 히드로실릴화 반응에 의해 부가되는 것이다.
(B) 성분의 구조는 직쇄상이거나, 환상이거나, 이들의 조합일 수도 있고, 이들의 일부에 분지 구조를 갖는 것일 수도 있다.
(B) 성분은 특별히 한정되지 않으며, 예를 들면 직쇄상 또는 환상의 오르가노하이드로젠폴리실록산, 환상의 오르가노하이드로젠폴리실록산과 비닐노르보르넨을 히드로실릴화 반응시켜 이루어지는 부가 반응 생성물 등을 들 수 있다.
직쇄상의 오르가노하이드로젠폴리실록산은, 예를 들면 하기 화학식 4로 표시된다. 특히, p 및 q가 모두 1 이상이고, 분자 중에 디페닐실록산 단위와 메틸하이드로젠실록산 단위를 갖는 오르가노하이드로젠폴리실록산이 바람직하다.
Figure 112006081783737-PAT00007
식 중, R3은 독립적으로 수소 원자 또는 알킬기이고, 단, 1분자 중에 2개 이상, 바람직하게는 3개 이상의 수소 원자를 가지며, p는 0 이상, 바람직하게는 1 내지 100, q는 0 이상, 바람직하게는 1 내지 100의 정수이다.
상기 화학식 4 중, R3으로 표시되는 알킬기는 통상 탄소 원자수 1 내지 6이고, 예를 들면 메틸기, 에틸기, 프로필기 등을 들 수 있다.
직쇄상의 오르가노하이드로젠폴리실록산의 구체예로는, 하기 구조식으로 표시되는 것 등을 들 수 있다.
Me3SiO(Ph2SiO)1(MeHSiO)3SiMe3
Me3SiO(Ph2SiO)2(MeHSiO)3SiMe3
Me3SiO(Ph2SiO)3(MeHSiO)3SiMe3
HMe2SiO(Ph2SiO)1(MeHSiO)1SiMe2H
HMe2SiO(Ph2SiO)2(MeHSiO)2SiMe2H
HMe2SiO(Ph2SiO)3(MeHSiO)3SiMe2H
환상의 오르가노하이드로젠폴리실록산은, 예를 들면 하기 화학식 5로 표시된다.
(HR4SiO)r(R4 2SiO)s
식 중, R4는 독립적으로 알킬기이고, r은 1 이상, 바람직하게는 2 내지 4의 정수이며, s는 0 이상, 바람직하게는 0 내지 1의 정수이다.
상기 화학식 5 중, R4로 표시되는 알킬기는 상술한 R3으로 표시되는 알킬기로서 설명한 것과 동일한 종류이다.
환상의 오르가노하이드로젠폴리실록산의 구체예로는, 하기 구조식으로 표시되는 것 등을 들 수 있다.
(HMeSiO)3
(HMeSiO)4
(HMeSiO)3(Me2SiO)
(HMeSiO)4(Me2SiO)
부가 반응 생성물은, 예를 들면 상술한 환상의 오르가노하이드로젠폴리실록산과 비닐노르보르넨을 히드로실릴화 반응시켜 이루어지는 것이다. 그 구체예로는, 하기 구조식 6으로 표시되는 것 등을 들 수 있다.
Figure 112006081783737-PAT00008
식 중, t는 1 내지 50의 정수이다.
(B) 성분의 배합량은, (A) 성분 중 부가 반응성 탄소·탄소 이중 결합 1 몰에 대하여 통상 0.3 내지 3.0 몰이지만, 밀봉재의 용도에 필요한 충분한 경도를 갖는 경화물을 얻기 위해서는, 바람직하게는 0.5 내지 2.0 몰, 보다 바람직하게는 0.6 내지 1.5 몰이다.
(B) 성분은 1종 단독으로 사용하거나 2종 이상을 병용할 수도 있다.
[(C) 히드로실릴화 반응 촉매]
(C) 성분은 히드로실릴화 반응 촉매이다. (C) 성분으로는 히드로실릴화 반응 촉매로서 종래부터 공지된 것을 모두 사용할 수 있다. (C) 성분의 구체예로는, 백금흑, 염화 제2백금, 염화백금산, 염화백금산과 1가 알코올과의 반응 생성물, 염화백금산과 올레핀류와의 착체, 비스(아세틸아세토네이토)백금: Pt{-OC(CH3)=CHC(O)CH3}2 등의 백금계 촉매; 팔라듐계 촉매, 로듐계 촉매 등의 백금족 금속계 촉매 등을 들 수 있다.
(C) 성분의 배합량은 촉매로서 작용하는 유효량이면 좋고, 특별히 제한되지 않지만, (A) 성분과 (B) 성분의 합계에 대하여, 질량 기준으로 백금족 금속 원자로서, 통상 1 내지 500 ppm, 특히 2 내지 100 ppm 정도인 것이 바람직하다. 이러한 범위를 충족하는 경우에는, 경화 반응에 요구되는 시간이 적절해진다.
[처리제]
밀봉 방법 2(후술함)를 적용하는 경우에는, 조성물에 상기 처리제를 배합할 필요가 있다. 또한, 밀봉 방법 1(후술함)을 적용하는 경우에도, 조성물에 상기 처리제를 배합할 수도 있다. 처리제의 종류는 상술한 바와 같다. 이 경우 처리제의 배합량은, 통상 조성물의 1 내지 10 질량％, 바람직하게는 2 내지 8 질량％, 보다 바람직하게는 2 내지 5 질량％이다. 이러한 범위를 충족한다면, 투명성을 손상시 키지 않는 범위 내에서 양호한 접착성을 나타낸다. 이들 처리제는 1종 단독으로 사용하거나 2종 이상을 병용할 수도 있다.
[그 밖의 성분]
본 발명의 밀봉 방법에 바람직하게 사용되는 경화성 실리콘 수지 조성물에는, 본 발명의 효과를 손상시키지 않는 범위에서 다른 성분을 배합할 수도 있다.
예를 들면, 조성물의 점도, 경화물의 경도 등을 조정하기 위해서, 규소 원자에 결합된 수소 원자 또는 부가 반응성 탄소-탄소 이중 결합을 1분자 중에 1개만 갖는 규소계 화합물을 배합할 수 있다. 구체적으로는, 예를 들면 규소 원자에 결합된 수소 원자 또는 부가 반응성 탄소-탄소 이중 결합을 1분자 중에 1개만 갖는 직쇄상 디오르가노폴리실록산, 삼차원 메쉬상 오르가노폴리실록산, 환상 디오르가노폴리실록산, 실페닐렌계 화합물 등을 들 수 있다.
가사 시간(pot life)을 확보하기 위해서, 1-에티닐시클로헥산올, 3,5-디메틸-1-헥신-3-올 등의 부가 반응 제어제를 배합할 수 있다.
강도를 향상시키기 위해서 발연 실리카 등의 무기질 충전제를 투명성에 영향을 주지 않는 범위에서 배합할 수도 있다. 또한, 실란 커플링제, 염료, 안료, 난연제 등을 배합할 수도 있다.
내구성을 향상시키기 위해서, 산화 방지제, 비스(1-옥틸옥시-2,2,6,6-테트라메틸-4-피페리딜)세바케이트 등의 힌더드아민 등의 광 안정화제를 사용할 수 있다.
[제조·경화 조건]
본 발명의 밀봉 방법에 바람직하게 사용되는 경화성 실리콘 수지 조성물은 상기 (A) 내지 (C) 성분 및 경우에 따라서는 그 밖의 성분을 균일하게 혼합함으로써 제조할 수 있다. 이 조성물로부터 경화물을 제조하기 위한 경화 조건은 조성물의 양에 따라 다르지만, 통상 60 내지 180 ℃, 5 내지 600 분으로 하는 것이 바람직하다.
<반도체 소자의 밀봉 방법>
금도금 인쇄 기판 상에 장착된 반도체 소자를 밀봉하는 방법으로는, 이하의 두 가지의 방법이 있다. 이들 방법에 대해서 상술한다.
-밀봉 방법 1-
제1 방법은,
금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 갖는 반도체 소자의 밀봉 방법에 있어서, 상기 금도금 인쇄 기판을 미리 상기 처리제로 처리하는 상기 밀봉 방법이다.
상기 금도금 인쇄 기판을 처리제로 처리하는 방법은, 금도금 인쇄 기판에 반도체 소자를 장착하기 전에 상기 기판을 처리제로 처리하는 방법일 수도 있고, 금도금 인쇄 기판에 반도체 소자를 장착한 후에 상기 기판을 처리제로 처리하는 방법일 수도 있다. 또한, 후자의 경우에는, 상기 기판에 장착된 반도체 소자를 처리제로 처리하지 않도록 배려할 수도 있고, 상기 기판에 장착된 반도체 소자마다 처리제로 처리할 수도 있다.
상기 밀봉 방법에서 사용하는 처리제는 상술한 바와 같다. 처리제에 의한 처리 방법은, 예를 들면 처리제를 기판에 직접 도포하는 방법 또는 처리제에 기판을 침지하는 방법일 수도 있지만, 처리제를 메탄올, 에탄올 등의 알코올에 용해시키고, 경우에 따라서는 추가로 염산, 아세트산 등의 산을 첨가한 용액을 제조하여 도포·침지를 행할 수도 있다. 용액을 제조하여 도포·침지를 행한 경우에는, 처리 후에 경화성 실리콘 수지로 피복을 행하기 전에, 미리 용액 중의 알코올을 제거하고, 기판 표면을 건조시키는 것이 필요하다. 이 처리에 사용하는 처리제의 양은 경화성 실리콘 수지와 금도금 인쇄 기판과의 양호한 접착성을 얻기 위해 충분한 양이면 된다.
상기 밀봉 방법에서 사용하는 경화성 실리콘 수지는 특별히 한정되지 않지만, 상기 경화성 실리콘 수지의 항목에서 경화성 실리콘 수지 조성물로서 설명한 것을 사용하는 것이 바람직하다. 경화성 실리콘 수지를 사용하여, 예를 들면 금도금 인쇄 기판의 일부 또는 전부와 장착된 반도체 소자를 피복하도록 포팅 등을 행하고, 이어서 경화시킴으로써, 이 반도체 소자를 밀봉할 수 있다. 사용하는 경화성 실리콘 수지의 양은 반도체 소자를 피복하기 위해 충분한 양이면 된다. 또한, 경화 방법은, 경화성 실리콘 수지의 성질에 따라 다르지만, 통상 70 내지 150 ℃에서 1 내지 10 시간 동안 가열하면 된다.
이상의 처리 방법 1의 일례를 설명하면 다음과 같다. 즉, 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제를 메탄올, 에탄올 등의 알코올 100 질량부에 대하여, 0.01 질량부에서 10 질량부 첨가하고, 균일하게 혼합한다. 이 때, 염산이나 아세트산을 첨가할 수도 있 다. 반도체 소자를 장착한 금도금 인쇄 기판을 얻어진 용액에 수초간 내지 수분간 침지한 후, 알코올을 제거하기 위해서 건조를 행한다. 건조 후, 경화성 실리콘 수지 조성물로 반도체 소자 및 금도금 인쇄 기판을 덮고, 가열을 행함으로써 밀봉한다.
-밀봉 방법 2-
제2 방법은,
금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 갖는 반도체 소자의 밀봉 방법에 있어서, 상기 경화성 실리콘 수지가 상기 처리제를 함유하는 상기 밀봉 방법이다.
상기 밀봉 방법에서 사용하는 경화성 실리콘 수지는 상술한 바와 같고, 포함되는 처리제의 양도 상술한 바와 같다. 이 경화성 실리콘 수지로는, 상기 경화성 실리콘 수지의 항목에서 경화성 실리콘 수지 조성물로서 설명한 것을 사용하는 것이 바람직하다. 경화성 실리콘 수지를 사용하여, 예를 들면 금도금 인쇄 기판의 일부 또는 전부와 장착된 반도체 소자를 피복하도록 포팅 등을 행하고, 이어서 경화시킴으로써, 이 반도체 소자를 밀봉할 수 있다. 사용하는 경화성 실리콘 수지의 양은 반도체 소자를 피복하기 위해 충분한 양이면 된다. 또한, 경화 방법은, 경화성 실리콘 수지의 성질에 따라 다르지만, 통상 70 내지 150 ℃에서 1 내지 10 시간 동안 가열하면 된다.
이상의 처리 방법 2의 일례를 설명하면 다음과 같다. 즉, 처리제를 포함하 지 않는 열 경화성 실리콘 수지 조성물 100 질량부에 대하여, 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제를 0.1 질량부에서 20 질량부의 양으로 첨가하여 균일하게 혼합한다. 이와 같이 하여 얻어진 처리제 함유 조성물로 반도체 소자 및 금도금 인쇄 기판을 덮고, 가열을 행함으로써 밀봉한다.
<실시예>
이하, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명하지만, 본 발명이 하기의 실시예로 제한되는 것은 아니다.
<실시예 1>
하기 화학식 7로 표시되는 산 무수물기 함유 알콕시실란 0.5 질량부와 에탄올 99.5 질량부를 포함하는 용액에, 반도체 소자를 장착한 금도금 인쇄 기판을 5 초간 침지한 후, 100 ℃에서 10 분간 오븐에서 건조하였다.
Figure 112006081783737-PAT00009
이 기판 상에 하기 화학식 8로 표시되는 화합물 60 질량부, 하기 화학식 9로 표시되는 화합물 40 질량부, 염화백금산의 이소프로판올 용액 (화학식 8 및 9로 표시되는 화합물의 합계에 대하여 백금 금속 원자로서의 질량 환산으로 40 ppm이 되는 양), 힌더드아민계 광 안정제로서 비스(1-옥틸옥시-2,2,6,6-테트라메틸-4-피페리딜)세바케이트 (화학식 8 및 9로 표시되는 화합물의 합계에 대하여 질량 환산으 로 100 ppm이 되는 양)로 이루어지는 조성물 A를 약 0.1 mm의 두께가 되도록 포팅하고, 100 ℃에서 1 시간, 150 ℃에서 5 시간 동안 경화시켰다. 이와 같이 하여 밀봉체를 제조하였다.
Figure 112006081783737-PAT00010
(식 중, u=0.5)
Figure 112006081783737-PAT00011
(식 중, v=5)
<실시예 2>
실시예 1에 기재한 조성물 A 100 질량부에 대하여, 상기 화학식 7로 표시되는 산 무수물기 함유 알콕시실란 2 질량부를 혼합하여 조성물 B를 제조하였다. 이 조성물 B를 미처리된 금도금 인쇄 기판 상에 약 0.1 mm의 두께가 되도록 포팅하고, 100 ℃에서 1 시간, 150 ℃에서 5 시간 동안 경화시켰다. 이와 같이 하여 밀봉체를 제조하였다.
<비교예 1>
실시예 1에서, 산 무수물기 함유 알콕시실란 대신에 2-(3,4-에폭시시클로헥 실)에틸트리메톡시실란을 사용한 것 이외에는, 실시예 1과 동일하게 하여 밀봉체를 제조하였다.
<비교예 2>
실시예 1에서, 산 무수물기 함유 알콕시실란 대신에 N-(2-아미노에틸)-3-아미노프로필트리메톡시실란을 사용한 것 이외에는, 실시예 1과 동일하게 하여 밀봉체를 제조하였다.
<비교예 3>
실시예 1에서, 산 무수물기 함유 알콕시실란 대신에 3-메르캅토프로필트리메틸실란을 사용한 것 이외에는, 실시예 1과 동일하게 하여 밀봉체를 제조하였다.
<비교예 4>
실시예 1에서, 산 무수물기 함유 알콕시실란에 의한 기판의 표면 처리를 행하지 않은 것 이외에는, 실시예 1과 동일하게 하여 밀봉체를 제조하였다.
<특성 평가>
상기 실시예·비교예에서 제조한 밀봉체의 실리콘 수지 경화물에 대해서, 이하의 방법에 준하여 특성을 평가하였다. 이들의 결과는 하기 표 1에 나타낸다.
-외관-
경화물의 외관을 육안으로 관찰하였다. 투명성이 양호하고 표면이 평탄한 경우를 "양호"라고 평가하고, 투명성이 떨어지거나 표면에 왜곡이 있는 경우를 "불량"이라 평가하였다.
-점착성(tack)-
경화물의 점착성의 유무를 촉감으로 판단하였다.
-경도-
경화물의 경도(쇼어 D)를 측정하였다.
-접착성 시험-
밀봉체의 수지 경화물(금도금 인쇄 기판 상의 수지)을 절단기를 이용하여 1 mm 간격의 격자상으로 절단하였다. 이 때의 박리 상황을 관찰하였다.
A: 격자상으로 절단한 후에 기판을 구부려도 박리되지 않았다.
B: 격자상으로 절단하여도 박리되지 않았다.
C: 격자상으로 절단하였을 때(즉, 두 방향으로 절단하였을 때)에 박리되었다.
D: 한 방향으로 절단하였을 때에 박리되었다.
Figure 112006081783737-PAT00012
본 발명의 밀봉 방법을 적용함으로써 얻어진 밀봉체(적층체)는 금도금 인쇄 기판과 실리콘 수지와의 접착성이 현저히 우수하며, 실리콘 수지의 외관 및 경도도 양호하고, 점착성도 인정되지 않는다. 또한, 히트사이클, 고온·고습 조건, 리플 로우 조건에 대한 내구성도 양호하다. 따라서, 본 발명의 밀봉 방법은 반도체 소자(예를 들면, 포토 다이오드, 포토 트랜지스터, 수광 소자 등의 광 반도체 소자)의 밀봉 방법으로서, 수광 소자 및 발광 다이오드의 보호, 밀봉 또는 접착의 용도에 특히 바람직하다.

Claims (3)

  1. 금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 포함하며, 상기 금도금 인쇄 기판을 미리 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제로 처리하는 것을 특징으로 하는 반도체 소자의 밀봉 방법.
  2. 금도금 인쇄 기판에 장착된 반도체 소자를 경화성 실리콘 수지로 피복하고, 이어서 상기 경화성 실리콘 수지를 경화시키는 공정을 포함하며, 상기 경화성 실리콘 수지가 산 무수물기 함유 알콕시실란 또는 그의 부분 가수분해 축합물 또는 이들의 조합으로 이루어지는 처리제를 함유하는 것을 특징으로 하는 반도체 소자의 밀봉 방법.
  3. 제1항 또는 제2항에 있어서, 상기 경화성 실리콘 수지가
    (A) 부가 반응성 탄소-탄소 이중 결합을 1분자 중에 2개 이상 갖는 유기 규소 화합물,
    (B) 규소 원자에 결합된 수소 원자를 1분자 중에 2개 이상 갖는 유기 규소 화합물, 및
    (C) 히드로실릴화 반응 촉매
    를 함유하는 것을 특징으로 하는 밀봉 방법.
KR1020060110001A 2005-11-08 2006-11-08 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법 KR101172551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00323241 2005-11-08
JP2005323241A JP4395472B2 (ja) 2005-11-08 2005-11-08 金メッキプリント基板上に装着された半導体素子の封止方法

Publications (2)

Publication Number Publication Date
KR20070049589A true KR20070049589A (ko) 2007-05-11
KR101172551B1 KR101172551B1 (ko) 2012-08-08

Family

ID=38004071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110001A KR101172551B1 (ko) 2005-11-08 2006-11-08 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법

Country Status (4)

Country Link
US (1) US7452571B2 (ko)
JP (1) JP4395472B2 (ko)
KR (1) KR101172551B1 (ko)
TW (1) TWI392035B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4395472B2 (ja) 2005-11-08 2010-01-06 信越化学工業株式会社 金メッキプリント基板上に装着された半導体素子の封止方法
JP2008069210A (ja) * 2006-09-12 2008-03-27 Shin Etsu Chem Co Ltd 多環式炭化水素基含有シリコーン系硬化性組成物
JP5332523B2 (ja) * 2008-11-11 2013-11-06 信越化学工業株式会社 酸無水物残基含有有機ケイ素化合物の安定化剤および安定化方法ならびに該組成物を含むシランカップリング剤組成物
CN102686598B (zh) * 2009-12-28 2015-06-17 道康宁东丽株式会社 有机硅化合物,用于生产其的方法及含有其的可固化硅酮组合物
JP2015034097A (ja) * 2013-08-07 2015-02-19 信越化学工業株式会社 水性シランカップリング剤組成物及びその製造方法、表面処理剤並びに物品
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
JP6347237B2 (ja) * 2015-08-21 2018-06-27 信越化学工業株式会社 付加硬化型オルガノポリシロキサン組成物及び半導体装置
KR102638827B1 (ko) * 2023-08-14 2024-02-21 주식회사 엠티지 실리콘 조성물 및 개스킷

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138339A (ja) * 1983-01-28 1984-08-08 Toshiba Corp 半導体装置
JP2000129094A (ja) 1998-10-26 2000-05-09 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置
JP2000141566A (ja) * 1998-11-10 2000-05-23 Mitsubishi Polyester Film Copp 塗布フィルム
JP2003249691A (ja) 2002-02-22 2003-09-05 Matsushita Electric Works Ltd 発光装置及びその製造方法
JP2004349561A (ja) 2003-05-23 2004-12-09 Kyocera Chemical Corp 半導体装置の接着方法とそれに使用される接着剤
JP3954582B2 (ja) * 2004-02-03 2007-08-08 横浜ゴム株式会社 硬化性樹脂組成物
JP2005272697A (ja) * 2004-03-25 2005-10-06 Shin Etsu Chem Co Ltd 硬化性シリコーン樹脂組成物、光半導体用封止材および光半導体装置
JP4395472B2 (ja) 2005-11-08 2010-01-06 信越化学工業株式会社 金メッキプリント基板上に装着された半導体素子の封止方法

Also Published As

Publication number Publication date
US20070104872A1 (en) 2007-05-10
JP4395472B2 (ja) 2010-01-06
KR101172551B1 (ko) 2012-08-08
JP2007134372A (ja) 2007-05-31
US7452571B2 (en) 2008-11-18
TW200735236A (en) 2007-09-16
TWI392035B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR101172551B1 (ko) 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법
KR102338110B1 (ko) 부가 경화형 실리콘 조성물
KR100988590B1 (ko) 실리콘 수지 조성물로 봉지된 반도체 장치 및 반도체 장치봉지용 실리콘 수지 타블렛
KR101614161B1 (ko) 실리콘 적층 기판, 그의 제조 방법, 실리콘 적층 기판 제조용 실리콘 수지 조성물 및 ｌｅｄ 장치
EP1878768B1 (en) Curable silicone rubber compositions and cured product thereof
JP5149022B2 (ja) 光半導体封止用シリコーン組成物及びそれを用いた光半導体装置
JP4636242B2 (ja) 光半導体素子封止材及び光半導体素子
US7632909B2 (en) Self-adhesive organopolysiloxane composition
KR102082014B1 (ko) 실리콘 수지 조성물, 및 이것을 이용한 실리콘 적층 기판과 그의 제조 방법 및 ｌｅｄ 장치
KR20100100662A (ko) 열경화성 실리콘 수지용 조성물
KR100938043B1 (ko) 이미드 실리콘 수지 및 그의 제조 방법
JP2015074751A (ja) シリコーン樹脂組成物、該組成物を用いた積層板、及び該積層板を有するｌｅｄ装置
EP3037482A1 (en) Addition-cured silicone resin composition, curing product of addition-cured silicone resin, and optical semiconductor element sealing body
US5399651A (en) Adhesion promoting additives and low temperature curing organosiloxane compositions containing same
KR20100130206A (ko) 열경화성 유기무기 하이브리드 투명재료
TWI752226B (zh) 硬化性聚矽氧樹脂組成物，光半導體元件封裝材料及光半導體裝置
KR101169033B1 (ko) 광 반도체 칩 접착용 투명 실리콘 조성물
KR101591185B1 (ko) 경화성 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 7