KR20070026582A - 발광소자 및 표시장치 - Google Patents

발광소자 및 표시장치 Download PDF

Info

Publication number
KR20070026582A
KR20070026582A KR1020067026186A KR20067026186A KR20070026582A KR 20070026582 A KR20070026582 A KR 20070026582A KR 1020067026186 A KR1020067026186 A KR 1020067026186A KR 20067026186 A KR20067026186 A KR 20067026186A KR 20070026582 A KR20070026582 A KR 20070026582A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
injection layer
electron injection
Prior art date
Application number
KR1020067026186A
Other languages
English (en)
Other versions
KR101161722B1 (ko
Inventor
순페이 야마자키
료지 노무라
사토시 세오
히로코 아베
야스오 나카무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070026582A publication Critical patent/KR20070026582A/ko
Application granted granted Critical
Publication of KR101161722B1 publication Critical patent/KR101161722B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers

Abstract

복수의 발광층의 사이에 중간도전층을 갖는 발광소자를 형성하는 경우, 종래의 방법에서는, 중간도전층이 투명성을 유지할 필요성이 있기 때문에, 재료의 제약이 대단히 크고, 소자의 제작 프로세스도 복잡하게 된다. 본 발명에 따른 발광소자는, 화소전극, 제1 발광층, 중간도전층(전자 주입층 및 정공 주입층으로 이루어지고, 그것의 한쪽이 섬 형상), 제2 발광층, 대향전극이 순차 적층되어서 이루어진다. 이에 따라, 중간도전층으로서 사용가능한 재료의 선택 폭을 대폭 넓히고, 발광 효율이 높으며, 소비 전력이 작고, 신뢰성이 높은 유기 ＥＬ 소자로 대표되는 발광소자 및 상기 발광소자를 사용한 표시장치를 제공할 수 있다.
발광소자, 표시장치, 중간도전층, 투명성, 섬 형상, 유기 EL 소자

Description

발광소자 및 표시장치{LIGHT-EMITTING ELEMENT AND DISPLAY DEVICE}
본 발명은, 양극, 음극, 및 상기 양극과 음극과의 사이에 삽입된 박막이 형성되고, 상기 박막이 일렉트로루미네센스(이하, ＥＬ이라고 한다)로 불리는 현상에 의해 발광하는 구조를 갖는 소자(이하, 발광소자라고 한다)와, 상기 발광소자를 기판 위에 구비한 표시장치에 관한 것이다. 또한, 본 발명은 상기 발광소자를 영상표시부에 구비한 전자기기에 관한 것이다.
EL 디스플레이는, 차세대의 플랫패널 디스플레이로서 가장 주목받고 있는 발광 장치의 하나이다. 발광 장치에 사용되는 발광소자에서는, 2개의 전극 사이에 유기 화합물을 포함하는 박막(이하, 유기박막이라고 한다)을 설치하고, 전극들에 통전함으로써 일렉트로루미네센스를 발생한다. 음극으로부터 주입된 전자 및 양극으로부터 주입된 정공이 유기박막에서 재결합해서 분자 여기자를 형성하고, 그 분자 여기자가 기저상태로 되돌아올 때에 광자가 방출되는데, 즉 발광에 이른다. 이때, 하나의 전자와 하나의 정공이 재결합함으로써 분자 여기자가 1분자 생성된다. 이 분자 여기자가 발광을 수반하면서 기저상태로 실활할 때, 여기상태와 기저상태의 에너지 차이에 해당하는 파장의 광자가 1개 방출된다(이것을 복사 과정이라고 부른다).
일반적인 유기 ＥＬ 소자에서는, 유기박막이 한 쌍의 양극과 음극에 끼워져 있다. 따라서, 양극과 음극에서 주입되는 정공과 전자(이하, 정공과 전자를 구별하지 않는 경우, 캐리어라고도 한다)의 수와 방출되는 광자들의 수의 비율, 즉 양자효율은 1을 초과하는 일은 없다.
이러한 제약을 해결하는 방법들의 한가지로서, 상기 음극과 양극와는 별도로, 소자 내에 새롭게 중간도전층을 형성하는 수법이 제안되어 있다(참고문헌 1: 일본국 특개평 11-329748호 공보, 제6∼7쪽 및 도 3).
참조문헌 1에 따르면, 한 쌍의 양극(11)과 음극(12)에 끼워진 소자 내에, Ａｌｑ(8-히드록시퀴놀린의 Ａｌ 착물)와 Ｌｉ을 포함하는 Ａｌｑ:Ｌｉ층(13)과 Ｉｎ-Ｚｎ-O(인듐·아연 산화물)층(14)을 형성하고, 이들 층의 반대측에, 즉 양극측과 음극측에 유기층들(15, 16)이 설치된 유기 ＥＬ 소자가 제안되어 있다(도 14). 이때, 참조번호 17은 층간 절연막을 나타낸다. 여기에서, Ａｌｑ:Ｌｉ층과 Ｉｎ-Ｚｎ-Ｏ층을 적층한 층d; 중간도전층으로 정의되어 있다. 이러한 구성의 유기 ＥＬ 소자에서는, 일반적인 유기 ＥＬ 소자에서와 마찬가지로, 양극과 음극으로부터 각각 정공과 전자가 주입된다. 정공은 음극측으로, 전자는 양극측으로 수송된다. 여기에서 특징적인 것은, 상기 중간도전층으로부터도 캐리어가 공급되는 것이다. 즉, 중간도전층의 양극측(Ａｌｑ:Ｌｉ층(13)측)로부터 전자가 유기층 15에 주입되고, 동시에 중간도전층의 음극측(Ｉｎ-Ｚｎ-Ｏ층(14)측)으로부터 정공이 유기층 16에 주 입된다. 양극측의 유기층 15에서는, 양극(11)으로부터 주입된 정공과 중간도전층(13, 14)으로부터 주입된 전자가 재결합하여, 분자 여기자가 생성되어, 발광을 얻을 수 있다. 마찬가지로, 음극측의 유기층 16에 있어서는, 음극(12)으로부터 주입된 전자와 상기 중간도전층(13, 14)으로부터 주입된 정공이 재결합하여 분자 여기자를 생성하고, 이 분자 여기자의 복사 과정에 의해 발광이 얻어진다.
전술한 기구에 의해, 마치 이 유기 ＥＬ 소자는, 통상의 유기 ＥＬ 소자를 직렬로 늘어놓은 것과 거의 동일한 효과를 얻을 수 있다. 즉, 통상의 유기 ＥＬ 소자와 비교해서 이 유기 EL 소자의 구동전압은 거의 2배가 되지만, 같은 전류밀도로부터 얻어지는 광자의 수는 통상의 유기 EL 소자보다 2배가 많아진다. 따라서, 양자효율이 거의 2배가 되는 것이다. 이 수법을 응용함으로써, 더욱 더 양자효율을 증대시키는 것도 가능하다. 예를 들면, 2개의 중간도전층과 3개의 유기박막을 교대로 설치하면, 3개의 유기 ＥＬ 소자를 직렬로 배치한 것과 거의 같은 효과가 얻어진다. 따라서, 구동전압은 약 3배가 되기는 하지만, 동시에 양자효율도 거의 3배가 된다. 그 결과, 고휘도의 유기 ＥＬ 소자를 제공하는 것이 가능해진다.
이 개념을 실현하기 위한 필요조건은, 유기층에 끼워지는 중간도전층이 투명하다고 하는 것이다. 이 필요조건을 충족시키기 위해, 중간도전층으로 사용할 수 있는 재료에 제약이 생긴다. 지금까지 다양한 재료가 제안되어 왔다. 그러나, 현실적으로 사용되고 있는 재료는 다음의 재료로 제한된다: 1) Ａｌｑ나 바소큐프로인(ＢＣＰ) 등의 전자수송성 화합물과 알칼리 금속 등의 전자주입성 화합물을 포함하는 혼합층과 ＩＴＯ(인듐 주석 산화물)이나 ＩＺＯ(인듐 아연 산화물) 등의 투명전 극의 적층, 2) 상기 전자수송성 화합물과 전자주입성 화합물을 포함하는 혼합층과 금속 산화물의 적층, 3) 상기 전자수송성 화합물과 전자주입성 화합물을 포함하는 혼합층과 전자수용성 유기 화합물의 적층 등.
전술한 재료를 사용함으로써, 중간도전층은 투명성을 유지할 수 있지만, 재료의 제약은 대단히 크고, 소자의 제작 프로세스도 복잡해진다. 예를 들면, 특허문헌 1의 수법에 따르면, 유기층은 통상, 진공증착법에 의해 형성된다. 이 수법에 의해, 전자수송성 화합물과 전자주입성 화합물의 혼합층을 유기층 위에 용이하게 형성할 수 있다. 그러나, ＩＴＯ나 ＩＺＯ 등의 투명전극은 진공증착법으로는 성막할 수 없고, 스퍼터에 의해 성막된다. 따라서, 소자를 한번 증착용의 성막실로부터 스퍼터용의 성막실로 이동한 후에, 이들 투명전극을 형성하지 않으면 안되어, 제조 프로세스가 번잡해진다.
또한, 참고문헌 1에 관련되는 기술로서, 참고문헌 2(일본국 특개평 2003-45676호 공보, 제1쪽, 도 3) 및 참고문헌 3(일본국 특개평 2003-272860호 공보, 제1쪽, 도 8)에 도시된 것과 같이, 복수개의 발광 유니트가 등전위면을 형성하는 1개의 층에 의해 분리되어 있는 유기 EL(일렉트로루미네센스) 소자, 및, 참고문헌 4(일본국 특개평 2003-264085호 공보, 제11쪽, 도 7)에 개시된 것과 같이, 두개의 유기 ＥＬ층의 사이에 도전체 박막층이 삽입된 구조를 가지는 유기 ＥＬ 소자가 알려져 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것이다. 본 발명의 목적은, 발광층으로서 기능하는 유기박막에 끼워진 중간도전층으로서 사용가능한 재료의 선택폭을 대폭 넓히고, 높은 발광 효율과, 낮은 소비 전력과, 높은 신뢰성을 구현할 수 있는 유기 ＥＬ 소자로 대표되는 발광소자와, 상기 발광소자를 사용한 표시장치(발광 장치)를 제공함에 있다.
본 발명에 따른 발광소자의 한가지 특징은, 제1 전극과, 제1 발광층과, 중간도전층과, 제2 발광층과, 제2 전극의 적층 구조를 갖고, 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고, 상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 섬 형상의 층이라는 것이다. 여기에서, 제1 전극은, 양극의 기능을 가지는 것이라도 되고, 음극의 기능을 가지는 것이라도 된다. 한편, 제2 전극은, 제1 전극과 반대의 극성을 가질 수 있으며, 양극이라도 음극이라도 좋다. 또한, 섬 형상의 전자 주입층 및 공 주입층은 모두 중간도전층으로도 불리며, 상기 층은 제1 전극 및 제2 전극의 극성에 따라, 적당하게 그것의 적층 순서를 선택할 수 있다. 또한, 전자 주입층을 섬 형상으로 형성하는 대신에, 정공 주입층을 섬 형상으로 해도 된다. 또한, 양자 모두 섬 형상으로 하여도 된다. 이때, 여기에서 말하는 "섬 형상의 층}이란, 소자들(층들)이 섬 형상으로 상태로 점재되고, 도트형, 돌기형, 또는 클러스터형(이러한 도트들 또는 돌기들이 모아진 덩어리) 등이라도 되고, 그것의 형상은 상관없다. 또한, "섬 형상의 층"은 적어도 1개의 섬 형상의 구조를 갖는다. 섬 형상의 방식/상태로 점재하는 배치는 랜덤 또는 의도적이라도 상관없다. 어떻든, 중간도전층 중에서 전자 주입층이 양극측의 발광층에 접하고 있고, 정공 주입층이 음극측의 발광층에 접하고 있으며, 또한 전자주입 및 정공 주입층이 서로 접하고 있는 한, 어떤 구조를 가질 수도 있다.
또한, 상기 본 발명에 따른 발광소자에 있어서, 제2 발광층 위에, 새롭게 설치되는 중간도전층(전자 주입층 및 정공 주입층)을 개재하여 제3 발광층을 형성해도 좋다. 이 경우에 있어서, 적어도 1개의 중간도전층에 포함되는 전자 주입층 및 정공 주입층의 적어도 한쪽은 섬 형상 구조를 갖는 것이 바람직하다. 즉, 발광층을 3층 구조로 했을 경우, 중간도전층이 2층 끼워지는 셈이지만, 2개의 중간도전층 중에서 적어도 한쪽에 존재하는 전자 주입층 또는 정공 주입층이 섬 형상으로 하면 된다. 또한, 발광층과 중간도전층의 적층수에 특별히 제한은 없다. 예를 들면, 발광소자가 4층의 발광층을 갖는 경우, 그들 발광층의 사이에 3층의 중간도전층를 끼운다. 또는, 발광소자가 5층의 발광층을 갖는 경우에는, 그들 발광층의 사이에 4층의 중간도전층을 끼운다.
구체적으로는, 발광소자는, 제1 전극과, 복수의 발광층과, 상기 복수의 발광층의 사이에 끼워진 복수의 중간도전층과, 제2 전극을 적층한 구조를 포함한다. 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공주입층을 포함하고, 상기 전자 주입층과 상기 정공주입층의 적어도 한쪽은 섬 형상의 층이다.
더욱 더 구체적으로는, 발광소자가 제 1 전극 및 제 2 전극 사이에, 1번째 내지 n번째(n은 2 이상의 정수) 발광층을 포함하는 ｎ개의 발광층을 순차 적층해서 이루어지고, k번째(k는, 1≤k≤(n-1)인 정수) 발광층과 k+1번째 발광층과의 사이에는 중간도전층이 형성된다. 더구나, 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고, 상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 섬 형상의 층이다. 이때, 제1 전극은 화소전극이며 제2 전극은 대향전극이다.
본 발명에 따른 표시장치는, 기판 위에 설치된 트랜지스터와, 층간 절연막을 거쳐서 상기 트랜지스터와 접속된 발광소자를 가지고, 상기 발광소자는, 제1 전극과, 제1 발광층과, 중간도전층과, 제2 발광층과, 제2 전극을 가지며, 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고, 상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 섬 형상의 층이다. 여기에서, 발광소자의 제1 전극은 양극의 기능을 가지는 것이라도 되고, 음극의 기능을 가지는 것이라도 된다. 한편, 제2 전극은, 제1 전극과 반대의 극성을 가질 수 있으며, 양극이라도 음극이라도 된다. 또한, 섬 형상의 전자 주입층 및 정공 주입층은 함께 중간도전층으로도 불리고, 상기 층은 제1 전극 및 제2 전극의 극성에 따라 적당하게 그것의 적층 순서를 선택할 수 있다. 또한, 전자 주입층을 섬 형상의 층으로 하는 대신에, 정공 주입층을 섬 형상으로 해도 된다. 또한, 양자 모두 섬 형상으로 해도 된다. 어떻든, 중간도전층 중에서 전자 주입층이 양극측의 발광층에 접하고 있고, 정공 주입층이 음극측의 발광층에 접하고 있으며, 또한, 전자주입층 및 정공 주입층이 서로 접하고 있는 한, 이므이의 구조를 가질 수 있다. 이때, 제 1 전극은 화소전극이고 제 2 전극은 대향전극이다.
또한, 본 발명에 따른 발광소자에 있어서, 제2 발광층 위에, 새롭게 설치되는 중간도전층(전자 주입층 및 정공 주입층)을 개재하여 제3 발광층을 형성해도 된다. 이 경우에 있어서, 적어도 1개의 중간도전층에 포함되는 전자 주입층 및 정공 주입층의 적어도 한쪽은 섬 형상의 구조를 갖는 것이 바람직하다. 즉 발광소자가 3층의 발광층을 갖는 경우, 중간도전층이 2층 끼워지는 셈이지만, 2개의 중간 도전층의 적어도 한쪽에 존재하는 전자 주입층 및 정공 주입층의 적어도 한쪽을 섬 형상으로 하는 것이 바람직하다. 또한, 발광층과 중간도전층의 적층수에 특별히 제한은 없다. 예를 들면, 발광소자가 4층의 발광층을 갖는 경우, 그들 발광층의 사이에 3층의 중간도전층을 끼운다. 또는, 발광소자가 5층의 발광층을 갖는 경우에는, 그들 발광층의 사이에 4층의 중간도전층을 끼운다.
더욱 구체적으로는, 표시장치는, 기판 위에 설치된 트랜지스터와, 층간 절연막을 거쳐서 상기 트랜지스터와 접속된 발광소자를 갖는다. 상기 발광소자는, 제1 전극과, 복수의 발광층과, 상기 복수의 발광층의 사이에 끼워진 복수의 중간도전층과, 제2 전극을 적층한 구조를 갖는다. 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공주입층을 포함하고, 상기 전자 주입층과 상기 정공주입층의 적어도 한쪽은 섬 형상의 층이다.
더욱 더 구체적으로는, 본 발명에 따른 표시장치는, 기판 위에 설치된 트랜지스터와, 층간 절연막을 거쳐서 상기 트랜지스터와 접속된 발광소자를 포함한다. 상기 발광소자는, 제 1 전극과 제 2 전극의 사이에, 1번째 내지 n번째(n은 2 이상의 정수) 발광층을 포함하는 ｎ개의 발광층을 순차 적층해서 이루어지고, k번째(k은, 1≤k≤(n-1)인 정수) 발광층과 k+1번째 발광층의 사이에는 중간도전층이 포함되고, 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고, 상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 섬 형상의 층이다. 이때, 제1 전극은 화소전극이며 제2 전극은 대향전극이다.
본 발명에 따른 발광소자의 한가지 특징은, 화소 전극과 대향 전극의 사이에 복수의 발광층을 가지는 ＥＬ 소자에 있어서, 각 발광층의 사이에 중간도전층을 설치하고, 또한 중간도전층(복수의 중간도전층이 설치될 경우에 있어서는, 적어도 1개의 중간도전층)을 구성하는 정공 주입층 또는 전자 주입층 중 어느 하나가, 막 형태가 아니고, 섬 형상이다. 이러한 구조를 채용함으로써, 이하와 같은 효과를 얻을 수 있다.
중간도전층의 전자주입(또는 정공주입)층에 관해 재료의 투명성을 일체 고려할 필요가 없다는 유리한 효과가 있다. 가시 대역에서 큰 흡광계수를 가지는 중간도전층을 사용하더라도, 섬 형상으로 층을 형성하면 흡수 자체는 무시할 수 있을 정도로 작아진다. 따라서, 발광층으로부터의 발광이 중간도전층에 의해 거의 흡수되는 일이 없다.
또한, 중간도전층으로서 유기재료(특히 방향족 화합물)를 사용했을 경우에는, 적극적인 분자설계를 행하지 않는 한, 중간도전층의 결정성이 높아져 버린다. 그 결과, 소자의 특성이 대폭 변화한다. 최악의 경우에는, 양 전극 사이에서 도통되어, 이들 양 전극이 쇼트된다. 그러나, 본 발명에 따른 구성을 채용했을 경우에는, 각각의 섬 형상의 층이 결정화되더라도, 결정화가 발광소자의 특성에 미치는 영향은 작아지거나 또는 무시할 수 있으므로, 결정화에 의한 발광소자의 특성변화를 억제할 수 있다.
더욱이, 재료를 소량 사용하면 되어, 그 결과, 소자의 제작 시간도 단축할 수 있어, 비용 저감에도 이어진다는 것이 명백하다. 전술한 것과 같이, 종래에서와 같이 막 형상으로 형성되어 있었던 중간도전층의 일부를 섬 형상으로 형성함으로써 여러가지 효과를 얻을 수 있다.
또한, 본 발명에 따른 표시장치는, 상기 작용 효과를 가지는 발광소자를 구비함으로써, 높은 광 추출효율, 낮은 소비 전력, 저비용, 장수명이라고 하는 다양한 작용 효과를 얻을 수 있다.
첨부도면에서,
도 1은 본 발명에 따른 발광소자의 구성을 설명하는 도면.
도 2a 및 도 2b는 본 발명에 따른 발광소자의 구성을 설명하는 도면.
도 3a 및 도 3b는 본 발명에 따른 표시장치의 화소영역의 등가회로도(2 트랜지스터) 및 표시장치의 표시 패널 부분의 평면도.
도 4a 및 도 4b는 본 발명에 따른 표시장치의 단면도.
도 5a 및 도 5b는 본 발명에 따른 표시장치의 화소영역의 등가회로도(3 및 4 트랜지스터).
도 6a 내지 도 6??는 각각 배선이 적층 구조를 갖는 구조를 나타낸 도면.
도 7a 내지 도 7f는 본 발명에 따른 표시장치를 구비한 전자기기를 도시한 도면.
도 8은 본 발명에 따른 표시장치를 사용하는 텔레비젼 장치의 주요한 구성을 나타낸 블록도.
도 9a 및 도 9b는 각각 본 발명에 따른 표시장치를 사용한 ＩＤ 카드를 설명하는 도면.
도 10은 본 발명에 따른 발광 장치의 평면도.
도 11은 본 발명에 따른 발광 장치에 있어서의 1 화소의 동작을 설명하기 위한 회로를 나타낸 도면.
도 12는 본 발명에 따른 발광 장치에 있어서의 화소 영역의 평면도.
도 13은 시간 경과에 따른 프레임 주기의 동작에 관하여 설명하는 도면.
도 14는 종래의 발광소자의 구성을 설명하는 도면.
도 15는 1수평기간에 게이트 신호선을 복수 동시에 선택하는 방법을 설명하는 도면.
도１６은 본 발명에 따른 발광소자의 구성을 설명하는 도면.
이하, 본 발명의 실시형태에 대해서 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그것의 범위에서 일탈하지 않고 그것의 형태 및 상세를 다양하게 변경할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다. 예를 들면, 이하에 서술하는 실시형태 및 각 실시예의 특징적 부분을 조합해서 실시하는 것이 가능하다. 또한, 이하에서 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면 사이에서 공통되어 사용한다.
본 발명의 실시형태를 도 1을 참조하여 설명한다. 이때, 도 1에는 2층의 발광층이 하나의 중간도전층에 의해 분리된 소자 구조가 도시되어 있지만, 발광층의 층수에 제약은 없다. 또한, 상기 구조에 의해, 중간도전층의 수는 발광층의 총수보다 1개 적은 것이 된다.
유기 ＥＬ 소자에서는, 발광을 외부로 추출할 필요가 있기 때문에, 양극 및 음극의 적어도 한쪽이 투명할 필요가 있다. 이하, 기판 위에서, 기판측에 투명한 양극을 형성하고, 양극측으로부터 발광을 추출할 수 있는 발광소자, 소위 보텀 에미션형 발광소자에 관하여 설명한다.
발광소자 등을 지지하기 위한 기판(101)을 준비한다. 기판(101)으로서는, 석영이나 유리 뿐만 아니라, 종이나 플라스틱 수지 등도 사용할 수 있다. 또한, 박막 트랜지스터(ＴＦＴ)가 미리 탑재된 기판을 사용하는 것도 가능하다. 본 실시형태에서는, 기판 위에 투명한 양극(102)을 형성하고 기판측으로 빛을 추출하므로, 기판이 가시광을 투과하는 것이 바람직하다. 투명한 양극으로서는, ＩＴＯ나 ＩＺＯ 등의 도전성 금속 산화물이 적합하다. 이들 도전성 금속 산화물막은, 보통 스퍼터법에 의해 성막되지만, 졸겔법 등을 응용해서 제작해도 관계없다. 또한, 금속 산화물 이외의 재료로서, 금 등의 일함수가 큰 금속을 사용하는 것도 가능하다. 단, 이 경우에는, 광 투과성을 고려하여, 초박막을 형성한다.
이렇게 해서 형성된 양극 위에 제1 발광층(103)이 형성된다. 이 발광층은 주 로 유기 화합물을 사용해서 형성한다. 이 발광층은 단일 조성의 박막을 사용해서 형성해도 된다. 예를 들면, 트리스(8-퀴놀리노레이트) 알루미늄(Ａｌｑ3), 트리스(4-메틸-8-퀴놀리노레이트) 알루미늄(Ａｌｍｑ3), 비스(10-히드록시벤조[h]-퀴놀리나토)베릴륨(ＢｅＢｑ2), 비스(2-메틸-8-퀴놀리노레이트)-(4-페닐페놀레이트)알루미늄(ＢＡｌｑ), 비스[2-(2-히드록시페닐)-벤조옥사졸레이트] 아연(Ｚｎ(ＢＯＸ)2), 비스[2-(2-히드록시페닐)-벤조티아졸레이트] 아연(약칭: Ｚｎ(ＢＴＺ)2) 등의 전형적인 금속 착체를 들 수 있다. 또한, 9,10-디페닐아트라센이나 4,4'-비스(2,2-디페닐에테닐)비페닐 등의 탄화수소를 포함하는 화합물 등도 적합하다.
또한, 발광층은 복수의 재료의 혼합층이라도 된다. 전술한 발광체에 형광재료 혹은 인광재료를 소량 첨가함으로써 발광 효율을 상승시킬 수 있다. 형광재료로서는 쿠마린 유도체, 퀴나크리돈 유도체, 아크리돈 유도체, 피렌 유도체, 페릴렌 유도체, 안트라센 유도체, 피론 유도체 등을 들 수 있다. 인광재료로서는, 삼중항 발광 재료로서는, 트리스(2-페닐피리딘)이리듐(이하, Ｉｒ(ｐｐｙ)3), 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포피린-백금(이하, ＰｔＯＥＰ) 등, Ｉｒ, Ｒｕ, Ｒｈ, Ｐｔ 또는 희토류 금속 등의 천이금속 착체를 들 수 있다.
한편, 발광층은 적층 구조의 막이어도 된다. 적층 구조로 채용함으로써, 전술한 단일 조성 혹은 혼합 조성의 발광층을 사용했을 경우와 비교하여, 전자와 정공의 주입 밸런스를 제어하는 것이 용이하다. 이에 따라, 더욱 더 발광 효율의 개 선을 꾀할 수 있다. 예를 들면, 전술한 단일 조성 혹은 혼합 조성의 발광층 이외에, 주입된 정공을 효율적으로 발광층에 수송하는 정공수송층 및 주입된 전자를 효율적으로 발광층에 수송하는 전자수송층을 설치하는 것이 바람직하다. 본 명세서에서는, 발광층에 덧붙여, 이들 정공수송층, 전자수송층, 또는 정공주입층, 전자주입층을 포함하는 층도 모두 발광층으로 부르는 일이 있다. 정공수송층에 어울리는 재료로서는, 방향족 아민(즉, 벤젠 고리-질소의 결합을 가지는 것)을 포함하는 화합물이 바람직하다. 널리 이용되고 있는 재료로서, 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐, 그것의 유도체인 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐, 4,4',4"-트리스(N,N-디페닐-아미노)-트리페닐 아민, 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐 아민 등의 스타버스트형 방향족 아민 화합물을 들 수 있다. 전자수송층에 적합한 재료로서는 상기 전형적인 금속 착체를 들 수 있다. 다른 재료로서는, 3-(4-ｔｅｒｔ-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-토리아졸 등의 토리아졸 유도체, 바소펜안트롤린이나 바소큐프로인 등의 펜안트롤린 유도체, 또는 비스(5-메틸벤즈옥사졸-2-일)스틸벤 등의 벤즈옥사졸 유도체를 사용해도 된다.
성막 방법은 진공증착법 뿐만 아니라, 스핀코팅법, 딥코팅법, 스프레이법 등의 습식법을 채용해도 관계없다.
다음에, 중간도전층을 형성한다. 본 실시형태에서는 양극측에 발광소자를 형성하고 있기 때문에, 우선 전자 주입층(104)을 형성한다. 여기에서, 전자 주입층(104)은, 도시된 바와 같이 섬 형상으로 형성하면 된다. 섬 형상으로 형성하기 위해서는, 예를 들면 증착법을 채용하는 것이 바람직하다. 이 경우에 있어서, 구체적으로는, 우선 승화한 재료가 핵을 형성한 후, 그 핵을 성장한다. 다른 핵에서 성장한 클러스터들이 서로 결합하기 전에, 증착 프로세스를 정지하면 된다. 또한, 전자 주입층(104)을 형성하는데 알맞은 재료로서는, 일함수가 작은 금속, 및 그것의 금속 화합물을 들 수 있다. 예를 들면, Ｍｇ-Ａｇ 합금, Ａｌ-Ｌｉ 합금, Ｍｇ-Ｌｉ 합금, Ｃａ3N2, Ｍｇ3N2 등이다. 또한, 이와 같은 금속 이외에, 유기 반도체에 도너를 도프한 것을 들 수 있다. 여기에서 말하는 유기 반도체의 바람직한 예로서는, 억셉터로서 기능하는 화합물이 사용되는데, 발광소자에 있어서 자주 사용되는 전자수송성 재료를 사용하면 된다. 예를 들면, Ａｌｑ로 대표되는 전형적인 금속 착체, 펜인트롤린 유도체, 트리아진 유도체, 옥사졸 유도체, 퀴놀린 유도체, 퀸옥살린 유도체 등을 들 수 있다. 또한, 테트라시아노 퀴노디메탄이나 테트라시아노에틸렌, 테트라클로로퀴논 등의 전자수용성 화합물도 좋은 예이다. 다른 예로서는, 루브렌이나 페릴렌 유도체 등의 축합 방향족 탄화수소를 들 수 있다. 또한, 그래파이트 등의 도전성 재료도 사용할 수 있다. 더욱이, 폴리페닐렌비닐렌이나 폴리페닐렌 에틸렌 또는 폴리피리딘 등의 공역 고분자(고분자량 화합물)도 사용할 수 있다. 단, 이 경우에는, 발광층에도 고분자량 화합물(고분자)을 사용하는 것이 바람직하다. 더욱이, 중간도전층을 형성하기 위해서 사용하는 고분자를 용해하는 용매에, 발광층을 형성하기 위해서 사용하는 고분자가 용해하지 않도록 설계하는 것이 바람직하다. 이것은, 고분자 재료는 통상 습식법에 의해 성막되기 때문에, 고분자 재료를 용해하는 용매에 의해 발광층이 용해해 버려, 박막 구조가 파괴되는 것을 저지하기 위한 것이다. 유기 반도체에 도프하는 도너로서는, 알칼리 금속, 알칼리 토류 금속 등의 일함수가 작은 금속이 좋다. 테트라티아풀바렌 등의 전자 과잉형 유기 화합물도 사용될 수 있다. 다만, 이와 같은 유기반도체의 억셉터성은 강한 것이 필수적인데, 이것은, 전자 과잉형 유기 화합물의 도너 특성은 알칼리 금속이나 알칼리 토류 금속의 그것보다도 작기 때문이다. 유기 반도체 이외의 예로서는, 알칼리 금속, 알칼리 토류 금속, 희토류 금속, 및 이들 급속을 포함하는 화합물이 바람직하다. 구체적으로는, 불화 칼슘, 산화 리튬, 염화 리튬, 불화 리튬, 불화 마그네슘, 산화 바륨 등을 들 수 있다.
이렇게 하여, 제1 발광층(103) 위에 전자 주입층(104)을 막 형상 혹은 섬 형상으로 형성한다. 전자 주입층(104)은 막 형상 또는 섬 형상의 어느 것이라도 상관없지만, 발광된 빛을 더욱 효율적으로 추출할 수 있기 때문에, 막 형상 전자주입층보다 섬 형상 전자 중비층이 더 바람직하다. 전자 주입층(104)을 섬 형상으로 형성함으로써, 결정화하기 쉬운 물질을 사용하더라도, 결정화에 기인한 발광소자의 불량이 생기기 어려워진다.
중간도전층으로서, 전자 주입층(104)이 먼저 형성한 후 정공 주입층(105)을 형성한다. 이 정공 주입층을 형성하는데 어울리는 재료로서는, 금이나 알루미늄, 백금, 구리, 니켈 등의 금속을 들 수 있다. 이들 금속들은 일함수가 크기 때문에, 정공 주입이 용이해진다. 이들 재료는 초박막인 경우에만 투명성을 유지할 수 있다. 그러나, 본 발명에서 제안하는 것과 같이, 중간도전층 중에서 전자 주입층을 막 형상으로 형성한 후에, 이들 정공 주입층을 섬 형상으로 형성한다. 이 결과, 중간도전층 자신이 투광성을 유지할 수 있다(도 2a 및 도 2b).
정공 주입층을 구성하는 재료의 다른 예로서는, 다양한 금속 함유 화합물을 사용할 수 있다. 예를 들면, 산화 코발트, 산화 티탄, 산화 니오브, 산화 니켈, 산화 네오듐, 산화 바나듐, 산화 베릴륨 알루미늄, 산화 몰리브덴, 산화 란탄, 산화 루테늄, 산화 레늄 등의 천이금속 산화물 등을 들 수 있다. 바람직하게는, 4족 내지 7족의 천이금속의 산화물, 질화물, 할로겐화물을 사용하는 것이 좋다. 이들 금속 산화물, 질화물, 할로겐화물 등은 발광층과 접하는 계면에서 전자이동반응을 일으켜, 전하이동 착체를 형성한다. 따라서, 이들 재료는 단체라도 정공주입이 가능하다. 또한, 이들 재료에 적당한 도너를 도프하여 적극적으로 전하이동 착체를 형성해도 된다. 도너로서는, 테트라티아풀바렌이나 카바졸 유도체 등의 전자 과잉형의 유기 화합물을 들 수 있다. 또한, 유기 ＥＬ 소자에 있어서 소위 정공 수송 재료 및 정공 주입 재료로 분류되는 방향족 아민류도 바람직하다. 구체적으로는, ＴＰＤ나 ＮＰＢ 등을 들 수 있다.
정공 주입층(105)은 막 형상 또는 섬 형상의 어느 것이라도 상관없지만, 섬 형상의 종공 주입층(105)을 채용함으로써, 빛을 더욱 효율적으로 추출할 수 있다. 또한, 정공 주입층(105)을 섬 형상으로 형성함으로써, 결정화하기 쉬운 물질을 사용하더라도, 결정화에 기인한 발광소자의 불량이 생기기 어려워진다.
이때, 중간도전층 중에서 전자 주입층을 초박막으로 하지 않으면 투명성을 유지하는 것이 곤란한 경우에는, 전자 주입층을 섬 형상으로 형성한 후에, 정공 주 입층을 막 형상으로 형성한다. 이 결과, 중간도전층 자신이 투광성을 유지할 수 있다.
이렇게 하여 형성된 중간도전층 위에 제2 발광층(106)이 형성된다. 이 발광층은, 제1 발광층과 동일한 구조라도 되고, 다른 구조라도 된다. 또한, 발광색은 동일하여도 되고 달라도 관계없다. 제1 발광층 및 제2 발광층이 서로 보색의 관계에 있는 서로 다른 색의 빛을 발광하는 경우, 백색의 발광을 얻을 수 있다. 예를 들면, 도2a에 나타나 있는 바와 같이, 제1 발광층(103)이 청색의 빛을 발광하고 제2 발광층(106)이 적색의 빛을 발광하도록 설계하면 된다. 구체적으로는, 9,10-디페닐안트라센 등의 안트라센 유도체로 대표되는 방향족 탄화수소 화합물 등, 발광중심이 450 내지 500ｎｍ 정도로 관측되는 재료를 제1 발광층으로서 사용한다. 제2 발광층으로는, 4-(디시아노메틸렌)-2-[p-(디메틸아미노)스티릴]-6-메틸-4H-피란 등의, 소위 ＤＣＭ을 사용한 재료나, 루브렌 등의 방향족 탄화수소 화합물 등, 발광중심이 600 내지 650ｎｍ 정도로 관측되는 재료를 사용하면 된다. 혹은, 도 2b에 도시된 것과 같이, 3개의 유기 박막(제3 발광층(108)을 제 1 및 제 2 발광층에 추가)을 제작하여, 각각 청색, 녹색, 적색의 삼원색을 발광하도록 설계하면, 마찬가지로 백색의 발광을 얻을 수 있다. 이에 따라, 이것은 조명 등에의 응용도 가능하다. 녹색을 발광하는 재료로서는, Ａｌｑ 등의 전형적인 금속 착체, 퀴나크리돈이나 쿠마린 등의 형광재료가 적합하다. Ｉｒ(ｐｐｙ)3 등의 인광 재료도 사용가능하다.
제2 발광층(106)(또는 제3 발광층(108)) 위에 음극(107)이 형성된다. 본 실시형태에서는, 양극측에서 발광을 추출하기 때문에, 음극은 불투명해도 된다. 구체적으로는, 알루미늄이나 마그네슘-은 합금 등을 사용하면 된다. 또한, 음극으로부터의 전자주입을 촉진하기 위해서, 음극을 형성하기 전에 전자주입층을 설치해도 관계없다. 전자주입층으로서는, 불화 칼슘이나 불화 리튬, 산화 리튬이나 염화 리튬 등의 알칼리 금속염 또는 알칼리 토류 금속염 등을 적용하면 된다.
이때, 본 실시형태에 있어서, 양극(102)과 음극(107)을 교체한 구성으로 해도 되고, 이 경우에는, 전자주입 및 정공 주입층도, 그것에 따라 반대의 적층 구조로 하는 것이 바람직하다.
또한, 발광층과 중간도전층의 적층수에 특별히 제한은 없다. 구체적으로는, 발광소자는, 제1 전극과, 복수의 발광층과, 상기 복수의 발광층의 사이에 끼워진 복수의 중간도전층과, 제2 전극을 적층한 구조를 포함한다. 상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공주입층을 포함하고, 상기 전자 주입층과 상기 정공주입층의 적어도 한쪽은 섬 형상의 층이다. 예를 들면, 도１６에 나타나 있는 바와 같이, 양극(102)과 음극(107)과의 사이에, 1번째 발광층(203) 내지 n번째(n은 2 이상의 정수) 발광층(213)을 포함하는 ｎ개의 발광층을 순차 적층하여 발광소자를 적층한다. 그후, 그들 발광층 사이에 1번째 전자 주입층(204)과 1번째 정공 주입층(205) 내지 (n-1)번째 전자 주입층(211)과 (n-1)번째 정공 주입층(212)을 형성한다. 즉, k번째(k은, 1≤k≤(n-1)인 정수) 발광층(207)과 (k+1)번째 발광층(210) 사이에 중간도전층이 형성된다. 이 중간도전층은, k번째 전자 주입층(208) 과, 이 전자 주입층(208)과 접하는 k번째 정공 주입층(209)을 포함한다. 본 발명의 본 실시형태에 따르면, k번째의 정공 주입층(209)은 섬 형상의 층이다.
실시예 1
본 실시예에서는, 실시형태에 따른 발광소자를 사용한 액티브 매트릭스형 표시장치(액티브 매트릭스형 발광장치라고도 한다)의 구성에 대해서 도 3a, 도 3b, 도 4a 및 도 4b를 참조해서 설명한다. 본 실시예에 따른 표시장치는, 소스선 Ｓｘ(x는 자연수, 1≤x≤m)과 게이트 선 Ｇｙ(y는 자연수, 1≤y≤n)가 절연체를 개재하여 교차하는 영역에 복수의 소자를 포함하는 복수의 화소(310)를 갖는다(도 3a). 화소(310)는, 발광소자(313)와, 용량소자(316)과, 2개의 트랜지스터를 가진다. 2개의 트랜지스터 중 1개는 화소(310)에 대한 비디오 신호의 입력을 제어하는 스위칭용의 트랜지스터(스위칭 트랜지스터)(311)이며, 나머지 하나는 발광소자(313)의 점등과 비점등을 제어하는 구동용의 트랜지스터(312)(구동 트랜지스터)이다. 용량소자(316)는 트랜지스터 312의 게이트·소스간 전압을 유지하는 기능을 가진다.
트랜지스터 311의 게이트 전극은 게이트 선 Ｇｙ에 접속된다. 소스 전극 및 드레인 전극의 한쪽은 소스선 Ｓｘ에 접속되고, 다른 쪽은 트랜지스터 312의 게이트 전극에 접속된다. 트랜지스터 312의 소스 전극 및 드레인 전극의 한쪽은 전원선 Ｖｘ(x는 자연수, 1≤x≤l)를 거쳐서 제1 전원(317)에 접속되고, 다른 쪽은 발광소자(313)의 화소전극에 접속된다. 발광소자(313)의 대향전극(음극(107))은 제2 전원(318)에 접속된다. 용량소자(316)는 트랜지스터 312의 게이트 전극과 소스 전극 사이에 설치된다. 트랜지스터 311 및 312는 n형의 도전형 또는 p형의 도전형을 가질 수 있다. 도시하는 구성에서는, 트랜지스터 311은 n 채널형이고 트랜지스터 312는 p 채널형이다. 제1 전원(317) 및 제2 전원(318)의 전위는 특별히 제한되지 않는다. 발광소자(313)에 순방향 바이어스 전압 또는 역방향 바이어스 전압이 인가되도록, 제 1 전원(317)과 제 2 전원(318)은 서로 다른 전위를 갖도록 설정한다.
트랜지스터 311 및 312의 일부분을 구성하는 반도체는, 비정질 반도체(아모퍼스 실리콘), 미결정 반도체, 결정질 반도체, 유기 반도체 등의 어느 것이라도 된다. 미결정 반도체는, 실란 가스(ＳｉＨ4)과 불소 가스(F2)을 사용해서 형성하거나, 실란 가스와 수소 가스를 사용해서 형성한다. 또는, 미결정 반도체는, 위에서 든 가스를 사용해서 박막을 형성후에 박막을 레이저광으로 조사하여 형성해도 된다. 트랜지스터 311 및 312의 게이트 전극은, 도전성 재료에 의해 단층 또는 적층으로 형성한다. 예를 들면, 적층은, 질화 텅스텐(ＷＮ) 위에 텅스텐(W)을 쌓은 적층 구조나, 몰리브덴(Ｍｏ) 위에 알루미늄(Ａｌ) 및 Ｍｏ를 쌓은 적층 구조, 질화 몰리브덴(ＭｏＮ) 위에 Ｍｏ를 쌓은 적층 구조 중에서 어느 한가지를 갖도록 형성하는 것이 바람직하다.
도 3b는, 본 실시예에 따른 표시장치의 표시 패널 부분의 평면도이다. 도 3b에 있어서, 기판(405) 위에는, 발광소자를 포함하는 화소(도3a에 나타낸 화소(310))을 복수 갖는 발광 영역(400)(화소영역 또는 표시 영역이라고도 한다), 게이트 드라이버 401 및 402, 소스 드라이버(403) 및 ＦＰＣ 등의 접속 필름(407)이 설치된다. 접속 필름(407)은 ＩＣ칩 등에 접속된다.
도4a 및 도 4b는, 도 3b의 표시 패널의 Ａ-B선에 있어서의 단면도를 나타낸 것이다. 도 4a는 본 발명에 따른 발광소자를 톱 에미션형 발광장치에 적용한 경우의 발광 영역(400)을 나타낸 것이고, 도 4b는 본 발명에 따른 발광소자를 적용한 듀얼 에미션형 발광장치의 발광 영역(400)을 나타낸 것이다.
우선, 도4a에 나타낸 구성을 설명한다. 도4a에는, 발광 영역(400)에 설치된 트랜지스터 312 및 발광소자(313)(도3a에 있어서의 트랜지스터 311은 생략한다)와, 소스 드라이버(403)에 설치된 소자군(410)이 도시되어 있다. 또한, 316은, 용량소자를 나타낸다. 발광 영역(400), 게이트 드라이버(401, 402) 및 소스 드라이버(403)의 주위에는 씰재(408)가 설치된다. 따라서, 발광소자(313)는, 씰재(408)와 대향기판(406)에 의해 봉지된다. 이 봉지처리는 발광소자(313)을 수분으로 보호하기 위한 처리로서, 봉지처리에는 커버재(유리, 세라믹, 플라스틱, 금속 등)가 사용된다. 또는, 봉지처리에 열경화성 수지나 자외광 경화성 수지를 사용할 수도 있으며, 금속 산화물이나 질화물 등의 배리어 능력이 높은 박막을 사용해도 된다.
씰재(408)로서는, 대표적으로는 자외선 경화 또는 열경화의 에폭시 수지를 사용하면 된다. 여기에서는 높은 내열성과, 굴절률 1.50, 점도 500ｃｐｓ, 쇼어 D 경도 90, 텐실 강도 3000ｐｓｉ, Ｔｇ점 150℃, 체적저항 1×1015Ω·ｃｍ, 내전압 450V/ｍｉｌ인 ＵＶ 에폭시 수지(일렉트로라이트사제 2500Ｃｌｅａｒ)를 사용한다.
발광소자(313) 중에서 음극(107)은, 도3a에 있어서의 제2 전원(318)에 접속 된다. 기판(405) 위에 형성되는 소자는, 비정질 반도체와 비교해서 이동도 등의 특성이 양호한 결정질 반도체(폴리실리콘)에 의해 형성하는 것이 적합하다. 그렇게 하면, 동일 표면 상에 소자들이 형성되는 모노리틱 소자를 얻을 수 있다. 상기 구성을 가지는 패널은, 접속하는 외부 ＩＣ의 개수가 감소하기 때문에, 소형·경량·초박형을 실현할 수 있다.
발광 영역(400)은 절연 표면 상에 형성된 비정질 반도체(아모퍼스 실리콘)을 채널부로 갖는 트랜지스터를 구비할 수도 있다. 게이트 드라이버(401, 402) 및 소스 드라이버(403)는 ＩＣ칩에 의해 구성해도 된다. ＩＣ칩은, ＣＯＧ 방식에 의해 기판(405) 위에 부착하거나, 기판(405)에 접속하는 접속 필름(407)에 부착해도 된다. 비정질 반도체는 ＣＶＤ법을 사용함으로써 대면적의 기판에 간단하게 형성할 수 있다. 결정화의 공정이 불필요하기 때문에, 저렴하게 패널을 제공할 수 있다. 잉크젯법으로 대표되는 액적토출법에 의해 도전층을 형성하면, 보다 저렴하게 패널을 제공할 수 있다.
도4a에 나타낸 구성에서는, 트랜지스터(312) 및 소자군(410) 위에 제1 층간 절연막(411) 및 제2 층간 절연막(412)이 설치된다. 제1 층간 절연막(411) 및 제2 층간 절연막(412)에 설치된 개구부를 통해 배선(414)이 형성되어 있다. 배선(414)은 트랜지스터(312) 및 소자군(410)의 소스 배선 혹은 드레인 배선 등으로서 기능한다. 배선(414)으로서는 알루미늄 및 니켈을 포함하는 합금을 사용하는 것이 바람직하다. 또한, 이 합금에 탄소, 코발트, 철, 규소 등을 더 함유시켜도 된다. 합금은, 바람직하게는, 예를 들면, 함유율로 탄소 0.1∼3.0원자%, 니켈, 코발트, 철 중 에서 적어도 1종 이상의 원소 0.5∼7.0 원자%, 규소 0.5∼2.0원자%와 혼합된다. 이 재료는 저항값이 3.0∼5.0Ωｃｍ로 낮은 것이 특징의 하나이다.
배선(414)으로서 Ａｌ을 사용한 경우에는, 양극(102), 예를 들면 ＩＴＯ와의 부식이 발생해 버린다고 하는 문제가 있다. 단, 이러한 경우라도, Ａｌ(또는 Ａｌ-Ｓｉ 합금)을 Ｔｉ 또는 ＴｉＮ으로 끼운 적층 구조를 채용하는 것에 의해, ＩＴＯ와의 양호한 콘택을 획득할 수 있다. 예를 들면, Ｔｉ, Ａｌ, Ｔｉ의 순서로 적층하는 적층 구조로 하면 된다. 이에 반해, 상기 Ａｌ-C 합금 또는 Ａｌ-C-Ｎｉ 합금 등은, 그것의 산화환원 전위가 ＩＴＯ 등의 투명 도전막의 그것과 거의 같으므로, 적층 구조로 하지 않더라도(Ｔｉ 또는 ＴｉＮ 등으로 끼우지 않더라도), Ａｌ-C 합금 또는 Ａｌ-C-Ｎｉ 합금을 ＩＴＯ 등과 직접 접하는 콘택이 가능하다. 배선 414는 상기 합금으로 이루어지는 타겟재를 사용하여 스퍼터링법으로 형성할 수 있다. 상기 합금에 대하여 레지스트를 마스크로 사용하여 에칭을 행할 때에는, 웨트에칭에 의해 행하는 것이 바람직하며, 이 경우, 에쳔트로서는 인산 등을 사용할 수 있다. 또한, 제2 전원(318)에 접속되는 배선도 배선 414와 마찬가지로 형성할 수 있다.
배선(414)과 접촉하도록 양극(102)이 형성되어 있다. 이때, 배선(414)과 양극(102)의 적층 순서는 상관없다. 도 4a에 도시된 발광장치는 톱 에미션형이므로, 양극(102)으로는 반사성 도전막을 사용한다. 예를 들면, Ｃｒ, Ｔｉ, ＴｉＮ, ＴｉＳｉｘＮｙ, Ｎｉ, W, ＷＳｉｘ, ＷＮｘ, ＷＳｉｘＮｙ, ＮｂＮ, Ｐｔ, Ｚｎ, Ｓｎ, Ｉｎ 또는 Ｍｏ으로부터 선택된 원소, 또는 상기 원소를 주성분으로 포함하는 합금 재료 혹은 화합물 재료를 포함하는 막, 또는 이들 막의 적층막을 사용하면 된다.
또한, 도 4a에서는, 양극(102)이 용량소자(316)가 형성되는 영역까지 연장되어 있어, 양극(102)이 용량소자(316)의 용량전극의 역할도 담당하고 있다. 물론, 용량전극으로서 기능하는 배선(통상, 이것은 배선(414)과 동시에 형성한다)을 별도로 형성해도 된다.
이때, 제1 및 제2 층간 절연막의 재질에 대해서는 특별히 제한은 없다. 예를 들면, 제1 층간 절연막은 무기재료로 형성하고, 제2 층간 절연막은 유기재료로 형성하면 되며, 이때, 무기재료로서는, 산화 규소, 질화 규소, 산질화 규소, ＤＬＣ 또는 질화 탄소(ＣＮ) 등의 탄소를 가지는 막, ＰＳＧ(인글라스), ＢＰＳＧ(인보로글라스), 알루미나막 등을 사용할 수 있다. 형성방법으로서는, 플라스마 CVD법, 감압 ＣＶＤ(ＬＰＣＶＤ)법, 대기압 플라즈마법 등을 사용할 수 있다. 또는, 도포법에 의해 얻어지는 ＳＯＧ막(예를 들면, 알킬기를 포함하는 ＳｉＯｘ막)을 사용할 수도 있다. 본 실시예에서는, 제1 층간 절연막(411)이 Ｎａ, O2, 수분 등의 불순물이 트랜지스터(312)에 침입하는 것을 저지하는 배리어 기능을 가지기 때문에(상기 기능을 갖기 때문에 캡 절연막이라고도 불린다), 트랜지스터(312) 위에 형성되는 제 1 층간절연막(411)을 가능한한 형성한다. 그러나. 이 제 1 층간 절연막을 생략하는 것도 가능하다.
유기재료로서는, 폴리이미드, 아크릴, 폴리아미드, 레지스트 재료 또는 벤조 시클로부텐 등의 감광성 또는 비감광성의 유기재료나, 실록산 등의 내열성 유기수지를 사용할 수 있다. 층간 절연막의 형성 방법으로서는, 그 재료에 따라, 스핀코팅법, 딥핑핑, 스프레이 도포법, 액적토출법(잉크젯법, 스크린 인쇄법, 오프셋 인쇄 등), 닥터나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 채용할 수 있다. 이때, 상기 재료를 적층시켜서, 제1 및 제2 층간 절연막을 형성해도 된다.
양극(102)의 주위에는, 뱅크층(409)(제방, 뱅크, 장벽 등이라고도 불린다)이 형성되어 있다. 뱅크층(409)으로서는, 감광성 또는 비감광성의 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 재료 또는 벤조시클로부텐 등의 유기 수지 재료나, 실록산 등의 내열성 유기수지, 무기 절연재료(ＳｉＮ, ＳｉＯ, ＳｉＯＮ, ＳｉＮＯ 등), 또는 이들 재료로 이루어진 적층을 사용할 수 있다. 여기에서는, 질화 실리콘막으로 덮인 감광성의 유기수지를 사용한다. 또한, 상기 절연물로서는, 빛에 의해 에쳔트에 불용해성이 되는 네가티브형의 감광성 수지, 또는 빛에 의해 에쳔트에 용해성이 되는 포지티브형의 감광성 수지를 모두 사용할 수 있다.
이때, 뱅크층(409)의 측면 형상에 대해서는 특별히 제한은 없다. 뱅크층(409)은 도 4a, 도 4b 등에 도시된 것과 같이, S자 형상을 가지고 있는 것이 좋다. 바꾸어 말하면, 뱅크층(409)은, 뱅크층(409)의 측면에서 변곡점을 갖도록 하는 구조로 하는 것이 바람직하다. 이에 따라, 화소 전극(양극(102)) 위에 형성되는 제1 발광층(103), 중간도전층(전자 주입층(104) 및 정공 주입층(105)), 제2 발광층(106), 음극(107) 등의 커버리지를 양호하게 할 수 있다. 이때, 절연물은, 전술 한 형상에 제한되는 것이 아니라, 상단부에만 곡률반경을 가지는 곡면을 갖도록 할 수도 있다.
더욱이, 양극(102) 위에는 상기한 실시형태에 따라 제 1 발광층(103), 중간도전층(전자 주입층(104) 및 정공 주입층(105)), 제2 발광층(106), 음극(107) 등이 형성된다. 또한, 음극 위에는, 발광층 등에의 수분이나 산소 등의 불순물을 블록킹하기 위한 패시베이션막이나, 상기 패시베이션막의 응력을 완화하는 층, 공기와의 굴절률의 차이가 작은 저굴절률층 등을 형성해도 된다.
또한, 본 발명에 따른 발광소자는 음극(107)을 통해 발광시키는 톱 에미션형이다. 음극(107)으로서는 1ｎｍ∼10ｎｍ의 두께를 갖는 알루미늄막, 혹은 Ｌｉ을 미량으로 포함하는 알루미늄막을 사용하면 된다. 음극(107)으로서 알루미늄막을 사용하는 구성으로 하면, 제2 발광층(106)과 접하는 재료를 산화물 이외의 재료로 형성하는 것이 가능해져, 발광장치의 신뢰성을 향상시킬 수 있다. 또한, 1ｎｍ∼10ｎｍ 두께의 알루미늄막을 형성하기 전에, 음극 버퍼층으로서 ＣａＦ2, ＭｇＦ2 또는 ＢａＦ2로 이루어지는 투광성을 갖는 층(막 두께 1ｎｍ∼5ｎｍ)을 형성해도 된다. 또한, 음극(107)의 저저항화를 꾀하기 위해서, 1ｎｍ∼10ｎｍ의 두께를 갖는 금속 박막과 투명 도전막(ＩＴＯ, 산화인듐-산화아연 합금(Ｉｎ2O3-ＺｎＯ), 산화아연(ＺｎＯ) 등)의 적층 구조를 갖도록 음극9107)을 형성해도 된다. 또는, 음극의 저저항화를 꾀하기 위해서, 발광 영역이 되지 않는 영역의 음극(107) 위에 보조 전극을 형성해도 된다. 또한, 음극은 증착에 의한 저항가열법을 사용하여 증착 마스크를 이용해서 선택적으로 형성하면 된다.
도4a에 나타낸 구조에서는, 제2 층간 절연막(412)에 설치된 개구부를 통해 배선(414)이 형성되며, 양극(102)과 접속되어 있다. 그러나, 제2 층간 절연막(412) 위에 제3 층간 절연막 및 양극(102)을 설치하고, 제3 층간 절연막에 설치된 개구부를 통해 배선(414)과 양극(102)을 접속시켜도 된다. 제3 층간 절연막은 제2 층간 절연막과 동일하게 형성하면 된다. 이와 같은 경우에는, 발광소자(313)가 형성되는 영역이 트랜지스터(312)나 배선(414)의 형성 영역에 의해 제한을 받지 않아, 더욱 더 자유롭게 구조를 설계할 수 있다. 이에 따라, 원하는 개구율을 가지는 표시장치를 얻는 것이 더욱 용이해진다.
이때, 접속 필름(407)을 설치하는 위치는 도4a에 나타낸 것에 한정되지 않고, 예를 들면, 제2 층간 절연막(412) 위에 배선(414)과 직접 접속하도록 접속 필름(407)을 형성해도 된다. 또한, 공간(418)은, 수지 등에 의해 충전해도 된다.
다음에, 도 4b에 나타낸 구성에 관하여 설명한다. 도 4b는, 본 발명에 따른 발광소자를 듀얼 에미션형 발광장치에 적용했을 경우의 발광 영역(400)을 나타낸 것이다. 도 4b에서는, R, G, B에 해당하는 발광소자(313)가 설치되어 있다. R, G, B에 해당하는 발광층은 상기 실시형태에 따라 작성할 수 있다.
또한, 도 4b에 나타낸 발광장치는 듀얼 에미션형이기 때문에, 양극(102) 및 음극(107) 모두 투광성을 가지고 있을 필요가 있다. 따라서, 양극(102)으로서는, 대표적으로는 ＩＴＯ를 사용한다. ITO 이외에, ＩＴＯ에 산화 규소를 함유시킨 ＩＴＳＯ(인듐 주석 산화 구소), ＺｎＯ(산화 아연), ＧＺＯ(갈륨을 첨가한 산화 아 연), 산화 인듐에 1∼20% 정도의 산화 아연을 혼합한(ＩＺＯ: 인듐 산화 아연) 등의 투명 도전막을 사용할 수 있다.
한편, 음극(107)으로서는, Ａｌ, ＡｌＬｉ, ＭｇＡｇ, ＭｇＩｎ, Ｃａ, 또는 주기율표의 1족 혹은 2족에 속하는 원소와 알루미늄을 공증착법에 의해 형성한 투광성 도전막을 사용할 수 있다. 이들 재료는 일함수가 작고 전자를 추출하기 쉽기 때문에, 음극재료로서 적합하다. 단, 이들 재료는 광 투과성을 확보하기 위해 초박막으로 하는 것이 필요하다. 또한, 음극(107)으로서 ＩＴＯ 등의 투명 도전막을 사용할 수도 있지만, 투명 도전막 자체는 음극으로서 기능할 수 없다. 따라서, ＩＴＯ와 제2 발광층(106) 사이에 Ｌｉ 등의 박막을 형성하면 된다.
양극(102) 위에는, 상기 실시형태에 따라 제1 발광층(103), 중간도전층(즉, 전자 주입층(104) 및 정공 주입층(105)), 제2 발광층(106), 음극(107) 등이 형성된다. 이때, 음극 위에는, 발광층 등에의 수분이나 산소 등의 불순물을 블록킹하기 위한 패시베이션 막이나, 이 패시베이션 막의 응력을 완화하는 층, 공기와의 굴절률의 차이가 작은 저굴절률층 등을 형성해도 된다.
또한, 도 4b예 예시된 본 발명은, 제2 층간 절연막 및 뱅크층의 전부 또는 일부로서, 아크릴, 폴리이미드, 실록산 등의 유기재료에, 탄소 또는 금속의 입자를 첨가하여 형성한 차광성을 가지는 층간 절연막(417)(이하, 차광성 층간절연막으로 부른다) 및 차광성을 가지는 뱅크층(416)(이하, 차광성 뱅크층으로 부른다)을 사용한 구성을 가진다. 그리고, 차광성 층간절연막(417)에는, 발광층으로부터의 빛을 통과시키기 위한 개구부가 설치되어 있고, 그 개구부는, 아크릴, 폴리이미드, 실록 산 등의 투광성 수지(415)로 충전되어 있다.
여기에서, 차광성 층간 절연막(417) 및 차광성 뱅크층(416)은, 아크릴, 폴리이미드, 실록산 등의 유기재료에 탄소나 차광성을 가지는 탄소 및 금속 입자를 첨가하고, 이들 재료를 진탕기나 초음파 진동기 등을 사용하여 교반한 후, 필요에 따라서 교반한 재료의 여과를 행하고, 그 후에 스핀코트법을 사용해서 형성된다. 유기재료에 탄소 입자나 금속 입자를 첨가할 때에는, 이들 입자들이 균일하게 혼합되도록, 계면활성제나 분산제 등을 유기 재료에 첨가해도 된다. 또한, 탄소 입자를 첨가할 때에는, 탄소 입자의 농도가 5∼15 중량%가 되도록, 첨가되는 탄소 입자의 양을 조절하면 된다. 또한, 스핀코트법으로 형성한 후의 박막을 그대로 변경없이 사용해도 된다. 그러나, 경화를 목적으로 하여 박막에 대해 소성을 행해도 된다. 성막된 박막의 투과율과 반사율은, 각각 0%, 또는 거의 0%에 가까운 값이 된다.
또한, 제1 층간 절연막(411), 배선(414) 등의 재질 및 구성은, 도4a에 나타낸 본 발명의 구성에 준한다. 또한, 제2 층간 절연막 위에 제3 층간 절연막을 별도 형성하여, 그것의 전부 또는 일부가 빛을 차광하도록 하여도 된다.
도 4b에 나타낸 듀얼 에미션형 표시장치에서는, 차광성 층간 절연막(417) 및 차광성 뱅크층(416)이 설치되는 것에 의해, 발광층으로부터의 불필요한 빛(하면 출사된 빛이 반사함으로써 발생하는 빛도 포함한다)에 의하여, 화소간의 윤곽이 희미해지는 것(명확해지지 않은 것)을 억제할 수 있다. 즉, 차광성 절연막이 불필요한 빛을 흡수하기 때문에, 화소간의 윤곽이 명료하게 되어, 고세밀한 화상을 표시할 수 있다. 또한, 차광막의 배치에 의해 불필요한 빛에 의한 영향을 억제할 수 있으 므로, 편광판이 불필요하게 되어, 소형화, 경량화, 초박형화가 실현된다. 또한, 불필요한 빛이 특히 화소의 트랜지스터 형성 영역으로 리크되는 것을 방지할 수 있어, 신뢰성이 높은 트랜지스터를 사용한 액티브 매트릭스 구동이 가능해진다.
이때, 도4a 및 도 4b에 있어서, 상기 실시형태에서 설명한 것과 같이, 발광소자(313)로부터의 발광 빛이 백색광인 경우에는, 표시장치의 각 화소부에 R, G, B의 칼라필터를 설치함으로써, 풀칼라의 표시장치를 얻을 수 있다. 칼라필터는, 공지의 재료 및 공지의 방법에 의해 작성할 수 있다. 또한, 듀얼 에미션형 발광장치의 경우에는, 제2 층간 절연막(412((또는 차광성 층간 절연막(417))에 설치된 개구부를 적색, 녹색 및 청색의 안료를 포함하는 투광성을 가지는 수지로 충전함으로써, 하부측의 칼라필터(또는 칼라필터 기능을 가지는 막)가 형성된다. 이 안료를 포함하는 수지는 액적토출법을 사용해서 선택적으로 형성하는 것이 바람직하다. 또한, 대향기판측에는, 공지의 재료를 사용하여 공지의 방법에 의해, 해당 하측의 칼라필터에 대응하는 상측의 칼라필터를 형성한다(미도시).
보통, 칼라필터를 형성할 경우에는, 그것의 주위에 블랙 매트릭스(R, G, B의 각 화소를 광학적으로 분리하기 위한 격자 형태 또는 스트라이프 형태의 차광막)를 설치한다. 그러나, 전술한 도 4b의 구성에 관한 본 발명에서는, 해당 블랙 매트릭스를 사용하는 대신에, 차광하고 싶은 개소에, 차광성 뱅크층(416) 또는 차광성 층간 절연막(417)이 형성되어 있다. 따라서, 블랙 매트릭스를 별도로 형성하는 것과 비교하여, 얼라인먼트를 취하기 쉬워짐으로써 수율이 향상되고, 또한 여분의 공정이 필요하지 않으므로 비용을 삭감할 수 있다.
본 실시예에 있어서는, 차광성 뱅크층(416) 및 차광성 층간 절연막(417) 중에서 적어도 한쪽이 형성되어 있으면, 발광층으로부터의 불필요한 빛에 의한 악영향을 억제하는 등의 상기 효과를 발휘할 수 있다. 물론, 차광성 층간 절연막(417) 및 차광성 뱅크층(416) 양쪽이 형성되어 있는 것이 바람직하다. 또한, 도4a 및 도 4b에 관한 발명에 있어서의 각각의 특징적 부분은, 서로 치환 또는 조합하여 실시할 수 있다.
본 실시예에 있어서, 양극(102)과 음극(107)을 교체한 구성이 채용될 수도 있다. 이 경우에는, 음극(107)과 접속되는 트랜지스터(312)의 극성을 바꾸면 된다. 또한, 본 실시예는, 상기 실시형태 및 다른 실시예들과 자유롭게 조합할 수 있다.
실시예 2
본 실시예에서는, 도 3a에 나타낸 화소회로 이외에, 본 발명에 적용가능한 화소회로의 예에 대해서, 도 5a 및 도 5b를 참조해서 설명한다. 도5a는, 도3a에 나타낸 화소(310)에, 소거용의 트랜지스터(340)과, 소거용의 게이트선 Ｒｙ를 새롭게 설치한 구성의 화소회로이다. 트랜지스터(340)의 배치에 의해, 강제적으로 발광소자(313)에 전류가 흐르지 않는 상태를 만들 수 있기 때문에, 모든 화소(310)에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등 기간을 개시할 수 있다. 따라서, 듀티비가 향상되어, 동영상의 표시는 특히 양호하게 행할 수 있다.
도 5b는, 도3a에 나타낸 화소(310)의 트랜지스터 312을 삭제하고, 새롭게, 트랜지스터(341, 342)과, 전원선 Ｖａｘ(x는 자연수, 1≤x≤l)을 설치한 화소회로이다. 전원선 Ｖａｘ는 전원(343)에 접속된다. 본 구성에서는, 트랜지스터 341의 게이트 전극을 일정한 전위로 유지한 전원선 Ｖａｘ에 접속함으로써, 트랜지스터 341의 게이트 전극의 전위를 고정으로 하고, 게다가 포화 영역에서 동작시킨다. 또한, 트랜지스터 342는 선형영역에서 동작시키고, 이 트랜지스터 342의 게이트 전극에는, 화소의 점등 또는 비점등의 정보를 포함하는 비디오 신호를 입력한다. 선형영역에서 동작하는 트랜지스터 342의 소스 드레인간 전압의 값은 작기 때문에, 트랜지스터 342의 게이트·소스간 전압의 약간의 변동은, 발광소자(313)에 흐르는 전류값에는 영향을 끼치지 않는다. 따라서, 발광소자(313)에 흐르는 전류값는, 포화 영역에서 동작하는 트랜지스터 341에 의해 결정된다. 상기 구성을 가지는 본 발명은, 트랜지스터 341의 특성 편차에 기인한 발광소자(313)의 휘도 얼룩을 개선해서 화질을 향상시킬 수 있다. 본 실시예는, 상기 실시형태 및 다른 실시예와 자유롭게 조합할 수 있다.
실시예 3
본 실시예에서는, 도 6a 내지 도 6d를 참조하여, 상기 실시예에 있어서의 배선(414)(본 실시예를 통해 제2 전원(318)을 포함한다) 및 화소전극(양극 또는 음극)의 적층 구조에 관하여 설명한다. 도 6a 내지 도 6d의 각 도면은, 화소영역의 발광소자의 일부분만 추출해서 나타낸 것이다. 도 6a 내지 도 6d에서는, 제2 발광층, 중간도전층 등의 도시는 생략하였다.
도6a는, 배선으로서 Ｍｏ(600), 알루미늄을 포함하는 합금(601)의 적층 구조로 하고, 화소전극(본 실시예를 통해서 예를 들면 양극(102))으로서 ＩＴＯ(602)를 사용한 경우를 나타내고 있다. 알루미늄을 포함하는 합금(601)으로서는, 알루미늄에, 탄소, 니켈, 코발트, 철, 규소 등을 함유시킨 것이 바람직하다. 이것들의 함유율은, 예를 들면 탄소를 0.1∼3.0원자%, 니켈, 코발트, 철 중에서 적어도 1종 이상의 원소를 0.5∼7.0원자%, 규소를 0.5∼2.0원자%로 하는 하는 것이 좋다. 이 재료는, 저항값이 3.0∼5.0Ωｃｍ로 낮은 것이 특징의 하나이다. 이때, 여기에서 Ｍｏ(600)는 배리어메탈로서 기능한다.
이렇게, 알루미늄을 포함하는 합금(601)에 니켈, 코발트, 철 중에서 적어도 1종 이상의 원소를 0.5% 이상 함유시켰을 경우에는, 합금(601)의 전위를 IＴＯ(602)의 전극 전위에 가깝게 할 수 있어, 합금이 ＩＴＯ(602)와 직접 접촉할 수 있다. 또한, 알루미늄을 포함하는 합금(601)의 내열성도 향상된다. 또한, 탄소의 함유량을 0.1% 이상으로 설정함으로써, 힐록의 발생을 억제할 수 있다. 또한, 합금(601)에 규소를 함유시키거나, 합금(601)을 고온으로 가열처리하여서도, 힐록이 발생하기 어려워진다고 하는 이점이 있다.
도 6b는, 배선으로서 알루미늄을 포함하는 합금(603)을 사용하고, 화소전극으로서 ＩＴＯ(602)를 사용하는 경우를 보이고 있다. 여기에서는, 알루미늄을 포함하는 합금(603)은 적어도 니켈을 포함하는 구성으로 한다. 이 알루미늄을 포함하는 합금(603)을 형성한 후, 상기 합금에 포함되는 니켈이 스며나와, 화소영역을 구동시키기 위한 능동소자(예를 들면m ＴＦＴ)의 실리콘 반도체층(608)의 Ｓｉ와 화학 반응한다. 이것에 의해, 니켈 실리사이드(607)가 형성된다. 따라서, 니켈 실리사이드에 의해 접합성이 향상된다고 하는 장점이 있다.
도 6c는, 배선으로서 알루미늄을 포함하는 합금 604을, 화소전극으로서 ＩＴＯ(605)를 적층시킨 경우를 보이고 있다. 특히, 알루미늄을 포함하는 합금(604)과 ITO의 조합의 적층 구조를 채용했을 경우, 평탄성이 현저하게 향상된다는 것을 실험적으로 알았다. 예를 들면, Ａｌ-Ｓｉ 합금 위에, ＴｉＮ을 형성한 배선과 ＩＴＯ의 적층 구조, Ａｌ-Ｓｉ 합금 위에, ＴｉＮ을 형성한 배선과 ＩＴＳＯ의 적층 구조의 경우와 비교하면, 그것의 평탄성은 약 2배의 양호함을 나타내었다.
도 6d는, 배선으로서, 또한 화소전극으로서, 알루미늄을 포함하는 합금(604)과 알루미늄을 포함하는 합금(606)을 사용한 경우를 보이고 있다.
상기 알루미늄을 포함하는 합금은, 웨트에칭에 의해 간단하게 패터닝 형성을 할 수 있기 때문에, 그것의 용도는, 배선, 화소전극을 막론하고 폭넓게 이용할 수 있다. 다만, 상기 알루미늄을 포함하는 합금은, 반사성이 우수하므로, 톱 에미션형으로 할 경우에는 적합하다. 또한, 보텀 에미션 또는 듀얼 에미션형 표시장치로 할 경우에는, 배선 또는 화소전극을 빛이 투과할 수 있도록, 박막으로서 형성할 필요가 있다. 이때, 본 실시예는, 상기 실시형태 및 다른 실시예와 자유롭게 조합할 수 있다.
실시예 4
본 발명에 따른 발광소자를 포함하는 화소영역을 구비한 표시장치를 사용한 전자기기로서, 텔레비젼 장치(텔레비젼, 텔레비젼 수신기), 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라, 휴대전화장치(휴대전화기), 개인휴대단말(ＰＤＡ) 등의 휴대정보단말, 휴대형 게임기, 모니터, 컴퓨터, 카 오디오 등의 음향 재생장치, 가정용 게임기 등의 기록매체를 구비한 화상 재생장치 등을 들 수 있다. 그것의 구체적인 예에 대해서, 도 7a 내지 도 7f를 참조해서 설명한다.
도7a에 나타내는 본 발명의 표시장치를 사용한 휴대 정보단말은, 본체(9201), 표시부(9202) 등을 포함하고, 본 발명에 의해 고세밀한 화상을 표시할 수 있다. 도 7b에 나타내는 본 발명의 표시장치를 사용한 디지털 비디오 카메라는, 표시부(9701, 9702) 등을 포함하고, 본 발명에 의해 고세밀한 화상을 표시할 수 있다. 도 7c에 나타내는 본 발명의 표시장치를 사용한 휴대 단말은, 본체(9101), 표시부(9102) 등을 포함하고, 본 발명에 의해 고세밀한 화상을 표시할 수 있다. 도 7d에 나타내는 본 발명의 표시장치를 사용한 휴대형 텔레비젼 장치는, 본체(9301), 표시부(9302) 등을 포함하고, 본 발명에 의해 고세밀한 화상을 표시할 수 있다. 도 7e에 나타내는 본 발명의 표시장치를 사용한 휴대형의 컴퓨터는, 본체(9401), 표시부(9402) 등을 포함하고, 본 발명에 의해 고세밀한 화상을 표시할 수 있다. 도 7f에 나타내는 본 발명의 표시장치를 사용한 텔레비젼 장치는, 본체(9501), 표시부(9502) 등을 포함하고, 본 발명에 의해 고세밀한 화상을 표시할 수 있다. 또한, 상기 실시예와 같이, 차광성 층간 절연막 또는 차광성 뱅크층을 설치한 경우에는, 불필요한 빛에 의한 영향을 억제 할 수 있으므로, 편광판이 불필요하게 되어, 소형화, 경량화, 초박형화가 실현된다.
여기에서, 상기 텔레비젼 장치의 주요한 구성에 대해서, 도 8의 블록도를 사용해서 간단하게 설명한다. 도 8에서, ＥＬ 표시 패널(701)이 본 발명에 따른 표시장치를 사용해서 제작된다. ＥＬ 표시 패널(701)과 외부회로와의 접속 방법으로서, (1) 표시 패널의 화소부와 주사선측 구동회로(703)를 기판 위에 일체 형성하고, 더욱이 신호선측 구동회로(702)를 별도 드라이버 ＩＣ로서 실장하는 경우, (2) 표시 패널의 화소부만이 형성되고 주사선측 구동회로(703)와 신호선측 구동회로(702)가 ＴＡＢ 방식에 의해 실장되는 경우, (3) 표시 패널의 화소부와 그것의 주변에 주사선측 구동회로(703)와 신호선측 구동회로(702)가 ＣＯＧ 방식에 의해 설치되는 경우 등이 있다. 이들 중 어떤 방법을 사용하여도 된다.
그 밖의 외부회로의 구성으로서, 영상신호의 입력측에서는, 튜너(704)에서 수신한 신호 중에서 영상신호를 증폭하는 영상파 증폭회로(705)와, 영상파 증폭회로(705)에서 출력되는 신호를 적색, 녹색, 청색 각 색상에 대응한 색신호로 변환하는 영상신호 처리회로(706)와, 그 영상신호를 드라이버 ＩＣ의 입력 사양으로 변환하기 위한 콘트롤 회로(707) 등으로 이루어져 있다. 콘트롤 회로(707)는, 주사선측과 신호선측에 각각 신호를 출력한다. 디지털 구동할 경우에는, 신호선측에 신호 분할 회로(708)를 설치하여, 입력 디지털 신호를 m개로 분할해서 입력 디지털 신호를 공급하는 구성으로 하여도 된다.
튜너(704)에서 수신한 신호 중에서, 음성신호는, 음성파 증폭회로(709)로 보내지고, 그것의 출력신호는 음성신호 처리회로(710)를 거쳐 스피커(713)에 공급된다. 제어회로(711)는 수신국(수신 주파수) 또는 음량의 제어 정보를 입력부(712)로 부터 받어, 튜너(704)와 음성신호 처리회로(710)에 신호를 송출한다.
이러한 외부회로와, ＥＬ 표시 패널을 케이스에 조립하여, 도 7f에 나타나 있는 바와 같은 텔레비젼 수상기를 완성시킬 수 있다. 물론, 본 발명은 텔레비젼 수상기에 한정되지 않고, 퍼스널컴퓨터의 모니터를 비롯해, 철도의 역이나 공항 등에 있어서의 정보 표시반이나, 가두에 있어서의 광고 표시반 등 특히 대면적의 표시매체로서 다양한 용도에 적용할 수 있다. 이때, 본 실시예는, 상기 실시형태 또는 기타의 실시예와 자유롭게 조합할 수 있다.
실시예 5
본 발명에 따른 표시장치는, 메모리나 처리회로 등의 기능 회로와 안테나 코일을 탑재함으로써, 비접촉으로 데이터의 송수신이 가능한 ＩＤ 카드로서 사용할 수 있다. 그러한 ＩＤ 카드의 구성의 일례에 대해서 도면을 참조해서 설명한다.
도9a에, 본 발명에 따른 표시장치를 내장한 ＩＤ 카드의 일 실시예를 나타낸다. 도9a에 나타내는 ＩＤ 카드는, 비접촉으로 단말장치인 리더/라이터와 데이터의 송수신을 행하는 비접촉형 ID 카드이다. 참조부호 801은 카드 본체이며, 802은 카드 본체(801)에 탑재되어 있는 표시장치의 화소부에 해당한다.
도 9b에, 도9a에 나타낸 카드 본체(801)에 포함되는 카드 기판(803)의 구성을 나타낸다. 카드 기판(803)에는, 박막의 반도체막으로 형성된 ＩＤ칩(804)과, 상기 실시형태 또는 실시예에 따른 표시장치(805)가 부착되어 있다. ＩＤ칩(804)과 표시장치(805)는 모두 별도 준비된 기판 상에 있어서 형성된 후, 카드 기판(803) 위에 전사된 것이다. 전사방법으로서는, 다수의 ＴＦＴ로 이루어진 박막 집적회로를 제작한 후, 소형 진공 핀셋 등을 사용하여 박막 집적회로를 붙이는 방법이나, ＵＶ광 조사법을 사용해서 선택적으로 붙이는 방법 등이 있다. 또한, 표시장치에 있어서의 화소부와 구동회로부에 대해서도 동일하게 전사할 수 있다. ＩＤ칩(804)과 표시장치(805)를 포함한 부분은 박막의 반도체막을 사용해서 형성되고, 게다가 형성후에 카드 기판에 전사되는 부분을, 박막부(807)라고 부른다.
또한, 카드 기판(803)에는, ＴＦＴ를 사용해서 제작된 집적회로(806)가 실장되어 있다. 집적회로(806)의 실장의 방식은 특별하게 한정되는 것은 아니다. 공지의 ＣＯＧ 방법이나 와이어본딩 방법, 또는 ＴＡＢ 방법 등을 사용할 수 있다. 집적회로(806)는, 박막부(807)와, 카드 기판(803)에 형성된 배선(808)을 통해 전기적으로 접속되어 있다.
또한, 카드 기판(803) 위에는, 집적회로(806)와 전기적으로 접속된 안테나 코일(809)이 형성되어 있다. 안테나 코일(809)에 의해, 단말장치와의 사이의 데이터의 송수신을, 전자유도를 이용해서 비접촉으로 행할 수 있으므로, 비접촉형의 ＩＤ 카드는 접촉형과 비교해서 ＩＤ 카드가 물리적인 마모에 의한 손상을 받기 어렵다. 더욱이 비접촉형의 ＩＤ 카드는, 비접촉으로 정보의 관리를 행하는 태그(무선 태그)로서도 사용할 수 있다. 비접촉형의 ＩＤ 카드는, 마찬가지로 비접촉으로 정보의 판독을 할 수 있는 바코드에 비교해, 관리가능한 정보량이 비약적으로 높다. 또한, 정보를 판독할 수 있는 단말장치와의 사이의 거리를, 바코드를 사용했을 경우와 비교해서 길게 할 수 있다.
도 9b에서는, 안테나 코일(809)을 카드 기판(803) 위에 형성한 예를 나타내고 있지만, 별도 제작해 놓은 안테나 코일을 카드 기판(803)에 실장하도록 하여도 된다. 예를 들면 구리선 등을 코일 모양으로 감고, 100μｍ 정도의 두께를 가지는 2매의 플라스틱 필름 사이에 상기 구리선을 끼워서 프레스한 것을, 안테나 코일로서 사용할 수 있다. 또한, 박막집적회로 내부에 안테나 코일을 조립하고 있어도 된다. 또한, 도 9b에서는, 1개의 ＩＤ 카드에 안테나 코일(809)이 1개만 사용되고 있지만, 안테나 코일(809)이 복수 사용되고 있어도 된다.
도 9a 및 도 9b에서는 표시장치(805)을 탑재한 ＩＤ 카드의 형태를 보이고 있지만, 본 발명은 이 구성에 한정되는 것은 아니고, 반드시 표시장치를 설치할 필요는 없다. 다만, 표시장치를 설치함으로써, 얼굴 사진의 데이터를 표시장치에서 표시시킬 수 있어, 인쇄법을 사용했을 경우와 비교해서 얼굴 사진의 바꿔치기를 곤란하게 할 수 있다. 또한, 표시장치가 얼굴 사진 이외의 정보를 표시할 수 있어, ＩＤ 카드의 고기능화를 실현할 수 있다.
이때, 카드 기판(803)으로서는, 가요성을 가지는 플라스틱 기판을 사용할 수 있다. JSR사에 의해 제조되고, 플라스틱 기판으로서는, 극성기가 붙은 노보넨 수지로 이루어지는 ＡＲＴＯＮ을 사용할 수 있다. 또한, 폴리에틸렌 테레프탈레이트(ＰＥＴ), 폴리에테르 술폰(ＰＥＳ), 폴리에틸렌 나프탈레이트(ＰＥＮ), 폴리카보네이트(ＰＣ), 나일론, 폴리에테르에테르케톤(ＰＥＥＫ), 폴리술폰(ＰＳＦ), 폴리에테르이미드(ＰＥＩ), 폴리아릴레이트(ＰＡＲ), 폴리부틸렌 테레프탈레이트(ＰＢＴ), 폴리이미드 등의 플라스틱 기판을 사용할 수 있다.
이때, 본 실시예에서는, ＩＤ칩과 박막집적회로 사이의 전기적인 접속은, 도 9a 및 도 9b에 나타낸 형태에 한정되지 않는다. 예를 들면, ＩＤ칩의 단자와 박막집적회로의 단자를 이방성의 도전성 수지나 솔더링 등으로 직접 접속하도록 해도 된다. 또한, 도 9a 및 도 9b에 있어서, 박막 집적회로와, 카드 기판에 형성된 배선과의 사이의 접속은, 와이어본딩법, 솔더볼을 사용한 플립칩법으로 접속해도 되고, 이방성의 도전성 수지나 솔더링 등으로 직접 접속해도 되며, 그 밖의 방법을 사용해서 접속해도 된다. 또한, 본 발명에 따른 표시장치는, ＩＤ 카드 뿐만 아니라, ＩＤ 태그, 무선 칩, 무선 태그 등의 반도체장치에 조립하여 사용할 수도 있다.
실시예 6
전술한 본 발명의 발광소자는, 표시 기능을 가지는 발광 장치의 화소부나, 조명 기능을 가지는 발광 장치의 조명부에 적용할 수 있다. 본 실시예에서는, 표시 기능을 가지는 발광 장치의 회로 구성 및 구동방법에 대해서 도 10∼도 13을 사용하여 설명한다.
도10은 본 발명을 적용한 발광 장치를 평면에서 본 모식도이다. 도 10에 있어서, 기판(6500) 위에는, 화소부(6511)와, 소스 신호선 구동회로(6512)과, 기록용 게이트 신호선 구동회로(6513)과, 소거용 게이트 신호선 구동회로(6514)가 설치되어 있다. 소스 신호선 구동회로(6512)와, 기록용 게이트 신호선 구동회로(6513)와, 소거용 게이트 신호선 구동회로(6514)는, 각각, 배선군을 거쳐서, 외부 입력단자인 ＦＰＣ(플렉시블 프린트 서킷)(6503)와 접속되어 있다. 그리고, 소스 신호선 구동 회로(6512)와, 기록용 게이트 신호선 구동회로(6513)과, 소거용 게이트 신호선 구동회로(6514)는, 각각, ＦＰＣ(6503)로부터 비디오 신호, 클록 신호, 스타트 신호, 리셋트 신호 등을 받아들인다. 또한, ＦＰＣ(6503)에는 프린트 배선 기판(ＰＷＢ)(6504)이 부착되어 있다. 이때, 구동회로부는, 상기한 바와 같이 반드시 화소부(6511)와 동일 기판 위에 설치되어 있을 필요는 없다. 예를 들면, 배선 패턴이 형성된 ＦＰＣ 위에 ＩＣ칩을 실장하여 형성된 ＴＣＰ 등을 이용하여, 구도회로부가 기판 외부에 설치되어 있어도 된다.
화소부(6511)에는, 열방향으로 연장된 복수의 소스 신호선이 행방향으로 배열되어 있다. 또한, 전류공급선이 행방향으로 배열되어 있다. 또한, 화소부(6511)에는, 행방향으로 연장된 복수의 게이트 신호선이 열방향으로 배열하고 있다. 또한 화소부(6511)에는, 발광소자를 포함하는 1조의 회로가 복수 배열하고 있다.
도 11은, 1 화소를 동작하기 위한 회로를 나타낸 도면이다. 도 11에 나타낸 회로에는, 제1 트랜지스터(901)과 제2 트랜지스터(902)과 발광소자(903)가 포함되어 있다. 제1 트랜지스터(901)과, 제2 트랜지스터(902)는, 각각, 게이트 전극과, 드레인 영역과, 소스 영역을 포함하는 3단자의 소자로서, 드레인 영역과 소스 영역의 사이에 채널 영역을 가진다. 여기에서, 소스 영역과 드레인 영역은, 트랜지스터의 구조나 동작조건 등에 의해 변화하게 때문에, 어느 것이 소스 영역 또는 드레인 영역인가를 한정하는 것이 곤란하다. 그래서, 본 실시예에 있어서는, 소스 또는 드레인으로서 기능하는 영역을, 각각 제1전극 및 제2전극으로 표기한다.
게이트 신호선(911)과, 기록용 게이트 신호선 구동회로(913)는 스위치 918에 의해 전기적으로 접속 또는 비접속의 상태가 되도록 설치되어 있다. 또한, 게이트 신호선(911)과, 소거용 게이트 신호선 구동회로(914)는 스위치 919에 의해 전기적으로 접속 또는 비접속의 상태에 되도록 설치되어 있다. 또한, 소스 신호선(912)은, 스위치 920에 의해 소스 신호선 구동회로(915) 또는 전원(916) 중 어느 하나에 전기적으로 접속하도록 설치되어 있다. 그리고, 제1 트랜지스터(901)의 게이트는 게이트 신호선(911)에 전기적으로 접속되고 있다. 또한, 제1 트랜지스터(901)의 제1전극은 소스 신호선(912)에 전기적으로 접속되고, 제2전극은 제2 트랜지스터(902)의 게이트 전극과 전기적으로 접속되어 있다. 제2 트랜지스터(902)의 제1전극은 전류공급선(917)과 전기적으로 접속되고, 제2전극은 발광소자(903)에 포함되는 1개의 전극과 전기적으로 접속되어 있다. 이때, 스위치 918은, 기록용 게이트 신호선 구동회로(913)에 포함되어 있어도 된다. 또한, 스위치 919에 대해서도 소거용 게이트 신호선 구동회로(914) 내부에 포함되어 있어도 된다. 또한, 스위치 920에 대해서도 소스 신호선 구동회로(915) 내부에 포함되어 있어도 된다.
또한 화소부에 있어서의 트랜지스터나 발광소자 등의 배치에 대해서는 특별히 한정되지 않는다. 예를 들면, 도 12의 평면도에 나타낸 바와 같이 배치할 수 있다. 도 12에 있어서, 제1 트랜지스터(1001)의 제1전극은 소스 신호선(1004)에 접속되고, 제2 전극은 제2 트랜지스터(1002)의 게이트 전극에 접속되어 있다. 또한, 제2 트랜지스터(1002)의 제1전극은 전류공급선(1005)에 접속되고, 제 2 트랜지스터의 제2전극은 발광소자의 전극(1006)에 접속되어 있다. 게이트 신호선(1003)의 일부는 제1 트랜지스터(1001)의 게이트 전극으로서 기능한다.
다음에, 구동방법에 관하여 설명한다. 도13은 시간경과에 따른 프레임의 동작에 관해 설명하는 도면이다. 도 13에 있어서, 횡축 방향은 시간경과를 나타내고, 종축 방향은 게이트 신호선의 주사 단계수를 표시하고 있다.
본 발명에 따른 발광장치를 사용해서 화상표시를 행할 때, 표시 기간에 있어서는, 화면의 고쳐 쓰기 동작과 표시 동작이 반복하여 행해진다. 이 고쳐쓰기 회수에 대해서는 특별히 한정은 없지만, 화상을 보는 사람이 플리커를 느끼지 않도록 적어도 1초간에 60회 정도로 하는 것이 바람직하다. 여기에서, 1화면(1프레임)의 고쳐쓰기 동작과 표시 동작을 행하는 기간을 1프레임 기간이라고 한다.
1프레임은, 기록 기간 501a, 502a, 503a, 504a와 유지 기간 50lb, 502b, 503b, 504b를 포함하는 4개의 서브프레임(501, 502, 503, 504)으로 시분할되어 있다. 발광하기 위한 신호가 주어진 발광소자는, 유지 기간에 있어서 발광 상태로 되고 있다. 각각의 서브프레임에 있어서의 유지 기간의 길이의 비는, 제1 서브프레임(501):제2 서브프레임(502):제3 서브프레임(503):제4 서브프레임(504)=23:22:21:20=8:4:2:1이 되고 있다. 이것에 의해, 4비트 계조를 표현할 수 있다. 단, 비트수 및 계조수는 여기에 기재한 것에 한정되지 않는다. 예를 들면 8개의 서브프레임을 설치하여 8비트 계조를 행할 수 있도록 하여도 된다.
1프레임에 있어서의 동작에 관하여 설명한다. 우선, 서브프레임 501에 있어서, 1행째로부터 최종행까지 순차적으로 기록 동작이 행해진다. 따라서, 행에 따라 기록 기간의 개시 시간이 다르다. 기록 기간 501a가 종료한 행에서 유지 기간 501b 가 개시한다. 해당 유지 기간에 있어서, 발광하기 위한 신호가 주어져 있는 발광소자는 발광 상태가 되고 있다. 또한, 유지 기간 501b가 종료한 행에서 서브프레임 502가 개시하여, 서브프레임 501의 경우와 마찬가지로 1행째로부터 최종행까지 순차적으로 기록 동작이 행해진다. 이상과 같은 동작을 반복하여, 서브프레임 504의 유지 기간 504b까지 종료한다. 서브프레임 504에 있어서의 동작을 종료하면 다음 프레임 기간에서의 동작이 개시한다. 이렇게, 각 서브프레임에 있어서 발광한 시간의 합이 1프레임에 있어서의 각각의 발광소자의 발광 시간이 된다. 이 발광 시간을 발광소자마다 변하게 해서 1 화소 내에서 다양하게 조합함으로써, 명도 및 색도가 다른 여러가지 표시색을 형성할 수 있다.
서브프레임 504와 같이, 최종행째까지의 기록이 종료하기 전에, 이미 기록을 끝내고, 유지 기간이 시작된 행에 있어서의 유지 기간을 강제적으로 종료시키고 싶을 때에는, 유지 기간 504b의 뒤에 소거 기간 504c을 설치하여, 강제적으로 비발광의 상태가 되도록 제어하는 것이 바람직하다. 그리고, 강제적으로 비발광 상태로 한 행에 대해서는, 일정 기간, 비발광의 상태를 유지한다(이 기간을 비발광 기간(504d)으로 한다). 그리고, 최종행째의 기록기간이 종료하면 즉시, 1행째로부터 순차적으로 다음의 기록 기간(또는 프레임 기간)이 개시한다. 이때, 이와 같이 어떤 행의 화소에서는 기록을 행하고, 또한 어떤 행의 화소에는 화소를 비발광의 상태로 하는 소거 신호를 입력하기 위해서는, 도 15에 나타나 있는 바와 같이, 1 수평기간을 2개로 분할하여, 한쪽의 기간을 기록에 사용하고, 다른 쪽의 기간을 소거에 사용한다. 분할된 수평기간 내에서, 각각의 게이트 신호선(911)을 선택하여, 그 때에 대응하는 신호를 소스 신호선(912)에 입력한다. 예를 들면, 어떤 1개의 수평기간에 있어서, 전반은 ｉ행째를 선택하고, 후반은 ｊ행째를 선택한다. 그러면, 1 수평기간에 있어서, 마치 동시에 2행분을 선택한 것과 같이 동작시키는 것이 가능해진다. 즉, 각각의 1 수평기간의 기록 기간을 사용하여, 기록 기간(501a∼504a)에 화소에 영상신호를 기록하고, 이 때의 1 수평기간의 소거 기간에는 화소를 선택하지 않는다. 또한, 다른 1 수평기간의 소거 기간을 사용해서 소거 기간(504c)에 화소에 기록된 신호를 소거하고, 이때의 1수평기간의 기록 기간에는 화소를 선택하지 않는다. 이것에 의해, 개구율이 높은 화소를 가지는 표시장치를 제공할 수 있고, 수율의 향상을 도모할 수 있다.
이때, 본 실시예에서는, 서브프레임 기간 501 내지 504는 유지 기간이 긴 것부터 순차적으로 나열하고 있지만, 반드시 본 실시예와 같이 나열할 필요는 없다. 예를 들면, 서브 프레임 기간 501 내지 504는 유지 기간의 짧은 것부터 순차적으로 나열되어 있어도 된다. 이 서브 프레임 기간 501 내지 504는 유지 기간이 긴 것과 짧은 것이 랜덤하게 나열되어 있어도 된다. 또한, 서브프레임은 다시 복수의 프레임으로 분할되어 있어도 된다. 즉, 같은 영상신호를 주고 있는 기간 동안, 게이트 신호선의 주사를 복수회 행해도 된다.
기록 기간 및 소거 기간에 있어서, 도 11에서 나타낸 회로의 동작에 관하여 설명한다. 우선, 기록 기간에 있어서의 동작에 관하여 설명한다. 기록 기간에 있어서, i행째(i는 자연수)의 게이트 신호선(911)은, 스위치 918을 통해 기록용 게이트 신호선 구동회로(913)와 전기적으로 접속된다. 게이트 신호선(911)은 소거용 게이 트 신호선 구동회로(914)와는 비접속이다. 또한, 소스 신호선(912)은 스위치 920을 통해 소스 신호선 구동회로(915)와 전기적으로 접속되어 있다. 여기에서, ｉ행째의 게이트 신호선(911)에 접속한 제1 트랜지스터(901)의 게이트에 신호가 입력되어, 제1 트랜지스터(901)는 온이 된다. 이때, 1열째로부터 최종열째까지의 소스 신호선에 동시에 영상신호가 입력된다. 또한, 각 열의 소스 신호선(912)에서 입력되는 영상신호는 서로 독립된 것이다. 소스 신호선(912)으로부터 입력된 영상신호는, 각각의 소스 신호선에 접속한 제1 트랜지스터(901)를 통해 제2 트랜지스터(902)의 게이트 전극에 입력된다. 이때, 제2 트랜지스터(902)의 게이트 전극에 입력된 신호에 의해, 제2 트랜지스터(902)의 온/오프가 제어된다. 그리고, 제2 트랜지스터(902)가 온되면 발광소자(903)에 전압이 인가되어, 발광소자(903)에 전류가 흐른다. 즉, 제2 트랜지스터(902)의 게이트 전극에 입력되는 신호로 의해, 발광소자(903)의 발광 또는 비발광이 정해진다. 예를 들면, 제2 트랜지스터(902)가 p채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｌｏｗ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)가 발광한다. 한편, 제2 트랜지스터(902)가 n채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｈｉｇｈ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)가 발광된다.
다음에, 소거 기간에 있어서의 동작에 관해 설명한다. 소거 기간에 있어서, ｊ행째(j는 자연수)의 게이트 신호선(911)은, 스위치 919을 통해 소거용 게이트 신호선 구동회로(914)과 전기적으로 접속된다. 게이트 신호선(911)은 기록용 게이트 신호선 구동회로(913)와 비접속이다. 또한, 소스 신호선(912)은 스위치 920을 통해 전원(916)과 전기적으로 접속되어 있다. 여기에서, ｊ행째의 게이트 신호선(911)에 접속한 제1 트랜지스터(901)의 게이트에 신호가 입력되어, 제1 트랜지스터(901)는 온이 된다. 이때, 1열째부터 최종열째까지의 소스 신호선에 동시에 소거 신호가 입력된다. 소스 신호선(912)에서 입력된 소거 신호는, 각각의 소스 신호선에 접속한 제1 트랜지스터(901)를 거쳐 제2 트랜지스터(902)의 게이트 전극에 입력된다. 이때, 제2 트랜지스터(902)의 게이트 전극에 입력된 소거 신호에 의해, 제2 트랜지스터(902)는 오프되어, 전류공급선(917)으로부터 발광소자(903)에의 전류의 공급이 저지된다. 그리고, 발광소자(903)는 강제적으로 비발광이 된다. 예를 들면, 제2 트랜지스터(902)가 p채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｈｉｇｈ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)은 비발광이 된다. 한편, 제2 트랜지스터(902)가 n채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｌｏｗ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)는 비발광이 된다.
이때, 소거 기간에서는, ｊ행째에 대해서는, 이상에서 설명한 것과 같은 동작에 의해 소거하기 위한 신호를 입력한다. 그러나, ｊ행째가 소거 기간인 동시에, 다른 행(ｉ행째라고 한다)에 관해서는 기록 기간이 되는 경우가 있다. 이러한 경우, 같은 열의 소스 신호선을 이용해서 ｊ행째에는 소거를 위한 신호를, ｉ행째에는 기록을 위한 신호를 입력할 필요가 있다. 이 때문에, 이하에서 설명하는 것과 같은 동작을 시키는 것이 바람직하다.
소거 기간에 있어서의 동작에 의해, (j-1)행째의 발광소자(903)가 비발광이 된 후, 즉시, 게이트 신호선(911)과 소거용 게이트 신호선 구동회로(914)를 비접속 의 상태로 하는 동시에, 스위치 920을 전환하여 소스 신호선(912)과 소스 신호선 구동회로(915)와 접속시킨다. 그리고, 소스 신호선(912)과 소스 신호선 구동회로(915)를 접속시킴과 동시에, 스위치 918을 전환하여 게이트 신호선(911)과 기록용 게이트 신호선 구동회로(913)를 접속시킨다. 그리고, 기록용 게이트 신호선 구동회로(913)로부터 ｉ행째의 게이트 신호선(911)에 선택적으로 신호가 입력되어, 제1 트랜지스터(901)가 온되는 동시에, 소스 신호선 구동회로(915)에서는, 1열째로부터 최종열째까지의 소스 신호선(912)에 기록을 위한 영상신호가 입력된다. 이 영상신호에 의해, ｉ행째의 발광소자(903)는, 발광 또는 비발광이 된다.
이상과 같이 하여 i행째에 대해서 기록 기간을 마치면, 즉시, ｊ행째의 소거 기간이 개시된다. 따라서, 스위치 918을 전환하여, 게이트 신호선과 기록용 게이트 신호선 구동회로(913)을 비접속으로 하는 동시에, 스위치 920을 전환하여 소스 신호선을 전원(916)과 접속한다. 또한, 게이트 신호선(911)과 기록용 게이트 신호선 구동회로(913)를 비접속으로 하는 동시에, 게이트 신호선(911)에 대해서는, 스위치 919을 전환하여 소거용 게이트 신호선 구동회로(914)와 접속 상태로 한다. 그리고, 소거용 게이트 신호선 구동회로(914)로부터 ｊ행째의 게이트 신호선(911)에 선택적으로 신호를 입력해서 제1 트랜지스터(901)이 온되는 동시에, 전원(916)으로부터 소거 신호가 입력된다. 그리고, 소거 신호에 의해, 발광소자(903)는 강제적으로 비발광이 된다. 이렇게 하여, ｊ행째의 소거 기간을 마치면, 즉시, i+1행째의 기록 기간이 개시된다. 이하, 마찬가지로, 소거 기간과 기록 기간을 반복하여, 최종행째의 소거 기간까지 동작시키면 된다.
또한, 본 실시예에서는, (j-1)행째의 소거 기간과 ｊ행째의 소거 기간의 사이에 ｉ행째의 기록 기간을 설치하는 실시예에 관해 설명하였다. 그러나, 이에 한정되지 않고, ｊ행째의 소거 기간과 (j+1)행째의 소거 기간의 사이에 ｉ행째의 기록 기간을 설치하여도 된다.
또한, 본 실시예에서는, 서브프레임 504와 같이 비발광 기간 504b를 설치하는 경우에 있어서, 소거용 게이트 신호선 구동회로(914)과 어느 한 개의 게이트 신호선을 비접속 상태로 하는 동시에, 기록용 게이트 신호선 구동회로(913)과 다른 게이트 신호선을 접속 상태로 하는 동작을 반복하고 있다. 이러한 동작은, 특히 비발광 기간을 설치하지 않는 프레임에 있어서 실시해도 관계없다. 이때, 본 실시예는, 상기 실시형태 또는 다른 실시예와 자유롭게 조합할 수 있다.
본 발명에 따른 발광소자의 한가지 특징은, 화소전극과 대향전극의 사이에 복수의 발광층을 가지는 ＥＬ 소자에 있어서, 각 발광층의 사이에 중간도전층을 설치하고, 또한 중간도전층(복수의 중간도전층이 설치되는 경우에 있어서는, 그것들의 적어도 1개의 중간도전층)에 있어서, 정공주입 또는 전자 주입층 중 어느 하나가, 막 형상이 아니라, 섬 형상으로 형성되어 있는 것이다. 이러한 구조를 채용함으로써, 중간도전층의 전자(또는 정공)를 주입하는 층에 관해, 재료의 투명성을 일체 고려할 필요가 없고, 발광층으로부터의 발광은, 중간도전층에 의해 거의 흡수되는 일이 없으며, 중간도전층의 재료의 결정성도 고려할 필요가 없어, 소자의 제작 시간이 단축되는 등의 다양한 효과를 발휘할 수 있다.
또한, 상기 작용 효과를 가지는 발광소자는 EL 디스플레이로 대표되는 표시 장치에 채용할 수 있다. 이 표시장치는, 서로 직교하도록 설치된 2종류의 스트라이프형 전극의 사이에 발광층 및 중간도전층을 형성하는 방식(단순 매트릭스 방식), 또는 ＴＦＴ에 접속되어 매트릭스 모양으로 배열된 화소전극과 대향전극 사이에 발광층 및 중간도전층을 형성하는 방식(액티브 매트릭스 방식)의 2종류로 대별되지만, 본 발명에 따른 발광소자는, 단순 매트릭스 방식과 액티브 매트릭스 방식의 어느 쪽에도 적용할 수 있다. 또한, 상기 표시장치는, 모든 전자기기나 ＩＤ 카드 등의 유비쿼터스 제품에 탑재할 수 있으며, 본 발명의 이용 가능성은 극히 다방면에 걸친다. 본 출원은 2004년 5월 20일자 출원된 일본 특허출원 2004-151103에 기초한 것으로, 본 출원의 전체 내용이 참조용으로 포함된다.
(참조부호의 설명)
11:양극 12:음극 13:중간도전층(Ａｌｑ:Ｌｉ층) 14:중간도전층(Ｉｎ-Ｚｎ-O (인듐·아연 산화물)층) 15:유기층 16:유기층 17:층간 절연막 101:기판 102:양극 103:제1 발광층 104:전자 주입층 105:정공 주입층 106:제2 발광층 107:음극 108:제3 발광층 203:1번째의 발광층 204:1번째의 전자 주입층 205:1번째의 정공 주입층 207:k번째의 발광층 208:k번째의 전자 주입층 209:k번째의 정공 주입층 210:(k+1)번째의 발광층 211:(n-1)번째의 전자 주입층 212:(n-1)번째의 정공 주입층 213:n번째의 발광층 310:화소 311:트랜지스터 312:트랜지스터 313:발광소자 316:용량소자 317:제1 전원 318:제2 전원 340:트랜지스터 341:트랜지스터 342:트랜지 스터 343:전원 400:발광 영역 401:게이트 드라이버 402:게이트 드라이버 403:소스 드라이버 405:기판 406:대향기판 407:접속 필름 408:씰재 409:뱅크층 410:소자군 411:제1 층간 절연막 412:제2 층간 절연막 414:배선 415:투광성수지 416:차광성 뱅크층 417:차광성 층간 절연막 418:공간 501:서브프레임 501a:기록 기간 50lb:유지 기간 502:서브프레임 502a:기록 기간 502b:유지 기간
503:서브프레임 503a:기록 기간 503b:유지 기간 504:서브프레임504a:기록 기간 504b:유지 기간 504c:소거 기간 504d:비발광 기간 600:Ｍｏ 601:알루미늄을 포함하는 합금 602:ＩＴＯ 603:알루미늄을 포함하는 합금 604:알루미늄을 포함하는 합금 605:ＩＴＯ 606:알루미늄을 포함하는 합금 607:니켈 실리사이드 608:실리콘 반도체층 801:카드 본체 802: 화소부 803:카드 기판 804:ＩＤ칩 805:표시장치 806:집적회로 807:박막부 808:배선 809:안테나 코일 701:ＥＬ 표시 패널 702:신호선측 구동회로 703:주사선측 구동회로 704:튜너 705:영상파 증폭회로 706:영상신호 처리회로 707:콘트롤 회로 708:신호 분할 회로 709:음성파 증폭회로 710:음성신호 처리회로 711:제어회로 712:입력부 713:스피커 901:제1 트랜지스터 902:제2 트랜지스터 903:발광소자 911:게이트 신호선 912:소스 신호선 913:기록용 게이트 신호선 구동회로 914:소거용 게이트 신호선 구동회로 915:소스 신호선 구동회로 916:전원 917:전류공급선 918:스위치 919:스위치 920:스위치 1001:제1 트랜지스터 1002:제2 트랜지스터 1003: 게이트 신호선 1004:소스 신호선 1005:전류공급선 1006:발광소자의 전극 6500:기판 6503:ＦＰＣ(플렉시블 프린트 서킷) 6504:프린트 배선 기판(ＰＷＢ) 6511:화소부 6512:소스 신호선 구동회로 6513:기록용 게이트 신호선 구동회로 6514:소거용 게이트 신호선 구동회로 9101:본체 9102:표시부 9201:본체 9202:표시부
9301:본체 9302:표시부 9401:본체 9402:표시부 9501:본체 9502:표시부
9701:표시부 9702:표시부

Claims (36)

  1. 제1 전극과,
    상기 제1 전극 위의 제1 발광층과,
    상기 제1 발광층 위의 중간도전층과,
    상기 중간도전층 위의 제2 발광층과,
    상기 제 2 발광층 위의 제2 전극을 구비하고,
    상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고,
    상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 적어도 1개의 섬 형상의 구조를 갖는 것을 특징으로 하는 발광소자.
  2. 제 1항에 있어서,
    상기 전자 주입층은, Ｍｇ-Ａｇ, Ａｌ-Ｌｉ, Ｍｇ-Ｌｉ, Ｃａ3N2 또는 Ｍｇ3N2를 포함하는 것을 특징으로 하는 발광소자.
  3. 제 1항에 있어서,
    상기 정공 주입층은, 금, 알루미늄, 백금, 구리 또는 니켈을 포함하는 것을 특징으로 하는 발광소자.
  4. 제 1항에 있어서,
    상기 제 1 전극은 화소 전극이고 제 2 전극은 대향 전극인 것을 특징으로 하는 발광소자.
  5. 제1 전극과,
    복수의 발광층과,
    상기 복수의 발광층의 사이에 끼워진 복수의 중간도전층과,
    제2 전극을 구비하고,
    상기 제1 전극과, 상기 복수의 발광층과, 상기기 복수의 발광층의 사이에 끼워진 상기 복수의 중간도전층과, 상기 제2 전극은 적층되고,
    상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공주입층을 포함하고,
    상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 적어도 1개의 섬 형상의 구조를 갖는 것을 특징으로 하는 발광소자.
  6. 제 5항에 있어서,
    상기 전자 주입층은, Ｍｇ-Ａｇ, Ａｌ-Ｌｉ, Ｍｇ-Ｌｉ, Ｃａ3N2 또는 Ｍｇ3N2를 포함하는 것을 특징으로 하는 발광소자.
  7. 제 5항에 있어서,
    상기 정공 주입층은, 금, 알루미늄, 백금, 구리 또는 니켈을 포함하는 것을 특징으로 하는 발광소자.
  8. 제 5항에 있어서,
    상기 제 1 전극은 화소 전극이고 제 2 전극은 대향 전극인 것을 특징으로 하는 발광소자.
  9. 제 1 전극과 제 2 전극 사이에 1번째 내지 n번째(n은 2 이상의 정수)의 발광층을 포함하는 n개의 발광층을 구비하고,
    k번째(k는, 1≤k≤(n-1)인 정수)의 발광층과 (k+1)번째의 발광층의 사이에는, 중간 도전층이 형성되고,
    상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고,
    상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 적어도 1개의 섬 형상의 구조를 갖는 것을 특징으로 하는 발광소자.
  10. 제 9항에 있어서,
    상기 전자 주입층은, Ｍｇ-Ａｇ, Ａｌ-Ｌｉ, Ｍｇ-Ｌｉ, Ｃａ3N2 또는 Ｍｇ3N2를 포함하는 것을 특징으로 하는 발광소자.
  11. 제 9항에 있어서,
    상기 정공 주입층은, 금, 알루미늄, 백금, 구리 또는 니켈을 포함하는 것을 특징으로 하는 발광소자.
  12. 제 9항에 있어서,
    상기 제 1 전극은 화소 전극이고 제 2 전극은 대향 전극인 것을 특징으로 하는 발 광소자.
  13. 제1 전극과,
    상기 제1 전극 위의 제1 발광층과,
    상기 제1 발광층 위의 중간도전층과,
    상기 중간도전층 위의 제2 발광층과,
    상기 제 2 발광층 위의 제2 전극을 구비한 발광소자를 갖고,
    상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고,
    상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 적어도 1개의 섬 형상의 구조를 갖고,
    상기 발광소자가 층간 절연막을 개재하여 기판 위에 형성된 트랜지스터에 접속된 것을 특징으로 하는 표시장치.
  14. 제 13항에 있어서,
    상기 전자 주입층은, Ｍｇ-Ａｇ, Ａｌ-Ｌｉ, Ｍｇ-Ｌｉ, Ｃａ3N2 또는 Ｍｇ3N2를 포함하는 것을 특징으로 하는 표시장치.
  15. 제 13항에 있어서,
    상기 정공 주입층은, 금, 알루미늄, 백금, 구리 또는 니켈을 포함하는 것을 특징으로 하는 표시장치.
  16. 제 13항에 있어서,
    상기 층간 절연막은 탄소를 포함하고, 차광성을 가지는 것을 특징으로 하는 표시장치.
  17. 제 13항에 있어서,
    상기 발광층에 접하여, 탄소를 포함하고 차광성을 가지는 뱅크층이 설치되어 있는 것을 특징으로 하는 표시장치.
  18. 제 13항에 있어서,
    상기 트랜지스터와 상기 발광소자는, 알루미늄 및 니켈을 포함하는 합금으로 이루어지는 배선에 의해 접속되어 있는 것을 특징으로 하는 표시장치.
  19. 제 18항에 있어서,
    상기 합금은 탄소를 더 포함하는 것을 특징으로 하는 표시장치.
  20. 제 13항에 있어서,
    상기 제 1 전극은 화소 전극이고 제 2 전극은 대향 전극인 것을 특징으로 하는 표시장치.
  21. 제1 전극과,
    복수의 발광층과,
    상기 복수의 발광층의 사이에 끼워진 복수의 중간도전층과,
    제2 전극을 구비한 발광소자를 갖고,
    상기 제1 전극과, 상기 복수의 발광층과, 상기기 복수의 발광층의 사이에 끼워진 상기 복수의 중간도전층과, 상기 제2 전극이 적층되고,
    상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공주입층을 포함하고,
    상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 적어도 1개의 섬 형상의 구 조를 갖고,
    상기 발광소자가 층간 절연막을 개재하여 기판 위에 형성된 트랜지스터에 접속된 것을 특징으로 하는 표시장치.
  22. 제 21항에 있어서,
    상기 전자 주입층은, Ｍｇ-Ａｇ, Ａｌ-Ｌｉ, Ｍｇ-Ｌｉ, Ｃａ3N2 또는 Ｍｇ3N2를 포함하는 것을 특징으로 하는 표시장치.
  23. 제 21항에 있어서,
    상기 정공 주입층은, 금, 알루미늄, 백금, 구리 또는 니켈을 포함하는 것을 특징으로 하는 표시장치.
  24. 제 21항에 있어서,
    상기 층간 절연막은 탄소를 포함하고, 차광성을 가지는 것을 특징으로 하는 표시장치.
  25. 제 21항에 있어서,
    상기 발광층에 접하여, 탄소를 포함하고 차광성을 가지는 뱅크층이 설치되어 있는 것을 특징으로 하는 표시장치.
  26. 제 21항에 있어서,
    상기 트랜지스터와 상기 발광소자는, 알루미늄 및 니켈을 포함하는 합금으로 이루어지는 배선에 의해 접속되어 있는 것을 특징으로 하는 표시장치.
  27. 제 26항에 있어서,
    상기 합금은 탄소를 더 포함하는 것을 특징으로 하는 표시장치.
  28. 제 21항에 있어서,
    상기 제 1 전극은 화소 전극이고 제 2 전극은 대향 전극인 것을 특징으로 하는 표시장치.
  29. 제 1 전극과 제 2 전극 사이에 1번째 내지 n번째(n은 2 이상의 정수)의 발광층을 포함하는 n개의 발광층을 순차 적층해서 이루어진 발광소자를 구비하고,
    k번째(k는, 1≤k≤(n-1)인 정수)의 발광층과 (k+1)번째의 발광층의 사이에는, 중간도전층이 형성되고,
    상기 중간도전층은 전자 주입층과, 상기 전자 주입층과 접하는 정공 주입층을 포함하고,
    상기 전자 주입층과 상기 정공 주입층의 적어도 한쪽은 적어도 1개의 섬 형상의 구조를 갖고,
    상기 발광소자가 층간 절연막을 개재하여 기판 위에 형성된 트랜지스터에 접속된 것을 특징으로 하는 표시장치.
  30. 제 29항에 있어서,
    상기 전자 주입층은, Ｍｇ-Ａｇ, Ａｌ-Ｌｉ, Ｍｇ-Ｌｉ, Ｃａ3N2 또는 Ｍｇ3N2를 포함하는 것을 특징으로 하는 표시장치.
  31. 제 29항에 있어서,
    상기 정공 주입층은, 금, 알루미늄, 백금, 구리 또는 니켈을 포함하는 것을 특징으 로 하는 표시장치.
  32. 제 29항에 있어서,
    상기 층간 절연막은 탄소를 포함하고, 차광성을 가지는 것을 특징으로 하는 표시장치.
  33. 제 29항에 있어서,
    상기 발광층에 접하여, 탄소를 포함하고 차광성을 가지는 뱅크층이 설치되어 있는 것을 특징으로 하는 표시장치.
  34. 제 29항에 있어서,
    상기 트랜지스터와 상기 발광소자는, 알루미늄 및 니켈을 포함하는 합금으로 이루어지는 배선에 의해 접속되어 있는 것을 특징으로 하는 표시장치.
  35. 제 34항에 있어서,
    상기 합금은 탄소를 더 포함하는 것을 특징으로 하는 표시장치.
  36. 제 29항에 있어서,
    상기 제 1 전극은 화소 전극이고 제 2 전극은 대향 전극인 것을 특징으로 하는 표시장치.
KR1020067026186A 2004-05-20 2005-05-17 발광소자 및 표시장치 KR101161722B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00151103 2004-05-20
JP2004151103 2004-05-20
PCT/JP2005/009312 WO2005115062A1 (en) 2004-05-20 2005-05-17 Light-emitting element and display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022752A Division KR101252026B1 (ko) 2004-05-20 2005-05-17 발광소자 및 표시장치

Publications (2)

Publication Number Publication Date
KR20070026582A true KR20070026582A (ko) 2007-03-08
KR101161722B1 KR101161722B1 (ko) 2012-07-06

Family

ID=35428705

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067026186A KR101161722B1 (ko) 2004-05-20 2005-05-17 발광소자 및 표시장치
KR1020117022752A KR101252026B1 (ko) 2004-05-20 2005-05-17 발광소자 및 표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117022752A KR101252026B1 (ko) 2004-05-20 2005-05-17 발광소자 및 표시장치

Country Status (4)

Country Link
US (3) US8018152B2 (ko)
JP (3) JP5005081B2 (ko)
KR (2) KR101161722B1 (ko)
WO (1) WO2005115062A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027409A (ko) * 2011-05-20 2014-03-06 국립대학법인 야마가타대학 유기 전자 디바이스 및 그 제조 방법
KR20140133578A (ko) * 2012-02-15 2014-11-19 국립대학법인 야마가타대학 유기 일렉트로 루미네센스 소자
KR20170010262A (ko) * 2015-07-17 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170023300A (ko) * 2015-08-20 2017-03-03 엘지디스플레이 주식회사 투명표시패널 및 이를 포함하는 투명표시장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005115059A1 (en) * 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device using the element
US8248392B2 (en) * 2004-08-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus
JP2006269351A (ja) * 2005-03-25 2006-10-05 Aitesu:Kk トップエミッション型マルチフォトン有機ｅｌ表示パネル
WO2006125735A1 (fr) * 2005-05-23 2006-11-30 Thomson Licensing Panneau electroluminescent d'eclairage ou d'affichage d'images dotee d'une electrode superieure transparente composite
EP1784055A3 (en) * 2005-10-17 2009-08-05 Semiconductor Energy Laboratory Co., Ltd. Lighting system
US8093806B2 (en) 2007-06-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and electronic apparatus
CN101855743B (zh) 2007-11-13 2012-10-10 国立大学法人北陆先端科学科技大学院大学 有机el元件
WO2009125471A1 (ja) * 2008-04-07 2009-10-15 パイオニア株式会社 発光素子及び表示パネル
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
CN102388674B (zh) 2010-06-28 2016-01-20 株式会社日本有机雷特显示器 有机发光元件及其制造方法、有机显示面板、有机显示装置
JP2012195054A (ja) * 2011-03-14 2012-10-11 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子
KR101825125B1 (ko) * 2011-06-10 2018-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101941178B1 (ko) * 2012-09-28 2019-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101478879B1 (ko) * 2012-10-31 2015-01-05 단국대학교 산학협력단 미세 패턴의 전하 생성층을 포함하는 소자의 제조방법
KR20140099973A (ko) * 2013-02-04 2014-08-14 삼성디스플레이 주식회사 다층 구조로 형성된 절연층을 포함하는 유기 발광 표시 장치
JP6247855B2 (ja) * 2013-07-26 2017-12-13 株式会社ジャパンディスプレイ 発光素子表示装置
CN103456764B (zh) * 2013-09-09 2016-01-20 京东方科技集团股份有限公司 Oled阵列基板及其制造方法、显示装置
KR102139577B1 (ko) 2013-10-24 2020-07-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6199170B2 (ja) * 2013-12-04 2017-09-20 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及びその製造方法
DE102014102346B4 (de) * 2014-02-24 2022-11-17 Pictiva Displays International Limited Organisches optoelektronisches Bauelement und Verfahren zum Herstellen eines organischen optoelektronischen Bauelements
JPWO2016092883A1 (ja) * 2014-12-08 2017-04-27 株式会社Ｊｏｌｅｄ 表示素子および表示装置ならびに電子機器
KR102350366B1 (ko) * 2014-12-31 2022-01-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102337348B1 (ko) * 2015-03-31 2021-12-09 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조 방법
KR102441558B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2017062941A (ja) * 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
KR102400529B1 (ko) * 2015-10-26 2022-05-20 삼성전자주식회사 금속 케이스를 구비한 전자기기 및 이에 사용되는 금속 케이스
DE102016103282A1 (de) * 2016-02-24 2017-08-24 Osram Oled Gmbh Organisches lichtemittierendes Bauelement und Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
KR102648412B1 (ko) * 2016-06-17 2024-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180046229A (ko) * 2016-10-27 2018-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102525822B1 (ko) * 2017-07-06 2023-04-26 삼성디스플레이 주식회사 표시 소자 및 그 제조 방법
KR102418513B1 (ko) * 2017-10-31 2022-07-06 엘지디스플레이 주식회사 전계발광 표시장치
CN111384084B (zh) * 2018-12-27 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板和智能终端
US11362047B2 (en) * 2020-04-16 2022-06-14 Texas Instruments Incorporated Integrated system-in-package with radiation shielding

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476035B2 (ja) * 1995-02-10 2003-12-10 出光興産株式会社 有機エレクトロルミネッセンス素子
JP4354019B2 (ja) 1997-04-18 2009-10-28 出光興産株式会社 有機エレクトロルミネッセンス素子
EP0845924B1 (en) 1996-11-29 2003-07-16 Idemitsu Kosan Company Limited Organic electroluminescent device
JPH10255982A (ja) 1997-03-06 1998-09-25 Hokuriku Electric Ind Co Ltd 有機ｅｌ素子
JP3571171B2 (ja) 1997-05-08 2004-09-29 出光興産株式会社 有機エレクトロルミネッセンス素子
JP4514841B2 (ja) 1998-02-17 2010-07-28 淳二 城戸 有機エレクトロルミネッセント素子
JP3884564B2 (ja) 1998-05-20 2007-02-21 出光興産株式会社 有機ｅｌ発光素子およびそれを用いた発光装置
JP4004709B2 (ja) * 2000-03-30 2007-11-07 パイオニア株式会社 有機エレクトロルミネッセンス表示パネル及びその製造方法
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6515310B2 (en) * 2000-05-06 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric apparatus
TW538246B (en) 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
US6956324B2 (en) 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2002093586A (ja) * 2000-09-19 2002-03-29 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100731033B1 (ko) * 2000-12-27 2007-06-22 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 제조방법
JP4061840B2 (ja) * 2000-12-28 2008-03-19 凸版印刷株式会社 有機薄膜発光素子用の正孔輸送性化合物および有機薄膜発光素子
JP4611578B2 (ja) 2001-07-26 2011-01-12 淳二 城戸 有機エレクトロルミネッセント素子
JP2003089864A (ja) 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2003264085A (ja) 2001-12-05 2003-09-19 Semiconductor Energy Lab Co Ltd 有機半導体素子、有機エレクトロルミネッセンス素子及び有機太陽電池
SG113443A1 (en) 2001-12-05 2005-08-29 Semiconductor Energy Laboratao Organic semiconductor element
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
US6872472B2 (en) * 2002-02-15 2005-03-29 Eastman Kodak Company Providing an organic electroluminescent device having stacked electroluminescent units
JP3819792B2 (ja) 2002-03-15 2006-09-13 三洋電機株式会社 発光素子およびアクティブマトリクス型表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4060113B2 (ja) * 2002-04-05 2008-03-12 株式会社半導体エネルギー研究所 発光装置
JP2003332070A (ja) 2002-05-16 2003-11-21 Seiko Epson Corp 電気光学装置およびその製造方法、ならびに電子機器
EP1367659B1 (en) 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP4368638B2 (ja) 2002-08-09 2009-11-18 株式会社半導体エネルギー研究所 有機エレクトロルミネッセント素子
EP1388903B1 (en) 2002-08-09 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent device
TWI272874B (en) 2002-08-09 2007-02-01 Semiconductor Energy Lab Organic electroluminescent device
JP2004079422A (ja) * 2002-08-21 2004-03-11 Tdk Corp 有機ｅｌ素子
JP2004127551A (ja) * 2002-09-30 2004-04-22 Seiko Epson Corp 有機ｅｌ装置とその製造方法、および電子機器
US6936961B2 (en) 2003-05-13 2005-08-30 Eastman Kodak Company Cascaded organic electroluminescent device having connecting units with N-type and P-type organic layers
JP3961985B2 (ja) 2003-05-28 2007-08-22 出光興産株式会社 有機エレクトロルミネッセンス素子
CN101789497B (zh) 2003-09-26 2013-03-13 株式会社半导体能源研究所 发光元件及其制造方法
JP3748110B1 (ja) 2003-09-26 2006-02-22 株式会社半導体エネルギー研究所 発光装置およびそれを用いた電子機器
JP4243237B2 (ja) 2003-11-10 2009-03-25 淳二 城戸 有機素子、有機ｅｌ素子、有機太陽電池、及び、有機ｆｅｔ構造、並びに、有機素子の製造方法
US7692378B2 (en) 2004-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device including an insulating layer with an opening
US20050248270A1 (en) * 2004-05-05 2005-11-10 Eastman Kodak Company Encapsulating OLED devices
CN101640254B (zh) 2004-05-21 2016-01-20 株式会社半导体能源研究所 发光元件和发光设备
TW201101478A (en) * 2009-03-25 2011-01-01 Toppan Printing Co Ltd Organic electroluminescence device, method for manufacturing the same, image display device, and method for manufacturing the same
US9048385B2 (en) * 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027409A (ko) * 2011-05-20 2014-03-06 국립대학법인 야마가타대학 유기 전자 디바이스 및 그 제조 방법
KR20140133578A (ko) * 2012-02-15 2014-11-19 국립대학법인 야마가타대학 유기 일렉트로 루미네센스 소자
KR20170010262A (ko) * 2015-07-17 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170023300A (ko) * 2015-08-20 2017-03-03 엘지디스플레이 주식회사 투명표시패널 및 이를 포함하는 투명표시장치

Also Published As

Publication number Publication date
KR101252026B1 (ko) 2013-04-10
KR20110124331A (ko) 2011-11-16
US20120061653A1 (en) 2012-03-15
US20130126936A1 (en) 2013-05-23
JP5564599B2 (ja) 2014-07-30
JP5005081B2 (ja) 2012-08-22
KR101161722B1 (ko) 2012-07-06
JP2012160471A (ja) 2012-08-23
WO2005115062A1 (en) 2005-12-01
US8339039B2 (en) 2012-12-25
JP2011014548A (ja) 2011-01-20
US20070222379A1 (en) 2007-09-27
US8643270B2 (en) 2014-02-04
US8018152B2 (en) 2011-09-13
JP2013152949A (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
KR101252026B1 (ko) 발광소자 및 표시장치
US11683952B2 (en) Light-emitting element and display device
JP4731996B2 (ja) 発光素子及び表示装置
JP4906033B2 (ja) 発光装置
KR101395590B1 (ko) 발광 장치 및 전자 장치
CN102222464B (zh) 半导体器件
KR101090880B1 (ko) 표시장치 및 그의 제조방법
JP2010033838A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
JP2010097040A (ja) 表示素子及び表示素子を用いた表示装置

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8