KR20070026393A - 발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체,발광체용 회로기판, 및 발광체 - Google Patents

발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체,발광체용 회로기판, 및 발광체 Download PDF

Info

Publication number
KR20070026393A
KR20070026393A KR1020067017281A KR20067017281A KR20070026393A KR 20070026393 A KR20070026393 A KR 20070026393A KR 1020067017281 A KR1020067017281 A KR 1020067017281A KR 20067017281 A KR20067017281 A KR 20067017281A KR 20070026393 A KR20070026393 A KR 20070026393A
Authority
KR
South Korea
Prior art keywords
light emitting
circuit
circuit board
liquid crystal
emitting body
Prior art date
Application number
KR1020067017281A
Other languages
English (en)
Other versions
KR101062935B1 (ko
Inventor
하루유키 요시가하라
Original Assignee
니뽄 고어-텍스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 고어-텍스 인크. filed Critical 니뽄 고어-텍스 인크.
Publication of KR20070026393A publication Critical patent/KR20070026393A/ko
Application granted granted Critical
Publication of KR101062935B1 publication Critical patent/KR101062935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 목적은 발광소자가 탑재되는 부위를 포함하는 저면을 가지는 요부형성이 가능하며, 또한 경량화, 박육화도 달성할 수 있는 발광체용 회로기판 전구체 및 요부가 형성된 발광체용 회로기판과 그 제조방법, 및 요부가 형성된 기판을 가지고 이루어지는 발광체를 제공하는 것에 있다. 본 발명에 따른 발광체용 회로기판의 제조방법은 액정 폴리머 필름 표면에 발광소자의 전극 예정부를 적어도 1쌍 가지며, 해당 전극 예정부의 각각이 도전회로를 통해서 기판 내의 다른 회로와 접속되어 있는 금속제 회로패턴을 형성하는 공정과, 해당 전극 예정부를 포함하는 부위에, 해당 전극 예정부 및 해당 도전회로가 존재해야 할 저부와 해당 도전회로가 존재해야 할 벽면을 가지는 요부를 형성하는 공정을 포함하는 것을 특징으로 한다.
회로기판, 전구체, 발광체

Description

발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체, 발광체용 회로기판, 및 발광체{PRODUCTION METHOD OF CIRCUIT BOARD FOR LIGHT EMITTING BODY, PRECURSOR OF CIRCUIT BOARD FOR LIGHT EMITTING BODY, CIRCUIT BOARD FOR LIGHT EMITTING BODY, AND LIGHT EMITTING BODY}
본 발명은 발광소자를 탑재하여 발광체로 하기 위한 회로기판의 제조방법, 해당 회로기판의 전구체, 해당 회로기판, 및 발광체에 관한 것이다. 또, 본 명세서에 있어서, 「발광체용 회로기판」은 발광소자를 탑재하는 것에 의해, 발광체로 하기 위한 회로기판을 말하며, 「발광체용 회로기판 전구체」는 발광소자를 탑재하는 요부를 삼차원 성형하는 것에 의해서, 발광체 회로기판이 되는 것을 말한다. 「발광소자」는 GaAlAs 등의 발광물질(반도체 물질) 그 자체를 의미하고, 「발광체」는 이 발광소자를 회로기판의 전극부에 다이본딩하고, 투명수지로 실링하여 얻을 수 있는 물체(발광 다이오드 또는 LED)를 의미한다. 또 칩 LED는 칩 부품으로서 제작된 LED를 의미한다.
발광소자를 탑재한 소위 칩 LED의 제법으로서는 종래, 이하와 같은 것이었다. (i) 연속한 리드프레임의 각 부위에 펀칭이나 에칭 등의 수법으로 구멍을 뚫고, 거기에 사출성형법(인서트 성형법)에 의해 내열성의 열가소성 수지제의 케이스 를 형성시킨다. (ii) 이 케이스부에 발광소자를, 다이본딩 페이스트 등을 이용해서 설치하고, 와이어본딩에 의해 발광소자를 다른 전극에 접속하는 것에 의해 외부 회로와 접속한 후, 투명한 실링수지를 이용해서 그 발광소자 부분을 환경 절연한다. (iii) 개별의 칩 LED 별로 분리해서 제품으로 한다. 또, 취급성을 좋게 하기 위해서, 엠보싱 성형한 플라스틱제의 테이프상 케이스를 별도로 준비하고, 칩 LED를 하나씩 삽입하고, 테이프에서 봉입한다. 게다가, 이것을 그 후의 연속 라인에서 사용할 때를 위해서 권취한 형태로 제품으로 하는 경우도 있다.
그러나, 상기 제법에서는 리드프레임과 열가소성 수지 케이스의 밀착성이 양호하지 않아, 이것들의 계면으로부터 실링수지가 누설하는 문제가 있었다. 또, 인서트 성형을 실시한다는 점에서 제조공정이 복잡해지고, 생산성도 양호하지 않았다. 또한, 상기한 바와 같이 테이프상 케이스에 삽입한 형태로 제품화한 경우에는, 이 케이스는 폐기된다는 점에서, 불필요한 코스트와 폐기물이 발생한다는 문제점이 있었다.
칩 LED의 제조에 따른 상기 문제를 해결하기 위해서, 여러 기술이 제안되고 있다. 예를 들면 일본 공개특허공보 H01-283883호에는 요면을 가지는 반사 케이스의 그 요면부에 입체패턴의 도금 전극부를 설치하고, 이 전극부에 발광소자를 탑재한 칩 LED가 개시되어 있다. 이 공보에서는 이러한 기술에 의하면, 종래의 인서트 성형법에 의한 칩 LED에 비해서, 제조 코스트를 저감시킬 수 있는 동시에, 리드프레임과 반사 케이스의 사이에서의 실링수지 누설 등도 해결할 수 있다고 한다.
또, 일본 공개특허공보 H06-350206호에는 1차 성형체와, 그것을 인서트 성형 하여 일체화한 2차 성형체와의 계면을 포함하는 1차 성형체의 표면에 도전재로 이루어지는 회로패턴을 형성하고, 2차 성형체가 존재하지 않는 부분에서는 이 회로패턴의 일부가 노출해서 이루어지는 입체회로 기판이 제안되고 있다. 이 일본 공개특허공보 H06-350206호에서는 상기 일본 공개특허공보 H01-283883호의 기술에 대해서, 회로기판의 표면측의 거의 전면에 도금을 실시하기 위해서, 도금 면적에 비례해서 코스트가 높아진다는 경향이 있다는 점, 및 발광소자 탑재 후의 완성품에서는 실링수지로 덮어져 있지 않은 부분의 전극패턴은 노출하고 있기 때문에, 취급 시나 발광소자 설치 시에 손상되어 전극패턴의 단선 등의 발생할 우려가 있다는 점을 지적하고 있다. 그리고 일본 공개특허공보 H06-350206호에 개시의 기술에 의하면, 2차 성형체에 의해 회로패턴의 주요부를 보호할 수 있기 때문에, 전극패턴의 단선 등의 문제를 회피할 수 있고, 또 도금 면적의 증대에 의한 코스트의 문제도, 2차 성형체에 사용하는 수지를 특정한 구성함으로써 해결할 수 있다고 한다.
한편, 금속코어(금속판)을 기체로 하는 LED용의 회로기판도 제안되고 있다(예를 들면 일본 공개특허공보 H11-54863호, 일본 공개특허공보 H11-204904호 및 일본 공개특허공보 H11-298050호). 이것들의 회로기판은 금속코어 상에 설치한 절연층(내열성의 열가소성 수지층)표면에 인쇄회로를 형성한 후에, 숫형과 암형의 다이핏팅에 의해 오목부위(상기 요부)를 형성한 것이다. 이것들 공보에서는 이 오목부위 형성 시의 인쇄회로의 파손을 방지하기 위해서, 성형 각도 등을 연구하는 기술을 개시하고 있다.
기타, 성형 시에 있어서의 회로의 파손을 방지하기 위한 기술로서는 일본 공 개특허공보 H03-204979호에 기재되어 있는 것이 있다. 해당 기술에 의하면, 태양전지 소자 상호간을 인너리드로 접속하는 것에 의해서 태양전지 모듈을 변형시켰을 때에 있어서의 태양전지 소자 상호간의 스트레스를 흡수한다고 되어 있다.
또, 일본 공개특허공보 H05-283849호에는 입체성형 회로판의 제조방법에 있어서, 요철부형할 때의 도전회로의 절단 등을 방지하기 위한 기술이 개시되어 있다. 구체적으로는 열가소성 수지에 회로를 전사해서 1차 성형 회로판으로 한 후, 변형부를 가열한 후에, 또는 사출성형한 1차 성형체 회로판이 냉각하기 전에, 요철을 부형한다.
또, 일본 공개특허공보 H11-307904호에는, 미리 배선패턴을 형성한 배선 시트를 수지로 구성되는 삼차원 성형체의 형 성형 시에 일체화하는 방법이 기재되어 있다.
그러나, 상기 일본 공개특허공보 H06-350206호의 기술에 의하면, 인서트 성형법에 의해 1차 성형체와 2차 성형체를 일체화해야 할 필요가 있기 때문에, 일본 공개특허공보 H01-283883호의 기술이 과제로 하고 있었던 생산성향상에 대해서는 미해결이었다.
또, 일본 공개특허공보 H01-283883호의 기술 및 일본 공개특허공보 H06-350206호의 기술에 공통되는 문제로서, 발광소자를 설치하는 기판에 회로패턴을 설치하는 단계가, 기판의 성형 후라는 사실이 있다. 그 결과, 성형 후의 복잡한 형상에 맞추어서 회로패턴을 형성하지 않으면 안되고, 이 작업은 매우 곤란하다. 또, 이것들 공보에 개시된 도금법(무전해 도금법) 이외에도, 전사에 의한 회로패턴 형성법이 있지만, 역시, 성형 후의 기판에 회로패턴을 형성하는 것은 쉽지 않고, 특히 미세한 회로에서는 고정도로 패턴형성을 하는 것이 곤란하다.
한편, 일본 공개특허공보 H11-54863호 등의 기술에서는 미리 회로패턴을 형성한 후에, 요부형성을 하는 방법을 채용하고 있기 때문에, 비교적 정도가 높은 패턴형성이 가능하게 된다. 그러나, 이것들의 문헌에 개시된 회로기판은 실질적으로는 절연층을 설치한 금속기판으로서, 다음과 같은 문제가 있다. 이것들 공보의 기술에서 이용하고 있는 금속코어는 두께: 0.6∼1.2 ㎜로 두껍기 때문에, 칩 LED의 두께나 중량이 증대해버린다. 또, 소형의 칩 LED용에 요부형성하려고 하여도 금속코어가 두껍기 때문에, 소형이면서 샤프한 형상의 요부형성이 불가능하다.
또, 일본 공개특허공보 H05-283849호의 기술에서도, 폴리부틸렌테레프탈레이트(PBT)등의 열가소성 수지에 미리 회로를 전사한 후에, 성형을 하고 있다. 그러나, 해당 기술을 액정 폴리머 필름에 적용할 수는 없다. 해당 기술에서는 요철 성형 시에 있어서의 회로의 절단 등을 변형부를 가열하거나, 또는 수지가 냉각하기 전에 성형하는 것에 의해 방지하고 있다. 그런데, 가열 수단을 위한 코스트가 필요할 뿐만 아니라, 액정 폴리머 필름에 있어서, 전체적인 형태를 유지하면서 또한 변형이 가능할 정도로 성형하기 위해서는, 타이밍이 매우 어렵다. 실제로, 해당 공보에는 회로판 재료로서 예시되어 있는 것은 PBT뿐으로, 액정 폴리머 필름의 기재는 일체 없다.
일본 공개특허공보 H03-204979호의 기술에서는, 소자 상호간을 인너리드로 접속하는 것에 의해 변형 시의 단선 등을 방지하고 있지만, 그것만으로는 소자를 차례로 접속하는 공정이 필요하게 되기 때문에, 해당 방법은 대량 합성에 적합한 것은 아니다. 역시, 대량합성을 지향하는 것이라면, 회로는 평면판 상에 프린트해야 한다.
또, 일본 공개특허공보 H11-307904호의 기술에서는, 액정 폴리머 필름에 배선패턴을 형성한 뒤에 성형하고 있지만, 해당 배선패턴을 포함하는 범위에서 변형할 때에 발생하는 단선 등의 문제는 전혀 인식되어 있지 않다. 해당 공보에 첨부의 도면을 보면, 배선패턴은 변형을 수반하지 않는 위치에만 존재하고 있다.
또, 최근의 LED를 이용한 발광체에서는, 소형화의 요청이 있다(휴대전화의 액정 모니터의 백라이트 등). 그러나, 금속기판(메탈코어 기판)인 일본 공개특허공보 H11-54863호 등의 회로기판에서는 칩 LED의 중량이나 두께 증대, 추가로 요부의 성형성(샤프한 형상에 대한 성형성)의 면에서 소형화의 요청에 충분하게 응답할 수 없다. 또, 취급성을 높이기 위해서 릴권취로 하는 플렉시블한 테이프상 제품으로 할 수 없는 등, 필름 수지를 기판으로 하는 것에 비해서 매우 불리하다.
또, 회로기판의 생산의 효율화의 관점에서 발광소자가 탑재되어야 할 부위를 복수 구비한 장척(長尺)의 회로기판을 연속적으로 제조하는 것이 바람직하다. 회로패턴이 긴 것에 적용할 수 있기 때문이고, 또 회로패턴이 짧은 것을 제조할 경우에 있어서도, 연속적으로 제조한 후에 재단해서 사용할 수 있기 때문이다. 발광체를 장척으로 제조하는 경우에는, 회로기판 상의 설계위치에 발광소자를 연속적으로 탑재함으로써 생산성을 높일 수 있다. 그러나，이때는 장척의 회로기판은 롤상으로 권회(卷回)하여 취급하는 것이 요구되지만, 일본 공개특허공보 H11-54863호 등에 개시된 회로기판은, 1 ㎜에 가까운 두께의 금속판 코어를 가지기 위해서 플렉시빌리티성이 부족하여, 통상 정도의 곡률로 롤상으로 감는 것은 불가능하다. 일본 공개특허공보 H05-283849의 기술에서도, 회로판을 어느 정도 두껍게 하지 않을 수 없는데다가, 사출 성형하면서 요철부를 형성하는 방법에서는, 연속적인 제조는 어렵다.
본 발명은 상기 사정을 고려하여 이루어진 것으로, 그 목적은 발광소자가 탑재되는 부위를 포함하는 저면을 가지는 요부형성이 가능하며, 또, 경량화, 박육화도 달성할 수 있는 발광체용 회로기판 전구체, 및 요부가 형성된 발광체용 회로기판과 그 제조방법, 및 요부가 형성된 기판을 가지고 이루어지는 발광체를 제공 하는 데에 있다.
상기 목적을 달성할 수 있는 본 발명에 따른 발광체용 회로기판의 제조방법은,
액정 폴리머 필름 표면에, 발광소자의 전극 예정부를 적어도 1쌍 가지고, 해당 전극 예정부의 각각이 도전회로를 통해서 기판 내의 다른 회로와 접속되어 있는 금속제 회로패턴을 형성하는 공정(이하, 「회로패턴 형성공정」이라고 한다.), 및
해당 전극 예정부를 포함하는 부위에, 해당 전극 예정부 및 해당 도전회로가 존재해야 할 저부와, 해당 도전회로가 존재해야 할 벽면을 가지는 요부를 형성하는 공정(이하, 「요부형성공정」라고 한다.)을 포함하는 것을 특징으로 한다. 여기에서, 「기판내의 다른 회로와 접속되어 있다」에는, 기판 중 외부회로와 접속될 수 있는 부분과 접속되어 있는 형태가 포함되는 것으로 한다.
또, 본 발명의 발광체용 회로기판 전구체는 액정 폴리머 필름 표면에 금속제의 회로패턴이 형성되어 있는 것으로,
해당 회로패턴에는 발광소자가 탑재되어야 할 적어도 1쌍의 전극 예정부가 존재하고 있고, 해당 전극 예정부의 각각이 도전회로를 통해서 기판 내의 다른 회로와 접속되고 있으며, 또,
해당 전극 예정부를 포함하는 부위에, 해당 전극 예정부 및 해당 도전회로가 존재해야 할 저부와, 해당 도전회로가 존재해야 할 벽면을 가지는 요부를 형성하기 위해서 사용되는 것임을 것을 특징으로 한다. 「기판내의 다른 회로와 접속되고 있다」의 정의는, 상기한 것과 동일하다.
본 발명의 발광체용 회로기판은 상기 발광체용 회로기판 전구체의 상기 전극 예정부를 포함하는 부위에, 발광소자가 탑재되어야 할 요부가 형성되어 이루어지며, 또, 상기 도전회로가 해당 요부의 저면 및 벽면에 존재하는 것을 특징으로 한다.
본 발명의 발광체는 상기 발광체용 회로기판을 가지는 것을 특징으로 한다.
또, 본 발명에서 말하는 「필름」은 소위 시트도 포함하는 개념이다.
도 1은 본 발명의 발광체용 회로기판 전구체(평판상)의 일예를 나타내는 평면도이다.　
도 2는 도전회로에 특정형상을 부여한 본 발명의 발광체용 회로기판 전구체 (평판상)의 일예를 나타내는 평면도이다.　
도 3은 도 2의 기판에 요부 형성한 발광체용 회로기판을 나타내는 평면도이다.　
도 4는 도 2의 I-I선 단면도이다.　
도 5는 도 3의 II-II선 단면도이다.　
도 6은 도전회로에 특정형상을 부여한 본 발명의 발광체용 회로기판 전구체(평판상)의 다른 예를 나타내는 평면도이다.　
도 7은 면상 발광체에 사용하는 본 발명의 발광체용 회로기판 전구체의 일예를 나타내는 평면도이다.　
도 8은 본 발명의 발광체의 일예를 나타내는 단면도이다.　
도 9는 방열수단을 구비한 본 발명의 발광체의 일예를 나타내는 단면도이다.
도 10은 실시예에서 제작한 기판의 에칭패턴을 나타내는 평면도이다.　
도 11은 도 10의 요부형성 예정부의 확대도이다.　
도 12는 실시예에서 제작한 기판의 요부형상을 나타내는 단면도이고, 도 11에서의 II-II선의 단면도이다.　　
도 13은 실험 3에서 제작한 기판 전구체의 에칭패턴을 나타내는 평면도이다.
도 14는 실험 3에서 제작한 기판 전구체(도전회로에 슬릿 있음)의 요부형성 예정부의 확대도이다.　
도 15는 실험 3에서 제작한 기판 전구체(도전회로에 슬릿 없음)의 요부형성 예정부의 확대도이다.　
도 16은 실시예 6에서 제작한 기판 전구체이며, (a) 평면시(視)로 곡절한 형상이며, 또, 실질적으로 방사상 대칭의 신장값을 중심각: 180°로 가지는 요부형성 예정부의 확대도이다. 사선부는 발광소자를 탑재해야 할 전극부(전극 예정부)이다. (b)는 해당 기판 전구체에 요부를 형성하였을 경우에 있어서의 도 16(a)의 A-A'방향의 단면도이다. (c)는 해당 요부의 조감도이다. 단, 편의상, 앞쪽의 회로패턴은 생략하고 있고, 실선부는 요부성형 시에 변형하는 부분, 파선부는 변형하지 않는 부분을 나타낸다.　
도 17은 평면시(視)로 곡절한 형상이며, 또, 실질적으로 방사상 대칭의 신장값을 중심각: 90°로 가지는 회로를 가지고, 복수(2 또는 3개)의 발광소자를 탑재할 수 있는 요부형성 예정부의 확대도이다.　
도 18은 평면시(視)로 곡절한 형상이며, 또, 실질적으로 방사상 대칭의 신장값을 중심각: 120°로 가지는 회로를 가지고, 2개의 발광소자를 탑재할 수 있는 요부형성 예정부의 확대도이다.　
도 19는 「8」의 글자를 디스플레이하기 위한 회로도의 일예를 나타내는 도면이다.　
도 20은 도 19의 확대도이다.　
도 21은 도 16의 요부형성 예정부를 이용한 것으로, 도트 매트릭스에 사용할 수 있는 면상 발광체용의 발광체용 회로기판 전구체를 나타내는 도면이다.　
도 22는 도 21의 발광체용 회로기판 전구체를 이용해서 제작한 면상 발광체를 나타내는 도면이다.　
도 23은 본 발명에 따른 발광체용 회로기판 전구체의 일예를 나타내는 도면이다. 이와 같이, 기판 전구체를 장척으로 제조한 뒤에, 블록 단위의 임의인 위치에서 적당하게 절단해서 사용할 수 있다.　
도 24는 도 22의 면상 발광체를 실제로 사용할 때에 있어서의 상태를 이면에서 본 도이다. 　
부호의 설명　
1: 발광체용 회로기판 전구체,
2: 전극 예정부,
3: 도전회로,
4: 기판 내의 다른 회로,
5: 액정 폴리머 필름,
6: 스프로킷,
7: 슬릿,
8: 요부 저면,
9: 요부 벽면,
10: 발광소자,
11: 와이어본딩,
12: 실링수지,
13: 발광체,
14: 방열판,
15: 냉매 통과구멍,
16: 가이드 구멍
본 발명에 따른 발광체용 회로기판의 제조방법에 의하면, 미세 또한 정도가 높은 회로패턴의 형성과, 발광소자가 탑재되어야 할 부위를 가지는 요부의 형성, 게다가 발광체용 회로기판의 경량화, 박육화를 달성할 수 있다. 또, 발광체용 회로기판 전구체는 본 발명에 따른 제조방법과 발광체용 회로기판의 제조 중간체로서 유용하다. 또한 본 발명의 발광체용 회로기판은 테이프상의 기판으로 할 수가 있기 때문에, 발광체의 연속제조가 가능하여 발광체의 생산성을 향상시킬 수 있고, 또 개개의 발광체의 발광검사를 간단하게 실시할 수 있는 것 이외에, 면상 발광체나 표시장치의 제조도 용이하게 된다.
본 발명의 발광체는 상기한 바와 같이, 면상 발광체나 표시장치로서의 형태도 용이하게 얻을 수 있는 동시에, 두께가 얇은 액정 폴리머 필름으로 구성되는 본 발명의 회로기판을 가지고 있기 때문에, 회로패턴 형성면의 반대면측에 방열수단을 설치함으로써, 발광체로부터 발생하는 열을 그 액정 폴리머 필름을 통해서 효율적으로 배제할 수 있다.
본 발명에서는, 발광소자가 탑재되어야 할 부위(이하, 「발광소자 탑재부」라고 하는 경우가 있다.)를 포함하는 저면을 가지는 요부가 형성된 발광체용 회로기판을 얻는데 있어서, 액정 폴리머 필름으로 구성되며, 또, 금속제의 회로패턴이 미리 형성된 평판상의 발광체용 회로기판 전구체를 사용하고, 이것에 요부형성을 하는 것으로 한 점에 최대의 특징을 가지고 있다.
상기 일본 공개특허공보 H01-283883호에 대해서 상기한 바와 같이, 요부를 가지는 기판에 회로패턴을 형성하는 수법에서는, 미세한 회로패턴을 고정도로 형성하는 것은 곤란하다. 따라서 본 발명에서는 평판상의 기판에 미리 회로패턴을 형성하고, 이것을 성형함으로써, 미세하면서 고정도의 회로패턴 형성을 가능하게 하였다.
또, 기판을 액정 폴리머 필름으로 구성함으로써, 회로패턴 형성용의 금속층과는 다른 보강용 금속판(일본 공개특허공보 H11-54863호 등에 개시된 회로기판과 같은 금속코어, 특히, 두께가 0.6∼수 ㎜ 정도의 금속판)을 사용하지 않고, 회로패턴 형성 후의 성형(요부형성)도 가능하게 하였다. 상기한 바와 같이, 일본 공개특허공보 H11―54863호 등과 같이 두께가 두꺼운의 금속코어를 이용한 회로기판에서는 중량의 증대와 성형성이 떨어지는 점, 게다가, 두께의 증대에 의해 장척의 것으로서 롤상으로 권회하여 취급하는 것이 불가능한 점에서 불리하다. 한편 일본 공개특허공보 H01-283883호의 회로와 같이 종래의 수지기판에서는, 수지부분의 두께가 크고, 회로패턴 형성후의 성형에 적합하지 않다. 이밖에, 반도체분야에서는 필름 기판[예를 들면, TAB(Tape Automated Bonding)기판]으로서, 폴리이미드 기판이 알려져 있지만, 이것은 열경화성 폴리이미드의 경화체로 구성되는 것이기 때문에, 본 발명의 기판에 있어서의 요부형성과 같이 신장을 동반하는 변형가공, 즉 소성변형은 실질적으로 불가능하다.
또, 열가소성 수지 필름으로 기판을 구성하였을 경우에는, 발광소자 탑재시 의 납땜 등의 열에 의해, 기판이 변형하는 문제도 있지만, 본 발명에서는 내열성이 우수한 액정 폴리머를 선택함으로써 이러한 문제도 해소할 수 있은 것이다.
또, 폴리에테르에테르케톤 수지(PEEK 수지)등 다른 내열성 열가소성 수지에서는 수지단체에서의 선팽창률이 크고, 금속과 접합시켰을 경우에 변형을 발생하기 쉽다. 이것을 방지하기 위해서 필러충전이나 폴리머알로이화 등이 시도되고 있다. 그러나, 이들 개량 수지에서도 미세 성형성이 떨어진다는 불리한 점이 있다. 한편, 본 발명에서 사용하는 액정 폴리머는 선팽창률이 낮은데다가 미세 성형성도 우수하다.
이하, 본 발명의 기판의 각 구성 및 본 발명의 발광체에 대해서 상세한 설명한다.
<액정 폴리머 필름>
액정 폴리머 필름을 구성하는 액정 폴리머는 내열성의 열가소성 수지로서, 예를 들면, 용융상태에서 액정성을 나타내는 서모트로픽 액정 폴리머가 있다. 본 발명에서는 서모트로픽 액정 폴리머가 호적하며, 더 구체적으로는 서모트로픽 액정 폴리에스테르나 서모트로픽 액정 폴리에스텔아미드가 바람직하다.
서모트로픽 액정 폴리에스테르(이하, 단순하게 「액정 폴리에스테르」라고 한다.)는 예를 들면 방향족 디카르복시산과 방향족 디올이나 방향족 히드로키시카르본산 등의 모노머를 주체로 하여 합성되는 방향족 폴리에스텔로서 용융 시에 액정성을 나타내는 것이다.
그 대표적인 것으로서는, 파라하이드록시벤조산(PHB)과, 테레프탈산과, 4,4'-비페놀로부터 합성되는 I형[하기 식(1)], PHB와 2,6-하이드록시나프토산으로 합성되는 II형[하기 식(2)], PHB와, 테레프탈산과, 에틸렌글리콜로부터 합성되는 III형[하기 식(3)]을 들 수 있다.
Figure 112006061293089-PCT00001
Figure 112006061293089-PCT00002
Figure 112006061293089-PCT00003
액정 폴리에스테르로서는, I형∼III형의 어느 하나일 수 있지만, 내열성, 치수 안정성의 면에서 전체 방향족 폴리에스텔(I형 및 II형)이 바람직하고, 납프리의 납땜(예를 들면 260℃에서 실시된다)이 가능하며, 또, 요부 성형성도 양호한 점에서, I형의 액정 폴리에스테르가 특히 바람직하다.
또, 본 발명에 따른 액정 폴리머로서는, 액정성(특히 서모트로픽 액정성)을 나타내는 것이라면, 예를 들면 상기(1)∼(3)식으로 나타내는 유닛을 주체(예를 들면 액정 폴리머의 전체 구성 유닛 중, 50몰% 이상)로 하고, 다른 유닛도 가지는 공중합 타입의 폴리머일 수 있다. 다른 유닛으로서는 예를 들면 에테르 결합을 가지 는 유닛, 이미드 결합을 가지는 유닛, 아미드 결합을 가지는 유닛 등을 들 수 있다.
액정 폴리머 필름을 수득하는데 있어서, 이것을 구성하는 수지에 대응한 공지의 각종 방법을 채용할 수 있다. 또 본 발명법에 있어서 특히 호적한 상기 예시의 액정 폴리에스테르를 이용한 필름으로서는, 예를 들면 저팬고어텍스 주식회사 제품의 「BlAC(등록상표)」등의 시판품을 사용할 수 있다.
또, 액정 폴리에스테르 아미드는 다른 유닛으로서 아미드 결합을 가지는 상기 액정 폴리에스테르가 해당하고, 예를 들면 하기 식(4)의 구조를 가지는 것을 들 수 있다. 예를 들면 식(4)중, s의 유닛, t의 유닛 및 u의 유닛의 몰비가, 70/15/15의 것이 알려져 있다.
Figure 112006061293089-PCT00004
또, 액정 폴리머 필름에는 상기의 액정 폴리머를 포함하는 폴리머알로이를 사용할 수 있다. 이 경우, 액정 폴리머와 혼합 또는 화학결합시키는 알로이용 폴리머로서는 융점이 220℃ 이상, 바람직하게는 280∼360℃의 폴리머, 예를 들면 폴리에테르에테르케톤, 폴리에테르설폰, 폴리이미드, 폴리에테르이미드, 폴리아미드, 폴리아미드이미드, 폴리아릴레이트 등을 들 수 있지만, 이것들에 한정되는 것은 아니다. 액정 폴리머와 상기 알로이용 폴리머의 혼합 비율은 특히 제한되지 않지만, 예를 들면 질량비로 10:90 ∼ 90:10인 것이 바람직하고, 30:70 ∼ 70:30인 것이 더 바람직하다. 액정 폴리머를 포함하는 폴리머알로이도 액정 폴리머에 의한 우수한 특성을 보유할 수 있다.
상기 액정 폴리머 필름에서는 필름 평면에 평행한 방향의 선팽창계수가 25 ppm/℃ 이하로 조정되어 있는 것이 바람직하다. 더 바람직하게는 21ppm/℃ 이하이다. 또, 액정 폴리머 필름의 상기 선팽창계수의 하한은 8ppm/℃ 인 것이 바람직하다. 액정 폴리머 필름의 선팽창계수는 기기분석(TMA)법에 의해, 시험편 폭: 4.5 ㎜, 척간거리: 15 ㎜, 하중: 1g으로 하고, 실온에서 200℃까지 승온 후(승온속도: 5℃/분), 강온속도: 5℃/분으로 냉각할 때에, 160℃에서 25℃ 사이에서 측정되는 시험편의 치수변화로부터 산출한 값으로, 예를 들면 필름의 MD방향(필름 제조시의 주행방향) 및 TD방향(MD방향에 직교하는 방향)의 선팽창계수 모두가 상기 범위를 만족하고 있으면 좋다.
본 발명의 회로기판에서는 회로패턴을 설치한 평판상의 것에 요부를 형성한다. 열가소성 필름과 그 위에 접착시킨 금속회로를 함께 삼차원 성형할 때, 선팽창계수 차이가 큰 것을 조합시키면, 필름상의 금속회로 부분에서는 휨이나 비틀림, 움푹 패임 등의 불량이 발생하기 쉽다. 또 이 경우에는, 필름과 금속의 두께나 탄성율 등에도 의하지만, 필름과 금속을 접착시키는 단계에서도 비틀림이나 휨변형을 일으킬 우려가 있다.
예를 들면, 상기 선팽창계수를 만족하는 액정 폴리머 필름 대신에, 선팽창계수가 56ppm/℃의 폴리에테르이미드 필름을 사용하는 것 이외는 본 발명과 동일한 구성을 가지는 회로기판에 있어서, 340℃ 정도의 온도로 요부형성을 하면, 폴리에테르이미드 필름상의 금속회로 부분에서 상기한 부분적인 휨, 비틀림, 움푹 패임 등이 발생하는 것을 본 발명자는 확인하고 있다.
회로패턴의 형성에 사용하는 금속층에 호적한 금속의 선팽창계수는 보통 3∼30 ppm/℃ 정도(예를 들면 구리에서는 16.2 ppm/℃)이다. 따라서 상기 상한치 이하의 선팽창계수를 가지는 액정 폴리머 필름이라면, 금속층과의 선팽창계수의 차이가 작은 점에서, 요부형성 시에 액정 폴리머 필름의 노출부에 있어서, 상기와 같은 불량의 발생이 고도로 억제된다. 단, 본 발명에서 사용하는 금속은 그 선팽창률이 액정 폴리머 필름과 가능한 한 가까운 것을 선택하는 것이 바람직하다.
액정 폴리머 필름에 있어서, 선팽창계수를 상기한 바와 같이 조정하기 위해서는 그 필름 중의 폴리머 분자쇄를 필름 평면 방향으로 랜덤하게 배향시키면 좋다. 구체적으로는 일단, 용융 압출법에 의해 높은 1축 배향성의 필름을 제작하고, 이것을 TD방향으로 1축 연신하거나, 혹은 MD방향 및 TD방향으로 이축 연신하는 방법을 채용할 수 있다. 이렇게 선팽창계수가 조정된 액정 폴리머 필름의 제법은 일본 공개특허공보 H10-294335호에 상세하게 개시되어 있다.
또, 본 발명에 따른 액정 폴리머 필름은 발광체의 케이스로서의 역할도 담당하기 때문에, 빛의 반사율을 향상시켜서 발광한 빛을 효율적으로 외부로 꺼낼 수 있는 구성을 구비하는 것이 바람직하다. 구체적으로는, 액정 폴리머 필름이 백색이나 은색 등, 빛의 반사율이 높아지는 색을 갖고 있는 것이 권장된다. 액정 폴리머 필름에 이러한 색을 붙이기 위해서는 예를 들면 액정 폴리머에 착색 안료(산화티탄 분말 등)등을 혼련한 후에, 필름화하는 방법을 채용할 수 있다.
액정 폴리머 필름의 두께는 발광체에 요구되는 사이즈에 따라 적당하게 선택할 수 있지만, 예를 들면 10 ㎛ 이상, 더 바람직하게는50 ㎛이상이며, 3 ㎜이하, 더 바람직하게는 1 ㎜이하로 하는 것이 바람직하다. 두께가 지나치게 얇으면, 요부형성시에 회로기판에 깨짐이나 주름이 발생하기 쉬워져서 실용성이 저하한다. 한편 두께가 지나치게 두꺼우면, 발광체로 한 후에 방열수단을 설치하고(상세하게는, 후술한다), 액정 폴리머 필름을 통해서 발광소자에서 발생하는 열을 배제할 때의 배열 효율이 저하하는 것 이외에, 필름을 두껍게 하는 것에 의해 수득되는 효과(기계적 강도의 향상 등)가 포화하기 때문에, 도리어 불필요한 재료를 사용하게 되어, 코스트나 경량화의 면에서 불리하게 된다. 예를 들면 종래부터 널리 사용되는 칩 LED와 같이 소형의 발광체용에는 상기의 두께 중, 얇은 액정 폴리머 필름(예를 들면 200 ㎛ 이하 정도)으로도 대응할 수 있다. 한편 발광소자 탑재부가 직경 5 ㎜이상의 비교적 큰 LED에 적용하는 경우에는, 상기 범위 중에서도, 약간 두꺼운 액정 폴리머 필름을 사용하는 것이 권장된다.
<회로패턴>
본 발명의 회로기판 전구체 또는 회로기판에 따른 회로패턴은 발광소자 탑재부가 되는 요부형성 예정부에, 적어도 1쌍의 전극 예정부를 가지고 있으며, 그 전극 예정부와 접속하는 다른 회로를 가지고 있다. 여기에서의 「기판내의 다른 회로」는, 기판 중 외부회로와 접속될 수 있는 부분을 포함하는 것으로 한다. 상기 것 이외의 회로에는 발광소자 이외의 전자부품을 탑재하는 부위를 설치할 수도 있다. 본 발명에서는 평면상의 액정 폴리머 필름 상에 회로패턴을 형성한 후에 3차원 형성하고 있으므로, 3차원 형성한 후에 회로패턴을 형성하는 선행기술에 비해서, 복잡하며, 미세한 회로패턴의 형성이 용이하게 된다.
회로패턴은 금속제이고, 예를 들면 액정 폴리머 필름 표면에 금속층을 설치하고, 이 금속층에 에칭을 실시하는 것 등에 의해 형성된다. 금속층의 형성법으로서는 액정 폴리머 필름과 금속판(금속박, 금속필름 등을 포함한다)을 접착시키는 방법의 것 이외에, 액정 폴리머 필름 표면에 진공증착법이나 스퍼터링법, 이온 도금법, 도금법, CVD법 등에 의해 형성하는 방법도 채용할 수 있다.
액정 폴리머 필름과 금속판을 접착시키는 방법으로서는, 열융착법이 호적하다. 열융착법으로서는 액정 폴리머의 열가소성을 살려서 그 필름 적층면을 가열 연화시켜, 그 면에 금속판을 적층한 후 냉각하는 방법이나, 액정 폴리머 필름과 금속판을 중첩하고, 이것을 가열한 한 쌍의 롤 사이에 통과시켜서 열융착시키고, 그 후 냉각하는 방법 등을 채용할 수 있다.
또, 금속박 등의 금속판의 적어도 상기 액정 폴리머 필름에 접촉하는 측의 표면을 조화(粗化)한 것을 사용하면, 액정 폴리머 필름과 회로패턴의 밀착성을 더 한층 높일 수 있다. 즉, 표면이 조화(粗化)된 금속박 등을 액정 폴리머 필름에 압착한 후에 에칭 등에 의해 회로를 형성하면, 금속박 등이 제거된 부분의 표면도 조화(粗化)되게 된다. 그 결과, 실링수지와의 밀착성이 높아져서 제품불량을 저감시킬 수 있다. 회로를 형성하기 위한 금속판, 또는 액정 폴리머 필름 표면에 있어서 의 조화(粗化)의 정도는, 특히 제한되지 않지만, 예를 들면 Rz에서 1∼15 ㎛ 정도로 할 수 있다. Rz가 1 ㎛ 이상이면, 효과를 기대할 수 있는데, 특히 8 ㎛ 이상이면, 후술하는 실시예 8 과 같이, 동박 표면을 상회하는 접착력이 발휘되는 것이 실증되고 있기 때문이다.
금속층을 구성하는 금속으로서는 특히 제한은 없고, 구리, 알루미늄, 주석, 은, 금, 백금, 아연, 철, 또한 이것들의 금속을 포함하는 합금[스테인레스강(SUS)이나, 리드프레임용 구리계 합금, 42알로이(42% Ni-Fe합금)등]등을 들 수 있다. 금속층은 단층 구조일 수도, 다른 2종 이상의 금속을 적층한 적층구조일 수도 있다. 적층 방법도 특히 제한은 없고, 예를 들면 액정 폴리머 필름과 금속판을 접착시킨 후, 그 금속판 표면에 진공 증착법이나 스퍼터링법, 이온 도금법, 도금법, CVD법 등으로 금속판의 구성 금속과는 다른 종류로 구성되는 금속층을 설치하는 방법 등을 채용할 수 있다. 금속층을 구성하는 금속은 목적에 따라서 적당하게 선택할 수 있지만, 예를 들면 선팽창계수가 액정 폴리머 필름의 선팽창계수에 가까운 것을 선택하는 것이, 성형성 향상의 관점에서 바람직하다.
본 발명에 있어서의 전자회로를 형성하기 위한 금속층의 두께는 예를 들면 1 ㎛이상, 더 바람직하게는 5 ㎛ 이상이며, 500 ㎛이하, 더 바람직하게는 50 ㎛이하로 하는 것이 바람직하다. 금속층의 두께가 지나치게 얇으면, 회로로서의 신뢰성이 부족하다는 것 이외에, 기판에 요부형성할 때에, 얼마 안되는 장력이 걸리는 것만으로 파단되어 버리는 경우가 있다. 한편 금속층의 두께가 지나치게 두꺼우면, 에칭 등에 의한 회로패턴의 형성이 곤란해지는 것 이외에, 기판에 요부를 형성할 때 의 성형성이 손상되는 경향에 있다.
이 금속층의 일부를 제거하고 회로패턴을 형성한다. 그 방법으로서는 공지의 에칭법이 호적하다. 에칭법으로서는 예를 들면 공지의 포토레지스트법에 의해 금속층의 제거하는 부분이 노출되도록 패턴을 형성한 레지스트막을 금속층 표면에 형성하고, 금속층을 용해 가능한 액(예를 들면 구리계의 합금층이라면, 염화 제2철 수용액 등) 등을 사용해서 금속층의 그 노출부를 용해 제거한 후에, 그 레지스트막을 제거하는 방법을 들 수 있다. 에칭에 이용하는 레지스트 수지나, 금속층의 용해액, 레지스트막의 제거액, 레지스트막의 형성 조건이나 금속층의 용해 조건 등은 특별히 제한은 없고, 금속층의 소재나 형성하는 회로패턴에 따라서 적당하게 선택할 수 있다.
회로패턴은 발광소자 탑재부에 적어도 1쌍의 전극 예정부를 설치하고, 그전극 예정부가 각각 도전회로를 통해서 기판 내의 다른 회로(외부회로와 접속하기 위한 접속단자 등을 포함한다)와 접속되어 이루어지는 구조로 한다. 이러한 접속단자를 가지는 회로를 형성하는 경우에는, 본 발명 기판의 해당 접속 단자부에 있어서의 기계적 강도를 높이기 위해서, 필요에 따라서 회로이면의 일부에 보강재(stiffener)를 첩부하여 보강할 수도 있다. 이 보강재(stiffener)의 재료로서는 액정 폴리머나 폴리이미드 등을 사용할 수 있다. 도 1에 본 발명의 발광체용 회로기판 전구체의 일예를 나타낸다. (1)은 발광체용 회로기판 전구체, (2)는 전극 예정부, (3)은 도전회로, (4)는 기판 내의 다른 회로, (5)는 액정 폴리머 필름이다. 도 1의 발광체용 회로기판 전구체(1)은, 1쌍의 전극 예정부(2, 2)(즉, 발광소자 탑 재부)을 복수 갖는 형태이다. 전극 예정부(2, 2)는 각각 도전회로(3, 3)을 통해서 기판 내의 다른 회로(4, 4)와 접속하고 있다. 또, 전극 예정부(2)와 도전회로(3)와의 경계는 반드시 명확하지 않지만, 도전회로(3)의 단부에서 발광소자를 탑재해야 할 부위를 전극 예정부라고 할 수 있다.
도 1 중, 점선은 발광체를 개별적으로 사용할 때의 절단 예정선이며, 발광소자가 탑재되는 등의 방법으로 최종제품으로 될 때에는 그 점선부를 기준으로 하여 필요 장소에서 절단된다. 또 (6)은 기판 이송용 스프로킷이다(상세하게는 후술한다).
또, 도 1의 발광체용 회로기판 전구체는 발광소자가 탑재되어야 할 전극 예정부를 요부(1)에 대해 1쌍 가지며, 연속한 회로기판에 복수의 요부의 형성 예정부를 가지고 있다. 이렇게 발광소자 탑재 부위를 복수 형성할 경우에는, 각 부위에 요부를 형성하는 것에 의해 장척의 발광체용 회로기판, 게다가 발광체를 연속적으로 제조할 수 있고, 이것을 재단해서 사용할 수 있다(도 19 및 도 23을 참조).
전극 예정부는 예를 들면 요부에 탑재하는 발광소자가 1개인 경우에는, 1쌍으로 좋지만, 예를 들면 2개 이상의 발광소자를 1개의 요부에 탑재할 경우(예를 들면 빛의 삼원색 모두를 발광 가능하게 하기 위해서, 빨강, 파랑, 초록의 3개의 발광소자를 1개의 요부에 탑재할 경우 등)에서는, 요부에는 탑재하는 발광소자의 갯수에 따른 수의 전극 예정부가 필요하게 된다(예를 들면 2개의 발광소자를 탑재할 경우에는 2쌍의 전극 예정부, 3개의 발광소자를 탑재할 경우에는 3쌍의 전극 예정부 등).
또, 예를 들면, 1쌍의 전극 예정부에서는 일방의 전극 예정부에 발광소자를 배치하고, 타방의 전극 예정부와 발광소자는 와이어본딩 등으로 전기적으로 접속한다. 따라서 1개의 요부에 복수의 발광소자를 탑재할 경우에는, 발광소자를 직접 배치하기 위한 전극 예정부는 탑재하는 발광소자의 수에 따라서 필요하게 되지만, 발광소자와 와이어본딩 등으로 접속되는 전극 예정부는 복수의 발광소자에서 공용할 수도 있는 경우가 있다. 따라서, 이 경우, 1개의 요부에 있어서, 발광소자와 와이어본딩 등으로 접속되는 전극 예정부는 그 요부가 탑재해야 할 발광소자의 개수 보다도 적을 수 있다. 즉, 「1쌍」의 전극 예정부는 1개의 발광소자를 탑재할 수 있는 전극 예정부의 조(組)를 말하며, 반드시 전극 예정부의 수를 규정하는 것은 아니다. 예를 들면 1개의 요부에 발광소자를 2개 탑재할 경우에는, 전극 예정부를 4개 형성할 수도 있지만, 많은 경우, 1개의 전극 예정부를 2개의 발광소자에서 공유할 수 있기 때문에, 1개의 요부형성 예정 부위당 3개의 전극 예정부를 설치할 수 있다. 마찬가지로, 1개의 요부에 3개의 발광소자를 탑재할 경우에는, 1개의 요부형성 예정 부위당 4개의 전극 예정부를 설치할 수 있다.
회로패턴에 대해서는 금속층의 잔존면적이 가능한 한 커지도록 디자인 하는 것이 바람직하다. 금속층의 잔존면적이 클 수록, 기판의 보강효과가 높아지기 때문에, 강도가 높은 기판이 된다. 또 후술하는 바와 같이, 발광소자가 발광하면 열을 방사하기 때문에, 이것을 배제하는 것이 바람직하지만, 금속층의 잔존면적이 클 수록, 그 금속층(회로)에 의한 열의 방산효과가 향상한다. 또 연속 생산 시에 사용하는 스프로킷부에 금속층을 남겨 두는 것도, 강도를 높이고, 안정된 연속 생산을 가 능하게 하는 관점에서 바람직하다. 이러한 회로 이외의 부분의 가공은 에칭법에 의해서 회로패턴과 동시에 형성할 수 있으므로 매우 유리하다.
또, 발광체용 회로기판의 요부에서 액정 폴리머의 노출 부분이 적은, 즉 금속층의 잔존면적이 크면, 광반사율이 높고 휘도가 우수한 발광체를 얻을 수 있다. 한편, 요부의 형성에 따라서 변형하는 부분에 회로부분이 차지하는 비율이 커지면, 회로파단의 가능성이 높아질 우려가 있다. 그래서, 요부를 형성하기 전의 회로기판 전구체에 있어서, 요부의 벽면이 되어야 할 부분에 있어서의 금속제 회로패턴이 차지하는 면적의 비율이, 20∼90%(더 바람직하게는, 45%이상, 65%이하)이 되도록 회로패턴을 형성하는 것이 바람직하다. 해당 범위내이라면, 발광체의 휘도를 금속회로면의 고반사율에 의해 일부 보완하면서, 불량품의 발생을 억제할 수 있기 때문이다.
또, 전극 예정부와 기판 내의 다른 회로를 접속하기 위한 도전회로는 액정 폴리머 필름이 신장을 동반하는 변형을 하였을 때에 있어서의 변형을 고려한 신장값을 평면상에 가지고 있는 것이 바람직하다. 회로패턴의 형성에 사용할 수 있는 금속은 요부형성 조건 하에서는, 액정 폴리머 필름에 비해서 신장성이 매우 나쁘기 때문에, 요부형성 시에 신장을 동반하는 변형이 요구되는 부위에 위치하는 회로부분(즉, 상기 도전회로)에서는 파단이 발생하기 쉽다. 파단이 발생하지 않은 경우라고 하여도, 금속층에 내부응력이 잔류하여, 제품의 신뢰성이 저하될 우려도 있다. 또, 예를 들면 동박 상에 도금을 실시한 뒤에 이것을 삼차원 성형하면, 도금의 박리가 발생할 가능성도 있었다. 이에 대해서 상기 도전회로에 상기의 형상을 부여해 두면, 요부형성시의 회로의 파단을 고도로 억제하여, 보다 신뢰성이 우수한 요부를 가지는 발광체용 회로기판을 얻을 수 있다. 특히 발광소자나 발광체가 대형화하고, 보다 큰 요부가 설치되는 경우나, 곡률이 보다 작은 휨 변형이 요구되는 경우에는, 도전회로에 상기 형상을 갖게 하는 것이, 요부형성의 안정성을 확보하는데 있어서 매우 효과적이다.
이러한 신장값을 「평면상」에 가진다고 하는 것은, 평면상의 회로패턴은 동박의 밀착에 계속되는 에칭 등의 통상의 회로패턴 형성방법에 의해, 용이하게 형성할 수 있기 때문이다. 게다가, 이러한 신장값을 리드선 등으로 형성하는 경우와 같이 공정을 늘릴 필요도 없다.
상기 도전회로에 있어서의 「액정 폴리머 필름이 신장을 동반하는 변형을 하였을 때에 있어서의 변형을 고려한 신장값」의 형상으로서는, 예를 들면 평면시(視)로 곡절한 형상을 들 수 있다. 도전회로가 이러한 형상을 가지고 있는 경우에는, 액정 폴리머 필름이 신장을 동반하는 변형을 하였을 때에, 곡절의 간격이 열림으로써, 겉보기상의 길이가 늘어나기 때문에, 도전회로의 파단이 고도로 억제된다. 따라서 요부형성 시에 액정 폴리머 필름이 신장을 동반하는 변형을 받는 부위(구체적으로는, 주로 요부벽면)에 이러한 형상의 도전회로가 위치하도록 설계해 두면, 요부형성 시에 회로패턴의 파단을 더 한층 고도로 방지할 수 있는 것이다.
상기의 「곡절한 형상」으로서는 예를 들면 소위 (물결)굴곡 형상이나 파형상, 지그재그 형상 등이 포함된다(이들 형상은 모두 평면시(視)에서의 형상이다. 이하 동일). 더 구체적으로는, U자상; S자상; V자상; U자상, S자상, V자상 등 중 어느 하나가 연속하고 있는 형상; U자상, S자상, V자상 등 중 어느 하나의 형상과, 그 반전형상이 교대로 연속하고 있는 형상; 이들 2이상의 형상을 포함하는 연속형상; 등을 들 수 있다. 또, 연속형상의 경우에는, 각 형상(U자상, S자상, V자상 등)의 크기나 곡절 정도는 일정하지 않아도 좋다. 또 U자상이나 S자상 등의 경우에는 굴곡부가 직각 등의 각도를 가질 수 있고, 곡선으로 구부러지고 있어도 상관없다.
또, 상기의 「곡절한 형상」에는, 상기 전극 예정부에서 상기 기판 내의 다른 회로를 향하는 방향에 대해서 대략 직교방향에, 일단에서 타단을 향해하면서, 그 타단까지 도달하지 않는 2 이상의 슬릿이 그 슬릿의 개시 단부가 교호가 되도록 설치된 형상도 포함된다(이하, 단순하게 「슬릿형상」이라고 한다).
상기 슬릿형상의 경우, 도전회로에 설치되는 슬릿의 갯수나, 슬릿간의 거리, 개개의 슬릿의 길이는, 요부형성 시에 도전회로의 파단 방지작용이 충분하게 발휘 가능한 한 특히 제한은 없다. 예를 들면 동일한 간격으로 제한되는 것이 아니라, 성형하는 요부형상에 따라서 그 성형 시에 도전회로가 받는 응력을 충분하게 완화시킬 수 있는 간격, 위치, 길이, 각도 등을 적당하게 선택하면 좋다.
평면시(視)로 곡절한 형상(상기의 (물결)굴곡 형상, 파형형상, 지그재그 형상 등이나, 슬릿)의 구체적인 형상이나 사이즈에 대해서는, 도전회로를 흐르는 전류값과 금속층의 두께에 의거하여 예를 들면, 통전 시에 도전회로가 타서 끊어지지 않도록 도전회로의 폭[슬릿형상의 경우에는 슬릿의 길이(도전회로로서 남기는 길이)]이나, (물결)굴곡의 수(슬릿형상의 경우에는 슬릿의 수)을 계산하고, 이 계산 값에 의거하여 도전회로가 한층 더 성형가공에 견딜 수 있는 강도를 유지할 수 있 도록, 실기(實機)에 의한 생산확인을 거쳐서 결정할 수 있다. 슬릿형상의 경우 통상, 슬릿의 길이는 도전회로의 폭이 좁을 때에는 50% 이하 정도이고, 그 폭이 넓을 때에는 90%을 넘어도 상관없는 경우도 있다.
도 2에, 상기 슬릿형상을 가지는 도전회로를 구비한 기판(평판상)의 일예를, 도 3에는 도 2의 기판에 요부를 형성한 후의 기판을 나타낸다. 또, 도 4는 도 2의 I-I선 단면도, 도 5는 도 3의 II-II선 단면도이다. 도2 및 도3 중, (7)은 슬릿이며, 도 3 중 (8)은 요부 저면, (9)는 요부벽면이다. 또 도 2∼도 5 중, 도 1과 동일한 부호에 대해서는, 중복 설명을 피한다(이하의 각 도에 대해서, 동일).
평판상의 기판(도2)에 있어서, 도전회로(3, 3)에 설치된 상기 슬릿(7)은 요부가 형성되었을 때에, 그 간격이 넓어진다(도3). 따라서 도전회로(3, 3)의 겉보기상의 길이가 신장한다(또, 도 3은 평면도이기 때문에, 도전회로의 길이가 신장하고 있지 않은 듯이 나타나고 있지만, 슬릿의 간격이 넓어지고, 도의 안길이 방향으로 신장하고 있다). 따라서 액정 폴리머 필름에 비해서 신장성이 떨어지는 금속으로 구성되는 도전회로라고 하여도, 그 파단이 고도로 억제된다. 이러한 곡절의 정도가 작아지는 것에 의한 도전회로의 파단 방지효과는, 「곡절한 형상」에 대해서 위에서 예시한 다른 형상(U자상 등)에 있어서도, 마찬가지로 발휘된다. 도 6에는 이러한 다른 형상 가운데, S자의 연속형상을 가지는 도전회로(3, 3)를 구비한 기판(평판상)의 일예를 나타낸다.
또, 「평면시(視)로 곡절한 형상」은 실질적으로 방사상 대칭의 것이 호적하다. 여기에서 「방사상 대칭」은 삼차원 성형시의 중심점으로부터 등거리에 있는 등 패턴이 일정한 중심각, 예를 들면 중심각: 180°, 120° 또는 90°에서 되풀이되는 형상을 말한다. 도 16은 이러한 방사상 대칭의 회로패턴 중, 중심각 180°의 것, 도 17은 중심각 90°의 것, 도 18은 중심각 120°의 것의 예이다. 이러한 방사상 대칭의 형상으로 하면, 요부형성 시에 변형하는 부분에 있어서의 힘이 회로패턴에 대해서, 전체로서 더욱 균일하게 걸린다. 그 결과, 회로패턴의 일부에만 집중해서 힘이 가해지는 것이 없어져서, 파단의 가능성을 감소시킬 수 있다. 이러한 형태의 구체적인 예의 하나를 도 16에 나타낸다. 또한 1개의 요부에 4개의 전극부를 설치하는 경우와, 3개의 전극을 설치하는 경우의 방사상 대칭회로 패턴을 각각 도 17과 도 18에 나타낸다. 또, 여기에서 「실질적으로」는 요부형성 시에 회로패턴에 주어지는 힘을 분산시킬 수 있는 정도의 방사상 대칭형상이라면, 예를 들면 일단에 슬릿이 1개 많이 존재하는 경우 등, 엄밀한 방사상 대칭형상이 아니더라도 좋다는 의미이다.
회로패턴은 액정 폴리머 필름의 적어도 한 면에 형성하지만, 필요에 따라서 양면에 형성할 수도 있다. 양면에 회로패턴을 형성하였을 경우에는, 각 회로를 독립적으로 사용하거나, 또는 스루홀을 형성한 후에, 스루홀 도금이나 도전재료를 매립한다는 공지방법에 의해서 양 회로를 연결해서 사용하는 것도 가능하다.
<요부의 형성>
액정 폴리머 필름 표면에 회로패턴을 형성한 평판상의 기판 전구체에, 발광소자 탑재부(전극 예정부) 및 도전회로의 일부가 존재해야 할 저부와, 도전회로의 일부가 존재해야 할 벽면을 가지는 요부를 형성한다. 요부의 형성법은 특별하게 한정되지 않고, 예를 들면, 금형을 이용한 통상의 성형법(프레스 성형법 등)이나, 진공 성형법, 압공(壓空) 성형법, 진공압공 성형법 등을 채용할 수 있다. 그 중에서도 진공 성형법이나 압공 성형법, 진공 압공 성형법은 회로패턴 형성면에는 금형을 밀착시키지 않고 요부형성하는 것이 가능하기 때문에, 요부형성 시의 회로패턴의 손상 등을 방지할 수 있다는 점에서 유리하다. 한편, 프레스 성형법 등 통상의 성형법에서는 성형위치가 보다 정확하다고 하는 이점이 있다. 본 발명에서는 실제의 회로패턴이나 그 사용 목적 등에 따라서, 적당하게 적합한 방법을 채용할 수 있다.
기판 1개당의 요부의 수는 특히 제한되지 않지만, 복수 형성하는 것이 바람직하다. 복수 형성한 후에 소망하는 위치에서 회로기판을 재단할 수 있어서, 연속적인 제조가 가능하게 되기 때문이다.
요부의 형상, 사이즈도 특히 제한은 없고, 필요에 따른 형상, 사이즈로 하면 좋다. 예를 들면 요부의 개구부를 직경 0.5 ㎜∼ 30 ㎜의 원형으로 하고, 요부 저면의 직경을 0.45 ㎜∼27 ㎜의 원형으로 하고, 또 개구부가 저면보다도 넓어지게 되도록 하고, 게다가 요부 깊이(개구부에서 저면까지의 수직 깊이)를 0.1 ㎜∼20 ㎜으로 한 형상, 사이즈로 하는 것이 일반적이다. 단, 개구부나 저면부의 형상은 원형에 한정되지 않고, 적당하게 선택할 수 있다.
이러한 형상, 사이즈의 요부를 형성하는 조건으로서는, 예를 들면 액정 폴리머 필름이 I형 액정 폴리에스테르로 구성되는 경우, 통상의 금형성형에서는, 필름 온도를 300∼350℃로 하고, 1∼5 MPa에서 3∼10분 성형하고, 200℃ 이하로 냉각한 후에 꺼낸다는 조건을, 진공 성형법에서는 필름 온도를 300∼350℃로 하고, 0.1012 MPa 이하까지 감압한다는 조건을, 진공 압공 성형법에서는 필름 온도를 300∼350℃로 하고, 가압측을 0.29∼0.59 MPa, 감압측을 0.1012 MPa 이하로 하여 0.1∼15분 성형하고, 200℃ 이하로 냉각해서 꺼낸다는 조건을 채용할 수 있다.
또, 요부의 성형 시에는 금속층의 산화를 방지하기 위해서, 불활성가스 분위기 하에, 환원성의 기체를 포함하는 분위기 중에서 성형하는 것이 바람직하다. 공기 중에서 성형하는 등 해서 금속층 표면에 산화피막이 형성되었을 경우에는, 예를 들면 4규정 정도의 질산수용액 등에 침지시키고, 그 후 충분하게 수세함으로써, 그 산화피막을 용이하게 제거할 수 있다.
상기 온도조건이나 압력조건 등에 의해 요부를 형성할 때에는, 신장을 동반하는 변형을 받은 부위(특히 요부의 벽면의 일부 및 그 근방)에 있어서, 신장방향으로 액정 폴리머의 분자쇄가 재배향하기 위해서, 탄성율이 높아져서, 요부의 형상 유지성, 즉, 저점도 수지(경화전의 실링수지)의 주형용 케이스로서의 형상 유지 상의 물성이 향상된다. 따라서, 액정 폴리머 필름 분자쇄의 재배향에 의한 탄성율 향상이 되지 않고 있는 회로기판으로 동등한 요부 형상 유지제를 확보하는데 있어서, 한층 더 얇은 액정 폴리머 필름의 적용이 가능해서, 보다 고도의 회로기판의 경량화, 저 코스트화, 박육화를 달성할 수 있다.
예를 들면, 두께가 100 ㎛의 I형 서모트로픽 액정 폴리에스테르 필름에서, MD방향 및 TD방향의 선팽창계수가 16 ppm/℃ 정도로 조정된 것에서는, 그 인장탄성율이 6300 N/㎟ 정도이지만, 이것을 일방향으로 2배 재연신하면, 연신방향의 인장 탄성율은 약 1.5배가 된다. 이러한 현상은 연신에 의해 분자의 배향제어를 용이하게 행할 수 있는 액정 폴리머 필름에 있어서, 현저하다.
본 발명의 기판에 있어서, 요부형성할 때에도, 요부벽면의 일부와 그 근방, 특히 요부 개구부의 굴곡부분과, 요부 저면 1벽면의 경계선에 있어서, 신장을 동반하는 변형이 발생하기 때문에, 이러한 탄성율향상 현상이 현저하다. 따라서, 액정 폴리머 필름의 노출부에서는 전체로서는 플렉시빌리티가 풍부하지만, 특히 요부 벽면의 일부 및 그 근방에서는 상기 탄성율의 증대에 의해 딱딱해진다는 점에서, 요부의 형상 유지성이 향상한다.
<기판의 구조>
본 발명의 기판에서는, 1개만의 발광소자 탑재부(즉, 전극부가 1쌍뿐임)인 형태의 것 이외에, 도 1에 나타나 있는 바와 같이, 발광소자 탑재부가 복수 존재하는 형태도 바람직하다. 또, 도 1에 나타낸 기판은 이송용 스프로킷(6)을 가지고 있어, 소위 TAB기판으로서 요부형성, 발광소자의 탑재, 실링수지에 의한 실링 등의 연속작업이 가능하다.
TAB 기판으로 연속 작업을 실시할 경우 등을 고려하면, 본 발명의 회로기판은 장척의 것(예를 들면, 테이프상)인 것이 바람직하다. 예를 들면, 그 길이는 0.5m 이상, 더욱 바람직하게는 50m 이상인 것이 권장된다. 이러한 장척의 회로기판의 경우에는 취급성이 양호한 관점에서 롤상에 감는 것이 바람직하다. 그러나, 물론 패치식으로 제조할 수도 있다.
또, 도 1에 나타내는 기판에서는, 발광소자를 탑재하고, 실링수지로 실링한 후, 절단 예정선(도 1중 점선부)에서 절단하여, 1개의 발광소자를 가지는 발광체(LED)를 복수 얻기 위해서 사용하는 것 외에, 도 1 중 상하의 스프로킷(6, 6) 만을 절단 예정선에서 절단하고, 발광소자가 복수 탑재된 테이프상의 발광체로서도 사용할 수 있다. 또, 도 1의 회로기판에서는 도면에 나타낸 기판전장에 걸쳐서 회로가 연속하고 있지만, 예를 들면 장척의 회로기판에서는 길이 방향의 전장에 걸쳐서 연속한 회로하지 않아도 좋다. 예를 들면, 특정길이의 회로를 복수 얻을 수 있도록 특정형상의 회로패턴을 특정길이(예를 들면 1m 등) 별로 반복 형성하고, 패턴의 반복 단위간은 단선시킨 패턴으로 하거나, 특정길이 별로 다른 패턴의 회로를 설치하고, 서로 다른 패턴 사이는 단선시키거나 할 수 있다. 후자에 소켓을 붙인 것의 패턴의 일예를 도 19에 나타낸다. 도 20은 도 19에 있어서의 1개 패턴의 확대도이다. 도 23에 나타나 있는 바와 같이 표시장치(도트 매트릭스)에도 응용할 수 있는 패턴의 회로의 반복을 제조한 후에, 소망하는 위치에서 절단하여 사용할 수 있다.
도 1의 기판에서 수득되는 테이프상의 발광체에서는 병렬회로로 되고 있어, 발광체 양단부(도 1중, 좌우의 단부)에서 전원을 포함하여 저항체 등이 편입된 외부회로와 접속하는 것만으로, 발광체에 탑재된 모든 발광소자에 대해 발광을 고 효율로 확인할 수 있다. 따라서 외부회로를 접속함으로써, 제조단계에 있어서의 발광소자의 발광확인 검사가 용이하게 된다. 게다가, 면상 발광체의 제조수단으로서도 이용할 수 있다.
종래의 면상 발광체에서는 패널상의 기판에, 1개의 발광소자를 가지는 발광체를 복수 세우고, 각각의 발광체에 대해서 배선·납땜 등을 해야할 필요가 있어서, 그 제조는 매우 번잡하였다. 그러나, 도 1의 기판으로부터 수득되는 테이프상의 발광체이라면, 평행하게 복수 개 세우고, 각 테이프상 발광체의 단부를 전원부를 포함하는 외부회로에 접속하는 것만으로 좋고, 발광소자 별 배선ㆍ납땜은 불필요하기 때문에, 표면을 반투명상의 판 등으로 덮음으로써, 간이하게 면상 발광체를 제조할 수 있고, 면상 발광체의 박형화·소형화·경량화도 가능하다. 물론, 선상 발광체나 다점상 발광체로 하는 것도 가능하다. 또, 회로는 직렬, 병렬 및 그것들의 조합 등, 자유롭게 설계하는 것이 용이하게 가능하게 된다.
또한, 본 발명의 기판에서는 자유도가 높은 회로패턴 형성과, 요부형성을 양립할 수 있기 때문에, 면상 발광체의 기판으로서도 사용할 수 있다. 도 7은 면상 발광체용 회로기판의 전구체의 일예이다. 도 7의 기판에서는 복수의 발광소자(도 7에서는 24개)를 직접 탑재할 수 있기 때문에, 종래의 면상 발광체에 비해서, 그 제조 공정을 매우 간략화할 수 있다. 또, 도 7의 기판에서는 발광소자 탑재부 별로 개별 회로를 가지고 있기 때문에, 개개의 발광소자를 개별 외부회로에 접속할 수도 있다. 따라서, 발광소자 별로 발광·소등의 조절이 가능하기 때문에, 단순한 면상 발광체로서뿐만 아니라, 표시장치(도트 매트릭스)로서의 이용도 가능하다. 또한 본 발명의 기판을 사용함으로써, 이러한 표시장치의 연속제조도 용이하게 된고, 표시장치의 박형화·소형화·경량화·자원 절약화가 가능할 뿐만 아니라, 플렉시블한 표시장치를 얻을 수 있다.
즉, 종래의 표시장치(도트 매트릭스)는 예를 들면 개별적으로 1 내지 복수 개의 발광소자를 구비한 복수의 단위 블록을 조합시키고, 전체를 케이스에서 지지하고, 각 블록으로부터의 배선을 연결한 것이 있다. 이 단위 블록은 발광소자를 탑재한 판상의 회로기판을 깊이 10 ㎜정도의 열가소성 수지의 성형 케이스에 넣고, 에폭시 수지 등의 투명수지로 주형 실링하여 환경절연한 것이다. 또, 성형 케이스 내의 발광소자에는 회로기판의 은폐와 빛의 취출(take-out) 효율을 높이기 위해서, 우산상의 성형체가 입혀져 있다. 단위 블록의 성형 케이스의 바닥은 발광소자로부터 발생하는 광의 취출 구멍이 설치되고 있다. 따라서, 단위 블록의 성형 케이스의 바닥에는 투명수지를 주형할 때에는, 그 구멍으로부터의 누설을 방지하기 위해서, 점착성을 가지는 필름을 부착되어 있어, 투명수지에 의한 실링 후, 그 점착 필름은 박리된다.
이러한 종래의 표시장치에서는, 상기 단위 블록에 있어서, 다량의 투명수지를 필요로 하기 때문에, 중량이 크고 열 방산도 나쁘다. 또 이러한 투명수지에다가 성형 케이스, 기타 부자재(우산상의 성형체나 단위 블록을 유지하는 케이스 등)등, 많은 재료를 사용할 필요가 있다. 거기에다, 회로기판을 성형 케이스에 세팅하여 투명수지로 실링할 때에, 발광소자나 상기 우산상의 성형체 등, 복잡한 형상의 입체 구조물이 존재하는 상황 하에서, 투명수지를 흘려 보내기 때문에, 그 투명수지 중에 기포가 남기 쉬워 작업성이 나쁘다는 문제가 있다. 또, 투명수지에 의한 실링 후에는 상기 점착 필름을 박리해야 하는 수고가 있고, 게다가, 박리한 점착 필름이 폐기물이 되는 점에서도 불리하다.
이것에 대해서, 본 발명의 기판에서는 복수의 발광소자를 구비한 표시장치로 하는데 있어서, 별도로 필요한 수지는 발광소자 부분의 실링만으로 할 수 있기 때문에, 그 사용량을 종래의 수십 분의 1 이하로 격감시킬 수도 있고, 성형 케이스를 별도로 사용할 필요가 없다는 점에서, 대폭적인 경량화나 원료 코스트의 저감을 달성할 수 있다. 또, 상기 점착 필름의 사용할 필요도 없어 작업성도 양호하다. 또, 폐기시에 있어서도, 그 양(특히 수지량)이 대폭 삭감할 수 있다는 점에서 환경대책도 된다.
현재에서는, LED를 이용한 디스플레이로서는 대형의 것이, 빌딩의 벽면 등에 설치되는 옥외용으로서 실용화되어 있다. 여기에서는, 휘도가 높은 포탄형 LED를 수많이 집적하여 구성되어 있다. 한편 옥내용에서는 박형의 대형 디스플레이로서는 액정 모니터나 플라즈마 디스플레이가 실용화되어 있지만, 한층 더 대형화를 도모하는데 있어서는 기술적으로 곤란성이 증가하기 때문에, 사이즈에 비례해서 상승적인 고 코스트를 초래하고 있다.
본 발명의 기판에서는 도 7 또는 도 23에 나타내는 바와 같이 테이프상 또는 면상의 발광체에 있어서, 발광소자 별 발광ㆍ소등이 가능한 구성도 채용할 수 있다. 따라서 빨강, 초록, 파란 3종의 발광소자를 고밀도로 배치해서 구성되는 도트를 다수 탑재함으로써, 아주 경량, 박형의 대형 디스플레이를 용이하게 제공할 수 있다. 이 디스플레이는 포탄형 LED로 구성되는 디스플레이에 비해서 낮은 휘도의 것이 적용되는 분야, 예를 들면 옥내용에 적합하다.
또, 도 21은 도 16의 방사상 대칭회로패턴을 가지는 것의 응용회로의 일예로 서, 표시장치(도트 매트릭스) 발광체용 회로기판 전구체의 일예이다. 도 22는 해당 전구체로부터 제조한 도트 매트릭스 제품의 외관을 나타내는 도면이다. 하부로 보이는 배선부와 소켓부는 플렉시블하여, 실제 사용시에 있어서는, 도 24에 나타내는 바와 같이 이면으로 돌려서 사용한다. 또 도 23은 도 21에 나타내는 발광체용 회로기판 전구체를 유닛으로서, 테이프상으로 연속해서 제조할 때의 패턴을 나타내는 예이다.
또, 후술하는 바와 같이, 기판에 발광소자를 탑재한 후에는, 그 발광소자를 덮도록 실링수지로 실링하지만, 이 실링수지와의 밀착성을 높이는 관점에서 요부형성 전 또는 요부형성 후의 기판의 액정 폴리머 필름 노출부에 표면처리를 실시하는 것도 바람직하다. 이러한 표면처리로서는 예를 들면 자외선 조사처리, 플라즈마 조사처리, 샌드블라스트 처리, 알칼리처리 등을 들 수 있다. 이것들의 처리를 2종 이상 조합시켜서 적용할 수도 있다. 또, 조화(粗化)금속을 열압착하여 수득된 액정 폴리머 회로기판에서, 금속을 제거한 후의 액정 폴리머 표면만으로도 우수한 접착력을 얻을 수 있다.
<발광체의 구성>
본 발명의 발광체는 요부형성 후의 본 발명의 발광체용 회로기판을 가지는 것으로, 기타 구성에 대해서는 특히 제한은 없고, 종래 공지의 발광체에 사용되고 있는 각종 구성을 채용할 수 있다.
도 8에, 본 발명의 발광체의 일예인 단면도를 나타낸다. 발광체용 회로기 판(1)의 1쌍의 전극부(2, 2)의 어느 하나의 일방과 전기적으로 접속되듯이 발광소자(10)를 탑재하고, 또, 타방의 전극부(2)와 발광소자(10)를 와이어본딩(11)에 의해 전기적으로 접속한다. 그 후 실링수지(12)로 요부를 덮고, 그 수지를 경화시켜서 실링함으로써 발광체(13)를 얻을 수 있다.
발광소자(10)은 예를 들면, GaAlAs 계를 비롯하여, 많은 종류의 것이 제공되고 있지만, 본 발명의 발광체에서는 특히 제한은 없고, 필요한 발광색을 확보할 수 있는 종류의 발광소자를 채용할 수 있다. 발광소자(10)의 탑재는 예를 들면 공지의 은 페이스트 등을 사용한 다이본딩을 적용할 수 있다.
와이어본딩(11)에 대해서도 특별히 제한은 없고, 발광체분야에 있어서 보통 사용되고 있는 소재의 것(통상은 금)을 사용할 수 있다.
실링수지(12)에 대해서도, 발광소자(10)로부터 방사되는 빛이 양호하게 투과할 수 있는 정도의 투명성을 가지는 것이라면 특별히 제한은 없고, 종래 공지의 것(에폭시 수지 등)이 이용 가능하다.
또, 도 1의 기판으로부터 수득된 발광체의 경우에는, 테이프상이므로 롤상에 감아서 출하 등을 하는 것도 가능하다.
또, 본 발명의 발광체에서는 기판의 회로패턴 형성면의 반대면측에 방열수단을 가지는 것도 바람직한 형태이다. 도 9에 방열수단을 가지는 발광체의 예를 나타낸다. 도 9의 발광체(13)는 방열수단으로서 방열판(14)을 가지고 있다.
발광체에서는 발광 시에 발생하는 열의 배제 대책이 요망되고 있지만, 종래는 리드프레임을 대형화하고, 이것을 통해서 배열하고 있다. 그러나, 발광체의 사 이즈가 커지면, 배열 효율이 저하되게 된다는 문제가 있다.
본 발명의 발광체에서는 종래의 사출성형에 의한 수지기판과 상위하여, 기판에 이용하는 액정 폴리머 필름의 두께를 얇게 하면서 양호한 내열 변형성(납땜 등의 때의 기판의 열변형 방지작용)을 확보할 수 있는 동시에, 도료에 의한 도포막에 비해서 신뢰성이 높은 절연성도 유지할 수 있다. 따라서 액정 폴리머 필름 표면(회로패턴 형성면의 반대면)에 열전도성이 우수한 소재로 구성되는 방열판 등의 방열수단을 설치함으로써, 종래의 리드프레임에 의한 배열과는 달리, 기판의 넓은 면적으로부터의 배열이 가능해져서, 누전 발생의 걱정없이 효율적인 배열을 달성할 수 있다.
방열판으로서는 알루미늄판, 마그네슘판 등의 금속판이나, 열전도가 우수한 무기재료를 다량으로 함유하는 수지판, 유리판 등을 들 수 있다. 방열판의 설치는 기판의 형상에 맞추어서 방열판에 요부를 설치해 두고, 이것에 기판을 삽입하는 것만으로도 좋지만, 기판과 방열판을 더욱 용착하거나, 접착제를 이용하는 방법 등으로 접착해서 사용하는 것이 더 바람직하다.
또, 방열수단으로서 도 9에 나타나 있는 바와 같이, 냉매 통과구멍(15)을 가지는 방열판(14)을 사용하는 것도 더욱 바람직한데, 이 경우, 보다 효율적인 배열이 가능하게 된다. 냉매로서는 물이나, 기타 공지의 냉매가 적용 가능하다.
또, 상기의 설명은 모두 발광체를 대상으로 검토한 결과를 정리한 것이지만, 본 발명은 발광체 이외의 액상실링 타입의 반도체용으로서도 응용이 가능한 것은 명백하다.
실시예
이하, 실시예에 의거하여 본 발명을 상세하게 설명한다. 단, 하기 실시예는 본 발명을 제한하는 것은 아니며, 전ㆍ후기하는 취지를 일탈하지 않는 범위에서 변경 실시를 하는 것은, 모두 본 발명의 기술적 범위에 포함된다.또, 본 실시예에서 사용하는 「%」는 특별히 언급하지 않는 한, 질량기준이다.
또, 후기하는 필름의 선팽창계수는, TMA법에 의해, 필름의 MD방향 및 TD방향에 대해서, 시험편 폭: 4.5 ㎜, 척간거리: 15 ㎜, 하중: 1g으로 하고, 실온에서 200℃까지 승온한 후(승온속도: 5℃/분), 강온속도: 5℃/분으로 냉각할 때에, 160℃에서 25℃의 사이에서 측정되는 시험편의 치수변화로부터 구해지는 값을 평균한 것이다.
실험 1 <발광체용 회로기판 및 발광체의 제작>　
실시예 1
I형 서모트로픽 액정 폴리에스테르 필름(내열성 열가소성 수지 필름, 저팬고어텍스사제「BIAC BA」, 액정 전이온도: 335℃, 두께: 100 ㎛, 선팽창계수: MD방향, TD방향 모두 16 ppm/℃)의 편면에, Cu 합금박(닛코마테리알즈사 제 「NK120」, 0.2% Cr-0.1% Zr-0.2% Zn을 함유하는 고전도 리드프레임용 Cu합금 편면 조면화 처리품, 두께: 18 ㎛, 선팽창계수 17.4 ppm/℃)을 온도: 340℃, 압력: 3.9 MPa, 시간: 5분의 조건으로 부착하고, 도 10에 나타내는 바와 같은 스프로킷을 설치하고, 금속층을 가지는 수지 필름을 얻었다.
다음에, 에칭법을 사용하여 상기 수지 필름에 도 10 및 도 11에 나타내는 구조의 회로패턴을 설치하였다. 도 10 및 도 11 중, 부호를 제외한 수치는 길이를 의미하고 있으며, 단위는 ㎜이다. 도 10 중, (16)은 5 ㎜φ의 가이드 구멍으로, 스프로킷(6)의 직경은 1.3 ㎜이다. 가이드 구멍은 금형 성형할 때를 위한 구멍으로, 스프로킷은 연속 사용시의 테이프 이송을 목적으로 하는 것이다.
금속층 표면에 두께: 50 ㎛의 염기성 수용액 현상형 드라이 필름 레지스트(히타치카세이사 제「HF450」)을, 가열한 롤 라미네이터(롤 표면온도: 105℃)을 사용하여, 속도: 0.5m/분, 선압: 0.2∼0.4 MPa의 조건으로 라미네이팅하고, 실온에서 15분간 방치하였다. 그 후에 소정 마스크를 레지스트 도포면에 중첩하고, 진공밀착 노광기를 사용하여, 100 mJ/㎠ 의 조건으로 자외선을 조사하였다. 또, 실온에서 15분간 방치하고, 그 후 Na2C03의 1% 수용액을 사용하여, 온도: 30℃, 스프레이압: 0.2 MPa, 시간: 60초의 조건으로 드라이 필름 레지스트를 현상하고, 레지스트 패턴을 형성하였다.
레지스트 패턴형성 후의 수지 필름의 금속층을 염화 제2철 수용액(염화 제2철: 500g을 HCl의 3% 수용액: 1ℓ에 용해시킨 것)을 사용하여 에칭하였다. 그 후에 NaOH의 3% 수용액을 사용하여 온도: 50℃, 스프레이압: 0.1 MPa의 조건으로 드라이 필름 레지스트를 박리하고, 평판상의 발광체 회로기판 전구체를 얻었다.
상기의 발광체 회로기판 전구체에, 금형 성형법에 의해 요부형성을 하였다. 요부의 형상은 저면이 직경 1.7 ㎜의 원형, 개구부가 직경 2.3 ㎜의 원형으로, 요부 개구부로부터 저면까지의 수직깊이가 0.85 ㎜이다. 도 12에 요부형성 부분의 단면도(도 11의 기판에 요부를 형성한 후의, II-II 단면도)을 나타낸다. 도 12 중, 부호 및 「R」을 붙인 수치(곡률반경)의 단위는 ㎜이다. 성형조건은 가열온도: 320℃, 압력: 0.5 MPa, 시간: 5분으로 하고 질소기류 중에서 성형하였다.
요부형성 후의 발광체용 회로기판에, 저압수은 등을 사용하여, 32 mW/㎠의 조건으로 자외선을 30초간 조사함으로써, 표면처리를 실시하였다. 표면처리 후의 발광체용 회로기판의 요부 저면에 발광소자를 탑재하였다. 발광소자는 도요타합성주식회사 제품 「GaN계 청색 LED 칩 품번: E1C40-OB001-02」을 사용하고, 이것을 은 페이스트에 의해 전극부(전극 예정부)의 일방에 다이본딩하였다. 또 발광소자와 타방의 전극부와는 금선에 의해 와이어본딩하였다. 그 후에 2액성 에폭시 수지계 투명실링제(이나바타산업사제 「HL2000A, HL2000B2」)를 발광소자를 탑재한 회로기판의 요부에 충전하여 발광소자를 덮고, 그 실링재를 125℃, 1.5시간의 조건으로 1차 경화시키고, 150℃, 6시간의 조건으로 2차 경화시켜서 환경 절연하고, 장척의 테이프상발광체를 얻었다.
또, 상기의 테이프상 발광체를 재단하여 발광소자를 10개 가지는 테이프상 발광체를 5개 제작하고, 페놀수지 기판에 5열로 평행하게 접착하고, 각 테이프상 발광체의 끝을 전원을 구비한 저항체 등이 편입된 외부회로에, 납프리의 솔더링(센쥬금속사 제「M705」)을 사용하여, 260℃에서 납땜하는 것에 의해 접속하였다. 다음에, 표면에 반투명의 아크릴판을 배치해서 면상 발광체를 얻었다. 면상 발광체의 형성성, 형성효율은 양호하였다. 수득된 면상 발광체에 통전하고, 장지를 통한 빛과 같은 발광이 가능한 것을 확인하였다.
실시예 2
액정 폴리머 필름으로서, II형 서모트로픽 액정 폴리에스테르 필름(액정전이 온도: 280℃, 두께: 100 ㎛, 선팽창계수: MD방향, TD방향 모두 16 ppm/℃)을 사용하였다.
상기 II형 서모트로픽 액정 폴리에스테르 필름의 제작 방법은 아래와 같다. II형 서모트로픽 액정 폴리에스테르(폴리플라스틱사 제 「베투토라A950」)을 단축 압출기(스크류 지름: 50 ㎜) 내에서 용융하고, 그 압출기 선단의 T다이(립길이: 300 ㎜, 립클리어런스: 2.5 ㎜, 다이온도: 300℃)로부터, 드래프트비: 5의 조건으로 시트상에 압출, 냉각하여 두께: 500 ㎛의 액정 폴리에스테르 필름을 얻었다. 이 액정 폴리에스테르 필름의 양면에 다공질 폴리테트라플루오르에틸렌(PTFE) 필름(두께: 40 ㎛, 평균공경: 0.5 ㎛, 중공율: 80%)을 한 쌍의 열 롤을 가지는 라미네이터를 사용하여, 온도: 320℃, 롤 주속: 2m/분의 조건으로 열압착하고, 그 후에 한 쌍의 냉각 롤(온도: 100℃)을 통과시켜서 냉각하여 적층체로 하였다. 이 적층체를 2축 연신기에 의해 연신하였다. 연신조건은 온도가 300℃, 배율이 MD방향: 1.6배, TD방향: 3.2배, 연신스피드가 20%/초이었다. 그 후에 양면의 다공질PTFE 필름을 박리하고 두께가 100 ㎛의 II형 서모트로픽 액정 폴리에스테르 필름을 얻었다.
이렇게 하여 수득된 액정 폴리머 필름의 편면에, 실시예 1에서 사용한 것과 같은 금속박을 온도: 275℃, 압력: 3.9 MPa, 시간: 5분의 조건으로 부착하고, 도 10에 나타내는 바와 같은 스프로킷을 설치하여 금속층을 가지는 수지 필름을 얻었다. 이 금속층을 가지는 수지 필름에 실시예 1과 같은 방법으로 에칭을 실시하여 평판상의 발광체용 회로기판 전구체를 얻었다.
또, 상기 평판상의 발광체용 회로기판 전구체에 대해서, 요부형성시의 성형온도를 265℃로 한 것 이외에는 실시예 1과 같은 방법으로 평판상의 발광체용 회로기판 요부를 가지는 발광체용 회로기판 및 장척의 테이프상 발광체를 제작하였다. 이 테이프상 발광체로부터 실시예 1과 같은 방법으로 면상 발광체의 제작을 시도한 바, 납땜의 온도에 견딜 수 없어 불량이 발생하였다. 따라서, 납을 함유하는 통상의 솔더링(센쥬금속사 제「Sn63」)을 사용하고, 온도: 220℃에서 납땜을 한 것 이외에는 실시예 1과 같은 방법으로 면상 발광체를 제작한 바, 실시예 1과 동등한 형성성, 형성효율이었다. 또, 이 면상 발광체에 통전하였더니, 실시예 1과 동등한 발광이 가능한 것임을 확인할 수 있었다.
비교예 1　
Cu 합금박을 부착한 액정 폴리머 필름 대신에, 동박 접착 열경화 폴리이미드 필름(시닛테츠카가쿠사 제「에스파넥스」, 두께: 50 ㎛, 동박의 두께: 12 ㎛)를 사용한 것 이외에는, 실시예 1과 같은 방법으로 평판상의 발광체용 회로기판 전구체를 제작하였다. 이것에 실시예 1과 같은 방법으로 요부형성을 시도했지만, 불가능하였다.
비교예 2　
비교예 1에서 제작한 평판상의 발광체용 회로기판 전구체를 사용하여 요부를 형성하지 않는 것 이외는 실시예 1과 같은 방법으로 장척의 테이프상발광체의 제작을 시도하였지만, 실링제를 열경화하기 전에 그 실링제가 흘러 나오는 것에 의해 실링이 불가능하였다.
비교예 3　
액정 폴리머 필름 대신에 폴리에테르이미드 필름(미쓰비시수지사 제, 두께: 100 ㎛)를 사용한 것 이외는, 실시예 1과 같은 방법으로 평판상의 발광체용 회로기판 전구체를 제작하였다. 이것에 실시예 1과 같은 방법으로 요부형성을 시도했지만, 큰 변형이 발생해서 가공할 수 없었다. 폴리에테르이미드 필름의 필름 평면방향의 선팽창계수는 56 ppm/℃로, Cu 합금박의 선팽창계수와의 차이가 컸었기 때문이라고 생각된다.
비교예 4　
비교예 3에서 사용한 폴리에테르이미드 필름의 회로패턴 형성면의 반대면에 1 ㎜ 두께의 알루미늄판을 접합시켜서 이용한 것 이외에는 비교예 3과 같은 방법으로 평판상의 발광체용 회로기판 전구체를 제작하였다. 이것에 실시예 1과 같은 방법으로 요부형성을 시도했지만, 알루미늄판의 존재에 의해, 요부의 형상이 종래의 사출성형품과 같이 샤프한 것이 되지 않아, 성형성이 불량하였다. 따라서 그 후의 평가는 중지하였다.
실험 2 <방열수단을 가지는 발광체의 제작>　
실시예 3　
실시예 1에서 수득된 면상 발광체를 25℃의 환경하에서 발광시켰더니, 10분 후에는 발광체 표면(발광면)의 온도가 28.5℃가 되었다.
실시예 4　
실시예 1에서 수득된 면상 발광체의 회로패턴 형성면의 반대면측에 도 9에 나타내는 바와 같은 냉매통과 구멍을 가지는 방열판(알루미늄제 다이캐스트 성형판)을 접착제를 이용해서 형성하였다. 그 후에 냉매통과 구멍에 20℃의 냉각수를 통과시키면서, 25℃의 환경 하에서 면상 발광체를 발광시키고, 10분 후의 발광체표면(발광면)의 온도를 측정하였더니, 25.5℃이었다.
이렇게, 본 발명의 발광체에서는 상기 방열수단을 구비함으로써 발광 시에 발생하는 열을 양호하게 배제할 수 있다.
실험 3 <특정형상을 가지는 도전회로를 구비한 발광체용 회로기판 및 발광체의 제작>
실시예 5 　
도 13에 나타내는 에칭패턴에서, 요부형성 예정부가 도 14에 나타내는 패턴(이하, 「슬릿있음」이라고 한다), 또는 요부형성 예정부가 도 15에 나타내는 패턴(이하, 「슬롯없음」이라고 한다)의 평판상의 회로기판을 실시예 1과 같은 방법으로 제작하고, 금형 성형법에 의해 요부형성을 실시하고, 도전회로의 단선상황을 확인하였다. 또, 도 14 및 도 15에 있어서의 점선(원)은 요부형성 예정부를 나타내고 있으며(이하, 「요부형성 예정선」이라고 한다), 내측의 원이 요부저면과 벽면과의 경계부, 외측의 원이 요부벽면과 요부의 외부와의 경계부이다. 도 14 및 도 15에 있어서의 일점쇄선은 요부형성 예정부의 중심점을 통과하고 있다. 도 14에 있어서의 슬릿위치를 나타내는 수치(0.47 ㎜, 0.85 ㎜, 1.0 ㎜ 및 1.15 ㎜)은 상기 일점쇄선으로부터 요부형성 예정부의 중심점을 중심으로 하는 동심원과, 도전회로 단부를 지나는 선분에 있어서의 각 슬릿 개구부측 상하단의 중점과의 교점까지의 거리를 나타내고 있다.
또, 슬릿있음의 회로기판에 대해서, 그 패턴을 보충 설명하면 슬릿을 도전회로 별로 마다에 4개로 하고, 슬릿의 개시 단부가 교호가 되도록 하였다. 슬릿 폭을 0.05 ㎜, 슬릿 형성영역에 있어서의 도전회로의 금속층 잔존부의 폭을 0.1 ㎜으로 하였다. 슬롯의 방향을 요부형성 시에 기판이 가장 굴곡한 부분에 슬릿 부분이 위치하도록 요부형성 예정선의 방향에 맞추고, 또, 슬릿 개구부의 폭을 약간 넓게(0.1 ㎜) 하였다.
요부형상은 실시예 1과 동일하게 하였다. 성형조건은 온도: 330℃, 압력: 1.3 MPa, 시간: 5분, 취출온도: 200℃로 하고, 최종적인 요부의 형상을 수득할때 까지의 프레스의 회수를, 1회로 하였을 경우(1회의 프레스로 요부를 완전하게 형성되는 경우, 이하, 「1단계 프레스」라고 한다) 및 5회로 하였을 경우(요부형성을 위한 프레스를 5단계에서 실시하여 서서히 요부형성을 실시하였을 경우, 이하, 「5단계 프레스」라고 한다)의 양자에서, 도전회로의 단선을 육안으로 확인하였다. 시험 수는 20으로 하고, 요부의 성형에 의해 도전회로에 단선이 발생하였을 경우를 불량으로 하고, 그 발생율을 백분율로 표현하였다. 결과를 표 1에 나타낸다.
요부성형 시의 불량율(%)
1단계 프레스 5단계 프레스
슬릿있음 0 0
슬릿없음 100 0
표 1에서 알 수 있는 바와 같이, 슬릿없음의 회로기판에서도, 다단계 프레스법(이 실험에서는 5단계 프레스)에 의해, 공정수를 늘리면 요부형성은 가능하였다. 이에 대하여 도전회로에 슬릿을 설치한 회로기판에서는 보다 적은 공정수(이 실험에서는 1단계 프레스)에 의해 도전회로의 단선없이 요부 형성하는 것이 가능하여 요부 성형성이 보다 양호하다.
실험 4 <반사율 향상효과의 확인>　
실시예 6　
18 ㎛ 두께의 전해동박(코가서킷포일사 제, 「GTS-18」)으로 편면 조화(粗化)처리한 것을 사용하여, 온도: 310℃, 압력: 3 MPa, 시간: 5분의 조건으로, 100 ㎛두께의 액정 폴리머 필름(저팬고어텍스사 제, 「BIAC-BC」)에 접착시키고, 금속층을 가지는 수지 필름을 얻었다. 이 금속층을 가지는 수지 필름에 실시예 1와 동일한 조건으로 에칭을 실시하고, 도 10에 나타내는 회로패턴에 있어서 요부형성 예정부가 도 16의 형상을 가지는 평판상의 발광체용 회로기판 전구체를 얻었다.
수득된 발광체용 회로기판 전구체의 표면에 전기도금에 의해, 동박 상에 3 ㎛두께의 은층을 형성하였다. 여기에서 전극부(전극 예정부)를 포함하는 부위에, 금형을 이용해서 직경: 2.3 ㎜, 저면직경: 1.7 ㎜, 깊이: 0.85 ㎜의 원뿔 사다리꼴의 요부를 3차원 형성할 경우에 있어서, 해당 요부의 벽면이 되는 부분에 차지하는 회로부분(금속부분)의 면적을 계산하였다. 마찬가지로, 상기 실시예 5에서 형성한 회로패턴(도 14과 도 15)에 있어서도, 요부벽면이 되는 부분에 차지하는 회로부분의 면적을 계산하였다. 회로기판 전구체에 있어서, 요부벽면이 되는 부분의 면적을 D, 도 14, 15, 16에 있어서의 요부벽면이 되는 부분에 차지하는 회로부분의 면적을 각각 A, B, C 로 하면, 각각의 상대 비율은 다음과 같다.
A : B : C : D = 13.4 : 18.9 : 54.1 : 100
따라서, 도 16에 나타내는 회로패턴은 발광소자를 탑재해야 할 요부의 벽면에 차지하는 비율이 대폭 증가하고 있음을 알 수 있다.
별도, 상기 발광체용 회로기판 전구체를 사용하여 액정 폴리머 필름면과, 은전기도금면에 있어서의 광반사율을 자기분광광도계(히타치세아사쿠쇼 제제, 「U-3500」)에 의해 적산 광량을 측정하였다. 결과를 액정 폴리머 필름면에 대한 은도금면에서의 반사율의 증가율로 하여 표 2에 나타낸다.
파장 증가율(%)
전역(400∼800nm) 116
적(630nm) 107
녹(560nm) 114.6
청(430nm) 153.2
해당 결과와 같이, 은도금면에서의 반사율은 액정 폴리머 필름면에 대해서 청색 파장광에서 1.53배, 전체 가시광에서도 1.16배임을 알 수 있다. 따라서 도 16에 나타내는 회로패턴과 같이, 발광소자를 탑재하는 요부의 벽면에 차지하는 회로부분의 비율을 크게 함으로써, 필름면에 있어서의 단파장측광의 반사율의 저하를 보충하는 효과를 기대할 수 있어서, 양호한 발광체를 얻을 수 있음이 밝혀졌다.
실험 5 <방사상 대칭형의 신장값을 가지는 회로패턴의 효과의 확인>
실시예 7　
전해동박 대신에 압연동박(닛코마테리알사 제, 「BHY-13B-T」)을 이용한 것 이외는 상기 실시예 6과 동일한 조건으로 액정 폴리머 필름 상에 도 16에 나타내는 회로패턴을 형성하고, 발광체용 회로기판 전구체를 얻었다. 또한 마찬가지로, 도 14에 나타내는 회로패턴의 발광체용 회로기판 전구체도 작성하였다.
이들 발광체용 회로기판 전구체에 상기 실시예 6에 나타내는 요부를 실제로 형성하고, 요부의 저부에 존재하는 전극부의 현미경 사진을 촬영하고, 도 14의 회로패턴에 있어서는 전극 입구부와 전극 단말부에 있어서의 2개의 전극부 간의 거리(클리어런스)을 측정하였다. 도 16의 회로패턴에 있어서는 2개의 전극부(도 16의 사선부) 사이의 거리와, 전극부에 접속하고 있는 2개의 도전회로 간의 전극 입구부에 있어서의 거리(도 16의 화살표부)을 측정하였다. 결과를 표 3에 나타낸다. 여기에서 「전극 입구부」는 요부의 벽면과 저면과의 경계에 있어서의 저면측 부근을 말하며, 「전극 단말부」의 사이의 거리는 2개 전극 간의 거리를 말한다.
회로패턴 요부형성
도 14 전극 입구부 0.10nm
전극 말단부 0.11nm
도 16 전극 말단부 0.10nm
다른쪽의 전극 말단부 0.10nm
해당 결과에서, 도 14에 나타내는 회로패턴에서도 요부형성에 의한 전극간격에는 거의 문제는 없지만, 도 16에 나타내는 회로패턴, 즉 평면시(視)로 방사상 대칭으로 곡절한 신장값을 가지는 회로패턴에서는 요부형성에 의한 전극간격의 변화는 관찰되지 않았다. 이것은 요부형성 시에 부가되는 힘이 요부의 벽면 예정부에 존재하는 회로부(금속부)에 균일하게 분산되어, 일부에만 가해지는 경우가 없는 것에 의한 것으로 생각된다.
따라서, 방사상 대칭의 신장값을 가지는 회로패턴에 의하면, 실제로 발광소자를 탑재할 때에 있어서의 어긋남에 기인하는 불량을, 더 효과적으로 방지할 수 있다. 게다가, 해당 회로패턴을 가지는 발광체는 발광소자로부터 발생하는 빛을 반사하는 요부에 있어서의 회로부(금속부)의 배치에 변화가 없다. 즉 요부에 있어서, 중심점으로부터 방사상으로 균일한 패턴이 형성된다. 따라서 해당 회로패턴은 반사광의 균일함도 우수한 것이다.
실험 6 <접착력의 확인>　
실시예 8　
표면조화(粗化)한 금속박을 액정 폴리머 필름 상에 열압착하고, 이어서, 에칭하였을 경우에 있어서, 실링수지인 에폭시 수지와 필름과의 접착력에 대해서 검토하였다. 사용한 재료는 다음과 같다.
ㆍ액정 폴리머 필름 1: 저팬고어텍스사제, 「BIAC-BA」
ㆍ액정 폴리머 필름 2: 저팬고어텍스사제, 「BIAC-BC」
ㆍ동박: 편면조화(粗化)처리한 18 ㎛두께 전해 동박(코가서킷포일사제 「GTS-18」)
에칭조건은 상기 실시예 1과 동일한 방법으로 하였다. 다만, 동박의 조화(粗化)처리한 측을 액정 폴리머 필름에 부착하였다. 또, 조화(粗化)처리한 측의 동박 표면의 조도는 Rz: 8 ㎛ 이었다. 접착력의 측정은 JIS K6850의 접착력 측정방법에 준거해서 실시하였다. 즉, 수득된 발광체 회로기판 전구체를 폭: 15 ㎜, 두께: 2 ㎜의 알루미늄판에 2액성 에폭시 수지계 투명실링제(이나바타산업사제 「HL2000A, HL2000B2」)에 의해 첩부하였다. 이 시험시료를 접착면으로부터 약 50 ㎜떨어진 위치에서, 인장력 시험기의 그리퍼로 대칭적으로 고정하고, 65초±20초에서 접착부가 파단하는 일정속도로 시험기를 동작시키고, 파단시에 있어서의 힘을 측정하였다. 측정은 각 시험시료에 대해서 5개씩 시험하고, 그 평균값을 구하였다. 다만, 접착면은 15 × 15 ㎜으로 하였다. 비교예로서 동박(회로면)과 실링제의 접착력을 측정하기 위해서, 에칭처리하지 않은 상태에서 동일한 시험을 실시하였다. 결과를 표 4에 나타낸다.
시험시료 접착력(N/㎟)
미처리 필름1 에칭처리 필름1 6.72 16.84
미처리 필름2 에칭처리 필름2 5.84 20.54
동박(회로면) 14.42
해당 결과에 의해, 표면조화(粗化)한 동박을 부착한 후에, 에칭처리한 액정 폴리머 필름 표면과 실링제와의 접착력은 미처리 필름 표면과 실링제와의 접착력에 비해서 대폭 향상하고 있음이 실증되었다. 구체적으로는 상기 필름 1에서 약 2.5배, 필름 2에서 약 3.5배가 되고 있고, 이것은 동박(회로면)과 실링제와의 접착력보다도 더욱 높다. 액정 폴리머 자체의 내습 특성이 많은 플렉시블 회로기판의 재료로서 실적이 있는 폴리이미드와 비교해서 뛰어나다는 것은 이미 알려져 있다. 따라서 상기 에칭처리한 액정 폴리머 필름을 이용함으로써, 회로기판과 에폭시 수지와의 접착력을 높일 수 있는 것에 의해, 내습 특성이 더 한층 뛰어나게 되는 등, 신뢰성이 높은 제품을 얻을 수 있음을 기대할 수 있다.
실험 7 <신장값을 가지는 회로의 효과의 확인>　
실시예 9　
발광체 회로기판 전구체에 있어서 회로패턴의 도전회로부에 요부형성 시에 있어서의 변형을 고려한 신장값을 가질 경우와 가지지 않는 경우에 있어서의 단선 발생율의 차이를 시험하였다. 사용한 재료는 아래와 같다.
ㆍ액정 폴리머 필름: 저팬고어텍스사제, 「BIAC-BA」
ㆍ동박: 편면조화(粗化) 처리한 18 ㎛두께 압연동박(닛코마테리알사 제, 「BHY-13B-T」)
형성하는 회로패턴은 도 14∼16에 나타내는 것으로 하고, 에칭조건은 상기 실시예 8과 동일한 방법으로 하였다. 각 패턴을 각각 실시예 9 - 1∼3으로 한다. 수득된 각 발광체 회로기판 전구체에 상기 실시예 1의 조건으로, 프레스 횟수를 1회로 한정해서 요부를 형성한 후, 현미경 관찰과 도통테스트에 의해 단선의 유무를 확인하였다. 도통할 경우에서도, 현미경관찰에 의해 회로에 파손이 관찰된 것은, 단선으로 판정하였다. 또 요부경계에 있어서의 곡률반경은 0.2 ㎜(도 12를 참조)으로 하였지만, 추가로 0.35 ㎜와 0.5 ㎜라는 한층 더 완만한 곡률반경에서의 요부도 형성하였다. 각 샘플에 대해서 20예씩 시험한 단선 발생율의 결과를 표 5에 나타낸다.
곡율(mm)
0.2 0.35 0.5
실시예 9-1 0 0 0
실시예 9-2 100 0 0
실시예 9-3 0 0 0
해당 결과와 같이, 곡률반경을 크게 해서 완만한 요부를 형성하면, 1단계의 프레스에 의해서도 단선은 일어나지 않지만, 곡률반경을 작게 하면 실시예 9 - 2에서는 단선이 발생하였다. 따라서, 곡률을 작게하는 경우에는, 다단계 프레스하는 것이 바람직하다. 그러나, 곡률반경이 작은 경우에서도, 본 발명에 따른 신장값을 가지는 회로패턴의 경우에서는 단선은 발생하지 않았다.

Claims (26)

  1. 발광체용 회로기판의 제조방법으로서,　
    액정 폴리머 필름 표면에, 발광소자의 전극 예정부를 적어도 1쌍 가지고, 해당 전극 예정부의 각각이 도전회로를 통해서 기판 내의 다른 회로와 접속되어 있는 금속제 회로패턴을 형성하는 공정(이하, 「회로패턴 형성공정」이라 한다), 및　
    해당 전극 예정부를 포함하는 부위에, 해당 전극 예정부 및 해당 도전회로가 존재해야 할 저부와, 해당 도전회로가 존재해야 할 벽면을 가지는 요부를 형성하는 공정(이하, 「요부형성공정」이라 한다.)을 포함하는 것을 특징으로 하는 제조방법.
  2. 제 1 항에 있어서,
    상기 요부를 복수 형성하는 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 요부 1개당 복수 쌍의 상기 전극 예정부가 존재할 수 있도록 상기 전극 예정부를 형성하는 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 액정 폴리머 필름으로 필름평면에 평행한 방향의 선팽창계수가 25 ppm/ ℃ 이하로 조정되어 있는 것을 사용하는 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 액정 폴리머로서 서모트로픽 액정 폴리에스테르를 사용하는 제조방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    회로패턴 형성공정에 있어서, 적어도 상기 액정 폴리머 필름에 접촉하는 측의 표면을 조화(粗化)한 금속박을 접착시켜서 에칭하는 것에 의해 금속제 회로패턴을 형성하는 제조방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    회로패턴 형성공정에 있어서, 다음 공정에서 요부를 형성할 때에 있어서의 변형을 고려한 신장값을 평면상으로 가지는 금속제 회로패턴을 형성하는 제조방법.
  8. 제 7 항에 있어서,
    요부를 형성할 때에 있어서의 변형을 고려한 신장값을 가지는 금속제 회로패턴을 평면시(視)로 곡절한 형상을 가지는 것으로 하는 제조방법.
  9. 제 8 항에 있어서,
    평면시(視)로 곡절한 형상을 실질적으로 방사상 대칭의 것으로 하는 제조방 법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    요부형성 공정에 있어서, 요부의 벽면의 일부 또는 전부 및 그 근방에서 액정 폴리머 분자쇄를 재배향시키는 제조방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    회로패턴 형성공정에 있어서, 다음 공정에서 요부의 벽면이 되어야 할 부분에서의 금속제 회로패턴이 차지하는 면적의 비율을 성형 전의 상태에서 20 ∼ 90%으로 하는 제조방법.
  12. 발광체용 회로기판 전구체로서,　
    액정 폴리머 필름 표면에 금속제의 회로패턴이 형성되어 있는 것이고,　
    해당 회로패턴에는 발광소자가 탑재되어야 할 적어도 1쌍의 전극 예정부가 존재하고 있고, 해당 전극 예정부의 각각이 도전회로를 통해서 기판 내의 다른 회로와 접속되고 있으며, 또한　
    해당 전극 예정부를 포함하는 부위에, 해당 전극 예정부 및 해당 도전회로가 존재해야 할 저부와 해당 도전회로가 존재해야 할 벽면을 가지는 요부를 형성하기 위해서 사용되는 것임을 특징으로 하는 발광체용 회로기판 전구체.
  13. 제 12 항에 있어서,
    복수의 상기 요부를 형성하기 위해서 사용되는 것인 발광체용 회로기판 전구체.
  14. 제 12 항 또는 제 13 항에 있어서,
    복수 쌍의 상기 전극 예정부를 가지는 것인 발광체용 회로기판 전구체.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 액정 폴리머 필름은 필름 평면에 평행한 방향의 선팽창계수가 25 ppm/℃ 이하로 조정되어 이루어지는 발광체용 회로기판 전구체.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 액정 폴리머는 서모트로픽 액정 폴리에스테르인 발광체용 회로기판 전구체.
  17. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 회로패턴을 구성하는 금속박의 적어도 상기 액정 폴리머 필름측의 표면이 조화(粗化)되어 있는 것인 발광체용 회로기판 전구체.
  18. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 도전회로는 상기 액정 폴리머 필름이 신장을 수반하는 변형을 하였을 때의 신장값을 평면상에 가지는 것인 발광체용 회로기판 전구체.
  19. 제 18 항에 있어서,
    상기 도전회로는 평면시(視)로 곡절한 형상을 가지는 것인 발광체용 회로기판 전구체.
  20. 제 19 항에 있어서,
    상기 곡절한 형상이 실질적으로 방사상 대칭이 것인 발광체용 회로기판 전구체.
  21. 제 12 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 요부의 벽면이 되어야 할 부분에서의 금속제 회로패턴이 차지하는 면적의 비율이 성형 전의 상태에서 20 ∼ 90%인 발광체 회로기판 전구체.
  22. 제 12 항 내지 제 21 항 중 어느 한 항에 기재된 발광체용 회로기판 전구체의 상기 전극 예정부를 포함하는 부위에, 발광소자가 탑재되어야 할 요부가 형성되어 이루어지며, 또한, 상기 도전회로가 해당 요부의 저면 및 벽면에 존재하는 것임을 특징으로 하는 발광체용 회로기판.
  23. 제 22 항에 있어서,
    상기 요부의 벽면의 일부 또는 전부 및 그 근방에서는 액정 폴리머 분자쇄의 재배향에 의해 탄성율이 높아지도록 이루어지는 것인 발광체용 회로기판.
  24. 제 22 항 또는 제 23 항에 있어서,
    장척의 발광체용 회로기판으로서, 롤상으로 권취되어 이루어지는 것인 발광체용 회로기판.
  25. 제 22 항 내지 제 24 항 중 어느 한 항에 기재된 발광체용 회로기판을 가지는 것인 것을 특징으로 하는 발광체.
  26. 제 25 항에 있어서,
    발광체용 회로기판의 회로패턴 형성면의 반대면측에 방열수단을 가지는 것인 발광체.
KR1020067017281A 2004-03-17 2005-03-08 발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체,발광체용 회로기판, 및 발광체 KR101062935B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004076204 2004-03-17
JPJP-P-2004-00076204 2004-03-17
PCT/JP2005/004400 WO2005088736A1 (ja) 2004-03-17 2005-03-08 発光体用回路基板の製造方法、発光体用回路基板前駆体および発光体用回路基板、並びに発光体

Publications (2)

Publication Number Publication Date
KR20070026393A true KR20070026393A (ko) 2007-03-08
KR101062935B1 KR101062935B1 (ko) 2011-09-08

Family

ID=34975873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017281A KR101062935B1 (ko) 2004-03-17 2005-03-08 발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체,발광체용 회로기판, 및 발광체

Country Status (5)

Country Link
JP (1) JP4163228B2 (ko)
KR (1) KR101062935B1 (ko)
CN (1) CN100459191C (ko)
TW (1) TW200534513A (ko)
WO (1) WO2005088736A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023942B1 (ko) * 2009-03-09 2011-03-28 유명기 조명장치
KR20150059903A (ko) * 2013-11-25 2015-06-03 주식회사 토바 롤투롤을 활용한 플렉시블 모듈 제작 시스템 및 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913459B2 (ja) * 2006-03-28 2012-04-11 電気化学工業株式会社 金属ベース回路基板およびその製法、ならびにｌｅｄモジュール
JP2007173791A (ja) * 2005-11-22 2007-07-05 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法並びにそれを用いたバックライト装置
JP4833683B2 (ja) * 2006-02-17 2011-12-07 株式会社 日立ディスプレイズ 光源モジュールの製造方法及び液晶表示装置の製造方法
JP2008210891A (ja) * 2007-02-23 2008-09-11 Fujikura Ltd フレキシブルプリント基板
TWI348229B (en) * 2007-07-19 2011-09-01 Advanced Optoelectronic Tech Packaging structure of chemical compound semiconductor device and fabricating method thereof
EP2048918A1 (en) * 2007-10-09 2009-04-15 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Manufacture of a conductive pattern on a plastic component
WO2009069741A1 (ja) * 2007-11-29 2009-06-04 Mitsubishi Plastics, Inc. 金属積層体、ｌｅｄ搭載基板、および、白色フィルム
KR100957218B1 (ko) * 2007-12-27 2010-05-11 삼성전기주식회사 발광 다이오드 유니트
JP5427884B2 (ja) * 2009-04-09 2014-02-26 日本発條株式会社 金属ベース回路基板およびその製造方法
DE102009019412A1 (de) * 2009-04-29 2010-11-04 Fa. Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit LEDs und gedruckter Reflektorfläche sowie Leiterplatte, hergestellt nach dem Verfahren
JP5354018B2 (ja) * 2009-08-11 2013-11-27 株式会社村田製作所 多層基板
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
TWI481071B (zh) * 2012-01-12 2015-04-11 Light-emitting device LED 3D surface lead frame
JP5609925B2 (ja) * 2012-07-09 2014-10-22 日亜化学工業株式会社 発光装置
JP6480673B2 (ja) * 2014-06-03 2019-03-13 東レ・デュポン株式会社 導電パターンを備えた立体基板の製造方法及び立体基板
CN104363534B (zh) * 2014-10-20 2019-03-29 佳禾智能科技股份有限公司 一种新型耳机线控及其制备方法
DE202015104272U1 (de) * 2015-08-13 2016-11-15 Zumtobel Lighting Gmbh Leiterplatte mit mindestens zwei Bereichen zum Bestücken mit Bauteilen
CN108884984B (zh) * 2016-03-15 2021-04-16 昕诺飞控股有限公司 细长引线框架和制造细长引线框架的方法
JP7062261B2 (ja) * 2017-06-27 2022-05-06 積水ポリマテック株式会社 回路シート
CN108601228B (zh) * 2018-05-11 2020-12-01 日照亿铭科技服务有限公司 下压式褶皱柔性pcb电子器件制备机构
CN114746484A (zh) * 2019-11-29 2022-07-12 电化株式会社 电路基板用lcp膜的制造方法、及电路基板用t模熔融挤出lcp膜
DE102020134205A1 (de) * 2020-12-18 2022-06-23 Te Connectivity Germany Gmbh Elektrisches Bauteil, Verfahren zur Vorbereitung eines elektrischen Bauteils auf einen Lötschritt, und Vorrichtung zur Vorbereitung eines elektrischen Bauteils auf einen Lötschritt

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5293965A (en) * 1976-01-31 1977-08-08 Koito Mfg Co Ltd Printed circuit board and method of producing same
JPS5293695A (en) 1976-02-04 1977-08-06 Kureha Chem Ind Co Ltd Electrolytic production of caustic alkali
JPH0682893B2 (ja) * 1986-06-11 1994-10-19 ポリプラスチックス株式会社 電気部品基板
JPS6322764U (ko) * 1986-07-29 1988-02-15
JP2981370B2 (ja) * 1993-07-16 1999-11-22 シャープ株式会社 Ｍｉｄチップ型発光素子
JPH1079558A (ja) * 1996-09-04 1998-03-24 Toshiba Corp プリント配線基板用シート
JP3695890B2 (ja) * 1997-02-19 2005-09-14 ジャパンゴアテックス株式会社 Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ
JPH1154863A (ja) * 1997-08-06 1999-02-26 Mitsubishi Plastics Ind Ltd 窪み付きメタルコア印刷回路基板及びこれを用いた照明具
JP3598776B2 (ja) * 1997-11-25 2004-12-08 松下電工株式会社 発光ダイオードを用いた光源
JPH11204904A (ja) * 1998-01-16 1999-07-30 Mitsubishi Plastics Ind Ltd 窪み付きメタルコア印刷回路基板、これを製造するための金型およびこれを用いた照明具
JPH11307904A (ja) * 1998-04-22 1999-11-05 Kuraray Co Ltd 成形回路部品およびその製造方法
JP2000101149A (ja) 1998-09-25 2000-04-07 Rohm Co Ltd 半導体発光素子
JP3568830B2 (ja) * 1999-07-22 2004-09-22 山一電機株式会社 印刷配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023942B1 (ko) * 2009-03-09 2011-03-28 유명기 조명장치
KR20150059903A (ko) * 2013-11-25 2015-06-03 주식회사 토바 롤투롤을 활용한 플렉시블 모듈 제작 시스템 및 방법

Also Published As

Publication number Publication date
KR101062935B1 (ko) 2011-09-08
WO2005088736A1 (ja) 2005-09-22
TW200534513A (en) 2005-10-16
CN100459191C (zh) 2009-02-04
JP4163228B2 (ja) 2008-10-08
JPWO2005088736A1 (ja) 2008-01-31
CN1930696A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
KR101062935B1 (ko) 발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체,발광체용 회로기판, 및 발광체
US8169129B2 (en) Metal laminated body, LED-mounted substrate, and white film
JP5533183B2 (ja) Ｌｅｄ光源装置及びその製造方法
JP2009231584A (ja) Ｌｅｄ基板の製造方法およびｌｅｄ基板
KR20200137032A (ko) 증착 마스크, 증착 마스크의 제조 방법 및 금속판
KR20070094384A (ko) 양극산화 금속기판 모듈
TW201220524A (en) Leadframe or substrate for led, semiconductor device, and method for manufacturing leadframe or substrate for led
JP2011507235A (ja) Ｌｅｄのマウントおよび相互接続のための曲げ可能な回路構造
US20170250333A1 (en) Substrate for Optical Device
KR20130127379A (ko) 광반도체 장치용 기판과 그의 제조 방법, 및 광반도체 장치와 그의 제조 방법
US20220140213A1 (en) Metallic structure for optical semiconductor device, method for producing the same, and optical semiconductor device using the same
JP2012209367A (ja) Ｌｅｄ素子用リードフレーム基板
CN102104105A (zh) 用于光学元件的封装基板及其制备方法
JP5359662B2 (ja) 発光装置及びその製造方法
CN107525048A (zh) 一种led灯板、其制作方法及一种led条形灯
JP2004315945A (ja) ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法
JP2010275404A (ja) ガラスクロス含有白色フィルム、金属積層体及びｌｅｄ搭載用基板
US11152547B2 (en) Metallic structure for optical semiconductor device, method for producing the same, and optical semiconductor device using the same
KR20130004057A (ko) Ｌｅｄ 모듈의 제조 방법
CN102052643A (zh) 导线架的制造方法
JP6635152B2 (ja) リードフレーム、発光装置用パッケージ、発光装置及び発光装置の製造方法
CN116247148A (zh) 记忆柔性发光半导体和加工工艺
CN117637503A (zh) 具有纳米双晶层的封装结构的制造方法
TWI288978B (en) Manufacturing method of electronic light emitting device
JP2010275333A (ja) 白色フィルム、金属積層体及びｌｅｄ搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee