JP2012209367A - Led素子用リードフレーム基板 - Google Patents

Led素子用リードフレーム基板 Download PDF

Info

Publication number
JP2012209367A
JP2012209367A JP2011072814A JP2011072814A JP2012209367A JP 2012209367 A JP2012209367 A JP 2012209367A JP 2011072814 A JP2011072814 A JP 2011072814A JP 2011072814 A JP2011072814 A JP 2011072814A JP 2012209367 A JP2012209367 A JP 2012209367A
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
led element
electrical connection
connection area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011072814A
Other languages
English (en)
Inventor
Masashi Sawadaishi
将士 澤田石
Susumu Maniwa
進 馬庭
Junko Toda
順子 戸田
Takayuki Fukada
隆之 深田
Ryuji Ueda
龍二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2011072814A priority Critical patent/JP2012209367A/ja
Publication of JP2012209367A publication Critical patent/JP2012209367A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】LED素子の光を効率的に外部に放出する。
【解決手段】LED素子10を搭載するためのパッド部2と、LED素子と電気的接続を行うための電気的接続エリア3とを有するリードフレームAと、絶縁性樹脂でパッド部および電気的接続エリアを囲むように形成されたリフレクター部5とを備えたLED素子用リードフレーム基板1は、パッド部及び電気的接続エリアに、厚さ2マイクロメートル以上の無光沢メッキ層と、無光沢メッキ層上に形成された厚さ1マイクロメートル以上の光沢メッキ層とからなるNiメッキ層と、光沢メッキ層上に形成された厚さ1ナノメートル以上のAuストライクメッキ層と、Auストライクメッキ層上に形成されたAgメッキ層とを有するメッキ部11が形成されており、パッド部及び電気的接続エリアにおいて、波長460ナノメートルの光の反射率が92%以上、かつ光沢度が1.40以上とされている。
【選択図】図2

Description

本発明は、LED(Light Emitting Diode、発光ダイオード)素子を担持、搭載するLED素子用リードフレーム基板に関する。
従来、金属製のLED素子用リードフレーム(以下、単に「リードフレーム」と称する。)と絶縁性樹脂との複合体からなるLED素子用リードフレーム基板(以下、単に「リードフレーム基板」と称する。)が知られている(例えば、特許文献1参照。)。
一般に、リードフレームは、板状の鉄―ニッケル等の合金薄板、銅―ニッケル―錫等の合金薄板からなる金属材料を、その片面又は両面から塩化第二鉄等のエッチャントを用いてエッチング加工して製造され、LED素子を搭載するためのパッド部(アイランド部)と、パッド部とは絶縁状態になっており、LED素子と電気的に接続が行われるインナーリード部およびアウターリード部とを備えている。
パッド部は、その表面側にLED素子を載置するための搭載部(搭載面)と、その裏面側には、LED素子から発生する駆動熱や、LED素子周囲の環境条件による熱を放散されるための放熱部(放熱板)を備えており、LED素子側に熱が蓄積されないように、放熱部から外界側に熱が放出されるようになっている。
一般に、リードフレーム基板は、上述のリードフレームに、絶縁性樹脂からなり、LED素子からの発光を効率的に外部に放出するためのリフレクター部が設けられて構成されている。通常リフレクター部は、下面から上面に向けて大径となるすり鉢状の形状を呈している。リフレクター部については、LED素子から発せられた光を外部により多く放出するための種々の工夫が提案されている。たとえば、リフレクター部の反射面にめっき加工を施すことや、高反射性を有するセラミックインクを塗布することなどが提案されている(例えば、特許文献1から3参照)。
特開2003−8071号公報 特開2003−347600号公報 特開2004−172160号公報
リードフレーム基板を構成する場合、LED素子の光を外部に効率よく放出するためには、リフレクター部を形成する絶縁性樹脂、およびリードフレームのパッド部及び、インナーリード部、アウターリード部等の電気的接続エリアが高い反射率を有することが必要である。
このため、リードフレームのパッド部及び、電気的接続エリアに高い反射率、高光沢度を有するメッキ処理を施すことも行われているが、このようなメッキは、メッキ液に光沢剤が添加されていることが多い。この場合、メッキ処理中に応力が蓄積され、熱工程などによりメッキ表面にクラックが生じることがあるという問題がある。
本発明は、上記事情に鑑みてなされたものであり、LED素子の光を効率的に外部に放出することができるLED素子用リードフレーム基板を提供することを目的とする。
本発明は、LED素子を搭載するためのパッド部と、前記LED素子と電気的接続を行うための電気的接続エリアを有するリードフレームと、絶縁性樹脂で前記パッド部および前記電気的接続エリアを囲むように形成されたリフレクター部とを備えたLED素子用リードフレーム基板であって、前記パッド部及び前記電気的接続エリアには、厚さ2マイクロメートル以上の無光沢メッキ層と、前記無光沢メッキ層上に形成された厚さ1マイクロメートル以上の光沢メッキ層とからなるNiメッキ層と、前記光沢メッキ層上に形成された厚さ1ナノメートル以上のAuストライクメッキ層と、前記Auストライクメッキ層上に形成されたAgメッキ層とを有するメッキ部が形成されており、前記パッド部及び前記電気的接続エリアにおいて、波長460ナノメートルの光の反射率が92%以上、かつ光沢度が1.40以上とされていることを特徴とする。
前記Agメッキ層は、厚さが2マイクロメートル以上であってもよい。
本発明のLED素子用リードフレーム基板によれば、LED素子の光を効率的に外部に放出することができる。
本発明の一実施形態におけるLED素子用リードフレーム基板を備えたLEDパッケージを示す平面図である。 図1のX―X線における断面図である。 図1のY―Y線における断面図である。 同LED素子用リードフレーム基板のリードフレームがタイバーで連結された多面付け状態を示す平面図である。 図4の同リードフレームに樹脂部が形成されたリードフレーム基板の多面付け状態を示す平面図である。 図5の多面付け状態から1個ずつ切り離された同LED素子用リードフレーム基板を示す平面図である。
本発明の一実施形態について、図1から図6を参照して説明する。
図1は、本実施形態のリードフレーム基板1にLED素子10が実装されたLEDパッケージを示す平面図である。また、図2は、図1のX−X線における断面図、図3は図1のY−Y線における断面図である。
リードフレーム基板1は、リードフレームAと、リードフレームAに形成された絶縁性の樹脂部Bとを備えている。
リードフレームAは、金属合金製の板状の基材をエッチング加工することにより形成されており、図1から3に示すようにLED素子10を搭載するためのパッド部2と、LED素子10と電気的に接続を行うための電気的接続エリア3とを有する。本実施形態のパッド部2は、LED素子搭載用のスペースであるとともに、LED素子10と電気的に接続を行うための電気的接続エリアとを兼備えている。
リードフレームAには、エッチング加工によって複数の貫通穴7が形成されており、貫通穴7によってパッド部2と電気的接続エリア3とが離間されている。貫通穴7はテーパー形状または段差形状で形成されているため、厚さ方向の両面でリードフレームAの面積が異なっている。これにより、樹脂部Bが、リードフレームから脱落しないように保持されている。パッド部2と電気的接続エリア3の外周にはハーフエッチングにより有底の溝6が設けられている。
さらに、リードフレームAは、後述する多面付けの状態において複数のリードフレームどうしを連結するタイバー8を有する。
樹脂部Bは、図1に示すように、貫通穴7および溝6内に充填される充填部4と、平面視においてパッド部2および電気的接続エリア3を囲むように形成されたリフレクター部5とを有する。充填部4は、貫通穴7のテーパー形状または段差形状、およびタイバー8の形状により、リードフレームAから脱落しないように保持されている。
リフレクター部5の内部にはパッド部2の上面2aと電気的接続エリア3の上面3aが露出しており、LED素子10が実装される。なお、図3に示すWは電気的接続法の一例としてのワイヤーボンディングを示し、上面2aに配置されたLED素子10と上面3aとの間を結線し、さらに、LED素子10の別の所定の端子と上面2aとの間を結線している。
リードフレームAに形成される溝6内における充填部4の厚みt2は、樹脂部Bを形成する樹脂に含まれるフィラーの最大粒径の1.5倍以上に設定されており、リードフレームの厚みt1以下の範囲で適宜変更することができる。
また、溝6の幅t3もフィラーの最大粒径の1.5倍以上に設定されており、パッド部2におけるLED素子10の搭載や、電気的接続の妨げにならない範囲で適宜変更することができる。
溝6内に配置された充填部4は、リフレクター部5と一体成形され、連続した樹脂部Bとなるため、リードフレームAから脱落することが防止される。また、パッド部2や電気的接続エリア3とリフレクター部5とが離間するため、後述するメッキ部の形成が容易となる。
樹脂部Bを形成する樹脂材料としては、例えば、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネイト樹脂、芳香族系ポリエステル樹脂(不飽和ポリエステル樹脂)などが挙げられる。これらの樹脂は、単独で用いても、複数の樹脂を混合して使用してもよい。また、SiO、TiO、Al、酸化ジルコニウム、セラミック材、又はこれらの混合物などの微粒子を含む添加剤を樹脂材料に混合してもよく、混合比率を適宜設定することにより、92〜96%程度の高い反射特性を樹脂部Bに付与することができる。
パッド部2の上面2aおよび電気的接続エリア3の上面3aには、複数の層からなるメッキ部11が設けられている。メッキ部11は、リードフレームA上に形成された厚さ3マイクロメートル(μm)以上のNiメッキ層と、Niメッキ層上に形成された厚さ1ナノメートル(nm)以上のAuストライクメッキ層と、Auストライクメッキ層上に形成された厚さ2μm以上のAgメッキ層とを備えている。さらに、Niメッキ層は、厚さ2μm以上の無光沢Niメッキ層と、厚さ1μm以上の光沢Niメッキ層とを有する。
下地となるNiメッキ層を無光沢Niメッキ層と光沢Niメッキ層とで構成することでNiメッキ層に対する応力を緩和することができる。また、Niメッキ層上にAuストライクメッキ層を設けることで、さらに上方に形成されるAgメッキ層の結晶粒子を緻密にすることが可能となる。その結果、波長460nmの光の反射率が92%以上、光沢度1.4以上の反射特性を実現している。なお、本発明における光沢度とは、GAM(Graphic Arts Manufacturing)社製のdigital densitometer Model 144を用いて測定した光沢度の値を意味する。
リードフレーム基板1において、リフレクター部5に囲まれた空間には、図2および図3に示すように、透明樹脂9が充填されており、LED素子10が封止されている。なお、図2や図3では、透明樹脂9の上面がリフレクター部5の上面と面一となっているが、これと異なる形状、例えばリフレクター部5の上面よりも盛り上がったドーム状であってもよい。
次に、リードフレーム基板1の製造方法について説明する。
まず、鉄―ニッケル等の合金または、銅―ニッケル―錫等の金属合金製の板状のリードフレーム用金属材料の表面に、フォトレジストを塗布して、フォトレジスト層を形成する。次いで、パッド部2および電気的接続エリア3に対応した所定のパターンを有するパターン露光用フォトマスクを介してフォトレジスト層にパターンを露光し、次いで、フォトレジスト層に現像、必要に応じて硬膜処理を行う。これによりパッド部2および電気的接続エリア3となる部分を残して概ねすべてのフォトレジストが現像除去され、パッド部2および電気的接続エリア3を形成するためのレジストパターンが形成される。
次に、上記金属材料の裏面に耐腐食用の樹脂フィルムを貼着し、金属材料の表面側から表面のフォトレジスト非形成部を所定の深度(例えば、図2、図3における溝6の深さ)まで塩化第二鉄等のエッチャントを用いてエッチング加工処理(ハーフエッチング処理)した後、洗浄などを行い、その表面に耐腐食用の樹脂フィルムを貼着する。
次に、金属材料の裏面の貼着した耐腐食用樹脂フィルムを剥がし、金属材料の裏面側から裏面のフォトレジスト非形成部を所定の深度まで、塩化第二鉄等のエッチャントを用いてエッチング加工処理を行う。これにより、金属材料の表面および裏面において、レジストパターンが配置されていない金属部位に貫通穴7が形成され、パッド部2、電気的接続エリア3、およびこれらとリフレクター部5との境界に形成された溝6を有するリードフレームAが完成する。貫通穴7は、表面と裏面のレジストパターンの形状が異なることによるテーパー形状または段差部を内壁に有し、樹脂部Bが保持されやすくなっている。
図5には、1枚の金属材料にリードフレームAを多数形成した、いわゆる多面付け状態のリードフレームの一例を示している。各リードフレームは、タイバー8により互いに接続されている。タイバー8は、ハーフエッチングによって形成され、本実施形態では樹脂部B内に埋没する寸法に設定されている。
次に、リードフレームAに樹脂部Bを形成する。リードフレームA(または多面付けされた複数のリードフレームA)を収める所定の内部形状である凹部を予め有している金型の凹部内に、リードフレームAを装填する。金型としては、蓋となる板状の上金型と、リードフレームAを装填可能な凹部を内部空間として形成した下金型との2枚構成とし、凹部にリードフレームAを装填後に、下金型と、溶融する樹脂部Bの樹脂材料を注入する注入口とを連通してから、上金型で下金型に蓋をして型締めするものが一般的である。
次いで、注入口から、凹部内に加熱溶融した樹脂材料を注入して、装填されたリードフレームAにリフレクター部5を含む樹脂部Bを成形する。成型後、冷却して上金型および下金型を取り外すと、リードフレームAと樹脂部Bとを備えたリードフレーム基板が得られる。
図6には、多面付け状態で樹脂部Bが形成されたリードフレームを示している。多面付けの場合は、金型の注入口に近いリードフレームから、離れた部位にあるリードフレームへと、順次に樹脂材料が流れていき、樹脂モールドされていく。
樹脂部Bの形成後、パッド部2の上面2aおよび電気的接続エリア3の上面3aに生じた樹脂バリを必要に応じて除去し、上面2aおよび3a上にメッキ部11を形成する。
まず、上面2aおよび3aにアルカリ脱脂、化学研磨剤を用いて脱脂、エッチング処理を行い、Niメッキ層を形成する。具体的には、ワット浴、スルファミン酸浴などの電解Niメッキ浴処理により、無光沢Niメッキ層を2μm以上の厚さで形成した後に、光沢Niメッキ層を1μm以上の厚さで形成する。
無光沢Niメッキ層と光沢Niメッキ層とは、同一種類のメッキ浴を用いて形成するのが好ましい。これは、例えば無光沢Niメッキ層をワット浴で形成した後に光沢Niメッキ層をスルファミン酸浴で形成すると、無光沢Niメッキ層と光沢Niメッキ層とで硬度や応力の入り方が異なってしまい、充分な応力抑制効果が得られないからである。同じ種類のメッキ浴であれば、スルファミン酸浴、ワット浴などめっき浴の種類は問わない。
続いて、Niメッキ層上に、厚さ1nm以上のAuストライクメッキ層を形成する。Auストライクメッキ層をNiメッキ層とAgメッキ層との間に挟むことで、その上に形成するAgめっきの結晶粒子をより緻密にすることができる。
最後に、厚さ2μm以上のAgメッキ層を形成する。Agメッキ層を形成するメッキ浴については、シアン濃度130g/L以上の高シアン濃度に設定すると、樹脂部Bを構成する樹脂材料がシアンにより融解、変色が生じる恐れがある。そのため、シアン濃度は130g/L未満とするのが好ましく、130g/L未満の範囲内で適宜設定して構わない。
Agメッキ層が形成されるとメッキ部11が完成し、リードフレーム基板1が完成する。
多面付けの場合は、図6に示すように、リードフレームどうしをつなぐタイバー8を切断して、リードフレーム基板1を1個ずつ切り離す。タイバー8を切断することにより、各リードフレーム基板1において、パッド部2と電気的接続エリア3とが絶縁される。リードフレーム基板1の切り離しのタイミングは、樹脂部の成形後に限られず、LED素子10の実装後や、透明樹脂9の配置後等であってもよい。
本実施形態のリードフレーム基板1によれば、下地としてのNiメッキ層と、Agメッキ層とを有するメッキ部11がパッド部2および電気的接続エリアの上面に設けられているので、当該上面に、波長460nmの光の反射率が92%以上、かつ光沢度1.4以上といったすぐれた反射特性を付与することができる。
また、バリ取りを行ってからメッキ部を形成しているため、バリ等の影響を好適に排除して良好にメッキ部を形成することができる。
本発明のリードフレーム基板について、実施例および比較例を用いてさらに説明する。まず、検討した実施例および比較例のそれぞれの製造手順を示す。
(実施例1)
リードフレームAに樹脂部Bを形成し、パッド部2および電気的接続エリア3のバリ取りを行った。その後に、スルファミン酸Ni:400g/L、塩化Ni:30g/L、ホウ酸:36g/Lのスルファミン酸Ni浴にリードフレーム基板を浸漬し、温度40℃、電流密度2A/dmの条件で360秒間電解メッキを施して、厚さ2μmの無光沢Niメッキ層を形成した。次に、スルファミン酸Ni:400g/L、塩化Ni:30g/L、ホウ酸:36g/L、一次光沢剤:30cc/L、二次光沢剤:0.03cc/Lのスルファミン酸Ni浴にリードフレーム基板を浸漬し、温度40℃、電流密度2A/dmの条件で120秒間電解メッキを施して、無光沢Niメッキ層上に厚さ1μmの光沢Niメッキ層を形成した。
さらに、シアン化金カリウム:3g/L、クエン酸:50g/L、クエン酸ナトリウム:70g/L、温度45℃、電流密度0.5A/dmの条件で30秒間電解めっきを施して、厚さ1nmのAuストライクメッキ層を形成した。
最後に、銀:75g/L、シアン:75g/L、光沢剤:10cc/L、温度25℃、電流密度2A/dmの条件で120秒間電解メッキを施して、厚さ2μmのAgメッキ層を形成し、メッキ部11を完成した。
(実施例2)
実施例1と同様にバリ取りを行った後に、硫酸Ni:300g/L、塩化Ni:35g/L、ホウ酸:30g/Lのワット浴にリードフレーム基板を浸漬し、温度40℃、電流密度2A/dmの条件で360秒間電解メッキを施して、厚さ2μmの無光沢Niメッキ層を形成した。次に、硫酸Ni:300g/L、塩化Ni:35g/L、ホウ酸:30g/L、一次光沢剤:25cc/L、二次光沢剤:0.5cc/Lのワット浴にリードフレーム基板を浸漬し、温度40℃、電流密度2A/dmの条件で120秒間電解メッキを施して、厚さ1μmの光沢Niメッキ層を形成した。
その後、実施例1と同一の条件でAuストライクメッキ層およびAgメッキ層を形成してメッキ部11を完成した。
(比較例1)
実施例1と同様にバリ取りを行った後に、硫酸銅・五水和物:110g/L、硫酸:180g/L,塩素イオン:50mg/Lの硫酸銅浴中にリードフレーム基板を浸漬し、温度25℃、電流密度2A/dmの条件で60秒電解メッキを施して、厚さ0.5μmの銅メッキ層を形成した。
次に、銀:75g/L、シアン:75g/L、光沢剤:10cc/L、温度25℃、電流密度2A/dmの条件で240秒間電解めっきを施して厚さ4μmのAgメッキ層を形成した。
(比較例2)
実施例1と同様にバリ取りを行った後に、スルファミン酸Ni:400g/L、塩化Ni:30g/L、ホウ酸:36g/L、一次光沢剤:30cc/L、二次光沢剤:0.03cc/Lのスルファミン酸Ni浴で540秒間電解めっきを施して、厚さ3μmの光沢Niメッキ層を形成した。
その後、実施例1と同一の条件でAuストライクメッキ層およびAgメッキ層を形成してメッキ部を完成した。
評価項目および条件は下記の通りである。
1.反射率測定
装置:分光光度計 比較波長 460nm
前処理:なし
2.光沢度測定
装置:光沢度計
前処理:なし
3.リフロー試験
前処理:180℃ 10時間
リフロー条件:残留酸素濃度 500ppm 280℃ 30秒 10パス
として、上述の条件で反射率測定および光沢度測定を行った。さらに、以下の項目を記載の方法で行った。
クラック:金属顕顕微鏡観察で、クラックを認めない:○、クラックを認める:×の2段階で評価した。
4.高温高湿試験
前処理:180℃ 10時間
条件:85℃ 85% 1000時間
として、上述の条件で反射率測定および光沢度測定を行い、クラックを評価した。
サンプル数は、各例5個とした。結果を表1に示す。
Figure 2012209367
表1に示すように、実施例1および実施例2のメッキ部は、リフロー試験、高温高湿試験における反射率、光沢度の低下が少なく、メッキ部にクラックは発生しなかった。
比較例1においては、反射率や光沢度は、比較的良好であったが、リフロー試験および高温高湿試験においてメッキ層にクラックが発生した。また、比較例2では、クラックは発生しなかったものの、反射率や光沢度は、実施例に比べて大きく劣る結果であった。
本発明のリードフレーム基板のメッキ部は、環境によらず高反射率、高光沢度を維持しおており、高い信頼性を有していることが示された。
以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において各構成要素に種々の変更を加えたり、削除したりすることが可能である。
1 LED素子用リードフレーム基板
2 パッド部
3 電気的接続エリア
5 リフレクター部
10 LED素子
11 メッキ部
A LED素子用リードフレーム

Claims (2)

  1. LED素子を搭載するためのパッド部と、前記LED素子と電気的接続を行うための電気的接続エリアを有するリードフレームと、絶縁性樹脂で前記パッド部および前記電気的接続エリアを囲むように形成されたリフレクター部とを備えたLED素子用リードフレーム基板であって、
    前記パッド部及び前記電気的接続エリアには、
    厚さ2マイクロメートル以上の無光沢メッキ層と、前記無光沢メッキ層上に形成された厚さ1マイクロメートル以上の光沢メッキ層とからなるNiメッキ層と、
    前記光沢メッキ層上に形成された厚さ1ナノメートル以上のAuストライクメッキ層と、
    前記Auストライクメッキ層上に形成されたAgメッキ層とを有するメッキ部が形成されており、
    前記パッド部及び前記電気的接続エリアにおいて、波長460ナノメートルの光の反射率が92%以上、かつ光沢度が1.40以上とされていることを特徴とするLED素子用リードフレーム基板。
  2. 前記Agメッキ層は、厚さが2マイクロメートル以上であることを特徴とする請求項1に記載のLED素子用リードフレーム基板。
JP2011072814A 2011-03-29 2011-03-29 Led素子用リードフレーム基板 Withdrawn JP2012209367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011072814A JP2012209367A (ja) 2011-03-29 2011-03-29 Led素子用リードフレーム基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011072814A JP2012209367A (ja) 2011-03-29 2011-03-29 Led素子用リードフレーム基板

Publications (1)

Publication Number Publication Date
JP2012209367A true JP2012209367A (ja) 2012-10-25

Family

ID=47188880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011072814A Withdrawn JP2012209367A (ja) 2011-03-29 2011-03-29 Led素子用リードフレーム基板

Country Status (1)

Country Link
JP (1) JP2012209367A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165197A (ja) * 2013-02-21 2014-09-08 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2014229789A (ja) * 2013-05-23 2014-12-08 シャープ株式会社 発光装置及び発光装置の製造方法
JP2015056591A (ja) * 2013-09-13 2015-03-23 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体及び表面実装型発光装置
JP2015162656A (ja) * 2014-02-28 2015-09-07 Shマテリアル株式会社 Led用リードフレーム
JP2015222831A (ja) * 2013-01-14 2015-12-10 エルジー イノテック カンパニー リミテッド 発光素子
JP2020017683A (ja) * 2018-07-26 2020-01-30 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにリードフレームの製造方法
JP2020027827A (ja) * 2018-08-09 2020-02-20 日亜化学工業株式会社 発光装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222831A (ja) * 2013-01-14 2015-12-10 エルジー イノテック カンパニー リミテッド 発光素子
US9564564B2 (en) 2013-01-14 2017-02-07 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus having the same
JP2014165197A (ja) * 2013-02-21 2014-09-08 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2014229789A (ja) * 2013-05-23 2014-12-08 シャープ株式会社 発光装置及び発光装置の製造方法
JP2015056591A (ja) * 2013-09-13 2015-03-23 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体及び表面実装型発光装置
JP2015162656A (ja) * 2014-02-28 2015-09-07 Shマテリアル株式会社 Led用リードフレーム
JP2020017683A (ja) * 2018-07-26 2020-01-30 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにリードフレームの製造方法
US10886206B2 (en) 2018-07-26 2021-01-05 Ohkuchi Materials Co., Ltd. Lead frame, resin-equipped lead frame, optical semiconductor device, and method for manufacturing lead frame
JP2020027827A (ja) * 2018-08-09 2020-02-20 日亜化学工業株式会社 発光装置
US10873007B2 (en) 2018-08-09 2020-12-22 Nichia Corporation Light-emitting device with trench and through-hole in a pair of leads for stress reduction

Similar Documents

Publication Publication Date Title
JP5618189B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2012209367A (ja) Led素子用リードフレーム基板
TWI557933B (zh) A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode
JP6237826B2 (ja) パッケージ及び発光装置、並びにそれらの製造方法
WO2012102266A1 (ja) 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム
JP6481499B2 (ja) 光半導体装置用リードフレーム又は基板、並びにそれを用いた光半導体装置
JP2014192310A (ja) Led素子用リードフレームおよびled素子用リードフレーム基板
JP5871174B2 (ja) Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP7011142B2 (ja) 発光装置、発光装置用パッケージ及び発光装置の製造方法
JP2011204790A (ja) 半導体発光装置
JP6015231B2 (ja) Led素子搭載用基板及びその製造方法、並びにled素子搭載用基板を用いた半導体装置
JP6492930B2 (ja) 半導体装置用リードフレームおよびその製造方法
JP2013077727A (ja) Led発光素子用リードフレーム基板
JP5850104B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2011228687A (ja) Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP7348567B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2010206034A (ja) 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JP7116308B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2015088541A (ja) 発光素子リードフレーム基板
KR20120033997A (ko) 절연 기판 및 그 제조 방법 그리고 그것을 사용한 광원 모듈 및 액정 표시 장치
JP6414254B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6135721B2 (ja) 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5636184B2 (ja) 半導体装置、半導体装置用基板及びこれらの製造方法
JP2015188081A (ja) 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法
JP7148793B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603