KR20060129385A - Ｐｍｄ층의 제한된 열적 버짓 형성 - Google Patents

Ｐｍｄ층의 제한된 열적 버짓 형성 Download PDF

Info

Publication number
KR20060129385A
KR20060129385A KR1020067016385A KR20067016385A KR20060129385A KR 20060129385 A KR20060129385 A KR 20060129385A KR 1020067016385 A KR1020067016385 A KR 1020067016385A KR 20067016385 A KR20067016385 A KR 20067016385A KR 20060129385 A KR20060129385 A KR 20060129385A
Authority
KR
South Korea
Prior art keywords
process gas
substrate
chamber
silicon oxide
gas
Prior art date
Application number
KR1020067016385A
Other languages
English (en)
Other versions
KR101042736B1 (ko
Inventor
쳉 유안
산카르 벤카타라만
카리 칭
샨 웡
케빈 미키오 무카이
니틴 케이. 잉글
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20060129385A publication Critical patent/KR20060129385A/ko
Application granted granted Critical
Publication of KR101042736B1 publication Critical patent/KR101042736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 상에서 인접한 융기된 피쳐들에 의해 형성된 갭을 충전하는 방법은 상기 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계, 상기 챔버에 산화 처리가스의 흐름을 제공하는 단계, 및 상기 챔버에 인-함유 처리가스의 흐름을 제공하는 단계를 포함한다. 상기 방법은 상기 실리콘-함유 처리가스, 상기 인-함유 처리가스 및 상기 산화 처리가스 사이에 반응을 유발시킴으로써 상기 갭 내에 실질적으로 컨포멀한 층으로서 P-도핑 실리콘 옥사이드 막의 제 1 부분을 증착하는 단계를 포함한다. 상기 컨포멀한 층을 증착하는 단계는 (실리콘-함유 처리가스 + 인-함유 처리가스):(산화 처리가스)의 비율을 시간에 따라 바꾸고 상기 컨포멀한 층의 증착 동안 내내 상기 기판의 온도를 약 500℃ 이하로 유지시키는 것을 포함한다. 또한 상기 방법은 벌크층으로서 상기 P-도핑 실리콘 옥사이드 막의 제 2 부분을 증착하는 단계를 포함한다. 상기 막의 제 2 부분을 증착하는 단계는 (실리콘-함유 처리가스 + 인-함유 처리가스):(산화 처리가스)의 비율을 상기 벌크층의 증착 동안 내내 실질적으로 일정하게 유지시키고 상기 벌크층의 증착 동안 내내 상기 기판의 온도를 약 500℃ 이하로 유지시키는 것을 포함한다.

Description

ＰＭＤ층의 제한된 열적 버짓 형성 {LIMITED THERMAL BUDGET FORMATION OF PMD LAYERS}
본 발명은 니틴 케이. 잉글(Nitin K. Ingle) 등이 2002년 9월 19일에 출원한 "개선된 갭 충전을 위해 TEOS/오존 CVD 동안 TEOS 램프-업을 이용하는 방법"이란 미국 특허출원 제10/247,672호의 일부 계속 출원이며, 상기 출원 명세서는 본 명세서에 참조로 포함된다.
집적회로의 제조 시퀀스는 종종 여러 패터닝 프로세스들을 포함한다. 패터닝 프로세스들은 패터닝된 금속 또는 폴리실리콘 층과 같은 도전체 층을 형성하거나, 트렌치와 같은 분리 구조물을 형성할 수 있다. 대부분의 경우, 트렌치는 절연 또는 유전 물질로 채워진다. 이러한 절연 물질은 여러 기능을 수행할 수 있다. 예컨대, 일부 어플리케이션에서 상기 물질은 IC의 한 영역을 다른 영역과 전기적으로 분리시키고 트렌치의 표면을 전기적으로 패시페이션하는 기능을 한다. 또한 상기 물질은 통상적으로 구성될 반도체 구조물의 다음 층을 위한 베이스를 제공한다.
반도체 설계가 발전함에 따라, 반도체 소자의 피쳐 크기는 현저하게 감소하였다. 현재 대부분의 회로들은 마이크론보다 작은 트레이스 또는 트렌치와 같은 피쳐를 갖는다. 피쳐 크기의 감소는 소자 밀도를 높이고, 웨이퍼당 칩을 많이 형 성하며, 보다 복잡한 회로를 형성하며, 동작 전력 소모를 낮추고 비용을 낮추지만, 작은 형상으로 인해 새로운 문제점들을 발생시키거나 큰 형상에서는 해결되었던 문제들이 다시 발생하였다.
서브-마이크론에서 존재하는 제조 문제점 타입의 예는 공극없는 방식으로 좁은 트렌치를 완전히 채우는 능력이다. 트렌치를 실리콘 옥사이드로 채우기 위해, 먼저 실리콘 옥사이드 층은 패터닝된 기판 상에 증착된다. 실리콘 옥사이드 층은 통상적으로 필드 뿐만 아니라 트렌치의 하부와 벽을 덮는다. 만약 트렌치가 넓고 얕다면, 트렌치를 완전히 채우는 것은 비교적 쉬울 것이다. 그러나 트렌치가 좁고 종횡비(트렌치 폭 대 트렌치 높이 비)가 증가함에 따라, 트렌치의 개방부가 "핀치 오프"되기가 보다 쉬워졌다.
트렌치의 핀치 오프는 트렌치 내에 공극을 포함할 수 있다. 핀치-오프로 인해 형성된 공극은 웨이퍼 당 우수한 칩의 생산과 소자의 신뢰도를 낮추기 때문에 바람직하지 않다. 어떤 조건에서는, 공극은 예컨대 증착된 실리콘 옥사이드가 증착되고 상승된 온도에서 점성 흐름이 이루어지는 리플로우 프로세스 동안 채워진다. 그러나, 트렌치가 좁아짐에 따라, 공극은 리플로우 프로세스 동안 채워지지 않기 쉽상이다. 또한, 여러 타입의 어플리케이션은 도핑되지 않은 실리콘 옥사이드의 증착을 요구하고, 이는 상승된 온도에서도 리플로우를 어렵게 한다.
이러한 문제점의 한가지 가능한 해결책은 높은 온도에서 옥사이드 층을 어닐링하는 것이다. 이러한 해결책은 과거에는 성공적이였지만, 어떤 상황에서는 더 이상 적용할 수 없다. 진보된 반도체 구조에 사용된 니켈 실리사이드와 같은 새로 운 재료는 열적 버짓(thermal budget)을 낮추고, 이로써 어닐링의 일부 온도/구간 범위를 실행할 수 없게 한다.
따라서, 공극 없는 방식으로 좁은 갭을 유전 물질로 채울 수 있는 것이 바람직하다. 또한 열적 버짓을 초과하지 않고 수행하는 것이 바람직하다.
따라서 본 발명의 실시예들은 기판 상에서 인접하는 융기된 피쳐에 의해 형성된 갭을 채우는 방법을 제공한다. 상기 방법은 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계, 상기 챔버에 산화 처리가스의 흐름을 제공하는 단계, 및 상기 챔버에 인-함유 처리가스의 흐름을 제공하는 단계를 포함한다. 또한 상기 방법은 실리콘-함유 처리가스, 인-함유 처리가스, 및 산화 처리가스 사이의 반응을 유발시킴으로써 갭 내에 실질적으로 컨포멀한 층으로서 P-도핑된 실리콘 옥사이 막의 제 1 부분을 증착시키는 단계를 포함한다. 컨포멀한 층을 증착시키는 단계는 (실리콘-함유 처리가스 + 인-함유 처리가스):(산화 처리가스)의 비를 시간에 따라 바꾸고 컨포멀한 층의 증착 동안 계속 약 500℃ 아래로 기판의 온도를 유지시키는 것을 포함한다. 또한 상기 방법은 벌크 층으로서 P-도핑된 실리콘 옥사이드 막의 제 2 부분을 증착시키는 단계를 포함한다. 상기 막의 제 2 부분을 증착시키는 단계는 벌크 층의 증착 내내 (실리콘-함유 처리가스 + 인-함유 처리가스):(산화 처리가스)의 비를 실질적으로 일정하게 유지시키고 벌크 층의 증착 동안 계속 기판 온도를 500℃ 아래로 유지하는 것을 포함한다. 일부 실시예에서, 상기 방법은 P-도핑 실리콘 옥사이드 층에 대해 기판 상에 금속 라인을 패터닝하는 단계 및 벌크 층을 증착한 직후의 시점부터 기판 상에 금속 라인을 패터닝한 이후의 시점까지 기판 온도를 P-도핑된 실리콘 옥사이드 층의 리플로우 온도 아래로 유지시키는 단계를 포함한다.
다른 실시예에서, 기판 상에서 인접하는 융기된 피쳐들에 의해 형성된 갭을 충전시키는 방법은 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계 및 상기 챔버에 산화 처리가스의 흐름을 제공하는 단계를 포함한다. 또한 상기 방법은 실리콘-함유 처리가스와 산화 처리가스의 반응을 유발시킴으로써 갭 내에 실질적으로 컨포멀한 층으로서 실리콘 옥사이드의 제 1 부분을 증착시키는 단계를 포함한다. 컨포멀한 층을 증착시키는 단계는 (실리콘-함유 처리가스):(산화 처리가스)의 비를 시간에 따라 바꾸는 것을 포함한다. 또한 상기 방법은 컨포멀한 층의 증착 동안 내내 기판 온도를 약 500℃ 아래로 유지시키는 단계를 포함한다. 또한 상기 방법은 벌크 층으로서 실리콘 옥사이드 막의 제 2 부분을 증착시키는 단계를 포함한다. 상기 막의 제 2 부분을 증착시키는 단계는 벌크 층의 증착 동안 내내 (실리콘-함유 처리가스):(산화 처리가스)의 비를 실질적으로 일정하게 유지시키고 벌크 층의 증착 동안 내내 기판 온도를 약 500℃ 아래로 유지시키는 것을 포함한다. 또한 상기 방법은 P-도핑된 실리콘 옥사이드 막을 포함한 캡 층을 증착시키는 단계를 포함하며, 상기 캡 층 증착 동안 내내 기판은 약 500℃ 아래로 유지된다.
추가의 실시예에서 반도체 기판을 처리하기 위한 방법이 제공된다. 상기 방법은 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계 및 상기 챔버에 산화 처리가스의 흐름을 제공하는 단계를 포함한다. 또한 상기 방법은 실리콘-함유 처리가스와 산화 처리가스 사이에 반응을 유발시켜 상기 기판 상에 실리콘 산화층을 형성하는 단걔를 포함한다. 또한 상기 방법은 상기 챔버에 흘러 들어간 (실리콘-함유 가스):(산화 가스)의 비를 시간에 따라 바꿈으로써 기판 상에 실리콘 옥사이드의 증착율을 바꾸는 단계를 더 포함한다. 상기 프로세스 동안, 상기 기판의 온도는 실리콘 옥사이드 층의 리플로우 온도에서 또는 그 아래에서 유지된다.
일부 실시예에서 실리콘 옥사이드 층은 프리-메탈(pre-metal) 유전 층일 수 있다. 상기 기판은 니켈 실리사이드를 포함할 수 있다. 상기 방법은 인-함유 처리가스의 흐름을 상기 챔버에 소정의 시간 기간 동안 제공하는 단계를 포함한다. 실리콘-함유 처리가스의 흐름은 상기 시간 기간 동안 적어도 부분적으로 제공된다. 상기 실리콘-함유 처리가스는 TEOS 가스를 포함할 수 있고 상기 인-함유 처리가스는 TEPo를 포함할 수 있다.
일부 실시예에서 그 후에 상기 방법은 인-함유 처리가스의 후속하는 흐름을 상기 챔버에 제공하는 단계를 포함한다. 또한 상기 방법은 상기 챔버로의 인-함유 처리가스의 후속 흐름을 제공하면서 챔버의 압력을 약 200 토르 내지 약 760 토르 범위의 압력으로 조절하는 단계를 포함한다. 또한 상기 방법은 상기 챔버로의 인-함유 처리가스의 후속 흐름을 제공하면서 상기 인-함유 처리가스로부터 플라즈마를 형성하는 단계를 포함할 수 있다. 상기 플라즈마는 약 1011 이온/cm3 보다 큰 밀도를 갖는다.
또 다른 실시예에서, 반도체 기판을 처리하는 방법은 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계, 상기 챔버에 산화 처리가스의 흐름을 제공하는 단계, 및 상기 챔버에 인-함유 처리가스의 흐름을 제공하는 단계를 포함한다. 또한 상기 방법은 실리콘-함유 처리가스, 산화 처리가스, 및 인-함유 가스 사이에 반응을 유발시켜 기판 상에 P-도핑 실리콘 옥사이드를 형성하는 단계를 포함한다. 또한 상기 방법은 상기 챔버 안으로 흘러 들어간 (실리콘-함유 가스):(산화 가스):(인-함유 가스)의 비를 시간에 따라 바꿈으로써 기판 상의 실리콘 옥사이드의 증착율을 바꾸는 단계를 포함한다. 상기 프로세스 동안, 상기 기판의 온도는 500℃에서 또는 그 이하에서 유지된다.
일부 실시예에서, P-도핑 실리콘 옥사이드 층은 프리-메탈 유전층을 포함한다. 기판은 니켈 실리사이드를 포함할 수 있다. 실리콘-함유 처리가스는 TEOS를 포함할 수 있고 인-함유 처리가스는 TEPo를 포함할 수 있다.
또 다른 실시예에서 그 후에 상기 방법은 상기 챔버로 인-함유 처리가스의 후속 흐름을 제공하는 단계를 포함한다. 상기 방법은 상기 챔버로 인-함유 처리가스의 후속 흐름을 제공하면서 챔버의 압력을 약 200 토르 내지 약 760 토르 범위의 압력으로 조절하는 단계를 포함할 수 있다. 또한 상기 방법은 상기 챔버로 인-함유 처리가스의 후속 흐름을 제공하면서 인-함유 처리가스로부터 플라즈마를 형성하는 단계를 포함할 수 있다. 상기 플라즈마는 약 1011 이온/cm3 보다 큰 밀도를 갖는다.
본 발명의 특성 및 장점을 보다 잘 이해할 수 있게 하기 위해 도면을 참조하여 설명하며, 도면 전체에서 유사한 부품에 대해서는 유사한 참조 번호를 사용하였다.
도 1은 종래 증착 기술을 이용하여 옥사이드로 채워진 트렌치의 간략한 단면도를 도시한다.
도 2는 본 발명의 실시예들에 따라 옥사이드-채워진 트렌치의 간략한 단면도를 도시한다.
도 3은 본 바명의 실시예들에 따른 제 1 증착 프로세스를 도시한다.
도 4는 본 발명의 실시예들에 따른 제 2 증착 프로세스를 도시한다.
도 5A는 본 발명의 실시예에 따른 CVD 장치의 간략한 대표도이다.
도 5B는 다중 챔버 시스템에서 증착 챔버와 관련한 CVD 시스테에 대한 사용자 인터페이스의 간략한 대표도이다.
도 5C는 증착 챔버와 관련한 가스 패널 및 공급 라인의 간략한 도이다.
도 6은 본 발명의 실시예에 따른 집적 회로 일부분의 간략한 단면도이다.
본 발명의 실시예들은 프리-메탈 유전(PMD) 층의 형성에 매우 적합한 실리콘 옥사이드의 화학 기상 증착과 관련한 방법, 장치, 및 소자들을 제공한다. 일 실시예에서, P-도핑 실리콘 옥사이드(종종 P-도핑 실리케이트 유리, "PSG"로 부름) 캡 층 이후에 도핑되지 않은 실리콘 옥사이드(종종 도핑되지 않은 실리케이트 유리, "USG"로 부름)를 형성하기 위한 프로세스가 사용된다. 제 1 화학 기상 증착(CVD) 상(phase) 동안, 실리콘-함유 가스와 산화 가스는 상기 두 개의 가스의 비율을 바꾸면서 흘러, 우수한 갭-충전 특성과 함께 높은 컨포멀 특징을 나타내는 실리콘 옥사이드를 형성한다. 다음에 PSG는 후속하는 CVD 상에서 형성된다. 다른 실시예에서, PSG 컨포멀한 층은 (실리콘-함유 처리가스):(인-함유 처리가스):(산화 처리가스)의 비율을 바꿈으로써 형성된다. 이러한 일부 실시예에서, PSG 캡 층은 포함되지 않을 수 있다. 그러나 두 개의 실시예에서, 층들은 어닐링 프로세스를 필요로 하지 않고, 그로 인해 열적 버짓을 초과하는 위험한 단계를 피할 수 있다. 본 발명의 특징은 종래 프로세스의 제한을 참고하면 이해하기 쉽다.
Ⅰ. 도입
도 1은 종래 프로세스를 이용하여 증착된 실리콘 옥사이드(102)로 채워진 트렌치(100)의 일예에 대한 간략한 단면도를 도시한다. 도 1은 트렌치(100)의 융기된 에지 상에 옥사이드 물질의 증가된 증착율이 트렌치의 핀치-오프와 피쳐 내에 원치않는 공극 또는 핀홀 결함(104)을 형성한 것을 나타낸다. 공극(104)은 옥사이드-충전 트렌치의 일정한 유전 세기에 의존하는 반도체 소자의 작동에 나쁜 영향을 줄 수 있다.
옥사이드-충전 트렌치(100)는 PMD 구조물을 일부를 형성할 수 있다. 통상적으로, 대기압-이하(sub-atmospheric) 화학 기상 증착(SACVD) 프로세스에서 형성된 보론- 및 인-도핑된 실리케이트 유리(BPSG)가 PMD를 위해 사용되었다. 그러나, 통 상적으로 이러한 막은 대부분 유리 전이 온도 이상으로 옥사이드를 처리하고 옥사이드를 리플로우시켜서 공극을 제거하는 높은 온도 어닐링을 필요로 한다. 니켈 실리사이드와 같은 물질의 사용은 집적 회로의 함유물이 회로가 제조될 기판이 500℃ 이상의 온도에 영향받지 않을 것을 요구하기 때문에 높은 온도 어닐링 프로세스에 적합하지 않다.
도 1은 도 2와 대조되며, 본 발명의 일 실시예에 따른 프로세스를 이용하여 형성된 옥사이드 층(202)을 갖는 트렌치 구조물(200)의 간략한 단면도를 도시한다. 일부 실시예에서, 옥사이드-충전 트렌치는 PMD 구조물의 일부이다. 옥사이드 층은 컨포멀한 층(204) 및 캡 층(206)을 포함할 수 있다. 컨포멀한 층(204)은 도핑되지 않은 옥사이드 또는 P-도핑된 옥사이드를 포함할 수 있다. 일부 실시예에서, 컨포멀한 층(204)은 (실리콘-함유 처리가스):(산화 처리가스)의 비를 바꿈으로써 형성될 수 있으며, 이에 대해서는 이하에서 보다 상세히 설명한다. 일부 실시예들에서, 컨포멀한 층은 (실리콘-함유 처리가스):(인-함유 처리가스):(산화 처리가스)의 비를 바꿈으로써 형성된다. 캡 층(206)은 게터링 층으로서 PSG를 포함할 수 있다. PSG는 SACVD PSG 프로세스, 플라즈마-강화 CVD(PECVD) PSG 프로세스, 고밀도 CVD(HDCVD) PSG 프로세스, 또는 하기에서 설명할 유사한 프로세스에서 형성될 수 있다. PMD와 관련한 특정 실시예에서, 컨포멀한 층(204)은 P-도핑 옥사이드를 포함하고, 캡 층은 포함되지 않는다.
도 2의 옥사이드-충전 트렌치(200)는 종래 프로세스를 이용하여 형성된 유사한 피쳐와 관련하여 공극 또는 약한 틈(seam)을 포함하지 않는다. 더욱이, 옥사이 드-충전 트렌치(200)는 열적 버짓을 손상시키지 않고 형성된다.
Ⅱ. 예시적인 증착 프로세스들
대체로 설명된 본 발명의 실시예들에서, 본 발명의 실시예에 따른 제 1 증착 프로세스(300)를 도시하는 도 3에서 주의가 필요하다. 프로세스(300)는 PMD 또는 다른 층을 증착하는데 사용될 수 있다. 프로세스는 CVD 챔버에서 수행되면, 일 예가 하기에서 설명된다. 프로세스(300)는 컨포멀한 층 증착(302)과 캡 층 증착(304)을 포함한다. 일부 실시예에서, 금속 라인은 블록(305)에서 캡 층 위에 패터닝된다.
특정 실시예에서, 실리콘-함유 처리가스는 테트라에틸로토시리케이트(TEOS)를 포함하지만; SiH4, S2H6, S3H8 등과 같은 다른 실리콘-함유 처리가스가 사용될 수 있다. 또한 특정 실시예에서, 산화 처리가스는 오존(O3)을 포함하지만 O2, H2O, H2O2와 같은 산화 가스는 대안적으로 사용될 수 있다. 또한, 이러한 실시예는 USG를 위한 갭충전을 위해 설명되지만 대안적인 실시예에서 막이 도핑될 수 있으며, 이에 대해서는 도 4와 관련하여 하기에서 설명된다.
컨포멀한 층 증착(302)은 이미 포함된 U.S. 특허출원 제10/247,672호에 상세히 설명된 프로세스에 따라 수행될 수 있다. 상기 프로세스는 실리콘-함유 처리가스(306)와 산화 처리가스(308)의 흐름을 포함한다. (실리콘-함유 가스):(산화제-함유 가스)의 비율은 바뀌며(310), 이로써 컨포멀한 층이 증착되는 비율과 컨포멀한 층의 조성을 바꾼다. 예컨대, 프로세스 시작 시에, 혼합물 내의 실리콘-함유 가스의 농도는 작지만, 막 두께가 증가함에 따라 증가할 수 있다. 이러한 예에서, 컨포멀한 층 증착(302)은 혼합물 내의 실리콘-함유 가스 농도가 작은 상 동안 컨포멀한 층을 증착시키고, 다음에 혼합물 내의 실리콘-함유 가스 농도가 높은 상 동안 증착되는 것을 포함할 수 있다.
기판의 온도는 일부 경우에 열적 버짓이 초과하지 않게 하는 정도와 구간으로 조절된다(312). 온도 조절(312)은 컨포멀한 층 증착(302), 캡 층 증착(304), 및/또는 금속 라인 패터닝(305) 동안 이루어질 수 있다. 일부 실시예에서, 온도 조절은 기판의 프로세싱 동안 내내 약 500℃ 이하로 온도를 유지시키는 것을 포함한다. 일부 실시예에서 온도 조절은 기판의 층을 어닐링시키는 것을 포함하지 않는다.
캡 층 증착(304)은 인시츄로 이루어질 수 있다. 예컨대, 만약 컨포멀한 층 증착(302)은 CVD 챔버 내에서 이루어지고, 그 후에 즉시 캡 층 증착이 동일한 챔버에서 이루어질 수 있다. 캡 층 증착(304)은 다중-챔버 시스템의 또 다른 챔버에서 캡층을 형성하거나 상이한 챔버 시스템 내에서 형성함으로써 익스시츄(ex situ)로 이루어질 수 있다. 캡 층 증착(302)은 인-함유 가스(314)의 흐름을 포함한다. 일부 실시예에서, 인-함유 가스는 트리에틸포스페이트(TEPo) 또는 PH3를 포함한다. 또한 캡 층 증착(304)은 실리콘-함유 처리가스와 산화 처리가스의 흐름을 포함할 수 있으며, 이에 대해서는 컨포멀한 층 증착(302)과 관련하여 상기에서 설명하였다.
또한 캡 층 증착(304)은 증착 환경의 압력의 조절(316) 및/또는 상기 환경 내의 플라즈마 형성(318)을 포함할 수 있다. 일부 실시예에서, 플라즈마 환경은 고밀도 플라즈마 환경이며, 이는 1011 이온/cm3 보다 큰 이온 밀도를 갖도록 형성된다. 캡 층 증착 동안 인의 농도는 일부 실시예에서 약 7% 내지 약 9% 농도의 범위이고 다른 실시예에서 약 3.5 내지 4% 중량이다. 다른 실시예들은 약 1% 내지 약 10% 중랴의 범위에 있는 인 농도를 포함한다. 상기 설명처럼, 캡 층 증착은 기판의 온도 조절(320)을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 제 2 증착 프로세스(400)를 도시한다. 상기 프로세스는 예컨대 기판 상에 PSG PMD 층을 증착하는데 사용될 수 있다. 상기 프로세스는 컨포멀한 층 증착(402)을 포함하고 캡 층 증착(404)을 포함할 수 있다. 또한 상기 프로세스는 금속 라인 패터닝(405)을 포함할 수 있다.
컨포멀한 층 증착(402)은 실리콘-함유 처리가스(406), 산화 처리가스(408), 및 인-함유 처리가스(410)를 제공하는 것을 포함한다. 실리콘-함유 처리가스는 테트라에틸로토시리케이트(TEOS) 또는 SiH4, S2H6, S3H8과 같은 다른 실리콘-함유 가스를 포함할 수 있다. 산화 처리가스는 오존(O3), O2, H2O, H2O2 등을 포함할 수 있다. 특정 실시예에서, 인-함유 가스는 TEPo를 포함한다. 비록 본 실시예는 P-도핑 컨포멀한 층을 증착하는 것에 관한 것이지만, 추가의 도펀드들이 사용될 수 있다. 예컨대, SiF4의 흐름은 막을 불화시키는데(fluorinate) 사용될 수 있고, PH3의 흐름은 막은 인화시키는데(phosphorate) 사용될 수 있으며, B2H6의 흐름은 막을 보론화시키는데(boronate) 사용되고 N2의 흐름은 막을 질화시키는데 사용될 수 있다.
상기 컨포멀한 층 증착(302)과 관련하여 보다 상세히 설명되었지만, 세 개의 가스의 비율은 예컨대 프로세스 시작시에 보다 높은 농도에서 산화 가스를 유지시키고 막 두께가 증가함에 따라 산화 처리가스의 농도를 낮춤으로써 증착율을 조절하도록 바뀔 수 있다(412). 이는 산화 처리가스의 흐름속도를 감소시키고 및/또는 다른 가스들의 흐름속도를 증가시킴으로써 달성될 수 있다. 실리콘-함유 가스 및/또는 도펀트 가스의 농도는 유사하게 조절될 수 있다.
또한 온도는 열적 버짓이 초과하지 않도록 정도와 구간이 조절될 수 있다(414). 상기 설명처럼, 온도 조절(414)은 컨포멀한 층 증착(402), 캡 층 증착(404), 및/또는 금속 라인 패터닝(405) 동안 이루어질 수 있다. 일부 실시예에서, 온도 조절(414)은 기판의 프로세싱 동안 내내 약 500℃ 이하의 온도로 유지하는 것을 포함한다. 일부 실시예에서, 온도 조절(414)은 기판의 어떠한 층도 어닐링하는 것을 포함하지 않는다. 필요한 경우, 캡 층 증착(404)은 이전 설명처럼 도 3의 캡 층 증착(304)과 같이 진행되고, 이는 인-함유 가스의 제공(416), 압력 조절(418)을 포함하며 일부 실시예에서는 플라즈마 형성(420) 및 온도 조절(422)을 포함한다.
증착 단계(302,304,402,404)는 SACVD 프로세스를 포함할 수 있다. 이러한 프로세스에서, 온도 프로파일이 열적 버짓 내에 남아 있도록 조절될 수 있지만, 갭 충전 프로세스는 보다 높은 온도에서 성공적인 경향이 있다. 높은 종횡비의 좁은 갭에서는, 상기 설명 및 이미 포함된 미국 특허출원 제10/247,672호에 개시된 것처럼 낮은 농도의 실리콘-함유 처리가스에서 시작하여 (실리콘-함유 처리가스):(산화 가스)의 비율을 바꿈으로써 달성될 수 있다. 상기 프로세스는 기판을 가로질러 균일하게 가스를 공급함으로써 보조될 수 있다. 혼합물 내의 실리콘-함유 처리가스의 농도가 증가함에 따라, 상기 가스는 상기 기판 표면에 보다 인접하게 공급될 수 있다. 이러한 기술과 이를 실행하기 위한 장치는 2002년 1월 25일에 출원된 "가스 분배 샤워헤드"란 제목으로 공동 계류중인 미국 특허출원 제10/057,280호, 및/또는 2003년 9월 29일에 출원된 "가스 분배 샤워헤드"란 제목으로 공동계류중인 미국 특허출원 제10,674,569호에 개시되어 있으며, 상기 명세서들은 본 명세서에 참조로 포함된다. 처리가스 비율을 바꾸고 웨이퍼로부터의 거리를 바꿔 가스를 공급하는 것의 조합은 대부분의 경우에 어닐링을 필요로하지 않으면서 우수한 갭충전을 형성한다.
이전에 설명한 프로세스들의 대안적인 실시예들은 다소의 작동들을 포함할 수 있다. 또한, 대안적인 실시예들의 작동은 당업자가 본 명세서를 참조하면 자명하기 때문에, 반드시 도시된 순서로 수행될 필요는 없다.
Ⅲ. 예시적인 증착 시스템
본 발명의 실시예들에 따른 방법이 개시되었지만, 본 발명의 일 실시예에 따른 CVD 시스템(510)의 간략한 도를 도시하는 도 5A에 주의해야 한다. 이러한 시스템은 열적 SACVD 프로세스 뿐만 아니라 리플로우, 드라이브-인(drive-in), 세정, 에칭, 및 게터링 프로세스를 수행하기에 적합하다. 또한 다중-단계 프로세스들은 챔버로부터 기판을 제거하지 않고 단일 기판 또는 웨이퍼에 대해 수행될 수 있다. 시스템의 주된 부품은 무엇보다 가스 전달 시스템(589)로부터 처리 및 기타 가스를 수용하는 진공 챔버(515), 진공 시스템(588), 원격 마이크로파 플라즈마 시스템(555), 제어 시스템(553)을 포함한다. 이들 및 기타 부품들은 본 발명의 이해를 위해 하기에 설명되어 있다.
CVD 장치(510)는 가스 반응 영역(516)을 갖는 진공 챔버(515)를 하우징하는 엔클로우져 어셈블리(512)를 포함한다. 가스 분배판(520)에는 가스 분배판(520)의 관통홀을 통해 수직 이동가능한 히터(525)(웨이퍼 지지 페데스탈로도 부름) 위에 놓인 웨이퍼(도시 안됨)로 반응 가스 및 소제 가스와 같은 기타 가스를 분산시키기 위해 가스 반응 영역(516) 위에 제공된다. 히터(525)는 예컨대 웨이퍼가 로딩 및 언로딩되는 하부 위치와 점선(513)으로 표시된 가스 분배판(520)에 매우 인접한 프로세싱 위치 사이에 또는 에칭 또는 세정 프로세스와 같이 다른 목적을 위한 위치로 제어가능하게 이동할 수 있다. 중앙 보드(도시안됨)는 웨이퍼의 위치 상에 정보를 제공하기 위한 센서들을 포함한다.
일부 실시예들에서, 가스 분배판(520)은 이미 포함된 미국 특허출원 제10/057,280호 또는 제10/674,569호에 개시된 것처럼 다양하다. 이러한 가스 분배판은 기판에서의 가스 공급의 균일성을 향상시키고 특히 가스 농도 비율을 바꾸는 증착 프로세스에서 유리하다. 일부 예에서, 수직으로 이동가능한 히터(525)(또는 이동가능한 웨이퍼 지지 페데스탈)과 결합하여 작동하여 상기 비율이 한 방향으로 심하게 기울진 경우 (예컨대, 실리콘-함유 가스의 농도가 산화제-함유 가스의 농도에 비해 작은 경우) 증착가스가 기판으로부터 더 멀리에서 분사되게 하고 (혼합물 내에 실리콘-함유 가스의 농도가 높은 경우) 농도가 변함에 따라 기판에 보다 가깝게 분사되게 한다. 다른 예에서, 가스 분배판의 오리피스는 가스의 보다 균일한 혼합을 제공하도록 설계되어 있다.
히터(525)는 세라믹으로 둘러싸인 전기 저항성 가열 부재(도시안됨)를 포함한다. 세라믹은 잠재적으로 부식성 챔버 환경으로부터 가열 부재를 보호하고 히터가 약 800℃ 까지의 온도에 이르게 한다. 일 실시예에서, 진공 챔버(515)에 노출된 히터(525)의 모든 표면들은 알루미늄 옥사이드(Al2O3 또는 알루미나) 또는 알루미늄 나이트라이드와 같은 세라믹 물질로 만들어진다.
반응 및 캐리어 가스는 공급 라인(543)을 통해 가스 혼합 박스(가스 혼합 블록으로도 부름)(527) 안으로 공급되며, 이들 가스는 함께 혼합되어 가스 분배판(520)으로 전달된다. 가스 혼합 박스(527)는 처리가스 공급 라인(543)과 세정/에칭 가스 콘딧(547)에 결합된 이중 입력 혼합 블록이다. 밸브(528)는 가스 또는 플라즈마를 가스 콘딧(547)으로부터 가스 혼합 블록(527)으로 이동시키거나 밀봉하도록 작동한다. 가스 콘딧(547)은 입력 가스를 수용하기 위한 주입구(557)를 갖는 통합 원격 마이크로파 플라즈마 시스템(555)으로부터 가스를 수용한다. 증착 프로세싱 동안, 판(520)에 공급된 가스는 웨이퍼 표면(화살표 521로 표시됨)을 향해 배출되며, 가스는 통상적으로 층류로 웨이퍼 표면을 방사형으로 가로질러 분배된다.
소제 가스는 판(520) 및/또는 주입 포트 또는 튜브(도시안됨)로부터 엔클로우져 어셈블리(512)의 하부벽을 통해 진공 챔버(515) 안으로 전달될 수 있다. 소제 가스는 주입 포트로부터 히터(525)를 통과하여 환형 펌핑 채널(540)로 상향으로 흐른다. 다음에 배출 시스템은 (화살표 522로 표시된) 가스를 환형 펌핑 채널(540) 안으로 배출시키고 배출 라인(560)을 통해 진공 펌프(도시 안됨)를 포함한 진공 시스템(588)으로 배출시킨다. 배출 가스와 혼입된(entrain) 입자들은 스로틀 밸브 시스템(563)에 의해 제어된 속도로 배출 라인(560)을 통해 환형 펌핑 채널(540)로부터 당겨진다.
원격 마이크로파 플라즈마 시스템(555)은 프로세스 웨이퍼로부터 고유 산화물 또는 잔류물을 세정 또는 에칭하는 챔버와 같은 선택된 어플리케이션을 위해 플라즈마를 생성할 수 있다. 입력 라인(557)을 통해 공급된 선구물질들로부터 원격 플라즈마 시스템(555)에 생성된 플라즈마 종들은 판(520)을 통해 진공 챔버(515)로 분배하기 위해 콘딧(547)을 통해 보내진다. 세정 어플리케이션을 위한 선구물질 가스들은 불소, 염소, 및 기타 반응 부재들을 포함할 수 있다. 또한 원격 마이크로파 플라즈마 시스템(555)은 원격 마이크로파 플라즈마 시스템(555)에 사용하기 위한 적절한 증착 선구물질 가스를 선택함으로써 플라즈마-강화 CVD 막을 증착시킬 수 있다.
시스템제어기(553)는 증착 시스템의 활동 및 작동 파라미터를 제어한다. 프로세서(550)는 프로세서(550)에 결합된 메모리(570)에 저장된 컴퓨터 프로그램과 같은 시스템 제어 소프트웨어를 실행한다. 바람직하게, 메모리(570)는 하드디스크 드라이브일 수 있지만, 메모리(570)는 리드-온리 메모리 또는 플래시 메모리와 같이 다른 종류의 메모리일 수 있다. 하드디스크 드라이브(예컨대 메모리(570))에 추가하여, CVD 장치(510)는 바람직한 실시예에서 플로피 디스크 드라이브 및 카드 랙(rack)(도시안됨)을 포함한다.
프로세서(550)는 본 명세서에 개시된 방법에 따라 장치를 작동시키도록 프로그래밍된 시스템 제어 소프트웨어에 따라 작동한다. 예컨대, 명령어 세트는 타이밍, 가스 혼합, 챔버 압력, 챔버 온도, 마이크로파 전력 레벨, 서셉터 위치, 및 기타 특정 프로세스의 파라미터를 지시할 수 있다. 예컨대 플로피 디스크 또는 디스크 드라이브 또는 기타 적절한 드라이브에 삽입된 또 다른 컴퓨터 프로그램 제품을 포함하는 다른 메모리에 저장된 것과 같은 다른 컴퓨터 프로그램이 CVD 시스템(510)을 다양한 장치로 구성하도록 프로세서(550)를 작동시키는데 사용될 수 있다.
프로세서(550)는 단일-보드 컴퓨터, 아날로그 및 디지털 입/출력 보드, 인터페이스 보드 및 스테퍼 모터 제어기 보드를 포함하는 카드 랙(도시안됨)을 갖는다. CVD 시스템(510)의 다양한 부분들은 보드, 카드 케이지 및 커넥터 치수와 타입을 규정한 버사 모듈라 유로피언(VME:Versa Modular European) 표준으로 형성된다. 또한 VME 표준은 16-비트 데이터 버스 및 24-비트 어드레스 버스를 갖는 버스 구조를 규정한다.
도 5B는 CVD 장치 챔버(530)와 관련한 사용자 인터페이스의 간략한 도이다. CVD 장치(510)는 다중챔버 시스템 중 하나의 챔버를 포함한다. 웨이퍼는 추가 프 로세싱을 위해 하나의 챔버로부터 또 다른 챔버로 이동할 수 있다. 일부 경우에 웨이퍼는 진공 또는 선택된 가스 하에서 이동한다. 사용자와 프로세서 간의 인터페이스는 CRT 모니터(573a)와 라이트 펜(573b)을 이용한다. 메인프레임 유닛(575)은 CVD 장치(510)를 위해 전기적, 플럼빙(flumbing) 및 기타 지지 기능을 제공한다. CVD 장치의 실시예와 호환가능한 예시적인 메인프레임은 캘리포니아, 산타 클라라에 있는 어플라이드 머티어리얼스 사에서 제조한 PRECISION 5000TM, CENTURA 5200TM, 및 PRODUCER SETM 시스템으로서 현재 상업적으로 이용가능한다.
두 개의 모니터(573a)가 사용되는 일부 실시예에서, 하나의 모니터는 조작자를 위해 세정실 벽(571)에 장착되고, 다른 모니터는 서비스 기술자를 위해 벽(572) 뒤에 장착된다. 두 개의 모니터(573a)는 동일한 정보를 유사하게 디스플레이하지만, 하나의 라이트 펜(573b)만이 사용가능하다. 라이트 펜(573b)은 펜의 첨단부에 있는 광 센서를 이용하여 CRT 디스플레이에 의해 방출된 광을 검출한다. 특정 스크린 또는 기능을 선택하기 위해, 조작자는 디스플레이 스크린의 지정된 영역을 터치하거나 펜(573b)의 버튼을 누른다. 터치된 영역은 강조된 색으로 바뀌거나, 새로운 메뉴 또는 스크린이 디스플레이되어 라이트 펜과 디스플레이 스크린 사이의 통신을 확인한다. 물론 키보드, 마우스, 또는 기타 포인팅 또는 통신 장치와 같은 다른 장치들이 대신 사용될 수 있으며 라이트 펜(573b)에 추가하여 사용되어 사용자가 프로세서와 통신할 수 있게 한다.
도 5C는 세정실에 위치한 가스 공급 패널(580)과 관련한 CVD 장치(510)의 일 실시예의 대체적인 개괄을 도시한다. 상기 설명처럼, CVD 시스템(510)은 히터(525)를 구비한 챔버(515), 주입 튜브(543)와 콘팃(547)으로부터의 입력부를 갖는 가스 혼합 박스(527), 및 입력 라인(557)을 갖는 원격 마이크로파 플라즈마 시스템(555)을 포함한다. 상기 설명처럼, 가스 혼합 박스(527)는 증착 가스(들) 및 세정 가스(들) 또는 기타 가스(들)을 혼합하고 주입 튜브(543)를 통해 프로세싱 챔버(515)로 주입하기 위한 것이다.
원격 마이크로파 플라즈마 시스템(555)는 챔버(515)의 측부를 따라 챔버(515) 위에 위치한 게이트 밸브(528) 및 가스 혼합 박스(527)에 이르는 콘딧(547)을 갖는 챔버(515) 아래에 통합하여 위치하고 장착되어 있다. 마이크로파 발생기(511)와 오존네이터(551)는 세정실로부터 원격으로 위치한다. 가스 공급 패널(580)로부터의 공급 라인(583 및 585)은 반응 가스를 가스 공급 라인(543)에 제공한다. 가스 공급 패널(580)은 선택된 어플리케이션을 위해 처리가스를 제공하는 가스 또는 액체 소스(590)로부터의 라인을 포함한다. 가스 공급 패널(580)은 가스 혼합 박스(527)로 흐르기 이전에 선택된 가스를 혼합하는 혼합 시스템(593)을 갖는다. 일부 실시예에서, 가스 혼합 시스템(593)은 테트라에틸로토실리케이트("TEOS"), 트리에틸보레이트("TEB"), 및 트리에틸포스페이트("TEPO")와 같은 반응 액체를 증기화하기 위한 액체 주입 시스템을 포하한다. 액체로부터의 증기는 통상적으로 헬륨과 같은 캐리어 가스와 결합한다. 처리가스를 위한 공급 라인은 (ⅰ) 라인(585) 또는 라인(557)로의 처리가스 흐름을 자동으로 또는 수동으로 폐쇄시키는데 사용될 수 있는 폐쇄 밸브(595), 및 (ⅱ) 공급 라인을 통해 가스 또는 액 체의 흐름을 측정하는 액체 유동 미터(LFM)(501) 또는 다른 타입의 제어기를 포함할 수 있다.
예컨대, 실리콘 소스로서 TEOS를 포함한 혼합물은 실리콘 옥사이드 막을 형성하기 위한 증착 프로세스에서 가스 혼합 시스템(593)과 함께 사용될 수 있다. TEPO는 종래 보일러-타입 또는 버블러(bubbler)-타입의 고온(hot) 박스에 의해 증기화될 수 있는 액체 소스이다. 그러나, 액체 주입 시스템은 가스 혼합 시스템 안으로 유입되는 반응 액체의 부피를 보다 우수하게 제어하기 때문에 바람직하다. 액체는 통상적으로 미세한 스프레이 또는 안개로서 가스 혼합 블록 및 챔버의 가열된 가스 전달 라인(585)으로 전달되기 이전에 캐리어 가스 흐름에 분사된다. 산소(O2) 또는 오존(O3)과 같은 하나 이상의 소스는 또 다른 가스 전달 라인(583)을 통해 챔버로 흘러 챔버 부근의 또는 내부의 가열된 가스 전달 라인(585)으로부터의 반응 가스와 결합된다. 물론, 도펀트, 실리콘, 및 산소의 다른 소스도 사용될 수 있다.
Ⅳ. 예시적인 반도체 구조
도 6은 본 발명의 일 실시예에 따른 집적 회로(700)의 간략한 단면도이다. 도 7에 도시된 것처럼, 집적 회로(700)는 NMOS 및 PMOS 트랜지스터(703 및 706)을 포함하며 이들 트랜지스터는 산화물-충전 트렌치 분리 구조물(720)에 의해 서로 분리되고 전기적으로 절연되어 있다. 대안적으로, 필드 옥사이드 분리는 소자를 분리시키는데 사용될 수 있으며, 분리 기술의 조합이 사용될 수 있다. 각각의 트랜 지스터(703 및 706)는 소스 영역(712), 게이트 영역(715), 및 드레인 영역(718)을 포함한다.
프리메탈 유전(PMD)층(721)은 금속층(740)으로부터 트랜지스터(703 및 706)을 분리하며, 금속층(740)과 트랜지스터 사이의 접속은 콘택(724)에 의해 이루어진다. 프리메탈 유전층(721)은 단일 층 또는 다중 층을 포함할 수 있다. 금속층(740)은 집적 회로(700)에 포함된, 네 개의 금속층(740,742,744 및 746) 중 하나이다. 각각의 금속층은 인터메탈 유전층(727,728,729)에 의해 인접한 금속층과 불리된다. 인접한 금속층은 비아(726)에 의해 선택된 개방부에서 접속된다. 평탄화된 패시베이션 층(730)은 금속층(746) 위에 증착된다.
본 발명의 일 실시예에 따라 증착된 실리콘 옥사이드층은 집적 회로(700)에 도시된 하나 이상의 유전층을 형성하는데 사용될 수 있다. 예컨대, 실리콘 옥사이드 층은 트렌치 분리 구조물(720)을 형성하는데 사용될 수 있다. 본 발명에 따라 증착된 실리콘 옥사이드 층은 PMD층(721) 또는 위에 놓인 상호접속 구조물의 보다 높은 층의 인터메탈유전층(727-729)을 형성하는데 사용될 수 있다.
본 발명의 일 실시예에 따라 증착된 실리콘 옥사이드층은 일부 집적회로에 포함된 다마신 층에 사용될 수 있다. 다마신 층에서, 블랭킷 층은 기판 위에 증착되고 선택적으로 기판을 통해 에칭되며, 다음에 금속으로 채워지고 다시 에칭되거나 폴리싱되어 금속 콘택(724)을 형성한다. 금속층이 증착된 후에, 제 2 블랭킷 증착이 수행되고 선택적으로 에칭된다. 다음에 에칭된 영역은 금속으로 채워지고 다시 에칭되거나 폴리싱되어 비아(726)를 형성한다.
간략한 집적 회로(700)가 예시 목적을 위해 도시되었다. 당업자는 마이크로프로세서, 주문형(application-specific) 집적회로(ASIC), 메모리 소자 등과 같은 다른 집적회로의 제조를 위해 본 발명을 구현할 수 있다.
상기 설명한 여러 실시예들에서, 당업자는 본 발명의 사상을 벗어나지 않고 다양하게 변화, 대안적인 구조 및 등가물들을 구현할 수 있을 것이다. 예컨대, 본 발명의 실시예들은 PMD 층을 증착하는 것과 관련하여 설명되었지만, 다른 실시예들은 다른 층들을 증착하는 것으로 이루어질 수 있다. 또한, 다수의 공지된 프로세스와 부재들이 본 발명을 불필요하게 모호하게 하는 것을 방지하기 위해 설명되지 않았다. 따라서, 상기 설명은 본 발명의 범위를 제한하지 않으며, 이는 하기 청구항들에 의해 한정된다.

Claims (28)

  1. 기판 상에서 인접하는 융기된 피쳐들에 의해 형성된 갭을 충전하는 방법으로서,
    상기 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계;
    상기 챔버에 산화 처리가스의 흐름을 제공하는 단계;
    상기 챔버에 인-함유 처리가스의 흐름을 제공하는 단계;
    상기 실리콘-함유 처리가스, 상기 인-함유 처리가스, 및 상기 산화 처리가스 사이에 반응을 유발시킴으로써 상기 갭 내에 실질적으로 컨포멀한 층으로서 P-도핑 실리콘 옥사이드 막의 제 1 부분을 증착하는 단계 - 상기 컨포멀한 층을 증착하는 단계는 (상기 실리콘-함유 처리가스 + 상기 인-함유 처리가스):(상기 산화 처리가스)의 비율을 시간에 따라 바꾸고 상기 컨포멀한 층의 증착 동안 내내 상기 기판의 온도를 약 500℃ 이하로 유지시키는 것을 포함함 - ; 및
    그 후에, 벌크층으로서 상기 P-도핑 실리콘 옥사이드 막의 제 2 부분을 증착하는 단계를 포함하며,
    상기 막의 제 2 부분을 증착하는 단계는 상기 벌크층의 증착 동안 내내 (상기 실리콘-함유 처리가스 + 상기 인-함유 처리가스):(상기 산화 처리가스)의 비율을 실질적으로 일정하게 유지시키고 상기 벌크층의 증착 동안 내내 상기 기판의 온도를 약 500℃ 이하로 유지시키는 것을 포함하는, 갭 충전 방법.
  2. 제 1 항에 있어서,
    그 후에, 상기 기판 상에서 상기 P-도핑 실리콘 옥사이드 막 위에 금속 라인들을 패터닝하는 단계; 및
    상기 벌크층의 증착 직후의 시점부터 상기 기판 상의 금속 라인들의 패터닝 이후의 시점까지 상기 P-도핑 실리콘 옥사이드 막의 리플로우 온도 이하로 상기 기판의 온도를 유지시키는 단계
    를 더 포함하는 것을 특징으로 하는 갭 충전 방법.
  3. 제 2 항에 있어서,
    상기 벌크층의 증착 직후의 시점부터 상기 기판 상의 금속 라인들의 패터닝 이후의 시점까지 상기 P-도핑 실리콘 옥사이드 막의 리플로우 온도 이하로 상기 기판의 온도를 유지시키는 단계는 상기 기판의 어떠한 부분도 어닐링하지 않는 것을 포함하는 것을 특징으로 하는 갭 충전 방법.
  4. 제 1 항에 있어서,
    상기 기판은 니켈 실리사이드 커넥터들을 포함하고 상기 P-도핑 실리콘 옥사이드 막은 프리-메탈 유전층을 포함하는 것을 특징으로 하는 갭 충전 방법.
  5. 기판 상에서 인접하는 융기된 피쳐들에 의해 형성된 갭을 충전하는 방법으로 서,
    상기 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계;
    상기 챔버에 산화 처리가스의 흐름을 제공하는 단계;
    상기 실리콘-함유 처리가스 및 상기 산화 처리가스 사이에 반응을 유발시킴으로써 상기 갭 내에 실질적으로 컨포멀한 층으로서 실리콘 옥사이드 막의 제 1 부분을 증착하는 단계 - 상기 컨포멀한 층을 증착하는 단계는 (상기 실리콘-함유 처리가스):(상기 산화 처리가스)의 비율을 시간에 따라 바꾸고 상기 컨포멀한 층의 증착 동안 내내 상기 기판의 온도를 약 500℃ 이하로 유지시키는 것을 포함함 - ;
    그 후에, 벌크층으로서 상기 실리콘 옥사이드 막의 제 2 부분을 증착하는 단계 - 상기 막의 제 2 부분을 증착하는 단계는 상기 벌크층의 증착 동안 내내 (상기 실리콘-함유 처리가스):(상기 산화 처리가스)의 비율을 실질적으로 일정하게 유지시키고 상기 벌크층의 증착 동안 내내 상기 기판의 온도를 약 500℃ 이하로 유지시키는 것을 포함함 - ; 및
    그 후에, P-도핑 실리콘 옥사이드 막을 포함하는 캡 층을 증착시키는 단계를 포함하며,
    상기 캡 층의 증착 동안 내내 상기 기판을 약 500℃ 이하로 유지시키는, 갭 충전 방법.
  6. 제 5 항에 있어서,
    그 후에, 상기 기판 상에서 상기 P-도핑 실리콘 옥사이드 막 위에 금속 라인들을 패터닝하는 단계; 및
    상기 벌크층의 증착 직후의 시점부터 상기 기판 상의 금속 라인들의 패터닝 이후의 시점까지 상기 실리콘 옥사이드 막 또는 상기 P-도핑 실리콘 옥사이드 막 중 하나의 리플로우 온도 이하로 상기 기판의 온도를 유지시키는 단계
    를 더 포함하는 것을 특징으로 하는 갭 충전 방법.
  7. 제 6 항에 있어서,
    상기 벌크층의 증착 직후의 시점부터 상기 기판 상의 금속 라인들의 패터닝 이후의 시점까지 상기 실리콘 옥사이드 막 또는 P-도핑 실리콘 옥사이드 막 중 하나의 리플로우 온도 이하로 상기 기판의 온도를 유지시키는 단계는 상기 기판의 어떠한 부분도 어닐링하지 않는 것을 포함하는 것을 특징으로 하는 갭 충전 방법.
  8. 반도체 기판을 프로세싱하는 방법으로서,
    상기 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계;
    상기 챔버에 산화제 처리가스의 흐름을 제공하는 단계;
    상기 실리콘-함유 처리가스와 상기 산화 처리가스 사이에 반응을 유발시켜 상기 기판 상에 실리콘 옥사이드층을 형성하는 단계;
    상기 챔버 안으로 흘러간 (상기 실리콘-함유 가스):(상기 산화 가스)의 비율 을 시간에 따라 바꿈으로써 상기 기판 상에 상기 실리콘 옥사이드의 증착율을 바꾸는 단계; 및
    상기 반도체 기판의 처리 동안 내내 상기 기판을 상기 실리콘 옥사이드 층의 리플로우 온도에서 또는 그 이하로 유지시키는 단계
    를 포함하는 반도체 기판 프로세싱 방법.
  9. 제 8 항에 있어서,
    상기 반도체 기판의 처리 동안 내내 상기 기판을 상기 실리콘 옥사이드 층의 리플로우 온도에서 또는 그 이하로 유지시키는 단계는 상기 기판의 어닐링을 포함하지 않는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  10. 제 8 항에 있어서,
    상기 실리콘 옥사이드 층은 프리-메탈(pre-metal) 유전층을 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  11. 제 8 항에 있어서, 상기 기판은 인접한 표면들 사이의 갭을 포함하고, 상기 실리콘 옥사이드는 상기 갭 내에 증착된 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  12. 제 8 항에 있어서,
    상기 기판은 니켈 실리사이드를 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  13. 제 8 항에 있어서,
    소정의 시간 기간 동안 상기 챔버에 인-함유 처리가스의 흐름을 제공하는 단계를 더 포함하고, 상기 실리콘-함유 처리가스가 상기 소정의 시간 기간 동안 적어도 부분적으로 제공되는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  14. 제 13 항에 있어서,
    상기 실리콘-함유 처리가스는 TEOS를 포함하고 상기 인-함유 처리가스는 TEPo를 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  15. 제 13 항에 있어서,
    그 후에 상기 챔버에 인-함유 처리가스의 후속 흐름을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  16. 제 15 항에 있어서,
    상기 챔버에 인-함유 처리가스의 후속 흐름을 제공하면서, 상기 챔버의 압력을 약 200 토르 내지 약 760 토르 범위의 압력으로 조절하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  17. 제 15 항에 있어서,
    상기 챔버에 인-함유 처리가스의 후속 흐름을 제공하면서, 상기 인-함유 처리가스로부터 플라즈마를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  18. 제 17 항에 있어서,
    상기 플라즈마는 약 1011 이온/cm3 보다 큰 밀도를 갖는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  19. 반도체 기판을 프로세싱하는 방법으로서,
    상기 기판을 하우징하는 챔버에 실리콘-함유 처리가스의 흐름을 제공하는 단계;
    상기 챔버에 산화 처리가스의 흐름을 제공하는 단계;
    상기 챔버에 인-함유 처리가스의 흐름을 제공하는 단계;
    상기 실리콘-함유 처리가스, 상기 산화 처리가스 및 상기 인-함유 가스 사이에 반응을 유발시켜 상기 기판 상에 P-도핑 실리콘 옥사이드층을 형성하는 단계; 및
    상기 챔버 안으로 흘러간 (상기 실리콘-함유 가스):(상기 산화 가스):(상기 인-함유 가스)의 비율을 시간에 따라 바꿈으로써 상기 기판 상에 상기 실리콘 옥사이드의 증착율을 바꾸는 단계
    를 포함하는 반도체 기판 프로세싱 방법.
  20. 제 19 항에 있어서,
    상기 P-도핑 실리콘 옥사이드 층의 리플로우 온도에서 또는 그 이하로 상기 기판을 유지시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  21. 제 19 항에 있어서,
    상기 기판은 인접한 표면들 사이의 갭을 포함하고, 상기 실리콘 옥사이드는 상기 갭 내에 증착되는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  22. 제 19 항에 있어서,
    상기 P-도핑 실리콘 산화물 층은 프리-메탈 유전층을 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  23. 제 19 항에 있어서,
    상기 기판은 니켈 실리사이드를 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  24. 제 19 항에 있어서,
    상기 실리콘-함유 처리가스는 TEOS를 포함하고 상기 인-함유 처리가스는 TEPo를 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  25. 제 24 항에 있어서,
    그 후에, 상기 챔버에 인-함유 처리가스의 후속 흐름을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  26. 제 25 항에 있어서,
    상기 챔버에 인-함유 처리가스의 후속 흐름을 제공하면서, 상기 챔버의 압력을 약 200 토르 내지 약 760 토르의 범위로 조절하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  27. 제 25 항에 있어서,
    상기 챔버에 인-함유 처리가스의 후속 흐름을 제공하면서, 상기 인-함유 처리가스로부터 플라즈마를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
  28. 제 27 항에 있어서,
    상기 플라즈마는 약 1011 이온/cm3 보다 큰 밀도를 갖는 것을 특징으로 하는 반도체 기판 프로세싱 방법.
KR1020067016385A 2004-01-14 2005-01-10 Ｐｍｄ층의 제한된 열적 버짓 형성 KR101042736B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/757,770 US7431967B2 (en) 2002-09-19 2004-01-14 Limited thermal budget formation of PMD layers
US10/757,770 2004-01-14

Publications (2)

Publication Number Publication Date
KR20060129385A true KR20060129385A (ko) 2006-12-15
KR101042736B1 KR101042736B1 (ko) 2011-06-20

Family

ID=34807490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016385A KR101042736B1 (ko) 2004-01-14 2005-01-10 Ｐｍｄ층의 제한된 열적 버짓 형성

Country Status (7)

Country Link
US (1) US7431967B2 (ko)
EP (1) EP1711962A2 (ko)
JP (1) JP4866247B2 (ko)
KR (1) KR101042736B1 (ko)
CN (1) CN100501970C (ko)
TW (1) TWI373823B (ko)
WO (1) WO2005071740A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
DE102008060923B4 (de) * 2008-12-06 2012-09-27 Innovent E.V. Verwendung einer Schicht
CN101958267B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 浅沟槽填充方法
JP2012174819A (ja) * 2011-02-21 2012-09-10 Sokudo Co Ltd 熱処理装置および熱処理方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
JP7184810B6 (ja) * 2017-06-02 2022-12-16 アプライド マテリアルズ インコーポレイテッド 基板に堆積された膜の品質改善
CN118737825A (zh) * 2024-08-30 2024-10-01 无锡邑文微电子科技股份有限公司 一种免退火改善回流角的pecvd psg/bpsg薄膜制备工艺

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2861009A (en) 1954-02-19 1958-11-18 Rubner Rebecca Process of decorating a sheet
US2889704A (en) * 1954-11-04 1959-06-09 Sheffield Corp Amplifying apparatus for gauging product characteristics
US3046177A (en) * 1958-03-31 1962-07-24 C H Masland And Sons Method of applying polyurethane foam to the backs of carpets and equipment therefor
US3048888A (en) * 1960-02-05 1962-08-14 Nylonge Corp Apparatus for the production of artificial sponge
US3109703A (en) 1961-02-06 1963-11-05 Nylonge Corp Method for the production of cleaning devices
US3142714A (en) * 1961-12-20 1964-07-28 Nylonge Corp Method for the production of cleaning devices
US3166454A (en) * 1962-01-15 1965-01-19 Union Carbide Corp Method for producing corrugated polyurethane foam panels
US4297162A (en) 1979-10-17 1981-10-27 Texas Instruments Incorporated Plasma etching using improved electrode
US4590042A (en) * 1984-12-24 1986-05-20 Tegal Corporation Plasma reactor having slotted manifold
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US4854263B1 (en) * 1987-08-14 1997-06-17 Applied Materials Inc Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films
US4792378A (en) 1987-12-15 1988-12-20 Texas Instruments Incorporated Gas dispersion disk for use in plasma enhanced chemical vapor deposition reactor
US5244841A (en) * 1988-11-10 1993-09-14 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
US4962063A (en) 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JPH02222134A (ja) * 1989-02-23 1990-09-04 Nobuo Mikoshiba 薄膜形成装置
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
US5284805A (en) 1991-07-11 1994-02-08 Sematech, Inc. Rapid-switching rotating disk reactor
US5356722A (en) 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5567267A (en) 1992-11-20 1996-10-22 Tokyo Electron Limited Method of controlling temperature of susceptor
US5439524A (en) * 1993-04-05 1995-08-08 Vlsi Technology, Inc. Plasma processing apparatus
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5474955A (en) 1993-08-06 1995-12-12 Micron Technology, Inc. Method for optimizing thermal budgets in fabricating semconductors
US5589002A (en) 1994-03-24 1996-12-31 Applied Materials, Inc. Gas distribution plate for semiconductor wafer processing apparatus with means for inhibiting arcing
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5597439A (en) * 1994-10-26 1997-01-28 Applied Materials, Inc. Process gas inlet and distribution passages
JPH08153784A (ja) 1994-11-28 1996-06-11 Nec Corp 半導体装置の製造方法
US5660472A (en) * 1994-12-19 1997-08-26 Applied Materials, Inc. Method and apparatus for measuring substrate temperatures
JP3824675B2 (ja) 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
DE19516669A1 (de) * 1995-05-05 1996-11-07 Siemens Ag Verfahren zur Abscheidung einer Siliziumoxidschicht
JP3380091B2 (ja) * 1995-06-09 2003-02-24 株式会社荏原製作所 反応ガス噴射ヘッド及び薄膜気相成長装置
JPH09106985A (ja) * 1995-10-12 1997-04-22 Sony Corp 平坦化層間絶縁膜の形成方法
US5892886A (en) * 1996-02-02 1999-04-06 Micron Technology, Inc. Apparatus for uniform gas and radiant heat dispersion for solid state fabrication processes
WO1997029156A1 (en) 1996-02-06 1997-08-14 E.I. Du Pont De Nemours And Company Treatment of deagglomerated particles with plasma-activated species
US6106678A (en) * 1996-03-29 2000-08-22 Lam Research Corporation Method of high density plasma CVD gap-filling
US5710079A (en) * 1996-05-24 1998-01-20 Lsi Logic Corporation Method and apparatus for forming dielectric films
US5728260A (en) * 1996-05-29 1998-03-17 Applied Materials, Inc. Low volume gas distribution assembly and method for a chemical downstream etch tool
JP3220645B2 (ja) * 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
US5976261A (en) 1996-07-11 1999-11-02 Cvc Products, Inc. Multi-zone gas injection apparatus and method for microelectronics manufacturing equipment
US5807785A (en) * 1996-08-02 1998-09-15 Applied Materials, Inc. Low dielectric constant silicon dioxide sandwich layer
US20020050605A1 (en) * 1996-08-26 2002-05-02 J.S. Jason Jenq Method to reduce contact distortion in devices having silicide contacts
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
JPH1092810A (ja) 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体装置
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
US5812403A (en) * 1996-11-13 1998-09-22 Applied Materials, Inc. Methods and apparatus for cleaning surfaces in a substrate processing system
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US6267074B1 (en) * 1997-02-24 2001-07-31 Foi Corporation Plasma treatment systems
US5817566A (en) * 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration
US6136685A (en) 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6276072B1 (en) 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
US6024799A (en) * 1997-07-11 2000-02-15 Applied Materials, Inc. Chemical vapor deposition manifold
GB9723222D0 (en) * 1997-11-04 1998-01-07 Pilkington Plc Coating glass
US6268297B1 (en) * 1997-11-26 2001-07-31 Texas Instruments Incorporated Self-planarizing low-temperature doped-silicate-glass process capable of gap-filling narrow spaces
KR100253079B1 (ko) 1997-12-01 2000-04-15 윤종용 반도체 장치의 트렌치 격리 형성 방법
US6079356A (en) * 1997-12-02 2000-06-27 Applied Materials, Inc. Reactor optimized for chemical vapor deposition of titanium
US20020011215A1 (en) * 1997-12-12 2002-01-31 Goushu Tei Plasma treatment apparatus and method of manufacturing optical parts using the same
US6348421B1 (en) 1998-02-06 2002-02-19 National Semiconductor Corporation Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6050506A (en) * 1998-02-13 2000-04-18 Applied Materials, Inc. Pattern of apertures in a showerhead for chemical vapor deposition
JP2975919B2 (ja) 1998-02-27 1999-11-10 株式会社半導体プロセス研究所 下地表面改質方法及び半導体装置の製造方法
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6079353A (en) * 1998-03-28 2000-06-27 Quester Technology, Inc. Chamber for reducing contamination during chemical vapor deposition
US6149987A (en) 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US5980686A (en) 1998-04-15 1999-11-09 Applied Komatsu Technology, Inc. System and method for gas distribution in a dry etch process
US6360685B1 (en) * 1998-05-05 2002-03-26 Applied Materials, Inc. Sub-atmospheric chemical vapor deposition system with dopant bypass
US6218268B1 (en) * 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
DE69835276T2 (de) * 1998-05-22 2007-07-12 Applied Materials, Inc., Santa Clara Verfahren zur Herstellung einer selbst-planarisierten dielektrischen Schicht für eine seichte Grabenisolation
US6106663A (en) * 1998-06-19 2000-08-22 Lam Research Corporation Semiconductor process chamber electrode
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6454860B2 (en) 1998-10-27 2002-09-24 Applied Materials, Inc. Deposition reactor having vaporizing, mixing and cleaning capabilities
US6203863B1 (en) * 1998-11-27 2001-03-20 United Microelectronics Corp. Method of gap filling
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6261975B1 (en) * 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
US7192494B2 (en) * 1999-03-05 2007-03-20 Applied Materials, Inc. Method and apparatus for annealing copper films
US6197705B1 (en) * 1999-03-18 2001-03-06 Chartered Semiconductor Manufacturing Ltd. Method of silicon oxide and silicon glass films deposition
JP3595853B2 (ja) * 1999-03-18 2004-12-02 日本エー・エス・エム株式会社 プラズマｃｖｄ成膜装置
JP2000290777A (ja) 1999-04-07 2000-10-17 Tokyo Electron Ltd ガス処理装置、バッフル部材、及びガス処理方法
US6150209A (en) 1999-04-23 2000-11-21 Taiwan Semiconductor Manufacturing Company Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure
KR100319620B1 (ko) 1999-05-10 2002-01-05 김영환 반도체 소자의 격리구조 및 그 제조방법
US6565661B1 (en) * 1999-06-04 2003-05-20 Simplus Systems Corporation High flow conductance and high thermal conductance showerhead system and method
AU5476700A (en) * 1999-06-11 2001-01-02 Quester Technology, Inc. Methods for regulating surface sensitivity of insulating films in semiconductor devices
US6245192B1 (en) * 1999-06-30 2001-06-12 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6206972B1 (en) * 1999-07-08 2001-03-27 Genus, Inc. Method and apparatus for providing uniform gas delivery to substrates in CVD and PECVD processes
US6171901B1 (en) * 1999-07-16 2001-01-09 National Semiconductor Corporation Process for forming silicided capacitor utilizing oxidation barrier layer
US6512264B1 (en) 1999-08-13 2003-01-28 Advanced Micro Devices, Inc. Flash memory having pre-interpoly dielectric treatment layer and method of forming
US6875558B1 (en) * 1999-08-16 2005-04-05 Applied Materials, Inc. Integration scheme using self-planarized dielectric layer for shallow trench isolation (STI)
US6475284B1 (en) 1999-09-20 2002-11-05 Moore Epitaxial, Inc. Gas dispersion head
US6248628B1 (en) * 1999-10-25 2001-06-19 Advanced Micro Devices Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
KR100338771B1 (ko) * 1999-11-12 2002-05-30 윤종용 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법
US6583069B1 (en) * 1999-12-13 2003-06-24 Chartered Semiconductor Manufacturing Co., Ltd. Method of silicon oxide and silicon glass films deposition
US6331494B1 (en) 1999-12-30 2001-12-18 Novellus Systems, Inc. Deposition of low dielectric constant thin film without use of an oxidizer
US6150286A (en) 2000-01-03 2000-11-21 Advanced Micro Devices, Inc. Method of making an ultra thin silicon nitride film
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6500771B1 (en) * 2000-01-31 2002-12-31 Chartered Semiconductor Manufacturing Ltd. Method of high-density plasma boron-containing silicate glass film deposition
US6444039B1 (en) 2000-03-07 2002-09-03 Simplus Systems Corporation Three-dimensional showerhead apparatus
EP1139404A1 (en) * 2000-03-31 2001-10-04 Applied Materials, Inc. Low thermal budget solution for PMD application using SACVD layer
US7011710B2 (en) * 2000-04-10 2006-03-14 Applied Materials Inc. Concentration profile on demand gas delivery system (individual divert delivery system)
US6184155B1 (en) * 2000-06-19 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for forming a ultra-thin gate insulator layer
KR100332314B1 (ko) * 2000-06-24 2002-04-12 서성기 박막증착용 반응용기
US6583025B2 (en) * 2000-07-10 2003-06-24 Samsung Electronics Co., Ltd. Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
KR100444149B1 (ko) * 2000-07-22 2004-08-09 주식회사 아이피에스 Ald 박막증착설비용 클리닝방법
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US6302965B1 (en) 2000-08-15 2001-10-16 Applied Materials, Inc. Dispersion plate for flowing vaporizes compounds used in chemical vapor deposition of films onto semiconductor surfaces
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US6489254B1 (en) 2000-08-29 2002-12-03 Atmel Corporation Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6479405B2 (en) 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
TW479315B (en) * 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
US20030019428A1 (en) * 2001-04-28 2003-01-30 Applied Materials, Inc. Chemical vapor deposition chamber
US6624091B2 (en) 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
KR100403630B1 (ko) 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US6602792B2 (en) * 2001-08-02 2003-08-05 Macronix International Co., Ltd. Method for reducing stress of sidewall oxide layer of shallow trench isolation
US6541370B1 (en) * 2001-09-17 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Composite microelectronic dielectric layer with inhibited crack susceptibility
US6803330B2 (en) * 2001-10-12 2004-10-12 Cypress Semiconductor Corporation Method for growing ultra thin nitrided oxide
US6586886B1 (en) * 2001-12-19 2003-07-01 Applied Materials, Inc. Gas distribution plate electrode for a plasma reactor
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
US20040060514A1 (en) * 2002-01-25 2004-04-01 Applied Materials, Inc. A Delaware Corporation Gas distribution showerhead
US6793733B2 (en) * 2002-01-25 2004-09-21 Applied Materials Inc. Gas distribution showerhead
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill

Also Published As

Publication number Publication date
CN1930675A (zh) 2007-03-14
WO2005071740A3 (en) 2005-11-10
JP4866247B2 (ja) 2012-02-01
US20040166695A1 (en) 2004-08-26
US7431967B2 (en) 2008-10-07
JP2007519242A (ja) 2007-07-12
TW200527591A (en) 2005-08-16
KR101042736B1 (ko) 2011-06-20
WO2005071740A2 (en) 2005-08-04
CN100501970C (zh) 2009-06-17
TWI373823B (en) 2012-10-01
EP1711962A2 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
US7674727B2 (en) Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7335609B2 (en) Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7456116B2 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
KR101042736B1 (ko) Ｐｍｄ층의 제한된 열적 버짓 형성
US7208425B2 (en) Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US8012887B2 (en) Precursor addition to silicon oxide CVD for improved low temperature gapfill
US8664127B2 (en) Two silicon-containing precursors for gapfill enhancing dielectric liner
US6218268B1 (en) Two-step borophosphosilicate glass deposition process and related devices and apparatus
US20070212850A1 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
US6013584A (en) Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US20050136684A1 (en) Gap-fill techniques
US6360685B1 (en) Sub-atmospheric chemical vapor deposition system with dopant bypass

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7