KR20060127139A - 칩 위에 ＳｉＯ2 함유 절연 층을 제조하기 위한 규소화합물 - Google Patents

칩 위에 ＳｉＯ2 함유 절연 층을 제조하기 위한 규소화합물 Download PDF

Info

Publication number
KR20060127139A
KR20060127139A KR1020067016646A KR20067016646A KR20060127139A KR 20060127139 A KR20060127139 A KR 20060127139A KR 1020067016646 A KR1020067016646 A KR 1020067016646A KR 20067016646 A KR20067016646 A KR 20067016646A KR 20060127139 A KR20060127139 A KR 20060127139A
Authority
KR
South Korea
Prior art keywords
silane
chip
insulating layer
producing
silicon
Prior art date
Application number
KR1020067016646A
Other languages
English (en)
Inventor
엑케하르트 뮈
하르트비히 라우레더
하랄트 클라인
야로슬라브 몬키비치
이오르다니스 사보폴로스
Original Assignee
데구사 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데구사 악티엔게젤샤프트 filed Critical 데구사 악티엔게젤샤프트
Publication of KR20060127139A publication Critical patent/KR20060127139A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 칩 위에 SiO2 함유 절연 층을 제조하는 방법 및 이러한 목적을 위한 특정한 전구체의 용도에 관한 것이다. 추가로 본 발명은 이러한 방식으로 수득할 수 있는 절연 층 및 또한 당해 절연 층이 제공된 칩에 관한 것이다.
절연 층, CVD 기술, 스핀-온

Description

칩 위에 ＳｉＯ2 함유 절연 층을 제조하기 위한 규소 화합물{Silicon compounds for producing SiO2-containing insulating layers on chips}
본 발명은 칩 위에 SiO2 함유 절연 층을 제조하는 방법 및 이러한 목적을 위한 특정한 전구체의 용도에 관한 것이다. 추가로 본 발명은 이러한 방식으로 수득 가능한 절연 층 및 또한 당해 절연 층이 제공된 칩에 관한 것이다.
보다 우수한 성능을 갖는 컴퓨터 칩을 제공하기 위한 노력이 계속되어 왔었고, 이는, 예를 들면, 트랜지스터 밀도를 증가시키고 소형화를 유지시킴으로써 성취할 수 있었다. 동시에, 고순도 규소를 기본으로 하는 칩은 강한 원가 압력에 직면하게 된다. 이는 첫째로 개질된 성질을 갖는 신규한 절연 층이 가끔 성공적이고, 둘째로 또한 당해 층을 저렴하게 제조해야 한다는 것을 의미한다. 절연 효과는 당해 물질로 분리된 2개의 전하들 사이의 정전기력의 감소에 기초한다. 이러한 방식으로, 인접한 배선들 사이의 축전기 상호작용이 감소한다.
요즈음 칩 제조시, 절연 층은 층을 제조하기 위한 전구체로서 특히 광범위한 범위의 실란으로부터의 테트라에톡시실란(TEOS)을 사용하는, Si02를 기본으로하는 규산질 층으로 주로 이루어진다. TEOS는 가공성과 관련하여 소정의 우수한 결과를 갖는다. 당해 물질로 성취 가능한 절연 작용은 이제까지는 충분하였다. TEOS를 사용하여 제조한 층의 기계적 성질은 일반적으로 우수하다. 이들은 CVD(Chemical Vapor Deposition; 화학적 증착) 기술 또는 스핀-온(spin-on) 방법[문헌 참조: Andreas Weber, "Chemical vapordeposion-eine Ubersicht", Spektrum der Wissenschaft, April 1996, pages 86 to 90; Michael McCoy, "Completing the circuit" C&EN, November 2000, pages 17 to 24]으로 제조한다.
본 발명의 목적은 칩 위에 절연 층을 제조하기 위한 전구체를 추가로 제공하는 것이다.
본 발명에 따르면, 이러한 목적은 청구항에 기재된 바대로 성취된다.
따라서, 놀랍게도 비닐알콕시실란, 알킬알콕시실란, 알킬아릴알콕시실란, 아릴알콕시실란, 메틸 오르토실리케이트 및 C3-C5-알킬 오르토실리케이트, 글리콜의 오르토실리케이트, 폴리에테르의 오르토실리케이트, 하이드로젼알콕시실란, 하이드로젼아릴옥시실란, 알킬하이드로젼실란, 알킬하이드로젼알콕시실란, 디알킬하이드로젼알콕시실란, 아릴하이드로젼실란, 아릴하이드로젼알콕시실란, 아세톡시실란, 실라잔, 실록산, 하나 이상의 아세톡시, 아지도, 아미노, 시아노, 시아네이토, 이소시아네이토 또는 케톡시메이토(ketoximato) 그룹을 갖는 유기관능성 실란, 규소 원소가 그 자체로 헤테로사이클에 속하거나 헤테로사이클에 공유 결합할 수 있는 하나 이상의 헤테로사이클을 포함하는 유기관능성 실란으로 이루어진 그룹으로부터 선택된 특정한 규소 화합물, 및 본원에 언급된 종류의 2개 이상의 규소 화합물의 혼합물 및 테트라에톡시실란과 본원에 언급된 종류의 하나 이상의 규소 화합물과의 혼합물을 유리하게는 칩 위에 절연 층을 형성하기 위한 전구체로서 간단하고, 경제 적이고 효과적인 방식으로 사용할 수 있는 것으로 밝혀졌다. 알콕시 그룹으로서, 특히 메톡시 및 에톡시 그룹이 바람직하다. 따라서, 본원에 언급된 규소 화합물은 유리하게는 CVD 기술 또는 스핀-온 방법으로 칩 위에 Si02 함유 절연 층의 제조시 전구체로서 본 발명에 따라 사용할 수 있다. 본 발명에 따라 수득 가능한 칩 위의 절연 층은 유리하게는 성능이 훌륭하고 비용면에서 유리하다.
따라서, 본 발명은 비닐실란, 알킬알콕시실란, 알킬아릴알콕시실란, 아릴알콕시실란, Cl-알킬 오르토실리케이트, C3-C5-알킬 오르토실리케이트, 글리콜 라디칼을 갖는 오르토실리케이트, 폴리에테르 라디칼을 갖는 오르토실리케이트, 하이드로젼알콕시실란, 하이드로젼아릴옥시실란, 알킬하이드로젼실란, 알킬하이드로젼알콕시실란, 디알킬하이드로젼알콕시실란, 아릴하이드로젼실란, 아릴하이드로젼알콕시실란, 아세톡시실란, 실라잔, 실록산, 하나 이상의 아세톡시, 아지도, 아미노, 시아노, 시아네이토, 이소시아네이토 또는 케톡시메이토 그룹을 갖는 유기관능성 실란, 규소 원소가 그 자체로 헤테로사이클에 속하거나 헤테로사이클에 공유 결합할 수 있는 하나 이상의 헤테로사이클을 포함하는 유기관능성 실란으로 이루어진 그룹으로부터 선택된 하나 이상의 규소 화합물, 및 상기에 기재된 종류의 2개 이상의 규소 화합물의 혼합물 및 테트라에톡시실란과 상기에 기재된 종류의 하나 이상의 규소 화합물과의 혼합물을 전구체로서 사용하는, 칩 위에 Si02 함유 절연 층을 제조하는 방법을 제공한다.
본 발명에 따라 사용할 수 있는 특히 바람직하지만 포괄적이지 않은 전구체 로는 비닐알콕시실란, 예를 들면, 비닐트리메톡시실란, 비닐트리에톡시실란, 필수적으로 화학식
Figure 112006058868960-PCT00001
(여기서, R1은 -(CH2)-, -(CH2)2-, -(CH2)3-, -(CH2)4-, -(CH2)5- 또는 -(CH2)6- 이고, x는 0 또는 1이고, n은 1내지 40, 바람직하게는 1 내지 15, 특히 1 내지 10이고, R은 H, -CH3, -C2H5, -C3H7, -C4H9, -C5H11, -C6H13이고, 그룹 R은 또한 측쇄의 알킬 라디칼일 수 있다)의 폴리에테르 라디칼 또는 글리콜 라디칼을 갖는 비닐실란, 예를 들면, 비닐트리스(메톡시에톡시)실란, 및 또한 비닐알킬알콕시실란, 예를 들면, 비닐메틸디알콕시실란, 및 또한 비닐아릴알콕시실란, 메틸트리메톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, i-프로필트리메톡시실란, n-프로필트리메톡시실란, i-프로필트리에톡시실란, n-프로필트리에톡시실란, i-부틸트리메톡시실란, n-부틸트리메톡시실란, i-부틸트리에톡시실란, n-부틸트리에톡시실란, 3급-부틸트리메톡시실란, 3급-부틸트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, n-프로필메틸디메톡시실란, 메틸 오르토실리케이트, n-프로필 오르토실리케이트, 테트라부틸 글리콜 오르토실리케이트, 아밀트리메톡시실란, 비스(메틸트리에틸렌 글리콜)디메틸실란, 2-(사이클로헥스-3-에닐)에틸트리에톡시실란, 사이클로헥실메틸디메톡시실란, 사이클로헥실트리메톡시실란, 사이클로펜틸메틸디메톡시실란, 사이클로펜틸트리메톡시실란, 디-i-부틸디메톡시실란, 디-i-프로필디메톡시실란, 디사이클로펜틸디메톡시실란, 디메틸디에톡시실란, 디페닐디메톡시실란, 비닐트리아세톡시실란, 2-페닐에틸트리에톡시실란, 2-페 닐에틸메틸디에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시-2-메틸프로필트리메톡시실란, 3-아크릴옥시-2-메틸프로필-트리메톡시실란, 메틸디에톡시실란, 메틸프로필디에톡시실란, 메틸프로필디메톡시실란, 트리메톡시실란, 트리에톡시실란, 디메틸에톡시실란, 트리에틸실란, 메틸트리아세톡시실란, 에틸트리아세톡시실란, 비닐트리아세톡시실란, 디-3급-부톡시디아세톡시실란, 헵타메틸디실라잔, 헥사메틸디실라잔, N,O-비스(트리메틸실릴)아세트아미드, 1,3-디비닐테트라메틸디실라잔, 헥사메틸디실록산, 1,3-디비닐테트라메틸디실록산, 1,1,3,3-테트라메틸디실록산, 3-아세톡시프로필트리메톡시실란, 3-아세톡시프로필트리에톡시실란, 트리메틸실릴아세테이트, 3-아지도프로필트리에톡시실란, N-(n-부틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-아미노-2-메틸프로필트리에톡시실란, 3-아미노프로필메틸디메톡시실란, 3-아미노프로필메틸디에톡시실란, 3-시아노프로필트리에톡시실란, 트리메틸실릴 니트릴, 3-시아네이토프로필트리메톡시실란, 3-시아네이토프로필트리에톡시실란, 3-이소시아네이토프로필트리메톡시실란, 이소시아네이토프로필트리에톡시실란, 메틸트리스(메틸에틸케톡시메이토)실란, N-(1-트리에톡시실릴)-에틸피롤리돈-2, 3-(4,5-디하이드로이미다졸릴)프로필트리에톡시실란, 1-트리메틸실릴-1, 2,4-트리아졸, 3-모르폴리노프로필메틸디에톡시실란, 3-모르폴리노프로필트리에톡시실란 및 2,2-디메톡시-1-옥사-2-실라-6,7-벤조사이클로헵탄 및 또한 축합된 또는 공축합된 실란, 예를 들면, 상기에 기재된 전구체들 중의 하나 이상으로부터 유도된 올리고실록산 및 폴리실록산, 예를 들면, 비닐트리메톡시실란 올리 고머(DYNASYLAN® 6490), 비닐트리에톡시실란 올리고머(DYNASYLAN® 6498) 및 몇몇의 실시예에만 지정되는 비닐/알킬실록산 공올리고머(DYNASYLAN® 6590), 또는 유럽 공개특허공보 제0 716 127 A2호 및 유럽 공개특허공보 제0 716 128 A2호에서 포괄적이지 않지만 예로서 기재된 공축합된 올리고실록산(DYNASYLAN® HS 2627, DYNASYLAN® HS 2909, DYNASYLAN® HS 2776, DYNASYLAN® HS 2775, DYNASYLAN® HS 2926 포함)이 있다.
본 발명의 공정에 있어서, 칩 위에 Si02 함유 절연 층을 제조하는 것은 바람직하게는 CVD 기술 또는 스핀-온 방법을 사용하여 공지된 방법 자체로 수행한다.
일반적으로, CVD 기술에 의한 Si02 함유 절연 층의 제조를 위한 본 발명의 공정은 다음과 같이 수행한다.
적합한 반응기, 예를 들면, 어플라이드 센투라 에이치에이티(Applied Centura HAT) 또는 노벨루스 콘셉트 원(Novellus Concept One) 200에서, 상기에 기재된 규소계 전구체 또는 전구체들의 혼합물을 증기화시키고 뜨거운 표면, 예를 들면, 규소 웨이퍼 위에서 반응하도록 하여, 고체 층 물질을 형성할 수 있다. 이러한 공정의 비교적 최근의 변형 공정, 예를 들면, RPCVD(감압 화학적 증착), LPCVD(저압 화학적 증착) 및 PECVD(플라즈마 증진된 화학적 증착)은 이들이 가끔 상당히 감소된 온도에서 성취되는 증착을 보다 고속으로 가능케 하므로 유리한 것으로 밝혀졌다.
더욱이, 본 발명에 따라 칩 위에 Si02 함유 절연 층을 제조하는 것은 스핀-온 방법(이의 절차는 일반적으로 하기와 같다)으로 수행할 수 있다.
액상의 규소 함유 화합물, 액상의 규소 함유 화합물들의 혼합물 또는 증기화 가능한 적합한 용매 속의 규소 함유 화합물의 용액을 일반적으로 규소 웨이퍼의 표면에 도포하고 웨이퍼를 회전시켜 균일한 박막을 제조한다. 이러한 방식으로 제조된 필름은 20 내지 500℃에서 후속적으로 건조시켜 경화시킬 수 있다.
본 발명은 칩용의 본 발명의 공정으로 수득 가능한 절연 층을 추가로 제공한다.
또한, 본 발명은 본 발명의 공정으로 수득 가능한 절연 층을 갖는 칩을 제공한다.
또한, 본 발명은 칩 위에 절연 층을 제조하기 위한, 본원 명세서에 기재된 전구체의 본 발명에 따르는 용도를 제공한다.

Claims (6)

  1. 칩 위에 SiO2 함유 절연 층을 제조하는 방법으로서, 비닐실란, 알킬알콕시실란, 알킬아릴알콕시실란, 아릴알콕시실란, C1-알킬 오르토실리케이트, C3-C5-알킬 오르토실리케이트, 글리콜 라디칼을 갖는 오르토실리케이트, 폴리에테르 라디칼을 갖는 오르토실리케이트, 하이드로젼알콕시실란, 하이드로젼아릴옥시실란, 알킬하이드로젼실란, 알킬하이드로젼알콕시실란, 디알킬하이드로젼알콕시실란, 아릴하이드로젼실란, 아릴하이드로젼알콕시실란, 아세톡시실란, 실라잔, 실록산, 하나 이상의 아세톡시, 아지도, 아미노, 시아노, 시아네이토, 이소시아네이토 또는 케톡시메이토(ketoximato) 그룹을 갖는 유기관능성 실란, 규소 원소가 그 자체로 헤테로사이클에 속하거나 헤테로사이클에 공유 결합할 수 있는 하나 이상의 헤테로사이클을 포함하는 유기관능성 실란으로 이루어진 그룹으로부터 선택된 하나 이상의 규소 화합물, 및 상기 언급된 종류의 2개 이상의 규소 화합물의 혼합물 및 테트라에톡시실란과 상기 언급된 종류의 하나 이상의 규소 화합물과의 혼합물이 전구체로서 사용되는 방법.
  2. 제1항에 있어서, 칩 위에 SiO2 함유 절연 층을 제조하는 것이 CVD(Chemical Vapor Deposition; 화학적 증착) 기술 또는 스핀-온(spin-on) 방법을 사용하여 수행하는, 칩 위에 SiO2 함유 절연 층을 제조하는 방법.
  3. 제1항 또는 제2항에 있어서, 비닐트리메톡시실란, 비닐트리에톡시실란, 폴리에테르 라디칼 또는 글리콜 라디칼을 갖는 비닐실란, 비닐트리스(메톡시에톡시)실란, 비닐메틸디알콕시실란, 비닐아릴알콕시실란, 메틸트리메톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 부틸트리메톡시실란, 부틸트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 프로필메틸디메톡시실란, 메틸 오르토실리케이트, n-프로필 오르토실리케이트, 테트라부틸 글리콜 오르토실리케이트, 아밀트리메톡시실란, 비스(메틸트리에틸렌글리콜)디메틸실란, 2-(사이클로헥스-3-에닐)에틸트리에톡시실란, 사이클로헥실메틸디메톡시실란, 사이클로헥실트리메톡시실란, 사이클로펜틸메틸디메톡시실란, 사이클로펜틸트리메톡시실란, 디-i-부틸디메톡시실란, 디-i-프로필디메톡시실란, 디사이클로펜틸디메톡시실란, 디메틸디에톡시실란, 디페닐디메톡시실란, 비닐트리아세톡시실란, 2-페닐에틸트리에톡시실란, 2-페닐에틸메틸디에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시-2-메틸프로필트리메톡시실란, 3-아크릴옥시-2-메틸프로필트리메톡시실란, 메틸디에톡시실란, 메틸프로필디에톡시실란, 메틸프로필디메톡시실란, 트리메톡시실란, 트리에톡시실란, 디메틸에톡시실란, 트리에틸실란, 메틸트리아세톡시실란, 에틸트리아세톡시실란, 비닐트리아세톡시실란, 디-3급-부톡시디아세톡시실란, 헵타메틸디실라잔, 헥사메틸디실라잔, N,O-비스(트리메틸실릴)아세트아미드, 1,3-디비닐테트라메틸디실라잔, 헥사메틸디실록산, 1,3-디-비닐테트라메틸디실록산, 1,1,3,3-테트라메틸디 실록산, 3-아세톡시프로필트리메톡시실란, 3-아세톡시프로필트리에톡시실란, 트리메틸실릴 아세테이트, 3-아지도프로필트리에톡시실란, N-(n-부틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-아미노-2-메틸프로필트리에톡시실란, 3-아미노프로필메틸디메톡시실란, 3-아미노프로필메틸디에톡시실란, 3-시아노프로필트리에톡시실란, 트리메틸실릴 니트릴, 3-시아네이토프로필트리메톡시실란, 3-시아네이토프로필트리에톡시실란, 3-이소시아네이토프로필트리메톡시실란, 이소시아네이토프로필트리에톡시실란, 메틸트리스(메틸에틸케톡시메이토)실란, N-(1-트리에톡시실릴)에틸피롤리돈-2, 3-(4,5-디하이드로이미다졸릴)프로필트리에톡시실란, 1-트리메틸실릴-1,2,4-트리아졸, 3-모르폴리노프로필메틸디에톡시실란, 3-모르폴리노프로필트리에톡시실란 및 2,2-디메톡시-1-옥사-2-실라-6,7-벤조사이클로헵탄 및 축합된 또는 공축합된 실란, 올리고실록산 및 폴리실록산으로 이루어진 그룹으로부터 선택된 하나 이상의 전구체가 사용되는, 칩 위에 SiO2 함유 절연 층을 제조하는 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 따라 수득할 수 있는 칩용 절연 층.
  5. 제1항 내지 제3항 중의 어느 한 항에 따라 수득할 수 있는 절연 층을 갖는 칩.
  6. 칩 위에 절연 층을 제조하기 위한, 제1항 내지 제3항 중의 어느 한 항에 기 재된 전구체의 용도.
KR1020067016646A 2004-02-19 2004-12-22 칩 위에 ＳｉＯ2 함유 절연 층을 제조하기 위한 규소화합물 KR20060127139A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004008442.4 2004-02-19
DE102004008442A DE102004008442A1 (de) 2004-02-19 2004-02-19 Siliciumverbindungen für die Erzeugung von SIO2-haltigen Isolierschichten auf Chips

Publications (1)

Publication Number Publication Date
KR20060127139A true KR20060127139A (ko) 2006-12-11

Family

ID=34853577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016646A KR20060127139A (ko) 2004-02-19 2004-12-22 칩 위에 ＳｉＯ2 함유 절연 층을 제조하기 위한 규소화합물

Country Status (7)

Country Link
US (1) US20080283972A1 (ko)
EP (1) EP1716269A2 (ko)
JP (1) JP2007523484A (ko)
KR (1) KR20060127139A (ko)
CN (2) CN1918323A (ko)
DE (1) DE102004008442A1 (ko)
WO (1) WO2005080629A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051307A (ko) * 2014-11-03 2016-05-11 (주)디엔에프 실리콘 전구체를 포함하는 박막증착용 조성물 및 이를 이용한 실리콘함유 박막의 제조방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037675A1 (de) * 2004-08-04 2006-03-16 Degussa Ag Verfahren und Vorrichtung zur Reinigung von Wasserstoffverbindungen enthaltendem Siliciumtetrachlorid oder Germaniumtetrachlorid
DE102005041137A1 (de) 2005-08-30 2007-03-01 Degussa Ag Reaktor, Anlage und großtechnisches Verfahren zur kontinuierlichen Herstellung von hochreinem Siliciumtetrachlorid oder hochreinem Germaniumtetrachlorid
DE102007007874A1 (de) 2007-02-14 2008-08-21 Evonik Degussa Gmbh Verfahren zur Herstellung höherer Silane
DE102007014107A1 (de) * 2007-03-21 2008-09-25 Evonik Degussa Gmbh Aufarbeitung borhaltiger Chlorsilanströme
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
DE112007003638T5 (de) 2007-09-10 2010-08-12 Fujitsu Ltd., Kawasaki Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung
DE102007048937A1 (de) * 2007-10-12 2009-04-16 Evonik Degussa Gmbh Entfernung von polaren organischen Verbindungen und Fremdmetallen aus Organosilanen
DE102007050199A1 (de) * 2007-10-20 2009-04-23 Evonik Degussa Gmbh Entfernung von Fremdmetallen aus anorganischen Silanen
DE102007050573A1 (de) * 2007-10-23 2009-04-30 Evonik Degussa Gmbh Großgebinde zur Handhabung und für den Transport von hochreinen und ultra hochreinen Chemikalien
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
DE102007059170A1 (de) * 2007-12-06 2009-06-10 Evonik Degussa Gmbh Katalysator und Verfahren zur Dismutierung von Wasserstoff enthaltenden Halogensilanen
JP2009277686A (ja) * 2008-05-12 2009-11-26 Taiyo Nippon Sanso Corp 絶縁膜の成膜方法および絶縁膜
DE102008002537A1 (de) * 2008-06-19 2009-12-24 Evonik Degussa Gmbh Verfahren zur Entfernung von Bor enthaltenden Verunreinigungen aus Halogensilanen sowie Anlage zur Durchführung des Verfahrens
DE102008054537A1 (de) * 2008-12-11 2010-06-17 Evonik Degussa Gmbh Entfernung von Fremdmetallen aus Siliciumverbindungen durch Adsorption und/oder Filtration
TWI490363B (zh) * 2009-02-06 2015-07-01 Nat Inst For Materials Science 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜
SG174296A1 (en) * 2009-03-10 2011-10-28 Air Liquide Cyclic amino compounds for low-k silylation
US8932674B2 (en) 2010-02-17 2015-01-13 American Air Liquide, Inc. Vapor deposition methods of SiCOH low-k films
JP2013520841A (ja) * 2010-02-25 2013-06-06 アプライド マテリアルズ インコーポレイテッド プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料
CN101917826B (zh) * 2010-08-03 2013-08-21 东莞市仁吉电子材料有限公司 印刷电路板基板中,增加导电体与非导电高分子介电层之间结合力的方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
KR102139092B1 (ko) * 2012-09-24 2020-07-29 닛산 가가쿠 가부시키가이샤 헤테로원자를 갖는 환상유기기함유 실리콘함유 레지스트 하층막 형성조성물
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
EP3342776B1 (en) * 2015-08-27 2020-09-30 Kuraray Co., Ltd. Sulfur containing organosilicon compound and resin composition
WO2021089102A1 (de) * 2019-11-06 2021-05-14 Wieland-Werke Ag Verfahren zur beschichtung eines bauteils
WO2021097022A1 (en) * 2019-11-12 2021-05-20 Applied Materials, Inc. Silyl pseudohalides for silicon containing films

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845054A (en) * 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
JPH02259074A (ja) * 1989-03-31 1990-10-19 Anelva Corp Ｃｖｄ方法および装置
JP2851915B2 (ja) * 1990-04-26 1999-01-27 触媒化成工業株式会社 半導体装置
EP0702017B1 (de) * 1994-09-14 2001-11-14 Degussa AG Verfahren zur Herstellung von chloridarmen bzw. chloridfreien aminofunktionellen Organosilanen
DE19516386A1 (de) * 1995-05-04 1996-11-07 Huels Chemische Werke Ag Verfahren zur Herstellung von an chlorfunktionellen Organosilanen armen bzw. freien aminofunktionellen Organosilanen
DE19821156B4 (de) * 1998-05-12 2006-04-06 Degussa Ag Verfahren zur Minderung von Resthalogengehalten und Farbzahlverbesserung in Alkoxysilanen oder Alkoxysilan-basierenden Zusammensetzungen und die Verwendung von Aktivkohle dazu
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
DE19849196A1 (de) * 1998-10-26 2000-04-27 Degussa Verfahren zur Neutralisation und Minderung von Resthalogengehalten in Alkoxysilanen oder Alkoxysilan-basierenden Zusammensetzungen
EP0999214B1 (de) * 1998-11-06 2004-12-08 Degussa AG Verfahren zur Herstellung von chloridarmen oder chloridfreien Alkoxysilanen
MXPA02002594A (es) * 1999-09-09 2002-08-30 Allied Signal Inc Aparato y metodo mejorados para la planarizacion de circuitos integrados.
US20010038894A1 (en) * 2000-03-14 2001-11-08 Minoru Komada Gas barrier film
DE10100384A1 (de) * 2001-01-05 2002-07-11 Degussa Verfahren zur Modifizierung der Funktionalität von organofunktionellen Substratoberflächen
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US6482754B1 (en) * 2001-05-29 2002-11-19 Intel Corporation Method of forming a carbon doped oxide layer on a substrate
DE10141687A1 (de) * 2001-08-25 2003-03-06 Degussa Siliciumverbindungen enthaltendes Mittel zur Beschichtung von Oberflächen
DE10243022A1 (de) * 2002-09-17 2004-03-25 Degussa Ag Abscheidung eines Feststoffs durch thermische Zersetzung einer gasförmigen Substanz in einem Becherreaktor
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
DE102004010055A1 (de) * 2004-03-02 2005-09-22 Degussa Ag Verfahren zur Herstellung von Silicium
DE102004037675A1 (de) * 2004-08-04 2006-03-16 Degussa Ag Verfahren und Vorrichtung zur Reinigung von Wasserstoffverbindungen enthaltendem Siliciumtetrachlorid oder Germaniumtetrachlorid
DE102004038718A1 (de) * 2004-08-10 2006-02-23 Joint Solar Silicon Gmbh & Co. Kg Reaktor sowie Verfahren zur Herstellung von Silizium
DE102005041137A1 (de) * 2005-08-30 2007-03-01 Degussa Ag Reaktor, Anlage und großtechnisches Verfahren zur kontinuierlichen Herstellung von hochreinem Siliciumtetrachlorid oder hochreinem Germaniumtetrachlorid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051307A (ko) * 2014-11-03 2016-05-11 (주)디엔에프 실리콘 전구체를 포함하는 박막증착용 조성물 및 이를 이용한 실리콘함유 박막의 제조방법

Also Published As

Publication number Publication date
CN101748383A (zh) 2010-06-23
CN1918323A (zh) 2007-02-21
WO2005080629A2 (en) 2005-09-01
WO2005080629A8 (en) 2005-10-20
US20080283972A1 (en) 2008-11-20
JP2007523484A (ja) 2007-08-16
EP1716269A2 (en) 2006-11-02
DE102004008442A1 (de) 2005-09-15

Similar Documents

Publication Publication Date Title
KR20060127139A (ko) 칩 위에 ＳｉＯ2 함유 절연 층을 제조하기 위한 규소화합물
KR20210043460A (ko) 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
KR20010074860A (ko) 실란계 나노다공성 실리카 박막 및 그 제조방법
US20060220253A1 (en) Porous film, composition and manufacturing method, interlayer dielectric film, and semiconductor device
KR20020025992A (ko) Ｕｌｓｉ 적용에 사용되는 실록산 중합체로 처리된나노다공성 실리카
KR20090116751A (ko) 규소를 주성분으로 하는 반사 방지 코팅 조성물
JP4447203B2 (ja) パターン形成体
US6930393B2 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
KR100648762B1 (ko) 다공질 재료의 제조 방법
JP3015104B2 (ja) 半導体装置およびその製造方法
JP7019869B2 (ja) ブロックコポリマーを含んでなるシリカ質膜形成組成物、およびそれを用いたシリカ質膜の製造方法
JP7304894B2 (ja) ポリシラン骨格を有するブロックとポリシラザン骨格を有するブロックとを含んでなるブロックコポリマー
KR101086625B1 (ko) 인 함유 실라잔 조성물, 인 함유 실리카질 막, 인 함유실리카질 충전재, 인 함유 실리카질 막의 제조방법 및반도체 장치
TWI844657B (zh) 包含嵌段共聚物的組成物及使用其製造矽質膜的方法
US11760842B2 (en) Composition comprising block copolymer, and method for producing siliceous film using the same
WO2017027430A1 (en) Plasma damage management
JP2004051899A (ja) 多孔質シリカフィルム形成用塗布液の製造方法、該方法により得られた塗布液、並びに撥水性に優れる多孔質シリカフィルム
JPH06349817A (ja) 半導体装置の製造方法
EP4396393A1 (en) Silicon precursor materials, silicon-containing films, and related methods
WO2023033918A1 (en) Silicon precursor materials, silicon-containing films, and related methods
JPH06283507A (ja) 半導体装置の製造方法
JPH06283516A (ja) 半導体装置の製造方法
JPH07183292A (ja) 半導体装置の製造方法
TW201833192A (zh) 矽氧氮烷化合物、及含其之組成物、以及使用其之二氧化矽質膜之形成方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
G170 Re-publication after modification of scope of protection [patent]
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100630

Effective date: 20120315