KR20060125498A - 반도체 시험 장치 및 인터페이스 플레이트 - Google Patents

반도체 시험 장치 및 인터페이스 플레이트 Download PDF

Info

Publication number
KR20060125498A
KR20060125498A KR1020060048265A KR20060048265A KR20060125498A KR 20060125498 A KR20060125498 A KR 20060125498A KR 1020060048265 A KR1020060048265 A KR 1020060048265A KR 20060048265 A KR20060048265 A KR 20060048265A KR 20060125498 A KR20060125498 A KR 20060125498A
Authority
KR
South Korea
Prior art keywords
connector
electronic device
plate
block
test
Prior art date
Application number
KR1020060048265A
Other languages
English (en)
Other versions
KR101228262B1 (ko
Inventor
히로미츠 타카스
히로유키 미네오
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20060125498A publication Critical patent/KR20060125498A/ko
Application granted granted Critical
Publication of KR101228262B1 publication Critical patent/KR101228262B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

복수 종류의 커넥터 하우징을 포함하는 인터페이스 플레이트의 조작성을 향상시키는 반도체 시험 장치가 제공된다. 반도체 시험 장치에 있어서, 시험 신호를 처리하는 신호 모듈을 포함하는 테스트 헤드 본체와, 신호 모듈에 전기적으로 접속되고, 단부에 커넥터 핀을 포함하는 복수의 접속 케이블과, 복수의 커넥터 핀을 보유하는 복수 종류의 커넥터 하우징과, 테스트 헤드 본체의 일면에 배치된 플레이트(plate) 본체, 및 복수 종류 중 어떤 종류의 커넥터 하우징을 복수 개 수용한 상태에서, 플레이트 본체에 각각 착탈 가능하게 부착되는 복수의 커넥터 블록을 포함하는 인터페이스 플레이트와, 전자 디바이스를 착탈 가능하게 보유하고, 인터페이스 플레이트에 부착됨으로써, 복수의 커넥터 핀을 전자 디바이스에 전기적으로 접속하는 퍼포먼스 보드를 포함한다.
반도체, 시험 장치, 시험 신호, 테스트 헤드, 퍼포먼스 보드, 인터페이스 플레이트, 커넥터 하우징

Description

반도체 시험 장치 및 인터페이스 플레이트{SEMICONDUCTOR TESTING APPARATUS AND INTERFACE PLATE}
도 1은 본 실시 형태에 따른 반도체 시험 장치 20의 구성의 일부를 도시하는 단면도이다.
도 2는 도 1에 도시된 이점 쇄선으로 둘러쳐진 영역을 확대한 확대도이다.
도 3은 퍼포먼스 보드 300의 평면 사시도이다.
도 4는 퍼포먼스 보드 300의 측면도이다.
도 5는 인터페이스 플레이트 200의 분해 사시도이다.
도 6은 인터페이스 플레이트 200에 직사각형 하우징 150 및 정사각형 하우징 160이 보유된 상태를 위에서 본 평면도이다.
본 발명은 반도체 시험 장치 및 인터페이스 플레이트에 관한 것이다. 특히, 본 발명은 전자 디바이스와의 사이에서 시험 신호를 입출력함으로써 전자 디바이스 를 시험하는 반도체 시험 장치 및 인터페이스 플레이트에 관한 것이다.
종래, 반도체 집적 회로 등의 전자 디바이스를 시험하는 반도체 시험 장치로서, 신호를 처리하는 신호 모듈을 테스트 헤드에 수용하고, 전자 디바이스를 착탈 가능하게 탑재한 퍼포먼스 보드와 모듈을 전기적으로 접속하는 인터페이스 플레이트를, 퍼포먼스 보드와 테스트 헤드와의 사이에 배치하는 것이 알려져 있다(예를 들면, 일본 특허출원공개 2004-108898호 공보 참조).
상기 반도체 시험 장치에 있어서, 주파수 또는 전력 등이 서로 다른 시험 신호를 각각 처리하는 복수 종류의 신호 모듈이 이용되는 경우가 있다. 이 경우에, 인터페이스 플레이트에 설치되는 커넥터 핀은, 각각의 시험 신호에 적합한 사양인 것이 바람직하다. 따라서, 인터페이스 플레이트에는 복수 종류의 커넥터 핀이 배치된다.
그러나, 인터페이스 플레이트에 어떠한 종류의 커넥터 핀을 어떻게 배치하는가는, 피시험 전자 디바이스의 종류에 따라 다르다. 따라서, 상기 반도체 시험 장치에 있어서는, 전자 디바이스가 다를 때마다, 인터페이스 플레이트 전체를 작성하게 되어, 비용이 증가한다. 또한, 인터페이스 플레이트는 각 신호 모듈과 전기적으로 접속된 접속 케이블의 단부에 설치된 다수의 커넥터 핀을 보유하고 있기 때문에, 전자 디바이스의 종류마다 인터페이스 플레이트를 바꾸는 작업에 있어서, 인터페이스 플레이트에 부착된 커넥터 핀을 하나씩 바꾸게 되어, 작업이 복잡해진다.
상기 과제를 해결하기 위하여, 본 발명의 제1 형태에 있어서는, 전자 디바이스와의 사이에서 시험 신호를 입출력함으로써 전자 디바이스를 시험하는 반도체 시험 장치에 있어서, 시험 신호를 처리하는 신호 모듈을 포함하는 테스트 헤드 본체와, 신호 모듈에 전기적으로 접속되고, 단부에 커넥터 핀을 포함하는 복수의 접속 케이블과, 복수의 커넥터 핀을 보유하는 복수 종류의 커넥터 하우징과, 테스트 헤드 본체의 일면에 배치된 플레이트(plate) 본체, 및 복수 종류 중 어떤 종류의 커넥터 하우징을 복수 개 수용한 상태에서, 플레이트 본체에 각각 착탈 가능하게 부착되는 복수의 커넥터 블록을 포함하는 인터페이스 플레이트와, 전자 디바이스를 착탈 가능하게 보유하고, 인터페이스 플레이트에 부착됨으로써, 복수의 커넥터 핀을 전자 디바이스에 전기적으로 접속하는 퍼포먼스 보드를 포함한다.
상기 반도체 시험 장치에 있어서, 복수의 커넥터 블록은, 플레이트 본체에 있어서, 퍼포먼스 보드에 배치되는 전자 디바이스의 주위에 환상(環狀)으로 배치되어도 좋다.
상기 반도체 시험 장치에 있어서, 복수의 커넥터 블록은, 플레이트 본체에 있어서, 퍼포먼스 보드에 배치되는 전자 디바이스의 주위에 반경이 다른 복수의 환상으로 배치되어도 좋다.
상기 반도체 시험 장치에 있어서, 인터페이스 플레이트는, 플레이트 본체에 착탈 가능하게 부착되는 환상의 베이스를 더 포함하고, 복수의 커넥터 블록은, 베 이스에 부착됨으로써, 플레이트 본체에 대해 베이스와 일체로 착탈 가능해도 좋다.
본 발명의 제2 형태에 있어서는, 전자 디바이스와 테스트 헤드 본체에 수용된 신호 모듈과의 사이를 복수의 접속 케이블을 통해 전기적으로 접속하여 전자 디바이스를 시험하는 반도체 시험 장치의 테스트 헤드 본체에 부착되는 인터페이스 플레이트에 있어서, 테스트 헤드 본체의 일면에 배치된 플레이트 본체와, 복수의 접속 케이블의 일단(一端)에 설치된 커넥터 핀을 보유하는 복수 종류의 커넥터 하우징 중 어떤 종류의 커넥터 하우징을 복수 개 수용한 상태에서, 상기 플레이트 본체에 각각 착탈 가능하게 부착되는 복수의 커넥터 블록을 포함한다.
또한, 상기 발명의 개요는, 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
이하, 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 속하는 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수적이라고는 할 수 없다.
도 1은 본 실시 형태에 따른 반도체 시험 장치 20의 구성의 일부를 도시하는 단면도이고, 도 2는 도 1에 도시된 이점 쇄선으로 둘러쳐진 영역을 확대한 확대도이다.
도 1 및 도 2에 도시된 반도체 시험 장치 20은, 전자 디바이스 10과의 사이에서 시험 신호를 입출력함으로써, 전자 디바이스 10의 시험을 행한다. 여기서, 전자 디바이스 10은, 반도체 집적 회로의 피시험 소자이고, 피시험 디바이스(Device Under Test; DUT)로도 불린다. 또한, 반도체 시험 장치 20은, 자동 시험 장치 또는 ATE(Automatic Test Equipment)로 불린다.
반도체 시험 장치 20은, 시험 신호를 입출력하는 테스트 헤드 본체 100과, 전자 디바이스 10을 착탈 가능하게 보유하는 퍼포먼스 보드 300과, 테스트 헤드 본체 100의 일면에 배치되고, 이들 테스트 헤드 본체 100과 퍼포먼스 보드 300을 전기적으로 접속하는 인터페이스 플레이트 200을 포함한다. 여기서, 퍼포먼스 보드 300은, 로드보드(loadboard), 회로 보드 등으로도 불린다. 또한, 인터페이스 플레이트 200은, 하이픽스(HiFix), 시험 헤드 섀시(chassis), 테스트 픽스쳐(fixture), 탑 플레이트(top plate)로도 불린다.
도 3은 퍼포먼스 보드 300의 평면 사시도이고, 도 4는 퍼포먼스 보드 300의 측면도이다. 도 3 및 도 4에 도시된 바와 같이, 퍼포먼스 보드 300은 실질적으로 원판 형상인 보드 본체 310을 포함한다. 보드 본체 310은 예를 들면, 전기 회로 기판이다. 퍼포먼스 보드 300은, 보드 본체 310의 실질적으로 중심에 배치되고 전자 디바이스 10을 착탈 가능하게 보유하는 소켓 320과, 소켓 320으로부터 연장되는 신호선 330, 331과, 신호선 330, 331에 각각 전기적으로 접속하고 보드 본체 310을 관통하는 비아 332, 333을 포함한다. 이들 신호선 330, 331은 보드 본체 310에 설치된 마이크로 스트립 라인(micro-strip line)이어도 좋다. 신호선 330 및 신호선 331의 총 개수는, 소켓 320에 장착되는 전자 디바이스 10에 있어서 시험의 대상이 되는 핀의 총 개수보다 많이 설치된다. 도 3 및 도 4에서는 도면을 간략화하기 위해, 신호선 330, 331은 각각 하나씩 그려져 있지만, 실제로는 전자 디바이스 10의 핀의 수에 따라, 신호선 330, 331은 수십에서 수백 개 설치된다. 또한, 도 3 및 도 4의 퍼포먼스 보드 300은, 소켓 320을 하나만 구비하고 있지만, 이에 한하지 않고 복수 개의 소켓 320을 구비하여도 좋다.
여기서, 전자 디바이스 10의 각각의 핀에 대하여 서로 다른 주파수 또는 전력의 시험 신호가 이용되는 경우가 있다. 특히, 종래부터의 아날로그 또는 디지털의 시험 신호(A/D 시험 신호)를 이용하여 전자 디바이스 10의 소정의 핀에 대해 시험을 행하는 것에 더하여, 최근에는 고주파인 무선 주파수(Radio Frequency; RF) 시험 신호를 이용하여 전자 디바이스 10의 다른 핀에 대하여 시험을 행하는 경우도 많다. 여기서, 전자 디바이스 10과 테스트 헤드 본체 100 사이의 전기적 접속에는, 시험 신호로 이용되는 고주파 또는 전력에 적합한 커넥터 및 케이블이 이용되는 것이 바람직하다.
본 실시 형태에 있어서, 서로 다른 제1 및 제2의 시험 신호에 관하여, 제1 시험 신호용으로, 비아 333의 단부에 제1 커넥터 340을 전기적으로 접속함과 함께, 제2 시험 신호용으로, 비아 332의 단부에 커넥터 334, 케이블 336 및 제2 커넥터 338을 이 순서로 전기적으로 접속하고 있다. 제1 및 제2의 시험 신호의 일례는, A/D 시험 신호 및 RF 신호이다.
도 3 및 도 4의 퍼포먼스 보드 300은 보드 본체 310의 하방으로 연장하는 브 라켓 350을 포함하고, 이 브라켓 350은 제2 커넥터 338을 제1 커넥터 340보다도 하방에서 지지한다. 또한, 퍼포먼스 보드 300은, 보드 본체 310의 외주에 부착된 환상(環狀)의 외주 부재 360을 포함하고, 이 외주 부재 360은 보드 본체 310의 기계적 강도를 보강한다.
도 1 및 도 2에 도시한 테스트 헤드 본체 100은, 제1 시험 신호를 처리하는 복수의 제1 모듈 112, 및 제2 시험 신호를 처리하는 복수의 제2 모듈 114를 포함하는 신호 모듈 110을 수용한다. 도 1에서는 도면을 간략화하기 위해, 두 개의 제1 모듈 112 및 제2 모듈 114가 그려져 있지만, 실제로는 전자 디바이스 10의 핀의 기능 및 수에 대응하여 배치된다.
테스트 헤드 본체 100은, 상기 제1 모듈 112에 전기적으로 접속된 커넥터 146, 및 제2 모듈 114에 전기적으로 접속된 커넥터 142를 포함한다. 테스트 헤드 본체 100은 또한, 판상(板狀)의 상면 130과, 이 상면 130에 배치되고, 상기 커넥터 146과 결합함으로써 전기적으로 접속하는 커넥터 144와, 상기 커넥터 142에 결합함으로써 전기적으로 접속하는 커넥터 129를 포함한다. 또한, 도 1 및 도 2에 있어서는 설명을 위해 이들 커넥터 쌍이 분리된 상태가 그려져 있지만, 반도체 시험 장치 20의 사용 상태에서는, 이들 커넥터 쌍이 결합되어 있다. 또한, 커넥터 144에는 제1 케이블 122가 접속되어 있고, 커넥터 129에는 제2 케이블 126이 접속되어 있다. 제1 케이블 122 및 제2 케이블 126의 일례는 동축 케이블이다.
도 5는 인터페이스 플레이트 200의 분해 사시도이고, 도 6은 인터페이스 플레이트 200에 직사각형 하우징 150 및 정사각형 하우징 160이 보유된 상태를 위에 서 본 평면도이다. 여기서, 제1 케이블 122에 있어서의 커넥터 144와 반대의 단부에는 제1 커넥터 핀 124가 배치된다. 직사각형 하우징 150은, 수지로 성형된 실질적으로 직육면체 형상을 갖고, 제1 커넥터 핀 124를 복수 개, 예를 들면, 10개 보유하는 관통공을 포함한다. 이에 의해, 직사각형 하우징 150의 관통공에 제1 커넥터 핀 124가 압입되어, 직사각형 하우징 150이 제1 커넥터 핀 124를 보유한다. 또한, 제2 케이블 126에 있어서의 커넥터 129와 반대의 단부에는 제2 커넥터 핀 128이 배치된다. 정사각형 하우징 160은, 단면이 실질적으로 H형의 기둥 형상을 갖고, 제2 커넥터 핀 128을 복수 개, 예를 들면, 12개 보유하는 관통공을 포함한다. 이에 의해, 정사각형 하우징 160의 관통공에 제2 커넥터 핀 128이 압입되어, 정사각형 하우징 160이 제2 커넥터 핀 128을 보유한다.
인터페이스 플레이트 200은, 실질적으로 도넛 형상인 플레이트 본체 210, 및 이 플레이트 본체 210에 대해, 퍼포먼스 보드 300 상에 전자 디바이스 10이 올려 놓아지는 위치를 중심으로 한 환상으로 배치되는 복수의 외주 커넥터 블록 230을 포함한다. 도 5 및 도 6에 도시된 형태에 있어서, 인터페이스 플레이트 200은 환상으로 배치되는 4개의 외주 커넥터 블록 230을 포함한다. 이 경우에, 외주 커넥터 블록 230은 플레이트 본체 210에 나사 고정됨으로써, 플레이트 본체 210에 대해 고정되어 보유된다.
외주 커넥터 블록 230은, 실질적으로 띠 모양의 수용부 232를 포함하고, 이 수용부 232 내에 직사각형 하우징 150을 복수 개, 예를 들면, 도 6에 도시된 바와 같이 20개를 수용한다. 이 경우에 직사각형 하우징 150의 양단이 외주 커넥터 블 록 230에 나사 고정됨으로써, 외주 커넥터 블록 230이 직사각형 하우징 150을 보유한다. 이에 의해, 외주 커넥터 블록 230은 복수 개의 직사각형 하우징 150을 수용하여 보유한 상태로, 플레이트 본체 210에 대해 착탈할 수 있다.
이에 더하여, 인터페이스 플레이트 200은, 외주 커넥터 블록 230이 배치된 내측에 배치되는 환상의 베이스 240, 이 베이스 240에 부착되고, 퍼포먼스 보드 300 상에 전자 디바이스 10이 올려 놓아지는 위치를 중심으로 환상으로 배치되는 내주 커넥터 블록 220을 포함한다. 이 경우에, 베이스 240의 관통공 247에 삽입된 나사 248이 내주 바닥면 212의 나사 구멍 249에 나사 고정됨으로써, 베이스 240이 플레이트 본체 210의 내주 바닥면 212에 고정되어 보유된다. 또한, 외주 커넥터 블록 230이 배치되는 위치보다도, 베이스 240은 낮은 위치에 배치된다.
도 5 및 도 6에 도시된 형태에 있어서, 인터페이스 플레이트 200은, 외주 커넥터 블록 230과 동심원 모양으로 배치된 4개의 내주 커넥터 블록 220을 포함한다. 여기서, 도 5에 도시된 바와 같이, 내주 커넥터 블록 220은, 서로 외형이 다른 직사각형 하우징 150과 정사각형 하우징 160을 각각 수용하는 제1 내주 블록 222 및 제2 내주 블록 226을 포함한다. 도 6에 도시된 예에 있어서, 환상에서 왼쪽 위 및 오른쪽 아래에 총 2개의 제1 내주 블록 222가 배치되고, 오른쪽 위 및 왼쪽 아래에 총 2개의 제2 내주 블록 226이 배치된다.
제1 내주 블록 222는 실질적으로 띠 모양의 수용부 224를 포함하고, 직사각형 하우징 150을 복수 개, 예를 들면, 도 6에 도시된 바와 같이 8개를 수용한다. 이 경우에 직사각형 하우징 150의 양단이 제1 내주 블록 222에 나사 고정됨으로써, 제1 내주 블록 222가 직사각형 하우징 150을 보유한다. 또한, 관통공 222에 삽입된 나사 223이 베이스 240의 나사 구멍 242에 나사 고정됨으로써, 제1 내주 블록 222는 베이스 240에 고정되어 보유된다. 이에 의해, 제1 내주 블록 222는 복수 개의 직사각형 하우징 150을 수용하여 보유한 상태로, 베이스 240에 대해 착탈할 수 있다.
또한, 제2 내주 블록 226은 실질적으로 H형의 수용부 228을 포함하고, 이 수용부 228에 있어서 정사각형 하우징 160을 복수 개, 예를 들면 도 5 및 도 6에 도시된 바와 같이 3개를 수용한다. 이 경우에 정사각형 하우징 160의 양단이 제2 내주 블록 226에 나사 고정됨으로써, 제2 내주 블록 226이 정사각형 하우징 160을 보유한다. 또한, 관통 구멍 229에 삽입된 나사 227이 베이스 240의 나사 구멍 246에 나사 고정됨으로써, 제2 내주 블록 226은 베이스 240에 고정되어 보유된다. 이에 의해, 제2 내주 블록 226은 복수 개의 정사각형 하우징 160을 수용하여 보유한 상태로, 베이스 240에 대해 착탈할 수 있다.
여기서, 베이스 240에 대해 제1 내주 블록 222를 배치하는 위치와 제2 내주 블록 226을 배치하는 위치에 호환성을 갖는다. 즉, 베이스 240의 같은 위치에 제1 내주 블록 222 및 제2 내주 블록 226의 어느 한쪽을 선택적으로 부착할 수 있도록 제1 내주 블록 222 및 제2 내주 블록 226의 형상이 결정된다. 이에 의해, 인터페이스 플레이트 200에 있어서, 직사각형 하우징 150 및 정사각형 하우징 160을 배치하는 자유도를 크게 할 수 있다.
또한, 제1 내주 블록 222 및 제2 내주 블록 226의 아랫면에 하방으로 연장되 는 핀을 더 설치하고, 베이스 240의 윗면에 상기 핀에 대응하는 구멍을 더 설치해도 좋다. 이에 의해, 베이스 240의 구멍에 제1 내주 블록 222 및 제2 내주 블록 226의 핀을 삽입하여, 베이스 240에 대해 제1 내주 블록 222 및 제2 내주 블록 226을 위치 결정할 수 있다. 이 경우에, 제1 내주 블록 222 및 제2 내주 블록 226의 양쪽에 대해 공통적인 핀 및 구멍의 조(組)를 설치함으로써, 같은 위치에 제1 내주 블록 222 및 제2 내주 블록 226의 어느 한쪽을 배치하는 호환성을 유지할 수 있다.
또한, 베이스 240에 대해 제1 내주 블록 222 및 제2 내주 블록 226을 고정한 상태로 플레이트 본체 210에 대해 베이스 240을 착탈함으로써, 제1 내주 블록 222 및 제2 내주 블록 226에 보유된 복수의 직사각형 하우징 150 및 복수의 정사각형 하우징 160을 베이스 240 에 대해 일체로 착탈할 수 있다.
상기 구성에 기초한 반도체 시험 장치 20에 있어서, 시험의 대상이 되는 전자 디바이스 10의 종류마다, 신호 모듈 110이 선택된다. 이 선택에 기초해서 외주 커넥터 블록 230, 제1 내주 블록 222 및 제2 내주 블록 226의 배치가 결정된다. 배치가 결정된 외주 커넥터 블록 230, 제1 내주 블록 222 및 제2 내주 블록 226에, 제1 커넥터 핀 124를 보유한 직사각형 하우징 150 및 제2 커넥터 핀 128을 보유한 정사각형 하우징 160이 수용되고, 플레이트 본체 210에 부착된다. 이들, 제1 커넥터 핀 124 및 제2 커넥터 핀 128에 대응하여, 퍼포먼스 보드 300의 보드 본체 310에, 제1 커넥터 340 및 제2 커넥터 338이 부착된다. 그 다음, 쌍인 커넥터를 결합시키면서, 인터페이스 플레이트 200 위에 퍼포먼스 보드 300을 배치한다. 이에 의해, 퍼포먼스 보드 300의 소켓 320이, 테스트 헤드 본체 100의 제1 모듈 112 및 제 2 모듈 114와 전기적으로 접속한다. 이 상태에 있어서, 소켓 320에 순차적으로, 전자 디바이스 10을 올려놓고 시험 신호를 입출력함으로써, 전자 디바이스 10을 시험한다.
이 경우에, 외주 커넥터 블록 230이 전자 디바이스 10을 중심으로 환상으로 배치되어 있기 때문에, 외주 커넥터 블록 230에 보유된 복수의 직사각형 하우징 150에 보유된 제1 커넥터 핀 124와 전자 디바이스 10의 신호 경로의 길이를 실질적으로 동일하게 할 수 있고, 시험 신호에 시간 차이가 생기는 것을 방지할 수 있다. 마찬가지로, 제1 내주 블록 222 및 제2 내주 블록 226이 전자 디바이스 10을 중심으로 환상으로 배치되어 있기 때문에, 제1 내주 블록 222에 보유된 직사각형 하우징 150에 보유된 제1 커넥터 핀 124, 및 제2 내주 블록 226에 보유된 정사각형 하우징 160에 보유된 제2 커넥터 핀 128에 있어서, 시험 신호에 시간 차이가 생기는 것을 방지할 수 있다.
이상, 본 실시 형태에 의하면, 복수 개의 직사각형 하우징 150을 보유한 제1 내주 블록 222를 일괄해서 베이스 240에 대해 착탈할 수 있고, 마찬가지로, 복수 개의 정사각형 하우징 160을 보유한 제2 내주 블록 226을 일괄해서 베이스 240에 대해 착탈할 수 있기 때문에, 전자 디바이스 10의 종류마다 인터페이스 플레이트 200에 커넥터 핀을 부착하는 경우에 사용자의 조작성이 향상된다. 또한, 베이스 240에 대해 제1 내주 블록 222를 부착하는 위치와 제2 내주 블록 226을 부착하는 위치에 호환성이 있기 때문에, 직사각형 하우징 150 및 정사각형 하우징 160을 배치하는 자유도가 크다.
또한, 베이스 240에 제1 내주 블록 222 및 외주 커넥터 블록 230을 부착한 상태로, 베이스 240을 플레이트 본체 210에 대해 착탈할 수 있기 때문에, 제1 내주 블록 222 및 외주 커넥터 블록 230의 양방에 보유된 복수의 직사각형 하우징 150 및 정사각형 블록 160을 일괄하여 플레이트 본체 210에 대해 착탈할 수 있어, 사용자의 조작성이 향상된다.
또한, 도 3 및 도 4에 도시된 퍼포먼스 보드 300은 실질적으로 원판 형상을 갖지만, 퍼포먼스 보드 300의 형상은 이에 한정되지 않는다. 다른 예로서, 퍼포먼스 보드 300은 직사각형의 판 형상이어도 좋다. 또한, 도 5 및 도 6에 도시된 인터페이스 플레이트 200의 내주 커넥터 블록 220 및 외주 커넥터 블록 230도 퍼포먼스 보드 300의 형상에 맞추어 환상으로 배치되어 있지만, 이 배치에 한정되지 않는다. 예를 들면, 퍼포먼스 보드 300이 직사각형인 경우에, 복수의 내주 커넥터 블록 220 및 복수의 외주 커넥터 블록 230도 직사각형으로 배치되어도 좋다.
또한, 도 5 및 도 6에 도시된 인터페이스 플레이트 200은, 환상으로 배치된 4개의 외주 커넥터 블록 230과, 외주 커넥터 블록 230보다도 내측에 환상으로 배치된 4개의 내주 커넥터 블록 220을 포함하지만, 외주 커넥터 블록 230 및 내주 커넥터 블록 220의 개수는 이에 한정되지 않는다. 4개보다 많아도 좋고, 적어도 좋다. 또한, 도 5 및 도 6에 도시된 인터페이스 플레이트 200은 외주 커넥터 블록 230과 내주 커넥터 블록 220에 의해 동심원이 이중의 환상으로 배치되지만, 또한, 외주 커넥터 블록 230의 외측 및 내주 커넥터 블록 220의 내측에 커넥터 블록을 배치해도 좋다.
또한, 도 5 및 도 6에 도시된 외주 커넥터 블록 230은 모두 직사각형 하우징 150을 수용하지만, 이에 한정되지 않는다. 직사각형 하우징 150을 수용하는 외주 커넥터 블록 230의 몇 개 또는 전체에 대신하여, 정사각형 하우징 160을 수용하는 외주 커넥터 블록 230을 배치해도 좋다.
이에 더하여, 도 5 및 도 6에 도시된 외주 커넥터 블록 230 및 제1 내주 블록 222는 직사각형 하우징 150을 수용하고, 제2 내주 블록 226은 정사각형 하우징 160을 수용하지만, 이에 한정되지 않는다. 예를 들면, 하나의 커넥터 블록에 직사각형 하우징 150을 수용하는 수용부와 정사각형 하우징 160을 수용하는 수용부를 설치하여, 당해 하나의 커넥터 블록이 복수 종류의 하우징을 보유해도 좋다.
또한, 도 1부터 도 6의 실시 형태에 있어서 서로 결합하는 커넥터 쌍은 어느 쪽이 플러그(plug)이어도 잭(jack)이어도 좋다. 또한, 서로 다른 주파수 또는 전력의 시험 신호로서 A/D 시험 신호와 RF 시험 신호를 예시했지만, 이에 한정되지 않고, 다른 시험 신호이어도 좋다. 이 경우에, 커넥터 핀은 당해 다른 시험 신호에 대응한 것이어도 좋다. 예를 들어, 커넥터 핀은 BMA(Blind-mate) 커넥터 쌍의 한 쪽, SMA(Sub-Miniatire type A) 커넥터 쌍의 한 쪽이어도 좋다.
이상, 본 발명을 실시의 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위로 한정되지 않는다. 상기 실시의 형태에 다양한 변경 또는 개량을 가할 수 있다는 것이 당업자에게 명확하다. 이러한 다양한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 특 허청구범위의 기재로부터 명확하다.
상기 설명으로부터 명확한 바와 같이, 본 발명에 의하면 종류가 다른 커넥터 하우징을 커넥터 블록에 복수 개 보유한 상태에서, 이들을 일괄하여 착탈할 수 있다.

Claims (5)

  1. 전자 디바이스와의 사이에서 시험 신호를 입출력함으로써 상기 전자 디바이스를 시험하는 반도체 시험 장치에 있어서,
    상기 시험 신호를 처리하는 신호 모듈을 포함하는 테스트 헤드 본체와,
    상기 신호 모듈에 전기적으로 접속되고, 단부에 커넥터 핀을 포함하는 복수의 접속 케이블과,
    상기 복수의 커넥터 핀을 보유하는 복수 종류의 커넥터 하우징과,
    상기 테스트 헤드 본체의 일면에 배치된 플레이트(plate) 본체, 및 상기 복수 종류 중 어떤 종류의 커넥터 하우징을 복수 개 수용한 상태에서, 상기 플레이트 본체에 각각 착탈 가능하게 부착되는 복수의 커넥터 블록을 포함하는 인터페이스 플레이트와,
    상기 전자 디바이스를 착탈 가능하게 보유하고, 상기 인터페이스 플레이트에 부착됨으로써, 상기 복수의 커넥터 핀을 상기 전자 디바이스에 전기적으로 접속하는 퍼포먼스 보드
    를 포함하는 반도체 시험 장치.
  2. 제1항에 있어서,
    상기 복수의 커넥터 블록은, 상기 플레이트 본체에 있어서, 상기 퍼포먼스 보드에 배치되는 상기 전자 디바이스의 주위에 환상(環狀)으로 배치되는 반도체 시험 장치.
  3. 제2항에 있어서,
    상기 복수의 커넥터 블록은, 상기 플레이트 본체에 있어서, 상기 퍼포먼스 보드에 배치되는 상기 전자 디바이스의 주위에 반경이 다른 복수의 환상으로 배치되는 반도체 시험 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 인터페이스 플레이트는, 상기 플레이트 본체에 착탈 가능하게 부착되는 환상의 베이스를 더 포함하고,
    상기 복수의 커넥터 블록은, 상기 베이스에 부착됨으로써, 상기 플레이트 본체에 대해 상기 베이스와 일체로 착탈할 수 있는 반도체 시험 장치.
  5. 전자 디바이스와 테스트 헤드 본체에 수용된 신호 모듈과의 사이를 복수의 접속 케이블을 통해 전기적으로 접속하여 상기 전자 디바이스를 시험하는 반도체 시험 장치의 상기 테스트 헤드 본체에 부착되는 인터페이스 플레이트에 있어서,
    상기 테스트 헤드 본체의 일면에 배치된 플레이트 본체와,
    상기 복수의 접속 케이블의 일단(一端)에 설치된 커넥터 핀을 보유하는 복수 종류의 커넥터 하우징 중 어떤 종류의 커넥터 하우징을 복수 개 수용한 상태에서, 상기 플레이트 본체에 각각 착탈 가능하게 부착되는 복수의 커넥터 블록
    을 포함하는 인터페이스 플레이트.
KR1020060048265A 2005-05-30 2006-05-29 반도체 시험 장치 및 인터페이스 플레이트 KR101228262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005157117A JP3875254B2 (ja) 2005-05-30 2005-05-30 半導体試験装置及びインターフェースプレート
JPJP-P-2005-00157117 2005-05-30

Publications (2)

Publication Number Publication Date
KR20060125498A true KR20060125498A (ko) 2006-12-06
KR101228262B1 KR101228262B1 (ko) 2013-01-30

Family

ID=36929901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048265A KR101228262B1 (ko) 2005-05-30 2006-05-29 반도체 시험 장치 및 인터페이스 플레이트

Country Status (6)

Country Link
US (1) US7339385B2 (ko)
EP (1) EP1729140A3 (ko)
JP (1) JP3875254B2 (ko)
KR (1) KR101228262B1 (ko)
CN (1) CN1873425B (ko)
TW (1) TWI394963B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
TWM298123U (en) * 2006-01-27 2006-09-21 Askey Computer Corp Peripherals connecting devices with boundary scanning and testing functions
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
US20080100323A1 (en) * 2006-10-25 2008-05-01 Silicon Test Systems, Inc. Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
DE102007057815A1 (de) * 2006-12-19 2008-06-26 Feinmetall Gmbh Kontaktiervorrichtung für eine Berührungskontaktierung eines elektrischen Prüflings sowie entsprechendes Verfahren
US7764079B1 (en) * 2007-01-31 2010-07-27 SemiProbe LLC Modular probe system
TW200846688A (en) * 2007-05-25 2008-12-01 King Yuan Electronics Co Ltd A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same
TW200846682A (en) * 2007-05-25 2008-12-01 King Yuan Electronics Co Ltd A probe card assembly with ZIF connectors, method of assembling, wafer testing system and wafer testing method introduced by the same
WO2010062967A2 (en) * 2008-11-25 2010-06-03 Verigy (Singapore) Pte. Ltd. Test electronics to device under test interfaces, and methods and apparatus using same
US8134380B2 (en) * 2008-11-26 2012-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Test probe structure
TWI401449B (en) * 2008-12-03 2013-07-11 Semiconductor testing system
TWI385391B (zh) * 2009-04-27 2013-02-11 Princeton Technology Corp 高效率和高準確度之測試治具
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
JP2011220924A (ja) * 2010-04-13 2011-11-04 Advantest Corp 試験装置および接続装置
CN105319454A (zh) * 2014-07-15 2016-02-10 海益视系统有限公司 能同时进行多个试验的试验装置及方法
US10908127B2 (en) * 2017-07-14 2021-02-02 Illinois Tool Works Inc. Testing apparatus and handles for testing apparatus
CN110568336B (zh) * 2019-08-30 2022-03-04 上海御渡半导体科技有限公司 一种接口装置及设有该接口装置的测试设备
CN110850337B (zh) * 2019-10-24 2022-09-27 广州市槿泓电子有限公司 一种多线束测试系统、方法、装置及存储介质
CN116821045B (zh) * 2023-08-28 2023-11-14 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538878A (en) * 1983-08-12 1985-09-03 Molex Incorporated Solderless circuit board connector
US5051689A (en) * 1987-11-14 1991-09-24 Hewlett-Packard Company Test head with improved shielding
US5103378A (en) * 1990-09-21 1992-04-07 Virginia Panel Corporation Hinged interlocking receiver for mainframe card cage
JP3382059B2 (ja) * 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
WO1997027491A1 (fr) * 1996-01-22 1997-07-31 Advantest Corporation Tete d'essai pour dispositif d'essai de semi-conducteurs
JPH10185990A (ja) * 1996-07-31 1998-07-14 Ando Electric Co Ltd Ｉｃテスタ用テストボード
JPH10227830A (ja) * 1996-07-31 1998-08-25 Ando Electric Co Ltd Ｉｃテスタ用テストボード
US6040691A (en) * 1997-05-23 2000-03-21 Credence Systems Corporation Test head for integrated circuit tester arranging tester component circuit boards on three dimensions
US6078187A (en) * 1997-05-23 2000-06-20 Credence Systems Corporation Hemispherical test head for integrated circuit tester employing radially distributed circuit cards
US6037787A (en) * 1998-03-24 2000-03-14 Teradyne, Inc. High performance probe interface for automatic test equipment
US6316954B1 (en) * 1998-07-13 2001-11-13 Ohio Associated Enterprises, Inc. High performance test interface
JP4279929B2 (ja) * 1999-02-12 2009-06-17 株式会社アドバンテスト ケーブルターミナル、同軸ケーブルユニット及びハイフィックス
US6271674B1 (en) * 1999-04-07 2001-08-07 Kabushiki Kaisha Nihon Micronics Probe card
DE69901220T2 (de) * 1999-08-23 2003-02-06 Agilent Technologies Inc Modulare Schnittstelle zwischen Testeinrichtung und Anwendungseinrichtung
US6354878B1 (en) * 1999-11-09 2002-03-12 Berg Technology, Inc. Electrical connector with interchangeable ferrule
KR100341599B1 (ko) * 2000-02-12 2002-06-22 장성환 모듈디바이스용 테스팅장치 및 방법
JP3472526B2 (ja) * 2000-04-27 2003-12-02 日本圧着端子製造株式会社 集積回路素子用接続モジュールおよび接続モジュール付き集積回路素子
CN1374688A (zh) * 2001-03-13 2002-10-16 株式会社鼎新 用于固定插针的针块结构
US7009381B2 (en) * 2002-03-21 2006-03-07 Agilent Technologies, Inc. Adapter method and apparatus for interfacing a tester with a device under test
US6707311B2 (en) * 2002-07-09 2004-03-16 Advantest Corp. Contact structure with flexible cable and probe contact assembly using same
JP2004108898A (ja) 2002-09-17 2004-04-08 Advantest Corp パフォーマンスボード及び試験システム
EP1612571A4 (en) * 2003-04-04 2010-03-03 Advantest Corp CONNECTION UNIT, TEST HEAD AND TEST UNIT
US7057410B1 (en) * 2003-05-14 2006-06-06 Credence Systems Corporation Interface structure for semiconductor integrated circuit test equipment
DE602004021469D1 (de) * 2004-04-05 2009-07-23 Verigy Pte Ltd Singapore Vorrichtung zum lösbaren Verbinden eines Interfaces an einer Testeinrichtung
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
JP4294053B2 (ja) * 2004-12-14 2009-07-08 敦章 渋谷 試験装置

Also Published As

Publication number Publication date
US7339385B2 (en) 2008-03-04
TWI394963B (zh) 2013-05-01
EP1729140A3 (en) 2011-06-08
US20070001702A1 (en) 2007-01-04
CN1873425B (zh) 2011-01-12
JP2006329926A (ja) 2006-12-07
CN1873425A (zh) 2006-12-06
KR101228262B1 (ko) 2013-01-30
TW200710410A (en) 2007-03-16
EP1729140A2 (en) 2006-12-06
JP3875254B2 (ja) 2007-01-31

Similar Documents

Publication Publication Date Title
KR101228262B1 (ko) 반도체 시험 장치 및 인터페이스 플레이트
US7458837B2 (en) Connector housing block, interface member and electronic device testing apparatus
US6447339B1 (en) Adapter for a multi-channel signal probe
CN108738355B (zh) 用于测试插座的浮动嵌套
US7627445B2 (en) Apparatus for testing a device with a high frequency signal
US6252415B1 (en) Pin block structure for mounting contact pins
US6552528B2 (en) Modular interface between a device under test and a test head
US6781391B2 (en) Multi-channel, low input capacitance signal probe and probe head
WO2005052603A1 (en) Apparatus for testing a device with a high frequency signal
JP2008185420A (ja) 試験装置およびプローブカード
JP2013148511A (ja) 検査装置
US6636058B2 (en) Adapter for a multi-channel, low input capacitance signal probe
US20080100330A1 (en) Test apparatus, performance board and interface plate
JPH10107100A (ja) コネクタ付きプローブカード
JP4488438B2 (ja) コネクタハウジングブロック、インターフェイス部材および電子部品試験装置
US10698001B2 (en) Integrated modular integrated circuit test fixture and handler interface
CN217931770U (zh) 探针装置
TWI720769B (zh) 測試設備及其活動式連結機構
CN212434880U (zh) 一种可拆卸式集束电缆连接装置
US20040178814A1 (en) Semiconductor tester coupling arrangement and electrical testing method thereof
JP3204272B2 (ja) Ｉｃ試験装置のテストヘッドの構造
JP2007285775A (ja) アダプタ及びそれを備えた電子部品試験装置
KR20010019113A (ko) 비지에이 패키지용 유니버설 소켓 및 그를 이용한 패키지 테스트 방법
WO2023117188A1 (en) Electronics test bench system
KR20000008963U (ko) 신규의 소켓 어댑터를 가지는 반도체 소자 패키지 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7