CN1873425B - 半导体测试装置和接口板 - Google Patents

半导体测试装置和接口板 Download PDF

Info

Publication number
CN1873425B
CN1873425B CN2006100835177A CN200610083517A CN1873425B CN 1873425 B CN1873425 B CN 1873425B CN 2006100835177 A CN2006100835177 A CN 2006100835177A CN 200610083517 A CN200610083517 A CN 200610083517A CN 1873425 B CN1873425 B CN 1873425B
Authority
CN
China
Prior art keywords
connector
electron device
block
attached
plate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100835177A
Other languages
English (en)
Other versions
CN1873425A (zh
Inventor
高须弘光
峯尾浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1873425A publication Critical patent/CN1873425A/zh
Application granted granted Critical
Publication of CN1873425B publication Critical patent/CN1873425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

本发明提供一种半导体测试装置,其具有:测试头体,其具有用于处理测试信号的信号模块;多个连接电缆,其与所述信号模块电气地连接并在它们的末端处具有连接器插脚;多种类型的连接器外壳,用于固持多个连接器插脚;接口板,其具有设置在所述测试头体的一个面上的板体,和分别可移除地附接到所述板体的多个连接器区块,所述连接器区块容纳所述多种类型中的任一类型的多个数目的连接器外壳;和性能板,用于可移除地固持所述电子器件,且用于通过附接到所述接口板来将所述多个连接器插脚电气地连接到所述电子器件。

Description

半导体测试装置和接口板 
技术领域
本发明涉及半导体测试装置和接口板,且更确切地说,涉及用于通过将测试信号输入到电子器件以及从电子器件输出测试信号来对电子器件进行测试的半导体测试装置和接口板。 
背景技术
按照惯例,作为用于对例如半导体集成电路的电子器件进行测试的半导体测试装置,已知一种半导体测试装置,其中用于处理信号的信号模块收容在测试头中,且用于将用于可移除地安装电子器件的性能板与所述模块电气地连接的接口板设置在所述性能板与所述测试头之间,例如日本专利公开案第2004-108898号中所揭示。 
在上文所述的半导体测试装置中,存在使用用于分别处理频率或功率互不相同的测试信号的多种类型的信号模块的情况。在此类情况下,设置于接口板中的连接器插脚可优选具有适合于各个测试信号的规格。因此,接口板中设置有多种类型的连接器插脚。 
然而,要设置的连接器插脚的类型和如何将它们设置在接口板中的方法,根据被测试的电子器件的类型而变化。因此,上文所述的半导体测试装置要求每次在被测试的装置的类型不同时重新准备整个接口板,从而增加了成本。此外,因为接口板固持设置在与每个信号模块电气连接的连接电缆末端处的较大数目的连接器插脚,所以在更换每种类型的电子器件的接口板的工作中,必须一个接一个地更换附接到接口板的连接器插脚,从而将所述工作复杂化。 
因此,本发明的目标在于提供一种能够解决上文所提及的问题的半导体测试装置和接口板。可通过本发明的独立权利要求中所述的特征的组合来达到这一目标。其附属权利要求详细说明本发明的优选实施例。 
发明内容
为了解决上文所提及的问题,根据本发明的第一方面,提供一种半导体测试装置,用于通过将测试信号输入到电子器件以及从电子器件输出测试信号来对电子器件进行测试,所述半导体测试装置具有:测试头体,其具有用于处理测试信号的信号模块;多个连接电缆,其一端与所述信号模块电气连接且其另一端具有连接器插脚;多种类型的连接器外壳,用于固持 多个连接器插脚;接口板,其具有设置在测试头体一面上的板体和分别可移除地附接到所述板体的多个连接器区块,每个所述的多个连接器区块容纳所述多个类型中的任一类型的多个连接器外壳;和性能板,用于可移除地固持电子器件且用于通过附接到接口板来将多个连接器插脚电气地连接到电子器件。 
在上文所述的半导体测试装置中,多个连接器区块可以绕着设置在性能板上的电子器件的环的形式设置在板体中。 
此外,在所述半导体测试装置中,多个连接器区块可以绕着设置在性能板上的电子器件的具有不同半径的多个环的形式设置在板体中。 
接口板可进一步具有环状基座,其可以可移除地附接到板体,且多个连接器区块附接到所述基座且以具有基座的一体的形式附接到板体。 
根据本发明的第二方面,提供一种接口板,其附接到半导体测试装置的测试头体,所述测试头体用于通过经由多个连接电缆将电子器件与容纳在测试头体中的信号模块电气地连接来对电子器件进行测试,所述接口板具有:板体,其设置在测试头体的一面上;和多个连接器区块,其分别可移除地附接到板体,且每个所述连接器区块容纳多种类型的连接器外壳中的任一类型的多个数目的连接器外壳,所述连接器外壳用于固持设置在多个连接电缆的一端处的连接器插脚。 
应注意,上文所述的本发明的概述未必描述本发明的所有必要特征。本发明还可为上文所述的特征的子组合。 
附图说明
图1是展示根据本发明实施例的半导体测试装置的配置的一部分截面图。 
图2是图1中由两点线所围绕的一部分的放大图。 
图3是性能板的平面的透视图。 
图4是性能板的侧视图。 
图5是接口板的分解透视图。 
图6是矩形外壳和正方形外壳固持在接口板中的状态的俯视平面图。 
具体实施方式
现将基于优选实施例描述本发明,所述优选实施例无意限制本发明范畴,而是示范本发明。实施例中所述的所有特征和其组合对本发明来说不一定是必不可少的。 
图1是展示根据本发明实施例的半导体测试装置20的配置的一部分的截面图,且图2是图1中由两点线围绕的一部分的放大图。 
图1和2中所示的半导体测试装置20通过将测试信号输入到电子器件10以及从电子器件10输出测试信号来对电子器件10进行测试。此处,电子器件10是要测试的半导体集成电路的元件,且还称为DUT(被测器件)。半导体测试装置20还称为自动测试设备或ATE。 
半导体测试装置20具有测试头体100,用于输入以及输出测试信号;性能板300,用于可移除地固持电子器件10;和接口板200,其设置在测试头体100的一面上,用于将测试头体100与性能板300电气地连接。此处,性能板300还称为负载板或电路板。接口板200还称为高精度定位系统(highfix)、测试头底盘(test head chassis)、测试夹具、顶板等等。 
图3是性能板300的平面的透视图,且图4是性能板300的侧视图。如图3和4中所示,性能板300具有圆盘状体板(disc-like body board)310。举例来说,体板310可为电路板。性能板300具有:插口320,其几乎设置在体板310的中心,用于可移除地固持电子器件10;从插口320延伸的信号线330和信号线331;和分别电气地连接到信号线330和331信号线并穿过体板310的通路332和通路333。那些信号线330和331可为设置在体板310上的微带线(micro-strip line)。信号线330和信号线331被设置为其总数目大于附接到插口320的电子器件10中要测试的插脚的总数目。尽管为了简化图式,图3和4中对信号线330和信号线331中的每一者仅描绘一个,但实际上,对应于电子器件10的插脚的数目,可设置几十个到几百个信号线330和331。还应注意,尽管图3和4中的性能板300上仅设置一个插口320,但可设置多个插口320。 
此处,存在具有不同频率和功率的测试信号用于电子器件10的各个插脚的情况。具体而言,除了通过使用常规的模拟或数字测试信号(A/D测试信号)来对电子器件10的预定插脚进行测试外,近来常使用高频RF(射频)测试信号来对电子器件10的其它插脚进行测试。接着,优选将适合于测试信号的频率和功率的连接器和电缆用于电子器件10与测试头体100之间的电气连接。 
在本实施例中,对于互不相同的第一和第二测试信号而言,第一连接器340电气地连接到通路333的末端,用于第一测试信号,且连接器334、电缆336和第二连接器338以此次序电气地连接到通路332的末端。举例来说,第一和第二测试信号可为A/D测试信号和RF测试信号。 
图3和图4中所示的性能板300具有在体板310下延伸的托架350。托架350在较第一连接器340下方的水平上支撑第二连接器338,性能板300还具有环状外围部件360以增强体板310的机械强度。 
图1和2中所示的测试头体100收容信号模块110,所述信号模块110包括用于处理第一测试信号的多个第一模块112和用于处理第二测试信号的多个第二模块114。尽管为了简化图式,图1中仅描绘第一模块112和第二模块114的两个,但实际上它们对应于电子器件10的插脚的功能和数目 而设置。 
测试头体100具有电气地连接到上文所述的第一模块112的连接器146和电气地连接到第二模块114的连接器142。测试头体100还具有板状顶面130、设置在顶面130上以通过与之配合而与连接器146电气地连接的连接器144、和通过与之配合而与连接器142电气地连接的连接器129。应注意,尽管为了阐释的目的,图1和图2中分开地描绘那些连接器对,但在半导体测试装置20在使用的状态下,那些连接器对彼此配合。此外,第一电缆122连接到连接器144,且第二电缆126连接到连接器129。举例来说,第一电缆122和第二电缆126可为同轴电缆。 
图5是接口板200的分解透视图,且图6是矩形外壳150和正方形外壳160固持在接口板200中的状态的俯视平面图。此处,第一连接器插脚124设置在连接器144的相对侧上的第一电缆122的末端处。矩形外壳150具有由塑料模制的几乎为矩形的形状,且具有用于固持多个(例如10个)第一连接器插脚124的通孔。可将第一连接器插脚124压到矩形外壳150的通孔中,以使得矩形外壳150可固持第一连接器插脚124。第二连接器插脚128设置在连接器129的相对侧上的第二电缆126的末端处。正方形外壳160具有柱状形状,其截面具有近似字母H的形状,且正方形外壳160具有通孔,用于固持多个(例如12个)第二连接器插脚128。可将第二连接器插脚128压到正方形外壳160的通孔中,以使得正方形外壳160可固持第二连接器插脚128。 
接口板200具有环形状板体210和以一以电子器件10安装在性能板300上的位置为中心的环的形式而设置的多个外围连接器区块230。在图5和6中所示的模式中,接口板200具有以环的形式设置的四个外围连接器区块230。在此情况下,外围连接器区块230通过螺丝固定到板体210并由板体210固持。 
如图6中所示,外围连接器区块230具有带状容纳部分232,用于容纳多个(例如20个)矩形外壳150。在此情况下,外围连接器区块230通过将矩形外壳150的两端用螺丝固定到其来固持矩形外壳150。因此,外围连接器区块230可以可移除地附接到板体210,同时容纳并固持多个矩形外壳150。 
接口板200还具有设置在外围连接器区块230的内侧的环状基座240和附接到基座240并以一以电子器件10安装在性能板300上的位置为中心的环的形式而设置的内围连接器区块220。在此情况下,通过将插入基座240的通孔247中的螺丝248旋到内围底面212的螺丝孔249,将基座240固定到体板210的内围底面212并由所述内围底面212固持。应注意,将基座240设置在低于外围连接器区块230的位置的位置处。 
在图5和图6中所示的模式中,接口板200具有与外围连接器区块230同心设置的四个内围连接器区块220。此处,内围连接器区块220具有第一内围区块222和第二内围区块226,用于分别容纳图5中所示的具有互不相同的形状的矩形外壳150和正方形外壳160。在图6中所示的实例中,总共为两个的第一内围区块222设置在左上部分和右下部分中,且总共为两个的第二内围区块226设置在右上部分和左下部分中。 
第一内围区块222具有带状容纳部分224,用于容纳多个(例如如图6中所示的8个)矩形外壳150。在此情况下,第一内围区块222通过将矩形外壳150的两端用螺丝固定到第一内围区块222来固持矩形外壳150。此外,通过将插入通孔225中的螺丝223旋到基座240的螺丝孔242,将第一内围区块222固定到基座24并由基座24固持。因此,第一内围区块222可以可移除地附接到基座240,同时容纳并固持多个矩形外壳150。 
此外,第二内围区块226具有H状容纳部分228以容纳多个(例如5和6中所示的3个)正方形外壳160。在此情况下,第二内围区块226通过将矩形外壳160的两端用螺丝固定到第二内围区块226来固持正方形外壳160。此外,通过将插入通孔229中的螺丝227旋到基座240的螺丝孔246,将第二内围区块226固定到基座240并由基座240固持。因此,第二内围区块226可以可移除地附接到基座240,同时容纳并固持多个正方形外壳160。 
此处,第一内围区块222相对于基座240而设置的位置与第二内围区块226设置的位置相一致。即,选择第一内围区块222和第二内围区块226的形状,使得第一内围区块222或第二内围区块226中的任一者可选择性地附接到基座240的相同位置。因此,可增加矩形外壳150和正方形外壳160的设置自由度。 
此外,第一内围区块222和第二内围区块226可具备从其底面向下延伸的插脚,且基座240可具备对应于其顶面上的插脚的孔。因此,通过将第一内围区块222和第二内围区块226的插脚插入基座240的孔中,第一内围区块222和第二内围区块226可相对于基座240而定位。在此情况下,可通过设置第一内围区块222和第二内围区块226共用的插脚与孔组,来保持将第一内围区块222和第二内围区块226中的任一者设置到相同位置的一致性。 
应注意,通过将基座240可移除地附接到板体210,同时将第一内围区块222和第二内围区块226固定到基座240,由第一内围区块222和第二内围区块226固持的多个矩形外壳150和多个正方形外壳160可移除地附接到基座240。 
在基本上如上文所述构造的半导体测试装置20中,要测试的每种类型 的电子器件10均选择信号模块110。基于此选择,决定外围连接器区块230、第一内围区块222和第二内围区块226的配置。固持第一连接器插脚124的矩形外壳150和固持第二连接器插脚128的矩形外壳160容纳在外围连接器区块230、第一内围区块222和第二内围区块226中,其三者的设置已决定且三者均附接到板体210。对应于这些第一连接器插脚124和第二连接器插脚128,第一连接器340和第二连接器338附接到性能板300的体板310。接着,性能板300设置在接口板200上,同时使连接器对配对。因此,性能板300上的插口320与测试头体100的第一模块112和第二模块114电气地连接。在此状态下,可通过将电子器件10一个接一个地安装到插口320且通过将测试信号输入到电子器件10以及从电子器件10输出测试信号,来对电子器件10进行测试。 
在此情况下,因为外围连接器区块230以一以电子器件10为中心的环的形式而设置,所以由外围连接器区块230固持的多个矩形外壳150所固持的第一连接器插脚124的信号路径的长度可几乎与电子器件10的信号路径长度相等。因此,有可能防止会在测试信号中引起的时差。以相同的方式,因为第一内围区块222和第二内围区块226以一以电子器件10为中心的环的形式设置,所以可防止时差发生在由第一内围区块222固持的矩形外壳150所固持的第一连接器插脚124和由第二内围区块226固持的正方形外壳160所固持的第二连接器插脚128的测试信号中。 
如上文所述,根据本实施例,固持多个矩形外壳150的第一内围区块222,作为一区块,可移除地附接到基座240;且固持多个正方形外壳160的第二内围区块226,作为一区块,可移除地附接到基座240,使得用户将连接器插脚附接到每种类型的电子器件10的接口板200的可操作性得到改进。此外,因为第一内围区块222附接到基座240的位置与第二内围区块226附接的位置之间存在一致性,所以增加了矩形外壳和正方形外壳150和160的设置自由度。 
此外,因为基座240可以可移除地附接到体板210,同时将第一内围区块222和外围连接器区块230附接到基座240,所以由第一内围区块222和外围连接器区块230固持的多个矩形外壳150和正方形外壳160可作为一组而可移除地附接到体板210,这进一步改进了用户的可操作性。 
应注意,尽管图3和4中所示的性能板300具有圆盘状形状,但性能板300的形状并非限于此。此外,尽管图5和6中所示的接口板200的内围连接器区块220和外围连接器区块230以对应于性能板300的形状的环的形式而设置,但它们的设置并非限于此。举例来说,当性能板300为矩形时,可以矩形的形式来设置多个内围连接器区块220和多个外围连接器区块230。 
另外,尽管图5和6中所示的接口板200具有以环的形式设置的四个外围连接器区块230,和比外围连接器区块230更内侧的环的形式设置的四个内围连接器区块220,但外围连接器区块220和内围连接器区块230的数目并非限于4个,可多于或少于四个。此外,尽管接口板200由外围连接器区块230和内围连接器区块220以同心双环的方式来配置,但可进一步将连接器区块设置在外围连接器区块230的外侧上且设置在内围连接器区块220的内侧上。 
尽管图5和6中所示的所有外围连接器区块230均容纳矩形外壳150,但本发明并非限于此。即,代替容纳矩形外壳150的外围连接器区块230中的一些或所有区块,可在此处设置容纳正方形外壳160的外围连接器区块230。 
此外,尽管图5和6中所示的外围连接器区块230和第一内围区块222容纳矩形外壳150,且第二内围区块226容纳正方形外壳160,但本发明并非限于此。举例来说,通过设置用于容纳矩形外壳150的容纳部分和用于容纳正方形外壳160的容纳部分,可将多种类型的外壳固持在一个连接器区块中。 
此外,在图1到6中所示的实施例中彼此配合的连接器对中的任一者均可为插头或插孔。另外,尽管A/D测试信号和RF测试信号已经作为频率或功率不同的测试信号来示范,但本发明并非限于它们且还可应用其它测试信号。在此情况下,所述连接器插脚可为对应于其它测试信号的连接器插脚。举例来说,连接器插脚可为BMA(盲配对)连接器对或SMA(超小类型A)连接器对中任一者。 
如从上文的描述可见,本发明使人能够使不同类型的连接器外壳作为一区块来可移除地附接,同时将它们固持在连接器区块中。 
尽管已经以示范性实施例的方式描述了本发明,但应了解,所属领域的技术人员可在不脱离本发明的精神和范畴的情况下作出很多改变和替代。从所附的权利要求书的界定可明了,具有此类修改的实施例也属于本发明的范畴。 

Claims (5)

1.一种通过将测试信号输入到电子器件以及从所述电子器件输出测试信号来对所述电子器件进行测试的半导体测试装置,其特征在于所述半导体测试装置包括:
测试头体,其具有用于处理所述测试信号的信号模块;
多个连接电缆,其一端与所述信号模块电气地连接且其另一端具有连接器插脚;
多种类型的连接器外壳,用于固持所述多个连接器插脚;
接口板,其具有设置在所述测试头体的一个面上的板体,和分别可移除地附接到所述板体的多个连接器区块,每个所述连接器区块容纳所述多种类型中的任一种类型的多个连接器外壳;和
性能板,用于可移除地固持所述电子器件,且用于通过附接到所述接口板来将所述多个连接器插脚电气地连接到所述电子器件。
2.根据权利要求1所述的半导体测试装置,其特征在于其中所述多个连接器区块以绕着设置在所述性能板上的所述电子器件的环的形式,设置在所述板体中。
3.根据权利要求2所述的半导体测试装置,其特征在于其中所述多个连接器区块以绕着设置在所述性能板上的所述电子器件的具有不同半径的多个环的形式,设置在所述板体中。
4.根据权利要求2或3所述的半导体测试装置,其特征在于其中所述接口板进一步包括环状基座,其可以可移除地附接到所述板体;且
可通过将所述多个连接器区块附接到所述基座,来将它们以具有所述基座的一体的形式可移除地附接到所述板体。
5.一种接口板,其附接到半导体测试装置的测试头体,其特征在于所述测试头体用于经由多个连接电缆将电子器件与容纳在所述测试头体中的信号模块电气地连接,来对所述电子器件进行测试;其中所述接口板包括:
板体,其设置在所述测试头体的一个面上;和
多个连接器区块,分别可移除地附接到所述板体,且每个所述连接器区块容纳多种类型的连接器外壳中的任一类型的多个数目的连接器外壳,所述连接器外壳用于固持设置在所述多个连接电缆一端处的连接器插脚。
CN2006100835177A 2005-05-30 2006-05-30 半导体测试装置和接口板 Expired - Fee Related CN1873425B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005157117A JP3875254B2 (ja) 2005-05-30 2005-05-30 半導体試験装置及びインターフェースプレート
JP2005157117 2005-05-30
JP2005-157117 2005-05-30

Publications (2)

Publication Number Publication Date
CN1873425A CN1873425A (zh) 2006-12-06
CN1873425B true CN1873425B (zh) 2011-01-12

Family

ID=36929901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100835177A Expired - Fee Related CN1873425B (zh) 2005-05-30 2006-05-30 半导体测试装置和接口板

Country Status (6)

Country Link
US (1) US7339385B2 (zh)
EP (1) EP1729140A3 (zh)
JP (1) JP3875254B2 (zh)
KR (1) KR101228262B1 (zh)
CN (1) CN1873425B (zh)
TW (1) TWI394963B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021924B2 (ja) * 2005-09-27 2012-09-12 株式会社アドバンテスト パフォーマンスボード、試験装置及び試験方法
TWM298123U (en) * 2006-01-27 2006-09-21 Askey Computer Corp Peripherals connecting devices with boundary scanning and testing functions
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
US20080100323A1 (en) * 2006-10-25 2008-05-01 Silicon Test Systems, Inc. Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
DE102007057815A1 (de) * 2006-12-19 2008-06-26 Feinmetall Gmbh Kontaktiervorrichtung für eine Berührungskontaktierung eines elektrischen Prüflings sowie entsprechendes Verfahren
US7764079B1 (en) * 2007-01-31 2010-07-27 SemiProbe LLC Modular probe system
TW200846682A (en) * 2007-05-25 2008-12-01 King Yuan Electronics Co Ltd A probe card assembly with ZIF connectors, method of assembling, wafer testing system and wafer testing method introduced by the same
TW200846688A (en) * 2007-05-25 2008-12-01 King Yuan Electronics Co Ltd A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same
WO2010062967A2 (en) * 2008-11-25 2010-06-03 Verigy (Singapore) Pte. Ltd. Test electronics to device under test interfaces, and methods and apparatus using same
US8134380B2 (en) * 2008-11-26 2012-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Test probe structure
TWI401449B (en) * 2008-12-03 2013-07-11 Semiconductor testing system
TWI385391B (zh) * 2009-04-27 2013-02-11 Princeton Technology Corp 高效率和高準確度之測試治具
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
JP2011220924A (ja) * 2010-04-13 2011-11-04 Advantest Corp 試験装置および接続装置
CN105319454A (zh) * 2014-07-15 2016-02-10 海益视系统有限公司 能同时进行多个试验的试验装置及方法
US10908127B2 (en) * 2017-07-14 2021-02-02 Illinois Tool Works Inc. Testing apparatus and handles for testing apparatus
CN110568336B (zh) * 2019-08-30 2022-03-04 上海御渡半导体科技有限公司 一种接口装置及设有该接口装置的测试设备
CN110850337B (zh) * 2019-10-24 2022-09-27 广州市槿泓电子有限公司 一种多线束测试系统、方法、装置及存储介质
CN116821045B (zh) * 2023-08-28 2023-11-14 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994894A (en) * 1996-07-31 1999-11-30 Ando Electric Co., Ltd. Testboard for IC tester
US6040691A (en) * 1997-05-23 2000-03-21 Credence Systems Corporation Test head for integrated circuit tester arranging tester component circuit boards on three dimensions
JP2000235061A (ja) * 1999-02-12 2000-08-29 Advantest Corp ケーブルターミナル、同軸ケーブルユニット及びハイフィックス
US6348789B1 (en) * 1996-07-31 2002-02-19 Ando Electric Co., Ltd. Testboard for IC tester
CN1374688A (zh) * 2001-03-13 2002-10-16 株式会社鼎新 用于固定插针的针块结构
WO2004027437A1 (ja) * 2002-09-17 2004-04-01 Advantest Corporation パフォーマンスボード及び試験システム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538878A (en) * 1983-08-12 1985-09-03 Molex Incorporated Solderless circuit board connector
US5051689A (en) * 1987-11-14 1991-09-24 Hewlett-Packard Company Test head with improved shielding
US5103378A (en) * 1990-09-21 1992-04-07 Virginia Panel Corporation Hinged interlocking receiver for mainframe card cage
JP3382059B2 (ja) * 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
WO1997027491A1 (fr) * 1996-01-22 1997-07-31 Advantest Corporation Tete d'essai pour dispositif d'essai de semi-conducteurs
US6078187A (en) * 1997-05-23 2000-06-20 Credence Systems Corporation Hemispherical test head for integrated circuit tester employing radially distributed circuit cards
US6037787A (en) * 1998-03-24 2000-03-14 Teradyne, Inc. High performance probe interface for automatic test equipment
US6316954B1 (en) * 1998-07-13 2001-11-13 Ohio Associated Enterprises, Inc. High performance test interface
US6271674B1 (en) * 1999-04-07 2001-08-07 Kabushiki Kaisha Nihon Micronics Probe card
EP0999450B1 (en) * 1999-08-23 2002-04-10 Agilent Technologies, Inc. (a Delaware corporation) Modular interface between test and application equipment
US6354878B1 (en) * 1999-11-09 2002-03-12 Berg Technology, Inc. Electrical connector with interchangeable ferrule
KR100341599B1 (ko) * 2000-02-12 2002-06-22 장성환 모듈디바이스용 테스팅장치 및 방법
JP3472526B2 (ja) * 2000-04-27 2003-12-02 日本圧着端子製造株式会社 集積回路素子用接続モジュールおよび接続モジュール付き集積回路素子
US7009381B2 (en) * 2002-03-21 2006-03-07 Agilent Technologies, Inc. Adapter method and apparatus for interfacing a tester with a device under test
US6707311B2 (en) * 2002-07-09 2004-03-16 Advantest Corp. Contact structure with flexible cable and probe contact assembly using same
WO2004090561A1 (ja) * 2003-04-04 2004-10-21 Advantest Corporation 接続ユニット、テストヘッド、および試験装置
US7057410B1 (en) * 2003-05-14 2006-06-06 Credence Systems Corporation Interface structure for semiconductor integrated circuit test equipment
EP1584934B1 (en) * 2004-04-05 2009-06-10 Verigy (Singapore) Pte. Ltd. Device for releasable connecting an interface to a test equipment
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
WO2006064551A1 (ja) * 2004-12-14 2006-06-22 Atsunori Shibuya 試験装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994894A (en) * 1996-07-31 1999-11-30 Ando Electric Co., Ltd. Testboard for IC tester
US6348789B1 (en) * 1996-07-31 2002-02-19 Ando Electric Co., Ltd. Testboard for IC tester
US6040691A (en) * 1997-05-23 2000-03-21 Credence Systems Corporation Test head for integrated circuit tester arranging tester component circuit boards on three dimensions
JP2000235061A (ja) * 1999-02-12 2000-08-29 Advantest Corp ケーブルターミナル、同軸ケーブルユニット及びハイフィックス
CN1374688A (zh) * 2001-03-13 2002-10-16 株式会社鼎新 用于固定插针的针块结构
WO2004027437A1 (ja) * 2002-09-17 2004-04-01 Advantest Corporation パフォーマンスボード及び試験システム

Also Published As

Publication number Publication date
US7339385B2 (en) 2008-03-04
TW200710410A (en) 2007-03-16
EP1729140A3 (en) 2011-06-08
KR101228262B1 (ko) 2013-01-30
KR20060125498A (ko) 2006-12-06
JP3875254B2 (ja) 2007-01-31
JP2006329926A (ja) 2006-12-07
EP1729140A2 (en) 2006-12-06
CN1873425A (zh) 2006-12-06
TWI394963B (zh) 2013-05-01
US20070001702A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
CN1873425B (zh) 半导体测试装置和接口板
US6447339B1 (en) Adapter for a multi-channel signal probe
US6252415B1 (en) Pin block structure for mounting contact pins
US6625557B1 (en) Mixed signal device under test board interface
KR101093397B1 (ko) 고주파수 신호에 의해 디바이스를 시험하는 장치
US6781391B2 (en) Multi-channel, low input capacitance signal probe and probe head
US6759842B2 (en) Interface adapter for automatic test systems
KR20030024668A (ko) 테스트 하에 있는 장치와 테스트 헤드 사이의 범용 테스트인터페이스
US4488111A (en) Coupling devices for operations such as testing
US6636058B2 (en) Adapter for a multi-channel, low input capacitance signal probe
US9372205B2 (en) Universal probe card PCB design
JPH10107100A (ja) コネクタ付きプローブカード
KR20080041650A (ko) 반도체 시험 장치, 퍼포먼스 보드 및 인터페이스 플레이트
EP0462944B1 (en) Universal multicontact connection between an EWS probe card and a test card of a "test-on-wafer" station
CN206387909U (zh) 一种通用型卫星导航接收机测试平台
US6441632B1 (en) Spring probe contactor for testing PGA devices
CN208043877U (zh) 一种可拆卸的芯片测试座
US9590333B1 (en) Low profile, integrated circuit test socket
US20190162755A1 (en) Integrated Modular Integrated Circuit Test Fixture and Handler Interface
CN211126232U (zh) 一种射频端口扩展装置
KR100431322B1 (ko) 반도체디바이스검사용로드보드
US20040178814A1 (en) Semiconductor tester coupling arrangement and electrical testing method thereof
US20190285715A1 (en) Tester calibration device and tester calibration method
CN112327012A (zh) 一种连接器测试夹具
JPH0720193A (ja) Dutボード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20110530