JP2004108898A - パフォーマンスボード及び試験システム - Google Patents
パフォーマンスボード及び試験システム Download PDFInfo
- Publication number
- JP2004108898A JP2004108898A JP2002270801A JP2002270801A JP2004108898A JP 2004108898 A JP2004108898 A JP 2004108898A JP 2002270801 A JP2002270801 A JP 2002270801A JP 2002270801 A JP2002270801 A JP 2002270801A JP 2004108898 A JP2004108898 A JP 2004108898A
- Authority
- JP
- Japan
- Prior art keywords
- test
- adapter
- board
- device under
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】ＳＯＣデバイスのＲＦ試験を広帯域かつ高精度で実現させ、さらにユーザの操作性を大幅に改善するパフォーマンスボード及び試験システムパフォーマンスボードを提供する。
【解決手段】被試験デバイスと試験装置とを電気的に接続するパフォーマンスボードであって、被試験デバイスが載置されるベース基板と、被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部とを備える。
【選択図】 図４
【解決手段】被試験デバイスと試験装置とを電気的に接続するパフォーマンスボードであって、被試験デバイスが載置されるベース基板と、被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部とを備える。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、パフォーマンスボード及び試験システムに関する。特に本発明は、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）デバイスのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）試験を広帯域かつ高精度で実現させ、さらにユーザの操作性を大幅に改善するパフォーマンスボード及び試験システムに関する。
【０００２】
【従来の技術】
近年、ＲＦフロントエンド回路、ベースバンド回路、ロジック回路等の様々な回路を１チップ化させたＳＯＣデバイスが増加している。そのため、このようなＳＯＣデバイスに対してＲＦ試験、ベースバンド試験、ロジック試験等の種々の試験を高精度に行うことができる試験システムに対する要求が強くなっている。
【０００３】
図１は、従来のＳＯＣ試験システムの構成を示す。従来のＳＯＣ試験システムでは、パフォーマンスボード１０に設けられた複数のバイアホール１２と、テストフィクスチャ１４の上面に設けられた複数のポゴピン１６とが機械的及び電気的に接続される。また、テストフィクスチャ１４の下面に設けられた複数のバイアホール１８は、試験装置のテストヘッドに機械的及び電気的に接続される。パフォーマンスボード１０上に設けられた配線パターン２０が、被試験デバイス２２とバイアホール１２とを接続し、テストフィクスチャ１４に設けられた同軸ケーブル２４及びバイアホール１８が、ポゴピン１６と試験装置とを接続することにより、被試験デバイス２２と試験装置とを電気的に接続する。そして、試験装置は、パフォーマンスボード１０及びテストフィクスチャ１４を介して被試験デバイス２２に試験信号を供給し、ロジック試験等を行う。
【０００４】
図２は、従来のＲＦ試験システムの構成を示す。従来のＲＦ試験システムでは、パフォーマンスボード２６上に載置されたＲＦ試験用ヘッド２８とテストフィクスチャ３０とは、セミリジットケーブル等の同軸ケーブル３２及びＳＭＡ（Ｓｕｂ Ｍｉｎｉａｔｕｒｅ ｔｙｐｅ Ａ）コネクタ等の同軸コネクタ３４により電気的に接続される。また、テストフィクスチャ３０と試験装置とは、同軸コネクタ３６及び同軸ケーブル３８により電気的に接続される。そして、試験装置は、同軸ケーブル及び同軸コネクタを介して被試験デバイス２２に試験信号を供給し、ＲＦ試験等を行う。
【０００５】
また、ブラインドメイトコネクタを用いて被試験デバイスを載置するプローバと試験装置のテストヘッドとを自動接続させるための、ブラインドメイトコネクタのフローティング機構が提案されている（例えば、特許文献１、特許文献２参照。）。
【０００６】
【特許文献１】
特開平１０−１０６６７７号公報（第２図）
【特許文献２】
特開平１０−１０７１００号公報（第５図）
【０００７】
【発明が解決しようとする課題】
図１に示したようなＳＯＣ試験システムでは、パフォーマンスボード１０とテストフィクスチャ１４との脱着が容易で操作性が良いが、ＲＦ試験に用いる場合においては、バイアホール１２や配線パターン２０の周波数特性、配線パターン２０間のクロストーク、配線パターン２０の引き回しによる性能誤差、同軸ケーブル２４の端末処理による性能誤差等の課題がある。また、図２に示したようなＲＦ試験システムでは、被試験デバイス２８と試験装置とが同軸ケーブル及び同軸コネクタにより電気的に接続されるので周波数特性が良いが、ＳＭＡコネクタ等の同軸コネクタ３４によるパフォーマンスボード１０とテストフィクスチャ１４との脱着における操作性が悪いという課題がある。
【０００８】
そこで本発明は、上記の課題を解決することのできるパフォーマンスボード及び試験システムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００９】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、被試験デバイスと試験装置とを電気的に接続するパフォーマンスボードであって、被試験デバイスが載置されるベース基板と、被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部とを備える。
【００１０】
ベース基板は、被試験デバイスの他の複数のピンとそれぞれ接続された複数の配線パターンが設けられ、複数のバイアホールは、配線パターンによって被試験デバイスの他の複数のピンとそれぞれ電気的に接続されてもよい。
【００１１】
第１アダプタ部は、ベース基板に対して略平行に配置され、複数の同軸コネクタが設けられたアダプタ基板と、ベース基板に対するアダプタ基板の位置の変位を許容すべく、アダプタ基板に設けられた第１弾性部材とを有してもよい。第１弾性部材は、ベース基板及びアダプタ基板の面内方向に伸縮するバネ部材であってもよい。
【００１２】
第１アダプタ部は、ベース基板に対して略平行に配置され、複数の同軸コネクタが設けられたアダプタ基板と、アダプタ基板に対する複数の同軸コネクタの位置の変位を許容すべく、複数の同軸コネクタのそれぞれに設けられた複数の第２弾性部材とを有してもよい。第２弾性部材は、同軸コネクタと第２アダプタ基板との間に設けられ、アダプタ基板の面内方向に伸縮するバネ部材であってもよい。
【００１３】
第１アダプタ部は、ベース基板に対して略平行に配置され、複数の同軸コネクタが設けられたアダプタ基板と、ベース基板に対するアダプタ基板の位置の変位を許容すべく、アダプタ基板に設けられた第１弾性部材と、アダプタ基板に対する複数の同軸コネクタの位置の変位を許容すべく、複数の同軸コネクタのそれぞれに設けられた複数の第２弾性部材とを有し、第１弾性部材の許容範囲は、第２弾性部材の許容範囲より大きくてもよい。
【００１４】
第２アダプタ部は、第１アダプタ部より被試験デバイスの近くに設けられてもよい。ベース基板は矩形形状であり、第１アダプタ部は、ベース基板の角付近に設けられ、第２アダプタ部は、角が一端となるベース基板の辺に沿って設けられてもよい。
【００１５】
第２アダプタ部は、角が一端となるベース基板の２つの辺に沿ってそれぞれ設けられてもよい。第１アダプタ部は、ベース基板の複数の角付近にそれぞれ設けられ、第２アダプタ部は、ベース基板の複数の辺に沿ってそれぞれ設けられてもよい。
【００１６】
本発明の第２の形態によると、被試験デバイスを試験する試験システムであって、被試験デバイスを試験するための試験信号を発生し、被試験デバイスの良否を判断する試験装置と、被試験デバイスが載置されるパフォーマンスボードと、試験装置とパフォーマンスボードとを機械的に接続し、試験装置と被試験デバイスとを電気的に接続するテストフィクスチャとを備え、パフォーマンスボードは、被試験デバイスが載置されるベース基板と、被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部とを有する。
【００１７】
テストフィクスチャは、第１アダプタ部に対応する位置に設けられ、複数の同軸コネクタのそれぞれに電気的に接続される複数の同軸ポゴピンと、第２アダプタ部に対応する位置に設けられ、複数のバイアホールのそれぞれに電気的に接続される複数の信号ピン及び複数の接地ピンとを有してもよい。
【００１８】
本発明の第３の形態によると、被試験デバイスを試験する試験システムであって、被試験デバイスを試験するための試験信号を発生し、被試験デバイスの良否を判断する試験装置と、被試験デバイスが載置されるパフォーマンスボードと、試験装置とパフォーマンスボードとを機械的に接続し、試験装置と被試験デバイスとを電気的に接続するテストフィクスチャとを備え、パフォーマンスボードは、テストフィクスチャとの接触面に対してテストフィクスチャ側に位置する雌コネクタを有し、テストフィクスチャは、パフォーマンスボードとの接触面に対してテストフィクスチャ側に位置する雄コネクタを有し、パフォーマンスボードとテストフィクスチャとは、雌コネクタと雄コネクタとにより電気的に接続される。
【００１９】
パフォーマンスボードは、テストフィクスチャとの接触面に対してテストフィクスチャの方向に突出した凸部を有する第１基材をさらに有し、雌コネクタは、凸部の先端に設けられてもよい。凸部の少なくとも一部は、雌コネクタを雄コネクタの方向に呼び込むべく、パフォーマンスボードからテストフィクスチャの方向に断面積が小さくなる形状であってもよい。
【００２０】
テストフィクスチャは、パフォーマンスボードとの接触面に対してテストフィクスチャの方向に陥没した凹部を有する第２基材をさらに有し、雄コネクタは、凹部の底部に設けられてもよい。凹部の少なくとも一部は、雌コネクタを雄コネクタの方向に呼び込むべく、テストフィクスチャからパフォーマンスボードの方向に断面積が大きくなる形状であってもよい。
【００２１】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００２２】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２３】
図３は、本発明の一実施形態に係る試験システムの構成の一例を示す。試験システムは、被試験デバイス１００を試験するための試験信号を発生し、被試験デバイス１００の良否を判断する試験装置１０２と、被試験デバイス１００が載置されるパフォーマンスボード１０４と、試験装置１０２とパフォーマンスボード１０４とを機械的に接続するＨｉ−Ｆｉｘ等のテストフィクスチャ１０６を有するテストヘッド１０８とを備える。パフォーマンスボード１０４及びテストフィクスチャ１０６は、テストヘッド１０８を介して被試験デバイス１００を試験装置１０２に電気的に接続する。そして、試験装置１０２は、パフォーマンスボード１０４及びテストフヘッド１０８を介して被試験デバイス１００に試験信号を供給して試験を行う。
【００２４】
本実施形態の試験システムは、ＲＦフロントエンド回路、ベースバンド回路、ロジック回路等の様々な回路が形成されたＳＯＣデバイスである被試験デバイス１００のＲＦ試験、ベースバンド試験、ロジック試験等の種々の試験を広帯域かつ高精度に行い、さらにユーザの操作性を大幅に改善することを目的とする。
【００２５】
図４は、本実施形態に係るパフォーマンスボード１０４の構成の一例を示す。パフォーマンスボード１０４は、被試験デバイス１００が載置されるベース基板１１０と、複数の同軸コネクタ１１２が設けられた第１アダプタ部１１４と、複数のバイアホール１１５が設けられた第２アダプタ部１１６とを備える。
【００２６】
複数の同軸コネクタ１１２は、被試験デバイス１００の所定の複数のピンにそれぞれ電気的に接続された同軸ケーブル１２０と試験装置１０２とを電気的に接続する。また、複数のバイアホール１１５は、被試験デバイス１００の他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置１０２とを電気的に接続する。被試験デバイス１００の複数のピンは、ＲＦ試験用ヘッド１１８によって複数の同軸ケーブル１２０又は複数の配線のそれぞれに接続される。ベース基板１１０の表面には、被試験デバイス１００の他の複数のピンとそれぞれ接続された複数の配線パターンが設けられ、複数のバイアホール１１５は、当該複数の配線パターンによって被試験デバイス１００の他の複数のピンとそれぞれ電気的に接続されることが好ましい。配線パターンは、マイクロストリップラインであってもよい。また、複数のバイアホール１１５は、ＲＦ試験用ヘッド１１８に設けられたＤ−ｓｕｂコネクタ等のコネクタを介して、配線ケーブルによって被試験デバイス１００の他の複数のピンとそれぞれ電気的に接続されてもよい。
【００２７】
パフォーマンスボード１０４は、複数の第１アダプタ部１１４及び複数の第２アダプタ部１１６を有してもよい。また、第２アダプタ部１１６は、第１アダプタ部１１４より被試験デバイス１００の近くに設けられることが好ましい。被試験デバイス１００は、配線パターン等の配線によってバイアホール１１５に電気的に接続され、セミリジットケーブル等の同軸ケーブルによって同軸コネクタ１１２に電気的に接続されるので、同軸コネクタ１１２よりバイアホール１１５の近くに設けられることが好ましい。
【００２８】
具体的には、第１アダプタ部１１４は、矩形形状であるベース基板１１０の角付近に設けられ、第２アダプタ部１１６は、第１アダプタ部１１４が設けられた角が一端となるベース基板１１０の辺に沿って設けられる。また、第２アダプタ部１１６は、第１アダプタ部１１４が設けられた角が一端となるベース基板１１０の２つの辺に沿ってそれぞれ設けられてもよい。また、第１アダプタ部１１４は、ベース基板１１０の複数の角付近にそれぞれ設けられ、第２アダプタ部１１６は、ベース基板１１０の複数の辺に沿ってそれぞれ設けられてもよい。
【００２９】
以上のようにパフォーマンスボード１０４において第１アダプタ部１１４及び第２アダプタ部１１６が配置されることにより、被試験デバイス１００とバイアホール１１５との距離を、被試験デバイス１００と同軸コネクタ１１２との距離より短くすることができる。そのため、被試験デバイス１００とバイアホールとが配線パターンによって電気的に接続される場合であっても、配線パターンの周波数特性、配線パターン間のクロストーク、配線パターンの引き回しによる性能誤差等による精度の悪化を防ぎ、被試験デバイス１００のロジック試験、ベースバンド試験等の試験を高精度に行うことができる。
【００３０】
図５は、本実施形態に係る第２アダプタ部１１６及びテストフィクスチャ１０６の一部の構成の一例を示す。第２アダプタ部１１６は、ベース基板１１０に設けられた複数のバイアホール１１５ａ及び１１５ｂを有する。バイアホール１１５ａは、ベース基板１１０に設けられた配線パターン等の配線を介して被試験デバイス１００に電気的に接続される。
【００３１】
また、テストフィクスチャ１０６は、テストフィクスチャ１０６の上面の第２アダプタ部１１６に対応する位置に設けられ、複数のバイアホール１１５ａ及び１１５ｂのそれぞれに電気的に接続される複数の信号ピン１２２ａ及び複数の接地ピン１２２ｂを含むポゴピンアレイと、テストフィクスチャ１０６の下面に設けられた複数のバイアホール１２４ａ及び１２４ｂと、信号ピン１２２ａとバイアホール１２４ａとを電気的に接続し、接地ピン１２２ｂとバイアホール１２４ｂとを電気的に接続する複数の同軸ケーブル１２６とを有する。複数のバイアホール１２４ａ及び１２４ｂは、テストヘッド１０８本体に設けられた複数の信号ピン及び複数の接地ピンにそれぞれ電気的に接続される。
【００３２】
第２アダプタ部１１６とテストフィクスチャ１０６とは、複数のバイアホール１１５ａ及び１１５ｂと複数の信号ピン１２２ａ及び複数の接地ピン１２２ｂとにより接続されるので、脱着が容易で操作性が良い。
【００３３】
また、他の例においては、第２アダプタ１１６は、複数のバイアホール１１５ａ及び１１５ｂに代えて、複数の信号ピン及び複数の接地ピンを含むポゴピンアレイを有し、テストフィクスチャ１０６は、複数の信号ピン１２２ａ及び複数の接地ピン１２２ｂを含むポゴピンアレイに代えて、複数のバイアホールを有してもよい。そして、第２アダプタ１１６とテストフィクスチャ１０６とは、第２アダプタ１１６が有する複数の信号ピン及び複数の接地ピンと、テストフィクスチャ１０６が有する複数のバイアホールとにより機械的及び電気的に接続されてもよい。
【００３４】
図６は、本実施形態に係る第１アダプタ部１１４及びテストフィクスチャ１０６の一部の構成の一例を示す。図７は、本実施形態に係るテストフィクスチャ１０６の一部の構成の一例を示す。第１アダプタ部１１４は、ベース基板１１０に対して略平行に配置され、複数の同軸コネクタ１１２が設けられたアダプタ基板１２８と、テストフィクスチャ１０６との接触面に対してテストフィクスチャ１０６の方向に突出した凸部を有する基材１２９とを有する。
【００３５】
アダプタ基板１２８は、ベース基板１１０に形成された開口部を覆うように設けられ、同軸コネクタ１１２は、アダプタ基板１２８及び基材１２９を貫通して設けられる。同軸コネクタ１１２は、アダプタ基板１２８の上面側において同軸ケーブル１２０に接続され、アダプタ基板１２８の下面側に雌コネクタ１３０を有する。雌コネクタ１３０は、基材１２９の凸部の先端に設けられ、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面に対してテストフィクスチャ１０６側に位置する。即ち、雌コネクタ１３０の先端は、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面より低い位置に設けられる。同軸コネクタ１１２は、ＳＭＡコネクタであることが好ましく、ブラインドメイトコネクタであってもよい。
【００３６】
テストフィクスチャ１０６は、テストフィクスチャ１０６の上面の第１アダプタ１１４に対応する位置に設けられ、複数の同軸コネクタ１１２のそれぞれに電気的に接続される複数の同軸ポゴピン１３２と、パフォーマンスボード１０４との接触面に対してテストフィクスチャ１０６の方向に陥没した凹部を有する基材１３４と、テストフィクスチャ１０６の下面に設けられた複数の同軸コネクタ１３６と、同軸ポゴピン１３２と同軸コネクタ１３６とを電気的に接続する複数の同軸ケーブル１３８とを有する。複数の同軸コネクタ１３６は、複数の同軸ケーブル１４０を介してテストヘッド１０８本体にそれぞれ電気的に接続される。
【００３７】
同軸ポゴピン１３２は、本発明の雄コネクタの一例であり、同軸コネクタ１１２の雌コネクタ１３０に接続される。同軸ポゴピン１３２は、基材１３４の凹部の底部に設けられ、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面に対してテストフィクスチャ１０４側に位置する。即ち、同軸ポゴピン１３２の先端は、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面より低い位置に設けられる。
【００３８】
第１アダプタ１１４とテストフィクスチャ１０６とは、同軸コネクタ１１２の雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とにより機械的及び電気的に接続される。そのため、第１アダプタ部１１４とテストフィクスチャ１０６とは、脱着が容易で操作性が良い。また、第１アダプタ１１４とテストフィクスチャ１０６とは、寿命が数十万回である同軸ポゴピン１３２と雄コネクタ１３０とにより接続されるので、ＲＦ帯（〜１８ＧＨｚ）のコンタクト性能を維持しつつ、ブラインドメイトコネクタにより接続されるものと比較して寿命を大幅に向上させることができる。具体的には、ブラインドメイトコネクタの寿命は５０００回程度であるので、１０万回の高寿命の同軸ポゴピン１３２を用いることにより、寿命を２０倍に向上させることができる。
【００３９】
また、図７に示すように、同軸ポゴピン１３２が基材１３４の凹部の底部に設けられ、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面に対してテストフィクスチャ１０４側に位置するので、第１アダプタ部１１４を有しないパフォーマンスボード１０５を用いて被試験デバイス１００の試験を行う場合、パフォーマンスボード１０５と同軸ポゴピン１３２とが接触しない。そのため、パフォーマンスボード１０５における同軸ポゴピン１３２の上方の領域を、配線パターンを形成する等、有効に利用することができる。
【００４０】
図８は、本実施形態に係る第１アダプタ部１１４の第１変形例を示す。本変形例の各構成要素の動作及び構成は、以下に説明する部分を除き、図６に説明した動作及び構成と同一である。
【００４１】
第１アダプタ部１１４は、ベース基板１１０に対するアダプタ基板１２８の位置の変位を許容すべく、フローティング機能を有する。例えば、第１アダプタ部１１４は、フローティング機能として、アダプタ基板１２８に設けられた弾性部材の一例であるバネ部材１４２を有する。バネ部材１４２は、ベース基板１１０及びアダプタ基板１２８の面内方向に伸縮し、ベース基板１１０に対してアダプタ基板１２８の位置を変位させる。また、第１アダプタ部１１４は、第１の方向に伸縮するバネ部材１４２と、第１の方向と略垂直な方向に伸縮するバネ部材１４２とを有してもよい。また、第１アダプタ部１１４は、第１の方向に伸縮する複数のバネ部材１４２を有してもよいし、第１の方向と略垂直な方向に伸縮する複数のバネ部材１４２とを有してもよい。
【００４２】
また、基材１２９の凸部の少なくとも一部は、雌コネクタ１３０を雄コネクタである同軸ポゴピン１３２の方向に呼び込むべく、パフォーマンスボード１０４からテストフィクスチャ１０６の方向に断面積が小さくなる形状である。例えば、基材１２９の凸部の先端が丸い形状、又は基材１２９の凸部が円錐台形状である。また、基材１３４の凹部の少なくとも一部は、雌コネクタ１３０を雄コネクタである同軸ポゴピン１３２の方向に呼び込むべく、パフォーマンスボード１０４からテストフィクスチャ１０６の方向に断面積が大きくなる形状である。例えば、基材１３４の凹部の断面形状がＹ字型である。
【００４３】
以上のようにバネ部材１４２によってベース基板１１０に対するアダプタ基板１１４の位置の変位を許容するフローティング機能を備えることにより、同軸コネクタ１１２の位置補正を自動で行うことができる。また、基材１２９の凸部の形状及び基材１３４の凹部の形状を上記のようにすることにより、同軸コネクタ１１２の雌コネクタ１３０が雄コネクタである同軸ポゴピン１３２の方向に呼び込まれ易くなる。そのため、雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００４４】
また、同軸ケーブル１２０は、セミフレキシブルケーブル等の柔らかいケーブルであることが好ましい。同軸ケーブル１２０が柔らかいことによって、フローティング機能を効率よく機能させることができる。
【００４５】
図９は、本実施形態に係る第１アダプタ部１１４の第２変形例を示す。本変形例の各構成要素の動作及び構成は、以下に説明する部分を除き、図８に説明した動作及び構成と同一である。
【００４６】
第１アダプタ部１１４は、ベース基板１１０に対する複数の同軸コネクタ１１２の位置の変位を許容すべく、フローティング機能を有する。例えば、第１アダプタ部１１４は、フローティング機能として、複数の同軸コネクタ１１２のそれぞれに設けられた弾性部材の一例であるバネ部材１４４を有する。バネ部材１４４は、複数の同軸コネクタ１１２とアダプタ基板１２８との間にそれぞれ設けられ、アダプタ基板１２８の面内方向に伸縮し、アダプタ基板１２８に対して複数の同軸コネクタ１１２の位置をそれぞれ変位させる。また、第１アダプタ部１１４は、第１の方向に伸縮するバネ部材１４４と、第１の方向と略垂直な方向に伸縮するバネ部材１４４とを有してもよい。また、第１アダプタ部１１４は、第１の方向に伸縮する複数のバネ部材１４４を有してもよいし、第１の方向と略垂直な方向に伸縮する複数のバネ部材１４４とを有してもよい。
【００４７】
以上のようにバネ部材１４４によってアダプタ基板１２８に対する同軸コネクタ１１２の位置の変位を許容するフローティング機能を備えることにより、同軸コネクタ１１２毎に位置補正を自動で行うことができ、同軸コネクタ１１２の雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００４８】
また、図８において説明したアダプタ基板のフローティング機能と、図９において説明した同軸コネクタ１１２のフローティング機能とを組み合わせてフローティング化させることが好ましい。アダプタ基板１２８のフローティング機能（弾性部材１４２）の許容範囲は、同軸コネクタ１１２のフローティング機能（弾性部材１４４）の許容範囲より大きく、アダプタ基板１２８のフローティング機能により、第１アダプタ部１１４とテストフィクスチャ１０６との大幅な位置合わせを行い、アダプタ基板１２８のフローティング機能により、雌コネクタ１３０と同軸ポゴピン１３２との詳細な位置合わせを行う。例えば、アダプタ基板１２８のフローティング機能に±２ｍｍ、同軸コネクタ１１２のフローティング機能に±１ｍｍの許容範囲を持たせる。このように、２つのフローティング機能を組み合わせることにより、雌コネクタ１３０と同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００４９】
図１０は、本実施形態に係る第１アダプタ部１１４の第３変形例を示す。本変形例の各構成要素の動作及び構成は、以下に説明する部分を除き、図８に説明した動作及び構成と同一である。
【００５０】
第１アダプタ部１１４は、ベース基板１１０に対する複数の同軸コネクタ１１２の位置の変位を許容すべく、複数の同軸コネクタ１１２のそれぞれに設けられた弾性部材の一例であるバネ部材１４６を有する。バネ部材１４６は、複数の同軸コネクタ１１２とアダプタ基板１２８との間で、同軸コネクタ１１２の周囲に巻き付けられ、アダプタ基板１２８の法線方向に伸縮し、アダプタ基板１２８に対して複数の同軸コネクタ１１２の位置をそれぞれ変位させる。
【００５１】
以上のようにバネ部材１４６によってアダプタ基板１２８に対する同軸コネクタ１１２の位置の変位を許容するフローティング機能を備えることにより、同軸コネクタ１１２毎に位置補正を自動で行うことができ、同軸コネクタ１１２の雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００５２】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５３】
【発明の効果】
上記説明から明らかなように、本発明によれば、ＳＯＣデバイスのＲＦ試験を広帯域かつ高精度で実現させ、さらにユーザの操作性を大幅に改善するパフォーマンスボード及び試験システムパフォーマンスボード及び試験システムを提供できる。
【図面の簡単な説明】
【図１】従来のＳＯＣ試験システムの構成を示す図である。
【図２】従来のＲＦ試験システムの構成を示す図である。
【図３】試験システムの構成の一例を示す図である。
【図４】パフォーマンスボード１０４の構成の一例を示す図である。
【図５】第２アダプタ部１１６及びテストフィクスチャ１０６の一部の構成の一例を示す図である。
【図６】第１アダプタ部１１４及びテストフィクスチャ１０６の一部の構成の一例を示す図である。
【図７】テストフィクスチャ１０６の一部の構成の一例を示す図である。
【図８】第１アダプタ部１１４の第１変形例を示す図である。
【図９】第１アダプタ部１１４の第２変形例を示す図である。
【図１０】第１アダプタ部１１４の第３変形例を示す図である。
【符号の説明】
１００・・被試験デバイス、１０２・・試験装置、１０４・・パフォーマンスボード、１０６・・テストフィクスチャ、１０８・・テストヘッド、１１０・・ベース基板、１１２・・同軸コネクタ、１１４・・第１アダプタ部、１１６・・第２アダプタ部、１１８・・ＲＦ試験用ヘッド、１２０・・同軸ケーブル、１２２ａ・・信号ピン、１２２ｂ・・接地ピン、１２４ａ・・バイアホール、１２４ｂ・・バイアホール、１２６・・同軸ケーブル、１２８・・アダプタ基板、１２９・・基材、１３０・・雌コネクタ、１３２・・同軸ポゴピン、１３４・・基材、１３６・・同軸コネクタ、１３８・・同軸ケーブル、１４０・・同軸ケーブル、１４２・・バネ部材、１４４・・バネ部材、１４６・・バネ部材
【発明の属する技術分野】
本発明は、パフォーマンスボード及び試験システムに関する。特に本発明は、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）デバイスのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）試験を広帯域かつ高精度で実現させ、さらにユーザの操作性を大幅に改善するパフォーマンスボード及び試験システムに関する。
【０００２】
【従来の技術】
近年、ＲＦフロントエンド回路、ベースバンド回路、ロジック回路等の様々な回路を１チップ化させたＳＯＣデバイスが増加している。そのため、このようなＳＯＣデバイスに対してＲＦ試験、ベースバンド試験、ロジック試験等の種々の試験を高精度に行うことができる試験システムに対する要求が強くなっている。
【０００３】
図１は、従来のＳＯＣ試験システムの構成を示す。従来のＳＯＣ試験システムでは、パフォーマンスボード１０に設けられた複数のバイアホール１２と、テストフィクスチャ１４の上面に設けられた複数のポゴピン１６とが機械的及び電気的に接続される。また、テストフィクスチャ１４の下面に設けられた複数のバイアホール１８は、試験装置のテストヘッドに機械的及び電気的に接続される。パフォーマンスボード１０上に設けられた配線パターン２０が、被試験デバイス２２とバイアホール１２とを接続し、テストフィクスチャ１４に設けられた同軸ケーブル２４及びバイアホール１８が、ポゴピン１６と試験装置とを接続することにより、被試験デバイス２２と試験装置とを電気的に接続する。そして、試験装置は、パフォーマンスボード１０及びテストフィクスチャ１４を介して被試験デバイス２２に試験信号を供給し、ロジック試験等を行う。
【０００４】
図２は、従来のＲＦ試験システムの構成を示す。従来のＲＦ試験システムでは、パフォーマンスボード２６上に載置されたＲＦ試験用ヘッド２８とテストフィクスチャ３０とは、セミリジットケーブル等の同軸ケーブル３２及びＳＭＡ（Ｓｕｂ Ｍｉｎｉａｔｕｒｅ ｔｙｐｅ Ａ）コネクタ等の同軸コネクタ３４により電気的に接続される。また、テストフィクスチャ３０と試験装置とは、同軸コネクタ３６及び同軸ケーブル３８により電気的に接続される。そして、試験装置は、同軸ケーブル及び同軸コネクタを介して被試験デバイス２２に試験信号を供給し、ＲＦ試験等を行う。
【０００５】
また、ブラインドメイトコネクタを用いて被試験デバイスを載置するプローバと試験装置のテストヘッドとを自動接続させるための、ブラインドメイトコネクタのフローティング機構が提案されている（例えば、特許文献１、特許文献２参照。）。
【０００６】
【特許文献１】
特開平１０−１０６６７７号公報（第２図）
【特許文献２】
特開平１０−１０７１００号公報（第５図）
【０００７】
【発明が解決しようとする課題】
図１に示したようなＳＯＣ試験システムでは、パフォーマンスボード１０とテストフィクスチャ１４との脱着が容易で操作性が良いが、ＲＦ試験に用いる場合においては、バイアホール１２や配線パターン２０の周波数特性、配線パターン２０間のクロストーク、配線パターン２０の引き回しによる性能誤差、同軸ケーブル２４の端末処理による性能誤差等の課題がある。また、図２に示したようなＲＦ試験システムでは、被試験デバイス２８と試験装置とが同軸ケーブル及び同軸コネクタにより電気的に接続されるので周波数特性が良いが、ＳＭＡコネクタ等の同軸コネクタ３４によるパフォーマンスボード１０とテストフィクスチャ１４との脱着における操作性が悪いという課題がある。
【０００８】
そこで本発明は、上記の課題を解決することのできるパフォーマンスボード及び試験システムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００９】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、被試験デバイスと試験装置とを電気的に接続するパフォーマンスボードであって、被試験デバイスが載置されるベース基板と、被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部とを備える。
【００１０】
ベース基板は、被試験デバイスの他の複数のピンとそれぞれ接続された複数の配線パターンが設けられ、複数のバイアホールは、配線パターンによって被試験デバイスの他の複数のピンとそれぞれ電気的に接続されてもよい。
【００１１】
第１アダプタ部は、ベース基板に対して略平行に配置され、複数の同軸コネクタが設けられたアダプタ基板と、ベース基板に対するアダプタ基板の位置の変位を許容すべく、アダプタ基板に設けられた第１弾性部材とを有してもよい。第１弾性部材は、ベース基板及びアダプタ基板の面内方向に伸縮するバネ部材であってもよい。
【００１２】
第１アダプタ部は、ベース基板に対して略平行に配置され、複数の同軸コネクタが設けられたアダプタ基板と、アダプタ基板に対する複数の同軸コネクタの位置の変位を許容すべく、複数の同軸コネクタのそれぞれに設けられた複数の第２弾性部材とを有してもよい。第２弾性部材は、同軸コネクタと第２アダプタ基板との間に設けられ、アダプタ基板の面内方向に伸縮するバネ部材であってもよい。
【００１３】
第１アダプタ部は、ベース基板に対して略平行に配置され、複数の同軸コネクタが設けられたアダプタ基板と、ベース基板に対するアダプタ基板の位置の変位を許容すべく、アダプタ基板に設けられた第１弾性部材と、アダプタ基板に対する複数の同軸コネクタの位置の変位を許容すべく、複数の同軸コネクタのそれぞれに設けられた複数の第２弾性部材とを有し、第１弾性部材の許容範囲は、第２弾性部材の許容範囲より大きくてもよい。
【００１４】
第２アダプタ部は、第１アダプタ部より被試験デバイスの近くに設けられてもよい。ベース基板は矩形形状であり、第１アダプタ部は、ベース基板の角付近に設けられ、第２アダプタ部は、角が一端となるベース基板の辺に沿って設けられてもよい。
【００１５】
第２アダプタ部は、角が一端となるベース基板の２つの辺に沿ってそれぞれ設けられてもよい。第１アダプタ部は、ベース基板の複数の角付近にそれぞれ設けられ、第２アダプタ部は、ベース基板の複数の辺に沿ってそれぞれ設けられてもよい。
【００１６】
本発明の第２の形態によると、被試験デバイスを試験する試験システムであって、被試験デバイスを試験するための試験信号を発生し、被試験デバイスの良否を判断する試験装置と、被試験デバイスが載置されるパフォーマンスボードと、試験装置とパフォーマンスボードとを機械的に接続し、試験装置と被試験デバイスとを電気的に接続するテストフィクスチャとを備え、パフォーマンスボードは、被試験デバイスが載置されるベース基板と、被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部とを有する。
【００１７】
テストフィクスチャは、第１アダプタ部に対応する位置に設けられ、複数の同軸コネクタのそれぞれに電気的に接続される複数の同軸ポゴピンと、第２アダプタ部に対応する位置に設けられ、複数のバイアホールのそれぞれに電気的に接続される複数の信号ピン及び複数の接地ピンとを有してもよい。
【００１８】
本発明の第３の形態によると、被試験デバイスを試験する試験システムであって、被試験デバイスを試験するための試験信号を発生し、被試験デバイスの良否を判断する試験装置と、被試験デバイスが載置されるパフォーマンスボードと、試験装置とパフォーマンスボードとを機械的に接続し、試験装置と被試験デバイスとを電気的に接続するテストフィクスチャとを備え、パフォーマンスボードは、テストフィクスチャとの接触面に対してテストフィクスチャ側に位置する雌コネクタを有し、テストフィクスチャは、パフォーマンスボードとの接触面に対してテストフィクスチャ側に位置する雄コネクタを有し、パフォーマンスボードとテストフィクスチャとは、雌コネクタと雄コネクタとにより電気的に接続される。
【００１９】
パフォーマンスボードは、テストフィクスチャとの接触面に対してテストフィクスチャの方向に突出した凸部を有する第１基材をさらに有し、雌コネクタは、凸部の先端に設けられてもよい。凸部の少なくとも一部は、雌コネクタを雄コネクタの方向に呼び込むべく、パフォーマンスボードからテストフィクスチャの方向に断面積が小さくなる形状であってもよい。
【００２０】
テストフィクスチャは、パフォーマンスボードとの接触面に対してテストフィクスチャの方向に陥没した凹部を有する第２基材をさらに有し、雄コネクタは、凹部の底部に設けられてもよい。凹部の少なくとも一部は、雌コネクタを雄コネクタの方向に呼び込むべく、テストフィクスチャからパフォーマンスボードの方向に断面積が大きくなる形状であってもよい。
【００２１】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００２２】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２３】
図３は、本発明の一実施形態に係る試験システムの構成の一例を示す。試験システムは、被試験デバイス１００を試験するための試験信号を発生し、被試験デバイス１００の良否を判断する試験装置１０２と、被試験デバイス１００が載置されるパフォーマンスボード１０４と、試験装置１０２とパフォーマンスボード１０４とを機械的に接続するＨｉ−Ｆｉｘ等のテストフィクスチャ１０６を有するテストヘッド１０８とを備える。パフォーマンスボード１０４及びテストフィクスチャ１０６は、テストヘッド１０８を介して被試験デバイス１００を試験装置１０２に電気的に接続する。そして、試験装置１０２は、パフォーマンスボード１０４及びテストフヘッド１０８を介して被試験デバイス１００に試験信号を供給して試験を行う。
【００２４】
本実施形態の試験システムは、ＲＦフロントエンド回路、ベースバンド回路、ロジック回路等の様々な回路が形成されたＳＯＣデバイスである被試験デバイス１００のＲＦ試験、ベースバンド試験、ロジック試験等の種々の試験を広帯域かつ高精度に行い、さらにユーザの操作性を大幅に改善することを目的とする。
【００２５】
図４は、本実施形態に係るパフォーマンスボード１０４の構成の一例を示す。パフォーマンスボード１０４は、被試験デバイス１００が載置されるベース基板１１０と、複数の同軸コネクタ１１２が設けられた第１アダプタ部１１４と、複数のバイアホール１１５が設けられた第２アダプタ部１１６とを備える。
【００２６】
複数の同軸コネクタ１１２は、被試験デバイス１００の所定の複数のピンにそれぞれ電気的に接続された同軸ケーブル１２０と試験装置１０２とを電気的に接続する。また、複数のバイアホール１１５は、被試験デバイス１００の他の複数のピンにそれぞれ電気的に接続された複数の配線と試験装置１０２とを電気的に接続する。被試験デバイス１００の複数のピンは、ＲＦ試験用ヘッド１１８によって複数の同軸ケーブル１２０又は複数の配線のそれぞれに接続される。ベース基板１１０の表面には、被試験デバイス１００の他の複数のピンとそれぞれ接続された複数の配線パターンが設けられ、複数のバイアホール１１５は、当該複数の配線パターンによって被試験デバイス１００の他の複数のピンとそれぞれ電気的に接続されることが好ましい。配線パターンは、マイクロストリップラインであってもよい。また、複数のバイアホール１１５は、ＲＦ試験用ヘッド１１８に設けられたＤ−ｓｕｂコネクタ等のコネクタを介して、配線ケーブルによって被試験デバイス１００の他の複数のピンとそれぞれ電気的に接続されてもよい。
【００２７】
パフォーマンスボード１０４は、複数の第１アダプタ部１１４及び複数の第２アダプタ部１１６を有してもよい。また、第２アダプタ部１１６は、第１アダプタ部１１４より被試験デバイス１００の近くに設けられることが好ましい。被試験デバイス１００は、配線パターン等の配線によってバイアホール１１５に電気的に接続され、セミリジットケーブル等の同軸ケーブルによって同軸コネクタ１１２に電気的に接続されるので、同軸コネクタ１１２よりバイアホール１１５の近くに設けられることが好ましい。
【００２８】
具体的には、第１アダプタ部１１４は、矩形形状であるベース基板１１０の角付近に設けられ、第２アダプタ部１１６は、第１アダプタ部１１４が設けられた角が一端となるベース基板１１０の辺に沿って設けられる。また、第２アダプタ部１１６は、第１アダプタ部１１４が設けられた角が一端となるベース基板１１０の２つの辺に沿ってそれぞれ設けられてもよい。また、第１アダプタ部１１４は、ベース基板１１０の複数の角付近にそれぞれ設けられ、第２アダプタ部１１６は、ベース基板１１０の複数の辺に沿ってそれぞれ設けられてもよい。
【００２９】
以上のようにパフォーマンスボード１０４において第１アダプタ部１１４及び第２アダプタ部１１６が配置されることにより、被試験デバイス１００とバイアホール１１５との距離を、被試験デバイス１００と同軸コネクタ１１２との距離より短くすることができる。そのため、被試験デバイス１００とバイアホールとが配線パターンによって電気的に接続される場合であっても、配線パターンの周波数特性、配線パターン間のクロストーク、配線パターンの引き回しによる性能誤差等による精度の悪化を防ぎ、被試験デバイス１００のロジック試験、ベースバンド試験等の試験を高精度に行うことができる。
【００３０】
図５は、本実施形態に係る第２アダプタ部１１６及びテストフィクスチャ１０６の一部の構成の一例を示す。第２アダプタ部１１６は、ベース基板１１０に設けられた複数のバイアホール１１５ａ及び１１５ｂを有する。バイアホール１１５ａは、ベース基板１１０に設けられた配線パターン等の配線を介して被試験デバイス１００に電気的に接続される。
【００３１】
また、テストフィクスチャ１０６は、テストフィクスチャ１０６の上面の第２アダプタ部１１６に対応する位置に設けられ、複数のバイアホール１１５ａ及び１１５ｂのそれぞれに電気的に接続される複数の信号ピン１２２ａ及び複数の接地ピン１２２ｂを含むポゴピンアレイと、テストフィクスチャ１０６の下面に設けられた複数のバイアホール１２４ａ及び１２４ｂと、信号ピン１２２ａとバイアホール１２４ａとを電気的に接続し、接地ピン１２２ｂとバイアホール１２４ｂとを電気的に接続する複数の同軸ケーブル１２６とを有する。複数のバイアホール１２４ａ及び１２４ｂは、テストヘッド１０８本体に設けられた複数の信号ピン及び複数の接地ピンにそれぞれ電気的に接続される。
【００３２】
第２アダプタ部１１６とテストフィクスチャ１０６とは、複数のバイアホール１１５ａ及び１１５ｂと複数の信号ピン１２２ａ及び複数の接地ピン１２２ｂとにより接続されるので、脱着が容易で操作性が良い。
【００３３】
また、他の例においては、第２アダプタ１１６は、複数のバイアホール１１５ａ及び１１５ｂに代えて、複数の信号ピン及び複数の接地ピンを含むポゴピンアレイを有し、テストフィクスチャ１０６は、複数の信号ピン１２２ａ及び複数の接地ピン１２２ｂを含むポゴピンアレイに代えて、複数のバイアホールを有してもよい。そして、第２アダプタ１１６とテストフィクスチャ１０６とは、第２アダプタ１１６が有する複数の信号ピン及び複数の接地ピンと、テストフィクスチャ１０６が有する複数のバイアホールとにより機械的及び電気的に接続されてもよい。
【００３４】
図６は、本実施形態に係る第１アダプタ部１１４及びテストフィクスチャ１０６の一部の構成の一例を示す。図７は、本実施形態に係るテストフィクスチャ１０６の一部の構成の一例を示す。第１アダプタ部１１４は、ベース基板１１０に対して略平行に配置され、複数の同軸コネクタ１１２が設けられたアダプタ基板１２８と、テストフィクスチャ１０６との接触面に対してテストフィクスチャ１０６の方向に突出した凸部を有する基材１２９とを有する。
【００３５】
アダプタ基板１２８は、ベース基板１１０に形成された開口部を覆うように設けられ、同軸コネクタ１１２は、アダプタ基板１２８及び基材１２９を貫通して設けられる。同軸コネクタ１１２は、アダプタ基板１２８の上面側において同軸ケーブル１２０に接続され、アダプタ基板１２８の下面側に雌コネクタ１３０を有する。雌コネクタ１３０は、基材１２９の凸部の先端に設けられ、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面に対してテストフィクスチャ１０６側に位置する。即ち、雌コネクタ１３０の先端は、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面より低い位置に設けられる。同軸コネクタ１１２は、ＳＭＡコネクタであることが好ましく、ブラインドメイトコネクタであってもよい。
【００３６】
テストフィクスチャ１０６は、テストフィクスチャ１０６の上面の第１アダプタ１１４に対応する位置に設けられ、複数の同軸コネクタ１１２のそれぞれに電気的に接続される複数の同軸ポゴピン１３２と、パフォーマンスボード１０４との接触面に対してテストフィクスチャ１０６の方向に陥没した凹部を有する基材１３４と、テストフィクスチャ１０６の下面に設けられた複数の同軸コネクタ１３６と、同軸ポゴピン１３２と同軸コネクタ１３６とを電気的に接続する複数の同軸ケーブル１３８とを有する。複数の同軸コネクタ１３６は、複数の同軸ケーブル１４０を介してテストヘッド１０８本体にそれぞれ電気的に接続される。
【００３７】
同軸ポゴピン１３２は、本発明の雄コネクタの一例であり、同軸コネクタ１１２の雌コネクタ１３０に接続される。同軸ポゴピン１３２は、基材１３４の凹部の底部に設けられ、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面に対してテストフィクスチャ１０４側に位置する。即ち、同軸ポゴピン１３２の先端は、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面より低い位置に設けられる。
【００３８】
第１アダプタ１１４とテストフィクスチャ１０６とは、同軸コネクタ１１２の雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とにより機械的及び電気的に接続される。そのため、第１アダプタ部１１４とテストフィクスチャ１０６とは、脱着が容易で操作性が良い。また、第１アダプタ１１４とテストフィクスチャ１０６とは、寿命が数十万回である同軸ポゴピン１３２と雄コネクタ１３０とにより接続されるので、ＲＦ帯（〜１８ＧＨｚ）のコンタクト性能を維持しつつ、ブラインドメイトコネクタにより接続されるものと比較して寿命を大幅に向上させることができる。具体的には、ブラインドメイトコネクタの寿命は５０００回程度であるので、１０万回の高寿命の同軸ポゴピン１３２を用いることにより、寿命を２０倍に向上させることができる。
【００３９】
また、図７に示すように、同軸ポゴピン１３２が基材１３４の凹部の底部に設けられ、パフォーマンスボード１０４とテストフィクスチャ１０６との接触面に対してテストフィクスチャ１０４側に位置するので、第１アダプタ部１１４を有しないパフォーマンスボード１０５を用いて被試験デバイス１００の試験を行う場合、パフォーマンスボード１０５と同軸ポゴピン１３２とが接触しない。そのため、パフォーマンスボード１０５における同軸ポゴピン１３２の上方の領域を、配線パターンを形成する等、有効に利用することができる。
【００４０】
図８は、本実施形態に係る第１アダプタ部１１４の第１変形例を示す。本変形例の各構成要素の動作及び構成は、以下に説明する部分を除き、図６に説明した動作及び構成と同一である。
【００４１】
第１アダプタ部１１４は、ベース基板１１０に対するアダプタ基板１２８の位置の変位を許容すべく、フローティング機能を有する。例えば、第１アダプタ部１１４は、フローティング機能として、アダプタ基板１２８に設けられた弾性部材の一例であるバネ部材１４２を有する。バネ部材１４２は、ベース基板１１０及びアダプタ基板１２８の面内方向に伸縮し、ベース基板１１０に対してアダプタ基板１２８の位置を変位させる。また、第１アダプタ部１１４は、第１の方向に伸縮するバネ部材１４２と、第１の方向と略垂直な方向に伸縮するバネ部材１４２とを有してもよい。また、第１アダプタ部１１４は、第１の方向に伸縮する複数のバネ部材１４２を有してもよいし、第１の方向と略垂直な方向に伸縮する複数のバネ部材１４２とを有してもよい。
【００４２】
また、基材１２９の凸部の少なくとも一部は、雌コネクタ１３０を雄コネクタである同軸ポゴピン１３２の方向に呼び込むべく、パフォーマンスボード１０４からテストフィクスチャ１０６の方向に断面積が小さくなる形状である。例えば、基材１２９の凸部の先端が丸い形状、又は基材１２９の凸部が円錐台形状である。また、基材１３４の凹部の少なくとも一部は、雌コネクタ１３０を雄コネクタである同軸ポゴピン１３２の方向に呼び込むべく、パフォーマンスボード１０４からテストフィクスチャ１０６の方向に断面積が大きくなる形状である。例えば、基材１３４の凹部の断面形状がＹ字型である。
【００４３】
以上のようにバネ部材１４２によってベース基板１１０に対するアダプタ基板１１４の位置の変位を許容するフローティング機能を備えることにより、同軸コネクタ１１２の位置補正を自動で行うことができる。また、基材１２９の凸部の形状及び基材１３４の凹部の形状を上記のようにすることにより、同軸コネクタ１１２の雌コネクタ１３０が雄コネクタである同軸ポゴピン１３２の方向に呼び込まれ易くなる。そのため、雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００４４】
また、同軸ケーブル１２０は、セミフレキシブルケーブル等の柔らかいケーブルであることが好ましい。同軸ケーブル１２０が柔らかいことによって、フローティング機能を効率よく機能させることができる。
【００４５】
図９は、本実施形態に係る第１アダプタ部１１４の第２変形例を示す。本変形例の各構成要素の動作及び構成は、以下に説明する部分を除き、図８に説明した動作及び構成と同一である。
【００４６】
第１アダプタ部１１４は、ベース基板１１０に対する複数の同軸コネクタ１１２の位置の変位を許容すべく、フローティング機能を有する。例えば、第１アダプタ部１１４は、フローティング機能として、複数の同軸コネクタ１１２のそれぞれに設けられた弾性部材の一例であるバネ部材１４４を有する。バネ部材１４４は、複数の同軸コネクタ１１２とアダプタ基板１２８との間にそれぞれ設けられ、アダプタ基板１２８の面内方向に伸縮し、アダプタ基板１２８に対して複数の同軸コネクタ１１２の位置をそれぞれ変位させる。また、第１アダプタ部１１４は、第１の方向に伸縮するバネ部材１４４と、第１の方向と略垂直な方向に伸縮するバネ部材１４４とを有してもよい。また、第１アダプタ部１１４は、第１の方向に伸縮する複数のバネ部材１４４を有してもよいし、第１の方向と略垂直な方向に伸縮する複数のバネ部材１４４とを有してもよい。
【００４７】
以上のようにバネ部材１４４によってアダプタ基板１２８に対する同軸コネクタ１１２の位置の変位を許容するフローティング機能を備えることにより、同軸コネクタ１１２毎に位置補正を自動で行うことができ、同軸コネクタ１１２の雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００４８】
また、図８において説明したアダプタ基板のフローティング機能と、図９において説明した同軸コネクタ１１２のフローティング機能とを組み合わせてフローティング化させることが好ましい。アダプタ基板１２８のフローティング機能（弾性部材１４２）の許容範囲は、同軸コネクタ１１２のフローティング機能（弾性部材１４４）の許容範囲より大きく、アダプタ基板１２８のフローティング機能により、第１アダプタ部１１４とテストフィクスチャ１０６との大幅な位置合わせを行い、アダプタ基板１２８のフローティング機能により、雌コネクタ１３０と同軸ポゴピン１３２との詳細な位置合わせを行う。例えば、アダプタ基板１２８のフローティング機能に±２ｍｍ、同軸コネクタ１１２のフローティング機能に±１ｍｍの許容範囲を持たせる。このように、２つのフローティング機能を組み合わせることにより、雌コネクタ１３０と同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００４９】
図１０は、本実施形態に係る第１アダプタ部１１４の第３変形例を示す。本変形例の各構成要素の動作及び構成は、以下に説明する部分を除き、図８に説明した動作及び構成と同一である。
【００５０】
第１アダプタ部１１４は、ベース基板１１０に対する複数の同軸コネクタ１１２の位置の変位を許容すべく、複数の同軸コネクタ１１２のそれぞれに設けられた弾性部材の一例であるバネ部材１４６を有する。バネ部材１４６は、複数の同軸コネクタ１１２とアダプタ基板１２８との間で、同軸コネクタ１１２の周囲に巻き付けられ、アダプタ基板１２８の法線方向に伸縮し、アダプタ基板１２８に対して複数の同軸コネクタ１１２の位置をそれぞれ変位させる。
【００５１】
以上のようにバネ部材１４６によってアダプタ基板１２８に対する同軸コネクタ１１２の位置の変位を許容するフローティング機能を備えることにより、同軸コネクタ１１２毎に位置補正を自動で行うことができ、同軸コネクタ１１２の雌コネクタ１３０と雄コネクタである同軸ポゴピン１３２とを正常にコンタクトさせることができる。
【００５２】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５３】
【発明の効果】
上記説明から明らかなように、本発明によれば、ＳＯＣデバイスのＲＦ試験を広帯域かつ高精度で実現させ、さらにユーザの操作性を大幅に改善するパフォーマンスボード及び試験システムパフォーマンスボード及び試験システムを提供できる。
【図面の簡単な説明】
【図１】従来のＳＯＣ試験システムの構成を示す図である。
【図２】従来のＲＦ試験システムの構成を示す図である。
【図３】試験システムの構成の一例を示す図である。
【図４】パフォーマンスボード１０４の構成の一例を示す図である。
【図５】第２アダプタ部１１６及びテストフィクスチャ１０６の一部の構成の一例を示す図である。
【図６】第１アダプタ部１１４及びテストフィクスチャ１０６の一部の構成の一例を示す図である。
【図７】テストフィクスチャ１０６の一部の構成の一例を示す図である。
【図８】第１アダプタ部１１４の第１変形例を示す図である。
【図９】第１アダプタ部１１４の第２変形例を示す図である。
【図１０】第１アダプタ部１１４の第３変形例を示す図である。
【符号の説明】
１００・・被試験デバイス、１０２・・試験装置、１０４・・パフォーマンスボード、１０６・・テストフィクスチャ、１０８・・テストヘッド、１１０・・ベース基板、１１２・・同軸コネクタ、１１４・・第１アダプタ部、１１６・・第２アダプタ部、１１８・・ＲＦ試験用ヘッド、１２０・・同軸ケーブル、１２２ａ・・信号ピン、１２２ｂ・・接地ピン、１２４ａ・・バイアホール、１２４ｂ・・バイアホール、１２６・・同軸ケーブル、１２８・・アダプタ基板、１２９・・基材、１３０・・雌コネクタ、１３２・・同軸ポゴピン、１３４・・基材、１３６・・同軸コネクタ、１３８・・同軸ケーブル、１４０・・同軸ケーブル、１４２・・バネ部材、１４４・・バネ部材、１４６・・バネ部材
Claims (18)
- 被試験デバイスと試験装置とを電気的に接続するパフォーマンスボードであって、
前記被試験デバイスが載置されるベース基板と、
前記被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと前記試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、
前記被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と前記試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部と
を備えることを特徴とするパフォーマンスボード。 - 前記ベース基板は、前記被試験デバイスの前記他の複数のピンとそれぞれ接続された複数の配線パターンが設けられ、
前記複数のバイアホールは、配線パターンによって前記被試験デバイスの前記他の複数のピンとそれぞれ電気的に接続されることを特徴とする請求項１に記載のパフォーマンスボード。 - 前記第１アダプタ部は、
前記ベース基板に対して略平行に配置され、前記複数の同軸コネクタが設けられたアダプタ基板と、
前記ベース基板に対する前記アダプタ基板の位置の変位を許容すべく、前記アダプタ基板に設けられた第１弾性部材と
を有することを特徴とする請求項１に記載のパフォーマンスボード。 - 前記第１弾性部材は、前記ベース基板及び前記アダプタ基板の面内方向に伸縮するバネ部材であることを特徴とする請求項３に記載のパフォーマンスボード。
- 前記第１アダプタ部は、
前記ベース基板に対して略平行に配置され、前記複数の同軸コネクタが設けられたアダプタ基板と、
前記アダプタ基板に対する前記複数の同軸コネクタの位置の変位を許容すべく、前記複数の同軸コネクタのそれぞれに設けられた複数の第２弾性部材と
を有することを特徴とする請求項１に記載のパフォーマンスボード。 - 前記第２弾性部材は、前記同軸コネクタと前記第２アダプタ基板との間に設けられ、前記アダプタ基板の面内方向に伸縮するバネ部材であることを特徴とする請求項５に記載のパフォーマンスボード。
- 前記第１アダプタ部は、
前記ベース基板に対して略平行に配置され、前記複数の同軸コネクタが設けられたアダプタ基板と、
前記ベース基板に対する前記アダプタ基板の位置の変位を許容すべく、前記アダプタ基板に設けられた第１弾性部材と、
前記アダプタ基板に対する前記複数の同軸コネクタの位置の変位を許容すべく、前記複数の同軸コネクタのそれぞれに設けられた複数の第２弾性部材と
を有し、
前記第１弾性部材の許容範囲は、前記第２弾性部材の許容範囲より大きいことを特徴とする請求項１に記載のパフォーマンスボード。 - 前記第２アダプタ部は、前記第１アダプタ部より前記被試験デバイスの近くに設けられることを特徴する請求項１に記載のパフォーマンスボード。
- 前記ベース基板は矩形形状であり、
前記第１アダプタ部は、前記ベース基板の角付近に設けられ、
前記第２アダプタ部は、前記角が一端となる前記ベース基板の辺に沿って設けられることを特徴とする請求項８に記載のパフォーマンスボード。 - 前記第２アダプタ部は、前記角が一端となる前記ベース基板の２つの辺に沿ってそれぞれ設けられることを特徴とする請求項９に記載のパフォーマンスボード。
- 前記第１アダプタ部は、前記ベース基板の複数の角付近にそれぞれ設けられ、
前記第２アダプタ部は、前記ベース基板の複数の辺に沿ってそれぞれ設けられることを特徴とする請求項１０に記載のパフォーマンスボード。 - 被試験デバイスを試験する試験システムであって、
前記被試験デバイスを試験するための試験信号を発生し、前記被試験デバイスの良否を判断する試験装置と、
前記被試験デバイスが載置されるパフォーマンスボードと、
前記試験装置と前記パフォーマンスボードとを機械的に接続し、前記試験装置と前記被試験デバイスとを電気的に接続するテストフィクスチャと
を備え、
前記パフォーマンスボードは、
前記被試験デバイスが載置されるベース基板と、
前記被試験デバイスの所定の複数のピンにそれぞれ電気的に接続された複数の同軸ケーブルと前記試験装置とを電気的に接続する複数の同軸コネクタが設けられた第１アダプタ部と、
前記被試験デバイスの他の複数のピンにそれぞれ電気的に接続された複数の配線と前記試験装置とを電気的に接続する複数のバイアホールが設けられた第２アダプタ部と
を有することを特徴とする試験システム。 - 前記テストフィクスチャは、
前記第１アダプタ部に対応する位置に設けられ、前記複数の同軸コネクタのそれぞれに電気的に接続される複数の同軸ポゴピンと、
前記第２アダプタ部に対応する位置に設けられ、前記複数のバイアホールのそれぞれに電気的に接続される複数の信号ピン及び複数の接地ピンと
を有することを特徴とする請求項１２に記載の試験システム。 - 被試験デバイスを試験する試験システムであって、
前記被試験デバイスを試験するための試験信号を発生し、前記被試験デバイスの良否を判断する試験装置と、
前記被試験デバイスが載置されるパフォーマンスボードと、
前記試験装置と前記パフォーマンスボードとを機械的に接続し、前記試験装置と前記被試験デバイスとを電気的に接続するテストフィクスチャと
を備え、
前記パフォーマンスボードは、前記テストフィクスチャとの接触面に対して前記テストフィクスチャ側に位置する雌コネクタを有し、
前記テストフィクスチャは、前記パフォーマンスボードとの接触面に対して前記テストフィクスチャ側に位置する雄コネクタを有し、
前記パフォーマンスボードと前記テストフィクスチャとは、前記雌コネクタと前記雄コネクタとにより電気的に接続されることを特徴とする試験システム。 - 前記パフォーマンスボードは、前記テストフィクスチャとの接触面に対して前記テストフィクスチャの方向に突出した凸部を有する第１基材をさらに有し、
前記雌コネクタは、前記凸部の先端に設けられることを特徴とする請求項１４に記載の試験システム。 - 前記凸部の少なくとも一部は、前記雌コネクタを前記雄コネクタの方向に呼び込むべく、前記パフォーマンスボードから前記テストフィクスチャの方向に断面積が小さくなる形状であることを特徴とする請求項１５に記載の試験システム。
- 前記テストフィクスチャは、前記パフォーマンスボードとの接触面に対して前記テストフィクスチャの方向に陥没した凹部を有する第２基材をさらに有し、
前記雄コネクタは、前記凹部の底部に設けられることを特徴とする請求項１４に記載の試験システム。 - 前記凹部の少なくとも一部は、前記雌コネクタを前記雄コネクタの方向に呼び込むべく、前記テストフィクスチャから前記パフォーマンスボードの方向に断面積が大きくなる形状であることを特徴とする請求項１７に記載の試験システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270801A JP2004108898A (ja) | 2002-09-17 | 2002-09-17 | パフォーマンスボード及び試験システム |
| EP03788703A EP1542028A1 (en) | 2002-09-17 | 2003-09-17 | Performance board and test system |
| PCT/JP2003/011824 WO2004027437A1 (ja) | 2002-09-17 | 2003-09-17 | パフォーマンスボード及び試験システム |
| US11/082,186 US7262590B2 (en) | 2002-09-17 | 2005-03-16 | Performance board and testing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270801A JP2004108898A (ja) | 2002-09-17 | 2002-09-17 | パフォーマンスボード及び試験システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004108898A true JP2004108898A (ja) | 2004-04-08 |
Family
ID=32024862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002270801A Withdrawn JP2004108898A (ja) | 2002-09-17 | 2002-09-17 | パフォーマンスボード及び試験システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7262590B2 (ja) |
| EP (1) | EP1542028A1 (ja) |
| JP (1) | JP2004108898A (ja) |
| WO (1) | WO2004027437A1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004030077A1 (de) * | 2004-06-22 | 2005-10-27 | Infineon Technologies Ag | Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht |
| JP2006064697A (ja) * | 2004-08-25 | 2006-03-09 | Agilent Technol Inc | 誘電体プレートを備えたシステム及び誘電体を有する製造品及び誘電体プレートの使用法 |
| EP1729140A2 (en) | 2005-05-30 | 2006-12-06 | Advantest Corporation | Semiconductor testing apparatus and interface board |
| WO2007018081A1 (ja) * | 2005-08-05 | 2007-02-15 | Advantest Corporation | 半導体試験装置、パフォーマンスボードおよびインターフェースプレート |
| JP2007165391A (ja) * | 2005-12-09 | 2007-06-28 | Tsutomu Takahashi | プリント基板検査装置およびプリント基板検査装置用グリッド変換基板 |
| WO2007080644A1 (ja) * | 2006-01-13 | 2007-07-19 | Advantest Corporation | コネクタハウジングブロック、インターフェイス部材および電子部品試験装置 |
| JP2008172278A (ja) * | 2008-04-03 | 2008-07-24 | Taiyo Yuden Co Ltd | 高周波回路モジュール |
| US7458837B2 (en) | 2006-01-13 | 2008-12-02 | Advantest Corporation | Connector housing block, interface member and electronic device testing apparatus |
| US7548078B2 (en) | 2005-09-27 | 2009-06-16 | Advantest Corporation | Performance board for electronically connecting a device under test with a test apparatus for testing a device under test |
| CN110568336A (zh) * | 2019-08-30 | 2019-12-13 | 上海御渡半导体科技有限公司 | 一种接口装置及设有该接口装置的测试设备 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005048872A1 (de) * | 2005-10-12 | 2007-04-26 | Mühlbauer Ag | Testkopfeinrichtung |
| US7967611B2 (en) | 2009-02-06 | 2011-06-28 | The Boeing Company | Electrical interconnect and method for electrically coupling a plurality of devices |
| US8334758B2 (en) * | 2009-04-13 | 2012-12-18 | Flextronics Automotive, Inc. | LIN BUS remote control system |
| TWI408690B (zh) * | 2009-05-18 | 2013-09-11 | Wistron Corp | 可提升測試品質的自動化測試系統 |
| CN102802350A (zh) * | 2011-05-27 | 2012-11-28 | 鸿富锦精密工业（深圳）有限公司 | 电路板组合及其辅助测试电路板 |
| WO2015078887A1 (en) * | 2013-11-26 | 2015-06-04 | Tyco Electronics Uk Ltd. | Balunless test fixture |
| US10006939B2 (en) * | 2014-10-30 | 2018-06-26 | Tongfu Microelectronics Co., Ltd. | Testing probe and semiconductor testing fixture, and fabrication methods thereof |
| JP6496142B2 (ja) * | 2014-12-26 | 2019-04-03 | 株式会社ヨコオ | 交換用コンタクトユニット及び検査治具 |
| JP6515003B2 (ja) * | 2015-09-24 | 2019-05-15 | 東京エレクトロン株式会社 | インターフェース装置、インターフェースユニット、プローブ装置及び接続方法 |
| CN107850625B (zh) * | 2016-03-18 | 2020-04-24 | 深圳市艾励美特科技有限公司 | 一种射频检测装置 |
| US10520535B1 (en) * | 2016-07-28 | 2019-12-31 | Amazon Technologies, Inc. | Groundless radio frequency test probe |
| CN108234039B (zh) * | 2017-12-05 | 2021-06-08 | 北京时代民芯科技有限公司 | 一种直扩应答机基带处理器片上功能自检测方法及系统 |
| US10670626B2 (en) * | 2017-12-15 | 2020-06-02 | Keysight Technologies, Inc. | Test fixture for observing current flow through a set of resistors |
| CN109755811B (zh) * | 2019-01-09 | 2024-04-05 | 深圳市菲菱科思通信技术股份有限公司 | 交换机测试接头 |
| TWI748579B (zh) * | 2019-08-16 | 2021-12-01 | 稜研科技股份有限公司 | 用於毫米波之轉接結構以及多層轉接結構 |
| CN111722083A (zh) * | 2020-06-29 | 2020-09-29 | 中国电子科技集团公司第十四研究所 | 一种印制板非焊接式快速测试机构 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4764723A (en) * | 1986-11-10 | 1988-08-16 | Cascade Microtech, Inc. | Wafer probe |
| US5240856A (en) | 1991-10-23 | 1993-08-31 | Cellpro Incorporated | Apparatus for cell separation |
| JPH1082U (ja) * | 1993-11-17 | 1998-03-31 | 株式会社アドバンテスト | ピンカードデータ自動取得装置用パフォーマンスボード。 |
| JP3302576B2 (ja) | 1996-09-30 | 2002-07-15 | アジレント・テクノロジー株式会社 | コネクタ付きプローブカード及びｄｕｔ接続装置 |
| JP3286183B2 (ja) | 1996-09-30 | 2002-05-27 | アジレント・テクノロジー株式会社 | 同軸コネクタフローティングマウント装置 |
| JPH10160799A (ja) * | 1996-12-02 | 1998-06-19 | Advantest Corp | 半導体試験装置のテストヘッド及びそのパフォーマンスボード |
| JPH1183934A (ja) * | 1997-09-05 | 1999-03-26 | Advantest Corp | 半導体試験装置 |
| US6400164B1 (en) * | 2000-06-22 | 2002-06-04 | Advanced Micro Devices, Inc. | Method for comparing package EMI performance at multiple clock speeds |
| US6462570B1 (en) * | 2001-06-06 | 2002-10-08 | Sun Microsystems, Inc. | Breakout board using blind vias to eliminate stubs |
| US7053640B2 (en) * | 2002-12-27 | 2006-05-30 | Agilent Technologies, Inc. | System and method for providing high RF signal isolation and low common ground inductance in an RF circuit testing environment |
-
2002
- 2002-09-17 JP JP2002270801A patent/JP2004108898A/ja not_active Withdrawn
-
2003
- 2003-09-17 EP EP03788703A patent/EP1542028A1/en not_active Withdrawn
- 2003-09-17 WO PCT/JP2003/011824 patent/WO2004027437A1/ja not_active Application Discontinuation
-
2005
- 2005-03-16 US US11/082,186 patent/US7262590B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004030077A1 (de) * | 2004-06-22 | 2005-10-27 | Infineon Technologies Ag | Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht |
| JP2006064697A (ja) * | 2004-08-25 | 2006-03-09 | Agilent Technol Inc | 誘電体プレートを備えたシステム及び誘電体を有する製造品及び誘電体プレートの使用法 |
| EP1729140A2 (en) | 2005-05-30 | 2006-12-06 | Advantest Corporation | Semiconductor testing apparatus and interface board |
| US7339385B2 (en) | 2005-05-30 | 2008-03-04 | Advantest Corporation | Semiconductor test apparatus and interface plate |
| WO2007018081A1 (ja) * | 2005-08-05 | 2007-02-15 | Advantest Corporation | 半導体試験装置、パフォーマンスボードおよびインターフェースプレート |
| US7548078B2 (en) | 2005-09-27 | 2009-06-16 | Advantest Corporation | Performance board for electronically connecting a device under test with a test apparatus for testing a device under test |
| JP2007165391A (ja) * | 2005-12-09 | 2007-06-28 | Tsutomu Takahashi | プリント基板検査装置およびプリント基板検査装置用グリッド変換基板 |
| WO2007080644A1 (ja) * | 2006-01-13 | 2007-07-19 | Advantest Corporation | コネクタハウジングブロック、インターフェイス部材および電子部品試験装置 |
| US7458837B2 (en) | 2006-01-13 | 2008-12-02 | Advantest Corporation | Connector housing block, interface member and electronic device testing apparatus |
| JP2008172278A (ja) * | 2008-04-03 | 2008-07-24 | Taiyo Yuden Co Ltd | 高周波回路モジュール |
| JP4680277B2 (ja) * | 2008-04-03 | 2011-05-11 | 太陽誘電株式会社 | 高周波回路モジュール |
| CN110568336A (zh) * | 2019-08-30 | 2019-12-13 | 上海御渡半导体科技有限公司 | 一种接口装置及设有该接口装置的测试设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1542028A1 (en) | 2005-06-15 |
| WO2004027437A1 (ja) | 2004-04-01 |
| US20050212544A1 (en) | 2005-09-29 |
| US7262590B2 (en) | 2007-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004108898A (ja) | パフォーマンスボード及び試験システム | |
| US6343940B1 (en) | Contact structure and assembly mechanism thereof | |
| US6471538B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
| US6677245B2 (en) | Contact structure production method | |
| US6576485B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
| US6676438B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
| KR101093397B1 (ko) | 고주파수 신호에 의해 디바이스를 시험하는 장치 | |
| US7628645B2 (en) | Connector, printed circuit board, connecting device connecting them, and method of testing electronic part, using them | |
| US6641430B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
| US7532022B2 (en) | Apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate | |
| KR20010030367A (ko) | 콘택트 핀을 장착하기 위한 핀 블럭 구조물 | |
| KR20060082074A (ko) | 소켓 및 시험 장치 | |
| JPH04230866A (ja) | Ｉｃアダプタ | |
| WO2005101645A2 (en) | Apparatus for providing a high frequency loop back with a dc path for a parametric test | |
| US7525329B2 (en) | Electrical connecting apparatus | |
| US7572132B2 (en) | Methods and apparatus for flexible extension of electrical conductors beyond the edges of a substrate | |
| CA2488832A1 (en) | Multi-socket board for open/short tester | |
| KR100473991B1 (ko) | 접촉자 및 이것을 이용한 전기적 접속장치 | |
| US20030176066A1 (en) | Contact structure and production method thereof and probe contact assemly using same | |
| TWI325500B (en) | Integrated circuit testing apparatus | |
| US11693043B2 (en) | Test head assembly for semiconductor device | |
| JPH05164817A (ja) | Ｉｃソケットのアダプタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080611 |