JP2013148511A - 検査装置 - Google Patents

Abstract

【課題】接続配線構造を簡単にして等長配線を容易にできるようにする。
【解決手段】本発明の検査装置は、半導体ウエハの検査対象チップ毎にそれぞれ対応して配列され各チップの複数の電極に接触する複数のプローブを有するプローブカードと、当該プローブカードの上記各プローブに電気的にそれぞれ接続されてテスターからの試験信号を印加するテストヘッドとを少なくとも備えた検査装置において、
上記複数のプローブに電気的にそれぞれ接続されたプローブ基板の複数のテスターランドと、各テスターランドと対応する上記テストヘッドのテスター側の複数の電気的接続部は、上記検査対象チップ単位に対応して区分けした複数の配列エリアを構成して配列され、
プローブ基板の複数のプローブは、検査対象チップ単位で配列エリアに設けられた対応するテスターランドに接続されている。

【選択図】 図６

Description

本発明は、半導体ウエハ上に作られたデバイスの通電試験に用いられるテスターとプローブカードとの電気的接続を改良した検査装置に関するものである。

半導体ウエハ上に作られたデバイスの通電試験に用いられる検査装置のテスターとプローブカードとの電気的接続は、例えば特許文献１に記載されているように、プローブカードの周縁に設けられたテスター接続部によって行われていた。即ち、プローブカードの周縁に設けられたテスター接続部がテスター側に電気的に接続されて、当該テスターからの検査信号が各プローブを介して半導体ウエハ上に作られたデバイスの各電極に印加されて試験が行われるようになっていた。しかし、係る構造の場合、カード基板の電気的接続の配線が複雑になるので、その改良がなされている。このような改良を施した検査装置としては特許文献２に記載の半導体検査装置がある。

この半導体検査装置は、テスターとプローブカードとの間に配置されていた配線基板および電気的接続器を除去し、テスターの電気的接続部をプローブカードに直接的に接続したものである。プローブカードのプローブ基板は、一方の面にデバイスの各電極に接触する複数のプローブを設け、他方の面にテスターに接続するためテスター側の電気的接続部に対応した位置に複数のテスターランドを設けてある。それにより、テスター側の電気的接続部とプローブカードの接続が単純になり、回路長が短くなることで配線相互のノイズの影響を小さくしてより高い周波数の検査に対応することが出来るようにしたものである。

また、テスターランドは、プローブ基板の外周部に規制されることなく全面に配置されているので、より配線長を短くする事が出来る。

特開２００５−１７１２１号公報 特開２００８−３００４８１号公報

上記構成の半導体検査装置では、テスター側の電気的接続部をプローブカードのプローブ基板に直接的に接続することにより、検査装置の構成の簡素化を図り、部材のコストの削減をはかることができる。さらに、テスターからプローブ基板までの配線長を短くすることにより、配線相互のノイズの影響を小さくしてより高い周波数の検査に対応することが出来るとしている。

ところが、上記半導体検査装置では、テスター回路から各デバイスに接続される信号、電源、グランド等の配列が、従来通りテスター側を基準にして決まっているため、プローブ基板上面のテスターランドから下面に設けられた各プローブへの内部配線が相変わらず複雑になる。このため、プローブ基板内の各配線を等長配線にするのが容易でなく、プローブ基板の設計コストが大きくなる。

本発明はこの点に鑑みてなされたもので、半導体ウエハの検査装置おいてテスターとプローブカードとの接続を、半導体ウエハの各チップ位置を基準に構成することで、プローブ基板内の接続配線をより単純にして等長配線を容易にし、また配線長を短くして配線相互間のノイズの少ない検査装置を提供すると共に、プローブ基板の設計コストを低減することを目的とする。

本発明に係る検査装置は、半導体ウエハの検査対象チップ毎にそれぞれ対応して配列され各チップの複数の電極に接触する複数のプローブを有するプローブカードと、当該プローブカードの上記各プローブに電気的にそれぞれ接続されてテスターからの試験信号を印加するテストヘッドとを少なくとも備えた検査装置において、上記複数のプローブに電気的にそれぞれ接続されたプローブ基板の複数のテスターランドと、各テスターランドと対応する上記テストヘッドのテスター側の複数の電気的接続部は、上記検査対象チップ単位に対応して区分けした複数の配列エリアを構成して配列され、プローブ基板の複数のプローブは、検査対象チップ単位で配列エリアに設けられた対応するテスターランドに接続されていることを特徴とする。

上記構成により、半導体ウエハ上に作られたデバイスの通電試験に用いられる検査装置においてプローブ基板内の接続配線を単純にすることができると共に、等長配線を容易にし、また配線長を短くして配線相互間のノイズの少ない、プローブ基板の設計コストが安価な検査装置とすることができる。

本発明の実施形態に係る検査装置を示す要部拡大断面図である。 本発明の実施形態に係る、ロック機構を備えた検査装置を示す要部拡大断面図である。 半導体ウエハのチップの配列状態を示す部分平面図である。 半導体ウエハのチップの配列にスプリングピン及びテスターランドの配列を重ねた状態を示す部分平面図である。 配線除外エリアを有する場合のスプリングピン及びテスターランドの配列の実施例を示す部分平面図である。 半導体ウエハのチップの配列に、配線除外エリアを有する場合のスプリングピン及びテスターランドの配列の実施例を重ねた状態を示す部分平面図である。

以下、本発明の実施形態に係る検査装置について、添付図面を参照しながら説明する。

本発明に係る検査装置は主に、検査対象板としての半導体ウエハを支持するＸＹＺθステージ等を有するプローバ機構と、当該プローバ機構に支持された半導体ウエハの通電試験を行うためのテスターと、当該テスターのテスターヘッドを介してテスター側の試験信号を半導体ウエハ上に作られた複数のチップの各電極に印加するためのプローブカードを有するプローブ組立体とを備えて構成されている。このような本発明に係る検査装置としては、上記プローブカードを有する既存の検査装置すべてを用いることができる。即ち、本発明に係る検査装置は、テスターとプローブカードとの電気的接続構造に特徴があるため、このテスターとプローブカードとの電気的接続構造を組み込むことができる検査装置すべてに本発明を適用することができる。このため、本実施形態では、プローブ組立体及びその周辺構造を中心に説明する。

本実施形態のプローブ組立体１は、図１に示すように主に、プローブカード２と、このプローブカード２を支持する支持部材３とを備えている。

プローブカード２は、検査対象板である円盤状の半導体ウエハ５に合わせた円盤状のプローブ基板６と、当該プローブ基板６の下側面に設けられて半導体ウエハ５の各電極パッド(図示せず)にそれぞれ電気的に接触する複数のプローブ７とを備えている。なお、検査対象板としては、円盤状の半導体ウエハ５に限らず、他の形状もあるため、プローブ基板６はその形状に合わせて形成される。

プローブ基板６内には、配線路(図示せず)が設けられている。各配線路の一端は、プローブ基板６の下側面に設けられた後述するプローブランド２３に接続されている。各配線路の他端は、プローブ基板６の上側面に設けられたテスターランド３５に接続されている。各プローブランド２３にはプローブ７が固着されている。これにより、各プローブ７は対応するプローブランド２３に電気的に接続されている。

このプローブ基板６の配線路の具体的構成については後述する。なお、プローブ基板６の上側面のテスターランド３５は、後述するチップ１０単位で、必要な信号、電源、ＧＮＤパッド電極に対応している。

プローブ７は、検査対象板である半導体ウエハ５の検査対象チップ毎にそれぞれ対応して配列されている。具体的には図３に示すように、半導体ウエハ５のチップ１０が縦横に配列され、各チップ１０の対向する両辺部に複数の電極バッド１１が配列されている場合に、各プローブ７の先端部は、各チップ１０の各電極バッド１１にそれぞれ整合するように配列されている。チップ１０単位で必要な信号、電源、ＧＮＤ用のプローブが配列されている。そして、各プローブ７は、検査対象チップ単位で後述する配列エリア３０に設けられた対応するテスターランド３５に接続されている
プローブカード２は、図１に示すように、環状支持板１５により支持部材３に支持され、プローブ組立体１はプローバ機構の筐体１２の開口部にカードホルダ１３を介して保持されている。これにより、プローブカード２は、そのプローブ７がＸＹＺθステージのチャックトップ１４上の半導体ウエハ５に対向して保持される。また、支持部材３の上面には、環状の補強部材１８が取り付けられ、プローブカード２、環状支持板１５とともにプローブ組立体１を構成している。

カードホルダ１３に保持されたプローブ組立体１の上方には、テスター(図示せず)に電気的に接続されたテスターヘッド１７が設けられている。このテスターヘッド１７は、図示しないアームを介して筐体１２に回動可能に支持されている。そして、テスターヘッド１７がアームで支持されてプローブ組立体１の上面に固定されることで、テスターヘッド１７側の配線路とプローブ組立体１の配線路が電気的に接続されている。これにより、テスターヘッド１７の試験回路の配線路は、プローブカード２の各プローブ７に電気的にそれぞれ接続されて、テスターからの試験信号は半導体ウエハ５の各チップの電極に印加される。

支持部材３は、プローブカード２を支持するための部材であり、図１では環状の部材である。支持部材３は、種々の構造のものを用いることができる。例えば、図２の支持部材３は、中心のボス部と、このボス部から放射状に延びた複数のスポーク部(図示せず)と、各スポーク部で支持された環状部とで構成されている。

プローブ基板６は、少なくともセラミック等の絶縁板２１と、この絶縁板２１の下側面に固着された配線板２２とを有している。絶縁板２１の上側面にはテスターランド３５が設けられている。このテスターランド３５は、テスターヘッド１７側の電気的接続部である後述するスプリングピン２９が接触する電極である。

配線板２２は、プローブ基板６の複数のプローブ７と、プローブ基板６上面のテスターランド３５を接続する為の配線基板である。配線板２２の下面にはプローブランド２３が設けられている。このプローブランド２３には上述のようにプローブ７が固着されている。上記テスターランド３５とプローブランド２３とは、一対一で電気的に接続される配線路が絶縁板２１と配線板２２内に設けられている。この配線板２２の具体的な構造は後述する。

プローブカード２と支持部材３とは、図１のように環状支持板１５で周縁だけを固定される場合と、図２のように周縁と共に中央部も固定される場合がある。図１の場合としては、プローブカード２の寸法が小さくて周辺の支持だけで済むものや、真空吸着式のもの等がある。図２の場合は、支持部材３の中央のボス部にロック機構２５が設けられる。このロック機構２５によって、プローブカード２と支持部材３とが周縁部以外にその中央部でも互いに固定される。ロック機構２５が設けられる場合は、このロック機構２５の位置する部分には上記テスター側の電気的接続部（スプリングピン２９）を設けることができない。また、プローブ基板６の上測面にもロック機構２５に対応する部材が設けられるため、プローブ基板６上測面の中央部は、テスターランドを設置できない配線除外エリアとなる。

プローブカード２と支持部材３とを備えたプローブ組立体１は、カードホルダ１３上に載置され、ねじ部材２６で固定される。

テスターヘッド１７の下側には複数のスプリングピン２９を内蔵するスプリングピンブロック２８が設けられている。スプリングピン２９の配置位置は、プローブ基板６の上面に配置されたテスターランドと対応して設けられている。テスターヘッド１７内には、半導体ウエハ上に作られた半導体デバイスを試験するための回路基板が内蔵されており、その試験信号は回路基板からスプリングピン２９、プローブ７を介して各デバイスのパッド電極に印加される。各スプリングピン２９の両端接触子は、スプリングが弾性的に伸縮することにより、テスターヘッド１７側の配線基板の電極パッド(図示せず)と、プローブ基板６上測面のテスターランド３５とにそれぞれ接触して、これらの間を電気的に接続する。スプリングピン２９としては、市販されているポゴピン等が使用される。

スプリングピンブロック２８には、複数のスプリングピン２９が検査対象のチップ１０単位に対応して区分けした複数の配列エリア３０（図４，５参照）を構成して配置されている。また、対応するプローブ基板６上側面のテスターランドも、同じ複数の配列エリア３０を構成して配置される。

複数の配列エリア３０の構成は、図１のようにプローブ組立体１にロック機構２５がない場合、配線除外エリアが存在しないため、配列エリア３０は、半導体ウエハ５の全域に配設することができる。この場合は、配列エリア３０は、図４に示すように、縦横に配列された各チップ１０に対応した位置に構成される。しかし、各配置エリア３０を各チップ位置とずらした位置に構成しても良い。

テスター側とプローブ基板６との接続は、チップ単位でテスター側の電気的接続部（スプリングピン２９）の数が、検査対象チップの電極数と同じか少ないとき、図４のように、上記検査対象チップと上記配列エリア３０とを一対一で対応する。テスター側の電気的接続部（スプリングピン２９）の数より上記検査対象チップの電極数が多いときは、上記検査対象チップと上記配列エリア３０とをＡ対Ａ+αで対応する。即ち、何種類かの標準的なチップサイズと、電極パッド数を基準にして配列エリア３０のサイズ、スプリングピン２９の配置数を取り決め、試験する半導体ウエハ上のチップサイズ、電極パッド数が大きくなった場合は、それに対応して複数の配列エリア３０で複数のチップに対応すれば良く、例えば２つ（Ａ＝２）のチップに対して３つ（Ａ+１）の配列エリア３０を対応することが出来る。αは２以上である場合もある。

個々の配列エリア３０には、一つのチップの試験に必要な、電源配線、ＧＮＤ配線、信号配線等複数の配線路が配置される。

また、図２のようにプローブ組立体１にプローブカード２と支持部材３との接続のためにロック機構２５があると、その部分は配列エリア３０が配置できない配線除外エリア３１となるため、配列エリア３０は、この配線除外エリア３１を除く半導体ウエハ５の全域に配設することになる。この場合、配列エリア３０は、例えば図５に示すように、中央の配線除外エリア３１を除いて同心円の円環状に配置して構成されても良く、また他の配置でもよい。

図４，５に示す各スプリングピンブロック２８及びテスターランド３５の各配列エリア３０では、各々１５本のスプリングピン２９がそれぞれ対応するテスターランド３５と接続される。各スプリングピン２９は、上述したようにプローブ７の数に応じてそのすべてが使用される場合と、その一部が使用される場合とがある。全てのスプリングピン２９が、プローブ基板６のテスターランド３５に電気的に接続されるが、使用されるプローブ７と対応するテスターランド３５との接続だけが、配線板２２内にて配線路により接続される。しかし、使用しないスプリングピン２９を予め配置しなくても良い。

多種類のプローブ組立体を制作するときに、プローブ基板の上側面のテスターランド配置を何種類か標準化して共通化することができる。

配線板２２では、チップ単位でプローブ基板６下面に取り付けられた複数のプローブ７から、プローブ基板６上面の複数のテスターランド３５への各配線路が、配線長がより短くなるように、また配線長さが等長になるように対応して設けられる。図４のように、各配列エリア３０と各チップ１０の配置とが互いに整合している場合は、配列エリア３０の１５個のテスターランドの内１４個と、チップ１０の１４個の電極バッド１１に対応するプローブ７とをつなぐ配線路が絶縁板２１及び配線板２２の内部に設けられる。

一方、図５のように、配線除外エリア３１があって各配列エリア３０と各チップ１０とが互いに整合できない場合は、必要な数の配列エリア３０は、配線除外エリア３１を除いたウエハ全域を使用して配置される。その場合、配列エリア３０として使用できるエリアを、ウエハに配置されたチップの数量で分割し複数の配列エリア３０とする事が出来る。配線板２２内では、配列エリア３０単位で近傍のチップに対応して配線路が接続される。

図６に基づいて説明すると、半導体ウエハ５の各チップ１０のうち配線除外エリア３１に位置するチップ１０Ａには、近傍の配列エリア３０Ａに設けられたテスターランド３５が対応する。チップ１０Ａに対応するプローブ７と配列エリア３０Ａ内のテスターランド３５とが配線板２２内で接続されている。また、配列エリア３０Ｂのテスターランド３５とチップ１０Ｂの各電極バッド１１に対応したプローブ７とを接続するように配線されている。同様に、配列エリア３０Ｃ〜３０Ｆのテスターランド３５とチップ１０Ｃ〜１０Ｆの各電極バッド１１に対応したプローブ７とを接続するように配線される。他のチップ１０及び配列エリア３０も同様にして対応する。

以上のように、テスターヘッド１７とプローブカード２の配線路接続を、半導体ウエハ５のチップ１０単位を主体に配置する。即ち、スプリングピン２９とプローブ基板６上側面のテスターランド３５の接続するエリアを、従来の外周タイプではなく、ウエハ領域全面を使用し、各チップに対応した配列エリア３０単位で接続することにより、接続配線をより単純にでき、テスターから各プローブ７までの各配線路が短くなることで配線相互間のノイズを低減する事ができ、また等長配線することが容易な検査装置を提供することができる。

従来のスプリングピンブロック２８では、信号、電源、グランドの配列がテスター主導で決まっていたため、プローブ基板６内におけるテスターランド３５からプローブ７までの配線が長くて複雑になり、等長配線にする事が容易ではなかった。これに対して、本実施形態のように、スプリングピンブロック２８の各スプリングピン２９の配列とプローブ基板６の上側面のテスターランド３５の配列を、チップ領域主導で行うことにより、プローブ基板６内での接続配線が簡単で等長配線が容易になり、プローブ基板の設計コストが低減する。

なお、本発明は、上記実施形態に限定されるものではなく、その趣旨を逸脱しない限り、種々に変更、組み合わせすることができる。検査装置のテスターヘッドの電気的接続部としては、上記したスプリングピンに代えて、例えばカンチレバープローブ、ラバープローブのようなプローブ部材、またはコネクタ接続等、テスターランドに接触可能な種々の接触子を適用することができる。

１：プローブ組立体、２：プローブカード、３：支持部材、５：半導体ウエハ、６：プローブ基板、７：プローブ、１０：チップ、１１：電極バッド、１２：筐体、１３：カードホルダ、１４：チャックトップ、１５：環状支持板、１７：テスターヘッド、１８：カバー、１９：ボルト、２１：絶縁板、２２：配線板、２３：プローブランド、２５：ロック機構、２６：ねじ部材、２８：スプリングピンブロック、２９：スプリングピン、３０：配列エリア、３１：配線除外エリア
３５：テスターランド

Claims (4)

1. 半導体ウエハの検査対象チップ毎にそれぞれ対応して配列され各チップの複数の電極に接触する複数のプローブを有するプローブカードと、当該プローブカードの上記各プローブに電気的にそれぞれ接続されてテスターからの試験信号を印加するテストヘッドとを少なくとも備えた検査装置において、
   上記複数のプローブに電気的にそれぞれ接続されたプローブ基板の複数のテスターランドと、各テスターランドと対応する上記テストヘッドのテスター側の複数の電気的接続部は、上記検査対象チップ単位に対応して区分けした複数の配列エリアを構成して配列され、
   プローブ基板の複数のプローブは、検査対象チップ単位で配列エリアに設けられた対応するテスターランドに接続されていることを特徴とする検査装置。
2. 請求項１に記載の検査装置において、
   テスター側とプローブ基板との接続は、上記テスター側の電気的接続部の数と上記検査対象チップの電極数とが同じか少ないとき、上記検査対象チップと上記配列エリアとを一対一で対応し、上記テスター側の電気的接続部の数より上記検査対象チップの電極数が多いとき、上記検査対象チップと上記配列エリアとをＡ対Ａ+αで対応することを特徴とする検査装置。
3. 請求項１又は２に記載の検査装置において、
   プローブカードに配線エリアを配置できない配線除外エリアがあるとき、テスター側とプローブ基板との接続は、検査対象チップ単位で上記配線除外エリアの近傍の配線エリアに設けられたテスターランドに接続されていることを特徴とする検査装置。
4. 請求項２又は３に記載の検査装置において、
   上記テスター側の電気的接続部は、スプリングピンで構成されていることを特徴とする検査装置。

Images