JP2013148511A - 検査装置 - Google Patents

検査装置 Download PDF

Info

Publication number
JP2013148511A
JP2013148511A JP2012010294A JP2012010294A JP2013148511A JP 2013148511 A JP2013148511 A JP 2013148511A JP 2012010294 A JP2012010294 A JP 2012010294A JP 2012010294 A JP2012010294 A JP 2012010294A JP 2013148511 A JP2013148511 A JP 2013148511A
Authority
JP
Japan
Prior art keywords
tester
probe
wiring
chip
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012010294A
Other languages
English (en)
Other versions
JP5492230B2 (ja
Inventor
Kenichi Washio
賢一 鷲尾
Masashi Hasegawa
昌志 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2012010294A priority Critical patent/JP5492230B2/ja
Priority to KR1020120068319A priority patent/KR101310670B1/ko
Priority to TW101122986A priority patent/TWI481883B/zh
Priority to US13/559,804 priority patent/US20130187676A1/en
Priority to CN201210454301.2A priority patent/CN103217559B/zh
Publication of JP2013148511A publication Critical patent/JP2013148511A/ja
Application granted granted Critical
Publication of JP5492230B2 publication Critical patent/JP5492230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】接続配線構造を簡単にして等長配線を容易にできるようにする。
【解決手段】本発明の検査装置は、半導体ウエハの検査対象チップ毎にそれぞれ対応して配列され各チップの複数の電極に接触する複数のプローブを有するプローブカードと、当該プローブカードの上記各プローブに電気的にそれぞれ接続されてテスターからの試験信号を印加するテストヘッドとを少なくとも備えた検査装置において、
上記複数のプローブに電気的にそれぞれ接続されたプローブ基板の複数のテスターランドと、各テスターランドと対応する上記テストヘッドのテスター側の複数の電気的接続部は、上記検査対象チップ単位に対応して区分けした複数の配列エリアを構成して配列され、
プローブ基板の複数のプローブは、検査対象チップ単位で配列エリアに設けられた対応するテスターランドに接続されている。

【選択図】 図6

Description

本発明は、半導体ウエハ上に作られたデバイスの通電試験に用いられるテスターとプローブカードとの電気的接続を改良した検査装置に関するものである。
半導体ウエハ上に作られたデバイスの通電試験に用いられる検査装置のテスターとプローブカードとの電気的接続は、例えば特許文献1に記載されているように、プローブカードの周縁に設けられたテスター接続部によって行われていた。即ち、プローブカードの周縁に設けられたテスター接続部がテスター側に電気的に接続されて、当該テスターからの検査信号が各プローブを介して半導体ウエハ上に作られたデバイスの各電極に印加されて試験が行われるようになっていた。しかし、係る構造の場合、カード基板の電気的接続の配線が複雑になるので、その改良がなされている。このような改良を施した検査装置としては特許文献2に記載の半導体検査装置がある。
この半導体検査装置は、テスターとプローブカードとの間に配置されていた配線基板および電気的接続器を除去し、テスターの電気的接続部をプローブカードに直接的に接続したものである。プローブカードのプローブ基板は、一方の面にデバイスの各電極に接触する複数のプローブを設け、他方の面にテスターに接続するためテスター側の電気的接続部に対応した位置に複数のテスターランドを設けてある。それにより、テスター側の電気的接続部とプローブカードの接続が単純になり、回路長が短くなることで配線相互のノイズの影響を小さくしてより高い周波数の検査に対応することが出来るようにしたものである。
また、テスターランドは、プローブ基板の外周部に規制されることなく全面に配置されているので、より配線長を短くする事が出来る。
特開2005−17121号公報 特開2008−300481号公報
上記構成の半導体検査装置では、テスター側の電気的接続部をプローブカードのプローブ基板に直接的に接続することにより、検査装置の構成の簡素化を図り、部材のコストの削減をはかることができる。さらに、テスターからプローブ基板までの配線長を短くすることにより、配線相互のノイズの影響を小さくしてより高い周波数の検査に対応することが出来るとしている。
ところが、上記半導体検査装置では、テスター回路から各デバイスに接続される信号、電源、グランド等の配列が、従来通りテスター側を基準にして決まっているため、プローブ基板上面のテスターランドから下面に設けられた各プローブへの内部配線が相変わらず複雑になる。このため、プローブ基板内の各配線を等長配線にするのが容易でなく、プローブ基板の設計コストが大きくなる。
本発明はこの点に鑑みてなされたもので、半導体ウエハの検査装置おいてテスターとプローブカードとの接続を、半導体ウエハの各チップ位置を基準に構成することで、プローブ基板内の接続配線をより単純にして等長配線を容易にし、また配線長を短くして配線相互間のノイズの少ない検査装置を提供すると共に、プローブ基板の設計コストを低減することを目的とする。
本発明に係る検査装置は、半導体ウエハの検査対象チップ毎にそれぞれ対応して配列され各チップの複数の電極に接触する複数のプローブを有するプローブカードと、当該プローブカードの上記各プローブに電気的にそれぞれ接続されてテスターからの試験信号を印加するテストヘッドとを少なくとも備えた検査装置において、上記複数のプローブに電気的にそれぞれ接続されたプローブ基板の複数のテスターランドと、各テスターランドと対応する上記テストヘッドのテスター側の複数の電気的接続部は、上記検査対象チップ単位に対応して区分けした複数の配列エリアを構成して配列され、プローブ基板の複数のプローブは、検査対象チップ単位で配列エリアに設けられた対応するテスターランドに接続されていることを特徴とする。
上記構成により、半導体ウエハ上に作られたデバイスの通電試験に用いられる検査装置においてプローブ基板内の接続配線を単純にすることができると共に、等長配線を容易にし、また配線長を短くして配線相互間のノイズの少ない、プローブ基板の設計コストが安価な検査装置とすることができる。
本発明の実施形態に係る検査装置を示す要部拡大断面図である。 本発明の実施形態に係る、ロック機構を備えた検査装置を示す要部拡大断面図である。 半導体ウエハのチップの配列状態を示す部分平面図である。 半導体ウエハのチップの配列にスプリングピン及びテスターランドの配列を重ねた状態を示す部分平面図である。 配線除外エリアを有する場合のスプリングピン及びテスターランドの配列の実施例を示す部分平面図である。 半導体ウエハのチップの配列に、配線除外エリアを有する場合のスプリングピン及びテスターランドの配列の実施例を重ねた状態を示す部分平面図である。
以下、本発明の実施形態に係る検査装置について、添付図面を参照しながら説明する。
本発明に係る検査装置は主に、検査対象板としての半導体ウエハを支持するXYZθステージ等を有するプローバ機構と、当該プローバ機構に支持された半導体ウエハの通電試験を行うためのテスターと、当該テスターのテスターヘッドを介してテスター側の試験信号を半導体ウエハ上に作られた複数のチップの各電極に印加するためのプローブカードを有するプローブ組立体とを備えて構成されている。このような本発明に係る検査装置としては、上記プローブカードを有する既存の検査装置すべてを用いることができる。即ち、本発明に係る検査装置は、テスターとプローブカードとの電気的接続構造に特徴があるため、このテスターとプローブカードとの電気的接続構造を組み込むことができる検査装置すべてに本発明を適用することができる。このため、本実施形態では、プローブ組立体及びその周辺構造を中心に説明する。
本実施形態のプローブ組立体1は、図1に示すように主に、プローブカード2と、このプローブカード2を支持する支持部材3とを備えている。
プローブカード2は、検査対象板である円盤状の半導体ウエハ5に合わせた円盤状のプローブ基板6と、当該プローブ基板6の下側面に設けられて半導体ウエハ5の各電極パッド(図示せず)にそれぞれ電気的に接触する複数のプローブ7とを備えている。なお、検査対象板としては、円盤状の半導体ウエハ5に限らず、他の形状もあるため、プローブ基板6はその形状に合わせて形成される。
プローブ基板6内には、配線路(図示せず)が設けられている。各配線路の一端は、プローブ基板6の下側面に設けられた後述するプローブランド23に接続されている。各配線路の他端は、プローブ基板6の上側面に設けられたテスターランド35に接続されている。各プローブランド23にはプローブ7が固着されている。これにより、各プローブ7は対応するプローブランド23に電気的に接続されている。
このプローブ基板6の配線路の具体的構成については後述する。なお、プローブ基板6の上側面のテスターランド35は、後述するチップ10単位で、必要な信号、電源、GNDパッド電極に対応している。
プローブ7は、検査対象板である半導体ウエハ5の検査対象チップ毎にそれぞれ対応して配列されている。具体的には図3に示すように、半導体ウエハ5のチップ10が縦横に配列され、各チップ10の対向する両辺部に複数の電極バッド11が配列されている場合に、各プローブ7の先端部は、各チップ10の各電極バッド11にそれぞれ整合するように配列されている。チップ10単位で必要な信号、電源、GND用のプローブが配列されている。そして、各プローブ7は、検査対象チップ単位で後述する配列エリア30に設けられた対応するテスターランド35に接続されている
プローブカード2は、図1に示すように、環状支持板15により支持部材3に支持され、プローブ組立体1はプローバ機構の筐体12の開口部にカードホルダ13を介して保持されている。これにより、プローブカード2は、そのプローブ7がXYZθステージのチャックトップ14上の半導体ウエハ5に対向して保持される。また、支持部材3の上面には、環状の補強部材18が取り付けられ、プローブカード2、環状支持板15とともにプローブ組立体1を構成している。
カードホルダ13に保持されたプローブ組立体1の上方には、テスター(図示せず)に電気的に接続されたテスターヘッド17が設けられている。このテスターヘッド17は、図示しないアームを介して筐体12に回動可能に支持されている。そして、テスターヘッド17がアームで支持されてプローブ組立体1の上面に固定されることで、テスターヘッド17側の配線路とプローブ組立体1の配線路が電気的に接続されている。これにより、テスターヘッド17の試験回路の配線路は、プローブカード2の各プローブ7に電気的にそれぞれ接続されて、テスターからの試験信号は半導体ウエハ5の各チップの電極に印加される。
支持部材3は、プローブカード2を支持するための部材であり、図1では環状の部材である。支持部材3は、種々の構造のものを用いることができる。例えば、図2の支持部材3は、中心のボス部と、このボス部から放射状に延びた複数のスポーク部(図示せず)と、各スポーク部で支持された環状部とで構成されている。
プローブ基板6は、少なくともセラミック等の絶縁板21と、この絶縁板21の下側面に固着された配線板22とを有している。絶縁板21の上側面にはテスターランド35が設けられている。このテスターランド35は、テスターヘッド17側の電気的接続部である後述するスプリングピン29が接触する電極である。
配線板22は、プローブ基板6の複数のプローブ7と、プローブ基板6上面のテスターランド35を接続する為の配線基板である。配線板22の下面にはプローブランド23が設けられている。このプローブランド23には上述のようにプローブ7が固着されている。上記テスターランド35とプローブランド23とは、一対一で電気的に接続される配線路が絶縁板21と配線板22内に設けられている。この配線板22の具体的な構造は後述する。
プローブカード2と支持部材3とは、図1のように環状支持板15で周縁だけを固定される場合と、図2のように周縁と共に中央部も固定される場合がある。図1の場合としては、プローブカード2の寸法が小さくて周辺の支持だけで済むものや、真空吸着式のもの等がある。図2の場合は、支持部材3の中央のボス部にロック機構25が設けられる。このロック機構25によって、プローブカード2と支持部材3とが周縁部以外にその中央部でも互いに固定される。ロック機構25が設けられる場合は、このロック機構25の位置する部分には上記テスター側の電気的接続部(スプリングピン29)を設けることができない。また、プローブ基板6の上測面にもロック機構25に対応する部材が設けられるため、プローブ基板6上測面の中央部は、テスターランドを設置できない配線除外エリアとなる。
プローブカード2と支持部材3とを備えたプローブ組立体1は、カードホルダ13上に載置され、ねじ部材26で固定される。
テスターヘッド17の下側には複数のスプリングピン29を内蔵するスプリングピンブロック28が設けられている。スプリングピン29の配置位置は、プローブ基板6の上面に配置されたテスターランドと対応して設けられている。テスターヘッド17内には、半導体ウエハ上に作られた半導体デバイスを試験するための回路基板が内蔵されており、その試験信号は回路基板からスプリングピン29、プローブ7を介して各デバイスのパッド電極に印加される。各スプリングピン29の両端接触子は、スプリングが弾性的に伸縮することにより、テスターヘッド17側の配線基板の電極パッド(図示せず)と、プローブ基板6上測面のテスターランド35とにそれぞれ接触して、これらの間を電気的に接続する。スプリングピン29としては、市販されているポゴピン等が使用される。
スプリングピンブロック28には、複数のスプリングピン29が検査対象のチップ10単位に対応して区分けした複数の配列エリア30(図4,5参照)を構成して配置されている。また、対応するプローブ基板6上側面のテスターランドも、同じ複数の配列エリア30を構成して配置される。
複数の配列エリア30の構成は、図1のようにプローブ組立体1にロック機構25がない場合、配線除外エリアが存在しないため、配列エリア30は、半導体ウエハ5の全域に配設することができる。この場合は、配列エリア30は、図4に示すように、縦横に配列された各チップ10に対応した位置に構成される。しかし、各配置エリア30を各チップ位置とずらした位置に構成しても良い。
テスター側とプローブ基板6との接続は、チップ単位でテスター側の電気的接続部(スプリングピン29)の数が、検査対象チップの電極数と同じか少ないとき、図4のように、上記検査対象チップと上記配列エリア30とを一対一で対応する。テスター側の電気的接続部(スプリングピン29)の数より上記検査対象チップの電極数が多いときは、上記検査対象チップと上記配列エリア30とをA対A+αで対応する。即ち、何種類かの標準的なチップサイズと、電極パッド数を基準にして配列エリア30のサイズ、スプリングピン29の配置数を取り決め、試験する半導体ウエハ上のチップサイズ、電極パッド数が大きくなった場合は、それに対応して複数の配列エリア30で複数のチップに対応すれば良く、例えば2つ(A=2)のチップに対して3つ(A+1)の配列エリア30を対応することが出来る。αは2以上である場合もある。
個々の配列エリア30には、一つのチップの試験に必要な、電源配線、GND配線、信号配線等複数の配線路が配置される。
また、図2のようにプローブ組立体1にプローブカード2と支持部材3との接続のためにロック機構25があると、その部分は配列エリア30が配置できない配線除外エリア31となるため、配列エリア30は、この配線除外エリア31を除く半導体ウエハ5の全域に配設することになる。この場合、配列エリア30は、例えば図5に示すように、中央の配線除外エリア31を除いて同心円の円環状に配置して構成されても良く、また他の配置でもよい。
図4,5に示す各スプリングピンブロック28及びテスターランド35の各配列エリア30では、各々15本のスプリングピン29がそれぞれ対応するテスターランド35と接続される。各スプリングピン29は、上述したようにプローブ7の数に応じてそのすべてが使用される場合と、その一部が使用される場合とがある。全てのスプリングピン29が、プローブ基板6のテスターランド35に電気的に接続されるが、使用されるプローブ7と対応するテスターランド35との接続だけが、配線板22内にて配線路により接続される。しかし、使用しないスプリングピン29を予め配置しなくても良い。
多種類のプローブ組立体を制作するときに、プローブ基板の上側面のテスターランド配置を何種類か標準化して共通化することができる。
配線板22では、チップ単位でプローブ基板6下面に取り付けられた複数のプローブ7から、プローブ基板6上面の複数のテスターランド35への各配線路が、配線長がより短くなるように、また配線長さが等長になるように対応して設けられる。図4のように、各配列エリア30と各チップ10の配置とが互いに整合している場合は、配列エリア30の15個のテスターランドの内14個と、チップ10の14個の電極バッド11に対応するプローブ7とをつなぐ配線路が絶縁板21及び配線板22の内部に設けられる。
一方、図5のように、配線除外エリア31があって各配列エリア30と各チップ10とが互いに整合できない場合は、必要な数の配列エリア30は、配線除外エリア31を除いたウエハ全域を使用して配置される。その場合、配列エリア30として使用できるエリアを、ウエハに配置されたチップの数量で分割し複数の配列エリア30とする事が出来る。配線板22内では、配列エリア30単位で近傍のチップに対応して配線路が接続される。
図6に基づいて説明すると、半導体ウエハ5の各チップ10のうち配線除外エリア31に位置するチップ10Aには、近傍の配列エリア30Aに設けられたテスターランド35が対応する。チップ10Aに対応するプローブ7と配列エリア30A内のテスターランド35とが配線板22内で接続されている。また、配列エリア30Bのテスターランド35とチップ10Bの各電極バッド11に対応したプローブ7とを接続するように配線されている。同様に、配列エリア30C〜30Fのテスターランド35とチップ10C〜10Fの各電極バッド11に対応したプローブ7とを接続するように配線される。他のチップ10及び配列エリア30も同様にして対応する。
以上のように、テスターヘッド17とプローブカード2の配線路接続を、半導体ウエハ5のチップ10単位を主体に配置する。即ち、スプリングピン29とプローブ基板6上側面のテスターランド35の接続するエリアを、従来の外周タイプではなく、ウエハ領域全面を使用し、各チップに対応した配列エリア30単位で接続することにより、接続配線をより単純にでき、テスターから各プローブ7までの各配線路が短くなることで配線相互間のノイズを低減する事ができ、また等長配線することが容易な検査装置を提供することができる。
従来のスプリングピンブロック28では、信号、電源、グランドの配列がテスター主導で決まっていたため、プローブ基板6内におけるテスターランド35からプローブ7までの配線が長くて複雑になり、等長配線にする事が容易ではなかった。これに対して、本実施形態のように、スプリングピンブロック28の各スプリングピン29の配列とプローブ基板6の上側面のテスターランド35の配列を、チップ領域主導で行うことにより、プローブ基板6内での接続配線が簡単で等長配線が容易になり、プローブ基板の設計コストが低減する。
なお、本発明は、上記実施形態に限定されるものではなく、その趣旨を逸脱しない限り、種々に変更、組み合わせすることができる。検査装置のテスターヘッドの電気的接続部としては、上記したスプリングピンに代えて、例えばカンチレバープローブ、ラバープローブのようなプローブ部材、またはコネクタ接続等、テスターランドに接触可能な種々の接触子を適用することができる。
1:プローブ組立体、2:プローブカード、3:支持部材、5:半導体ウエハ、6:プローブ基板、7:プローブ、10:チップ、11:電極バッド、12:筐体、13:カードホルダ、14:チャックトップ、15:環状支持板、17:テスターヘッド、18:カバー、19:ボルト、21:絶縁板、22:配線板、23:プローブランド、25:ロック機構、26:ねじ部材、28:スプリングピンブロック、29:スプリングピン、30:配列エリア、31:配線除外エリア
35:テスターランド

Claims (4)

  1. 半導体ウエハの検査対象チップ毎にそれぞれ対応して配列され各チップの複数の電極に接触する複数のプローブを有するプローブカードと、当該プローブカードの上記各プローブに電気的にそれぞれ接続されてテスターからの試験信号を印加するテストヘッドとを少なくとも備えた検査装置において、
    上記複数のプローブに電気的にそれぞれ接続されたプローブ基板の複数のテスターランドと、各テスターランドと対応する上記テストヘッドのテスター側の複数の電気的接続部は、上記検査対象チップ単位に対応して区分けした複数の配列エリアを構成して配列され、
    プローブ基板の複数のプローブは、検査対象チップ単位で配列エリアに設けられた対応するテスターランドに接続されていることを特徴とする検査装置。
  2. 請求項1に記載の検査装置において、
    テスター側とプローブ基板との接続は、上記テスター側の電気的接続部の数と上記検査対象チップの電極数とが同じか少ないとき、上記検査対象チップと上記配列エリアとを一対一で対応し、上記テスター側の電気的接続部の数より上記検査対象チップの電極数が多いとき、上記検査対象チップと上記配列エリアとをA対A+αで対応することを特徴とする検査装置。
  3. 請求項1又は2に記載の検査装置において、
    プローブカードに配線エリアを配置できない配線除外エリアがあるとき、テスター側とプローブ基板との接続は、検査対象チップ単位で上記配線除外エリアの近傍の配線エリアに設けられたテスターランドに接続されていることを特徴とする検査装置。
  4. 請求項2又は3に記載の検査装置において、
    上記テスター側の電気的接続部は、スプリングピンで構成されていることを特徴とする検査装置。
JP2012010294A 2012-01-20 2012-01-20 検査装置 Active JP5492230B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012010294A JP5492230B2 (ja) 2012-01-20 2012-01-20 検査装置
KR1020120068319A KR101310670B1 (ko) 2012-01-20 2012-06-26 검사장치
TW101122986A TWI481883B (zh) 2012-01-20 2012-06-27 檢查裝置
US13/559,804 US20130187676A1 (en) 2012-01-20 2012-07-27 Inspection apparatus
CN201210454301.2A CN103217559B (zh) 2012-01-20 2012-11-13 检查装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010294A JP5492230B2 (ja) 2012-01-20 2012-01-20 検査装置

Publications (2)

Publication Number Publication Date
JP2013148511A true JP2013148511A (ja) 2013-08-01
JP5492230B2 JP5492230B2 (ja) 2014-05-14

Family

ID=48796721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010294A Active JP5492230B2 (ja) 2012-01-20 2012-01-20 検査装置

Country Status (5)

Country Link
US (1) US20130187676A1 (ja)
JP (1) JP5492230B2 (ja)
KR (1) KR101310670B1 (ja)
CN (1) CN103217559B (ja)
TW (1) TWI481883B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI435083B (zh) * 2010-07-27 2014-04-21 Mpi Corp Combination probe head for vertical probe card and its assembly alignment method
US10247756B2 (en) 2014-05-20 2019-04-02 Hermes-Epitek Corp. Probe card structure
TWI606759B (zh) * 2014-05-20 2017-11-21 漢民科技股份有限公司 電路板結構
JP6758229B2 (ja) * 2017-03-16 2020-09-23 東京エレクトロン株式会社 検査装置の診断方法および検査システム
CN107621602B (zh) * 2017-08-15 2020-04-03 大族激光科技产业集团股份有限公司 集成电路芯片载板的测试方法
TWI639206B (zh) 2018-01-16 2018-10-21 中美矽晶製品股份有限公司 用以檢測半導體元件之通孔電極的導通狀態之檢測系統及檢測方法
CN108828382A (zh) * 2018-07-26 2018-11-16 上海华虹宏力半导体制造有限公司 多芯片集成测试方法
KR102605620B1 (ko) * 2018-09-13 2023-11-23 삼성전자주식회사 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
TWI730510B (zh) * 2019-11-26 2021-06-11 松翰股份有限公司 全區域影像測試方法與架構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017178A (ja) * 2003-06-27 2005-01-20 Micronics Japan Co Ltd プローブカード
JP2008300481A (ja) * 2007-05-30 2008-12-11 Micronics Japan Co Ltd 半導体検査装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218910B1 (en) * 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
US6798225B2 (en) * 2002-05-08 2004-09-28 Formfactor, Inc. Tester channel to multiple IC terminals
US6707311B2 (en) * 2002-07-09 2004-03-16 Advantest Corp. Contact structure with flexible cable and probe contact assembly using same
JP2005017121A (ja) * 2003-06-26 2005-01-20 Micronics Japan Co Ltd プローブカード
JP2008286657A (ja) * 2007-05-18 2008-11-27 Advantest Corp プローブカードおよびそれを備えた電子部品試験装置
KR101265973B1 (ko) * 2008-03-26 2013-05-22 가부시키가이샤 어드밴티스트 프로브 장치 및 시험 시스템
JP5325085B2 (ja) * 2009-12-24 2013-10-23 日本碍子株式会社 接続装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017178A (ja) * 2003-06-27 2005-01-20 Micronics Japan Co Ltd プローブカード
JP2008300481A (ja) * 2007-05-30 2008-12-11 Micronics Japan Co Ltd 半導体検査装置

Also Published As

Publication number Publication date
CN103217559A (zh) 2013-07-24
KR20130085910A (ko) 2013-07-30
TWI481883B (zh) 2015-04-21
JP5492230B2 (ja) 2014-05-14
TW201331600A (zh) 2013-08-01
CN103217559B (zh) 2016-01-20
KR101310670B1 (ko) 2013-09-24
US20130187676A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
JP5492230B2 (ja) 検査装置
US8901949B2 (en) Probe card for testing a semiconductor chip
JP4842640B2 (ja) プローブカードおよび検査方法
JP5134864B2 (ja) 半導体検査装置
US9759745B2 (en) Probe card
JP4972418B2 (ja) 試験装置およびプローブカード
JP5024861B2 (ja) プローブカード
KR20010030367A (ko) 콘택트 핀을 장착하기 위한 핀 블럭 구조물
JP2009541715A (ja) プローブ・カード基板上のタイル角部のソーイング
JP3990232B2 (ja) プローブカードのプローブテストヘッド構造
KR100934914B1 (ko) 전기적 접속장치
US7535239B1 (en) Probe card configured for interchangeable heads
US7298154B2 (en) Probe apparatus
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
KR101120405B1 (ko) 프로브 블록 조립체
JP2007093279A (ja) パフォーマンスボード、試験装置、試験方法、診断用ボード及び診断方法
JP3864201B2 (ja) プローブカード
JP5086783B2 (ja) カンチレバー型プローブカード
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
US8901948B2 (en) Wafer probe card
KR100865770B1 (ko) 반도체 웨이퍼 검사용 프로브 카드
JPH0572269A (ja) Icテスターの測定治具
TWM463903U (zh) 測試組件
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
JP2007067008A (ja) 半導体検査のプローブ方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140228

R150 Certificate of patent or registration of utility model

Ref document number: 5492230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250