JP2005017178A - プローブカード - Google Patents
プローブカード Download PDFInfo
- Publication number
- JP2005017178A JP2005017178A JP2003184426A JP2003184426A JP2005017178A JP 2005017178 A JP2005017178 A JP 2005017178A JP 2003184426 A JP2003184426 A JP 2003184426A JP 2003184426 A JP2003184426 A JP 2003184426A JP 2005017178 A JP2005017178 A JP 2005017178A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- card
- tester
- substrate
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】電気的有効長さを容易に同じにすることにある。
【解決手段】カード基板に配置された複数のプローブを、中心側に位置するプローブほど、仮想的な円の周方向及び半径方向に間隔をおいてカード基板に備えられた複数のテスター接続部のうち、カード基板の中央側に位置するテスター接続部に接続させたことを特徴とする。
【選択図】 図１０
【解決手段】カード基板に配置された複数のプローブを、中心側に位置するプローブほど、仮想的な円の周方向及び半径方向に間隔をおいてカード基板に備えられた複数のテスター接続部のうち、カード基板の中央側に位置するテスター接続部に接続させたことを特徴とする。
【選択図】 図１０
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路のような電子回路の通電試験に用いるプローブカードに関し、特に半導体ウエーハに形成された複数の電子回路の同時通電試験用として好適なプローブカードに関する。
【０００２】
【従来の技術】
半導体ウエーハに形成された未切断の複数の集積回路を同時に試験する装置に用いられるプローブカードは、種々提案されている（例えば、特許文献１，２，３）。
【０００３】
【特許文献１】
特公平８−１４４４号公報
【特許文献１７】
特開平７−３２１１００号公報
【特許文献１】
特開２００１−１１６７６７号公報
【０００４】
【解決しようとする課題】
この種のプローブカードにおいては、プローブ及びテスターランドの組のプローブからテスターランドまでの電気的有効長さを同じにすることが要求されている。
【０００５】
しかし、プローブの数（同時に検査すべき集積回路の数）が多くなるほど、プローブカードが大きくなって、プローブとテスターランドとの間の物理的長さの差が大きくなり、その結果プローブカードが大きくなるほど、前記のような電気的有効長さを同じにすることが難しくなる。
【０００６】
本発明の目的は、電気的有効長さを容易に同じにすることにある。
【０００７】
【解決手段、作用、効果】
本発明に係るプローブカードは、半導体ウエーハに形成された複数の被検査領域の通電試験に用いられるプローブカードに適用される。
【０００８】
そのようなプローブカードは、中央領域及び該中央領域の周りの外側領域を有するカード基板であって仮想的な円の周方向及び半径方向に間隔をおいた複数のテスター接続部を前記外側領域に備えると共に複数の配線を備えるカード基板と、前記被検査領域の電極に個々に対応された複数のプローブであって少なくとも一部を前記カード基板の一方の面の中央領域から突出させた状態に前記カード基板に配置され、少なくとも前記配線により前記テスター接続部に個々に接続されたプローブとを含む。
【０００９】
前記プローブは、中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続されている。
【００１０】
中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続すると、プローブからテスター接続部までの物理的長さの差が小さくなるから、プローブからテスター接続部までの電気的な有効長さの差も小さくなる。
【００１１】
上記の結果、本発明によれば、電気的有効長さを同じにするために電気的有効長さの小さいプローブ及びテスター接続部の組に対応する配線に設けるジグザグ部（付加部）の長さを小さくすることができるから、電気的有効長さを容易に同じにすることができる。
【００１２】
プローブカードは、さらに、前記カード基板の他方の面に組み付けられた実装基板と、それぞれが複数の電極を有する、各実装基板に取り付けられた複数の電気部品とを含むことができる。
【００１３】
前記複数の配線の一部は、一端が前記テスター接続部に接続され、他端が前記電極の端子及び前記プローブのいずれか一方に接続されており、前記複数の配線の他の一部は、一端が前記プローブに接続され、他端が前記電気部品の電極に接続されていてもよい。
【００１４】
上記のようにすれば、プローブの一部は電気部品を介してテスター接続部に接続され、それによりそれらのプローブとテスター接続部との組の電気的有効長さが長くなる。しかし、中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続されているから、そのような電気的有効長さの差が小さく、電気的有効長さを容易に同じにすることができる。
【００１５】
【発明の実施の形態】
図１〜図９を参照するに、プローブカード１０は、カード基板１２と、少なくとも一部がカード基板１２の下面から突出した状態にカード基板１２に配置された複数のプローブ１４と、カード基板１２の上側に配置された複数の実装基板１６と、各実装基板１６とカード基板１２とを電気的に接続する複数のコネクタ１８と、実装基板１６の上下両面のそれぞれに複数層の形に配置された複数の電気部品２０，２２，２４とを含む。
【００１６】
電気部品２０は、リレーのように比較的大きい部品であり、また矩形の本体２６の対向する一対の側面から伸びる複数のリード電極２８を備えている。電気部品２２及び２４は、抵抗器やコンデンサのように電気部品２０より小さい部品であり、またバンプ電極や接続ランドのような複数の電極（図示せず）を１つの面に有している。
【００１７】
カード基板１２の上面及びその上方の空間に余裕があるならば、図２及び図３に示すように、カード基板１２の上面にも、電気部品３０を上下方向に多層に取り付けてもよい。
【００１８】
カード基板１２は、プローブ１４の上端が個々に対応された複数の接続ランド３２を下面に備え、接続ランド３２とプローブ１４とを一対一の関係に電気的に接続する複数の配線３４を内部に備え、図示しないテスターに電気的に接続される複数のテスター接続部３６を上面に備えている。
【００１９】
接続ランド３４は、カード基板１２の中央領域に配置されている。これに対し、テスター接続部３６は、中央領域の周りの外周領域に配置されている。テスター接続部３６は、平坦なランド部すなわちテスターランドであってもよいし、導電性の凹所のような他の部分であってもよい。
【００２０】
各配線３４の他端部は、コネクタ１８の端子とテスターランド３６とのいずれか一方に電気的に接続されている。接続ランド３２、配線３４及びテスターランド３６は、導電性を有している。
【００２１】
プローブ１４は、図示の例では、導電性の金属細線から形成された垂直針である。しかし、プローブ１４は、導電性の金属材料で製作された、ニードルタイプ、ブレードタイプ、ポゴピンタイプ等、他の種類のものであってもよい。
【００２２】
プローブ１４は、プローブ基板３８にこれの厚さ方向に貫通した状態に配置されている。各プローブ１４は、上端部を接続ランド３２に押圧されており、それにより各プローブ１４は、カード基板１２の配線３４により、電気部品２０，２２，２４の電極及びテスターランド３６のいずれか一方に電気的に接続されている。
【００２３】
プローブ基板３８は、取り付けフレーム４０により、カード基板１２から下方に間隔をおいてカード基板１２と平行の状態に、カード基板１２の下面に取り付けられている。これにより。各プローブ１４は、上端部を接続ランド３２に押圧されている。取り付けフレーム４０は、ボルトのような止め具（図示せず）でカード基板１２の下面に取り付けられている。
【００２４】
図示の例では、９０度の角度を有する扇形状に形成された４つの実装基板１６がカード基板１２の上面を４等分する状態に、カード基板１２にこれの中心の周りに配置されている。
【００２５】
各実装基板１６の下面には、一対のコネクタ４２が下面に直列的に取り付けられている。両コネクタ４２は、実装基板１６の下面を２等分するように、４５度の角度的位置を半径方向に間隔をおいて半径方向へ直列的に伸びている。
【００２６】
各コネクタ４２は、コネクタ１８に個々に対応されて、対応するコネクタ１８に嵌合されている。そのような状態において、各実装基板１６は、カード基板１２から間隔をおいてカード基板１２と平行の状態に、ねじ部材のような複数の止め具によりカード基板１２に取り付けられている。
【００２７】
図６から図９に示すように、各実装基板１６には、短い角柱状の複数のスペーサ４４が電気部品２０の配置箇所の中央に同じ方向に整列した状態に取り付けられている。各スペーサ４４は電子部品２０に対応されており、各電子部品２０は対応するスペーサ４４に載置されている。これにより、各電子部品２０は実装基板１６から上下方向に間隔をおいている。
【００２８】
各実装基板１６は、また、導電性の複数のランド４６をスペーサ４４の隣りの各箇所に有していると共に、実装基板１６をこれの厚さ方向に貫通する複数の貫通穴４８をランド４６の群の外側のそれぞれに有している。各貫通穴４８も導線性を有している。
【００２９】
ランド４６及び貫通穴４８のそれぞれは、図示しない配線によりコネクタ４２の端子に電気的に接続されて、コネクタ１８を介してカード基板１２の配線３４に電気的に接続されている。
【００３０】
図示の例では、４対のコネクタ１８がカード基板１２の上面を４等分するようにカード基板１２に９０度の角度的間隔をおいて取り付けられている。各対のコネクタ１８は、コネクタ４２の対に対応されている。対をなす両コネクタ１８は、半径方向に間隔をおいて半径方向へ直列状に伸びている。
【００３１】
各電気部品２０は、各リード電極２８が、実装基板１６の側に曲げて貫通穴４８に差し込まれて、半田のような導電性接着剤により貫通穴４８に接着されていることにより、実装基板１６に組み付けられている。これにより、電気部品２０が安定した状態に実装基板１６に支持される。
【００３２】
各電子部品２２及び２４は、それぞれ、電極がスペーサ４４に対して一方側及び他方側に位置するランド４６に半田のような導電性接着剤により接着されていることにより、実装基板１６に組み付けられている。これにより、電気部品２２，２４も安定した状態に実装基板１６に支持される。
【００３３】
カード基板１２、各実装基板１６、プローブ基板３８、取り付けフレーム４０及びスペーサ４４は、電気絶縁材料から製作されている。
【００３４】
図１０に示すように、検査すべき半導体ウエーハ５０は、それぞれが集積回路として作用する矩形の複数の被検査領域５２を縦横に有している。各被検査領域５２は、複数の電極を有しており、各電極をプローブ１４の先端（針先）に押圧される。
【００３５】
プローブカード１０において、各プローブ１４は、カード基板１２の配線３４を介してテスターランド３６に接続されているか、カード基板１２の配線３４、電子部品２０，２２，２４のいずれか及びカード基板１２の配線３４を介してテスターランド３６に接続されている。
【００３６】
各プローブ１４とテスターランド３６との間の電気的な有効長さは、カード基板１２の配線３４を介してテスターランド３６に接続されているプローブ１４の場合、主として配線３４の長さ寸法となる。
【００３７】
これに対し、カード基板１２の配線３４、電子部品２０，２２，２４のいずれか及びカード基板１２の配線３４を介してテスターランド３６に接続されているプローブ１４の場合、そのような電気的有効長さは、以下の長さの和となる。
【００３８】
１：ランド３２からコネクタ１８の端子までの長さ。
【００３９】
２：コネクタ１８の端子からいずれかの電子部品２０，２２，２４までの長さ。
【００４０】
３：いずれかの電子部品２０，２２，２４内の電気的有効長さ。
【００４１】
４：いずれかの電気部品２０，２２，２４からコネクタ４２の端子までのながさ。
【００４２】
５：コネクタ４２の端子からテスターランド３６までの長さ。
【００４３】
上記のことから、プローブの先端からテスターランドまでの物理的長さ寸法、ひいては電気的有効長さは、後者が前者より大きくなる。
【００４４】
このため、プローブカード１０においては、図１０に示すように、カード基板１２の中心側に位置するプローブ１４ほど、カード基板１２の中央側に位置するテスター接続部３６に対応させて、各プローブ１４を対応するテスター接続部３６に接続している。
【００４５】
また、カード基板１２及び実装基板１６の配線は、各プローブ１４とテスターランド３６との間の電気的有効長さが可能な限り等しくなるように、すなわち、そのような電気的有効長さが大きくなるプローブ１４ほど、以下のように対応付けて、それらを接続するように、設計される。
【００４６】
１：そのプローブに近い、コネクタ１８の端子。
【００４７】
２：そのコネクタの端子に近いいずれかの電子部品２０，２２，２４。
【００４８】
３：その電気部品２０，２２又は２４に近い、コネクタ４２の端子。
【００４９】
４：そのコネクタ４２の端子に近いテスターランド３６。
【００５０】
上記のようにしても、電気的有効長さが異なる場合は、電気的有効長さをこれが最も長いプローブに合わせるように、他のプローブ１４に対応する配線がジグザグ状とされる。
【００５１】
上記の結果、プローブ１４とテスターランド３６との間の電気的な有効長さが同じとされる。また、電気的有効長さを同じにすべくジグザグ状の配線にする箇所が少なくなる。
【００５２】
上記のように、扇形状の４つの実装基板１６をカード基板１２に上記のように配置し、複数の電気部品２０，２２，２４を実装基板１６に分配して取り付けると共に、コネクタ４２を実装基板１６の下面に該下面を周方向に二等分するように取り付けると、上記物理的長さ寸法ひいては電気的有効長さの差が小さくなるように、プローブ１４とテスターランド３６とを対応付けることが容易になる。
【００５３】
また、上記のように、カード基板１２の中心側に位置するプローブ１４ほど、カード基板１２の中央側に位置するテスター接続部３６に接続すると、プローブ１４からテスター接続部３６までの物理的長さの差が小さくなり、プローブ１４からテスター接続部３６までの電気的な有効長さの差も小さくなる。
【００５４】
上記の結果、電気的有効長さを同じにするために電気的有効長さの小さいプローブ１４及びテスター接続部２６の組に対応する配線３４に設けるジグザグ部の長さを小さくすることができるから、電気的有効長さを容易に同じにすることができる。
【００５５】
通電試験時、テスターランド３６がテスターに電気的に接続された状態で、プローブ１４の先端すなわち下端（針先）が集積回路の電極に押圧され、テスターにより各プローブ１４に通電される。
【００５６】
プローブカード１０は、複数の電気部品２０，２２，２４を実装基板１６の一方及び他方の面に複数層に配置しているから、多数の電気部費を配置することができ、それにより多数の集積回路を同時に検査することができ、その結果１つの半導体ウエーハの通電試験時間が短縮する。特に、１つの半導体ウエーハ上の全ての集積回路の同時通電試験を行う構造とすることも可能になるし、多くの電気部品を効率よく配置可能になる。
【００５７】
図示の例では、１つの部品配置箇所に３種類の電気部品２０，２２，２４を配置しているが、１つの部品配置箇所に２種類又は４種類以上の電気部品を配置してもよい。また、電気部品を実装基板１６の両面側に配置する代わりに、一方の面側にのみ配置してもよい。
【００５８】
本発明は、実装基板１６及び電子部品２０，２２，２４を備えないプローブカードにも適用することができる。
【００５９】
本発明は、上記実施例に限定されず、その趣旨を逸脱しない限り、種々変更することができる。
【図面の簡単な説明】
【図１】本発明に係るプローブカードの一実施例を示す平面図である。
【図２】図１に示すプローブカードの正面図である。
【図３】図１に示すプローブカードの一部の拡大断面図である。
【図４】図１に示すプローブカードのカード基板における電気部品の配置箇所の拡大平面図である。
【図５】図１に示すプローブカードにおける実装基板の配置箇所の拡大平面図である。
【図６】図１に示すプローブカードにおける電気部品の配置箇所の拡大平面図である。
【図７】図６における７−７線に沿って得た断面図である。
【図８】図７における８−８線に沿って得た断面図である。
【図９】電気部品の装着前における電気部品配置箇所の拡大平面図である。
【図１０】プローブとテスター接続部との配線状態を説明するための図である。
【符号の説明】
１０ プローブカード
１２ カード基板
１４ プローブ
１６ 実装基板
１８，４２ コネクタ
２０，２２，２４，３０ 電子部品
２６ 電子部品の本体
２８ 電子部品のリード電極
３２ 接続ランド
３４ 配線
３６ テスター接続部
３８ プローブ基板
４０ フレーム
４４ スペーサ
４６ ランド
４８ 貫通穴
５０ 半導体ウエーハ
５２ 被検査領域
【発明の属する技術分野】
本発明は、集積回路のような電子回路の通電試験に用いるプローブカードに関し、特に半導体ウエーハに形成された複数の電子回路の同時通電試験用として好適なプローブカードに関する。
【０００２】
【従来の技術】
半導体ウエーハに形成された未切断の複数の集積回路を同時に試験する装置に用いられるプローブカードは、種々提案されている（例えば、特許文献１，２，３）。
【０００３】
【特許文献１】
特公平８−１４４４号公報
【特許文献１７】
特開平７−３２１１００号公報
【特許文献１】
特開２００１−１１６７６７号公報
【０００４】
【解決しようとする課題】
この種のプローブカードにおいては、プローブ及びテスターランドの組のプローブからテスターランドまでの電気的有効長さを同じにすることが要求されている。
【０００５】
しかし、プローブの数（同時に検査すべき集積回路の数）が多くなるほど、プローブカードが大きくなって、プローブとテスターランドとの間の物理的長さの差が大きくなり、その結果プローブカードが大きくなるほど、前記のような電気的有効長さを同じにすることが難しくなる。
【０００６】
本発明の目的は、電気的有効長さを容易に同じにすることにある。
【０００７】
【解決手段、作用、効果】
本発明に係るプローブカードは、半導体ウエーハに形成された複数の被検査領域の通電試験に用いられるプローブカードに適用される。
【０００８】
そのようなプローブカードは、中央領域及び該中央領域の周りの外側領域を有するカード基板であって仮想的な円の周方向及び半径方向に間隔をおいた複数のテスター接続部を前記外側領域に備えると共に複数の配線を備えるカード基板と、前記被検査領域の電極に個々に対応された複数のプローブであって少なくとも一部を前記カード基板の一方の面の中央領域から突出させた状態に前記カード基板に配置され、少なくとも前記配線により前記テスター接続部に個々に接続されたプローブとを含む。
【０００９】
前記プローブは、中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続されている。
【００１０】
中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続すると、プローブからテスター接続部までの物理的長さの差が小さくなるから、プローブからテスター接続部までの電気的な有効長さの差も小さくなる。
【００１１】
上記の結果、本発明によれば、電気的有効長さを同じにするために電気的有効長さの小さいプローブ及びテスター接続部の組に対応する配線に設けるジグザグ部（付加部）の長さを小さくすることができるから、電気的有効長さを容易に同じにすることができる。
【００１２】
プローブカードは、さらに、前記カード基板の他方の面に組み付けられた実装基板と、それぞれが複数の電極を有する、各実装基板に取り付けられた複数の電気部品とを含むことができる。
【００１３】
前記複数の配線の一部は、一端が前記テスター接続部に接続され、他端が前記電極の端子及び前記プローブのいずれか一方に接続されており、前記複数の配線の他の一部は、一端が前記プローブに接続され、他端が前記電気部品の電極に接続されていてもよい。
【００１４】
上記のようにすれば、プローブの一部は電気部品を介してテスター接続部に接続され、それによりそれらのプローブとテスター接続部との組の電気的有効長さが長くなる。しかし、中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続されているから、そのような電気的有効長さの差が小さく、電気的有効長さを容易に同じにすることができる。
【００１５】
【発明の実施の形態】
図１〜図９を参照するに、プローブカード１０は、カード基板１２と、少なくとも一部がカード基板１２の下面から突出した状態にカード基板１２に配置された複数のプローブ１４と、カード基板１２の上側に配置された複数の実装基板１６と、各実装基板１６とカード基板１２とを電気的に接続する複数のコネクタ１８と、実装基板１６の上下両面のそれぞれに複数層の形に配置された複数の電気部品２０，２２，２４とを含む。
【００１６】
電気部品２０は、リレーのように比較的大きい部品であり、また矩形の本体２６の対向する一対の側面から伸びる複数のリード電極２８を備えている。電気部品２２及び２４は、抵抗器やコンデンサのように電気部品２０より小さい部品であり、またバンプ電極や接続ランドのような複数の電極（図示せず）を１つの面に有している。
【００１７】
カード基板１２の上面及びその上方の空間に余裕があるならば、図２及び図３に示すように、カード基板１２の上面にも、電気部品３０を上下方向に多層に取り付けてもよい。
【００１８】
カード基板１２は、プローブ１４の上端が個々に対応された複数の接続ランド３２を下面に備え、接続ランド３２とプローブ１４とを一対一の関係に電気的に接続する複数の配線３４を内部に備え、図示しないテスターに電気的に接続される複数のテスター接続部３６を上面に備えている。
【００１９】
接続ランド３４は、カード基板１２の中央領域に配置されている。これに対し、テスター接続部３６は、中央領域の周りの外周領域に配置されている。テスター接続部３６は、平坦なランド部すなわちテスターランドであってもよいし、導電性の凹所のような他の部分であってもよい。
【００２０】
各配線３４の他端部は、コネクタ１８の端子とテスターランド３６とのいずれか一方に電気的に接続されている。接続ランド３２、配線３４及びテスターランド３６は、導電性を有している。
【００２１】
プローブ１４は、図示の例では、導電性の金属細線から形成された垂直針である。しかし、プローブ１４は、導電性の金属材料で製作された、ニードルタイプ、ブレードタイプ、ポゴピンタイプ等、他の種類のものであってもよい。
【００２２】
プローブ１４は、プローブ基板３８にこれの厚さ方向に貫通した状態に配置されている。各プローブ１４は、上端部を接続ランド３２に押圧されており、それにより各プローブ１４は、カード基板１２の配線３４により、電気部品２０，２２，２４の電極及びテスターランド３６のいずれか一方に電気的に接続されている。
【００２３】
プローブ基板３８は、取り付けフレーム４０により、カード基板１２から下方に間隔をおいてカード基板１２と平行の状態に、カード基板１２の下面に取り付けられている。これにより。各プローブ１４は、上端部を接続ランド３２に押圧されている。取り付けフレーム４０は、ボルトのような止め具（図示せず）でカード基板１２の下面に取り付けられている。
【００２４】
図示の例では、９０度の角度を有する扇形状に形成された４つの実装基板１６がカード基板１２の上面を４等分する状態に、カード基板１２にこれの中心の周りに配置されている。
【００２５】
各実装基板１６の下面には、一対のコネクタ４２が下面に直列的に取り付けられている。両コネクタ４２は、実装基板１６の下面を２等分するように、４５度の角度的位置を半径方向に間隔をおいて半径方向へ直列的に伸びている。
【００２６】
各コネクタ４２は、コネクタ１８に個々に対応されて、対応するコネクタ１８に嵌合されている。そのような状態において、各実装基板１６は、カード基板１２から間隔をおいてカード基板１２と平行の状態に、ねじ部材のような複数の止め具によりカード基板１２に取り付けられている。
【００２７】
図６から図９に示すように、各実装基板１６には、短い角柱状の複数のスペーサ４４が電気部品２０の配置箇所の中央に同じ方向に整列した状態に取り付けられている。各スペーサ４４は電子部品２０に対応されており、各電子部品２０は対応するスペーサ４４に載置されている。これにより、各電子部品２０は実装基板１６から上下方向に間隔をおいている。
【００２８】
各実装基板１６は、また、導電性の複数のランド４６をスペーサ４４の隣りの各箇所に有していると共に、実装基板１６をこれの厚さ方向に貫通する複数の貫通穴４８をランド４６の群の外側のそれぞれに有している。各貫通穴４８も導線性を有している。
【００２９】
ランド４６及び貫通穴４８のそれぞれは、図示しない配線によりコネクタ４２の端子に電気的に接続されて、コネクタ１８を介してカード基板１２の配線３４に電気的に接続されている。
【００３０】
図示の例では、４対のコネクタ１８がカード基板１２の上面を４等分するようにカード基板１２に９０度の角度的間隔をおいて取り付けられている。各対のコネクタ１８は、コネクタ４２の対に対応されている。対をなす両コネクタ１８は、半径方向に間隔をおいて半径方向へ直列状に伸びている。
【００３１】
各電気部品２０は、各リード電極２８が、実装基板１６の側に曲げて貫通穴４８に差し込まれて、半田のような導電性接着剤により貫通穴４８に接着されていることにより、実装基板１６に組み付けられている。これにより、電気部品２０が安定した状態に実装基板１６に支持される。
【００３２】
各電子部品２２及び２４は、それぞれ、電極がスペーサ４４に対して一方側及び他方側に位置するランド４６に半田のような導電性接着剤により接着されていることにより、実装基板１６に組み付けられている。これにより、電気部品２２，２４も安定した状態に実装基板１６に支持される。
【００３３】
カード基板１２、各実装基板１６、プローブ基板３８、取り付けフレーム４０及びスペーサ４４は、電気絶縁材料から製作されている。
【００３４】
図１０に示すように、検査すべき半導体ウエーハ５０は、それぞれが集積回路として作用する矩形の複数の被検査領域５２を縦横に有している。各被検査領域５２は、複数の電極を有しており、各電極をプローブ１４の先端（針先）に押圧される。
【００３５】
プローブカード１０において、各プローブ１４は、カード基板１２の配線３４を介してテスターランド３６に接続されているか、カード基板１２の配線３４、電子部品２０，２２，２４のいずれか及びカード基板１２の配線３４を介してテスターランド３６に接続されている。
【００３６】
各プローブ１４とテスターランド３６との間の電気的な有効長さは、カード基板１２の配線３４を介してテスターランド３６に接続されているプローブ１４の場合、主として配線３４の長さ寸法となる。
【００３７】
これに対し、カード基板１２の配線３４、電子部品２０，２２，２４のいずれか及びカード基板１２の配線３４を介してテスターランド３６に接続されているプローブ１４の場合、そのような電気的有効長さは、以下の長さの和となる。
【００３８】
１：ランド３２からコネクタ１８の端子までの長さ。
【００３９】
２：コネクタ１８の端子からいずれかの電子部品２０，２２，２４までの長さ。
【００４０】
３：いずれかの電子部品２０，２２，２４内の電気的有効長さ。
【００４１】
４：いずれかの電気部品２０，２２，２４からコネクタ４２の端子までのながさ。
【００４２】
５：コネクタ４２の端子からテスターランド３６までの長さ。
【００４３】
上記のことから、プローブの先端からテスターランドまでの物理的長さ寸法、ひいては電気的有効長さは、後者が前者より大きくなる。
【００４４】
このため、プローブカード１０においては、図１０に示すように、カード基板１２の中心側に位置するプローブ１４ほど、カード基板１２の中央側に位置するテスター接続部３６に対応させて、各プローブ１４を対応するテスター接続部３６に接続している。
【００４５】
また、カード基板１２及び実装基板１６の配線は、各プローブ１４とテスターランド３６との間の電気的有効長さが可能な限り等しくなるように、すなわち、そのような電気的有効長さが大きくなるプローブ１４ほど、以下のように対応付けて、それらを接続するように、設計される。
【００４６】
１：そのプローブに近い、コネクタ１８の端子。
【００４７】
２：そのコネクタの端子に近いいずれかの電子部品２０，２２，２４。
【００４８】
３：その電気部品２０，２２又は２４に近い、コネクタ４２の端子。
【００４９】
４：そのコネクタ４２の端子に近いテスターランド３６。
【００５０】
上記のようにしても、電気的有効長さが異なる場合は、電気的有効長さをこれが最も長いプローブに合わせるように、他のプローブ１４に対応する配線がジグザグ状とされる。
【００５１】
上記の結果、プローブ１４とテスターランド３６との間の電気的な有効長さが同じとされる。また、電気的有効長さを同じにすべくジグザグ状の配線にする箇所が少なくなる。
【００５２】
上記のように、扇形状の４つの実装基板１６をカード基板１２に上記のように配置し、複数の電気部品２０，２２，２４を実装基板１６に分配して取り付けると共に、コネクタ４２を実装基板１６の下面に該下面を周方向に二等分するように取り付けると、上記物理的長さ寸法ひいては電気的有効長さの差が小さくなるように、プローブ１４とテスターランド３６とを対応付けることが容易になる。
【００５３】
また、上記のように、カード基板１２の中心側に位置するプローブ１４ほど、カード基板１２の中央側に位置するテスター接続部３６に接続すると、プローブ１４からテスター接続部３６までの物理的長さの差が小さくなり、プローブ１４からテスター接続部３６までの電気的な有効長さの差も小さくなる。
【００５４】
上記の結果、電気的有効長さを同じにするために電気的有効長さの小さいプローブ１４及びテスター接続部２６の組に対応する配線３４に設けるジグザグ部の長さを小さくすることができるから、電気的有効長さを容易に同じにすることができる。
【００５５】
通電試験時、テスターランド３６がテスターに電気的に接続された状態で、プローブ１４の先端すなわち下端（針先）が集積回路の電極に押圧され、テスターにより各プローブ１４に通電される。
【００５６】
プローブカード１０は、複数の電気部品２０，２２，２４を実装基板１６の一方及び他方の面に複数層に配置しているから、多数の電気部費を配置することができ、それにより多数の集積回路を同時に検査することができ、その結果１つの半導体ウエーハの通電試験時間が短縮する。特に、１つの半導体ウエーハ上の全ての集積回路の同時通電試験を行う構造とすることも可能になるし、多くの電気部品を効率よく配置可能になる。
【００５７】
図示の例では、１つの部品配置箇所に３種類の電気部品２０，２２，２４を配置しているが、１つの部品配置箇所に２種類又は４種類以上の電気部品を配置してもよい。また、電気部品を実装基板１６の両面側に配置する代わりに、一方の面側にのみ配置してもよい。
【００５８】
本発明は、実装基板１６及び電子部品２０，２２，２４を備えないプローブカードにも適用することができる。
【００５９】
本発明は、上記実施例に限定されず、その趣旨を逸脱しない限り、種々変更することができる。
【図面の簡単な説明】
【図１】本発明に係るプローブカードの一実施例を示す平面図である。
【図２】図１に示すプローブカードの正面図である。
【図３】図１に示すプローブカードの一部の拡大断面図である。
【図４】図１に示すプローブカードのカード基板における電気部品の配置箇所の拡大平面図である。
【図５】図１に示すプローブカードにおける実装基板の配置箇所の拡大平面図である。
【図６】図１に示すプローブカードにおける電気部品の配置箇所の拡大平面図である。
【図７】図６における７−７線に沿って得た断面図である。
【図８】図７における８−８線に沿って得た断面図である。
【図９】電気部品の装着前における電気部品配置箇所の拡大平面図である。
【図１０】プローブとテスター接続部との配線状態を説明するための図である。
【符号の説明】
１０ プローブカード
１２ カード基板
１４ プローブ
１６ 実装基板
１８，４２ コネクタ
２０，２２，２４，３０ 電子部品
２６ 電子部品の本体
２８ 電子部品のリード電極
３２ 接続ランド
３４ 配線
３６ テスター接続部
３８ プローブ基板
４０ フレーム
４４ スペーサ
４６ ランド
４８ 貫通穴
５０ 半導体ウエーハ
５２ 被検査領域
Claims (3)
- 半導体ウエーハに形成された複数の被検査領域の通電試験に用いられるプローブカードであって、
中央領域及び該中央領域の周りの外側領域を有するカード基板であって仮想的な円の周方向及び半径方向に間隔をおいた複数のテスター接続部を前記外側領域に備えると共に複数の配線を備えるカード基板と、
前記被検査領域の電極に個々に対応された複数のプローブであって少なくとも一部を前記カード基板の一方の面の中央領域から突出させた状態に前記カード基板に配置され、少なくとも前記配線により前記テスター接続部に個々に接続されたプローブとを含み、
前記プローブは、中心側に位置するプローブほど、前記中央側に位置するテスター接続部に接続されている、プローブカード。 - さらに、前記カード基板の他方の面に組み付けられた実装基板と、それぞれが複数の電極を有する、各実装基板に取り付けられた複数の電気部品とを含む、請求項１に記載のプローブカード。
- 前記複数の配線の一部は、一端が前記テスター接続部に接続され、他端が前記電極の端子及び前記プローブのいずれか一方に接続されており、前記複数の配線の他の一部は、一端が前記プローブに接続され、他端が前記電気部品の電極に接続されている、請求項１又は２に記載のプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184426A JP2005017178A (ja) | 2003-06-27 | 2003-06-27 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184426A JP2005017178A (ja) | 2003-06-27 | 2003-06-27 | プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005017178A true JP2005017178A (ja) | 2005-01-20 |
Family
ID=34184204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184426A Pending JP2005017178A (ja) | 2003-06-27 | 2003-06-27 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005017178A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013148511A (ja) * | 2012-01-20 | 2013-08-01 | Micronics Japan Co Ltd | 検査装置 |
-
2003
- 2003-06-27 JP JP2003184426A patent/JP2005017178A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013148511A (ja) * | 2012-01-20 | 2013-08-01 | Micronics Japan Co Ltd | 検査装置 |
| TWI481883B (zh) * | 2012-01-20 | 2015-04-21 | Nihon Micronics Kk | 檢查裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063687B2 (ja) | マルチチップモジュール | |
| KR100329293B1 (ko) | 프로브 카드 | |
| US7791364B2 (en) | Electronic device probe card with improved probe grouping | |
| JP4434371B2 (ja) | プローブユニット及びプローブカード | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP2005017121A (ja) | プローブカード | |
| JPH10185954A (ja) | 検査用ヘッド | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| JP4455940B2 (ja) | 電気的接続装置 | |
| JP4171094B2 (ja) | プローブユニット | |
| JP2009031087A (ja) | プローブ及び電気的接続装置 | |
| JP4102571B2 (ja) | 接触子及び電気的接続装置 | |
| JP4800564B2 (ja) | プローブカード | |
| JP2005017178A (ja) | プローブカード | |
| JP4060984B2 (ja) | プローブカード | |
| US7559773B2 (en) | Electrical connecting apparatus | |
| JPH11344521A (ja) | 積層型コネクター装置および回路基板の検査装置 | |
| JP2000292441A5 (ja) | ||
| JPH11344532A (ja) | 回路基板上の探針のための装置 | |
| JPH10282147A (ja) | 平板状被検査体の試験用ヘッド | |
| JP4060985B2 (ja) | プローブカード | |
| KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| JPH05297020A (ja) | プローブ組立体 | |
| JP2005037229A (ja) | 電気的接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060407 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20071126 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071218 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080207 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A02 |