KR20060120282A - 금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법 - Google Patents

금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR20060120282A
KR20060120282A KR1020067018780A KR20067018780A KR20060120282A KR 20060120282 A KR20060120282 A KR 20060120282A KR 1020067018780 A KR1020067018780 A KR 1020067018780A KR 20067018780 A KR20067018780 A KR 20067018780A KR 20060120282 A KR20060120282 A KR 20060120282A
Authority
KR
South Korea
Prior art keywords
gas
film
substrate
temperature
forming
Prior art date
Application number
KR1020067018780A
Other languages
English (en)
Other versions
KR100832929B1 (ko
Inventor
츠요시 다카하시
신타로 아오야마
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060120282A publication Critical patent/KR20060120282A/ko
Application granted granted Critical
Publication of KR100832929B1 publication Critical patent/KR100832929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C23C16/4482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material by bubbling of carrier gas through liquid source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Abstract

처리용기(1)내에 HTB 가스와 디실란 가스를 도입하여, 실리콘 기판(W) 상에 CVD에 의해 하프늄 실리케이트막을 성막한다. 기판을 지지하는 서셉터(2)에 매설한 히터(5)에 의해 기판 온도를 제어하여 성막을 실행한다. 그 성막시의 기판 온도는, HTB가 수산화 하프늄과 이소부틸렌으로 분해하는 온도 이상으로, 또한 디실란 가스의 자기 분해 온도 미만, 바람직하게는 350 ℃ 이상 450 ℃ 이하로 제어된다.

Description

금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체 장치의 제조 방법{METHOD AND APPARATUS FOR FORMING METAL SILICATE FILM, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 하프늄 실리케이트막 등의 금속 실리케이트막을 성막하는 성막 방법 및 성막 장치, 및, 금속 실리케이트막을 게이트 절연막으로서 구비하는 반도체 장치의 제조 방법에 관한 것이다.
최근, LSI의 고집적화, 고속화의 요청으로부터 LSI를 구성하는 반도체 소자의 디자인 룰이 점점 미세화되고 있다. 그에 따라 CMOS 디바이스에 있어서는, 게이트 절연막에, SiO2 용량 환산 막 두께의 EOT(Equivalent Oxide Thickness)로 1.5nm 정도 이하의 두께가 요구되고 있다. 이러한 얇은 절연막을 게이트 리크(gate leak) 전류를 증가시키지 않고서 실현하는 재료로서 고유전율 재료, 이른바 High-k 재료가 주목받고 있다.
고유전율 재료를 게이트 절연막으로서 이용하는 경우는, 실리콘 기판과의 상 호 확산이 없고, 열역학적으로 안정적일 필요가 있어, 그 관점으로부터 하프늄, 지르코늄(zirconium) 혹은 란탄계 원소의 산화물 또는 그 금속 실리케이트가 유망시 되고 있다.
최근 하프늄 실리케이트(HfSiOX), 지르코늄 실리케이트(ZrSiOX) 등, 금속 실리케이트막의 CMOS 논리 소자 평가가 활발하게 진행되어, 그 높은 캐리어 이동도(mobility)에 의해, 차세대 게이트 절연막의 후보로서 큰 기대를 모으고 있다.
종래, 금속 실리케이트막을 CVD(화학적 기상 성장법)에 의해 성막하는 경우, 원료로서, 금속 알콕시드 원료에 더해 실리콘원으로서 TEOS(테트라에톡시실란(tetraethoxysilane))나 실록산(siloxane) 화합물을 이용하는 방법이 알려져 있다(예컨대, 일본 특허 공개 2002-343790호 공보나 일본 특허 공개 2003-82464호 공보).
또한, 실리콘원으로서 실리콘 수소화물 등의 무기화합물 원료를 이용하는 방법도 알려져 있다. 예컨대, HTB(하프늄 테트라 터셔리 부톡사이드(hafnium tetra-tertiary butoxide)와 디실란(disilane; Si2H6)을 원료로서 배치(batch)식의 종형로(縱型爐)를 이용하는 하프늄 실리케이트막의 성막 방법이 반도체 첨단 테크놀로지스(Semiconductor Leading Edge Technologies Inc.)에 의해 공표되어 있다(Aoyama et al., International Workshop on Gate Insulator 2003, November 7, 2003).
이러한 배치식의 종형로의 경우, 가스 도입구 부근의 온도가 높아지면, 원료 가스가 활성화되어 산화물이 퇴적하여 가스 도입구가 막힐 우려가 있기 때문에, 하프늄 실리케이트의 성막을 280℃ 정도의 비교적 낮은 온도로 실행하고 있다.
그러나, 이러한 낮은 온도로 성막을 실행하는 경우에는, 하프늄 원료로서 이용되는 HTB의 분해가 불충분해진다. 탄소를 많이 포함하는 미분해물이 막중에 취입되어, 이것이 막 특성에 영향을 끼쳐, 충분한 절연 특성을 얻을 수 없게 될 우려가 있다.
종래는, 이것을 회피하기 위해서 금속 실리케이트 성막 후에 막을 산소 래디컬이나 오존에 노출하는 개질(改質) 공정을 추가하여, 막중의 탄소 농도를 감소시키고 있었다. 그러나, 이 공정에 의해 금속 실리케이트막의 기초인 실리콘 기판이 산화되어, 게이트 절연막으로서의 환산 막두께(EOT)를 증가시켜버리는 새로운 문제점을 유기한다.
본 발명은 이러한 사정에 비추어 이루어진 것으로서, 양질인 금속 실리케이트막을 성막할 수 있는 성막 방법 및 장치를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 양질인 금속 실리케이트막을 게이트 절연막으로서 구비하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제를 해결하기 위해 검토를 반복한 결과, 이하의 것을 발견하였다.
우선, 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용하여, CVD에 의해 금속 실리케이트막을 성막할 때에, 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상이면, 원료 유래의 탄화물이 막중에 잔존하기 어려워져, 절연성이 높아지는 것을 발견하였다. 또한, 이러한 반응을 촉진시키기 위해서 온도를 지나치게 올리면, 실리콘 수소화물의 자기분해가 발생하여, 실리콘-실리콘 결합이 발생하여 오히려 절연성이 저하하고, 막의 표면 거칠기도 커지는 것을 발견하였다． 또한, 금속 알콕시드 가스로서 HTB를 이용하고, 실리콘 수소화물로서 디실란을 이용하여, CVD에 의해 하프늄 실리케이트막을 성막하는 경우에는, 350 ℃이상 450 ℃이하이면, 바람직한 HTB의 분해가 발생하고, 또한 디실란의 자기 분해가 발생하지 않는 것을 발견하였다.
본 발명은 이러한 지견에 근거하여 완성된 것으로, 제 1 관점에서는, 기판을 준비하는 공정과, 상기 기판 상에, 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용한 CVD에 의해 금속 실리케이트막을 성막하는 공정을 구비하고, 상기 성막 공정은, 상기 기판의 온도를 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만으로 하여 실행되는 것을 특징으로 하는 성막 방법을 제공한다.
본 발명은, 동일한 관점에서, 보다 구체적으로는, 기판을 준비하는 공정과, 이 기판 상에 HTB(하프늄 테트라 터셔리 부톡사이드) 가스와 디실란(Si2H6) 가스를 이용한 CVD에 의해 하프늄 실리케이트막을 성막하는 공정을 구비하고, 상기 성막 공정은, 상기 기판의 온도를 350 ℃ 이상 450 ℃ 이하로 하여 실행되는 것을 특징으로 하는 성막 방법을 제공한다.
본 발명의 제 2 관점에서는, 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용하고, CVD에 의해 기판 상에 금속 실리케이트막을 성막하기 위한 성막 장치에 있어서, 기판이 수용되는 처리 용기와, 상기 처리 용기내의 기판을 가열하는 히터와, 금속 알콕시드 원료를 기화시켜 금속 알콕시드 가스로 하는 기화 수단을 구비하고 상기 금속 알콕시드 가스와 상기 실리콘 수소화물 가스를 상기 처리용기에 서로 독립하여 공급하는 가스 공급계와, 상기 가스 공급계에 의해서 공급되는 상기 금속 알콕시드 가스와 상기 실리콘 수소화물 가스를 상기 처리용기내에 확산시키는 샤워헤드와, 성막시에 있어서의 상기 처리용기내의 기판 온도가, 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만이 되도록 상기 히터를 제어하는 컨트롤러를 포함한 것을 특징으로 하는 성막 장치를 제공한다.
본 발명은, 동일한 관점에서, 보다 구체적으로는, HTB 가스와 디실란 가스를 이용하고, CVD에 의해 기판 상에 하프늄 실리케이트막을 성막하기 위한 성막 장치에 있어서, 기판이 수용되는 처리 용기와, 상기 처리 용기내의 기판을 가열하는 히터와, 액체 HTB를 기화시켜 HTB 가스로 하는 기화 수단을 구비하고, 상기 HTB 가스와 상기 디실란 가스를 상기 처리용기에 서로 독립하여 공급하는 가스 공급계와, 상기 가스 공급계에 의해서 공급되는 상기 HTB 가스와 상기 디실란 가스를 상기 처리용기내에 확산시키는 샤워헤드와, 성막시에 있어서의 상기 처리용기내의 기판 온도가 350 ℃ 이상 450 ℃ 이하가 되도록 상기 히터를 제어하는 컨트롤러를 포함한 것을 특징으로 하는 성막 장치를 제공한다.
본 발명의 제 3 관점에서는, 실리콘 기판을 준비하는 공정과, 상기 실리콘 기판 상에 베이스 절연막으로서의 실리콘 산화막을 형성하는 공정과, 상기 실리콘 산화막 상에, 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용한 CVD에 의해 게이트 절연막으로서의 금속 실리케이트막을 성막하는 공정과, 상기 금속 실리케이트막 상에 게이트 전극을 형성하는 공정을 포함하되, 상기 금속 실리케이트막을 성막하는 공정은, 상기 실리콘 기판의 온도를, 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만으로 하여 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명에 의하면, HTB 등의 금속 알콕시드의 가스와, 디실란 등의 실리콘 수소화물의 가스를 이용하여, 기판 상에 CVD에 의해 금속 실리케이트막을 성막하는데 있어서, 성막시의 기판 온도를, 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만이 되도록 한다. 이 때문에, 금속 실리케이트막 중에 탄소가 잔존하기 어렵고, 또한 동일한 막중에 실리콘-실리콘 결합이 발생하기 어려워진다. 이에 의해, 절연성이 양호하고 또한 표면 거칠기가 작은 양질의 금속 실리케이트막을 성막할 수 있다.
도 1은 본 발명에 따른 성막 장치의 일실시형태를 도시하는 단면도,
도 2는 HTB의 열분해 특성을 도시하는 적외흡수 스펙트럼도,
도 3은 웨이퍼 온도를 변화시킨 경우에 있어서의, 웨이퍼 상의 HfO2의 막두께의 변화를 도시한 도면,
도 4는 여러가지의 웨이퍼 온도에 있어서 막 표면 상태의 SEM 사진,
도 5는 도 1의 장치를 이용하여 웨이퍼 온도 360 ℃로 하프늄 실리케이트막을 성막한 경우에 있어서 막두께 방향의 각 원소의 농도를 도시한 도면,
도 6은 종래의 배치식 종형로를 이용하여 웨이퍼 온도 280 ℃로 하프늄 실리케이트막을 성막한 경우에 있어서 막두께 방향의 탄소 원자 농도를 도시한 도면,
도 7은 기판 온도를 (a) 360 ℃, (b) 495 ℃, (c) 542 ℃로서 하프늄 실리케이트막을 성막한 경우의 XPS 스펙트럼을 도시한 도면,
도 8은 기판 온도를 (a) 360 ℃, (b) 405 ℃, (c) 450 ℃, (d) 495 ℃, (e) 542 ℃로 하여 각각 디실란 가스 유량을 변화시킨 경우의, 하프늄 실리케이트막의 조성의 변화를 도시한 도면, 그리고
도 9는 웨이퍼 온도 및 디실란 가스 유량을 변화시킨 경우의, 웨이퍼 상에 성막된 하프늄 실리케이트막의 표면 거칠기를 도시한 도면이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시의 형태에 대하여 설명한다.
도 1은 본 발명에 따른 성막 방법의 일실시형태를 실시하기 위한 성막 장치를 나타내는 단면도이다. 이 성막 장치(100)는, 기밀(氣密)하게 구성된 대략 원통 형상의 처리 용기(1)를 구비하고 있다. 이 처리 용기(1)의 안에는, 피 처리체인 Si 기판(웨이퍼)(W)을 지지하기 위한, AlN 등의 세라믹으로 이루어지는 서셉터(2)가 배치되어 있다. 이 서셉터(2)는, 원통 형상의 지지부재(3)에 의해 지지되어 있다. 또한, 서셉터(2)에는 히터(5)가 매립되어 있고, 이 히터(5)에는 히터 전원(6)이 접속되어 있다. 한편, 서셉터(2)의 상면 근방에는 열전쌍(7)이 마련되고 있고, 열전쌍(7)의 신호는 컨트롤러(8)로 전송되도록 되어 있다. 그리고, 컨트롤러(8)는 열전쌍(7)의 신호에 따라 히터 전원(6)에 지령을 송신하고, 히터(5)의 가열을 제어하여 Si 웨이퍼(W)의 온도를 제어하도록 되어 있다.
또한, 처리용기(1)의 내벽 및 서셉터(2)와 지지부재(3)의 외주에는, 부착물이 퇴적하는 것을 방지하기 위한 석영 라이너(9)가 마련되어 있다. 석영 라이너(9)와 처리용기(1)의 벽부와의 사이에는 퍼지 가스(실드 가스)를 흐르게 하도록 되어 있어, 이에 의해 벽부에 부착물이 퇴적하는 것이 방지되어 콘태미네이션(contamination)이 방지된다.
처리용기(1)의 천장벽(1a)에는, 원형의 구멍(1b)이 형성되어 있고, 그곳에 처리용기(1)내로 돌출하는 샤워헤드(10)가 끼워져 있다. 샤워헤드(10)는, 후술하는 가스 공급계(30)로부터 공급된 성막용의 가스를 처리용기(1)내에 확산시키기 위 한 것이다. 이 샤워헤드(10)의 상부에는, 금속원료 가스인 HTB 가스가 도입되는 제 1 도입로(11)와, 실리콘 수소화물 가스인 디실란 가스가 도입되는 제 2 도입로(12)가 형성되어 있다. 샤워헤드(10)의 내부에는, 수평한 원반 형상의 상방 공간(13) 및 하방 공간(14)이 형성되어 있다. 상방 공간(13)에는 제 1 도입로(11)가 연결되어 있고, 이 공간(13)으로부터 제 1 가스 토출로(15)가 샤워헤드(10)의 바닥면까지 연장되어 있다. 하방 공간(14)에는 제 2 도입로(12)가 연결되어 있고, 이 공간(14)으로부터 제 2 가스 토출로(16)가 샤워헤드(10)의 바닥면까지 연장하고 있다. 즉, 샤워헤드(10)는, 제 1 도입로(11)로부터 도입되는 HTB 가스와, 제 2 도입로(12)로부터 도입되는 디실란 가스가 서로(섞이는 일없이) 독립하여 별개의 가스 토출로(15 및 16)로부터 토출하는, 포스트 믹스 타입으로 되어있다.
처리용기(1)의 저벽(1c)에는, 하방을 향해서 돌출하는 배기 용기(21)가 접속되어 있다. 배기 용기(21)의 측면에는 배기관(22)이 접속되어 있고, 이 배기관(22)에는 배기 장치(23)가 접속되어 있다. 그리고 이 배기 장치(23)를 작동시키는 것에 의해 처리 용기(1) 내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다. 처리용기(1)의 측벽에는, 웨이퍼 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입출을 실행하기 위한 반입출구(24)와, 이 반입출구(24)를 개폐하는 게이트 밸브(25)가 마련되어 있다.
가스 공급계(30)는, 액체의 HTB를 저장하는 HTB 탱크(31)와, 캐리어 가스인 N2가스를 공급하는 N2가스 공급원(37)과, 디실란 가스를 공급하는 디실란 가스 공급 원(43)을 가지고 있다. 또한, 가스 공급계(30)는, 액체 HTB를 기화시켜 HTB 가스(HTB 증기)로 하는 기화 유닛을 가지고 있다.
HTB 탱크(31)에 He 가스 등의 압송 가스를 도입함으로써, 탱크(31)내의 액체의 HTB가, 배관(33)을 거쳐서 기화 유닛(35)으로 유도된다. 기화 유닛(35)에는, N2가스 공급원(37)으로부터 배관(39)을 거쳐서 N2가스가 도입된다. 기화 유닛(35)에서 기화된 HTB(HTB 가스)는, 도입된 N2가스에 의해서, 배관(41)을 통하여 샤워헤드(10)의 제 1 도입로(11)로 반송된다. 또한, 배관(41) 및 샤워헤드(10)에는, HTB 가스를 자기 분해되지 않는 정도의 온도로 가열하기 위한, 도시하지 않은 히터가 마련되어 있다.
디실란 가스 공급원(43)에는, 배관(44)이 접속되어 있다. 디실란 가스는, 디실란 가스 공급원(43)으로부터 배관(44)을 통하여 샤워헤드(10)의 제 2 도입로(12)로 반송된다.
또한, 기체를 반송하는 배관(39, 44)에는, 각각 매스플로우 컨트롤러(MFC)(47)와, MFC(47)를 사이에 두고 2개의 밸브(48)가 마련되어 있다. 또한, 배관(41, 44)으로부터는, 각각 배기 라인에 연결되는 프리플로우 라인(45, 46)이 분기하고 있다. 또한, 배관(41, 44)의 샤워헤드(10) 근방 및 프리플로우 라인(45, 46)의 분기점 근방에는, 각각 밸브(50)가 마련되어 있다. 또한, 액체를 반송하는 배관(33)에는, 액체 매스플로우 컨트롤러(LMFC)(49)가 마련되어 있다.
이와 같이 구성된 성막 장치에 있어서, Si 웨이퍼(W) 상에서의 하프늄 실리 케이트막의 성막은, 아래와 같이 하여 실행된다.
우선, 처리용기(31)내를 배기하여 압력을 400 Pa 정도로 하고, 히터(5)에 의해 Si 웨이퍼(W)를 소정의 온도로 가열한다.
이 상태로, HTB 탱크(31)로부터의 액체 HTB를 기화 유닛(35)에 의해 기화시켜 프리 플로우 라인(45)으로 흐르게 하고, 디실란 가스 공급원(43)으로부터의 디실란 가스를 프리 플로우 라인(46)으로 흐르게 하여, 일정 시간 프리 플로우를 실행한다. 그 후, 밸브(50)를 전환하여, HTB 가스(HTB 증기)와 디실란 가스를 각각 제 1 및 제 2 도입로(11, 12)에 공급하고, 제 1 및 제 2 가스 토출로(15, 16)로부터 처리용기(1)내로 토출하여, 성막을 개시한다. 이 경우에, 배관(41) 및 샤워헤드(10)는 도시하지 않은 히터에 의해 HTB가 기화된 상태를 유지하지만 자기 분해는 하지 않는 온도로 가열된다. 그리고, 처리용기(1)내의 가열된 Si 웨이퍼(W) 상에서, HTB 가스와 디실란 가스와의 반응이 발생하여, 웨이퍼(W) 상에 하프늄 실리케이트막이 성막된다.
HTB의 분자 구조는, 하기의 화학식에 나타내는 구조와 같다. 즉, 분자의 중심으로 있는 Hf 원자는 4개의 O 원자와 결합하고 있어, 각 O 원자에 터셔리 부틸기가 결합하고 있다. 이와 같이 HTB는 분자중에 O 원자를 포함하고 있기 때문에, 산화제를 이용하는 일없이 디실란 가스와의 반응에 의해 하프늄 실리케이트막을 형성할 수 있다.
Figure 112006066088772-PCT00001
이 때의 가스 유량은, HTB : 0.2~1 L/min, N2가스 : 0.5~2 L/min, 디실란 가스 : 40 mL/min 정도가 예시된다. 또한, 성막시의 처리용기(1)내의 압력은 40~400 Pa가 예시된다.
이 때의 성막 온도 즉 웨이퍼 온도는, HTB의 열분해 특성 및 디실란 가스의 열분해 특성을 고려하여 결정해야 한다.
우선, HTB의 분해 특성에 대하여 설명한다. 도 2는 HTB의 열분해 특성을 나타내는 적외흡수 스펙트럼도이다. 이 도면에 도시하는 바와 같이, 성막 온도가 낮은 경우에는, 터셔리부틸기(t-C4H9)가 많이 발생한다. t-C4H9는 탄소분이 많아, 휘발하기 어렵기 때문에, 이것이 많으면 막중의 탄소 불순물이 되어 특성에 악영향을 끼칠 것으로 생각된다. 이에 대하여, 성막 온도가 상승함에 따라서, t-C4H9가 서서히 저하하고, 이소부틸렌(isobutylene)이 증가한다. 이것은, 하기의 반응에 의해 HTB가 수산화하프늄과 이소부틸렌으로 분해했기 때문이라고 생각된다.
Figure 112006066088772-PCT00002
이와 같이 수산화 하프늄이 생성되는 반응이 우세하게 되면, 필연적으로 HfO2의 생성량이 증가하여, 탄소불순물이 적은 하프늄 실리케이트막이 생성된다.
도 3은 웨이퍼 온도를 변화시킨 경우에 있어서의, HTB를 300 초간 공급했을 때의 웨이퍼 상의 HfO2의 막두께의 변화를 도시하는 도면이다. 또한, 이 때의 압력은 40 Pa 및 200 Pa로 하였다. 이 도면에 도시하는 바와 같이, 웨이퍼 온도(성막 온도)가 350 ℃ 부근까지 HfO2의 막두께가 상승하여, 그 이상으로 포화한다. 이것으로부터, 350 ℃이상으로 성막을 실행하는 것에 의해 상기 반응이 충분히 발생하여, 막중의 탄소불순물이 적어지는 것으로 생각된다.
또한, 도 4에, 여러가지의 온도로 SiO2 막 부착 웨이퍼에 HTB를 300초간 공급했을 때의 막의 표면 상태의 SEM 사진을 나타낸다. 이 도면에 도시하는 바와 같이, 온도가 350 ℃를 넘으면, 표면 거칠기가 작아져 있는 것을 알 수 있다. 이 것으로부터, 상기 반응이 발생하는 것에 의해, 막중의 탄소불순물이 적어질 뿐만아니라, 막의 표면 거칠기도 작아지는 것이 확인되었다.
도 5는 도 1의 장치를 이용하여 웨이퍼 온도 360 ℃로 하프늄 실리케이트막을 성막한 경우에 있어서의 막두께 방향의 각 원소의 농도를 도시하는 도면이고, 도 6은 종래의 배치식 종형로를 이용하여 노체(爐體) 온도 즉 웨이퍼 온도 280 ℃로 하프늄 실리케이트막을 성막한 경우에 있어서의 막두께 방향의 탄소 원자 농도를 도시하는 도면이다. 이들 도면에 도시하는 바와 같이, 종래의 배치식 종형로를 이용하여 280 ℃로 하프늄 실리케이트막을 성막한 경우에는, 성막 직후의 탄소 원자 농도는 5×1020 atoms/cm3이다. 이에 대하여, 도 1의 장치를 이용하여 360 ℃로 하프늄 실리케이트막을 성막한 경우에는, 성막 직후의 탄소 원자 농도는 1×1020 atoms/cm3로서, 종래의 장치를 이용한 280 ℃인 경우의 1/5로 감소하는 것이 확인되었다.
다음에, 디실란 가스의 분해 특성에 대하여 설명한다. 도 7은, 기판온도를 (a) 360 ℃, (b) 495 ℃, (c) 542 ℃로 하고, 디실란 가스의 유량을 40 mL/min으로 하여 하프늄 실리케이트막을 성막한 경우의 XPS 스펙트럼(검출 각도 15도)을 도시하는 도면이다. 또한, 막두께는 상기 각각의 온도 조건으로, 10.1 nm, 8.3 nm, 8.4 nm이다. 이 도면에 도시하는 바와 같이, 495 ℃에서는 100 eV 부근에 Si-Si 결합에 대응하는 피크가 인정되고, 542 ℃에서는 그 피크가 현저한 것으로 되어 있다. 그러나, 360 ℃에서는 이러한 피크는 보이지 않는다. 이것으로부터, 495 ℃이상에서 막중에 Si-Si 결합이 발생하고 있는 것이 확인되었다.
도 8은, 각각 기판 온도를 (a) 360 ℃, (b) 405 ℃, (c) 450 ℃, (d) 495 ℃, (e) 542 ℃로 하여 디실란 가스유량을 변화시킨 경우의, 하프늄 실리케이트막의 조성의 변화를 도시하는 도면이다. 이 도면으로부터, 온도 495℃ 이상에서는 디실란 가스 유량의 증가와 함께 산소의 비율이 저하하지만, 450℃ 이하에서는 이러한 현상이 발생하지 않는 것을 알 수 있다. 이것으로부터도 495℃ 이상에서는 막중에 Si-Si 결합이 발생하고 있는 것이 예상된다.
이 Si-Si 결합은, 디실란의 자기 분해 반응이 발생한 것을 나타내는 것이다. 이러한 자기 분해 반응이 발생하여 Si-Si 결합이 증가하는 것에 의해, 하프늄 실리케이트막의 절연성이 저하한다. 상기 결과로부터, 성막시의 기판 온도는, 디실란에 자기 분해가 발생하지 않는 450℃이하가 바람직한 것이 확인되었다.
도 9는 하프늄 실리케이트막을 극박(極薄) SiO2부착 웨이퍼 상에 성막했을 때의 표면 거칠기(평균 거칠기(Ra))를 나타낸다. 비교를 위해, 웨이퍼 상에 직접 하프늄 실리케이트막을 성막한 경우(온도 495 ℃, 유량 40 mL/min)의 표면 거칠기 및 웨이퍼 자체의 표면 거칠기도 나타낸다. 성막 압력은 40 Pa이다. 웨이퍼 상의 극박 SiO2는, 실제의 게이트 절연막의 베이스 절연막(인터페이스층)을 상정하고, 자외선 여기(勵起) O2 래디컬에 의한 실리콘 기판 산화에 의해 형성되며, N2 래디컬에 의한 후질화 처리를 더하고 있다. 이 도면에 도시하는 바와 같이, 디실란의 자기 분해 반응이 발생하지 않는 기판 온도 360 ℃의 경우에는, 유량 40 mL/min에 있어서 Ra로 0.14 nm라는, Si 웨이퍼와 동일한 레벨의 지극히 양호한 표면 거칠기가 얻어지고 있다. 이에 반하여, 디실란의 자기 분해 반응이 발생하고 있는 기판 온도 495 ℃의 경우에는, 동일한 유량 40 mL/min에 있어서 평균 표면 조도(粗度)(Ra)가 0.23 nm로 표면 거칠기가 커져 있다. 또한, 유량이 200 mL/min로 증가하는 것에 의해, Ra가 1.4 nm로 현저한 표면 거칠기를 보였다. 이것으로부터, 디실란의 자기 분해 반응을 억제하는 것에 의해, 하프늄 실리케이트막의 표면 거칠기도 양호해지는 것이 확인되었다. 또한, 웨이퍼 상에 직접 하프늄 실리케이트막을 성막한 경우에는 표면 거칠기가 Ra로 0.43 nm이므로 극박 SiO2 부착 웨이퍼의 경우보다도 거친 것이 되었다.
이상으로부터, 본 실시형태에 있어서의 HTB와 디실란 가스를 이용한 하프늄 실리케이트막의 성막에 있어서, 성막시의 기판 온도는, 하프늄 알콕시드인 HTB가 수산화 하프늄과 이소부틸렌으로 분해하는 온도 이상으로, 또한 실리콘 수소화물인 디실란의 자기 분해 온도 미만으로 설정한다. 구체적으로는 350 ℃이상 450℃이하가 바람직하다. 이에 의해, 탄소 불순물이 적고 절연성이 높고 표면 거칠기가 작은, 양질인 하프늄 실리케이트막을 성막할 수 있어, 게이트 절연막으로서 적합한 것이 된다.
종래의 배치식 종형로에서는, 원료 가스가 노(爐)내에 도입된 시점에서 노체 온도까지 가열된다. 이 때문에, 설정된 노체 온도가 지나치게 높으면, 원료 가스가 웨이퍼에 도달할 때까지 성막 반응이 발생해 버리는 문제점이 있다. 이 때문에, 노체 온도(즉 웨이퍼 온도)를 280 ℃ 정도로 낮은 온도로 설정하지 않을 수 없었다. 이에 대하여, 본 실시형태에 있어서는, 낱장식 성막 장치를 이용하고 있다. 이 때문에, 원료 가스가 공급계로부터 웨이퍼(W)에 도달하기까지 샤워헤드(10)내 등의 공간의 온도를 낮게 하여, 웨이퍼(W)만을 성막 온도로 가열하는 것이 가능하다. 따라서, 웨이퍼 온도를 350 ℃ 이상이라는, 보다 높은 온도로 설정하는 것이 가능해진다.
또한, 이러한 낱장식 성막 장치에 있어서, 배관(41) 및 샤워헤드(10)의 온도는, 금속 알콕시드인 HTB의 자기 분해 온도보다도 낮게 설정되어 있다. 이 때문에, HTB가 Si 웨이퍼 상에 도달하기 전에 분해하는 것이 방지되어, Si 웨이퍼(W)에서 확실히 소망하는 반응을 발생시킬 수 있다.
또한, 샤워헤드(10)는 포스트 믹스 타입으로, 샤워헤드(10)내에서는 HTB와 디실란 가스가 혼합하지 않는다. 이 때문에, 원료 분해를 억제하기 위한 샤워헤드 온도 제어의 마진(margin)을 넓게 할 수 있다.
이렇게 하여 소정의 막두께의 하프늄 실리케이트막을 성막한 후, 처리용기(1)내의 압력을 조정하고, 게이트 밸브(25)를 개방하여 반출입구(24)로부터 Si 웨이퍼(W)를 반출한다. 이상으로, 1장의 웨이퍼에 대한 성막 처리가 종료한다.
또한, 본 발명은 상기 실시형태에 한정되는 일없이 여러가지로 변형이 가능하다. 예컨대, 상기 실시형태에서는, 성막 원료로서 HTB를 이용했지만, 이에 한하지 않고 다른 하프늄 알콕시드 원료, 예컨대, 하프늄 테트라 이소프로폭사이드, 하프늄 테트라 노르말 부톡사이드를 이용해도 좋다. 또한, 상기 실시형태에서는 하프늄 실리케이트막을 형성하는 경우에 대하여 설명했지만, 다른 금속의 실리케이트를 형성하는 경우에도 적용할 수 있고, 그 경우에는 그 금속을 포함하는 알콕시드 원료를 이용하면 좋다. 예컨대 지르코늄 실리케이트를 성막하는 경우에도 적용할 수 있고, 그 경우에는 지르코늄 테트라 터셔리 부톡사이드(ZTB)를 이용할 수 있다. 또한, 란탄계 원소의 금속 실리케이트를 성막하는 경우에도 적용 가능하다. 또한, 상기 실시형태에서는 실리콘 수소화물로서 디실란을 이용했지만, 모노실란 등의 다른 실리콘 수소화물이더라도 좋다.
반도체 장치의 게이트 절연막으로서 본 발명의 금속 실리케이트막을 성막할 때에는, 실리콘 기판과의 양호한 계면(界面) 상태를 유지하기 위해서, 미리 기판 상에 극박(0.5 nm 이하)의 베이스 절연막(인터페이스막)을 형성해 두는 것이 바람직하다. 이 베이스 절연막을 형성하는 경우에는, 수(數) 원자 두께의 극박 SiO2막을 형성하는 데 적합한 자외선(UV) 여기 O2 래디컬 산화의 수법을 이용하는 것이 바람직하다. 이 경우, 또한 N2 래디컬에 의한 후질화 처리에 의해 극박 SiO2막에 질소를 함유시켜도 좋다.

Claims (20)

  1. 기판을 준비하는 공정과,
    상기 기판 상에, 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용한 CVD에 의해 금속 실리케이트막을 성막하는 공정을 포함하고,
    상기 성막 공정은, 상기 기판의 온도를, 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만으로 하여 실행하는 것을 특징으로 하는
    성막 방법.
  2. 제 1 항에 있어서,
    상기 금속 알콕시드는 터셔리 부톡실기(基)를 배위자로 하는 것을 특징으로 하는
    성막 방법.
  3. 제 2 항에 있어서,
    상기 중간체는 이소부틸렌인 것을 특징으로 하는
    성막 방법.
  4. 제 2 항에 있어서,
    상기 금속 알콕시드는 HTB인 것을 특징으로 하는
    성막 방법.
  5. 제 4 항에 있어서,
    상기 성막 공정에서의 상기 기판의 온도는 350 ℃ 이상인 것을 특징으로 하는
    성막 방법.
  6. 제 1 항에 있어서,
    상기 실리콘 수소화물은 디실란인 것을 특징으로 하는
    성막 방법.
  7. 제 6 항에 있어서,
    상기 성막 공정에서의 상기 기판의 온도는 450 ℃ 이하인 것을 특징으로 하는
    성막 방법.
  8. 기판을 준비하는 공정과,
    이 기판 상에, HTB 가스와 디실란 가스를 이용한 CVD에 의해 하프늄 실리케이트막을 성막하는 공정을 포함하고,
    상기 성막 공정은, 상기 기판의 온도를 350 ℃ 이상 450 ℃ 이하로 하여 실행되는 것을 특징으로 하는
    성막 방법.
  9. 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용하여, CVD에 의해 기판 상에 금속 실리케이트막을 성막하기 위한 성막 장치에 있어서,
    기판이 수용되는 처리용기와,
    상기 처리용기내의 기판을 가열하는 히터와,
    금속 알콕시드 원료를 기화시켜 금속 알콕시드 가스로 하는 기화 수단을 가지고,
    상기 금속 알콕시드 가스와 상기 실리콘 수소화물 가스를 상기 처리 용기에 서로 독립하여 공급하는 가스 공급계와,
    상기 가스 공급계에 의해서 공급되는 상기 금속 알콕시드 가스와 상기 실리 콘 수소화물 가스를 상기 처리용기내에 확산시키는 샤워헤드와,
    성막시에 있어서의 상기 처리용기내의 기판 온도가, 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만이 되도록 상기 히터를 제어하는 컨트롤러를 구비한 것을 특징으로 하는
    성막 장치.
  10. 제 9 항에 있어서,
    상기 금속 알콕시드는 터셔리부톡실기를 배위자로 하는 것을 특징으로 하는
    성막 장치.
  11. 제 10 항에 있어서,
    상기 중간체는 이소부틸렌인 것을 특징으로 하는
    성막 장치.
  12. 제 10 항에 있어서,
    상기 금속 알콕시드는 HTB인 것을 특징으로 하는
    성막 장치.
  13. 제 12 항에 있어서,
    상기 온도 제어 수단은, 성막시에 있어서의 상기 기판 온도를 350 ℃ 이상으로 제어하는 것을 특징으로 하는
    성막 장치.
  14. 제 9 항에 있어서,
    상기 실리콘 수소화물이 디실란인 것을 특징으로 하는
    성막 장치.
  15. 제 14 항에 있어서,
    상기 온도 제어 수단은, 성막시에 있어서의 상기 기판 온도를 450 ℃ 이하로 제어하는 것을 특징으로 하는
    성막 장치.
  16. 제 9 항에 있어서,
    상기 샤워헤드는, 금속 알콕시드 가스와 실리콘 수소화물 가스를 서로 독립하여 상기 처리용기내에 도입하도록 구성되어 있는 것을 특징으로 하는
    성막 장치.
  17. HTB 가스와 디실란 가스를 이용하여 CVD에 의해 기판 상에 하프늄 실리케이트막을 성막하기 위한 성막 장치에 있어서,
    기판이 수용되는 처리용기와,
    상기 처리용기내의 기판을 가열하는 히터와,
    액체 HTB를 기화시켜 HTB 가스로 하는 기화 수단을 구비하고 상기 HTB 가스와 상기 디실란 가스를 상기 처리용기에 서로 독립하여 공급하는 가스 공급계와,
    상기 가스 공급계에 의해서 공급되는 상기 HTB 가스와 상기 디실란 가스를 상기 처리용기내에 확산시키는 샤워헤드와,
    성막시에 있어서의 상기 처리용기내의 기판 온도가 350 ℃ 이상 450 ℃ 이하가 되도록 상기 히터를 제어하는 컨트롤러를 포함하는 것을 특징으로 하는
    성막 장치.
  18. 제 17 항에 있어서,
    상기 샤워헤드는, 상기 HTB 가스와 상기 디실란 가스를 서로 독립하여 상기 처리용기내에 도입하도록 구성되어 있는 것을 특징으로 하는
    성막 장치.
  19. 실리콘 기판을 준비하는 공정과,
    상기 실리콘 기판 상에, 베이스 절연막으로서의 실리콘 산화막을 형성하는 공정과,
    상기 실리콘 산화막 상에, 금속 알콕시드 가스와 실리콘 수소화물 가스를 이용한 CVD에 의해, 게이트 절연막으로서의 금속 실리케이트막을 성막하는 공정과,
    상기 금속 실리케이트막 상에 게이트 전극을 형성하는 공정을 포함하고,
    상기 금속 실리케이트막을 성막하는 공정은, 상기 실리콘 기판의 온도를, 상기 금속 알콕시드가 금속 수산화물과 일정한 중간체로 분해하는 온도 이상으로, 또한 상기 실리콘 수소화물의 자기 분해 온도 미만으로 하여 실행되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  20. 제 18 항에 있어서,
    상기 실리콘 산화막을 형성하는 공정은, 자외선으로 여기된 산소래디컬에 의해서 실리콘 기판의 표면을 산화시키는 것에 의해 실행되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
KR1020067018780A 2004-03-31 2005-03-30 금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법 KR100832929B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00105300 2004-03-31
JP2004105300A JP4542807B2 (ja) 2004-03-31 2004-03-31 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
KR20060120282A true KR20060120282A (ko) 2006-11-24
KR100832929B1 KR100832929B1 (ko) 2008-05-27

Family

ID=35064068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018780A KR100832929B1 (ko) 2004-03-31 2005-03-30 금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법

Country Status (5)

Country Link
US (1) US20070141257A1 (ko)
JP (1) JP4542807B2 (ko)
KR (1) KR100832929B1 (ko)
CN (1) CN100437937C (ko)
WO (1) WO2005096362A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731164B1 (ko) * 2005-05-19 2007-06-20 주식회사 피에조닉스 샤워헤드를 구비한 화학기상 증착 방법 및 장치
US8034727B2 (en) * 2005-10-14 2011-10-11 Nec Corporation Method and apparatus for manufacturing semiconductor devices
JP5106769B2 (ja) * 2005-10-24 2012-12-26 東京エレクトロン株式会社 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体
US20070264427A1 (en) * 2005-12-21 2007-11-15 Asm Japan K.K. Thin film formation by atomic layer growth and chemical vapor deposition
KR100744423B1 (ko) * 2006-08-28 2007-07-30 동부일렉트로닉스 주식회사 하프늄 실리케이트 산화막 형성 방법 및 이를 이용한반도체 소자의 제조 방법
WO2008088743A1 (en) * 2007-01-12 2008-07-24 Veeco Instruments Inc. Gas treatment systems
JP4968028B2 (ja) * 2007-12-04 2012-07-04 株式会社明電舎 レジスト除去装置
US8017469B2 (en) * 2009-01-21 2011-09-13 Freescale Semiconductor, Inc. Dual high-k oxides with sige channel
US9632411B2 (en) * 2013-03-14 2017-04-25 Applied Materials, Inc. Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
US20140272684A1 (en) 2013-03-12 2014-09-18 Applied Materials, Inc. Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor
US9417515B2 (en) 2013-03-14 2016-08-16 Applied Materials, Inc. Ultra-smooth layer ultraviolet lithography mirrors and blanks, and manufacturing and lithography systems therefor
US9612521B2 (en) 2013-03-12 2017-04-04 Applied Materials, Inc. Amorphous layer extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US9354508B2 (en) 2013-03-12 2016-05-31 Applied Materials, Inc. Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
KR101550775B1 (ko) * 2013-05-31 2015-09-08 백용구 다층복합막 형성장치 및 이를 이용한 다층복합막 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624476B2 (ja) * 1995-07-17 2005-03-02 セイコーエプソン株式会社 半導体レーザ装置の製造方法
US6161500A (en) * 1997-09-30 2000-12-19 Tokyo Electron Limited Apparatus and method for preventing the premature mixture of reactant gases in CVD and PECVD reactions
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
JP2004079687A (ja) * 2002-08-13 2004-03-11 Tokyo Electron Ltd キャパシタ構造、成膜方法及び成膜装置
US7070833B2 (en) * 2003-03-05 2006-07-04 Restek Corporation Method for chemical vapor deposition of silicon on to substrates for use in corrosive and vacuum environments
JP2004311782A (ja) * 2003-04-08 2004-11-04 Tokyo Electron Ltd 成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP4542807B2 (ja) 2010-09-15
WO2005096362A1 (ja) 2005-10-13
KR100832929B1 (ko) 2008-05-27
US20070141257A1 (en) 2007-06-21
JP2005294421A (ja) 2005-10-20
CN100437937C (zh) 2008-11-26
CN1938832A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
KR100832929B1 (ko) 금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법
KR100512824B1 (ko) 반도체 장치의 제조 방법
KR100687948B1 (ko) 실리콘산화막을 형성하는 방법 및 장치
US8282992B2 (en) Methods for atomic layer deposition of hafnium-containing high-K dielectric materials
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR100938528B1 (ko) 반도체 장치의 제조 방법
US7723245B2 (en) Method for manufacturing semiconductor device, and substrate processing apparatus
JP2018164014A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR20100002128A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
CN109671611B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201637067A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101397467B1 (ko) 기판 처리 장치, 기판 처리 방법 및 반도체 장치의 제조 방법
WO2018055724A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR100860683B1 (ko) 성막 방법 및 열처리 장치
JP3578155B2 (ja) 被処理体の酸化方法
JP2002009072A (ja) シリコン窒化膜の形成方法及び形成装置
US20210013032A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP3915697B2 (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee