KR20060104376A - 평판표시장치 및 그의 제조방법 - Google Patents

평판표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20060104376A
KR20060104376A KR1020050026501A KR20050026501A KR20060104376A KR 20060104376 A KR20060104376 A KR 20060104376A KR 1020050026501 A KR1020050026501 A KR 1020050026501A KR 20050026501 A KR20050026501 A KR 20050026501A KR 20060104376 A KR20060104376 A KR 20060104376A
Authority
KR
South Korea
Prior art keywords
polymer
electrode
pixel electrode
capping layer
conductor
Prior art date
Application number
KR1020050026501A
Other languages
English (en)
Other versions
KR100683766B1 (ko
Inventor
서민철
이헌정
모연곤
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050026501A priority Critical patent/KR100683766B1/ko
Priority to JP2005232442A priority patent/JP4176751B2/ja
Priority to US11/373,802 priority patent/US7855503B2/en
Priority to EP06111867A priority patent/EP1722268A1/en
Priority to CN2006100737795A priority patent/CN1855484B/zh
Publication of KR20060104376A publication Critical patent/KR20060104376A/ko
Application granted granted Critical
Publication of KR100683766B1 publication Critical patent/KR100683766B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 픽셀 회로의 전기적 단락을 방지하기 위한 것으로, 개구부를 구비하는 절연막과, 상기 절연막의 개구부에 의해 일부분이 노출되는 화소전극과, 상기 절연막 상에 구비된 도전체와, 상기 도전체를 덮는 캐핑층을 포함하는 평판표시장치 및 그 제조방법에 관한 것이다.

Description

평판표시장치 및 그의 제조방법{Flat panel display and method for fabricating the same}
도 1은 본 발명의 바람직한 일 실시예에 따른 AM 유기 전계 발광 표시장치의 일 화소를 나타내는 회로도로서, 픽셀 회로의 일 예를 나타낸 회로도,
도 2 내지 도 14는 도 1에 따른 유기전계 발광표시장치의 다양한 실시예들을 나타내는 단면도들,
도 15는 본 발명의 바람직한 다른 일 실시예에 따른 액정 표시장치의 일 화소를 나타내는 회로도로서, 픽셀 회로의 일 예를 나타낸 회로도,
도 16은 도 15에 따른 액정 표시장치의 일 실시예를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: TFT 기판 101: 기판
110: TFT 111: 소오스/드레인 전극
112: 반도체층 113: 게이트 절연막
114: 게이트 전극 115: 평탄화막
120: 화소정의막 121: 개구
131: 화소전극 132: 유기 발광층
133: 대향전극 140: 도전체
150: 캐핑층
본 발명은 평판표시장치 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 도전체에 캐핑층이 구비된 평판표시장치 및 그의 제조방법에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 반도체층은 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, 최근의 평판 디스플레이 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.
이러한 플렉서블한 특성을 위해 디스플레이 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 전술한 바와 같이, 고온 공정을 사용하지 않고, 저온 공정을 사용해야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사 용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.
그런데, 상기 유기 반도체는 후속하는 습식 공정에 의해 손상되기 쉬우므로, 공정 상 주의를 요하게 된다.
한편, 이러한 박막 트랜지스터를 채용하여 평판 표시장치를 제조할 경우, 박막 트랜지스터를 포함하는 픽셀 회로 형성 공정과, 화소 전극의 형성 공정 등 후속하는 공정이 매우 복잡한 문제점이 있었다.
또한, 이러한 평판표시장치에 있어, 각종 전극들 또는 배선들은 그 표면 러프니스에 의해 그 위에 적층되는 절연막을 뚫고 상부의 다른 도전체와 접촉될 수 있어, 회로, 특히, 픽셀회로의 전기적 단락을 초래할 수 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 픽셀 회로의 전기적 단락을 방지할 수 있는 평판표시장치 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은, 개구부를 구비하는 절연막과, 상기 절연막의 개구부에 의해 일부분이 노출되는 화소전극과, 상기 절연막 상에 구비된 도전체와, 상기 도전체를 덮는 캐핑층을 포함하는 평판표시장치를 제공한다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 기판 상에 형성된 화소 전극과, 상기 기판 상에 형성된 적어도 하나의 도전체와, 상기 도전체를 덮는 캐핑층을 포함하는 평판표시장치를 제공한다.
본 발명은, 기판 상에 형성된 박막 트랜지스터를 포함하는 것으로, 상기 박막 트랜지스터는, 소오스 및 드레인 전극과, 상기 소오스 및 드레인 전극과 콘택되는 반도체층과, 상기 소오스 및 드레인 전극과, 상기 반도체층과 절연된 게이트 전극을 포함하고, 상기 소오스 및 드레인 전극과, 상기 게이트 전극 중 적어도 하나를 덮는 캐핑층을 포함하는 평판표시장치를 제공한다.
본 발명은, 기판 상에 도전입자들을 포함하는 페이스트를 도포하는 단계와, 상기 페이스트가 도전체가 되도록 형성하는 단계와, 상기 도전체를 덮도록 캐핑층을 형성하는 단계를 포함하는 평판 표시장치의 제조방법을 제공한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 AM 유기 전계 발광 표시장치의 일 화소를 나타내는 회로도로서, 픽셀 회로의 일 예를 나타낸 것이다.
도 1을 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 AM 유기전계 발광표시장치의 각 화소는 스위칭 TFT(M2)와, 구동 TFT(M1)의 적어도 2개의 박막 트랜지스터와, 스토리지 커패시터(Cst) 및 유기 전계 발광 소자(OLED)를 구비한다.
상기 스위칭 TFT(M2)는 스캔 라인(Scan)에 인가되는 스캔 신호에 의해 ON/OFF되어 데이터 라인(Data)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 구동 TFT(M1)에 전달한다. 상기 구동 TFT(M1)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호에 따라, 유기 전계 발광 소자(OLED)로 유입되는 전류량을 결정한다. 상기 스토리지 캐패시터(Cst)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호를 한 프레임동안 저장한다.
도 1에 따른 회로도에서 구동 TFT(M1) 및 스위칭 TFT(M2)는 PMOS TFT로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 구동 TFT(M1) 및 스위칭 TFT(M2) 중 적어도 하나를 NMOS TFT로 형성할 수도 있음은 물론이다. 그리고, 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막 트랜지스터 및 커패시터를 구비할 수 있음은 물론이다.
도 2에는 이러한 AM 유기 전계 발광 표시장치의 단면구조의 일 예를 도시하였다.
도 2에서 볼 수 있듯이, 본 발명의 바람직한 일 실시예에 따른 AM 유기 전계 발광 표시장치는 TFT 기판(100) 상에 형성된 화소 전극(131)과, 화소 전극(131) 상의 유기 발광층(132)과, 유기 발광층(132)을 덮는 대향 전극(133)을 포함한다.
상기 TFT 기판(100)은 글라스, 플라스틱, 또는 금속제 기판 상에 박막 트랜지스터(이하, TFT라 함)를 비롯해 커패시터 등이 구비되어 도 1과 같은 픽셀회로가 형성된 것으로, 이에 대한 보다 상세한 설명은 후술토록 한다.
화소 전극(131)은 이 TFT 기판(100) 상에 각 화소에 대응되는 패턴으로 형성되는 데, 비록 도 2에는 도시하지 않았지만, TFT 기판(100)에 구비된 픽셀회로에 전기적으로 연결되어 있다.
이 화소 전극(131)을 덮도록 절연체로 구비된 화소 정의막(120)이 형성되고, 이 화소 정의막(120)에 개구(121)가 형성되어 화소 전극(131)이 노출되도록 한다.
그리고, 화소 정의막(120)의 노출된 개구(121)에 대응되도록 유기 발광층(132)이 화소 전극(131)을 덮도록 형성되고, 유기 발광층(132) 위에 대향 전극(133)이 형성된다. 이 대향 전극(133)은 전체 화소들을 모두 덮도록 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 패턴화될 수도 있다.
상기 화소 전극(131)은 애노우드 전극의 기능을 하고, 상기 대향 전극(133)은 캐소오드 전극의 기능을 할 수 있는 데, 그 역으로 되어도 무방하다. 이하의 모든 실시예에서는 화소 전극(131)이 애노우드 전극의 기능을 하는 경우를 예로서 설명하였으나, 이하 실시예들에서도 그 반대의 경우도 무방함은 물론이다.
한편, 배면 발광형(bottom emission type)일 경우, 상기 화소 전극(131)은 투명 전극으로 구비될 수 있고, 대향 전극(133)은 반사 전극으로 구비될 수 있다. 이 때, 이러한 투명 전극은 일함수가 높고 투명한 ITO, IZO, In2O3, 및 ZnO 등을 사용하여 형성할 수 있고, 대향 전극(133)이 되는 반사 전극은 일함수가 낮은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등의 금속재로 구비될 수 있다.
전면 발광형(top emission type)일 경우, 상기 화소 전극(131)은 반사 전극으로 구비될 수 있고, 대향 전극(133)이 투명 전극으로 구비될 수 있다. 이 때, 화소 전극(131)이 되는 반사 전극은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등을 형성하여 이루어질 수 있다. 그리고, 상기 대향 전극(133)이 되는 투명 전극은, 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
양면 발광형의 경우, 상기 화소 전극(131)과 대향 전극(133) 모두를 투명 전극으로 구비될 수 있다.
상기 화소 전극(131) 및 대향 전극(133)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트 등으로 형성할 수도 있다. 이러한 전도성 페이스트를 사용할 경우, 잉크젯 프린팅 방법을 사용하여 프린팅할 수 있으며, 프린팅 후에는 소성하여 전극으로 형성할 수 있다.
상기 유기 발광층(132)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등 을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
이렇게 유기 전계 발광 소자(OLED)를 형성한 후에는, 그 상부를 밀봉하여 외기로부터 차단한다.
한편, 상기 화소 정의막(120)은 유기절연막, 무기절연막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어진다.
유기 절연막으로서는 폴리머재를 사용할 수 있는 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다.
무기 절연막으로서는, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능하다.
이러한 화소정의막(120)은 잉크젯 방법에 의해 형성될 수 있다. 먼저, 상기 화소전극(131)의 일부분을 표면처리한다. 이때, 표면처리공정은 불소계 플라스마를 사용하여 표면을 소수성으로 만들어준다. 이때, 불소계 플라즈마를 이용한 표면처리공정은 CF4 또는 C3F8 과 같은 불소계 개스를 이용한다. 그리고, 기판상에 화소정의막을 위한 절연물질을 포함하는 용액을 잉크젯헤드로부터 토출시켜 화소정의막(120)을 형성한다. 이때, 상기 화소전극(131)중 표면처리된 부분에는 화소정의막(120)이 형성되지 않고 상기 화소전극(131)을 노출시키는 개구부(121)가 형성된다.
기판표면과 잉크와의 접착력이 양호하지 않은 경우에는, 즉 기판표면이 소수성을 띠는 경우에는, 화소전극(131)의 일부분을 노출시키는 개구부(121)에 대응하는 부분을 제외한 기판표면을 표면처리하여 개구부(121)를 구비하는 화소정의막(120)을 형성하는 것도 가능하다.
즉, 개구부(121)에 대응하는 화소전극(131)의 표면을 제외한 기판전면에 대한 Ar 및 O2 플라즈마를 이용한 표면처리공정을 수행하여, 기판의 표면을 친수성으로 개질하여 접착력을 향상시켜 준다. 이어서, 화소정의막 형성용 절연물질을 포함하는 잉크를 기판표면에 토출하게 되면 표면처리되어 접착력이 향상된 부분에만 화소정의막(120)이 코팅된다. 따라서, 플라즈마 표면처리되지 않는 화소전극(131)의 표면에는 화소정의막(120)이 형성되지 않게 된다.
한편, 본 발명에 따르면, 상기와 같은 화소 정의막(120) 상에 도전체(140)가 형성될 수 있다.
이 도전체(140)는 각종 배선 또는 전극이 될 수 있는 데, 도 1의 회로도에서 볼 때, 데이터 배선(Data), 스캔 배선(Scan), Vdd 배선 또는 이들의 전압강하를 막기 위한 버스 배선일 수 있으며, 혹은 후술하는 바와 같이, TFT나 커패시터 등의 전극일 수 있다. 도전체(140)는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물과 같은 금속물질을 포함하거나, ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질을 포함할 수 있다. 또한, 전도성 유기물이나, Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트를 사용할 수도 있다.
이러한 도전체(140)가 화소정의막(120) 위에 형성될 경우, 도 2에서 볼 수 있듯이, 대향 전극(133)과의 전기적 절연을 위해 캐핑층(150)을 형성한다.
이 캐핑층(150)은 도전체(140)와 대향 전극(133)과의 전기적 절연을 위한 것인 데 더하여, 도전체(140)의 표면 러프니스를 패시베이션하는 기능을 겸한다.
이 캐핑층(150)은, 도 3에서 볼 수 있듯이, 도전체(140)와 대향 전극(133)의 사이에 유기 발광층(132)이 개재되어 있는 경우에도, 도전체(140)를 덮도록 형성해, 도전체(140)의 표면 거칠기가 불균일하여 도전체(140)와 대향 전극(133)이 쇼트(short)나는 위험을 차단할 수 있다. 실제, 유기 발광층(132)의 경우 두께가 1,000 내지 2,000Å으로 형성되기 때문에, 도전체(140)의 표면 거칠기는 도전체(140)와 대향 전극(133)의 쇼트(short)를 초래할 수 있다.
따라서, 상기 캐핑층(150)을 형성하여, 이러한 문제를 사전에 방지할 수 있게 되는 것이다.
이러한 캐핑층(150)은 도전체(140)를 전술한 전도성 페이스트를 사용하여 형성할 경우에 더욱 유용하다.
즉, 상기 도전체(140)를 Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트를 잉크젯 방법에 의해 프린팅한 후, 소성하여 형성할 경우, 그 중앙부나 에지부 의 두께가 피크를 이루면서 두껍게 형성될 수 있다. 따라서, 이 경우에는 절연물질로 이루어진 캐핑층(150)을 도전체(140)를 덮도록 형성함으로써, 캐핑층(150) 상부에 위치하는 대향전극(133)과 도전체(140)가 쇼트를 일으키지 않도록 한다.
한편, 상기 캐핑층(150)은 유기막, 무기막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어질 수 있다.
상기 캐핑층(150)을 형성할 수 있는 무기물로서는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능하다.
그리고, 상기 캐핑층(150)을 형성할 수 있는 유기물로서는 폴리머재가 적용 가능한 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다.
전술한 바와 같이, 캐핑층(150)은 무기물 또는 유기물 단일막에 한정되지 않고, 유기물과 무기물이 혼합 적층된 구조가 채용 가능하다.
한편, 상기 캐핑층(150)으로는 이러한 절연물 외에도 표면 러프니스가 뛰어난 소재면 어떠한 것이든 무방하다. 이는 심지어 도전체여도 무방하며, 반도체여도 무방하다. 즉, 상기 캐핑층(150)은 그 하부의 도전체(140)의 표면 러프니스가 불규칙할 경우, 이를 완화시켜 줄 수 있는 재질이면 어떠한 것이든 적용 가능하다.
이러한 캐핑층의 재질은 이하 설명될 모든 실시예에 있어 동일하다.
도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 전계 발광 표시장치를 도시한 것으로, 도전체(140)가 화소 전극(131)과 동일한 층에 형성된 것이다. 즉, 도전체(140)가 TFT 기판(100) 상에 형성된 것으로, 화소 전극(131)과 동일한 물질 또는 화소 전극(131)과 다른 기타 도전 물질로 형성된 경우이다.
이 때에도, 전술한 바와 같이, 도전체(140)를 덮도록 캐핑층(150)이 형성되어 있으면, 도전체(140)의 표면 평탄화를 높일 수 있고, 동시에 이 도전체(140)를 덮는 절연막인 화소 정의막(120)이 충분히 얇게 형성될 경우에도 도전체(140)와 대향 전극(133)이 쇼트날 염려가 없게 된다. 이러한 캐핑층(150)도 전술한 바와 같이, 유기막, 무기막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어질 수 있다.
상기와 같이, 도전체를 덮는 캐핑층의 구조는 이 외에도 화상을 구현하는 발광 영역 내에 존재하는 모든 도전체에 적용 가능함은 물론이다.
도 5는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 전계 발광 표시장치를 도시한 것이다. 도 5를 참조하면, 기판(101)상에 소오스/드레인 전극(111)이 형성되고, 화소전극(131)이 상기 소오스/드레인 전극(111)중 하나의 전극, 예를 들어 드레인 전극으로부터 연장 형성된다. 그리고, 상기 소오스/드레인 전극(111) 상에는 소오스/드레인 전극(111)과 콘택되도록 반도체층(112)이 형성된다. 이 기판(101) 상에 화소 정의막(120)이 형성되고, 상기 화소 정의막(120) 상에 게이트 전극(114)이 형성된다. 따라서, 상기 화소 정의막(120)은 게이트 절연막의 기능을 겸하게 된다. 상기 화소 정의막(120)은 상기 화소전극(131)에 대응하는 부분에 개구 부(121)를 구비하여 화소전극(131)의 소정 부분을 노출시킨다. 상기 개구부(121)의 화소전극(131)상에는 유기 발광층(132)이 형성되고, 그 위로 대향 전극(133)이 형성되어 유기 전계 발광 소자(OLED)를 구성한다.
상기 기판(101)은 글라스기판, 플라스틱기판 또는 금속기판을 포함한다. 상기 금속기판은 금속제 호일, 예컨대, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등으로 구비될 수 있다. 상기 플라스틱기판은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다.
기판(101)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순원소의 확산방지층 등이 형성될 수 있다.
상기 반도체층(112)은 무기 반도체나 유기 반도체를 사용할 수 있다.
무기 반도체로는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다. 유기 반도체로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌테트라카르복실릭디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌테트라카르복실릭디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있다.
기판(101) 상에 형성되는 소오스/드레인 전극(111)은 서로 다른 물질로 이루어질 수 있다.
예컨대, 도 5와 같이, 드레인 전극(111b)이 화소 전극(131)과 일체로 형성된 경우, 소오스 전극(111a)은 반도체층(112)과의 콘택저항이 중요하므로, 상기 반도체층(112)과 일함수가 맞는 물질을 포함하도록 하고, 상기 드레인 전극(111b)은 전술한 화소 전극(131) 형성 물질을 포함하도록 하는 것이 바람직하다. 상기 소오스전극(111a)은 반도체층(112)보다 일함수가 큰 전극물질을 포함하도록 하는 것이 바람직한 데, 반도체층(112)이 유기 반도체로 형성될 경우, Au, Pt 및 Pd 으로부터 선택되는 금속전극물질을 포함하도록 할 수 있다.
한편, 상기 게이트 전극(114)은 캐핑층(150)에 의해 덮힐 수 있다. 이 캐핑 층(150)에 의해 게이트 전극(114)을 비록 러프니스가 다소 좋지 않은 재질로 사용할 경우에도 이를 충분히 보완할 수 있게 되어, 게이트 전극(114)과 대향 전극(133)이 쇼트나는 것을 방지할 수 있다.
도 5에서 볼 때, 유기 발광층(132)은 캐핑층(150) 상부까지 연장되도록 하여, 유기 발광층(132)이 캐핑층(150)의 게이트 전극(114) 캐핑 효과를 더욱 높여줄 수 있다. 이러한 캐핑층(150)도 전술한 바와 같이, 유기막, 무기막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어질 수 있다.
도 6은 본 발명의 또 다른 실시예에 관한 것으로, 도 5에 따른 실시예와 비교할 때, 게이트 전극(114)과 반도체층(112)의 사이에 게이트 절연막(113)이 개재되고, 캐핑층(150) 위로 화소정의막(120)이 별도로 더 구비된 구조이다. 게이트 절연막(113)은 전술한 화소 정의막과 같이, 유기절연막, 무기절연막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어진다.
화소 전극(131)을 노출시키는 개구(121)는 게이트 절연막(113)과 화소정의막(120)에 공히 형성되고, 노출된 화소 전극(131) 상에 유기 발광층(132) 및 대향 전극(133)이 순차 적층된다. 그 이외의 구조는 전술한 도 5에 따른 실시예와 동일하므로, 상세한 설명은 생략한다.
도 7은 본 발명의 또 다른 실시예에 관한 것으로, 도 6에 따른 실시예와 비교할 때에, 화소 전극(131)을 게이트 절연막(113) 위에 형성하고, 별도의 콘택 홀 (113a)을 게이트 절연막(113)에 형성하여, 화소 전극(131)을 소오스/드레인 전극(111) 중 하나와 콘택시킨 것이다. 이 경우, 콘택 홀(113a)은 레이저 식각법이나, 포토 리소그래피법 등으로 형성될 수 있다.
이 경우, 소오스/드레인 전극(111)은 화소 전극(131)과는 무관하게 형성되므로, 소오스/드레인 전극(111)을 동일한 물질로 형성할 수 있다. 화소 전극(131)은 전술한 화소 전극 형성용 물질로 형성한다.
도 8은 본 발명의 또 다른 실시예에 관한 것으로, 도 5에 따른 실시예와 비교할 때, 소오스/드레인 전극(111)과 반도체층(112)의 적층 순서를 바꾼 것이다. 그 이외의 모든 특징은 도 5에 따른 실시예와 동일하므로 상세한 설명은 생략한다.
도 9는 본 발명의 또 다른 실시예에 관한 것으로, 도 6에 따른 실시예와 비교할 때, 소오스/드레인 전극(111)과 반도체층(112)의 적층 순서를 바꾼 것이다. 그 이외의 모든 특징은 도 6에 따른 실시예와 동일하므로 상세한 설명은 생략한다.
도 10는 본 발명의 또 다른 실시예에 관한 것으로, 도 7에 따른 실시예와 비교할 때, 소오스/드레인 전극(111)과 반도체층(112)의 적층 순서를 바꾼 것이다. 그 이외의 모든 특징은 도 7에 따른 실시예와 동일하므로 상세한 설명은 생략한다.
이상은 게이트 전극이 소오스/드레인 전극 및 반도체층의 상부에 위치하는 탑 게이트 구조를 설명하였으나, 이하 설명될 도 11 내지 도 14에 따른 실시예들의 경우에는 게이트 전극이 하부에 위치한 바텀 게이트 구조를 나타낸다.
먼저, 도 11에 따른 실시예는, 기판(101) 상에 게이트 전극(114)이 형성되고, 이를 덮도록 게이트 절연막(113)이 형성된 후, 게이트 절연막(113) 상에 소오 스 전극(111a) 및 드레인 전극(111b)이 각각 형성되며, 화소 전극(131)은 드레인 전극(111b)과 일체로 형성되어 있다. 이들을 덮도록 화소 정의막(120)이 형성되며, 화소 정의막(120)에 소정의 개구(121)가 형성되고, 노출된 화소 전극(131) 위로 유기 발광층(132) 및 대향 전극(133)이 순차로 적층된다. 해당 구성요소들의 형성 물질들은 전술한 실시예들과 동일하다.
한편, 이 경우, 캐핑층(150)은 반도체층(112) 및 소오스/드레인 전극(111) 중 어느 하나를 덮도록 형성될 수 있다.
도 12는 본 발명의 또 다른 실시예에 관한 것으로, 도 11에 따른 실시예와 비교할 때, 소오스/드레인 전극(111)과 반도체층(112)의 적층 순서를 바꾼 것이다. 그 이외의 모든 특징은 도 11에 따른 실시예와 동일하므로 상세한 설명은 생략한다.
도 13은 본 발명의 또 다른 실시예에 관한 것으로, 게이트 절연막(113) 상에 소오스/드레인 전극(111)이 형성되고, 그 사이에 반도체층(112)이 형성된 후, 캐핑층(150)이 반도체층(112) 및 소오스/드레인 전극(111) 중 어느 하나를 덮도록 형성된다. 그리고, 이들을 덮도록 평탄화 절연막(115)이 더 형성되고, 평탄화 절연막(115) 상에 소오스/드레인 전극(111) 중 하나와 콘택되는 화소 전극(131)이 형성된다. 화소 전극(131)을 덮도록 화소 정의막(120)이 형성되며, 화소 정의막(120)에 소정의 개구(121)가 형성되고, 노출된 화소 전극(131) 위로 유기 발광층(132) 및 대향 전극(133)이 순차로 적층된다. 해당 구성요소들의 형성 물질들은 전술한 실시예들과 동일하다.
도 14는 본 발명의 또 다른 실시예에 관한 것으로, 도 13에 따른 실시예와 비교할 때, 소오스/드레인 전극(111)과 반도체층(112)의 적층 순서를 바꾼 것이다. 그 이외의 모든 특징은 도 13에 따른 실시예와 동일하므로 상세한 설명은 생략한다.
이상은 본 발명의 하나의 구현예인 유기 전계 발광 표시장치를 설명하였으나, 본 발명은 액정 표시장치와 같은 또 다른 형태의 평판 표시장치에도 동일하게 적용할 수 있다.
도 15는 본 발명의 바람직한 일 실시예에 따른 액정 표시장치의 일 화소를 나타내는 회로도로서, 픽셀 회로의 일 예를 나타낸 것이다.
도 15를 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 액정 표시장치의 각 화소는 스위칭 TFT(Tsw)와, 스토리지 커패시터(Cst) 및 액정 표시소자(CLC)를 구비한다.
상기 스위칭 TFT(Tsw)는 스캔 라인(Scan)에 인가되는 스캔 신호에 의해 ON/OFF되어 데이터 라인(Data)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 액정 표시소자(CLC)에 전달한다. 상기 스토리지 캐패시터(Cst)는 스위칭 TFT(Tsw)를 통해 전달되는 데이터 신호를 한 프레임동안 저장한다.
도 16에는 이러한 액정 표시장치의 단면구조의 일 예를 도시하였다.
도 16을 참조하면, 기판(201)상에 소오스 전극(211a) 및 드레인 전극(211b)이 형성되고, 화소전극(231)이 드레인 전극(211b)으로부터 연장 형성된다. 그리고, 상기 소오스/드레인 전극(211) 상에는 소오스/드레인 전극(211)과 콘택되도록 반도체층(212)이 형성된다. 이 기판(201) 상에 화소 정의막(220)이 형성되고, 상기 화소 정의막(220) 상에 게이트 전극(214)이 형성된다. 따라서, 상기 화소 정의막(220)은 게이트 절연막의 기능을 겸하게 된다. 상기 화소 정의막(220)은 상기 화소전극(231)에 대응하는 부분에 개구부(221)를 구비하여 화소전극(231)의 소정 부분을 노출시킨다.
그리고, 게이트 전극(214) 상에는 캐핑층(250)이 형성되어, 게이트 전극(214)을 보호한다.
한편, 기판(201)에 대향하여 대향기판(202)이 배치되고, 대향기판(202)의 저면에는 칼라 필터(234) 및 공통전극(235)이 순차로 형성된다.
비록 도면에 도시하지는 않았지만, 상기 화소전극(231)의 상면과, 공통전극(235)의 저면에는 배향막이 더 배치될 수 있다.
이러한 구조의 액정표시장치에 있어서도, 게이트 전극(214)은 캐핑층(250)에 의해 덮여 있으므로, 게이트 전극(214)은 충분히 보호될 수 있으며, 게이트 전극(214)이 액정(236)층에 노출되는 것을 방지할 수 있다.
액정표시장치에 대한 실시예는 도 16의 경우만을 도시하였으나, 반드시 이에 한정되는 것은 아니며, 도 2 내지 도 15에 따른 실시예가 모두 적용 가능함은 물론이다.
뿐만 아니라, 본 발명은 유기 전계 발광 표시장치, 액정 표시장치 외에도 전자 방출 표시장치 등 다양한 평판 표시장치에 모두 적용될 수 있다.
상기한 바와 같은 본 발명에 따르면, 캐핑층에 덮인 도전체의 표면 러프니스를 보완해 줄 수 있고, 이에 따라, 도전체와 대향전극과의 전기적 단락을 미연에 방지할 수 있다.
본 발명은 도전체 또는 전극을 전도성 페이스트를 사용하여 프린팅할 경우, 그 두께가 불균일하고, 피크 부가 나타날 때에, 이에 의해, 상부에 절연된 다른 전극과 전기적 단락을 일으키는 것을 방지한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (44)

  1. 개구부를 구비하는 절연막;
    상기 절연막의 개구부에 의해 일부분이 노출되는 화소전극;
    상기 절연막 상에 구비된 도전체; 및
    상기 도전체를 덮는 캐핑층;을 포함하는 평판표시장치.
  2. 제1항에 있어서,
    적어도 상기 화소전극의 노출된 부분을 덮는 발광층; 및
    적어도 상기 발광층 상에 형성되고, 상기 화소전극과 절연된 대향전극;을 포함하는 평판표시장치.
  3. 제2항에 있어서,
    상기 화소전극은 투명전극이고, 상기 대향전극은 반사전극인 것을 특징으로 하는 평판표시장치.
  4. 제2항에 있어서,
    상기 화소전극은 반사전극이고, 상기 대향전극은 투명전극인 것을 특징으로 하는 평판표시장치.
  5. 제2항에 있어서,
    상기 화소전극 및 대향전극은 투명전극인 것을 특징으로 하는 평판표시장치.
  6. 제1항에 있어서,
    상기 화소전극과 대향된 공통전극; 및
    상기 화소전극과 공통전극 사이에 개재된 액정;을 더 포함하는 평판표시장치.
  7. 제6항에 있어서,
    상기 화소전극은 투명전극인 것을 특징으로 하는 평판표시장치.
  8. 제1항에 있어서,
    상기 도전체는 도전입자들을 포함하는 페이스트로 구비된 것을 특징으로 하는 평판표시장치.
  9. 제1항에 있어서,
    상기 캐핑층은 무기물을 포함하는 것을 특징으로 하는 평판표시장치.
  10. 제9항에 있어서,
    상기 무기물은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  11. 제1항에 있어서,
    상기 캐핑층은 유기물을 포함하는 것을 특징으로 하는 평판표시장치.
  12. 제11항에 있어서,
    상기 유기물은 PMMA, PS, phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  13. 기판 상에 형성된 화소 전극;
    상기 기판 상에 형성된 적어도 하나의 도전체; 및
    상기 도전체를 덮는 캐핑층;을 포함하는 평판표시장치.
  14. 제13항에 있어서,
    상기 기판 상에 형성되고, 상기 화소 전극의 소정 부분을 노출시키는 절연 막;
    적어도 상기 화소전극의 노출된 부분을 덮는 발광층; 및
    적어도 상기 발광층 상에 형성되고, 상기 화소전극과 절연된 대향전극;을 포함하는 평판표시장치.
  15. 제14항에 있어서,
    상기 화소전극은 투명전극이고, 상기 대향전극은 반사전극인 것을 특징으로 하는 평판표시장치.
  16. 제14항에 있어서,
    상기 화소전극은 반사전극이고, 상기 대향전극은 투명전극인 것을 특징으로 하는 평판표시장치.
  17. 제14항에 있어서,
    상기 화소전극, 및 대향전극은 투명전극인 것을 특징으로 하는 평판표시장치.
  18. 제13항에 있어서,
    상기 화소전극과 대향된 공통전극; 및
    상기 화소전극과 공통전극 사이에 개재된 액정;을 더 포함하는 평판표시장 치.
  19. 제18항에 있어서,
    상기 화소전극은 투명전극인 것을 특징으로 하는 평판표시장치.
  20. 제13항에 있어서,
    상기 도전체는 도전입자들을 포함하는 페이스트로 구비된 것을 특징으로 하는 평판표시장치.
  21. 제13항에 있어서,
    상기 캐핑층은 무기물을 포함하는 것을 특징으로 하는 평판표시장치.
  22. 제21항에 있어서,
    상기 무기물은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  23. 제13항에 있어서,
    상기 캐핑층은 유기물을 포함하는 것을 특징으로 하는 평판표시장치.
  24. 제23항에 있어서,
    상기 유기물은 PMMA, PS, phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  25. 제13항에 있어서,
    상기 기판은 적어도 하나의 박막 트랜지스터를 포함하는 것을 특징으로 하는 평판표시장치.
  26. 제25항에 있어서,
    상기 박막 트랜지스터는,
    소오스 및 드레인 전극;
    상기 소오스 및 드레인 전극과 콘택되는 반도체층;
    상기 소오스 및 드레인 전극과, 상기 반도체층과 절연된 게이트 전극; 및
    상기 소오스 및 드레인 전극과, 상기 게이트 전극 중 적어도 하나를 덮는 캐핑층;을 포함하는 평판표시장치.
  27. 제26항에 있어서,
    상기 캐핑층은 상기 게이트 전극을 덮는 것을 특징으로 하는 평판표시장치.
  28. 제27항에 있어서,
    상기 게이트 전극은 도전입자들을 포함하는 페이스트로 구비된 것을 특징으로 하는 평판표시장치.
  29. 제27항에 있어서,
    상기 캐핑층은 무기물을 포함하는 것을 특징으로 하는 평판표시장치.
  30. 제29항에 있어서,
    상기 무기물은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  31. 제27항에 있어서,
    상기 캐핑층은 유기물을 포함하는 것을 특징으로 하는 평판표시장치.
  32. 제31항에 있어서,
    상기 유기물은 PMMA, PS, phenol그룹을 갖는 고분자 유도체, 아크릴계 고분 자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  33. 제26항에 있어서,
    상기 캐핑층은 상기 소오스 및 드레인 전극을 덮는 것을 특징으로 하는 평판표시장치.
  34. 제33항에 있어서,
    상기 소오스 및 드레인 전극은 도전입자들을 포함하는 페이스트로 구비된 것을 특징으로 하는 평판표시장치.
  35. 제33항에 있어서,
    상기 캐핑층은 무기물을 포함하는 것을 특징으로 하는 평판표시장치.
  36. 제35항에 있어서,
    상기 무기물은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  37. 제33항에 있어서,
    상기 캐핑층은 유기물을 포함하는 것을 특징으로 하는 평판표시장치.
  38. 제37항에 있어서,
    상기 유기물은 PMMA, PS, phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치.
  39. 기판 상에 도전입자들을 포함하는 페이스트를 도포하는 단계;
    상기 페이스트가 도전체가 되도록 형성하는 단계; 및
    상기 도전체를 덮도록 캐핑층을 형성하는 단계;를 포함하는 평판 표시장치의 제조방법.
  40. 제39항에 있어서,
    상기 도전입자들을 포함하는 페이스트는 상기 기판 상에 잉크젯 방법으로 프린팅되는 것을 특징으로 하는 평판표시장치의 제조방법.
  41. 제39항에 있어서,
    상기 캐핑층은 무기물을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  42. 제41항에 있어서,
    상기 무기물은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치의 제조방법.
  43. 제39항에 있어서,
    상기 캐핑층은 유기물을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  44. 제43항에 있어서,
    상기 유기물은 PMMA, PS, phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 평판표시장치의 제조방법.
KR1020050026501A 2005-03-30 2005-03-30 평판표시장치 및 그의 제조방법 KR100683766B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050026501A KR100683766B1 (ko) 2005-03-30 2005-03-30 평판표시장치 및 그의 제조방법
JP2005232442A JP4176751B2 (ja) 2005-03-30 2005-08-10 平板表示装置および平板表示装置の製造方法
US11/373,802 US7855503B2 (en) 2005-03-30 2006-03-10 Flat panel display and method of manufacturing the same
EP06111867A EP1722268A1 (en) 2005-03-30 2006-03-29 Flat panel display and method of manufacturing the same
CN2006100737795A CN1855484B (zh) 2005-03-30 2006-03-30 平板显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026501A KR100683766B1 (ko) 2005-03-30 2005-03-30 평판표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20060104376A true KR20060104376A (ko) 2006-10-09
KR100683766B1 KR100683766B1 (ko) 2007-02-15

Family

ID=36781510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026501A KR100683766B1 (ko) 2005-03-30 2005-03-30 평판표시장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US7855503B2 (ko)
EP (1) EP1722268A1 (ko)
JP (1) JP4176751B2 (ko)
KR (1) KR100683766B1 (ko)
CN (1) CN1855484B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767680B1 (ko) * 2006-10-24 2007-10-17 엘지전자 주식회사 전계 발광 소자와 그 기판 및 그 제조방법
KR101104431B1 (ko) * 2009-02-06 2012-01-12 우니베르지테트 스튜트가르트 능동 매트릭스 ｏｌｅｄ 디스플레이 제조 방법
US8508125B2 (en) 2009-12-22 2013-08-13 Samsung Display Co., Ltd. Organic light emitting display apparatus

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222375A1 (en) * 2006-03-22 2007-09-27 Toppoly Optoelectronics Corp. System for displaying images including electroluminescent device and method for fabricating the same
KR100763912B1 (ko) * 2006-04-17 2007-10-05 삼성전자주식회사 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이
KR101227142B1 (ko) * 2006-05-17 2013-01-28 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
DE102007016081A1 (de) * 2007-01-17 2008-07-24 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung und Verfahren zur Herstellung einer strahlungsemittierenden Vorrichtung
JP5023737B2 (ja) * 2007-02-27 2012-09-12 凸版印刷株式会社 有機エレクトロルミネセンスデバイス
US20080218068A1 (en) * 2007-03-05 2008-09-11 Cok Ronald S Patterned inorganic led device
JP5372337B2 (ja) * 2007-03-27 2013-12-18 住友化学株式会社 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
JP4861886B2 (ja) * 2007-04-10 2012-01-25 パナソニック株式会社 有機ｅｌデバイス及び有機ｅｌディスプレイ
KR100873705B1 (ko) 2007-06-22 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP5008606B2 (ja) * 2007-07-03 2012-08-22 キヤノン株式会社 有機ｅｌ表示装置及びその製造方法
KR100875101B1 (ko) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR100934260B1 (ko) * 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
JP5561899B2 (ja) * 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
US8796700B2 (en) * 2008-11-17 2014-08-05 Global Oled Technology Llc Emissive device with chiplets
KR101065413B1 (ko) * 2009-07-03 2011-09-16 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
CN103891402A (zh) * 2011-10-18 2014-06-25 凸版印刷株式会社 有机电致发光显示面板及其制造方法
CN102867921B (zh) * 2012-09-13 2015-11-25 深圳市华星光电技术有限公司 有机显示装置
KR102054369B1 (ko) * 2013-05-30 2019-12-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102114314B1 (ko) * 2013-06-26 2020-05-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US10333066B2 (en) * 2013-06-28 2019-06-25 Boe Technology Group Co., Ltd. Pixel definition layer and manufacturing method thereof, display substrate and display device
TWI523217B (zh) * 2013-09-12 2016-02-21 友達光電股份有限公司 畫素結構
CN103715147B (zh) * 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板
KR102464613B1 (ko) * 2015-04-30 2022-11-08 엘지디스플레이 주식회사 유기 발광 표시장치 및 이의 제조 방법
CN104867962B (zh) 2015-05-06 2019-04-05 京东方科技集团股份有限公司 一种oled阵列基板及其制作方法、oled显示装置
KR20170001827A (ko) * 2015-06-25 2017-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102528355B1 (ko) * 2016-05-11 2023-05-03 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 발광 장치
CN109713010B (zh) * 2018-11-28 2021-05-07 纳晶科技股份有限公司 像素隔离结构、其制备方法及具有其的顶发射显示器件
CN109599424B (zh) 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
JP2021026104A (ja) * 2019-08-02 2021-02-22 株式会社デジタルアルティザン 立体撮影モジュール、および立体撮影装置
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JP4948726B2 (ja) * 1999-07-21 2012-06-06 イー インク コーポレイション 電子ディスプレイを制御するための電子回路素子を作製する好適な方法
JP3430097B2 (ja) 1999-12-22 2003-07-28 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP3597769B2 (ja) 2000-09-18 2004-12-08 シャープ株式会社 電子部品の製造方法
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
KR100390457B1 (ko) * 2001-06-01 2003-07-07 엘지.필립스 엘시디 주식회사 박막트랜지스터의 구조 및 제조 방법
JP4800526B2 (ja) 2001-09-26 2011-10-26 三菱マテリアル株式会社 プラズマディスプレイパネルの製造方法
JP3873771B2 (ja) 2002-02-22 2007-01-24 ソニー株式会社 半導体装置の製造方法
KR100462861B1 (ko) 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
JP4068883B2 (ja) 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
TW591564B (en) 2002-04-24 2004-06-11 Sanyo Electric Co Display device
EP1361619A3 (en) 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
US7474045B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
TWI224880B (en) * 2002-07-25 2004-12-01 Sanyo Electric Co Organic electroluminescence display device
GB0229699D0 (en) 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Liquid crystal displays
KR100528326B1 (ko) * 2002-12-31 2005-11-15 삼성전자주식회사 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
CN100392828C (zh) * 2003-02-06 2008-06-04 株式会社半导体能源研究所 显示装置的制造方法
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4124455B2 (ja) 2003-06-24 2008-07-23 株式会社リコー 配線転写シート、配線基板、及びトランジスタの製造方法
JP4098747B2 (ja) * 2003-05-28 2008-06-11 三星エスディアイ株式会社 両面発光型表示装置
KR100544128B1 (ko) * 2003-08-28 2006-01-23 삼성에스디아이 주식회사 다공성 물질층을 구비한 유기 전계 발광 표시 장치
JP2004346082A (ja) 2003-09-16 2004-12-09 Tetsuya Nishio 第３級アミン化合物およびそれを使用した有機半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767680B1 (ko) * 2006-10-24 2007-10-17 엘지전자 주식회사 전계 발광 소자와 그 기판 및 그 제조방법
KR101104431B1 (ko) * 2009-02-06 2012-01-12 우니베르지테트 스튜트가르트 능동 매트릭스 ｏｌｅｄ 디스플레이 제조 방법
US8508125B2 (en) 2009-12-22 2013-08-13 Samsung Display Co., Ltd. Organic light emitting display apparatus

Also Published As

Publication number Publication date
US20060220542A1 (en) 2006-10-05
JP2006285180A (ja) 2006-10-19
KR100683766B1 (ko) 2007-02-15
CN1855484B (zh) 2010-10-06
JP4176751B2 (ja) 2008-11-05
EP1722268A1 (en) 2006-11-15
US7855503B2 (en) 2010-12-21
CN1855484A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
KR100683766B1 (ko) 평판표시장치 및 그의 제조방법
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP5436516B2 (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR100696508B1 (ko) 평판표시장치
KR100626082B1 (ko) 평판표시장치
EP1536485A1 (en) Capacitor and flat panel display having the same
KR100696514B1 (ko) 전면 발광형 유기 발광 표시장치
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100626074B1 (ko) 평판표시장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14