KR20060101257A - 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기 - Google Patents

전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20060101257A
KR20060101257A KR1020060022245A KR20060022245A KR20060101257A KR 20060101257 A KR20060101257 A KR 20060101257A KR 1020060022245 A KR1020060022245 A KR 1020060022245A KR 20060022245 A KR20060022245 A KR 20060022245A KR 20060101257 A KR20060101257 A KR 20060101257A
Authority
KR
South Korea
Prior art keywords
substrate
material layer
board
conductive material
filling material
Prior art date
Application number
KR1020060022245A
Other languages
English (en)
Other versions
KR100746250B1 (ko
Inventor
미츠루 사토
료 마츠시타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060101257A publication Critical patent/KR20060101257A/ko
Application granted granted Critical
Publication of KR100746250B1 publication Critical patent/KR100746250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/02—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
    • E04C2/26—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups
    • E04C2/284—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating
    • E04C2/292—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials composed of materials covered by two or more of groups E04C2/04, E04C2/08, E04C2/10 or of materials covered by one of these groups with a material not specified in one of the groups at least one of the materials being insulating composed of insulating material and sheet metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/56—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members
    • E04B2/58—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members with elongated members of metal
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/44—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the purpose
    • E04C2/46—Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by the purpose specially adapted for making walls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 예를 들면, 표시 장치에 있어서, 표시 불균일을 저감할 수 있는 전자 디바이스용 기판, 이러한 전자 디바이스용 기판의 제조 방법, 이러한 전자 디바이스용 기판을 구비하는 표시 장치 및 신뢰성이 높은 전자 기기를 제공하는 것이다.
본 발명의 전자 디바이스용 기판은, 기판과, 이 기판 위에 마련된 스위칭 소자와, 이 스위칭 소자를 덮으며, 상기 스위칭 소자의 단자(접속부(354))에 도달하는 컨택트홀(361)이 마련된 층간 절연막(360)과, 층간 절연막(360) 위에 마련된 화소 전극(223)과, 화소 전극(223)에 연속하고, 컨택트홀(361)의 내면 및 접속부(354)의 표면에, 기상 프로세스에 의해 형성된 도전막(371)과, 컨택트홀(361)의 도전막(371) 내측의 공간(362)을 메우도록 충전된 충전 재료(372)로 구성되는 전기 접속부(370)를 갖는 것이다.
전자 디바이스용 기판, 기판, 스위칭 소자, 컨택트홀, 층간 절연막, 화소 전극, 기상 프로세스, 도전막, 충전 재료, 전기 접속부.

Description

전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법, 표시 장치 및 전자 기기{SUBSTRATE FOR ELECTRONIC DEVICE, METHOD OF MANUFACTURING THE SAME, DISPLAY DEVICE AND ELECTRONIC DEVICE}
도 1은 본 발명의 표시 장치를 투과형 액정 표시 장치에 적용했을 경우의 실시 형태를 나타내는 분해 사시도.
도 2는 도 1에 나타내는 투과형 액정 표시 장치의 박막 트랜지스터 부근의 확대 종단면도.
도 3은 도 2에 나타내는 박막 트랜지스터에 마련된 전기 접속부 부근의 확대 종단면도이며, (a)는 전기 접속부의 제1 구성을, (b)는 전기 접속부의 제2 구성을 나타내는 도면.
도 4는 박막 트랜지스터의 형성 방법의 적합한 실시 형태를 나타내는 단면도.
도 5는 박막 트랜지스터의 형성 방법의 적합한 실시 형태를 나타내는 단면도.
도 6은 본 발명의 전자 디바이스용 기판의 제조 방법의 제1 실시 형태를 설명하기 위한 모식적인 도면(종단면도).
도 7은 본 발명의 전자 디바이스용 기판의 제조 방법의 제1 실시 형태를 설 명하기 위한 모식적인 도면(종단면도).
도 8은 본 발명의 전자 디바이스용 기판의 제조 방법의 제2 실시 형태를 설명하기 위한 모식적인 도면(종단면도).
도 9는 본 발명의 전자 디바이스용 기판의 제조 방법의 제2 실시 형태를 설명하기 위한 모식적인 도면(종단면도).
도 10은 본 발명의 전자 디바이스용 기판의 제조 방법의 제3 실시 형태를 설명하기 위한 모식적인 도면(종단면도).
도 11은 본 발명의 전자 디바이스용 기판의 제조 방법의 제3 실시 형태를 설명하기 위한 모식적인 도면(종단면도).
도 12는 본 발명의 전자 디바이스용 기판의 제조 방법의 제3 실시 형태를 설명하기 위한 모식적인 도면(종단면도).
도 13는 본 발명의 전자 기기를 적용한 모바일형(또는 노트형)의 퍼스날 컴퓨터의 구성을 나타내는 사시도.
도 14는 본 발명의 전자 기기를 적용한 휴대전화기(PHS도 포함한다)의 구성을 나타내는 사시도.
도 15는 본 발명의 전자 기기를 적용한 디지탈 스틸 카메라(digital still camera)의 구성을 나타내는 사시도.
도 16은 종래의 방법에 의해 형성된 접속부를 나타내는 모식적인 도면.
[도면의 주요 부분에 대한 부호의 설명]
1…박막 트랜지스터 10…액정 표시 장치 20…액정 패널 220… 제1 기판 221…윗면 223…화소 전극 224…신호선 225…편광판 228…주사선230…제2 기판 231…아랫면 232…대향 전극 233…유색층 234…블랙 매트릭스 235…편광판 240…액정층 60…백라이트 314…반도체층(다결정 실리콘막) 316…소스 영역 318…드레인 영역 320…채널 영역 326…게이트 절연막 328…제1 컨택트홀 329…제1 컨택트홀 342…절연층 344…제2 컨택트홀 345…제2 컨택트홀 346…제2 컨택트홀 350…콘택트 플러그 351…게이트 전극 352…도전부 353…콘택트 플러그 354…도전부 355…콘택트 플러그 356…도전부 360…층간 절연막(패시베이션막) 361…컨택트홀 362…공간 370…전기 접속부 371…도전막 371'…도전성 재료층 372…충전 재료 372'…충전 재료층 373…발액막 374…마스크 1100…퍼스날 컴퓨터 1102…키보드 1104…본체부 1106…표시 유닛 1200…휴대전화기 1202…조작 버튼 1204…수화구 1206…송화구 1300…디지탈 스틸 카메라 1302…케이스(보디) 1304…수광 유닛 1306…셔터 버튼 1308…회로 기판 1312…비디오 신호 출력 단자 1314…데이터 통신용의 입출력 단자 1430…텔레비젼 모니터 1440…퍼스날 컴퓨터 501…컨택트홀 502…공간 503…단자 504…층간 절연막 510…접속부
본 발명은 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법, 표시 장치 및 전자 기기에 관한 것이다.
예를 들면, 액티브 매트릭스 구동 방식의 표시 장치에는, 개개의 스위칭 소자에 대응하여, 각각 화소 전극이 층간 절연막을 거쳐, 그것들의 윗쪽에 마련되어 있다.
이들 화소 전극은 컨택트홀 내에 마련된 접속부에 의해, 스위칭 소자의 단자와 전기적으로 접속되어 있다.
이와 같은 화소 전극과 접속부의 형성 방법으로서, 예를 들면, 특허문헌 1에는, 스퍼터링법(기상(氣相) 프로세스)에 의해 형성된 투명 도전막을 에칭함으로써 일체적으로 형성하는 것이 개시되어 있다.
그런데, 이와 같은 기상 프로세스에 의해 형성되는 투명 도전막은 일정한 두께를 유지한 상태로 형성된다. 그 때문에 도 16에 나타내는 바와 같이, 단자(503)에 도달하도록 마련된 컨택트홀(501)의 내면에 있어서도 막 모양으로 형성되므로, 컨택트홀(501)의 내측에 공간(502)이 잔존하는 것으로 된다.
즉, 컨택트홀(501)이 접속부(510)에 의해 충전되지 않고 구멍이 남은 상태로 된다.
이와 같은 스위칭 소자를 구비하는 표시 장치를, 예를 들면, 투과형 액정 표시 장치에 적용했을 경우에는, 화소 전극(접속부(510)) 및 층간 절연막(504)을 덮도록 배향막이 형성되지만, 이 배향막에도 컨택트홀(501)에 대응하는 부분에 오목부가 형성되게 된다.
이와 같은 상태에서, 배향막에 러빙(rubbing) 처리를 실시하면, 러빙에 의해 발생한 배향막의 조각(파편)이 오목부에 머무르게(들어가게) 된다. 이에 의해, 조각이 존재하는 부분에서, 액정층의 배향성이 저하하여, 액정 표시 장치에 표시 불균일(display unevenness)이 생긴다는 문제가 있다.
또, 마이크로 캡슐을 구비하는 전기 영동 장치에 적용한 경우에서는, 공간(502)이 존재함으로써, 마이크로 캡슐에 변형이 생겨, 역시 표시 불균일이 생기는 것이 염려된다.
[특허문헌 1] 일본국 공개특허공보 특개평8-263016호 공보
본 발명의 목적은 예를 들면, 표시 장치에 있어서, 표시 불균일을 저감할 수 있는 전자 디바이스용 기판, 이러한 전자 디바이스용 기판의 제조 방법, 이러한 전자 디바이스용 기판을 구비하는 표시 장치 및 신뢰성이 높은 전자 기기를 제공하는 것에 있다.
이와 같은 목적은 하기의 본 발명에 의해 달성된다.
본 발명의 전자 디바이스용 기판은, 기판과,
상기 기판 위에 마련된 스위칭 소자와,
상기 스위칭 소자를 덮으며, 상기 스위칭 소자의 단자에 도달하는 컨택트홀이 마련된 층간 절연막과,
상기 층간 절연막 위에 마련된 화소 전극과,
상기 화소 전극에 연속하고, 상기 컨택트홀의 내면 및 상기 단자의 표면에, 기상 프로세스에 의해 형성된 도전막과, 상기 컨택트홀의 상기 도전막 내측의 공간을 메우도록 충전된 충전 재료로 구성되는 전기 접속부를 갖는 것을 특징으로 한다.
이에 의해, 예를 들면, 표시 장치에 적용했을 경우에 있어서, 표시 불균일을 저감할 수 있는 전자 디바이스용 기판을 확실히 얻을 수 있다.
본 발명의 전자 디바이스용 기판에서는, 상기 충전 재료는, 액상 프로세스에 의해 충전된 것이 바람직하다.
이에 의해, 비교적 용이하게 또한 확실하게 공간을 메우도록 충전 재료를 충전할 수 있다.
본 발명의 전자 디바이스용 기판에서는, 상기 전기 접속부의 상기 기판과 반대측의 면과, 상기 화소 전극의 상기 기판과 반대측의 면은, 연속한 평활면으로 구성되어 있는 것이 바람직하다.
이에 의해, 예를 들면, 표시 장치에 적용했을 경우에 있어서, 표시 불균일이 생기는 것을 확실히 방지할 수 있는 전자 디바이스용 기판을 확실히 얻을 수 있다.
본 발명의 전자 디바이스용 기판에서는, 상기 전기 접속부의 도전막과 상기 화소 전극의 적어도 일부는, 일체적으로 형성되어 있는 것이 바람직하다.
본 발명의 전자 디바이스용 기판에서는, 상기 화소 전극은 투광성을 갖고 있는 것이 바람직하다.
이에 의해, 화소 전극에 투광성이 요구되는 투과형 액정 표시 장치와 같은 표시 장치에 본 발명의 전자 디바이스용 기판을 적용할 수 있다.
본 발명의 전자 디바이스용 기판에서는, 상기 충전 재료는, 도전성 재료를 주성분으로 하는 것임이 바람직하다.
이에 의해, 화소 전극에 충전 재료가 공급되어 이루어지는 부분을 구비하는 경우에 있어서도, 화소 전극의 저항치가 높게 되는 것을 적합하게 억제 또는 방지할 수 있다.
본 발명의 전자 디바이스용 기판에서는, 상기 충전 재료는 투명 도전성 재료를 주성분으로 하는 것임이 바람직하다.
이에 의해, 화소 전극에 충전 재료가 공급되어 이루어지는 부분을 구비하는 경우에 있어서도, 화소 전극의 저항치가 높게 되는 것을 적합하게 억제 또는 방지하면서, 화소 전극을 확실히 투광성을 갖는 것으로 할 수 있다.
본 발명의 전자 디바이스용 기판에서는, 상기 화소 전극은 그 상기 기판과 반대측에, 상기 충전 재료가 공급되어 이루어지는 부분을 구비하는 것이 바람직하다.
본 발명의 전자 디바이스용 기판의 제조 방법은 본 발명의 전자 디바이스용 기판을 제조하는 방법으로서,
상기 스위칭 소자와 상기 층간 절연막을 구비하는 상기 기판을 준비하는 공정과,
상기 층간 절연막에 상기 컨택트홀을 형성하는 공정과,
기상 프로세스에 의해 도전성 재료를 공급하여, 상기 화소 전극과 상기 전기 접속부를 형성하는 형성 영역을 포함하는 영역에, 도전성 재료층을 형성하는 공정 과,
상기 컨택트홀의 상기 도전성 재료층 내측의 공간에, 액상 프로세스에 의해 선택적으로 충전 재료를 충전하는 공정과,
액상 프로세스에 의해 마스크 형성용 재료를 공급하여 상기 형성 영역에 대응하는 형상의 마스크를 형성하는 공정과,
상기 마스크를 사용하여, 상기 도전성 재료층의 불필요 부분을 제거하여, 상기 화소 전극과, 상기 전기 접속부를 얻는 공정을 갖는 것을 특징으로 한다.
이에 의해, 본 발명의 전자 디바이스용 기판을 제조할 수 있다.
본 발명의 전자 디바이스용 기판의 제조 방법에서는, 상기 충전 재료를 충전하는 공정에 앞서, 상기 도전성 재료층의 상기 기판과 반대측의 면에, 상기 충전 재료를 충전할 때에 사용하는 액상 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 것이 바람직하다.
이에 의해, 충전 재료를 충전하는 공정에 있어서, 충전 재료를 공간 내에 선택적으로 충전할 수 있다.
본 발명의 전자 디바이스용 기판의 제조 방법에서는, 상기 마스크를 형성하는 공정에 앞서, 상기 도전성 재료층의 상기 기판과 반대측의 면의 상기 형성 영역을 제외한 영역에, 상기 마스크 형성용 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 것이 바람직하다.
이에 의해, 마스크를 형성하는 공정에 있어서, 상기 형성 영역에 마스크를 선택적으로 형성할 수 있다.
본 발명의 전자 디바이스용 기판의 제조 방법은 본 발명의 전자 디바이스용 기판을 제조하는 방법으로서,
상기 스위칭 소자와 상기 층간 절연막을 구비하는 상기 기판을 준비하는 공정과,
상기 층간 절연막에 상기 컨택트홀을 형성하는 공정과,
기상 프로세스에 의해 도전성 재료를 공급하여 상기 화소 전극과 상기 전기 접속부를 형성하는 형성 영역을 포함하는 영역에, 도전성 재료층을 형성하는 공정과,
액상 프로세스에 의해 상기 충전 재료를 공급하여, 상기 도전성 재료층 위에 상기 형성 영역에 대응하는 형상의 충전 재료층을 형성하는 공정과,
상기 충전 재료층을 마스크로서 사용하여, 상기 도전성 재료층의 불필요 부분을 제거하는 동시에, 상기 충전 재료층의 불필요 부분을 제거하여, 상기 화소 전극과 상기 전기 접속부를 얻는 공정을 갖는 것을 특징으로 한다.
이에 의해, 본 발명의 전자 디바이스용 기판을 제조할 수 있다.
본 발명의 전자 디바이스용 기판의 제조 방법에서는, 상기 충전 재료층을 형성하는 공정에 앞서, 상기 도전성 재료층의 상기 기판과 반대측의 면의 상기 형성 영역을 제외한 영역에, 상기 충전 재료를 공급할 때에 사용하는 액상 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 것이 바람직하다.
이에 의해, 충전 재료층을 형성하는 공정에 있어서, 상기 형성 영역에 충전 재료층을 선택적으로 형성할 수 있다.
본 발명의 전자 디바이스용 기판의 제조 방법은 본 발명의 전자 디바이스용 기판을 제조하는 방법으로서,
상기 스위칭 소자와 상기 층간 절연막을 구비하는 상기 기판을 준비하는 공정과,
상기 층간 절연막에 상기 컨택트홀을 형성하는 공정과,
기상 프로세스에 의해 도전성 재료를 공급하여, 상기 화소 전극과 상기 전기 접속부를 형성하는 형성 영역을 포함하는 영역에 도전성 재료층을 형성하는 공정과,
액상 프로세스에 의해 상기 충전 재료를 공급하여, 상기 도전성 재료층 위에 충전 재료층을 형성하는 공정과,
액상 프로세스에 의해 마스크 형성용 재료를 공급하여 상기 형성 영역에 대응하는 형상의 마스크를 형성하는 공정과,
상기 마스크를 사용하여, 상기 충전 재료층 및 상기 도전성 재료층의 불필요 부분을 일괄하여 제거하여, 상기 화소 전극과, 상기 전기 접속부를 얻는 공정을 갖는 것을 특징으로 한다.
이에 의해, 본 발명의 전자 디바이스용 기판을 제조할 수 있다.
본 발명의 전자 디바이스용 기판의 제조 방법에서는, 상기 마스크를 형성하는 공정에 앞서, 상기 충전 재료층의 상기 기판과 반대측의 면의 상기 형성 영역을 제외한 영역에, 상기 마스크 형성용 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 것이 바람직하다.
이에 의해, 마스크를 형성하는 공정에 있어서, 상기 형성 영역에 마스크를 선택적으로 형성할 수 있다.
본 발명의 표시 장치는, 본 발명의 전자 디바이스용 기판을 구비하는 것을 특징으로 한다.
이에 의해, 표시 불균일이 생기는 것이 저감된 표시 장치를 얻을 수 있다.
본 발명의 전자 기기는, 본 발명의 표시 장치를 구비하는 것을 특징으로 한다.
이에 의해, 신뢰성이 높은 전자 기기를 얻을 수 있다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법, 표시 장치 및 전자 기기에 대하여, 첨부 도면을 참조하면서 상세하게 설명한다.
또, 이하에서는, 본 발명의 표시 장치를, 액티브 매트릭스 구동 방식의 투과형 액정 표시 장치에 적용했을 경우를 일례로서 설명한다.
<투과형 액정 표시 장치의 구성>
도 1은 본 발명의 표시 장치를 투과형 액정 표시 장치에 적용했을 경우의 실시 형태를 나타내는 분해 사시도, 도 2는 도 1에 나타내는 투과형 액정 표시 장치의 박막 트랜지스터 부근의 확대 종단면도이다. 도 3은 도 2에 나타내는 박막 트랜지스터에 마련된 전기 접속부 부근의 확대 종단면도이며, (a)는 전기 접속부의 제1 구성을, (b)는 전기 접속부의 제2 구성을 나타내는 도면이다.
또, 도 1에서는, 도면이 번잡하게 되는 것을 피하기 위하여 일부의 부재를 생략하고 있다. 또, 이하의 설명에서는, 도 1, 도 2, 도 3 중의 윗쪽을 「위」, 아랫쪽을 「아래」라고 한다.
도 1에 나타내는 투과형 액정 표시 장치(10)(이하, 간략히 「액정 표시 장치(10)」라고 한다.)는 액정 패널(표시 패널)(20)과, 백라이트(back light)(광원)(60)를 갖고 있다.
이 액정 표시 장치(10)는 백라이트(60)로부터의 광을 액정 패널(20)에 투과 시킴으로써 화상(정보)을 표시할 수 있는 것이다.
액정 패널(20)은 서로 대향하여 배치된 제1 기판(220)과 제2 기판(230)을 가지며, 이들 제1 기판(220)과 제2 기판(230)의 사이에는, 표시 영역을 둘러싸도록 하여 씰재(도시 생략)가 마련되어 있다.
그리고 이들 제1 기판(220), 제2 기판(230) 및 씰재에 의해 획성(劃成)되는 공간에는, 전기 광학 물질인 액정이 수납되어, 액정층(중간층)(240)이 형성되어 있다. 즉, 제1 기판(220)과 제2 기판(230)의 사이에, 액정층(240)이 개삽(介揷)되어 있다.
또, 도시는 생략했으나, 액정층(240)의 윗면 및 아랫면에는, 각각, 예를 들면, 폴리이미드 등으로 구성되는 배향막이 마련되어 있다. 이들 배향막에 의해 액정층(240)을 구성하는 액정 분자의 배향성(배향 방향)이 규제되어 있다.
제1 기판(220) 및 제2 기판(230)은 각각, 예를 들면, 각종 유리 재료, 각종 수지 재료 등으로 구성되어 있다.
제1 기판(220)은 그 윗면(액정층(240)측의 면)(221)에, 매트릭스 모양(행렬 모양)으로 배치된 복수의 화소 전극(223)과, X방향으로 뻗어있는 주사선(228)과, Y 방향으로 뻗어있는 신호선(224)이 마련되어 있다.
각 화소 전극(223)은 투광성(광 투과성)을 갖는 투명 도전막에 의해 구성되며, 각각, 1개의 박막 트랜지스터(1)(스위칭 소자)를 거쳐, 신호선(224) 및 주사선(228)에 접속되어 있다.
또, 본 실시 형태에서는 제1 기판(220)과, 화소 전극(223)과, 신호선(224)과, 주사선(228)과, 다음에 설명하는 박막 트랜지스터(1)와, 층간 절연막(360)과, 전기 접속부(370)에 의해 본 발명의 전자 디바이스용 기판이 구성된다.
도 2에 나타내는 바와 같이, 박막 트랜지스터(1)는, 제1 기판(220) 위에 마련되며, 채널 영역(320)과 소스 영역(316)과 드레인 영역(318)을 구비하는 반도체층(314)과, 반도체층(314)을 덮도록 마련된 게이트 절연막(326), 절연층(342)과, 게이트 절연막(326)을 거쳐 채널 영역(320)과 대향하도록 마련된 게이트 전극(351)과, 게이트 전극(351) 윗쪽의 절연층(342) 위에 마련된 도전부(356)와, 소스 영역(316) 윗쪽의 절연층(342) 위에 마련되어, 소스 전극으로서 기능하는 도전부(352)와, 드레인 영역(318) 윗쪽의 절연층(342) 위에 마련되어, 드레인 전극으로서 기능하는 도전부(354)와, 게이트 전극(351)과 도전부(356)를 전기적으로 접속하는 콘택트 플러그(355)와, 소스 영역(316)과 도전부(352)를 전기적으로 접속하는 콘택트 플러그(350)와, 드레인 영역(318)과 도전부(354)를 전기적으로 접속하는 콘택트 플러그(353)를 갖고 있다.
본 실시 형태에서는 제1 기판(220) 위에, 반도체층(314)이 마련되어 있다. 이 반도체층(314)은 예를 들면, 다결정 실리콘, 아모르포스 실리콘 등의 실리콘, 게르마늄, 비소화갈륨 등의 반도체 재료로 구성된다.
상술한 바와 같이, 이 반도체층(314)은 채널 영역(320)과 소스 영역(316)과 드레인 영역(318)을 갖고 있다.
반도체층(314)은 채널 영역(320)의 한쪽 측부에 소스 영역(316)이 형성되고, 채널 영역(320)의 다른쪽 측부에 드레인 영역(318)이 형성된 구성으로 되어 있다.
채널 영역(320)은 예를 들면, 진성 반도체 재료로 구성된다.
소스 영역(316) 및 드레인 영역(318)은 예를 들면, 인 등의 n형 불순물이 도입(도프)된 반도체 재료로 구성된다.
또, 반도체층(314)의 구성은 이 구성에 한정되지 않고, 예를 들면, 소스 영역(316) 및 드레인 영역(318)은 p형 불순물이 도입된 반도체 재료로 구성되어도 좋다.
또, 채널 영역(320)은 예를 들면, p형 또는 n형 불순물이 도입된 반도체 재료로 구성되어도 좋다.
이와 같은 반도체층(314)은 절연막(게이트 절연막(326), 절연층(342))으로 덮여 있다. 이와 같은 절연막 중, 채널 영역(320)과 게이트 전극(351)의 사이에 개재하고 있는 부분은 채널 영역(320)과 도전부(356)의 사이에 생기는 전계의 경로로 되는 게이트 절연막으로서 기능한다.
게이트 절연막(326), 절연층(342)의 구성 재료로서는, 특별히 한정되지 않지 만, 예를 들면, SiO2, TEOS(규산에틸), 폴리실라잔 등의 규소 화합물을 사용할 수 있다.
또, 게이트 절연막(326), 절연층(342)은 상술한 재료 이외에, 예를 들면, 수지, 세라믹스 등으로 구성할 수도 있다.
게이트 전극(351)의 구성 재료로서는, 예를 들면, 인듐틴옥사이드(ITO), 인듐옥사이드(IO), 산화주석(SnO2), 안티몬틴옥사이드(ATO), 인듐아연옥사이드(IZO), Al, Al 합금, Cr, Mo, Ta, Ta 합금 등의 도전성 재료로 구성된다.
절연층(342) 위에는, 도전부(352), 도전부(354), 및 도전부(356)가 마련되며, 이들은 각각, 소스 영역(316), 드레인 영역(318), 채널 영역(320)의 윗쪽에 형성되어 있다.
게이트 절연막(326)과 절연층(342)의 소스 영역(316) 및 드레인 영역(318)이 형성된 영역 내에는, 각각, 그 두께 방향을 향하여, 소스 영역(316) 및 드레인 영역(318)에 연통하는 구멍부(컨택트홀)가 형성되어 있다.
도전부(352) 및 도전부(354)는 각각, 이 구멍부에 형성된 콘택트 플러그(350) 및 콘택트 플러그(353)를 거쳐, 소스 영역(316) 및 드레인 영역(318)과 전기적으로 접속되어 있다.
또, 절연층(342)의 게이트 전극(351)이 형성된 영역 내에는, 그 두께 방향을 향하여, 게이트 전극(351)에 연통하는 구멍부가 형성되어 있다.
도전부(356)는 이 구멍부에 형성된 콘택트 플러그(355)를 거쳐, 게이트 전극 (351)과 전기적으로 접속되어 있다.
또, 도전부(352) 및 도전부(356)는 각각, 신호선(224) 및 주사선(228)에 전기적으로 접속되어 있다.
층간 절연막(패시베이션막)(360)은 박막 트랜지스터(1)를, 즉, 절연층(342)과 도전부(352)와 도전부(354)와 도전부(356)를 덮도록 마련되어 있다. 또, 층간 절연막(360)에는, 그 두께 방향을 향하여 도전부(354)에 도달하는 컨택트홀(361)이 형성되어 있다.
층간 절연막(360)의 구성 재료로서는, 게이트 절연막(326) 및 절연층(342)의 구성 재료로서 설명한 것과 같은 것을 사용할 수 있다.
전기 접속부(370)는 컨택트홀(361)을 메우는 동시에, 층간 절연막(360) 위에 마련된 화소 전극(223)과 전기적으로 접속하도록, 일체적으로 형성되어 있다.
본 발명의 전자 디바이스용 기판에서는, 이 전기 접속부(370)의 구성에 특징을 갖는다.
즉, 전기 접속부(370)는 화소 전극(223)에 연속하여 컨택트홀(361)의 내면 및 도전부(단자)(354)의 표면에, 기상 프로세스에 의해 형성된 도전막(371)과, 컨택트홀(361)의 도전막(371) 내측의 공간(362)을 메우도록 충전된 충전 재료(372)로 구성되는 것에 특징을 갖는다.
이와 같은 구성의 도전막(371)을 형성함으로써, 도전부(354)의 접속부를 액상 프로세스에 의해 형성된 도전 재료에 의해 구성하는 경우와 비교하여, 얻어지는 전기 접속부(370)는 도전부(354)의 접합부에 있어서 우수한 밀착성을 발휘하는 동 시에, 우수한 도전성을 갖는 것으로 된다. 이에 의해, 형성되는 액정 표시 장치(10)를 보다 응답 속도가 빠른 것으로 할 수 있다.
또한, 공간(362)을 충전 재료(372)에 의해 충전하도록 구성함으로써, 전기 접속부(370)의 윗면과, 화소 전극(223)의 윗면을 연속한 평활면으로 구성할 수 있다. 그 결과, 층간 절연막(360), 전기 접속부(370) 및 화소 전극(223)을 덮도록 형성되는 배향막의 표면에 오목부가 형성되는 것을 확실히 방지할 수 있다. 이에 의해, 배향막에 실시하는 러빙 처리에 의해 생기는 배향막의 조각(파편)이 배향막 위에 머무는 것을 적합하게 저지할 수 있다. 그 결과, 액정층(240)의 배향성이 저하하는 것, 그 위에, 액정 표시 장치(10)에 표시 불균일이 생기는 것을 확실히 방지할 수 있다.
또, 본 발명과 같이, 공간(362)을 충전 재료(372)에 의해 충전된 구성으로 함으로써, 박막 트랜지스터(1)에 외부 응력이 걸린 경우에 있어서도, 도전막(371)과 도전부(354)의 접합부에 있어서 박리가 생기는 것을 적합하게 방지할 수 있다는 이점도 있다.
이와 같은 전기 접속부(370)의 구성으로서는, 적어도, 공간(362)을 충전 재료(372)에 의해 충전하면 되고, 예를 들면, 도 3의 (a)에 나타내는 제1 구성이나 도 3의 (b)에 나타내는 제2 구성과 같은 것을 들 수 있다.
여기서, 도 3의 (a)에 나타내는 제1 구성에서는, 공간(362)이 충전 재료(372)에 의해 충전되는 동시에, 도전막(371)의 윗면 즉 제1 기판(220)과 반대측의 면을 덮도록 충전 재료(372)가 공급되어 있다.
도 3의 (b)에 나타내는 제2 구성에서는, 도전막(371)의 윗면이 충전 재료(372)에 의해 덮이지 않고, 공간(362)이 충전 재료(372)에 의해 충전되어 있다.
도전막(371)의 구성 재료로서는, 예를 들면, 인듐틴옥사이드(ITO), 불소 함유인듐틴옥사이드(FITO), 안티몬틴옥사이드(ATO), 인듐아연옥사이드(IZO), 알루미늄 아연옥사이드(AZO), 산화주석(SnO2), 산화아연(ZnO), 불소 함유 산화주석(FTO), 불소 함유 인듐옥사이드(FIO), 인듐옥사이드(IO) 등의 투명 도전성 재료를 들 수 있다.
이들 중에서도, 특히, Sn, F 중의 적어도 1종을 함유하는 산화인듐(ITO, FITO), Sb, F, Nb, Ta 중의 적어도 1종을 함유하는 산화주석(SnO2), Al, Co, Fe, In, Sn, Ti, Ga, B, In, Y, Sc, F, V, Si, Ge, Zr, Hf 중의 적어도 1종을 함유하는 산화아연(ZnO)이 바람직하다. 이들 투명 도전성 재료를 선택함으로써, 이들을 주재료로 하는 도전막(371)은 우수한 도전성과 투명성을 발휘하는 것으로 된다.
또, 이상과 같은 투명 도전성 재료는, 1종류를 단독으로 사용해도 좋고, 2종류 이상을 조합시켜 사용하도록 해도 좋다.
또, 투명 도전성 재료로서, Sn을 함유하는 산화인듐(ITO)을 주재료로 하는 입자를 사용하는 경우에는, 인듐과 주석의 원자비(인듐/주석 비)는 99/1∼80/20인 것이 바람직하며, 97/3∼85/15인 것이 보다 바람직하다. 이에 의해, 상술한 바와 같은 효과를 보다 현저하게 발휘할 수 있다.
충전 재료(372)의 구성 재료로서는, 도전막(371)의 구성 재료에서 설명한 투 명 도전성 재료 이외에, 예를 들면, Al, Al 합금, Cr, Mo, Ta, Ta 합금 등의 도전성 재료, Si, Ge, 탄화실리콘(SiC), 질화갈륨(GaN), 비소화갈륨(GaAs) 등의 반도체 재료, 이산화규소(SiO2), 수소 함유 실세스퀴옥산(HSQ: hydrogen silsesquioxane), 메틸기 함유 실세스퀴옥산(MSQ), 질화실리콘(SiN), 질화티탄(TiN), 폴리이미드계 수지, 폴리파라자일릴렌(polyparaxylylene), 벤조시클로부텐, 폴리비닐페놀, 노볼락 수지, 폴리테트라플루오로에틸렌(PTFE), 폴리메틸메타크릴레이트(PMMA), 폴리에틸렌, 폴리프로필렌, 폴리이소부틸렌, 폴리부텐, 폴리아미드계 수지 등의 절연 재료를 들 수 있으며, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
또, 전기 접속부(370)로서 제1 구성의 것을 선택했을 경우, 충전 재료(372)는 도전성 재료를 주성분으로 하여 구성되어 있는 것이 바람직하다. 이에 의해, 화소 전극(223)의 저항치가 높게 되는 것을 적합하게 억제 또는 방지할 수 있다.
또한, 본 발명의 표시 장치를 본 실시 형태와 같은 투과형 액정 표시 장치에 적용하고, 전기 접속부(370)로서 제1 구성의 것을 선택했을 경우, 충전 재료(372)는 투명 도전성 재료를 주성분으로 하여 구성되어 있는 것이 바람직하다. 이에 의해, 화소 전극(223)의 저항치가 높게 되는 것을 적합하게 억제 또는 방지하면서, 화소 전극(223)을 확실히 투광성을 갖는 것으로 할 수 있다.
또, 전기 접속부(370)로서 제2 구성의 것을 선택했을 경우, 충전 재료(372)는 투명성을 갖는 구성 재료를 선택하는 것에 한정되지 않는다.
또, 다른 표시 장치에서, 화소 전극(223)에 투광성이 요구되지 않는 경우에 서는, 도전막(371) 및 충전 재료(372)의 쌍방 모두, 투광성, 불투광성의 어느 구성 재료에 의해 구성되어 있어도 좋다.
구체적으로는, 도전막(371)의 구성 재료로서, 예를 들면, 충전 재료(372)의 구성 재료로서 설명한 도전성 재료를 주성분으로 하는 것을 사용할 수 있다.
이와 같은 다른 표시 장치로서는, 전기 영동 표시 장치 또는 유기 일렉트로루미네선스 소자 중 화소 전극과 대향하는 대향 전극측에서 발광을 시인하는 형태의 것 등을 들 수 있다.
이와 같은 도전막(371)과 충전 재료(372)에 의해 구성되는 화소 전극(223)은 그 표면저항치가 100 Ω/□ 이하인 것이 바람직하며, 50 Ω/□ 이하인 것이 보다 바람직하다. 투명 도전막의 표면저항치를 상기 범위로 함으로써, 액정 표시 장치(10)를 보다 응답 속도가 빠른 것으로 할 수 있다.
또, 도 1에 나타내는 바와 같이, 제1 기판(220)의 아랫면에는, 편광판(225)이 마련되어 있다.
한편, 제2 기판(230)은 그 아랫면(액정층(240)측의 면)(231)에, 복수의 띠 모양을 이루는 대향 전극(232)이 마련되어 있다. 이들 대향 전극(232)은 서로 소정의 간격을 두고 거의 평행하게 배치되고, 또한, 화소 전극(223)에 대향하도록 배열되어 있다.
화소 전극(223)과 대향 전극(232)이 겹치는 부분(이 근방의 부분도 포함한다)이 1 화소를 구성하여, 이들 전극 사이에서 충방전을 행함으로써, 각 화소마다, 액정층(240)의 액정이 구동, 즉, 액정의 배향 상태가 변화된다.
대향 전극(232)도, 상기 화소 전극(223)과 마찬가지로, 투명성(광 투과성)을 갖는 투명 도전막에 의해 구성되어 있다.
각 대향 전극(232)의 아랫면에는, 각각, 빨강(R), 초록(G), 파랑(B)의 유색층(컬러 필터)(233)이 마련되며, 이들 각 유색층(233)이 블랙 매트릭스(234)에 의해 칸막이되어 있다.
블랙 매트릭스(234)는 차광 기능을 가지며, 예를 들면, 크롬, 알루미늄, 알루미늄 합금, 니켈, 아연, 티탄과 같은 금속, 카본 등을 분산한 수지 등으로 구성되어 있다.
또, 제2 기판(230)의 윗면에는, 상기 편광판(225)과는 편광축이 다른 편광판(235)이 마련되어 있다.
이와 같은 구성의 액정 패널(20)에서는, 백라이트(60)로부터 발(發)하여진 광은 편광판(225)에서 편광된 후, 제1 기판(220) 및 각 화소 전극(223)을 거쳐, 액정층(240)에 입사한다. 액정층(240)에 입사한 광은 각 화소마다 배향 상태가 제어된 액정에 의해 강도(强度) 변조(變調)된다. 강도 변조된 각 광은 유색층(233), 대향 전극(232) 및 제2 기판(230)을 통과한 후, 편광판(235)에서 편광되어, 외부로 출사한다. 이에 의해, 액정 표시 장치(10)에서는, 제2 기판(230)의 액정층(240)과 반대측으로부터, 예를 들면, 문자, 숫자, 도형 등의 칼라 화상(동영상 및 정지 영상 둘다를 포함한다)을 시인할 수 있다.
<박막 트랜지스터의 제조 방법>
다음에, 제1 기판(220) 위에 박막 트랜지스터(1)(스위칭 소자)를 제조하는 구체적인 방법의 일례에 관하여 설명한다.
도 4, 도 5는 박막 트랜지스터의 형성 방법의 적합한 실시 형태를 나타내는 단면도이다. 또, 이하의 설명에서는, 도 4, 도 5의 윗쪽을 「위」, 아랫쪽을 「아래」라고 설명한다.
[I] 우선, 도 4의 (a)에 나타내는 바와 같이, 제1 기판(220) 위에 반도체층(다결정 실리콘막)(314)을 형성한다.
반도체층(314)은 예를 들면, 포토 리소그래피법 등에 의해, 반도체층(314)을 형성하는 영역에 개구부를 갖는 레지스트층을 형성한 후, 이 레지스트층을 마스크로서 사용하여, 개구부에 액상의 반도체층 형성용 재료를 도포법에 의해 공급한 후, 소정의 처리를 실시함으로써 얻을 수 있다.
또, 상기 레지스트층은 제1 기판(220) 위에, 레지스트 재료를 도포(공급)한 후에, 이 레지스트 재료를 형성하는 반도체층(314)의 형상에 대응하는 포토 마스크를 거쳐 i선, 자외선, 전자선 등에 의해 노광·현상함으로써 얻을 수 있다.
레지스트 재료를 도포하는 방법으로서는, 예를 들면, 잉크젯법, 스핀 코팅법, 캐스팅법, 마이크로 그라비아 코팅법, 그라비아 코팅법, 바 코팅법, 롤 코팅법, 와이어 바 코팅법, 딥 코팅법, 스프레이 코팅법, 스크린 인쇄법, 플렉소 인쇄법, 옵셋 인쇄법, 마이크로 컨택트 프린팅법과 같은 각종 도포법을 들 수 있으며, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
또, 사용하는 레지스트 재료는, 네가티브형의 레지스트 재료 및 포지티브형의 레지스트 재료의 어느 것이라도 좋다.
네가티브형의 레지스트 재료로서는, 로진―중크롬산염(rosin-dichromate), 폴리비닐알코올(PVA) -중크롬산염, 쉘락―중크롬산염(shellac dichromate), 카제인―중크롬산염, PVA-디아조, 아크릴계 포토 레지스트 등과 같은 수용성 포토 레지스트, 폴리신남산비닐, 환화 고무-아지드, 폴리비닐신나밀리덴아세테이트(polyvinyl cinnamylidene acetate), 폴리신남산β-비닐옥시에틸에스테르 등과 같은 유용성(油容性) 포토 레지스트 등을 들 수 있다.
또, 포지티브형의 레지스트 재료로서는, o-나프토퀴논디아지드(o-naphthoquinone diazide) 등과 같은 유용성 포토 레지스트 등을 들 수 있다.
레지스트층의 제거는, 예를 들면, 대기압 또는 감압 하에 있어서의 산소 플라즈마나 오존 증기에 의해 행할 수 있다.
또, 반도체층 형성용 재료로서, 액체 수소화규소를 사용하는 경우에는, 이 것을 도포법에 의해 개구부에 공급한 후, 다음과 같은 소정의 처리를 실시함으로써 반도체층(다결정 실리콘막)(314)을 얻을 수 있다.
우선, 개구부에 공급한 액체 수소화규소를 건조시킨다.
다음에, 건조하여 얻어진 막을 소성하여, 막중의 수소화규소를 열분해시켜서, 아모르포스 실리콘으로 변환시킨다.
다음에, 아모르포스 실리콘에 의해 구성되는 막에 XeCl 등의 엑시머 레이저를 조사하여 아닐함으로써, 아모르포스 실리콘을 다결정화시킴으로써 반도체층(다결정 실리콘막)(314)을 얻는다.
그 후, 반도체층(다결정 실리콘막)(314)에 채널 도프를 행하도록 해도 좋다. 구체적으로는, 전체 면에 소정량의 불순물(예를 들면, n형 도전층을 형성하는 경우에는 PH3 이온)을 주입하여 확산시키도록 하면 좋다.
[II] 다음에, 도 4의 (b)에 나타내는 바와 같이, 제1 컨택트홀(328, 329)을 갖는 게이트 절연막(326)을 형성한다.
게이트 절연막(326)은 예를 들면, 포토 리소그래피법 등에 의해, 제1 컨택트홀(328, 329)을 형성하는 영역에 레지스트층을 형성한 후, 이 레지스트층을 마스크로서 사용하여, 반도체층(314)이 형성된 제1 기판(220)에 액상의 게이트 절연막 형성용 재료를 도포법에 의해 공급한 후, 소정의 처리를 실시함으로써 얻을 수 있다.
소정의 처리로서는, 예를 들면, 게이트 절연막(326)의 구성 재료의 전구체(이하, 간략히 「전구체」라고 한다.)를 함유하는 게이트 절연막 형성용 재료를 사용하는 경우에는, 전구체를 게이트 절연막(326)의 구성 재료로 변화시키는 처리를 행하도록 하면 된다.
이 처리 방법으로서는, 전구체의 종류에 따라 적의 선택되며, 특별히 한정되지 않지만, 예를 들면, 히터, 적외선 램프, 레이저 조사, 전자파 조사 및 스파이크(FTP) 등에 의해 가열하는 방법, 자외선을 조사하는 방법 등을 들 수 있다.
또, 이 처리에 앞서, 게이트 절연막 형성용 재료의 제조에 사용한 용매 또는 분산매의 적어도 일부를 제거하도록 해도 좋다.
구체적으로는, 게이트 절연막(326)이 이산화규소를 주성분으로 하는 것일 경우, 그 전구체로서는, 예를 들면, 디클로로실란, 헥사클로로디실란, 테트라에톡시 실란, 테트라키스(하이드로카르빌아미노)실란{tetrakis (hydrocarbylamino) silane}, 트리스(하이드로카르빌아미노)실란 등을 들 수 있으며, 산화성 분위기 중에서 가열하는 것 등에 의해, 이산화규소로 변화시킬 수 있다.
또, 예를 들면, 게이트 절연막(326)의 구성 재료 그것을 함유하는 게이트 절연막 형성용 재료를 사용하는 경우에는, 액상 재료 중의 용매 또는 분산매를 제거하는 처리를 행하도록 하면 된다.
용매 또는 분산매를 제거하는 방법으로서는, 예를 들면, 상술한 바와 같은 가열하는 방법이외에, 진공(감압) 건조, 불활성 가스를 내뿜는 방법 등을 들 수 있다.
[III] 다음에, 도 4의 (c)에 나타내는 바와 같이, 형성해야 할 채널 영역(320)의 위치와 대응하도록 절연막(326) 위에 게이트 전극(351)을 형성한다.
게이트 전극(351)은 예를 들면, 포토 리소그래피법 등에 의해, 게이트 전극(351)을 형성하는 영역에 개구부를 갖는 레지스트층을 사용하고, 상기 공정[I]에서 설명한 것과 같은 방법을 사용하여 형성할 수 있다.
또, 게이트 전극(351)을 형성하기 위한 액상의 게이트 전극 형성 재료로서는, 예를 들면, 유기 금속 화합물 등을 주성분으로 하는 것을 사용할 수 있다.
[IV] 다음에, 게이트 전극(351)을 마스크로서 사용하여, 소스 영역(316)과 드레인 영역(318)에 소정량의 불순물(예를 들면, P형 도전층을 형성하는 경우에는 B2H6 이온)의 주입을 행한다.
이에 의해, 도 4의 (d)에 나타내는 바와 같이, 게이트 전극(351)의 하부에 대응하는 위치가 채널 영역(320)으로 된 반도체층(314)을 얻을 수 있다.
[V] 다음에, 도 5의 (e)에 나타내는 바와 같이, 제1 컨택트홀(328) 및 제1 컨택트홀(329)에 각각 연통하는 제2 컨택트홀(344) 및 제2 컨택트홀(345)과, 제2 컨택트홀(346)을 갖는 절연막(342)을 형성한다.
절연막(342)은 예를 들면, 포토 리소그래피법 등에 의해, 제2 컨택트홀(344, 345, 346)을 형성하는 영역에 레지스트층을 형성한 후, 이 레지스트층을 마스크로서 사용하고, 상기 공정[II]에서 설명한 것과 같은 방법을 사용하여 형성할 수 있다.
[VI] 다음에, 도 5의 (f)에 나타내는 바와 같이, 제1 컨택트홀(328)과 제2 컨택트홀(344), 제1 컨택트홀(329)과 제2 컨택트홀(345), 및, 제2 컨택트홀(346)을 각각 메우도록, 콘택트 플러그(350), 콘택트 플러그(353), 및, 콘택트 플러그(355)를 형성한다.
이에 의해, 콘택트 플러그(350)와 소스 영역(316)이, 콘택트 플러그(353)와 드레인 영역(318)이, 콘택트 플러그(355)와 게이트 전극(351)이, 각각, 전기적으로 접속된다.
이와 같은, 콘택트 플러그(350, 353, 355)는 우선, 각 컨택트홀 내를 메우도록, 또한, 절연층(342)을 덮도록 하여, 도전성 재료를 공급한 후, 도전성 재료를 절연층(342)의 윗면이 노출할 때까지 제거함으로써 형성할 수 있다.
도전성 재료로서는, 게이트 전극(351)의 구성 재료와 같은 것을 사용할 수 있고, 도전성 재료의 공급도, 게이트 전극(351)을 형성할 때에 사용한 방법과 마찬가지로 행할 수 있다.
또, 도전성 재료의 제거 방법으로서는, 예를 들면, 플라즈마 에칭, 리액티브 이온 에칭, 빔 에칭, 광 어시스트 에칭 등의 물리적 에칭법, 습식 에칭 등의 화학적 에칭법 등 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
[VII] 다음에, 도 5의 (g)에 나타내는 바와 같이, 절연막(342) 위에, 콘택트 플러그(350), 콘택트 플러그(353), 및, 콘택트 플러그(355)가, 각각, 전기적으로 접속하도록, 도전부(352), 도전부(354) 및 도전부(356)를 형성한다.
이와 같은 도전부(352), 도전부(354) 및 도전부(356)은 예를 들면, 포토 리소그래피법 등에 의해, 이것들을 형성하는 영역에 개구부를 갖는 레지스트층을 사용하고, 상기 공정[I]에서 설명한 것과 같은 방법을 사용하여 형성할 수 있다.
또, 도전부(352), 도전부(354) 및 도전부(356)를 형성하기 위한 액상의 도전부 형성 재료로서는, 상술한 게이트 전극 형성 재료와 같은 것을 사용할 수 있다.
이상과 같은 공정에 의해, 제1 기판(220) 위에 박막 트랜지스터(1)가 형성된다.
<전자 디바이스용 기판의 제조 방법>
다음에, 상술한 박막 트랜지스터(1)를 구비하는 제1 기판(220)을 사용하여 본 발명의 전자 디바이스용 기판을 제조한다.
이하, 본 발명의 전자 디바이스용 기판의 제조 방법의 적합한 실시 형태에 관하여 설명한다.
<<제1 실시 형태>>
우선, 본 발명의 전자 디바이스용 기판의 제조 방법의 제1 실시 형태에 관하여 설명한다.
이 제1 실시 형태에 의해, 도 3의 (a)에 나타낸 전기 접속부(370)의 제1 구성을 구비하는 전자 디바이스용 기판을 제조할 수 있다.
도 6, 도 7은 각각, 본 발명의 전자 디바이스용 기판의 제조 방법의 제1 실시 형태를 설명하기 위한 모식적인 도면(종단면도)이다. 또, 이하의 설명에서는, 도 6, 도 7 중의 윗쪽을 「위」, 아랫쪽을 「아래」라고 한다.
도 6, 도 7에 나타내는 전자 디바이스용 기판의 제조 방법의 제1 실시 형태는, [1-a] 스위칭 소자와 층간 절연막을 구비하는 기판을 준비하는 기판 형성 공정과, [1-b] 층간 절연막에 컨택트홀을 형성하는 컨택트홀 형성 공정과, [1-c] 기상 프로세스에 의해 도전성 재료를 공급하여 도전성 재료층을 형성하는 도전성 재료층 형성 공정과, [1-d] 액상 프로세스에 의해 충전 재료를 공급하여 충전 재료층을 형성하는 충전 재료층 형성 공정과, [1-e] 마스크 형성용 재료에 대한 발액성을 향상시키는 발액 처리 공정과, [1-f] 화소 전극과 전기 접속부를 형성하는 형성 영역에 마스크를 형성하는 마스크 형성 공정과, [1-g] 발액 처리가 실시된 부분을 제거하는 발액부 제거 공정과, [1-h] 충전 재료층 및 도전성 재료층의 불필요 부분을 제거하는 불필요 부분 제거 공정과, [1-i] 마스크를 제거하는 마스크 제거 공정을 갖는다.
이하, 각 공정에 대하여 순차적으로 설명한다.
[1-a] 기판 형성 공정
우선, 스위칭 소자와 층간 절연막을 구비하는 기판을 준비한다.
이와 같은 기판은 상술한 바와 같은 박막 트랜지스터의 제조 방법에 의해 제1 기판(220) 위에 박막 트랜지스터(1)를 형성한 후, 이 박막 트랜지스터(1)를 덮도록 층간 절연막(360)을 형성함으로써 얻을 수 있다(도 6의 (1-a) 참조).
층간 절연막(360)은 상기 공정[II]에서 설명한 게이트 절연막 형성 재료와 같은 것을 도포법에 의해 박막 트랜지스터(1)를 덮도록 공급한 후, 소정의 처리를 실시함으로써 얻을 수 있다. 여기서 사용하는 도포법 및 소정의 처리로서는, 각각, 상기 공정[I] 및 [II]에서 설명한 것과 같은 것을 들 수 있다.
[1-b] 컨택트홀 형성 공정
다음에, 층간 절연막(360)에 도전부(354)(스위칭 소자의 단자)에 도달하도록, 바꾸어 말하면, 도전부(354)의 표면이 노출하도록, 층간 절연막(360)의 두께 방향을 향하여 컨택트홀(361)을 형성한다(도 6의 (1-b) 참조).
컨택트홀(361)은 예를 들면, 상기 공정[I]에서 설명한 포토 리소그래피법 등에 의해, 컨택트홀(361)을 형성하는 영역에 개구부를 갖는 레지스트층을 형성한 후, 이 레지스트층을 마스크로서 사용하여, 층간 절연막(360)을 에칭함으로써 얻을 수 있다.
층간 절연막(360)을 에칭하는 방법으로서는, 예를 들면, 상기 공정[VI]에서 설명한 물리적 에칭법이나, 화학적 에칭법 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
[1-c] 도전성 재료층 형성 공정
다음에, 기상 프로세스에 의해 도전성 재료를 공급하여, 화소 전극(223)과 전기 접속부(370)를 형성하는 형성 영역(이하, 간략히 「형성 영역 」이라고 할 때도 있다.)을 포함하는 영역에 도전성 재료층(371')을 형성한다(도 6의 (1-c) 참조).
이에 의해, 컨택트홀(361)의 내면 및 도전부(354)의 표면에 도전성 재료층(371')이 거의 동일한 두께로 형성된다. 그 결과, 컨택트홀(361)의 도전성 재료층(371') 내측에 공간(362)이 생기게 된다.
여기서, 도전성 재료층(371')을 형성함에 앞서, 층간 절연막(360)과 도전부(354)의 표면에 에칭 처리를 실시하도록 해도 좋다. 이에 의해, 각각의 표면이 거친 것으로 되어, 형성되는 도전성 재료층(371')과의 밀착성을 향상시킬 수 있다. 또한, 도전부(354)의 표면이 산화하여 형성하는 산화막과 같은 불순물을 제거할 수 있으므로, 도전부(354)와 도전성 재료층(371')의 접촉면에 있어서 저항치가 높게 되는 것을 적합하게 억제 또는 방지할 수 있다.
에칭 처리로서는, 예를 들면, 상기 공정[VI]에서 설명한 물리적 에칭법이나, 화학적 에칭법 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
기상 프로세스로서는, 특별히 한정되지 않고, 예를 들면, 스퍼터링법, 진공증착법, 이온 플레이팅법, 레이저 어브레이션법(laser ablation method)과 같은 물리적 기상 프로세스(PVD법), 열 CVD법, MOCVD법, 레이저 CVD법, 플라즈마 CVD, 대기압 CVD법과 같은 화학적 기상 프로세스, 액체 미스트 화학체적법(LSMCD법: liquid source misted chemical deposition method), 스프레이 열분해법(SPD법), 유기 금속 기상 에피탁시법(MOVPE법: metal-organic vapor phase epitaxy method)과 같은 파이로졸법(pyrosol method) 등을 들 수 있다.
여기서, 기상 프로세스로서 물리적 기상 프로세스를 사용하는 경우, 투명 도전성 재료를 공급하기 위한 재료로서는, 투명 도전성 재료 그것을 사용하도록 하면 좋다.
또, 기상 프로세스로서 화학적 기상 프로세스나 파이로졸법을 사용하는 경우, 투명 도전성 재료를 공급하기 위한 재료로서는, 투명 도전성 재료의 전구체를 사용하도록 하면 좋다.
또, 투명 도전성 재료의 전구체로서는, 예를 들면, 상술한 투명 도전성 재료의 알콕사이드나 염, 또는, 이들의 유도체나 착체 등을 들 수 있다.
알콕사이드로서는, 예를 들면, 메톡사이드, 에톡사이드, 프로폭사이드, 이소프로폭사이드, 부톡사이드 등을 들 수 있다. 염으로서는, 예를 들면, 할로겐화물, 포름산염, 아세트산염, 프로피온산염, 옥살산염, 질산염 등을 들 수 있다.
또, 유도체로서는, 예를 들면, 수화물, 중화 또는 가수분해에 의해 얻어지는 수산화물 등을 들 수 있다. 착체로서는, 예를 들면, α- 또는 β-디케톤류, α- 또는 β-케토산류, α- 또는 β-케토산 에스테르류, 아미노알콜류 등의 킬레이트 화합물을 들 수 있다.
구체적으로는, 인듐틴옥사이드(ITO)를 주성분으로 하는 투명 도전성 재료를, 예를 들면, 스퍼터링법에 의해 공급하는 경우에는, 박막 트랜지스터(1)와 층간 절 연막(360)이 형성된 제1 기판(220)과, 타겟으로서 사용하는 ITO를 각각 챔버 내에 설치(세트)한 상태에서, 이 ITO에 이온빔을 조사한다. 이에 의해, ITO의 표면에 이온 빔이 충돌하여, ITO의 입자(스퍼터 입자)가 튀어나와, 형성 영역을 포함하는 영역에 피착함으로써 도전성 재료층(371')이 형성된다.
[1-d] 충전 재료층 형성 공정
다음에, 액상 프로세스에 의해 충전 재료(372)를 공급하여, 도전성 재료층(371') 위에 충전 재료층(372')을 형성한다.
이에 의해, 도전성 재료층(371')의 윗면이 충전 재료(372)에 의해 덮어지는 동시에, 공간(362)을 충전 재료(372)에 의해 메울 수 있다(도 6의 (1-d) 참조).
여기서, 본 실시 형태와 같이 충전 재료(372)를 액상 프로세스를 사용하여 공급함으로써, 비교적 용이하게 또한 확실하게 공간(362)을 메우도록 충전 재료(372)를 충전할 수 있다.
본 공정[1-d]은 구체적으로는, 다음과 같이 하여 행하여진다.
우선, 상술한 바와 같은 충전 재료(372) 및/또는 그 전구체를 함유하는 액상 재료를 제조한다.
또, 충전 재료(372)의 전구체로서는, 상술한 충전 재료(372)의 알콕사이드나 염, 또는, 이들의 유도체나 착체 등을 들 수 있다.
알콕사이드나 염, 또는, 이들의 유도체나 착체로서는, 상기 공정[1-c]에서 설명한 것과 같은 것을 들 수 있다.
또, 충전 재료(372)의 전구체로서, 예를 들면, 알콕사이드나 염을 사용하는 경우에는, 전구체의 충전 재료(372)로의 변화(변환)를 촉진하는 산 촉매, 염기 촉매 등을 첨가하는 것이 바람직하다.
산 촉매로서는, 예를 들면, 염산, 질산, 붕산, 붕불화수소산 등의 무기산이나, 아세트산, 트리플루오로아세트산, p-톨루엔술폰산 등의 유기산 등을 들 수 있다.
이 액상 재료의 제조에 사용하는 용매 또는 분산매로서는, 예를 들면, 질산, 황산, 암모니아, 과산화수소, 물, 이황화탄소, 사염화탄소, 에틸렌카보네이트 등의 무기 용매나, 메틸에틸케톤(MEK), 아세톤, 디에틸케톤, 메틸이소부틸케톤(MIBK), 메틸이소프로필케톤(MIPK), 시클로헥사논 등의 케톤계 용매, 메탄올, 에탄올, 이소프로판올, 에틸렌글리콜, 디에틸렌글리콜(DEG), 글리세린 등의 알코올계 용매, 디에틸에테르, 디이소프로필에테르, 1,2-디메톡시에탄(DME), 1,4-디옥산, 테트라하이드로푸란(THF), 테트라하이드로피란(THP), 아니솔, 디에틸렌글리콜디메틸에테르(diglyme), 디에틸렌글리콜에틸에테르(Carbitol) 등의 에테르계 용매, 메틸셀로솔브, 에틸세로솔브, 페닐셀로솔브 등의 셀로솔브계 용매, 헥산, 펜탄, 헵탄, 시클로헥산 등의 지방족 탄화수소계 용매, 톨루엔, 자일렌, 벤젠, 트리메틸벤젠, 테트라메틸벤젠 등의 방향족 탄화수소계 용매, 피리딘, 피라진, 푸란, 피롤, 티오펜, 메틸피로리돈 등의 방향족 복소환 화합물계 용매, N,N-디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMA) 등의 아미드계 용매, 디클로로메탄, 클로로포름, 1,2-디클로로에탄 등의 할로겐 화합물계 용매, 아세트산에틸, 아세트산메틸, 포름산에틸 등의 에스테르계 용매, 디메틸술폭사이드(DMSO), 술포란(sulfolane) 등의 황 화합 물계 용매, 아세토니트릴, 프로피오니트릴, 아크릴로니트릴 등의 니트릴계 용매, 포름산, 아세트산, 트리클로로아세트산, 트리플루오로아세트산 등의 유기산계 용매와 같은 각종 유기 용매, 또는, 이들을 포함하는 혼합 용매 등을 들 수 있다.
다음에, 액상 프로세스에 의해 제조된 액상 재료를, 도전성 재료층(371') 위에 공급한다.
이 액상 프로세스로는, 예를 들면, 상기 공정[I]에서 설명한 각종 도포법 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
그 후, 액상 재료에 대하여 소정의 처리를 실시한다. 이에 의해, 도전성 재료층(371') 위에 충전 재료층(372')을 형성할 수 있다.
여기서 사용하는 소정의 처리에는, 예를 들면, 상기 공정[II]에서 설명한 것과 같은 것을 들 수 있다.
[1-e] 발액 처리 공정
다음에, 충전 재료층(372')의 윗면의 화소 전극(223)과 전기 접속부(370)를 형성하는 형성 영역을 제외한 영역에, 다음 공정[1-f]에서 사용하는 마스크 형성용 재료에 대한 발액성을 향상시키는 처리를 실시한다.
이에 의해, 다음 공정[1-f]에 있어서, 마스크(374)를 형성 영역에 선택적으로 형성시킬 수 있다.
이 발액 처리는, 예를 들면, 충전 재료층(372')의 윗면의 형성 영역을 제외한 영역에 발액막을 형성하는 방법, 불소 이온 등의 발액성을 부여할 수 있는 이온을 주입(집어넣는) 방법 등 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
이들 중에서도, 발액 처리에는, 도 6의 (1-e)에 나타내는 바와 같이, 충전 재료층(372')의 윗면의 형성 영역을 제외한 영역에 발액막(373)을 형성하는 방법을 사용하는 것이 바람직하다. 이러한 방법에 의하면, 비교적 용이하게, 충전 재료층(372')의 윗면의 형성 영역을 제외한 영역에 발액성을 부여할 수 있다.
이 발액막(373)은 예를 들면, 발액막 형성용 재료를 공급한 후, 필요에 따라, 건조하는 것 등에 의해 형성할 수 있다.
또, 이 경우, 발액막(373)은 충전 재료층(372')의 윗면 전체를 덮도록 형성한 후, 불필요 부분을 제거하도록 하여 형성해도 좋지만, 형성 영역을 제외한 영역에 선택적으로 형성하는 것이 바람직하다.
형성 영역을 제외한 영역에 발액막(373)을 선택적으로 형성하는 방법으로서는, 예를 들면, [1] 포토 리소그래피법에 의해, 형성 영역에 레지스트층을 형성한 후, 이 레지스트층을 마스크로서 사용하는 방법, [2]: 형성 영역을 제외한 영역의 형상에 대응한 스탬퍼 등을, 발액막 형성용 재료를 함침시킨 상태로 충전 재료층(372')의 윗면에 접촉시키는 방법, [3]:발액막 형성용 재료를 잉크젯법에 의해 형성 영역을 제외한 영역에 토출하는 방법 등을 들 수 있다. 이들 중에서도, 특히, [3]의 잉크젯법에 의한 방법을 사용하는 것이 바람직하다. 이러한 방법에 의하면, 비교적 용이하게 또한 확실하게, 형성 영역을 제외한 영역에 발액막(373)을 선택적으로 형성할 수 있다.
발액막(373)으로서는, 예를 들면, 발액성을 나타내는 관능기를 갖는 커플링제나 알칸티올 등으로 구성되는 자기 조직화 단분자막(SAM막), 및, 발액성의 수지 재료 등으로 구성되는 중합막을 들 수 있다.
또, 발액막 형성용 재료로는, 발액막(373)의 구성 재료 및/또는 그 전구체를 용매 또는 분산매에 혼합하여 제조한 용액 또는 분산액을 사용할 수 있다.
커플링제로서는, 예를 들면, 실란계 커플링제, 티탄계 커플링제, 알루미늄계 커플링제, 지르코늄계 커플링제, 유기 인산계 커플링제, 실릴퍼옥사이드계 커플링제 등을 사용할 수 있다.
발액성을 나타내는 관능기로서는, 예를 들면, 플루오로알킬기, 알킬기, 비닐 기, 에폭시기, 스티릴기, 메타크릴옥시기 등을 들 수 있다.
커플링제의 구체예로서는, 예를 들면, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸트리메톡시실란, 트리클로로플루오로알킬실란(FAS), 옥타데실트리메톡시실란, 비닐트리메톡시실란 등을 들 수 있다.
한편, 발액성의 수지 재료로서는, 예를 들면, 폴리테트라플루오르에틸렌(PTFE), 테트라플루오로에틸렌-퍼플루오로알킬비닐에테르 공중합체(PFA), 에틸렌-테트라플루오로에틸렌 공중합체(ETFE), 퍼플루오로에틸렌-프로펜 공중합체(FEP), 에틸렌-클로로트리플루오로에틸렌 공중합체(ECTFE)와 같은 불소계 수지 등을 들 수 있다.
또, 용매 또는 분산매로서는, 상기 공정[1-d]에서 설명한 것과 같은 것을 사용할 수 있다.
[1-f] 마스크 형성 공정
다음에, 액상 프로세스에 의해 마스크 형성용 재료를 공급하여, 충전 재료층(372')의 윗면의 화소 전극(223)과 전기 접속부(370)를 형성하는 형성 영역에, 형성 영역에 대응하는 형상의 마스크(374)를 형성한다(도 7의 (1-f) 참조).
본 공정[1-f]은 예를 들면, 경화성 수지, 열가소성 수지 및/또는 그것들의 전구체 등을 함유하는 액상의 마스크 형성용 재료를 사용하여 상기 공정[1-d]에서 설명한 것과 같은 방법을 사용하여 행할 수 있다.
여기서, 본 실시 형태에서는 상기 공정[1-e]에 있어서, 형성 영역을 제외한 영역에 발액막(373)이 형성되어 있으므로, 마스크(374)를 형성 영역에 선택적으로 형성할 수 있다.
또, 마스크 형성용 재료로서, 상기 공정[I]에서 설명한 레지스트 재료를 사용하는 경우에는, 상기 공정[1-e]을 생략할 수도 있다. 이 경우, 충전 재료층(372')의 전체 면에 레지스트층을 형성한 후, 예를 들면, 포토 리소그래피법 등에 의해, 형성 영역을 제외한 영역에 형성된 레지스트층을 제거하도록 하면 좋다. 이에 의해, 형성 영역에 대응하는 형상의 마스크(374)(레지스트층)을 형성할 수 있다.
[1-g] 발액부 제거 공정
다음에, 형성 영역을 제외한 영역에 형성된 발액막(373)을 제거한다(도 7의 (1-g) 참조).
발액막(373)을 제거하는 방법으로서는, 상기 공정[VI]에서 설명한 물리적 에칭법이나, 화학적 에칭법이외에, 예를 들면, 자외선의 조사, 오존수나 수증기의 분 무 등을 들 수 있으며, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
[1-h] 불필요 부분 제거 공정
다음에, 형성 영역에 마련된 마스크(374)를 사용하여, 형성 영역을 제외한 영역에 존재하는 충전 재료층(372') 및 도전성 재료층(371')의 불필요 부분을 일괄하여 제거한다(도 7의 (1-h) 참조).
충전 재료층(372') 및 도전성 재료층(371')의 불필요 부분을 제거하는 방법으로서는, 예를 들면, 상기 공정[VI]에서 설명한 물리적 에칭법이나, 화학적 에칭법 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
[1-i] 마스크 제거 공정
다음에, 형성 영역에 마련된 마스크(374)를 제거한다(도 7의 (1-i) 참조).
마스크(374)를 제거하는 방법으로서는, 예를 들면, 상기 공정[VI]에서 설명한 물리적 에칭법이나, 화학적 에칭법 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.
또, 상기 공정[1-g]∼본 공정[1-i]은 발액막(373), 충전 재료층(372') 및 도전성 재료층(371')을 일괄하여 제거한 후, 마스크(374)를 제거하도록 연속적으로 행할 수도 있다.
이상과 같이 하여, 도 3의 (a)에 나타낸 전기 접속부(370)의 제1 구성과 화소 전극(223)을 형성하여, 본 발명의 전자 디바이스용 기판을 제조할 수 있다.
<<제2 실시 형태>>
다음에, 본 발명의 전자 디바이스용 기판의 제조 방법의 제2 실시 형태에 관 하여 설명한다.
이 제2 실시 형태에 의해, 도 3의 (b)에 나타낸 전기 접속부(370)의 제2 구성을 구비하는 전자 디바이스용 기판을 제조할 수 있다.
도 8, 도 9는 각각, 본 발명의 전자 디바이스용 기판의 제조 방법의 제2 실시 형태를 설명하기 위한 모식적인 도면(종단면도)이다. 또, 이하의 설명에서는, 도 8, 도 9 중의 윗쪽을 「위」, 아랫쪽을 「아래」라고 한다.
도 8, 도 9에 나타내는 전자 디바이스용 기판의 제조 방법의 제2 실시 형태는, [2-a] 스위칭 소자와 층간 절연막을 구비하는 기판을 준비하는 기판 형성 공정과, [2-b] 층간 절연막에 컨택트홀을 형성하는 컨택트홀 형성 공정과, [2-c] 기상 프로세스에 의해 도전성 재료를 공급하여 도전성 재료층을 형성하는 도전성 재료층 형성 공정과, [2-d] 액상 재료에 대한 발액성을 향상시키는 발액 처리 공정과 [2-e] 액상 프로세스에 의해 충전 재료를 공급하여 충전 재료층을 형성하는 충전 재료층 형성 공정과, [2-f] 발액 처리가 실시된 부분을 제거하는 발액부 제거 공정과, [2-g] 도전성 재료층의 불필요 부분과 충전 재료층의 일부를 제거하는 불필요 부분 제거 공정을 갖는다.
이하, 각 공정에 대하여 순차적으로 설명한다.
[2-a] 기판 형성 공정
우선, 박막 트랜지스터(1)와 층간 절연막(360)을 구비하는 제1 기판(220)을 준비한다(도 8의 (2-a) 참조).
본 공정[2-a]은 상기 공정[1-a]과 마찬가지로 하여 행할 수 있다.
[2-b] 컨택트홀 형성 공정
다음에, 층간 절연막(360)에 도전부(354)(스위칭 소자의 단자)에 도달하도록, 층간 절연막(360)의 두께 방향을 향하여 컨택트홀(361)을 형성한다(도 8의 (2-b) 참조).
본 공정[2-b]은 상기 공정[1-b]과 마찬가지로 하여 행할 수 있다.
[2-c] 도전성 재료층 형성 공정
다음에, 기상 프로세스에 의해 투명 도전성 재료를 공급하여, 형성 영역을 포함하는 영역에, 도전성 재료층(371')을 형성한다(도 8의 (2-c) 참조).
본 공정[2-c]은 상기 공정[1-c]과 마찬가지로 하여 행할 수 있다.
[2-d] 발액 처리 공정
다음에, 도전성 재료층(371')의 윗면의 형성 영역을 제외한 영역에, 다음 공정[2-e]에서 사용하는 액상 재료에 대한 발액성을 향상시키는 처리를 실시한다.
이에 의해, 다음 공정[2-e]에 있어서, 형성 영역에 충전 재료층(372')을 선택적으로 형성시킬 수 있다.
본 공정[2-d]은 상기 공정[1-e]과 마찬가지로 하여, 도 8의 (2-d)에 나타내는 바와 같은 발액막(373)의 형성을 행할 수 있는 이외에, 예를 들면, 다음과 같이 하여 발액막의 형성을 행할 수도 있다.
우선, 도전성 재료층(371')의 윗면의 형성 영역을 제외한 영역에, 레지스트층을 형성한다.
이 레지스트층의 형성은 예를 들면, 상기 공정[I]에서 설명한 것과 같은 방 법에 의해 행할 수 있다.
다음에, 이 레지스트층의 전체 면에 친액 처리를 실시한다.
이 친액 처리로서는, 예를 들면, 레지스트층에 대하여, 산소 함유 분위기 중에서 자외선 및/또는 적외선을 조사하는 방법, 산소 플라즈마를 조사하는 산소 플라즈마 처리법을 사용할 수 있지만, 이들 중에서도, 산소 플라즈마 처리법을 사용하는 것이 바람직하다.
이 산소 플라즈마 처리법은 산소 플라즈마를 발생시키는 방전 영역에 산소를 함유하는 가스를 도입하고, 이 방전 영역에서 발생한 산소 플라즈마를, 레지스트층의 전체 면에 조사함으로써 친액성을 부여하는 것이다.
이러한 처리법에 의하면, 레지스트층의 전체 면에, 용이하게 또한 확실하게 친액성을 부여할 수 있다.
또, 산소 가스를 함유하는 가스로서는, 전형적으로는, 순(純) 산소 가스를 사용할 수 있지만, 산소 가스와 불화탄소 가스(예를 들면, 사불화메탄 가스)의 혼합 가스를 사용하는 것이 바람직하다. 이에 의해, 산소 플라즈마가 유지되는 시간이 길어져, 산소 플라즈마의 상태로 레지스트층에까지 도달시킬 수 있다.
다음에, 친액 처리가 실시된 레지스트 층의 윗면에 발액 처리를 실시한다.
이에 의해, 레지스트층의 측면에는 친액 처리가, 윗면에는 발액 처리가 실시된 것(발액막)을 얻을 수 있다. 이러한 구성의 발액막을 사용함으로써, 다음 공정[2-e]에 있어서, 발액막 위에 충전 재료가 부착되는 것을 방지하면서, 형성 영역에 충전 재료를 확실히 공급할 수 있다.
이 발액 처리로서는, 예를 들면, 레지스트층의 윗면에 대하여, 불소 플라즈마를 조사하는 불소 플라즈마 처리법 등을 사용할 수 있다.
이 불소 플라즈마 처리법은 불소 플라즈마를 발생시키는 방전 영역에 불소를 함유하는 가스를 도입하고, 이 방전 영역에서 발생한 불소 플라즈마를, 레지스트층의 윗면에 입사시킴으로써 이 불소 플라즈마가 입사된 영역에 발액성을 부여하는 것이다.
이러한 처리법에 의하면, 레지스트층의 윗면을 거의 전체에 걸쳐서 균일하게 불화하는 것, 즉, 레지스트층의 윗면에 균일하게(불균일 없게) 발액성을 부여할 수 있다.
불소 원자를 함유하는 가스종으로서는, 예를 들면, 사불화메탄(CF4), 사불화에틸렌(C2F4), 육불화프로필렌(C3F6), 팔불화부틸렌(C4F8) 등을 들 수 있으며, 이들 중에서도, 특히 사불화메탄을 주성분으로 하는 것이 바람직하다.
또, 레지스트층 자체가 친액성을 가질 경우, 및, 레지스트층 자체가 발액성을 가질 경우 등에는, 친액 처리, 발액 처리의 어느 하나 혹은 둘다를 생략할 수 있다.
[2-e] 충전 재료층 형성 공정
다음에, 도전성 재료층(371') 위에, 형성 영역에 대응하도록 액상 프로세스에 의해 충전 재료(372)를 공급하여 충전 재료층(372')을 형성한다.
이에 의해, 도전성 재료층(371')의 윗면의 형성 영역이 충전 재료(372)에 의 해 덮어지는 동시에, 공간(362)을 충전 재료(372)에 의해 메울 수 있다(도 8의 (2-e) 참조).
여기서, 본 실시 형태에서는 상기 공정[2-d]에 있어서, 형성 영역을 제외한 영역에 발액막(373)이 형성되어 있으므로, 형성 영역에 충전 재료층(372')을 선택적으로 형성할 수 있다.
본 공정[2-e]은 상기 공정[1-d]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
[2-f] 발액부 제거 공정
다음에, 형성 영역을 제외한 영역에 형성된 발액막(373)을 제거한다(도 9의 (2-f) 참조).
본 공정[2-f]은 상기 공정[1-g]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
[2-g] 불필요 부분 제거 공정
다음에, 충전 재료층(372')을 마스크로서 사용하여, 도전성 재료층(371')의 불필요 부분을 제거하는 동시에, 충전 재료층(372')의 불필요 부분을 제거한다.
이에 의해, 형성 영역의 형상에 대응한 형상의 도전막(371)을 얻을 수 있다. 또, 도전성 재료층(371')의 윗면의 형성 영역에 공급된 충전 재료(372)를 제거하면서, 공간(362)에 충전된 충전 재료(372)를 잔존시킬 수 있다(도 9의 (2-g) 참조).
본 공정[2-g]은 상기 공정[1-h]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
또, 상기 공정[2-f]과 본 공정[2-g]은, 일괄하여 행할 수도 있다. 즉, 발액막(373)의 제거와, 도전성 재료층(371')의 불필요 부분의 제거를 일괄하여 행할 수도 있다.
이상과 같이 하여, 도 3의 (b)에 나타낸 전기 접속부(370)의 제2 구성과 화소 전극(223)을 형성하여, 본 발명의 전자 디바이스용 기판을 제조할 수 있다.
<<제3 실시 형태>>
다음에, 본 발명의 전자 디바이스용 기판의 제조 방법의 제3 실시 형태에 관하여 설명한다.
이 제3 실시 형태에 의해, 도 3의 (b)에 나타낸 전기 접속부(370)의 제2 구성을 구비하는 전자 디바이스용 기판을 제조할 수 있다.
도 10∼도 12는 각각, 본 발명의 전자 디바이스용 기판의 제조 방법의 제3 실시 형태를 설명하기 위한 모식적인 도면(종단면도)이다. 또, 이하의 설명에서는, 도 10∼도 12 중의 윗쪽을 「위」, 아랫쪽을 「아래」라고 한다.
도 10∼도 12에 나타내는 전자 디바이스용 기판의 제조 방법의 제3 실시 형태는, [3-a] 스위칭 소자와 층간 절연막을 구비하는 기판을 준비하는 기판 형성 공정과, [3-b] 층간 절연막에 컨택트홀을 형성하는 컨택트홀 형성 공정과, [3-c] 기상 프로세스에 의해 도전성 재료를 공급하여 도전성 재료층을 형성하는 도전성 재료층 형성 공정과, [3-d] 액상 재료에 대한 발액성을 향상시키는 발액 처리 공정과, [3-e] 액상 프로세스에 의해 충전 재료를 충전하는 충전 공정과, [3-f] 발액 처리가 실시된 부분을 제거하는 발액부 제거 공정과, [3-g] 마스크 형성용 재료에 대한 발액성을 향상시키는 발액 처리 공정과, [3-h] 화소 전극과 전기 접속부를 형성하는 형성 영역에 마스크를 형성하는 마스크 형성 공정과, [3-i] 발액 처리가 실시된 부분을 제거하는 발액부 제거 공정과, [3-j] 도전성 재료층의 불필요 부분을 제거하는 불필요 부분 제거 공정과, [3-k] 마스크를 제거하는 마스크 제거 공정을 갖는다.
이하, 각 공정에 대하여 순차적으로 설명한다.
[3-a] 기판 형성 공정
우선, 박막 트랜지스터(1)와 층간 절연막(360)을 구비하는 제1 기판(220)을 준비한다.
(도 10의 (3-a) 참조).
본 공정[3-a]은 상기 공정[1-a]과 마찬가지로 하여 행할 수 있다.
[3-b] 컨택트홀 형성 공정
다음에, 층간 절연막(360)에 도전부(354)(스위칭 소자의 단자)에 도달하도록, 층간 절연막(360)의 두께 방향을 향하여 컨택트홀(361)을 형성한다(도 10의 (3-b) 참조).
본 공정[3-b]은 상기 공정[1-b]과 마찬가지로 하여 행할 수 있다.
[3-c] 도전성 재료층 형성 공정
다음에, 형성 영역을 포함하는 영역에, 기상 프로세스에 의해 투명 도전성 재료를 공급하여, 도전성 재료층(371')을 형성한다(도 10의 (3-c) 참조).
본 공정[3-c]은 상기 공정[1-c]과 마찬가지로 하여 행할 수 있다.
[3-d] 발액 처리 공정
다음에, 도전성 재료층(371')의 윗면 즉, 공간(362) 내에 존재하는 도전성 재료층(371')의 표면을 제외한 영역에, 다음 공정[3-e]에서 사용하는 액상 재료에 대한 발액성을 향상시키는 처리를 실시한다.
이에 의해, 다음 공정[3-e]에 있어서, 충전 재료(372)를 공간(362) 내에 선택적으로 충전할 수 있다.
본 공정[3-d]은 상기 공정[2-d]에서 사용한 것과 같은 방법을 행함에 의해, 도 10의 (3-d)에 나타내는 바와 같은 발액막(373)을 얻을 수 있다.
[3-e] 충전 공정
다음에, 공간(362) 내에, 액상 프로세스에 의해 선택적으로 충전 재료(372)를 충전한다(도 10의 (3-e) 참조).
여기서, 본 실시 형태에서는 상기 공정[3-d]에 있어서, 도전성 재료층(371')의 윗면에 발액막(373)이 형성되어 있으므로, 공간(362) 내에 충전 재료(372)를 선택적으로 충전할 수 있다.
본 공정[3-e]은 상기 공정[1-d]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
또, 액상 프로세스로서, 잉크젯법과 같은 공간(362) 내에 충전 재료(372)를 선택적으로 공급할 수 있는 방법을 사용하는 경우에는, 상기 발액 처리 공정 공정[3-d]을 생략하도록 해도 좋다.
[3-f] 발액부 제거 공정
다음에, 도전성 재료층(371')의 윗면에 형성된 발액막(373)을 제거한다(도 11의 (3-f) 참조).
본 공정[3-f]은 상기 공정[1-g]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
[3-g] 발액 처리 공정
다음에, 도전성 재료층(371')의 윗면의 화소 전극(223)과 전기 접속부(370)를 형성하는 형성 영역을 제외한 영역에, 다음 공정[3-h]에서 사용하는 마스크 형성용 재료에 대한 발액성을 향상시키는 처리를 실시한다(도 11의 (3-g) 참조).
이에 의해, 다음 공정[3-h]에 있어서, 형성 영역에 마스크(374)를 선택적으로 형성할 수 있다.
본 공정[3-g]은 상기 공정[1-e]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
또, 본 공정[3-g]은 형성 영역을 제외한 영역에 새로이 발액 처리를 실시하도록 해도 좋고, 상기 공정[3-d]에서 발액 처리가 실시된 영역의 일부를 제거하도록 해도 좋다. 또, 후자의 방법을 사용하는 경우에는, 상기 발액부 제거 공정[3-f]을 생략할 수 있다.
[3-h] 마스크 형성 공정
다음에, 액상 프로세스에 의해 마스크 형성용 재료를 공급하여 도전성 재료층(371')의 윗면의 형성 영역에 마스크(374)를 형성한다(도 11의 (3-h) 참조).
본 공정[3-h]은 상기 공정[1-f]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
여기서, 본 실시 형태에서는 상기 공정[3-g]에 있어서, 도전성 재료층(371')의 형성 영역을 제외한 영역에 발액막(373)이 형성되어 있으므로, 형성 영역에 마스크(374)를 선택적으로 형성할 수 있다.
[3-i] 발액부 제거 공정
다음에, 도전성 재료층(371')의 윗면에 형성된 발액막(373)을 제거한다(도 11의 (3-i) 참조).
본 공정[3-i]은 상기 공정[1-g]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
[3-j] 불필요 부분 제거 공정
다음에, 형성 영역에 마련된 마스크(374)를 사용하여, 형성 영역을 제외한 영역에 존재하는, 도전성 재료층(371')의 불필요 부분을 제거한다(도 12의 (3-j) 참조).
본 공정[3-j]은 상기 공정[1-h]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
[3-k] 마스크 제거 공정
다음에, 형성 영역에 마련된 마스크(374)를 제거한다(도 12의 (3-k) 참조).
본 공정[3-k]은 상기 공정[1-i]에서 사용한 것과 같은 방법에 의해 행할 수 있다.
또, 상기 공정[3-i]∼본 공정[3-k]은 발액막(373)과 도전성 재료층(371')을 일괄하여 제거한 후, 마스크(374)를 제거하도록 연속적으로 행할 수도 있다.
이상과 같이 하여, 도 3의 (b)에 나타낸 전기 접속부(370)의 제2 구성과 화소 전극(223)을 형성하여, 본 발명의 전자 디바이스용 기판을 제조할 수 있다.
또, 제1 실시 형태∼제3 실시 형태에서 설명한 것 같은 전자 디바이스용 기판의 제조 방법을 사용함으로써, 즉, 기상 프로세스와 액상 프로세스를 사용하여 전기 접속부(370)와 화소 전극(223)을 제조함으로써, 형성하는 이들 막두께의 제어를 용이하게 행할 수 있다는 이점도 있다.
<전자 기기>
본 발명의 표시 장치는, 각종 전자 기기의 표시부에 사용할 수 있다.
도 13은 본 발명의 전자 기기를 적용한 모바일형(또는 노트형)의 퍼스날 컴퓨터의 구성을 나타내는 사시도이다.
이 도면에 있어서, 퍼스날 컴퓨터(1100)는 키보드(1102)를 구비한 본체부(1104)와, 표시 유닛(1106)으로 구성되며, 표시 유닛(1106)은 본체부(1104)에 대하여 힌지 구조부를 거쳐 회전 가능하게 지지되어 있다.
이 퍼스날 컴퓨터(1100)에 있어서는, 표시 유닛(1106)이 상술한 액정 표시 장치(전기 광학 장치)(10)를 구비하고 있다.
도 14는 본 발명의 전자 기기를 적용한 휴대전화기(PHS도 포함한다)의 구성을 나타내는 사시도이다.
이 도면에 있어서, 휴대전화기(1200)는 복수의 조작 버튼(1202), 수화구(1204) 및 송화구(1206)와 함께, 상술한 액정 표시 장치(전기 광학 장치)(10)를 표 시부에 구비하고 있다.
도 15는 본 발명의 전자 기기를 적용한 디지탈 스틸 카메라의 구성을 나타내는 사시도이다. 또, 이 도면에는, 외부 기기의 접속에 관해서도 간이적으로 나타나 있다.
여기서, 일반적인 카메라는, 피사체의 광상(光像)에 의해 은염(銀鹽) 사진 필름을 감광하는 것에 대해, 디지탈 스틸 카메라(1300)는 피사체의 광상을 CCD(Charge Coupled Device) 등의 촬상 소자에 의해 광전 변환하여 촬상 신호(화상 신호)를 생성한다.
디지탈 스틸 카메라(1300)에 있어서의 케이스(보디)(1302)의 배면에는, 상술한 액정 표시 장치(10)가 표시부에 마련되어, CCD에 의한 촬상 신호에 의거하여 표시를 행하는 구성으로 되어 있어, 피사체를 전자 화상으로서 표시하는 파인더로서 기능한다.
케이스의 내부에는, 회로 기판(1308)이 마련되어 있다. 이 회로 기판(1308)은 촬상 신호를 저장(기억)할 수 있는 메모리가 설치되어 있다.
또, 케이스(1302)의 정면측(도시(圖示)한 구성에서는 이면측)에는, 광학 렌즈(촬상광학계)나 CCD 등을 포함하는 수광 유닛(1304)이 마련되어 있다.
촬영자가 액정 표시 장치(10)에 표시된 피사체상을 확인하고, 셔터 버튼(1306)을 누르면, 그 시점에 있어서의 CCD의 촬상 신호가, 회로 기판(1308)의 메모리에 전송·저장된다.
또, 이 디지탈 스틸 카메라(1300)에 있어서는, 케이스(1302)의 측면에, 비디 오 신호 출력 단자(1312)와, 데이터 통신용의 입출력 단자(1314)가 마련되어 있다. 그리고 도면에 나타내는 바와 같이, 비디오 신호 출력 단자(1312)에는 텔레비젼 모니터(1430)가, 데이터 통신용의 입출력 단자(1314)에는 퍼스날 컴퓨터(1440)가, 각각 필요에 따라 접속된다. 또한, 소정의 조작에 의해, 회로 기판(1308)의 메모리에 저장된 촬상 신호가, 텔레비젼 모니터(1430)나, 퍼스날 컴퓨터(1440)에 출력되는 구성으로 되어 있다.
또, 본 발명의 전자 기기는, 도 13의 퍼스날 컴퓨터(모바일형 퍼스날 컴퓨터), 도 14의 휴대전화기, 도 15의 디지탈 스틸 카메라 이외에도, 예를 들면, 텔레비젼이나, 비디오 카메라, 뷰 파인더형, 모니터 직시형의 비디오 테이프 리코오더, 랩탑형 퍼스날 컴퓨터, 카 네비게이션 장치, 호출기, 전자 수첩(통신 기능 딸린 것도 포함함), 전자 사전, 전자 계산기, 전자 게임 기기, 워드 프로세서, 워크스테이션, 텔레비젼 전화, 방범용 텔레비젼 모니터, 전자 쌍안경, POS 단말, 터치 패널을 구비한 기기(예를 들면, 금융 기관의 캐쉬 디스펜서, 자동매표기), 의료 기기(예를 들면, 전자체온계, 혈압계, 혈당계, 심전 표시 장치, 초음파 진단 장치, 내시경용 표시 장치), 어군 탐지기, 각종 측정 기기, 계량기류(예를 들면, 차량, 항공기, 선박의 계기류), 플라이트 시뮬레이터, 기타 각종 모니터류, 프로젝터 등의 투사형 표시 장치 등에 적용할 수 있다.
이상, 본 발명의 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법, 표시 장치, 전자 기기를, 도시(圖示)한 실시 형태에 의거하여 설명했지만, 본 발명은 이들에 한정되는 것은 아니다.
예를 들면, 본 발명의 전자 디바이스용 기판에서는, 박막 트랜지스터(1)가 구비하는 도전부(354)에 전기 접속부(370)를 접속하는 경우에 관하여 설명했지만, 본 발명의 전자 디바이스용 기판은 이것에 한정되지 않고, 스위칭 소자가 구비하는 어떠한 단자에 전기 접속부를 접속하는 경우에 적용해도 좋다. 예를 들면, 박막 트랜지스터(1)가 구비하는 드레인 영역(318)에 전기 접속부를 직접 접속하도록 한 경우에도 적용할 수 있다.
스위칭 소자로서는, 박막 트랜지스터 이외에, 예를 들면, 박막 다이오드(TFD) 등을 구비하는 경우에도 적용할 수 있다.
또, 본 발명의 전자 디바이스용 기판의 제조 방법에서는, 임의 목적의 공정이 1 또는 2 이상 추가되어 있어도 좋다.
또한, 본 발명의 표시 장치는, 액정 패널의 적용에 한정되는 것은 아니다. 예를 들면, 유기 EL 소자, 전기 영동 표시 장치 등에 적용해도 좋다.
다음에, 본 발명의 구체적인 실시예에 관하여 설명한다.
(실시예)
<1> 우선, 도 5의 (g)에 나타내는 바와 같은 석영 유리 기판 위에 박막 트랜지스터가 형성된 부재를 준비했다.
<2> 다음에, 폴리실라잔을, 0.5 wt%로 되도록 자일렌에 용해한 액상 재료를 스핀 코팅법에 의해, 박막 트랜지스터 위에 공급한 후, 450℃×15분으로 가열하여 액상 재료를 건조시킴으로써 박막 트랜지스터 위에 평균 두께 300 nm의 층간 절연막을 형성했다.
<3> 다음에, 층간 절연막 위에, 네가티브형의 레지스트 재료(도쿄오오카코오교주식회사 제품, 「TELR-N101PM」)을, 스핀 코팅법에 의해 도포했다.
이어서, 층간 절연막에 형성하는 컨택트홀의 형상에 대응한 포토 마스크를 거쳐, i선(파장: 365 nm, 강도: 120 mJ/cm2)을 조사한 후, NMD-W(현상액)에 의해 현상했다. 이에 의해, 컨택트홀을 형성하는 영역에 개구부를 갖는 레지스트층을 얻었다.
<4> 다음에, 레지스트층을 마스크로서 사용하여, 플라즈마 에칭법에 의해 층간 절연막을 에칭함으로써 컨택트홀을 형성한 후, 레지스트층을 제거했다.
<5> 다음에, 챔버 내에, 박막 트랜지스터가 형성되어 있는 측의 면을 연직 하방으로 한 양극에 석영 유리 기판을, 음극에 ITO로 구성된 타겟을, 각각 세트 했다.
그리고 방전 가스로서 아르곤을 사용하고, RF 스퍼터링법에 의해 석영 유리 기판에 ITO를 공급했다.
이에 의해, 층간 절연막의 석영 유리 기판과 반대측의 면 위 및 컨택트홀의 내측에 ITO로 구성되는 평균 두께 100 nm의 도전성 재료층을 형성했다.
또, ITO는, 인듐/주석(원자비)=92.5/7.5의 것을 사용했다.
여기서, 컨택트홀의 도전막 내측의 공간을 단차계(段差計)에 의해 측정했는데, 평균 깊이 180 nm의 단차가 인정되었다.
<6> 다음에, 염화인듐 및 염화주석을, 각각, 에탄올에 용해한 액상 재료를 스핀 코팅법에 의해, 컨택트홀의 도전성 재료층 내측의 공간에 충전하면서, 도전성 재료층을 덮도록 공급한 후, 액상 재료 중의 에탄올을 제거(건조)했다.
그 후, 질소분위기(비(非) 산화성 분위기) 중, 온도 400℃×시간 10분으로 열처리를 실시했다. 이에 의해, 염화인듐과 염화주석을 반응시켜, ITO(도전성 물질)로 변화시켜, 평균 두께 50 nm의 충전 재료층을 형성했다.
또, 염화인듐 및 염화주석의 혼합비는, 인듐/주석(원자비)=92.5/7.5로 했다.
여기서, 충전 재료층 위의 컨택트홀에 대응하는 부분을 단차계에 의해 측정했지만, 연속한 평활면으로 구성되어 있어, 단차를 인식할 수는 없었다.
<7> 다음에, 이 충전 재료층의 석영 유리 기판과 반대측의 면의 화소 전극과 전기 접속부를 형성하는 형성 영역을 제외한 영역에, 트리데카플루오로-1,1,2,2테트라하이드로옥틸트리에톡시실란을 함유하는 처리액을 잉크젯법을 사용하여 공급한 후, 100℃×10분으로 열처리를 행하여 처리액을 건조시켰다. 이에 의해, 상기 형성 영역을 제외한 영역에 발액막을 형성했다.
<8> 다음에, 상기 공정<3>에서 사용한, 네가티브형의 레지스트 재료를, 스핀 코팅법에 의해 도포한 후, 노광·현상하여 상기 형성 영역에 레지스트층을 형성했다.
<9> 다음에, 상기 공정<7>에서 형성한 레지스트층을 마스크로서 사용하여, 상기 형성 영역을 제외한 영역에 존재하는 발액막, 충전 재료층 및 도전성 재료층을 일괄하여 플라즈마 에칭법에 의해 제거한 후, 레지스트층을 제거했다. 이에 의해, 층간 절연막 위에 화소 전극과 전기 접속부를 형성하여, 전자 디바이스용 기판 을 얻었다.
<10> 다음에, 층간 절연막을 덮도록 폴리이미드로 구성되는 평균 두께 60 nm의 배향막을 형성한 후, 이 배향막에 대하여, 러빙 장치를 사용하여 러빙 처리를 실시했다.
또, 러빙 처리의 조건은 밀기 양(pushing amount): 0.4 mm, 회전수: 600 rpm, 공급 속도(feed speed): 1 m/min으로 했다.
<11> 다음에, 배향막을 구비하는 전자 디바이스용 기판을 사용하여, 도 1에 나타내는 바와 같은 액정 표시 장치를 제조했다.
이상과 같이 하여 형성되는 액정 표시 장치를 5개 제조했지만, 어느 액정 표시 장치에 있어서도, 표시 불균일의 발생을 인식하지 못했다.
(비교예)
상기 공정<6>에 있어서의 충전 재료층의 형성을 생략한 이외는, 상기 실시예와 마찬가지로 하여 액정 표시 장치를 제조했다.
이상과 같이 하여 형성되는 액정 표시 장치를 5개 제조했지만, 어느 액정 표시 장치에 있어서도, 컨택트홀에 대응하는 부분에 있어서 분명한 표시 불균일의 발생을 인식했다.
본 발명의 전자 디바이스용 기판에 의하면, 표시 장치에 있어서 표시 불균일을 저감할 수 있다.

Claims (16)

  1. 기판과,
    그 기판 위에 마련된 스위칭 소자와,
    그 스위칭 소자를 덮으며, 상기 스위칭 소자의 단자에 도달하는 컨택트홀이 마련된 층간 절연막과,
    상기 층간 절연막 위에 마련된 화소 전극과,
    그 화소 전극에 연속하고, 상기 컨택트홀의 내면 및 상기 단자의 표면에, 기상(氣相) 프로세스에 의해 형성된 도전막과, 상기 컨택트홀의 상기 도전막 내측의 공간을 메우도록 충전된 충전 재료로 구성되는 전기 접속부를 갖는 것을 특징으로 하는 전자 디바이스용 기판.
  2. 제1항에 있어서,
    상기 전기 접속부의 상기 기판과 반대측의 면과, 상기 화소 전극의 상기 기판과 반대측의 면은, 연속한 평활면으로 구성되어 있는 전자 디바이스용 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 전기 접속부의 도전막과 상기 화소 전극의 적어도 일부는, 일체적으로 형성되어 있는 전자 디바이스용 기판.
  4. 제1항에 있어서,
    상기 화소 전극은 투광성을 갖고 있는 전자 디바이스용 기판.
  5. 제1항에 있어서,
    상기 충전 재료는, 도전성 재료를 주성분으로 하는 것인 전자 디바이스용 기판.
  6. 제1항에 있어서,
    상기 충전 재료는 투명 도전성 재료를 주성분으로 하는 것인 전자 디바이스용 기판.
  7. 제1항에 있어서,
    상기 화소 전극은 그 상기 기판과 반대측에, 상기 충전 재료가 공급되어 이루어지는 부분을 구비하는 전자 디바이스용 기판.
  8. 제1항에 기재된 전자 디바이스용 기판을 제조하는 방법으로서,
    상기 스위칭 소자와 상기 층간 절연막을 구비하는 상기 기판을 준비하는 공정과,
    상기 층간 절연막에 상기 컨택트홀을 형성하는 공정과,
    기상 프로세스에 의해 도전성 재료를 공급하여, 상기 화소 전극과 상기 전기 접속부를 형성하는 형성 영역을 포함하는 영역에, 도전성 재료층을 형성하는 공정과,
    상기 컨택트홀의 상기 도전성 재료층 내측의 공간에, 액상 프로세스에 의해 선택적으로 충전 재료를 충전하는 공정과,
    액상 프로세스에 의해 마스크 형성용 재료를 공급하여 상기 형성 영역에 대응하는 형상의 마스크를 형성하는 공정과,
    그 마스크를 사용하여, 상기 도전성 재료층의 불필요 부분을 제거하여, 상기 화소 전극과, 상기 전기 접속부를 얻는 공정을 갖는 것을 특징으로 하는 전자 디바이스용 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 충전 재료를 충전하는 공정에 앞서, 상기 도전성 재료층의 상기 기판과 반대측의 면에, 상기 충전 재료를 충전할 때에 사용하는 액상 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 전자 디바이스용 기판의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 마스크를 형성하는 공정에 앞서, 상기 도전성 재료층의 상기 기판과 반대측의 면의 상기 형성 영역을 제외한 영역에, 상기 마스크 형성용 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 전자 디바이스용 기판의 제조 방법.
  11. 제1항에 기재된 전자 디바이스용 기판을 제조하는 방법으로서, 상기 스위칭 소자와 상기 층간 절연막을 구비하는 상기 기판을 준비하는 공정과,
    상기 층간 절연막에 상기 컨택트홀을 형성하는 공정과,
    기상 프로세스에 의해 도전성 재료를 공급하여 상기 화소 전극과 상기 전기 접속부를 형성하는 형성 영역을 포함하는 영역에, 도전성 재료층을 형성하는 공정과,
    액상 프로세스에 의해 상기 충전 재료를 공급하여, 상기 도전성 재료층 위에 상기 형성 영역에 대응하는 형상의 충전 재료층을 형성하는 공정과,
    그 충전 재료층을 마스크로서 사용하여, 상기 도전성 재료층의 불필요 부분을 제거하는 동시에, 그 충전 재료층의 불필요 부분을 제거하여, 상기 화소 전극과 상기 전기 접속부를 얻는 공정을 갖는 것을 특징으로 하는 전자 디바이스용 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 충전 재료층을 형성하는 공정에 앞서, 상기 도전성 재료층의 상기 기판과 반대측의 면의 상기 형성 영역을 제외한 영역에, 상기 충전 재료를 공급할 때에 사용하는 액상 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 전자 디바이스용 기판의 제조 방법.
  13. 제7항 기재의 전자 디바이스용 기판을 제조하는 방법으로서,
    상기 스위칭 소자와 상기 층간 절연막을 구비하는 상기 기판을 준비하는 공정과,
    상기 층간 절연막에 상기 컨택트홀을 형성하는 공정과,
    기상 프로세스에 의해 도전성 재료를 공급하여, 상기 화소 전극과 상기 전기 접속부를 형성하는 형성 영역을 포함하는 영역에 도전성 재료층을 형성하는 공정과,
    액상 프로세스에 의해 상기 충전 재료를 공급하여, 상기 도전성 재료층 위에 충전 재료층을 형성하는 공정과,
    액상 프로세스에 의해 마스크 형성용 재료를 공급하여 상기 형성 영역에 대응하는 형상의 마스크를 형성하는 공정과,
    그 마스크를 사용하여, 상기 충전 재료층 및 상기 도전성 재료층의 불필요 부분을 일괄하여 제거하여, 상기 화소 전극과, 상기 전기 접속부를 얻는 공정을 갖는 것을 특징으로 하는 전자 디바이스용 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 마스크를 형성하는 공정에 앞서, 상기 충전 재료층의 상기 기판과 반대측의 면의 상기 형성 영역을 제외한 영역에, 상기 마스크 형성용 재료에 대한 발액성을 향상시키는 처리를 실시하는 공정을 갖는 전자 디바이스용 기판의 제조 방법.
  15. 제1항에 기재된 전자 디바이스용 기판을 구비하는 것을 특징으로 하는 표시 장치.
  16. 제15항에 기재된 표시 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020060022245A 2005-03-15 2006-03-09 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기 KR100746250B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005073890A JP2006261240A (ja) 2005-03-15 2005-03-15 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
JPJP-P-2005-00073890 2005-03-15

Publications (2)

Publication Number Publication Date
KR20060101257A true KR20060101257A (ko) 2006-09-22
KR100746250B1 KR100746250B1 (ko) 2007-08-03

Family

ID=37002769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022245A KR100746250B1 (ko) 2005-03-15 2006-03-09 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20060219607A1 (ko)
JP (1) JP2006261240A (ko)
KR (1) KR100746250B1 (ko)
CN (1) CN100458872C (ko)
TW (1) TW200643989A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
JP4175380B2 (ja) * 2006-05-08 2008-11-05 セイコーエプソン株式会社 電子デバイス用基板、その製造方法、それらに用いられる化合物、化合物の製造方法および電子デバイス用基板に用いられる化合物を含む重合開始剤
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
CN105883351B (zh) * 2016-05-24 2018-01-19 安庆工匠智能化设备制造有限公司 一种金属环预装组件
CN106245007B (zh) * 2016-08-31 2019-01-11 西安理工大学 一种取向ito薄膜的制备方法
GB2567421B (en) * 2017-10-03 2022-09-28 Flexenable Ltd Photo-active devices
TWI680444B (zh) * 2018-05-30 2019-12-21 友達光電股份有限公司 顯示裝置及其製造方法
US20240032316A1 (en) * 2020-12-16 2024-01-25 Sony Semiconductor Solutions Corporation Electronic device and method for manufacturing electronic device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131354B2 (ja) * 1994-09-02 2001-01-31 シャープ株式会社 液晶表示装置
JP3193267B2 (ja) * 1994-10-14 2001-07-30 シャープ株式会社 液晶素子およびその製造方法
KR100336554B1 (ko) * 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
JPH08263016A (ja) * 1995-03-17 1996-10-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JPH09232582A (ja) * 1996-02-22 1997-09-05 Matsushita Electron Corp 薄膜トランジスタの製造方法
JP3238072B2 (ja) * 1996-05-20 2001-12-10 シャープ株式会社 薄膜トランジスタ
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3205536B2 (ja) 1998-03-19 2001-09-04 松下電器産業株式会社 液晶表示素子およびその製造方法
JP3202192B2 (ja) 1998-05-20 2001-08-27 松下電器産業株式会社 液晶表示装置、及びその製造方法
KR100526030B1 (ko) * 1998-09-03 2005-11-08 마쯔시다덴기산교 가부시키가이샤 액정표시장치 및 그 제조방법, 및 액정표시장치의 구동방법
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
US20040209190A1 (en) * 2000-12-22 2004-10-21 Yoshiaki Mori Pattern forming method and apparatus used for semiconductor device, electric circuit, display module, and light emitting device
JP4152665B2 (ja) * 2001-07-11 2008-09-17 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2004200299A (ja) * 2002-12-17 2004-07-15 Toshiba Corp 電子デバイスの製造方法
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2004296665A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 半導体装置、電気光学装置、および電子機器
JP2004342935A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP2005012173A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005051105A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器

Also Published As

Publication number Publication date
CN100458872C (zh) 2009-02-04
JP2006261240A (ja) 2006-09-28
CN1835049A (zh) 2006-09-20
US20060219607A1 (en) 2006-10-05
KR100746250B1 (ko) 2007-08-03
TW200643989A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
KR100746250B1 (ko) 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기
US10312268B2 (en) Display device
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
CN101030536B (zh) 电路图案、薄膜晶体管及电子设备的制造方法
US9105876B2 (en) Method for fabricating organic light emitting diode display device having improved effective emitting area
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
US8435832B2 (en) Double self-aligned metal oxide TFT
US20020128515A1 (en) Organic electroluminescent device, method of manufacturing the same, and electronic apparatus
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
JP2004234901A (ja) ディスプレイ基板、有機ｅｌ表示装置、ディスプレイ基板の製造方法および電子機器
US8373170B2 (en) Display apparatus, manufacturing method thereof, and electronic equipment
JP5458669B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
US20220384747A1 (en) Display substrate and preparation method therefor, and display device
US11239293B2 (en) Array substrate, display panel, display device and method for preparing array substrate
US20210175360A1 (en) Thin film transistor and method for manufacturing the same
JP2006231169A (ja) 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
JP5098325B2 (ja) トランジスタ、トランジスタの製造方法、電子デバイスおよび電子機器
CN112802976A (zh) 一种量子点发光器件、其制作方法及显示装置
CN111584604A (zh) Oled显示基板及其制作方法、显示装置
JP2005101556A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2007103611A (ja) 半導体装置、半導体装置の製造方法、電気光学装置、および電子機器
JP2005101558A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2006245516A (ja) 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2005101557A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2005101559A (ja) 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 13