KR20060091937A - 반도체소자의 퓨즈 - Google Patents

Abstract

본 발명은 반도체소자의 퓨즈에 관한 것으로,

반도체소자의 리페어 공정시 실시되는 퓨즈의 절단공정에서 이웃하는 퓨즈가 손상되는 현상을 방지하기 위하여, 작은 에너지를 갖는 레이저 빔의 조사를 이용하여 퓨즈 절단을 용이하게 실시할 수 있도록 퓨즈 절단 영역 부분의 퓨즈 표면적을 증가시킴으로써 이웃하는 퓨즈의 손상을 방지할 수 있도록 하는 기술이다.

Description

반도체소자의 퓨즈{Fuse of semiconductor devices}

도 1 은 종래기술에 따라 형성된 반도체소자의 퓨즈를 도시한 평면도.

도 2 는 본 발명의 제1실시예에 따른 반도체소자의 퓨즈를 도시한 평면도.

도 3 은 본 발명의 제2실시예에 따른 반도체소자의 퓨즈를 도시한 평면도.

본 발명은 반도체소자의 퓨즈에 관한 것으로, 특히 퓨즈 블로잉 ( fuse blowing ) 을 통한 리페어 공정시 이웃하는 퓨즈의 손상을 방지할 수 있도록 하는 퓨즈에 관한 것이다.

일반적으로, 리페어 공정은 프리 리페어 테스트 ( pre repair test ), 리페어 ( Repair ), 기존 및 포스트 리페어 테스트 ( post repair test ) 등으로 진행한다.

상기 프리 리페어 테스트 ( pre repair test ) 공정시 페일이 발생하는 메인 셀에 대하여 퓨즈 세트의 퓨즈 블로잉을 통해 페일이 발생한 메인 셀의 어드레스를 리던던시 셀 ( redundancy cell ) 로 대체하게 된다.

셀 효율성을 향상시키기 위하여 더미 퓨즈 ( dummy fuse ) 와 인에이블 퓨즈 ( enable fuse ) 를 사용하지 않는 방법을 이용하면서 로우 어드레스 ( row address ( X-Address ))를 코딩된 퓨즈 형태로 대체되도록 하는 방법을 이용하고 있다.

도 1 은 종래기술에 따라 형성된 반도체소자의 퓨즈박스 중에서 하나의 퓨즈만을 도시한 평면도로서, 퓨즈 블로잉 공정에 의한 절단 영역(13)을 도시한 것이다.

도 1 을 참조하면, 하부구조물이 형성된 반도체기판(미도시) 상의 소정 영역에 다수의 퓨즈(11)를 패터닝한다.

이때, 상기 퓨즈(11)는 셀부의 캐패시터 형성공정시 형성되는 플레이트전극(미도시) 형성공정시 증착하고 후속 패터닝 공정으로 형성한 것으로, 다수의 퓨즈가 라인/스페이스 형태로 형성된다.

그 다음, 전체표면상부에 제1층간절연막(미도시)을 형성하고 이를 통하여 하부구조물에 접속되는 제1금속배선(미도시)을 형성한다.

그리고, 전체표면상부에 제2층간절연막(미도시)을 형성한다. 이때, 상기 제2층간절연막은 상기 제1금속배선 상부를 완전히 도포할 수 있는 두께로 증착하여 형성한 것이다.

그 다음 상기 제1금속배선에 콘택되는 제2금속배선(미도시)을 형성하되, 상기 퓨즈(11)들의 바깥쪽으로 완전히 감싸는 가아드링 ( guard ring ) 형태로 형성한 것이다.

그리고, 전체표면상부에 제3층간절연막(미도시)을 형성하고 마스크를 이용한 식각공정으로 상기 퓨즈(11)들이 구비되는 영역 상측의 제3,2,1층간절연막을 식각하여 퓨즈박스(미도시)를 형성한다.

이때, 상기 제3,2,1층간절연막의 식각공정은 상기 퓨즈(11) 상측에 소정두께의 제1층간절연막이 남도록 실시한다.

그 다음, 반도체소자의 리페어 공정시 상기 퓨즈박스에서 퓨즈(11)의 절단영역(13)을 레이저를 이용하여 절단한다.

최근에, 퓨즈의 오픈 영역을 줄이기 위하여 퓨즈의 폭을 감소시키는 추세이며, 상기 퓨즈의 폭이 좁아지는 경우 레이저 빔의 에너지를 흡수하지 못하게 되는 현상이 유발된다.

이러한 현상을 극복하기 위하여 더 많은 에너지로 레이저 빔을 조사하는 경우 이웃하는 퓨즈에 손상될 수 있다.

상기한 바와 같이 종래기술에 따른 반도체소자의 퓨즈는, 라인 형태로 구비되되 반도체소자의 고집적화에 따른 선폭 감소로 인하여 레이저 빔을 이용한 리페어 공정시 많은 에너지를 갖는 레이저 빔을 조사하도록 함으로써 이웃하는 퓨즈가 손상될 수 있는 문제점이 있다.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 라인형태의 퓨즈 양측으로 철부가 구비되어 레이저 빔의 에너지 흡수를 용이하도록 함으로써 적은 에너지로도 리페어 공정을 실시할 수 있도록 하는 반도체소자의 퓨즈를 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 퓨즈는,

반도체소자의 퓨즈 박스에 다수의 퓨즈가 구비되되,

상기 퓨즈는 다수의 절단영역과 이들을 구획하는 다수의 철부가 구비되는 것과,

상기 철부는 퓨즈와 수직되는 방향 양측으로 구비되는 평면구조인 것과,

상기 절단영역 및 철부는 상기 퓨즈의 중앙 부분에만 구비되는 것과,

상기 절단영역 및 철부는 상기 퓨즈의 전체 라인에 구비되는 것을 특징으로 한다.

한편, 본 발명의 원리는, 레이저 빔을 이용한 블로잉 공정시 타겟되는 퓨즈에 이웃하는 퓨즈가 손상되는 현상을 방지하기 위하여 퓨즈의 절단영역 외의 부분에 철부를 구비함으로써 에너지의 흡수가 용이하도록 하여 적은 에너지의 레이저 빔으로도 상기 퓨즈를 절단하는 리페어 공정을 이웃하는 퓨즈의 손상없이 수행할 수 있도록 하는 것이다.

이때, 상기 절단영역은 레이저 빔의 조사 공정시 레이저 빔의 초점이 오정렬되어도 용이하게 실시되도록 일정간격으로 구비되며 그 사이에 철부가 구비된다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 2 는 본 발명의 제1실시예에 따른 반도체소자의 퓨즈를 도시한 평면도로서, 퓨즈박스 중에서 하나의 퓨즈만을 도시한 것이다.

도 2 를 참조하면, 퓨즈(21)는 라인/스페이스 형태로 구비되되, 절단영역 (23)에 이웃하는 부분에 부분적으로 철부(25)가 구비된다.

상기 도 2 의 퓨즈가 구비되는 퓨즈박스의 형성방법은 다음과 같다.

먼저, 하부구조물이 형성된 반도체기판(미도시) 상의 소정 영역에 다수의 퓨즈(21)를 패터닝한다.

이때, 상기 퓨즈(21)는 셀부의 캐패시터 형성공정시 형성되는 플레이트전극(미도시) 형성공정시 증착하고 후속 패터닝 공정으로 형성한 것이다.

여기서, 상기 퓨즈(21)는 다수의 퓨즈 절단영역(23)이 일정간격으로 구비되도록 퓨즈 절단영역(23) 사이에 철부(25)가 구비되어 레이저의 오정렬로 인한 레이저 빔의 조사 공정에서 퓨즈(21)가 용이하게 절단될 수 있도록 한다. 이때, 상기 철부(25)는 퓨즈(21)와 수직한 방향 양측으로 구비되는 평면구조를 갖는다.

그 다음, 전체표면상부에 제1층간절연막(미도시)을 형성하고 이를 통하여 하부구조물에 접속되는 제1금속배선(미도시)을 형성한다.

그리고, 전체표면상부에 제2층간절연막(미도시)을 형성한다. 이때, 상기 제2층간절연막은 상기 제1금속배선 상부를 완전히 도포할 수 있는 두께로 증착하여 형성한 것이다.

그 다음 상기 제1금속배선에 콘택되는 제2금속배선(미도시)을 형성하되, 상기 퓨즈(21)들의 바깥쪽으로 완전히 감싸는 가아드링 ( guard ring ) 형태로 형성한 것이다.

그리고, 전체표면상부에 제3층간절연막을 형성하고 마스크를 이용한 식각공정으로 상기 퓨즈(21)들이 구비되는 영역 상측의 제3,2,1층간절연막을 식각하여 퓨 즈박스(미도시)를 형성한다.

이때, 상기 제3,2,1층간절연막의 식각공정은 상기 퓨즈(21) 상측에 소정두께의 제1층간절연막이 남도록 실시한다.

그 다음, 상기 레이저 빔을 조사하여 상기 퓨즈(21)의 절단영역(23)을 절단함으로써 리페어 공정을 실시한다.

도 3 은 본 발명의 제2실시예에 따른 반도체소자의 퓨즈를 도시한 평면도로서, 퓨즈박스 중에서 하나의 퓨즈만을 도시한 것이다.

상기 도 3 은 상기 도 2 의 철부(25) 및 절단영역(23)이 상기 도 2 와 같이 퓨즈의 중앙부에만 형성되는 것이 아니고 퓨즈 전체에 구비되는 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 퓨즈는,

다수의 퓨즈 절단영역이 철부로 구획되어 레이저 빔을 이용한 퓨즈의 절단 공정시 약한 에너지의 레이저 빔을 이용하여 용이하게 실시할 수 있도록 함으로써 이웃한 퓨즈의 손상을 최소화시킬 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 반도체소자의 퓨즈 박스에 다수의 퓨즈가 구비되되,

   상기 퓨즈는 다수의 절단영역과 이들을 구획하는 다수의 철부가 구비되는 것을 특징으로 하는 반도체소자의 퓨즈.
2. 제 1 항에 있어서,

   상기 철부는 퓨즈와 수직되는 방향 양측으로 구비되는 평면구조인 것을 특징으로 하는 반도체소자의 퓨즈.
3. 제 1 항에 있어서,

   상기 절단영역 및 철부는 상기 퓨즈의 중앙 부분에만 구비되는 것을 특징으로 하는 반도체소자의 퓨즈.
4. 제 1 항에 있어서,

   상기 절단영역 및 철부는 상기 퓨즈의 전체 라인에 구비되는 것을 특징으로 하는 반도체소자의 퓨즈.

Images