KR20060098449A - 반도체소자의 퓨즈박스 및 그 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 퓨즈박스 및 그 형성방법에 관한 것으로, 리페어 공정시 사용되는 퓨즈 블로잉 공정을 용이하게 실시하기 위하여, 퓨즈가 구비되는 반도체기판 상에 구비되는 층간절연막 및 보호막과, 퓨즈 박스 내의 n 열 퓨즈의 일측에 구비되는 퓨즈 노출부와, 상기 퓨즈 박스 내의 n+1 열 퓨즈의 타측에 구비되는 퓨즈 노출부와, 상기 퓨즈 박스 외측에 구비되는 가아드링이 구비되는 퓨즈박스를 제공함으로써 퓨즈 블로잉을 용이하게 실시할 수 있도록 하고 그에 따른 소자의 특성 열화를 방지할 수 있도록 하는 기술이다.

Description

반도체소자의 퓨즈박스 및 그 형성방법{Fuse box of semiconductor devices and Method for forming the same}

도 1 내지 도 4 는 본 발명의 실시예에 따른 반도체소자의 퓨즈박스 형성방법을 도시한 평면도 및 단면도.

본 발명은 반도체소자의 퓨즈박스 및 그 형성방법에 관한 것으로, 특히 퓨즈 블로잉 ( fuse blowing ) 을 통한 리페어 공정시 이웃하는 퓨즈의 손상을 방지할 수 있도록 하는 기술에 관한 것이다.

일반적으로, 리페어 공정은 프리 리페어 테스트 ( pre repair test ), 리페어 ( Repair ), 기존 및 포스트 리페어 테스트 ( post repair test ) 등으로 진행한다.

상기 프리 리페어 테스트 ( pre repair test ) 공정시 페일이 발생하는 메인 셀에 대하여 퓨즈 세트의 퓨즈 블로잉을 통해 페일이 발생한 메인 셀의 어드레스를 리던던시 셀 ( redundancy cell ) 로 대체하게 된다.

셀 효율성을 향상시키기 위하여 더미 퓨즈 ( dummy fuse ) 와 인에이블 퓨즈 ( enable fuse ) 를 사용하지 않는 방법을 이용하면서 로우 어드레스 ( row address ( X-Address ))를 코딩된 퓨즈 형태로 대체되도록 하는 방법을 이용하고 있다.

도시되지 않았으나, 종래기술에 따른 반도체소자의 퓨즈박스 형성방법을 설명하면 다음과 같다.

먼저, 하부구조물이 형성된 반도체기판(미도시) 상의 소정 영역에 다수의 퓨즈를 패터닝한다.

이때, 상기 퓨즈는 셀부의 캐패시터 형성공정시 형성되는 플레이트전극 형성공정시 증착하고 후속 패터닝 공정으로 형성한 것이다.

그 다음, 전체표면상부에 제1층간절연막을 형성하고 이를 통하여 하부구조물에 접속되는 제1금속배선을 형성한다.

그리고, 전체표면상부에 제2층간절연막(미도시)을 형성한다. 이때, 상기 제2층간절연막은 상기 제1금속배선 상부를 완전히 도포할 수 있는 두께로 증착하여 형성한 것이다.

그 다음 상기 제1금속배선에 콘택되는 제2금속배선을 형성하되, 상기 퓨즈들의 바깥쪽으로 완전히 감싸는 가아드링 ( guard ring ) 형태로 형성한 것이다.

그리고, 전체표면상부에 보호막인 제3층간절연막을 형성하고 마스크를 이용한 식각공정으로 상기 퓨즈들이 구비되는 영역 상측의 제3,2,1층간절연막을 식각하여 퓨즈박스를 형성한다.

이때, 상기 제3,2,1층간절연막의 식각공정은 상기 퓨즈 상측에 소정두께의 제1층간절연막이 남도록 실시한다.

그 다음, 반도체소자의 리페어 공정시 상기 퓨즈박스에서 하나의 퓨즈를 선택하여 블로잉 ( blowing ) 한다.

그러나, 상기 퓨즈박스에 구비되는 퓨즈들 간의 간격이 블로잉 공정시 레이저 빔에 의한 블로잉된 영역의 반지름보다 작게 구비됨으로써 이웃하는 퓨즈가 레이저 빔에 노출되어 손상된다.

또한, 블로잉되는 퓨즈의 잔류물로 인하여 이웃하는 퓨즈와 연결되어 소자의 리페어 공정이 어렵게 되는 문제점이 있다.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 보호막의 형성공정후 보호막을 포함한 층간절연막을 식각하되, n 열 퓨즈의 일측과 n+1 열 퓨즈의 타측의 절연막, 즉 보호막 및 층간절연막이 폐곡선 형태로 식각되어 퓨즈가 노출됨으로써 이웃하는 퓨즈가 지그재그 형태로 노출되고 그에 따른 퓨즈 블로잉 공정의 특성을 향상시키는 반도체소자의 퓨즈박스 및 그 형성방법을 제공하는데 그 목적이 있다. ( n 은 자연수 )

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 퓨즈박스는,

퓨즈가 구비되는 반도체기판 상에 구비되는 층간절연막 및 보호막과,

퓨즈 박스 내의 n 열 퓨즈의 일측에 구비되는 퓨즈 노출부와, 퓨즈가 구비되는 반도체기판 상에 구비되는 층간절연막 및 보호막과,

퓨즈 박스 내의 n 열 퓨즈의 일측에 구비되는 퓨즈 노출부와, ( 단, n 은 자연수 )

상기 퓨즈 박스 내의 n+1 열 퓨즈의 타측에 구비되는 퓨즈 노출부와, ( 단, n 은 자연수 )

상기 퓨즈 박스 외측에 구비되는 가아드링이 구비되는 것과,

상기 퓨즈 노출부는 이웃하는 퓨즈의 퓨즈 노출부와 중첩되지 않는 폐곡선 형태로 구비되는 것을 특징으로 한다.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 퓨즈박스 형성방법은,

반도체기판 상에 다수의 퓨즈를 형성하는 공정과,

전체표면상부에 층간절연막 및 가아드링을 형성하여 퓨즈박스 영역을 정의하는 공정과,

전체표면상부에 보호막을 형성하는 공정과,

사진식각공정으로 상기 퓨즈박스 영역 내의 n 열 퓨즈의 일측에 퓨즈 노출부를 형성하며 n+1 열 퓨즈의 타측에 퓨즈 노출부를 형성하여 퓨즈박스를 형성하는 공정을 포함하는 것과, ( 단, n 은 자연수 )

상기 퓨즈는 캐패시터의 상부전극 물질로 형성하는 것과,

상기 가아드링은 금속층으로 형성하는 것과,

상기 사진식각공정은 퓨즈 및 보호막/층간절연막의 식각선택비 차이를 이용하여 퓨즈 노출부의 보호막/층간절연막을 식각하는 것과,

상기 퓨즈 노출부는 이웃하는 퓨즈의 퓨즈 노출부와 중첩되지 않는 폐곡선 형태로 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1 내지 도 3 은 본 발명에 따른 반도체소자의 퓨즈박스 및 그 형성방법을 도시한 평면도 및 단면도로서, 가아드링으로 둘러싸인 퓨즈박스 부분만을 도시한 것이다. 여기서, 상기 도 3 은 상기 도 2 의 ⓐⓐ 절단면을 따라 도시한 단면도이다.

도 1 내지 도 3을 참조하면, 하부구조물이 형성된 반도체기판(11) 상의 소정 영역에 다수의 퓨즈(13)를 패터닝한다.

이때, 상기 퓨즈(13)는 셀부 캐패시터의 상부전극인 플레이트전극(미도시) 형성공정시 증착하고 후속 공정으로 패터닝하여 형성한 것이다.

그 다음, 전체표면상부에 제1층간절연막(21)을 형성하고 이를 통하여 하부구조물에 접속되는 제1금속배선(미도시)을 형성한다.

그리고, 전체표면상부에 제2층간절연막(23)을 형성한다. 이때, 상기 제2층간절연막(23)은 상기 제1금속배선 상부를 완전히 도포할 수 있는 두께로 증착하여 형성한 것이다.

그리고, 상기 제1금속배선에 콘택되는 제2금속배선(미도시)을 형성하여 상기 퓨즈(13)들의 바깥쪽으로 완전히 감싸는 가아드링 ( guard ring ) (15)을 형성한다.

그 다음, 전체표면상부에 보호막인 제3층간절연막(17)을 형성하고 마스크를 이용한 식각공정으로 상기 퓨즈(13)들이 구비되는 영역 상측의 제3,2,1층간절연막(17,23,21)을 식각함으로써 퓨즈 블로잉 영역만이 노출되는 퓨즈 노출부(19)를 포함하는 퓨즈박스를 형성한다.

이때, 상기 퓨즈 노출부(19)는 상기 퓨즈박스 내의 퓨즈 중에서 n 열 퓨즈의 일측 및 n+1 열 퓨즈의 타측이 노출되도록 제3,2,1층간절연막(17,23,21)이 폐곡선 형태로 식각된 것으로서, 상기 이웃하는 열에 위치하는 퓨즈 노출부(19)가 서로 이웃하지 않도록 배열된다. ( n 은 자연수 )

여기서, 상기 폐곡선 형태의 퓨즈 노출부(19)는 사각형 또는 원형으로 구비된 것이다.

도 4 는 상기 도 1 내지 도 3 의 공정으로 형성된 반도체소자의 퓨즈박스를 이용한 리페어 공정으로 퓨즈 블로잉 공정을 실시한 것을 도시한 평면도이다.

도 4를 참조하면, ⓑ 및 ⓒ 부분과 같이 퓨즈 블로잉하여 리페어 공정을 완료한다.

이때, 블로잉되는 퓨즈 상측에 층간절연막이 남아 있지 않아 블로잉 공정을 용이하게 실시할 수 있으며, 이웃하는 퓨즈의 손상이 없음을 알 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 퓨즈박스 및 그 형성방법은, 퓨즈박스 내의 이웃하는 퓨즈의 노출부가 서로 이웃하지 않도록 일정거리 이격시켜 퓨즈 노출부를 형성하고 퓨즈 블로잉 공정을 실시함으로써 블로잉 공정을 용이하게 하고 그에 따른 반도체소자의 수율을 향상시킬 수 있도록 하는 효과 를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

1. 퓨즈가 구비되는 반도체기판 상에 구비되는 층간절연막 및 보호막과,

   퓨즈 박스 내의 n 열 퓨즈의 일측에 구비되는 퓨즈 노출부와,

   상기 퓨즈 박스 내의 n+1 열 퓨즈의 타측에 구비되는 퓨즈 노출부와,

   상기 퓨즈 박스 외측에 구비되는 가아드링이 구비되는 것을 특징으로 하는 반도체소자의 퓨즈박스. ( 단, n 은 자연수 )
2. 제 1 항에 있어서,

   상기 퓨즈 노출부는 이웃하는 퓨즈의 퓨즈 노출부와 중첩되지 않는 폐곡선 형태로 구비되는 것을 특징으로 하는 반도체소자의 퓨즈박스.
3. 반도체기판 상에 다수의 퓨즈를 형성하는 공정과,

   전체표면상부에 층간절연막 및 가아드링을 형성하여 퓨즈박스 영역을 정의하는 공정과,

   전체표면상부에 보호막을 형성하는 공정과,

   사진식각공정으로 상기 퓨즈박스 영역 내의 n 열 퓨즈의 일측에 퓨즈 노출부를 형성하며 n+1 열 퓨즈의 타측에 퓨즈 노출부를 형성하여 퓨즈박스를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 퓨즈박스 형성방법. ( 단, n 은 자연수 )
4. 제 3 항에 있어서,

   상기 퓨즈는 캐패시터의 상부전극 물질로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈박스 형성방법.
5. 제 3 항에 있어서,

   상기 가아드링은 금속층으로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈박스 형성방법.
6. 제 3 항에 있어서,

   상기 사진식각공정은 퓨즈 및 보호막/층간절연막의 식각선택비 차이를 이용하여 퓨즈 노출부의 보호막/층간절연막을 식각하는 것을 특징으로 하는 반도체소자의 퓨즈박스 형성방법.
7. 제 3 항에 있어서,

   상기 퓨즈 노출부는 이웃하는 퓨즈의 퓨즈 노출부와 중첩되지 않는 폐곡선 형태로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈박스 형성방법.

Images