KR20060083164A - 태양전지 및 반도체 디바이스와 이의 제조방법 - Google Patents

태양전지 및 반도체 디바이스와 이의 제조방법 Download PDF

Info

Publication number
KR20060083164A
KR20060083164A KR1020060003970A KR20060003970A KR20060083164A KR 20060083164 A KR20060083164 A KR 20060083164A KR 1020060003970 A KR1020060003970 A KR 1020060003970A KR 20060003970 A KR20060003970 A KR 20060003970A KR 20060083164 A KR20060083164 A KR 20060083164A
Authority
KR
South Korea
Prior art keywords
layer
photoelectric conversion
conversion layer
electrode layer
solar cell
Prior art date
Application number
KR1020060003970A
Other languages
English (en)
Other versions
KR101126092B1 (ko
Inventor
카즈오 니시
토모유키 아오키
토시유키 이사
겐 후지이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060083164A publication Critical patent/KR20060083164A/ko
Application granted granted Critical
Publication of KR101126092B1 publication Critical patent/KR101126092B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C10/00—Arrangements of electric power supplies in time pieces
    • G04C10/02—Arrangements of electric power supplies in time pieces the power supply being a radioactive or photovoltaic source
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/26—Compound frames, i.e. one frame within or behind another
    • E06B3/2605—Compound frames, i.e. one frame within or behind another with frames permanently mounted behind or within each other, each provided with a pane or screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/26—Compound frames, i.e. one frame within or behind another
    • E06B3/2605—Compound frames, i.e. one frame within or behind another with frames permanently mounted behind or within each other, each provided with a pane or screen
    • E06B2003/2625—Compound frames, i.e. one frame within or behind another with frames permanently mounted behind or within each other, each provided with a pane or screen with different frames made from different materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 목적은 태양전지의 전극을 최소화하여 태양전지(solar cell)를 소형화하는데 있다. 본 발명은 기판 위에 제 1전극층을 형성하는 단계; 상기 제 1전극층 위에 광전기 변환층(photoelectric conversion layer)을 형성하는 단계; 상기 광전기 변환층 위에 유기층을 형성하는 단계; 상기 제 1전극층에 도달하는 개구를 상기 광전기 변환층 내에 형성하는 단계; 및 도전성 페이스트로 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하는 방법을 제공하며, 상기 유기층은 광전기 변환층의 표면을 수정하고, 상기 도전성 페이스트 및 광전기 변환층 간의 접촉 각도는 보다 커진다. 본 발명에 따르면, 광전기 변환층의 습윤성(wettability)은 광전기 변환층의 표면상에 유기층을 형성함으로써 감소될 수 있다. 이에 따라, 전극층 및 절연 격리층이 얇게 될 수 있다.
광전기 변환층, 전극층, 절연 격리층, 태양전지, 스퍼터링, 플라즈마 CVD

Description

태양전지 및 반도체 디바이스와 이의 제조방법{Solar cell and semiconductor device, and manufacturing method thereof}
도 1a 및 도 1b는 본 발명에 따른 태양전지의 제조단계를 도시한 도면들.
도 2a 및 도 2b는 본 발명에 따른 태양전지의 제조단계를 도시한 도면들.
도 3은 본 발명에 따른 태양전지의 제조단계를 도시한 도면.
도 4a 내지 도 4c는 본 발명에 따른 태양전지의 제조단계를 도시한 도면.
도 5는 본 발명에 따른 태양전지의 제조단계를 도시한 도면.
도 6은 본 발명에 따른 태양전지의 평면도.
도 7은 본 발명에 따라 제조된 전기 디바이스의 예를 도시한 도면.
도 8a 내지 도 8c는 본 발명에 따라 제조된 전기 디바이스의 예에 대한 단면도.
도 9는 본 발명에 따라 제조된 전기 디바이스의 예를 도시한 도면.
도 10a 및 도 10b는 본 발명에 따라 제조된 전기 디바이스의 예를 도시한 도면.
도 11a 및 도 11b는 본 발명에 따른 태양전지의 제조단계를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
102: 투명 도전막 103: 비결정 반도체막
104: 유기층 106, 107: 접촉홀
108: 절연막 109: 전극
110: 도전층 502: 투명 전극층
본 발명은 태양전지와 같은 반도체 디바이스의 구조 및 이의 제조방법에 관한 것이다.
태양전지는 옥외에 설치된 태양 전력 생성 시스템으로서 사용될 뿐만아니라 계산기, 라디오 및 시계와 같이 저전력 소모를 가진 전자 디바이스의 전력 소스로서 사용되도록 확장되고 있다. 이러한 소비자 사용에 있어서, 손목시계의 경우에서 처럼 전자 디바이스의 외관이 그것의 기능만큼 중요하기 때문에, 예컨대 태양전지의 장착방법이 또한 고안된다. 태양전지는 시계의 다이얼로서 직접 사용되거나 또는 눈에 띄지 않게 시계의 반투명 다이얼 아래에 배치된다.
태양전지의 큰 부분은 유리, 스테인레스 또는 유기 수지 재료 등으로 형성된 기판, 및 비결정 반도체(amorphous semiconductor), 미정질 반도체(microcrystalline semiconductor) 또는 기판 위에 적층된 챌코팔리드(chalcopalide) 기반(또는 II-VI 그룹) 화합물 반도체의 박막에 의하여 형성된 광전기 변환층으로 구성된다. 특히, 기판에 대한 유기수지 재료를 사용하는 태양전지는 박막이고 경량일 뿐만아니라 우수한 충격저항을 가지며, 이에 따라 태양전지 를 떨어뜨릴지라도 태양전지 쉽게 깨지지 않는다. 따라서, 태양전지는 카드형 계산기 또는 손목시계와 같은 휴대용 제품, 및 텔레비전과 같은 실내 전자 디바이스의 원격-제어 디바이스에 장착되는 것이 바람직하다(일본특허출원 공개번호 2001-185745 참조).
다양한 전기 디바이스들을 위하여 사용되는 태양전지는 전자 디바이스의 크기 및 중량이 감소함에 따라 크기 및 중량이 감소될 필요가 있다.
본 발명의 목적은 초과영역을 제거하여 광차단 영역을 감소시킴으로써 전극층 및 절연 격리층을 소형화하여 광수신 영역을 확대할 수 있는 태양전지를 제공하는데 있다.
본 발명에서, 유기층은 비결정 반도체층의 습윤성을 감소시키기 위하여 비결정 반도체 층과 같은 광전기 변환층의 표면상에 형성된다. 따라서, 비결정 반도체층 및 전극 또는 절연 격리층 간의 접촉 각도는 보다 커지며, 이에 따라 전극층 및 절연층의 소형화가 달성될 수 있다. 더욱이, 비결정 반도체층 및 전극 또는 절연 격리층간의 접촉 각도가 보다 커지며, 광을 차단하는 영역은 광수신 영역을 확대하도록 감소될 수 있다. 게다가, 전극층 및 절연 격리층의 초과 두께가 제거될 수 있다.
본 발명은 기판 위에 제 1전극층을 형성하는 단계, 제 1전극층 위에 광전기 변환층을 형성하는 단계, 광전기 변환층 위에 유기층을 형성하는 단계, 광전기 변 환층 내에 제 1전극층에 도달하는 개구를 형성하는 단계, 및 도전성 페이스트로 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하는 태양전지 제조방법을 제공하며, 여기서 도전성 페이스트 및 광전기 변환층 간의 접촉 각도는 유기층이 제공되기 때문에 보다 커진다.
본 발명은 기판 위에 제 1전극층을 형성하는 단계, 제 1전극층 위에 광전기 변환층을 형성하는 단계, 유기재료로 광전기 변환층의 표면을 처리함으로써 광전기 변환층의 표면을 수정하는 단계, 광전기 변환층 내에 제 1전극층에 도달하는 개구를 형성하는 단계, 및 도전성 페이스트로 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하는 태양전지 제조방법을 제공하며, 여기서 도전성 페이스트 및 광전기 변환층 간의 접촉 각도는 유기재료로 광전기 변환층을 처리함으로써 보다 커진다.
본 발명에서, 기판은 유리, 스테인레스 또는 중합재료로 형성된다.
본 발명에서, 중합재료는 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에틸렌 테레프탈레이트(polyethylelene terephthalate: PET) 또는 폴리부틸렌 나프탈레이트(polybutylene naphthalate: PBN)로부터 선택된 재료이다.
본 발명에서, 유기층은 실란 결합 화합물을 포함한다.
본 발명에서, 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 또는 니켈(Ni) 또는 도전성 탄소 페이스트 중 어느 하나이다.
본 발명에 따르면, 전극층 및 절연 격리층의 소형화가 달성될 수 있다. 따 라서, 단위면적당 셀들(cells)의 수는 스루풋을 증가시키기 위하여 증가될 수 있다. 게다가, 광전기 변환층 및 전극 간의 접촉 각도는 보다 커지며, 광을 차단하는 영역은 광수신 영역을 확대하기 위하여 감소될 수 있다. 전극층 및 절연 격리층의 초과 두께는 제거될 수 있으며 이에 따라 태양전지의 크기 및 중량이 감소될 수 있다.
본 발명의 실시예 모드는 첨부 도면들을 참조로하여 기술될 것이다. 그러나, 다양한 변화들 및 수정들이 당업자에게 명백할 것이라는 것이 용이하게 이해될 것이다. 따라서, 이러한 변화들 및 수정들이 본 발명을 벗어나지 않는 경우에, 이러한 변화들 및 수정들은 여기에 포함되는 것으로 구성되어야 한다. 실시예 모드들을 설명하는 모든 도면들에서 동일한 기능을 가진 동일한 부분들은 동일한 도면부호들에 의하여 표시되며 이에 대한 상세한 설명은 생략된다는 것을 유의해야 한다.
본 발명의 실시예 모드는 도 1a, 도 1b, 도 2b 및 도 3을 참조로하여 기술된다. 첫째, 투명 도전막(102)은 기판(101) 위에 형성된다. 이러한 실시예 모드에서, 가요성 기판은 기판(101)으로서 사용된다. 특히, 폴리에틸렌 나프탈레이트(PEN)로 형성된 막과 같은 중합재료로 형성된 기판이 사용된다. 폴리에틸렌 나프탈레이트로 형성된 막 외에, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌 나프탈레이트(PBN) 등으로 형성된 막이 사용될 수 있다. 선택적으로, 유리 기판 또는 스테인레스 기판이 사용될 수 있다.
이러한 실시예 모드에서, 인듐 주석 산화물(indium tin oxide: ITO) 막은 투 명 도전막(102)으로 사용된다. 인듐 주석 산화물(ITO) 막 외에, 예컨대 Si을 포함하는 인듐 주석 산화물의 도전막 또는 아연 산화물의 2 내지 20wt%를 포함하는 인듐 산화물의 타겟을 사용함으로써 형성된 도전막이 사용될 수 있다.
비결정 반도체막(103)은 투명 도전막(102) 위에 형성된다. 비결정 반도체막(103)은 p-형 비결정 반도체막(103a), 도전형을 첨가한 불순물 성분을 포함하지 않는 비결정 반도체막(103b), 및 n-형 비결정 반도체막(103c)을 가진다.
이러한 실시예 모드에서, 붕소(B)를 포함하는 비결정 반도체막은 p-형 비결정 반도체막(103a)으로서 플라즈마 CVD 방법에 의하여 형성된다. 진성 비결정 실리콘막은 도전형을 첨가한 불순물 성분을 포함하지 않는 비결정 반도체막(103b)으로서 플라즈마 CVD 방법에 의하여 형성된다. 인(P)을 포함하는 비결정 실리콘막은 n-형 비결정 반도체막(103c)으로서 형성될 수 있거나, 또는 n-형 비결정 반도체막(103c)은 진성 비결정 실리콘막을 형성하고 인을 도핑함으로써 형성될 수 있다.
유기층(104)은 비결정 반도체막(103)을 형성한 후에 형성된다(도 1a). 플루오르화 탄소 체인(fluorocarbon chain)을 가진 재료 또는 실란 결합제(silane coupling agent)를 가진 재료와 같은 비결정 반도체막(103)의 표면을 수정하는 유기재료로 형성된 층은 유기층(104)으로서 사용될 수 있다. 실란 결합제는 화학식 Rn-Si-X(4-n)(n=1,2 및 3)으로 표현된다. 여기서, R은 알킬 그룹(alkyl group)과 같은 비활성 그룹을 가진 재료를 지시한다. X는 할로겐과 같이 기판의 표면상에 하이드록실 그룹 또는 흡수물과 농축에 의하여 결합되는 가수분해 그룹, 메톡시 그 룹, 에톡시 그룹 또는 아세톡시 그룹에 의하여 형성된다. 비결정 반도체막(103)의 표면은 유기층(104)을 형성하고, 즉 유기재료로 비결정 반도체막(103)의 표면을 처리함으로써 습윤성을 감소시키도록 수정된다.
습윤성은 실란 결합제의 전형적인 예인 R(플루오르아킬실란(fluoroalkylsilane: FAS))로서 플루오르아킬 그룹을 가진 플루오르 기반 실란 결합제를 사용함으로써 추가로 감소될 수 있다. FAS의 R은 (CF3)(CF2)x(CH2)y(x는 0 내지 10의 정수이며 y는 0 내지 4의 정수임)으로 표현된 구조를 가진다. 다수의 R 또는 X가 Si에 결합될때, R 및 X의 각각은 동일하거나 또는 다를 수 있다. 헵타데플루오르테트라하이드로데실트리에폭시실란(heptadefluorotetrahydrodecyltriethoxysilane), 헵타데카플루오르테트라하이드로데실트리클로로실란(heptadecafluorotetrahydrodecyltrichlorosilane), 트리데카플루오르테트라하이드로옥틸트리클로로실란(tridecatetrahydrooctyltrichlorosilane), 및 트리플루오르프로필트리메톡시실란(trifluoropropyltrimethoxysilane)과 같은 플루오르아킬실란(또는 이후 FAS로서 언급됨)이 주어질 수 있다.
비결정 반도체막(103)의 표면을 수정하는 표면으로서, 플루오르화 탄소 체인으로서 아킬 그룹을 가진 실란 결합제가 사용될 수 있다. 예컨대, 유기 실란으로서 옥타데실트리메톡시실란(octadecyltrimethoxysilane)이 사용될 수 있다.
비결정 반도체막(103)의 표면을 수정하는 재료로 형성된 층이 응용 방법에 의하여 비결정 반도체막(103)의 표면상에 형성되는 경우에, n-펜탄(n-pentane), n- 헥산(n-hexane), n-헵탄(n-heptane), n-옥탄(n-octane), n-데칸(n-decane), 디시클로펜탄(dicyclopentane), 벤젠(benzene), 톨루엔(toluene), 실렌(xylene), 두렌(durene), 인덴(indene), 테트라하이드로나프탈렌(tetrahydronaphthalene), 데카하이드로나프탈렌(decahydronaphthalene) 또는 스크알렌(squalane) 또는 테트라하이드로푸란(tetrahydrofuran)과 같이 전술한 재료들이 분산되는 용매가 사용될 수 있다.
유기층(104)은 비결정 반도체막(103)의 표면을 수정한다. 전극이 이하의 단계로 도전성 페이스트로 형성될 때, 도전성 페이스트 및 비결정막(103)의 표면 간의 접촉 각도가 보다 커질 수 있다. 이러한 비결정 반도체막의 표면 수정은 비결정 반도체막 및 유기층에서 하이드록실 그룹(hydroxyl group)의 반응에 의하여 야기되는 것으로 고려된다.
다음에, 접촉 홀들(106, 107)은 투명 도전막(102), 비결정 반도체막(103) 및 유기층(104)을 통해 레이저 스크라이빙(laser scribing)에 의하여 형성된다(도 1b). 접촉 홀들(106, 107)은 50μm 내지 300μm의 폭을 가지도록 형성된다. 접촉 홀들(106, 107)은 투명 도전막(102)에 도달하며, 도전 홀들(106, 107)의 바닥면들은 도 1b에 도시된 바와 같이 기판(101)일 수 있다.
접촉 홀(106)은 절연 격리를 위한 절연층(108)을 형성하기 위하여 절연재료로 채워진다. 절연층(108)은 잉크젯 방법, 스크린 프린팅 방법 등에 의하여 형성된다. 잉크젯 방법에 의하여 절연층(108)을 형성할 때, 감광 재료를 포함하는 조성물이 사용된다. 예컨대, 용매에서 감광제인 나프토퀴논-디아지드 (naphthoquinone-diazide) 및 노보락 수지(novolac resin)를 용해 및 분산시킴으로써 얻어진 양의 레지스트(positive resist); 또는 용매에서 베이스 수지(base resin), 디페닐실란디올(diphenylsilanediol), 산 생성제(acid generating agent) 등을 용해 또는 분산시킴으로써 얻어진 음의 레지스트(negative resist)가 사용된다. 용매로서, 부틸 아세테이트(butyl acetate) 또는 에틸 아세테이트(ethyl acetate)와 같은 에스테르들(esters), 이소프로필 알콜(isopropyl alcohol) 또는 에틸 알콜과 같은 알콜, 및 메틸에틸 케톤(methyl ethyl ketone) 또는 아세톤(acetone)과 같은 유기 용매들 등이 사용된다. 용매의 농도는 레지스트의 형태 또는 종류에 따라 적절하게 세팅된다.
접촉 홀(107)은 잉크젯 방법 또는 스크린 프린팅 방법에 의하여 전극(109)을 형성하기 위하여 도전성 페이스트로 채워진다(도 2b). 도전성 페이스트로서, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 등을 포함하는 도전성 페이스트, 또는 도전성 탄소 페이스트가 사용될 수 있다. 이러한 실시예 모드에서, 전극(109)은 은(Ag) 페이스트를 사용하여 형성된다.
유기층(104)이 비결정 반도체층(103)의 표면상에 제공되기 때문에, 유기층(104)으로 도전성 페이스트로의 표면장력이 증가된다. 따라서, 도전성 페이스트에 의하여 광이 차단되는 영역은 감소될 수 있다.
전극(109)이 형성된후에, 전극(109)에 전기적으로 접속된 도전층(110)이 형성된다(도 3). 도전층(110)을 형성하기 위한 방법으로서, 스퍼터링 방법(sputtering method), 기상증착방법, 도금방법, 스크린 프린팅 방법, 잉크젯 방법 등이 사용되거나 또는 이들 방법의 결합이 사용된다. 스퍼터링 방법이 사용될 때, 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰디브덴(Mo), 또는 알루미늄(Al)으로부터 선택된 성분들, 또는 이들 성분들을 포함하는 합금 재료 또는 화합물 재료는 도전층(110)에 대한 재료로서 사용될 수 있다. 잉크젯 방법이 사용될때, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 등과 같은 금속 재료를 포함하는 도전성 페이스트가 사용될 수 있다.
절연층(108) 또는 전극(109)중 하나가 우선 형성될 수 있다.
도 3에서, 절연층(108) 및 전극(109)은 각각 유기층(104)이 제공되기 때문에 접촉 홀들(106, 107)로부터 흘러 넘치지 않도록 형성될 수 있다.
절연층(108) 및 전극(109)이 각각 접촉 홀들(106, 107)로부터 흘러 넘치지 않도록 형성되는 것이 바람직하다. 도 11a에 도시된 바와 같이, 절연층(108) 및 전극(109)은 접촉 홀들(106, 107)보다 약간 얇을 수 있다. 선택적으로, 도 11b에 도시된 바와 같이, 절연층(108) 및 전극(109)은 접촉 홀들(106, 107)보다 약간 두꺼울 수 있다.
따라서, 본 발명에 따른 태양전지가 제조될 수 있다. 본 발명에 따르면, 확대된 광수신 영역 및 얇은 두께를 가진 태양전지가 제조될 수 있다. 게다가, 기판의 단위영역당 제조될 수 있는 태양전지의 수는 증가될 수 있다.
[실시예 1]
이 실시예는 도 4a 내지 도 4c, 도 5 및 도 6을 참조로하여 기술된다. 이러한 실시예에서, 유기 수지 재료가 기판을 위하여 사용되고 다수의 단위 셀들이 하 나의 기판상에 직렬로 접속되는 집적된 태양전지를 제조하기 위한 방법이 기술된다.
도 4a에서, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 또는 폴리에테르술폰(polyethersulfone: PES)과 같은 반투명 유기 수지 재료가 기판(501)을 위하여 사용된다. 물론, 상업적으로 이용가능한 소다-라임 유리, 알칼리 없는 유리 또는 스테인레스 기판이 또한 사용될 수 있다.
적절한 크기를 가진 시트형 기판은 기판(501)으로서 사용될 수 있다. 롤-투-롤 방법에 의하여 상기 실시예에 따른 태양전지를 제조할 때, 롤링된 기판이 사용될 수 있다. 롤-투-롤 방법이 적용되는 경우에, 60 내지 100μm의 두께를 가진 유기 수지 막 기판이 바람직하게 사용된다.
이러한 실시예에서 제조된 태양전지는 광전기 변환층이 형성되는 표면에 대향하는 기판의 표면에 의하여 광이 수신되는 구조를 가진다. 첫째, 투명 전극층(502)은 기판(501)상에 형성된다. 투명 전극층(502)은 40 내지 200nm(바람직하게, 50 내지 100nm)의 두께를 가지도록 인듐 주석 산화물 합금(ITO), 아연 산화물(ZnO), 주석 산화물(SnO2), 주석 산화물(SnO2), ITO-ZnO 합금 등으로 형성된다. 앞의 유기 수지 재료의 연속 사용가능 최대 온도가 200℃ 이하이기 때문에, 투명 전극층(502)은 스퍼터링 방법, 진공 기화 방법 등에 의하여 형성되며, 막 형성은 수행되는 반면에 기판 온도는 실온 내지 약 150℃내에서 제한된다. 세밀한 형성 조건들은 앞의 막 두께에 대하여 20 내지 200 Ω/□의 시트 저항을 얻기 위하여 오퍼 레이터에 의하여 적절하게 결정될 수 있다.
투명 전극층(502)의 저항을 감소시키는데에는 ITO 막이 적절하다. 그러나, 만일 ITO 막이 반도체층을 형성할 때 수소를 포함하는 플라즈마 분위기에 노출되면, ITO의 광전송 특성은 감소로 인하여 악화된다. 이를 방지하기 위하여, SnO2 막 또는 ZnO 막이 ITO 막 상에 형성되는 것이 적절하다. 1 내지 10wt%의 갈륨(Ga)을 포함하는 ZnO(ZnO:Ga) 막은 높은 투과율을 가지며 ITO 막 위에 적층되기에 적절하다. 결합의 예로서, ITO 막이 50 내지 60nm의 두께를 가지도록 형성되고 ZnO:Ga 막이 25nm의 두께를 가지도록 형성될 때, 광전송 특성이 악화되는 것이 방지되는 것이 가능할뿐만아니라 우수한 광 전송 특성이 얻어질 수 있다. 이러한 적층막에서, 120 내지 150 Ω/□의 시트 저항이 얻어질 수 있다.
플라즈마 CVD 방법을 사용함으로써 형성된 비단결정 반도체막은 투명 전극층(502)위의 광전기 변환층(503)으로서 사용된다. 전형적으로, 광전기 변환층(503)은 생재료(raw material)로서 SiH4 가스를 사용하여 형성된 수소화 비결정 실리콘(hydrogenerated amorphous silicon)(a-Si:H) 막으로 형성된다. 이외에, 수소화 비결정 실리콘 게르마늄(hydrogenerated amorphous silicon germanium)(a-SiGe:H) 막, 수소화 비결정 실리콘-탄소(hydrogenerated amorphous silicon-carbon)(a-SiC:H) 막, 수소화 마이크로결정 실리콘(hydrogenerated microcrystalline silicon)(μc-Si:H) 막 등이 광전기 변환층(503)을 위하여 사용된다. 광전기 변환층(503)은 핀 접합으로 형성되며, 원자가 전자 제어를 가진 p-형 및 n-형 층들은 붕소 또는 인과 같은 불순물 성분이 첨가된 a-Si:H 또는 μc-Si:H를 사용함으로써 형성될 수 있다. 특히, μc-Si:H는 광흡수 손실을 낮추거나 또는 투명 전극층 또는 후면 전극층과의 우수한 오옴 접속을 달성하는데 적절하다.
이러한 실시예에서, 광전기 변환층(503)은 투명 전극층(502)위에 p-형 반도체층(503a), i-형 반도체층(503b), 및 n-형 반도체층(503c)을 순차적으로 적층함으로써 형성된다. 이들 층들은 각각 10 내지 20nm, 200 내지 1000nm, 및 20 내지 60nm의 두께를 가지도록 형성된다. 핀 접합이 비-단결정 실리콘 재료(non-monocrystalline silicon)로 형성될 때, 대략 0.4 내지 1V의 개방회로 전압이 획득될 수 있다. 만일 이러한 핀 접합이 하나의 유닛인 것으로 가정되고 이러한 다수의 유닛들이 적층형 구조를 형성하도록 적층되면, 개방회로 전압은 상승될 것이다.
유기층(504)은 광전기 변환층(503)의 표면을 수정하기 위하여 광전기 변환층(503)위에 형성된다. 유기층(504)은 실시예 모드에서 형성되는 유기층(104)과 같이 형성된다.
도 4b에 도시된 바와 같이, 한 기판상에 다수의 유닛 셀들을 형성하기 위하여, 개구들(M1 내지 Mn 및 C1 내지 Cn)은 유기층(504), 광전기 변환층(503), 및 투명 전극층(502)을 통해 레이저 처리 방법(레이저 스크라이빙)에 의하여 형성된다. 개구들(C1 내지 Cn)은 절연 격리를 위한 개구들이며 유닛 셀들을 형성하기 위하여 제공된다. 개구(M1 내지 Mn)는 투명 전극층 및 후면 전극층 간에 접속을 형성하기 위한 개구들이다. 그러나, 레이저 처리 방법을 위하여 사용되는 종류의 레이저는 Nd-YAG 레이저, 엑시머 레이저 등이 사용될 수 있다(그러나, 이에 제한되지 않음). 임의의 경우에, 투명 전극층(502) 및 광전기 변환층(503)의 적층에 대하여 레이저 프로세스를 수행함으로써, 레이저 처리가 수행될 때 투명 전극층이 기판으로부터 벗겨지는 것을 방지하는 것이 가능하다.
이러한 방식에서, 투명 전극층(502)은 T1 내지 Tn로 분할되며, 광전기 변환층(503)은 K1 내지 Kn으로 분할된다. 그 다음에, 도 4c에 도시된 바와 같이, 개구들(M1 내지 Mn)은 접속 전극층들(E1 내지 En)을 형성하기 위하여 잉크젯 방법, 스크린 프린팅 방법 등에 의하여 도전성 페이스트로 채워진다.
도전성 페이스트로서, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 등 또는 도전성 탄소 페이스트가 사용될 수 있다. 이러한 실시예에서, 접속 전극층들(E1 내지 En)은 은(Ag) 페이스트를 사용하여 사용된다.
유기층(504)이 광전기 변환층(503)의 표면상에 제공되기 때문에, 도전성 페이스트의 표면 장력이 증가된다. 따라서, 도전성 페이스트는 접속 전극층들(E1 내지 En)을 형성할 때 개구들(M1 내지 Mn)로부터 흘러 넘치는 것이 방지되며, 광을 차단하는 영역은 광수신 영역을 확대하기 위하여 감소될 수 있다.
개구들(C1 내지 Cn)은 엘리먼트를 절연 및 격리시키기 위하여 절연 수지층들(Z1 내지 Zn)로 채워진다. 절연 수지층들(Z1 내지 Zn)은 잉크젯 방법, 스크린 프린팅 방법 등에 의하여 형성될 수 있다.
절연 수지층들(Z1 내지 Zn)이 잉크젯 방법에 의하여 형성되는 경우에, 절연 수지층들(Z1 내지 Zn)은 접속 전극층들(E1 내지 En)의 경우에서 처럼 유기층(504)때문에 광전기 변환층(503)의 표면상에 얇은 폭들을 가지도록 형성될 수 있다.
절연 수지층들(Z1 내지 Zn)을 잉크젯 방법에 의하여 형성하는 경우에, 감광재료를 포함하는 조성물은 절연 수지층의 재료로서 사용될 수 있다. 예컨대, 용매에서 감광제인 노보락 수지 및 나프토퀴논 디아지드 화합물을 용해 또는 분산시킴으로써 얻어진 양의 레지스트; 또는 용매에서 베이스 수지, 디페닐실란에디올(diphenylsilanediol), 산 생성제 등을 용해 또는 분산시킴으로써 얻어진 음의 레지스트가 사용된다. 용매로서, 유기 용매, 예컨대 부틸 아세테이트 또는 에틸 아세테이트와 같은 에스테르, 이소프로필 알콜 또는 에틸 알콜과 같은 알콜, 메틸 에틸 케톤 또는 아세톤이 사용된다. 용매의 농도는 레지스트의 형태 또는 종류에 따라 적절하게 세팅된다.
스크린 프린팅 방법에 의하여 절연 수지층들(Z1 내지 Zn)을 형성하는 경우에, 절연 수지층들(Z1 내지 Zn)은 다음가 같은 단계들에 따라 형성된다. 페녹시 수지(phenoxy resin), 사이클로헥산(cyclohexane), 이소포론(isophorone), 고저항 탄소 블랙(high resistance carbon black), 에어로졸(aerosil), 분산제(dispersing agent), 소포제(antiforming agent), 및 고균염제(leveling agent)는 절연 수지층들(Z1 내지 Zn)을 형성하는 절연 수지 재료들로서 준비된다.
첫째, 전술한 생재료들중에, 페녹시 수지는 사이클로헥사논 및 이소포론의 혼합 용매에서 완전하게 용해되며, 탄소 블랙을 가진 지르코나, 에어로졸 및 분산제로 이루어진 볼 밀에 의하여 48시간동안 분산된다. 다음에, 소포제 및 균염제가 추가되며 두시간동안 혼합된다. 그 다음에, n-부틸화된 멜라민 수지와 같은 열적 크로스링크 반응 수지 및 경화 촉진제가 첨가된다.
이들은 불활성화 막을 위한 절연 수지 조성물을 얻기 위하여 추가로 혼합 및 분산된다.
절연막은 얻어진 절연수지 조성물 링크를 사용하여 스크린 프린팅 방법에 의하여 형성된다. 절연 수지 조성물 잉크를 공급한후에, 160℃에서 20분동안 오븐에서 열경화가 수행되어 결과적인 수지층들(Z1 내지 Zn)이 얻어진다.
비록 접속 전극층들(E1 내지 En)이 본 실시예에서 우선 형성될지라도, 접속 전극층들(E1 내지 En) 또는 절연 수지층들(Z1 내지 Zn)이 먼저 형성될 수 있다.
다음에, 후면 전극층들(D1 내지 Dn)은 도 5에 도시된 바와 같이 형성된다. 후면 전극층들(D1 + Dn+1)은 스퍼터링 방법, 기상증착방법, 도금방법, 스크린 프린팅 방법, 잉크젯 방법 등에 의하여 형성될 수 있다.
스퍼터링 방법이 사용되는 경우에, 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 또는 알루미늄(Al), 또는 앞의 성분들을 포함하는 합금재료 또는 화합물 재료로부터 선택된 성분은 후면 전극층들(D1 내지 Dn+1)에 대한 재료로서 사용될 수 있다. 잉크젯 방법이 사용되는 경우에, 은(Ag), 금(Au), 구리(Cu), 또는 니켈(Ni)과 같은 금속 재료를 포함하는 도전성 페이스트는 후면 전극층들(D1 내지 Dn+1)에 대한 재료로서 사용될 수 있다.
스크린 프린팅 방법에 의하여 후면 전극층들(D1 내지 Dn+1)을 형성하는 방법은 이후에 기술된다. 그라파이트 파우더(graphite powder), 고도전 블랙(high conductive black), 올레산(oleic acid)(분산제), 및 이소포론(용매)는 사용될 도전잉크로서 준비된다.
이들 재료들은 몰 밀로 입력된후 24시간동안 분쇄되며 이로 인하여 정밀 입자들이 획득된다. 그 다음에, 포화된 폴리에스테르 수지의 γ-부티로락톤 래커(γ-butyroactone lacquer)에 대한 20wt%가 이에 첨가된다.
그 다음에, 소포제 및 균염제가 그에 첨가된다.
게다가, 볼 밀에 의하여 본산 및 혼합 후에 얻어진 페이스트는 도전성 탄소 페이스트를 얻기 위하여 3개의 롤 밀에 의하여 추가로 분산된다.
이러한 페이스트는 에틸 아세토마세테이트(ethyl acetoacetate)에 의하여 알리파틱 폴리펑셔널 이소사야네이트(aliphatic polyfunctional isocyanate)의 벡사메틸렌에디소사아네이트 기반 폴리이소사야네이트(hexamethylenediisocyanate-based polyisocyanate)의 이소사야네이트(isocaynate)를 차단하고 이를 1 대 1의 비율로 셀로솔브 아세테이트(cellosolve acetate) 및 크실렌(xylene)의 용매로 희석시킴으로써 얻어진 에틸 아세토아세테이트 차단 바디(ethyl acetoacetate block body)(고체 함유량 wt%, NCO 함유량 10wt%)가 첨가되며, 거품이 충분히 제거되도록 디스퍼(disper)에 의하여 충분히 혼합된다. 따라서, 도전성 탄소 페이스트가 획득된다.
그 다음에, 획득된 도전성 탄소 페이스트는 스크린 프린팅 방법에 의하여 미리 결정된 패턴으로 인쇄되며, 조준 및 건조된 후에 페이스트는 도 5에 도시된 바와 같이 후면 전극층들(D1 내지 Dn+1)을 형성하기 위하여 30분 동안 150℃로 견고하게 경화된다.
각각의 후면 전극층들(D1 내지 Dn+1)은 개구들(M1 내지 Mn)에서 투명 전극층들(T1 내지 Tn)과 접속되도록 형성된다. 개구들(M1 내지 Mn)은 접속 전극층들(E1 내지 En)로 채워진다. 후면 전극층들(D1 내지 Dn+1)은 접속 전극층들(E1 내지 En)을 통해 각각 투명 전극층들(T1 내지 Tn)에 전기적으로 접속된다.
최종적으로, 프린팅 방법에 의하여 밀봉 수지층(505)을 형성하기 위하여, 에폭시 수지, γ-부티로락톤, 이소포론, 소포제 및 균염제가 밀봉수지의 생재료로서 준비된다.
첫째, 전술한 생재료들중에, 에폭시 수지는 γ-부티로락톤/이소포론의 혼합 용매에서 완전하게 용해되며 지르코나(zirconia)로 형성된 볼 밀에 의하여 분산된다. 다음에, 소포제 및 균염제는 추가로 그에 첨가된다. 용매는 추가로 혼합되며, 부틸화 멜라민 수지(butylate melamine)는 열적 크로스링킹 반응 성분(thermal crosslinking reactive component)으로서 첨가된다.
이들은 표면 보호 및 밀봉막에 대한 투명 및 절연특성을 가진 잉크 조성물을 얻기 위하여 추가로 혼합 및 분산된다.
밀봉 수지층(505)은 얻어진 잉크 조성물을 사용하여 스크린 프린팅 방법에 의하여 형성되며 30분 동안 150℃에서 열적으로 경화된다. 밀봉 수지층(505)에서, 개방 부분들은 후면 전극층들(D1 및 Dn+1)에 도달하기 위하여 형성된다. 밀봉 수지층(505)은 개방 부분들을 통해 외부 회로기판에 접속된다.
앞서 기술된 바와 같이, 투명 전극층들(T1 내지 Tn), 광전기 변환층들(K1 내지 Kn), 접속 전극층들(E1 내지 En) 및 후면 전극층들(D1 내지 Dn+1)을 가진 유닛 셀은 기판(501)위에 형성된다. 그리고, n 직렬접속 유닛 셀들의 태양전지는 인접 후면 전극층들(D1 내지 Dn+1)을 개구들(M1 내지 Mn)을 통해 투명 전극층들(T1 내지 Tn)에 접속함으로써 형성될 수 있다. 후면 전극층(D1)은 유닛 셀(U1)의 투명 전극층(T1)의 리드-아웃 전극이되는 반면에, 후면 전극층(Dn+1)은 유닛 셀(Un)의 투명 전극층(Tn)의 리드-아웃 전극이 된다.
도 6은 개구들(C1 내지 Cm, M1 내지 Mn), 접속 전극층들(E1 내지 En), 절연 수지층(Z1 내지 Zn) 및 도 5의 후면 전극층들(D1 내지 Dn+1)간의 위치 관계를 도시한 평면도이다. 도 6에 도시된 바와 같이, 유닛 셀들(U1 내지 Un)은 태양전지를 형성하 기 위하여 직렬 접속된다.
[실시예 2]
본 실시예에서는 본 발명에 따라 제조된 태양전지를 가진 다양한 전기 디바이스들의 예들이 도 7, 도 8a 내지 도 8c 및 도 9를 참조로하여 기술된다.
도 7은 후면 전극측으로부터 본 실시예에 따른 태양전지에 대한 평면도이다. 도 7은 태양전지가 반투명 다이얼의 하부측면(손목시계의 이동부가 설치되는 부분)에 배치되는 손목시계의 예를 도시한다. 기판(601)은 70μm의 두께를 가진 유기 수지막이다. 비록 실시예 1에서 언급된 유기 수지 재료들의 일부가 적용될지라도, PEN 기판은 전형적으로 기판(601)을 위하여 사용된다. 기판(601)의 형상은 원으로 제한되지 않는다. 포인터 샤프트의 삽입 포트(607)가 중심부에 제공된다.
태양전지에서, 투명 전극층, 광전기 변환층, 후면 전극층, 및 밀봉 수지층은 기판(601)위에 순차적으로 적층된다. 이들은 실시예 1에서 동일한 방식으로 형성된다. 비록 4개의 유닛 셀들이 기판(601)상에 동심으로 배열될지라도, 태양전지의 직렬 접속 구조는 실시예 1과 기본적으로 동일하다.
도 7에서, 유닛 셀들(YU1 내지 YU4)은 투명 전극층들(YT1 내지 YU4)은 투명 전극층들(YT1 내지 YT4) 및 광전기 변환층들(YK1 내지 YK4) 내에 형성된 개구(YC0)에 의하여 그리고 개구(TC0)의 내측에 있는 개구들(TC1 내지 YC4)에 의하여 한정된다. 개구들(YC0 내지 YC4)은 절연 수지층들(YZ0 내지 TZ4)로 채워진다.
접속 전극층들(YE1 내지 YE4)은 광전기 변환층들 및 투명 전극층들 내에 은(Ag) 페이스트와 같은 금속 페이스트를 사용하는 잉크젯 방법에 의하여 형성된다.후면 전극층들(YD1 내지 YD4)은 개구들(YM2 내지 YM4)내에 형성된 접속 전극층들(YE1 내지 YE4)에 의하여 인접 유닛 셀들의 투명 전극층들(YT2 내지 YT4)에 각각 접속된다. 밀봉 수지층(604)은 손목시계의 회로기판에 접속된 접속 부분들(605, 606)을 제외하고 후면 전극층들의 전체 표면상에 형성된다. 투명 전극의 출력 전극(YD0)은 회로기판에 접속된 접속 부분(605)에 형성되며, 출력 전극(YD0)은 개구(YM1)을 통해 투명 전극층에 접속된다. 도면에 도시된 바와 같이, 출력 전극(YD0)은 후면 전극층(YD1)으로부터 격리되도록 형성된다. 다른 접속 부분(606)인 후면 전극층(YD4)은 출력 전극으로서 사용된다.
도 8a는 도 7의 회로기판에 접속된 접속 부분(605)의 주변의 라인 A-A'를 따라 취해진 단면도를 도시한다. 투명 전극층, 광전기 변환층, 및 후면 전극층은 기판(601)위에 형성된다. 개구들(YC0, YM1)은 투명 전극층 및 광전기 변환층을 통해 레이저 처리방법에 의하여 형성되며, 절연층(YZ0)은 개구를 채우기 위하여 개구(TC0) 내에 형성된다. 투명 전극층의 측면에 이는 출력 전극(YD0)은 개구(YM1)내에 형성된 접속 전극층(YE0)을 통해 유닛 셀(YU1)의 투명 전극층(YT1)에 접속된다. 밀 봉 수지층(604)은 유닛 셀(YU1)의 후면 전극층(YD1) 위에 형성된다.
유사하게, 도 8b는 외부회로로의 접속 부분(606)의 주변의 라인 B-B'을 따라 취해진 단면도를 도시한다. 투명 전극층(YT4), 광전기 변환층(YK4) 및 후면 전극층(YD4)은 기판(601) 위에 형성된다. 투명 전극층(YT4)은 개구(YC0)에 의하여 에지의 내측에 형성된다. 절연층(YZ0)은 개구를 채운다. 비록 밀봉 수지층이 후면 전극층(YD4)위에 형성될지라도, 밀봉 수지층은 접속 부분(606) 위에 형성되지 않는다.
도 8c는 도 7에서 인접 유닛의 접속 부분 주변의 라인 C-C'을 따라 취해진 단면도를 도시한다. 투명 전극층들(YT3, YT4)은 기판(601)위에 형성되며, 개구(YC3)내에 형성된 절연층(YZ3)에 의하여 서로 분리된다. 유사하게, 광전기 변환층들(YK3, YK4)이 또한 분리된다. 후면 전극층(YD3)은 개구(YM4)내에 형성된 접속 전극층(YE4)을 통해 투명 전극층(YT4)에 접속된다.
앞서 기술된 바와 같이, 4개의 유닛 셀들(YU1 내지 YU4)이 직렬로 접속되는 태양전지를 형성하는 것이 가능하다. 계산기 또는 시계와 같은 다양한 전자 디바이스들 내에 설치된 태양전지들에서, 전자 디바이스의 회로에 태양전지를 접속하기 위하여 납땜 또는 열경화성 접착제를 사용하는 접속 방법 외에 코일 스프링 또는 판 스프링을 사용하여 직접 접속하는 방법이 존재한다. 도 9는 광전기 변환 디바이스(702) 및 회로 기판(706) 간의 접속이 접속 스프링을 통해 이루어지는 접속 예 를 설명하는 도면이다. 광전기 변환 디바이스(702)의 구조는 후면 전극(702b), 절연수지(702c), 및 밀봉 수지(702d)가 기판(702a) 위에 형성되는 것으로 단순하게 도시된다. 더욱이, 스테인레스 구조 바디(body)(703), 지지 바디(body)(701) 등이 포함된다. 접속 스프링(704)은 밀봉 수지(702d)의 개방 부분에서 후면 전극과 접촉하며, 전기 접속은 단말 부분(705)을 통해 회로 기판(706)에 형성된다. 이와 같은 기계적 힘을 사용하여 압력을 가함으로써 접촉하는 접속구조는 납땜 또는 가열 밀봉과 같은 접속방법에 비교하여 태양열에 심한 손상을 일으키지 않으며 제조 프로세스 동안 수율을 저하시키지 않는다.
도 10a는 전술한 방법에 의하여 제조되는 태양전지를 가진 손목시계를 도시한다. 손목시계는 하우징(801), 도 7에 도시된 태양전지(802), 보통서법(long hand) 및 속기(short hand)를 가진 다이얼(803), 및 커버(804)를 포함한다.
도 10b는 본 발명에 따라 제조된 태양전지를 가진 계산기를 도시한다. 계산기는 하우징(901), 태양전지(902), 버튼들(903), 및 디스플레이 패널(904)을 포함한다. 실시예 1에서 도 5 및 도 6에 도시된 태양전지가 태양 전지(902)로서 사용될 수 있다.
본 발명에 따르면, 태양전지의 절연 격리층 및 전극층을 1분마다 형성함으로써 초과 부분이 생략될 수 있을 뿐만아니라 광차단 영역이 감소될 수 있으며, 이에 따라 광수신 영역이 확대될 수 있다. 따라서, 태양전지 및 태양전지를 가진 전자디바이스의 중량 및 크기가 감소될 수 있다.

Claims (36)

  1. 태양 전지를 제조하는 방법에 있어서,
    기판 위에 제 1전극층을 형성하는 단계;
    상기 제 1전극층 위에 광전기 변환층(photoelectric conversion layer)을 형성하는 단계;
    상기 광전기 변환층 위에 유기층(organic layer)을 형성하는 단계;
    상기 제 1전극층에 도달하는 개구를 상기 광전기 변환층 내에 형성하는 단계; 및
    도전성 페이스트로 상기 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하며;
    상기 도전성 페이스트 및 상기 광전기 변환층 간의 접촉 각도는 상기 유기층이 제공됨으로 인해 보다 커지는, 태양전지 제조방법.
  2. 제 1항에 있어서, 상기 기판은 유리, 스테인레스, 또는 중합재료로 형성되는, 태양전지 제조방법.
  3. 제 2항에 있어서, 상기 중합재료는 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에틸렌 테레프탈레이트(polyethylelene terephthalate: PET) 및 폴리부틸렌 나프탈레이트(polybutylene naphthalate: PBN)로부터 선택된 재료인, 태양전지 제조방법.
  4. 제 1항에 있어서, 상기 유기층은 실란 결합 화합물(silane coupling compound)을 포함하는, 태양전지 제조방법.
  5. 제 1항에 있어서, 상기 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 및 탄소 중 적어도 하나를 포함하는, 태양전지 제조방법.
  6. 제 1항에 있어서, 상기 유기층은 상기 도전성 페이스트가 상기 개구로부터 흘러 넘치는 것을 방지하도록 형성되는, 태양전지 제조방법.
  7. 태양 전지를 제조하는 방법에 있어서,
    기판 위에 제 1전극층을 형성하는 단계;
    상기 제 1전극층 위에 광전기 변환층을 형성하는 단계;
    유기재료로 상기 광전기 변환층의 표면을 처리함으로써 상기 광전기 변환층의 표면을 수정하는 단계;
    상기 제 1전극층에 도달하는 개구를 상기 광전기 변환층 내에 형성하는 단계; 및
    도전성 페이스트로 상기 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하며;
    상기 도전성 페이스트 및 상기 광전기 변환층 간의 접촉 각도는 상기 유기재료로 상기 광전기 변환층을 처리함으로써 보다 커지는, 태양전지 제조방법.
  8. 제 7항에 있어서, 상기 기판은 유리, 스테인레스, 또는 중합재료로 형성되는, 태양전지 제조방법.
  9. 제 8항에 있어서, 상기 중합재료는 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리부틸렌 나프탈레이트(PBN)로부터 선택된 재료인, 태양전지 제조방법.
  10. 제 7항에 있어서, 상기 유기 재료는 실란 결합 화합물을 포함하는, 태양전지 제조방법.
  11. 제 7항에 있어서, 상기 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 및 탄소 중 적어도 하나를 포함하는, 태양전지 제조방법.
  12. 제 7항에 있어서, 상기 광전기 변환층의 표면은 상기 도전성 페이스트가 상기 개구로부터 흘러 넘치는 것을 방지하도록 형성되는, 태양전지 제조방법.
  13. 태양 전지를 제조하는 방법에 있어서,
    기판 위에 제 1전극층을 형성하는 단계;
    상기 제 1전극층 위에 광전기 변환층을 형성하는 단계;
    습윤성(wettability)을 감소시키기 위하여 상기 광전기 변환층의 표면을 수정하는 단계;
    상기 제 1전극층에 도달하는 개구를 상기 광전기 변환층 내에 형성하는 단계; 및
    도전성 페이스트로 상기 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하는, 태양전지 제조방법.
  14. 제 13항에 있어서, 상기 기판은 유리, 스테인레스, 또는 중합재료로 형성되는, 태양전지 제조방법.
  15. 제 14항에 있어서, 상기 중합재료는 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리부틸렌 나프탈레이트(PBN)로부터 선택된 재료인, 태양전지 제조방법.
  16. 제 13항에 있어서, 상기 광전기 변환층의 표면은 유기재료로 상기 광전기 변환층의 표면을 처리함으로써 수정되는, 태양전지 제조방법.
  17. 제 16항에 있어서, 상기 유기 재료는 실란 결합 화합물을 포함하는, 태양전 지 제조방법.
  18. 제 13항에 있어서, 상기 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 및 탄소 중 적어도 하나를 포함하는, 태양전지 제조방법.
  19. 태양 전지에 있어서,
    기판 위의 제 1전극층;
    상기 제 1전극층 위의 광전기 변환층;
    상기 광전기 변환층 위의 유기층;
    상기 광전기 변환층 내에서 상기 제 1전극층에 도달하는 개구; 및
    도전성 페이스트로 상기 개구를 채우는 제 2전극층을 포함하며,
    상기 유기층은 상기 광전기 변환층의 전체 표면 위에 형성되는, 태양전지.
  20. 제 19항에 있어서, 상기 기판은 유리, 스테인레스, 또는 중합재료로 형성되는, 태양전지.
  21. 제 20항에 있어서, 상기 중합재료는 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리부틸렌 나프탈레이트(PBN)로부터 선택된 재료인, 태양전지.
  22. 제 19항에 있어서, 상기 유기층은 실란 결합 화합물을 포함하는, 태양전지.
  23. 제 19항에 있어서, 상기 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 및 탄소중 적어도 하나를 포함하는, 태양전지.
  24. 제 19항에 있어서, 상기 유기층은 상기 도전성 페이스트가 상기 개구로부터 흘러 넘치는 것을 방지하도록 형성되는, 태양전지.
  25. 태양 전지에 있어서,
    기판 위의 제 1전극층;
    상기 제 1전극층 위의 광전기 변환층;
    상기 광전기 변환층 내에서 상기 제 1전극층에 도달하는 개구;
    도전성 페이스트로 상기 개구를 채우는 제 2전극층; 및
    상기 광전기 변환층 및 상기 제 2전극층 위의 제 3전극층을 포함하며;
    상기 광전기 변환층의 전체 표면은 습윤성을 감소시키기 위하여 수정되는, 태양전지.
  26. 제 25항에 있어서, 상기 기판은 유리, 스테인레스, 또는 중합재료로 형성되는, 태양전지.
  27. 제 26항에 있어서, 상기 중합재료는 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리부틸렌 나프탈레이트(PBN)로부터 선택된 재료인, 태양전지.
  28. 제 25항에 있어서, 상기 광전기 변환층의 전체 표면은 플루오르(fluorine) 및 탄소 중 적어도 하나를 포함하는, 태양전지.
  29. 제 25항에 있어서, 상기 광전기 변환층의 전체 표면은 실란 결합 화합물을 포함하는, 태양전지.
  30. 제 25항에 있어서, 상기 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 및 탄소 중 적어도 하나를 포함하는, 태양전지.
  31. 반도체 디바이스를 제조하는 방법에 있어서,
    기판 위에 제 1전극층을 형성하는 단계;
    상기 제 1전극층 위에 광전기 변환층을 형성하는 단계;
    상기 광전기 변환층 위에 유기층을 형성하는 단계;
    상기 제 1전극층에 도달하는 개구를 상기 광전기 변환층 내에 형성하는 단계; 및
    도전성 페이스트로 상기 개구를 채움으로써 제 2전극층을 형성하는 단계를 포함하며;
    상기 도전성 페이스트 및 상기 광전기 변환층 간의 접촉 각도는 상기 유기층이 제공되기 때문에 보다 커지는, 반도체 디바이스 제조방법.
  32. 제 31항에 있어서, 상기 기판은 유리, 스테인레스, 또는 중합재료로 형성되는, 반도체 디바이스 제조방법.
  33. 제 32항에 있어서, 상기 중합재료는 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 및 폴리부틸렌 나프탈레이트(PBN)로부터 선택된 재료인, 반도체 디바이스 제조방법.
  34. 제 31항에 있어서, 상기 유기층은 실란 결합 화합물을 포함하는, 반도체 디바이스 제조방법.
  35. 제 31항에 있어서, 상기 도전성 페이스트는 은(Ag), 금(Au), 구리(Cu), 니켈(Ni) 및 탄소 중 적어도 하나를 포함하는, 반도체 디바이스 제조방법.
  36. 제 31항에 있어서, 상기 유기층은 상기 도전성 페이스트가 상기 개구로부터 흘러 넘치는 것을 방지하도록 형성되는, 반도체 디바이스 제조방법.
KR1020060003970A 2005-01-14 2006-01-13 태양 전지 및 반도체 디바이스와 이의 제조방법 KR101126092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005007365 2005-01-14
JPJP-P-2005-00007365 2005-01-14

Publications (2)

Publication Number Publication Date
KR20060083164A true KR20060083164A (ko) 2006-07-20
KR101126092B1 KR101126092B1 (ko) 2012-03-29

Family

ID=36682609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003970A KR101126092B1 (ko) 2005-01-14 2006-01-13 태양 전지 및 반도체 디바이스와 이의 제조방법

Country Status (4)

Country Link
US (1) US8455753B2 (ko)
KR (1) KR101126092B1 (ko)
CN (2) CN102522462B (ko)
TW (1) TWI392100B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084888A2 (en) * 2007-12-31 2009-07-09 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
KR20100019341A (ko) * 2008-08-07 2010-02-18 후지 세이사쿠쇼 가부시키가이샤 연마재 회수 시스템을 갖는 블라스트 가공 방법 및 장치, 박막 태양전지 패널의 가공 방법 및 이에 의해 가공된 박막 태양전지 패널
US9780236B2 (en) 2013-12-17 2017-10-03 Industrial Technology Research Institute Conductive paste composition and method for manufacturing electrode

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826310A (en) * 2006-08-22 2008-06-16 Newsouth Innovations Pty Ltd Thin-film solar module
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8716591B2 (en) 2007-06-20 2014-05-06 Ascent Solar Technologies, Inc. Array of monolithically integrated thin film photovoltaic cells and associated methods
KR101053790B1 (ko) * 2007-07-10 2011-08-03 주성엔지니어링(주) 태양 전지 및 그 제조 방법
EP2192619A4 (en) * 2007-09-18 2013-10-30 Mitsubishi Electric Corp THIN FILM SOLAR CELL DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN101488251B (zh) * 2008-01-15 2013-07-03 中国移动通信集团公司 电子钱包的充值方法、设备及系统
KR101460580B1 (ko) * 2008-02-20 2014-11-12 주성엔지니어링(주) 박막형 태양전지 및 그 제조방법
KR101457573B1 (ko) * 2008-06-02 2014-11-03 주성엔지니어링(주) 박막형 태양전지 및 그 제조방법
TWI425644B (zh) * 2008-09-01 2014-02-01 Chung Shan Inst Of Science A highly efficient solar cell structure
TWI387120B (zh) * 2009-02-17 2013-02-21 Nexpower Technology Corp 薄膜疊層太陽能電池及其製作方法
JP2010282998A (ja) * 2009-06-02 2010-12-16 Seiko Epson Corp 太陽電池、太陽電池の製造方法
TWI504002B (zh) * 2009-06-05 2015-10-11 Semiconductor Energy Lab 光電轉換裝置
JP5671789B2 (ja) * 2009-08-10 2015-02-18 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
KR101611456B1 (ko) * 2009-09-02 2016-04-11 엘지이노텍 주식회사 인계 분산제를 포함하는 전극 형성용 페이스트 조성물
FR2952229B1 (fr) * 2009-11-04 2011-12-09 Somfy Sas Dispositif de commande et/ou d'information a distance de l'etat de produits de type domotique, comprenant un panneau photovoltaique annulaire
TWI396292B (zh) * 2010-01-11 2013-05-11 Tatung Co 太陽能電池及其製造方法
KR101326951B1 (ko) * 2011-10-25 2013-11-13 엘지이노텍 주식회사 태양전지 및 이의 제조방법
US9240515B2 (en) * 2013-11-25 2016-01-19 E I Du Pont De Nemours And Company Method of manufacturing a solar cell
JP5895971B2 (ja) * 2014-06-05 2016-03-30 Tdk株式会社 太陽電池、及び太陽電池の製造方法
NL2014040B1 (en) * 2014-12-23 2016-10-12 Stichting Energieonderzoek Centrum Nederland Method of making a curent collecting grid for solar cells.
CN105470392B (zh) * 2015-12-09 2018-01-09 苏州大学 一种有机无机杂化太阳能电池及其制备方法
CN111244229B (zh) * 2020-02-11 2021-07-06 信利半导体有限公司 一种可挠曲的透明薄膜太阳能电池制作方法
WO2022054150A1 (ja) * 2020-09-09 2022-03-17 株式会社 東芝 透明電極、透明電極の製造方法、および電子デバイス

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617421A (en) * 1985-04-01 1986-10-14 Sovonics Solar Systems Photovoltaic cell having increased active area and method for producing same
US4865999A (en) * 1987-07-08 1989-09-12 Glasstech Solar, Inc. Solar cell fabrication method
JPS6425235A (en) 1987-07-21 1989-01-27 Fujitsu Ltd Overlaying form managing device
JPS6454768A (en) 1987-08-26 1989-03-02 Fuji Electric Co Ltd Manufacture of thin film solar cell
US4968354A (en) * 1987-11-09 1990-11-06 Fuji Electric Co., Ltd. Thin film solar cell array
JPH0658969B2 (ja) 1987-12-22 1994-08-03 富士電機株式会社 薄膜太陽電池の製造方法
JP2583933B2 (ja) 1987-12-23 1997-02-19 松下電器産業株式会社 光起電力装置の製造法
US4981525A (en) * 1988-02-19 1991-01-01 Sanyo Electric Co., Ltd. Photovoltaic device
JP2698401B2 (ja) 1988-10-26 1998-01-19 富士電機株式会社 薄膜光電変換素子
JP2748471B2 (ja) 1988-12-22 1998-05-06 株式会社村田製作所 非晶質太陽電池
JP3035565B2 (ja) * 1991-12-27 2000-04-24 株式会社半導体エネルギー研究所 薄膜太陽電池の作製方法
US5821597A (en) * 1992-09-11 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2755281B2 (ja) * 1992-12-28 1998-05-20 富士電機株式会社 薄膜太陽電池およびその製造方法
JP3310370B2 (ja) * 1993-01-27 2002-08-05 株式会社半導体エネルギー研究所 アモルファス太陽電池およびその作製方法
US5650019A (en) * 1993-09-30 1997-07-22 Canon Kabushiki Kaisha Solar cell module having a surface coating material of three-layered structure
US5733381A (en) * 1993-12-22 1998-03-31 Fuji Electric Co., Ltd. Thin-film solar cell array and method of manufacturing same
US5637156A (en) * 1994-09-22 1997-06-10 Semiconductor Energy Laboratory Co., Ltd. Resin Composition and an electronic device using the same
JP3594711B2 (ja) 1994-09-22 2004-12-02 株式会社半導体エネルギー研究所 電子ディバイス及び太陽電池
JP2992464B2 (ja) * 1994-11-04 1999-12-20 キヤノン株式会社 集電電極用被覆ワイヤ、該集電電極用被覆ワイヤを用いた光起電力素子及びその製造方法
WO1997045880A1 (en) * 1996-05-28 1997-12-04 Matsushita Battery Industrial Co., Ltd. METHOD FOR FORMING CdTe FILM AND SOLAR BATTERY USING THE FILM
TW387152B (en) * 1996-07-24 2000-04-11 Tdk Corp Solar battery and manufacturing method thereof
JPH10173210A (ja) * 1996-12-13 1998-06-26 Canon Inc 電極、その形成方法及び該電極を有する光起電力素子
JPH11121779A (ja) 1997-10-14 1999-04-30 Yazaki Corp Ｃｉｓ系化合物半導体太陽電池
EP0986109A4 (en) * 1998-03-25 2005-01-12 Tdk Corp Solar battery module
JP3467424B2 (ja) 1998-03-25 2003-11-17 Ｔｄｋ株式会社 太陽電池モジュール
JPH11330506A (ja) 1998-05-11 1999-11-30 Matsushita Battery Industrial Co Ltd 太陽電池およびその電極の製造方法
JP2001111076A (ja) * 1999-10-08 2001-04-20 Tdk Corp コーティング体および太陽電池モジュール
JP4776748B2 (ja) * 1999-12-22 2011-09-21 株式会社半導体エネルギー研究所 太陽電池
JP4467692B2 (ja) * 1999-12-22 2010-05-26 株式会社半導体エネルギー研究所 太陽電池及びその作製方法
EP1311001B1 (en) 2000-07-27 2009-12-09 Nippon Kayaku Kabushiki Kaisha Dye-sensitized photoelectric transducer
US6596406B2 (en) * 2000-12-28 2003-07-22 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
EP1261241A1 (en) * 2001-05-17 2002-11-27 Shipley Co. L.L.C. Resistor and printed wiring board embedding those resistor
JP4302335B2 (ja) * 2001-05-22 2009-07-22 株式会社半導体エネルギー研究所 太陽電池の作製方法
MX247357B (es) 2001-06-11 2007-07-19 Univ Princeton Dispositivos fotovoltaicos organicos.
US6657378B2 (en) * 2001-09-06 2003-12-02 The Trustees Of Princeton University Organic photovoltaic devices
US6580027B2 (en) * 2001-06-11 2003-06-17 Trustees Of Princeton University Solar cells using fullerenes
JP4288402B2 (ja) 2002-06-18 2009-07-01 日本電気株式会社 二次電池用電解液、二次電池および二次電池の使用方法
JP4078137B2 (ja) 2002-07-04 2008-04-23 三菱重工業株式会社 レーザービームのパルス幅の設定方法
US20040031519A1 (en) * 2002-08-13 2004-02-19 Agfa-Gevaert Nano-porous metal oxide semiconductor spectrally sensitized with metal oxide chalcogenide nano-particles
TWI318638B (en) * 2003-01-16 2009-12-21 Toyo Ink Mfg Co Photo functional material
JP4235728B2 (ja) 2003-03-07 2009-03-11 独立行政法人産業技術総合研究所 ベンズイミダゾール系化合物を含む電解質溶液を用いた光電変換素子及びそれを用いた色素増感型太陽電池
US6936761B2 (en) * 2003-03-29 2005-08-30 Nanosolar, Inc. Transparent electrode, optoelectronic apparatus and devices
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084888A2 (en) * 2007-12-31 2009-07-09 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
WO2009084888A3 (en) * 2007-12-31 2009-10-08 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
CN101919067B (zh) * 2007-12-31 2012-11-14 周星工程股份有限公司 薄膜型太阳能电池及其制造方法
US8563846B2 (en) 2007-12-31 2013-10-22 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
KR20100019341A (ko) * 2008-08-07 2010-02-18 후지 세이사쿠쇼 가부시키가이샤 연마재 회수 시스템을 갖는 블라스트 가공 방법 및 장치, 박막 태양전지 패널의 가공 방법 및 이에 의해 가공된 박막 태양전지 패널
US9780236B2 (en) 2013-12-17 2017-10-03 Industrial Technology Research Institute Conductive paste composition and method for manufacturing electrode

Also Published As

Publication number Publication date
US8455753B2 (en) 2013-06-04
CN1825654B (zh) 2012-03-21
TW200638555A (en) 2006-11-01
TWI392100B (zh) 2013-04-01
KR101126092B1 (ko) 2012-03-29
CN102522462A (zh) 2012-06-27
US20060157105A1 (en) 2006-07-20
CN1825654A (zh) 2006-08-30
CN102522462B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101126092B1 (ko) 태양 전지 및 반도체 디바이스와 이의 제조방법
JP4467692B2 (ja) 太陽電池及びその作製方法
JP4776748B2 (ja) 太陽電池
EP1881534B1 (en) Solar cell module
US8192545B2 (en) Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
US9929306B2 (en) Array of monolithically integrated thin film photovoltaic cells and associated methods
CN102176488B (zh) 光电转换器件及其制造方法、以及半导体器件
US6620996B2 (en) Photoelectric conversion device
US7057102B2 (en) Solar cell module and portable electronic apparatus with it
JP5100071B2 (ja) 成膜装置、成膜方法、及び光電変換装置の作製方法
JP4781111B2 (ja) 太陽電池の作製方法
US9362435B2 (en) Solar cell apparatus and method of fabricating the same
CN115701203A (zh) 一种以光伏电池为衬底的印刷电路板及其制造方法
JP5346875B2 (ja) 太陽電池
JPH027476A (ja) アモルファスシリコン系半導体装置及びその製造方法
EP2341556A2 (en) Method for manufacturing thin film solar cell and thin film solar cell
CN1384561A (zh) 无线移动通讯终端机透明天线及其制作方法
US20110215281A1 (en) Method for preparing cigs inks without surfactant
JPH10200143A (ja) アモルファスシリコン太陽電池
CN111341482A (zh) 一种异质结太阳能电池导电银浆及其低温固化方法
CN115548170A (zh) Hbc太阳能电池及其制备方法
JP2009158603A (ja) 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
CN111341483A (zh) 一种异质结太阳能电池导电银浆及其低温固化方法
JP2001185749A (ja) 太陽電池及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee