KR20060073434A - 프린트 배선판과 그 제조방법 - Google Patents

프린트 배선판과 그 제조방법 Download PDF

Info

Publication number
KR20060073434A
KR20060073434A KR1020050097859A KR20050097859A KR20060073434A KR 20060073434 A KR20060073434 A KR 20060073434A KR 1020050097859 A KR1020050097859 A KR 1020050097859A KR 20050097859 A KR20050097859 A KR 20050097859A KR 20060073434 A KR20060073434 A KR 20060073434A
Authority
KR
South Korea
Prior art keywords
plating
forming
blind via
round
via hole
Prior art date
Application number
KR1020050097859A
Other languages
English (en)
Inventor
에이지 히라타
Original Assignee
씨엠케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨엠케이 가부시키가이샤 filed Critical 씨엠케이 가부시키가이샤
Publication of KR20060073434A publication Critical patent/KR20060073434A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

블라인드 바이어 홀(blind via hole)과 라운드와의 위치 엇갈림이 없고, 용이하게 고밀도 배선화를 도모할 수 있는 프린트 배선판을 제공하는 것을 과제로 하여, 배선패턴 형성층 사이를 블라인드 바이어 홀로 접속하는 프린트 배선판의 제조방법으로서, 적어도, 절연층의 표면에 적층되어 있는 금속박을 에칭 처리하는 것에 의해서, 배선패턴을 형성함과 동시에 블라인드 바이어 홀 형성 예정부에 윈도우부를 가지는 라운드를 형성하는 공정과, 상기 윈도우부에, 상기 윈도우부의 지름보다 크고 또한 상기 라운드의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 상기 블라인드 바이어 홀 형성용의 비관통공을 천공하는 공정과, 상기 비관통공과 라운드 위에 도금을 형성하여 블라인드 바이어 홀을 형성하는 공정을 포함하여 이루어지는 프린트 배선판의 제조방법을 해결수단으로 한다.

Description

프린트 배선판과 그 제조방법{PRINTED WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명에 있어서의 제 1의 실시형태를 설명하기 위한 개략적인 단면 공정 설명도.
도 2는 도 1로 형성되는 라운드 지름의 크기를 설명하기 위한 개략적인 평면 설명도.
도 3은 본 발명에 있어서의 제 2의 실시형태를 설명하기 위한 개략적인 단면 공정 설명도.
도 4는 본 발명에 있어서의 제 3의 실시형태를 설명하기 위한 개략적인 단면 공정 설명도.
도 5는 본 발명에 있어서의 제 4의 실시형태를 설명하기 위한 개략적인 단면 공정 설명도.
도 6은 종래의 프린트 배선판의 제조공정을 설명하기 위한 개략적인 단면 공정 설명도.
도 7은 도 6으로 형성되는 라운드 지름의 크기를 설명하기 위한 개략적인 평면 설명도.
<도면의 주요부분에 대한 부호의 설명>
1 : 절연층 2 : 금속박
2a : 금속박 라운드 3 : 하층 배선패턴
4 : 상층 배선패턴 5 : 윈도우부
6 : 배리어 금속층 7 : 비관통공
8 :도금 8a : 도금 라운드
9 : 도금 레지스트 패턴 9a : 개구부
10 : 블라인드 바이어 홀 11 : 에칭 레지스트 패턴
P, Pa, : 프린트 배선판 Ll : 윈도우부 및 비관통공의 지름
L2 : 도금 라운드의 지름
L2a : 도금 레지스트 패턴의 개구부의 지름
L3 : 금속박 라운드의 지름
[특허문헌 1] 일본 특허공개 2004-319994호 공보
본 발명은 프린트 배선판과 그 제조 방법에 관한 것으로서, 특히 고밀도 배선화를 도모한 미세 배선패턴을 가지는 프린트 배선판과 그 제조 방법에 관한 것이다.
프린트 배선판의 회로형성 방법은, 구리박(銅箔) 등의 금속박 위에 에칭 레 지스트 패턴을 형성하고, 상기 에칭 레지스트 패턴으로부터 노출하고 있는 금속박을 에칭 처리하여 배선패턴을 형성하는 서브트렉티브법(subtractive process)과, 회로와 역패턴의 도금 레지스트를 형성하고, 상기 도금 레지스트 개구부에 도금을 석출시켜 배선패턴을 형성하는 에더티브법(additive process)의 2개로 대별된다.
서브트렉티브법은 에더티브법과 비교하여 제조공정이 용이한 것으로부터, 매우 염가로 제조하는 것이 가능하지만, 스루 홀 및 블라인드 바이어 홀 등을 형성할 때, 절연기판 전체에 무전해 도금 및 전해 도금 처리를 실시할 필요가 있기 때문에, 에칭하는 도체 두께(금속박+도금)가 매우 두꺼워져, 양호한 회로형성이 곤란하였다. 특히, 패턴폭/패턴 사이틈=75㎛/75㎛ 이하의 미세 배선패턴의 형성에는 적합하지 않는 공법이었다.
이것에 대해서 에더티브법은, 미세 배선패턴 형성에는 유리하지만, 절연층에 도금을 석출하여 배선패턴을 형성하기 때문에, 서브트렉티브법과 같이, 처음부터 절연층에 금속박이 적층된 절연기판을 가공하는 것과 비교하여, 배선패턴의 밀착성에 뒤떨어지는 등의 문제를 가지고 있었다.
또한, 프린트 배선판의 설계상, 배선패턴은 기판 면내에 불균일하게 형성되기 때문에, 에더티브법과 같이, 선택 도금으로 배선패턴을 형성하면, 배선패턴이 엉성한 부분에서는 필요 이상으로 전류가 집중하여, 배선패턴의 두께 불균일이 커지는 결과, 임피던스(impedance)정합이 취하기 어려운 등의 문제도 가지고 있었다.
이러한 문제를 해결하는 것으로서 본 발명자는, 도 6(상기 도 6은, 레이저 가공 및 노광 공정에 있어서 위치 엇갈림이 없는 상태를 나타내고 있다)에 나타낸 바와 같은 구성의 프린트 배선판의 제조방법을 발명하여, 상기 발명은 이미 특허 공개되어 있다(종래기술의 문헌정보 특허문헌 1 참조).
도 6은, 도시하지 않은 내층 코어기판 위에 빌드 업(build up) 배선층을 형성하는 예를 나타낸 것으로, 우선, 도 6 (a)에 나타낸 바와 같이, 내층에 형성된 하층 배선패턴(3)의 형성층 위에 절연층(1)과 구리박 등의 금속박(2)을 차례로 적층하고(예를 들면 수지 구리박을 적층한다), 그 다음에, 레이저 조사에 의해, 하층 배선패턴(3)에 이르는 비관통공(7)을 천공한다(도 6 (b) 참조).
다음에, 상기 비관통공(7)의 데스미어(desmear) 처리를 실시한 후, 도 6 (c)에 나타낸 바와 같이, 치환형의 무전해 도금 처리에 의해, 금속박(2)의 겉면과 비관통공(7)으로부터 노출한 하층 배선패턴(3)의 표면에 배리어 금속층(6)(예를 들면 Ni-B나 Ni-P 등)을 형성한다.
다음에, 비관통공(7)을 포함한 외층 전면에, 도시하지 않은 무전해 도금(예를 들면 무전해 구리도금)을 형성한 후, 전해 도금(예를 들면 필드 비어(filled vias)의 도금액을 이용한 전해 구리도금) 처리를 실시하는 것에 의해서, 비관통공(7)에 도금(8)을 충전함과 동시에 외층에도 상기 도금(8)을 석출시킨다(도 6 (d) 참조).
다음에, 도 6 (e)에 나타낸 바와 같이, 블라인드 바이어 홀(blind via hole)(10)과 그 라운드부(이후 이것을 '도금 라운드(8a)'라고 부르기로 한다)의 패턴 형성을 실시한 후, 도 6 (f)에 나타낸 바와 같이, 외층에 노출하고 있는 배리어 금속층(6)을 에칭으로 제거하고, 그 다음에, 노출한 금속박(2)에 회로 형성을 실시 하는 것에 의해서, 외층에 상층 배선패턴(4)이 형성된 도 6 (g)의 프린트 배선판(Pa)를 얻는다.
이와 같이 블라인드 바이어 홀에 도금을 충전할 때, 외층에도 도금을 석출시키도록 하였기 때문에, 블라인드 바이어 홀의 형성부에만 도금을 석출시키는 경우와 비교하여, 안정적으로 블라인드 바이어 홀에 도금을 충전할 수 있음과 동시에(도금을 석출시키는 면적의 거칠고 촘촘함에 의해 도금 석출량의 불균일을 해소할 수 있다), 처음부터 절연층에 적층되어 있는 금속박을 에칭하여 배선패턴을 형성하였기 때문에, 상기 절연층에 대한 배선패턴의 밀착성도 확보할 수 있다고 하는 것이다. 또한, 금속박이 배리어 금속층으로 보호되고 있는 것부터 일정한 두께를 확보할 수 있기 때문에, 미세 배선패턴(도 중의 상층 배선패턴(4)에 상당)을 용이하게 형성할 수 있다고 하는 것이다.
그러나 상기 구성에 있어서는, 비관통공(7)을 천공할 때의 레이저 가공, 도금 라운드(8a) 및 금속박 라운드(2a)(도 6 (g)에 나타낸 금속박(2)의 회로형성을 실시하여 얻을 수 있는 가장 바깥둘레의 라운드)의 형성 때의 노광 공정의 합계 3회의 가공을 필요로 하기 때문에, 모든 얼라이먼트 정밀도를 고려하면 라운드 지름(상기 금속박 라운드(2a)에 상당)이 꽤 커져버려, 고밀도 배선화의 방해가 되고 있었다(이것은 금속박에 미리 레이저 가공용의 윈도우부를 에칭가공하고 나서 비관통공을 천공하는 공법에 있어서도 같다).
간단하게 설명하면, 금속박(2) 위로부터 직접 레이저 가공을 실시하고 있기 때문에, 레이저 가공기의 가공 정밀도상, 기준점으로부터 한쪽 편 20㎛(직경 40㎛) 정도의 범위의 위치 엇갈림이 발생해 버리기 때문에, 나중에 도금(8)을 에칭하여 도금 라운드(8a)를 형성하는 경우, 상기 위치 엇갈림량을 고려하여 형성해야 한다.
즉, 도 7 (a)는 도 6 (b)의 공정으로 천공한 비관통공(7)을 상면에서 보았을 경우의 평면도를 나타낸 것이지만, 상기 비관통공(7)이 기준의 위치라고 하면, 점선으로 나타낸 범위 내(비관통공(7)의 지름 L1보다 직경 40㎛ 큰 범위)에서 위치 엇갈림이 발생하게 된다.
따라서, 도금 라운드(8a)로부터 비관통공(7)이 노출되지 않게 상기 도금 라운드(8a)를 형성함에는, 도시하지 않은 에칭 레지스트 패턴 형성 때의 노광 정밀도(예를 들면 기준점으로부터 한쪽 편 20㎛(직경 40㎛)의 범위의 위치 엇갈림)도 고려하면, 도 7 (b)(도 6 (e)를 상면에서 보았을 경우의 평면도)에 나타낸 바와 같이, 비관통공(7)의 지름보다 한쪽 편 4O㎛(직경으로 80㎛) 큰 지름 L2(도금 라운드(8a)의 지름)로 형성해야 하기 때문에, 가장 바깥둘레의 금속박 라운드(2a)의 지름 L3를 매우 크게 설정해야 했다. [도 7 (c)(도 6 (g)을 상면에서 보았을 경우의 평면도)는, 도금 라운드(8a)가 금속박 라운드(2a)에서는 노출되지 않게 형성하는 경우를 나타낸 것으로, 이 경우도 노광 정밀도를 고려해야 하기 때문에, 상기 금속박 라운드(2a)의 지름 L3는, 비관통공(7)의 지름보다 한쪽 편 80㎛(직경으로 160㎛) 큰 지름이 된다].
본 발명은, 상기 문제를 해소하기 위해서 된 것으로, 블라인드 바이어 홀과 라운드의 위치 엇갈림을 없애는 것에 의해서 고밀도 배선화를 도모하도록 한 미세 배선패턴을 가지는 프린트 배선판과 그 제조방법을 제공하는 것을 과제로 한다.
청구항 1과 관련되는 본 발명은, 배선패턴 형성층 사이를 블라인드 바이어 홀로 접속하는 프린트 배선판으로서, 상기 블라인드 바이어 홀은, 상기 블라인드 바이어 홀과 접속되는 상층 쪽의 배선패턴과 위치 엇갈림 없이 형성되어 있는 것을 특징으로 하는 프린트 배선판에 의해 상기 과제를 해결한 것이다.
이와 같이, 블라인드 바이어 홀과 배선패턴(구체적으로는 블라인드 바이어 홀의 주위에 형성되는 라운드)의 사이에 위치 엇갈림을 없애는 것에 의해서 라운드 지름을 작게 할 수 있어, 그 결과, 고밀도 배선화를 도모할 수 있다.
청구항 2와 관련되는 본 발명은, 상기 블라인드 바이어 홀을 형성하기 위한 비관통공이, 상기 상층 쪽의 배선패턴을 형성할 때에 설치된 윈도우부를 가지는 라운드를 마스크로 한 레이저 가공에 의해 형성된 것임을 특징으로 하는 청구항 1에 기재된 프린트 배선판에 의해 상기 과제를 해결한 것이다.
이것에 의해, 라운드와 블라인드 바이어 홀의 사이에 위치 엇갈림이 없는 프린트 배선판으로 할 수 있다.
청구항 3과 관련되는 본 발명은, 상기 블라인드 바이어 홀을 포함한 그 외의 바이어 홀을 형성할 때의 도금이, 상기 블라인드 바이어 홀 및 그 외의 바이어 홀을 형성할 때에 천공된 구멍 안과 그 구멍 둘레가장자리에 설치된 라운드 위에만 형성되어 있는 것을 특징으로 하는 청구항 2에 기재된 프린트 배선판에 의해 상기 과제를 해결한 것이다.
이것에 의해, 미세 배선패턴을 가지는 프린트 배선판의 고밀도화를 도모할 수 있다.
청구항 4와 관련되는 본 발명은, 상기 블라인드 바이어 홀을 포함한 그 외의 바이어 홀을 형성할 때의 도금이, 미세 배선패턴 이외의 배선패턴 위에도 형성되어 있는 것을 특징으로 하는 청구항 2에 기재된 프린트 배선판에 의해 상기 과제를 해결한 것이다.
이것에 의해, 블라인드 바이어 홀 등의 형성부에만 도금을 석출시키는 경우와 비교하여, 안정되게 상기 블라인드 바이어 홀 등의 구멍 부분에 도금이 석출하기 때문에, 상기 블라인드 바이어 홀을 신뢰성이 높은 것으로 할 수 있다.
청구항 5와 관련되는 본 발명은, 배선패턴 형성층 사이를 블라인드 바이어 홀로 접속하는 프린트 배선판의 제조 방법으로서, 적어도 절연층의 표면에 적층되어 있는 금속박을 에칭 처리하는 것에 의해서, 배선패턴을 형성함과 동시에 블라인드 바이어 홀 형성 예정부에 윈도우부를 가지는 라운드를 형성하는 공정과, 상기 윈도우부에, 상기 윈도우부의 지름보다 크고 또한 상기 라운드의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 상기 블라인드 바이어 홀 형성용의 비관통공을 천공하는 공정과, 상기 비관통공과 라운드 위에 도금을 형성하여 블라인드 바이어 홀을 형성하는 공정을 포함하여 이루어지는 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이것에 의해, 고밀도 배선화를 도모한 미세 배선패턴을 가지는 프린트 배선판을 얻을 수 있다.
청구항 6과 관련되는 본 발명은, 배선패턴의 형성 후에, 적어도 상기 배선패턴의 비형성부에 무전해 도금을 석출시키는 공정을 가지는 것을 특징으로 하는 청구항 5에 기재된 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이것에 의해, 비관통공의 천공 후에 행해지는 데스미어 처리에 있어서, 표면에 노출하고 있는 절연층이 상기 비관통공부만으로 이루어지기 때문에, 데스미어 처리액의 욕열화(浴劣化)를 억제할 수 있고, 수명기간을 통상 사용과 다르지 않는 수명기간으로 할 수 있다. 또, 상기 데스미어 처리할 때에, 배선패턴의 언저리에 위치하는 절연층이 용해하는 일이 없기 때문에, 후속 공정으로 행해지는 소프트 에칭 처리 등의 액이 배선패턴의 아래쪽 면으로 돌아 들어가는 것에 의해서 발생하는 상기 배선패턴이 가늘어질 염려가 없어진다.
청구항 7과 관련되는 본 발명은, 블라인드 바이어 홀을 형성할 때의 도금을 미세 배선패턴 이외의 배선패턴 위에도 석출시키는 것을 특징으로 하는 청구항 5 또는 6에 기재된 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이것에 의해, 도금 석출 면적이 넓어지기 때문에, 비관통공 안에도 용이하게 도금을 석출시킬 수 있다.
청구항 8과 관련되는 본 발명은, 배선패턴 형성 후에, 적어도 상기 배선패턴의 겉면에, 상기 블라인드 바이어 홀을 형성할 때의 도금과는 에칭 조건이 다른 배리어 금속층을 형성하는 것을 특징으로 하는 청구항 5에 기재된 프린트 배선판의 제조방법에 의해 상기 과제를 해결한 것이다.
이것에 의해, 고밀도 배선화를 도모한 미세 배선패턴을 가지는 프린트 배선 판을 용이하게 얻을 수 있다.
본 발명의 제 1의 실시형태를, 도 1 (e)를 이용하여 설명한다.
도 1 (e)는, 도시하지 않은 내층 코어 기판 위에 빌드 업 배선층을 적층한 프린트 배선판(P)의 주요부 확대 단면도를 나타낸 것으로, 내층 코어 기판 위에 형성된 하층 배선패턴(3)과 상기 하층 배선패턴(3)의 형성층 위에 적층된 절연층(1)과 상기 절연층(1)의 표면에 형성된 상층 배선패턴(4), 및 나중의 도금 라운드(8a)의 회로를 형성할 때에, 상기 도금 라운드(8a)가 노출되는 일이 없는 지름으로 형성된 금속박 라운드(2a)와, 상기 금속박 라운드(2a)의 윈도우부(5)를 마스크로 하여 천공된 비관통공(7)과, 상기 비관통공(7)에 도금(8)이 충전된 블라인드 바이어 홀(10)과, 상기 금속박 라운드(2a)의 일부에 오버랩(overrap) 되어 형성된 도금(8)으로 이루어지는 도금 라운드(8a)로 이루어지고, 상기 금속박 라운드(2a)와 블라인드 바이어 홀(10)의 사이에 발생하는 위치 엇갈림을 없애는 것에 의해서, 도금 라운드(8a) 및 금속박 라운드(2a)의 지름을 작게 하여, 고밀도 배선화를 도모한 것이다.
계속하여, 도 1 (e)의 프린트 배선판(P)의 제조방법에 대해 설명한다.
우선, 도 1 (a)에 나타낸 바와 같이, 내층에 형성된 하층 배선패턴(3)의 형성층 위에 절연층(1)과 구리박(銅箔) 등의 금속박(2)을 차례로 적층하고(예를 들면, 수지 구리박을 적층한다), 그 다음에, 도 1 (b)에 나타낸 바와 같이, 에칭 처리에 의해서, 상층 배선패턴(4)을 형성함과 동시에 윈도우부(5)를 가지는 금속박 라운드(2a)를 형성한다.
여기서, 윈도우부(5)와 금속박 라운드(2a)가 같은 노광 공정에 의해 형성되기 때문에, 양자의 사이에 위치 엇갈림은 발생하지 않는다. 따라서, 금속박 라운드(2a)의 지름 L3는, 나중에 형성되는 도금 라운드(8a)를 형성할 때의 노광 정밀도만을 고려하여 설정하면 좋다(도 2 (a)의 평면도 참조). 예를 들면, 기준점으로부터 한쪽 편 20㎛(직경으로 40㎛)의 범위에서 위치 엇갈림이 발생한다고 가정하면, 윈도우부(5)의 외경 L1에 대해서 한쪽 편 40㎛(직경으로 80㎛) 더한 지름으로 형성할 수 있다.
다음에, 외층 전면에 무전해 도금(예를 들면, 무전해 구리도금)을 석출시킨 후, 금속박 라운드(2a)를 레이저 가공용의 마스크로 하여, 윈도우부(5)의 지름보다 크고, 금속박 라운드(2a)의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 하층 배선패턴(3)에 이르는 비관통공(7)을 천공한다(도 1 (c) 참조).
여기서, 상기에서도 설명한 바와 같이, 윈도우부(5)와 금속박 라운드(2a)는 같은 노광 공정에 의해 형성되기 때문에, 양자의 사이에 위치 엇갈림은 발생하지 않는다. 따라서, 상기 윈도우부(5)의 지름 L1보다 크고, 금속박 라운드(2a)의 지름 L3보다 작은 지름의 레이저 조사에 의해서 형성되는 비관통공(7)도 필연적으로 위치 엇갈림 없이 천공된다.
또, 본 실시 형태에 있어서는, 레이저 가공 전에 외층 전면에 무전해 도금을 석출시킨 예를 이용하여 설명했지만, 상기 무전해 도금은 반드시 형성할 필요가 없다. 그러나, 나중에 행해지는 데스미어 처리의 욕열화(浴劣化)의 억제, 및 상기 데스미어 처리를 원인으로 하는 배선패턴의 가늘어짐을 방지하는데 있어서, 상기 무전해 도금을 형성하고, 표면에 노출하고 있는 절연층의 면적을 줄이는 것이 바람직하다. 또한, 상기 무전해 도금에 대해서는, 반드시 외층 전면에 형성할 필요는 없고, 적어도 배선패턴 비형성부(배선패턴으로부터 노출하고 있는 절연층 위)에 형성되어 있으면 좋다.
다음에, 데스미어 처리를 실시한 후, 도 1 (c) 상태의 기판의 표면에 도시하지 않은 무전해 도금(예를 들면 무전해 구리도금)을 석출시키고, 그 다음에, 도금 레지스트를 적층한 후, 노광·현상을 실시하는 것에 의해서, 비관통공(7)으로 금속박 라운드(2a)의 일부가 노출하는 개구부(9a)를 가지는 도금 레지스트 패턴(9)을 형성한다[도금 레지스트 패턴(9)의 개구부(9a)의 지름 L2a는 상기 노광 정밀도를 고려한 지름이며, 예를 들면 상기의 예로 말하면, 윈도우부(5)의 지름 Ll보다 직경 40㎛를 더한 지름으로 설정할 수 있다(도 2 (b)의 평면도 참조)].
다음에, 상기 무전해 도금을 급전층(給電層)으로 하여 전해 도금 처리(예를 들면, 빌드 업용의 도금액을 이용한 전해 구리도금)를 실시하는 것에 의해, 도금 레지스트 패턴(9)의 개구부(9a)로부터 노출하고 있는 비관통공(7)에 도금(8)을 충전함과 동시에 금속박 라운드(2a)의 일부에 겹쳐지도록 도금(8)을 석출시키고, 그 다음에, 상기 도금 레지스트 패턴(9)을 벗겨낸 후, 표면에 노출하고 있는 도시하지 않은 무전해 도금을 에칭으로 제거하는 것에 의해서, 하층 배선패턴(3)과 상층 배선패턴(4) 사이가 블라인드 바이어 홀(10)로 접속된 도 1 (e)의 프린트 배선판(P)을 얻는다[도금 라운드(8a)의 지름 L2가, 윈도우부(5)의 지름 Ll보다 직경 40㎛를 더한 지름으로 형성할 수 있다(도 2 (c) 참조)].
이와 같이, 금속박에 미리 회로 형성을 실시하도록 하여, 블라인드 바이어 홀을 형성할 때의 도금을 상기 블라인드 바이어 홀 형성부(관통 스루 홀이 있는 경우에는 관통 스루 홀 형성부도 포함한다)에만 형성하도록 했기 때문에, 미세 배선패턴을 용이하게 형성할 수 있고, 또한 블라인드 바이어 홀을 형성할 때의 비관통공의 천공을, 상기 회로를 형성할 때에 형성된 금속박 라운드를 마스크로 하는 레이저 가공에 의해서 형성하도록 했기 때문에, 블라인드 바이어 홀과 금속박 라운드가 위치 엇갈림 없이 형성할 수 있어, 그 결과, 블라인드 바이어 홀의 주위에 형성되는 라운드(구체적으로는 금속박 라운드)의 지름을 종래와 비교하여 작게 할 수 있기 때문에, 고밀도 배선화를 도모할 수 있다.
또, 본 실시형태에 있어서는, 블라인드 바이어 홀을 형성할 때의 도금을, 상기 블라인드 바이어 홀 형성부(관통 스루 홀이 있는 경우에는 관통 스루 홀 형성부도 포함한다)에만 형성하는 예를 이용하여 설명했지만, 상기 도금을 미세 배선패턴 이외의 배선패턴 위에도 형성하는 것이, 상기 블라인드 바이어 홀 형성부(관통 스루 홀이 있는 경우에는 관통 스루 홀 형성부도 포함한다)에 안정적으로 도금을 석출시키는데 있어서 바람직하다.
다음에, 본 발명의 제 2의 실시형태를, 도 3을 이용하여 설명한다. 또, 최종적으로 얻게 되는 프린트 배선판(P)(도 3 (h) 참조)의 구성에 대해서는, 도금 라운드(8a)와 금속박 라운드(2a)가 겹쳐진 부분에 배리어 금속층(6)이 잔존하고 있는 이외는, 도 1 (e)로 얻어진 프린트 배선판(P)과 같은 구성이 되기 때문에 설명을 생략하고, 제조공정만 설명하는 것으로 한다. 또, 도 3의 제조공정은, 상기 도 1 로 나타내 보인 예와 같이, 도시하지 않은 내층 코어 기판 위에 빌드 업 배선층을 형성하는 예를 나타낸 것으로, 도 3 (a) 및 도 3 (b)가 상기 도 1 (a) 및 도 1 (b)와 같은 공정이기 때문에 설명을 생략하고, 도 3 (c) 이후에 대해서 설명한다.
도 3 (b)의 상층 배선패턴(4)(금속박 라운드(2a)도 포함한다)의 형성 후, 상기 상층 배선패턴(4)(금속박 라운드(2a)도 포함한다)을 포함한 외층 전면에, 나중의 블라인드 바이어 홀을 형성할 때의 도금과는 에칭 조건이 다른 금속 박막으로 이루어지는 배리어 금속층(6)을 형성한다(도 3 (c) 참조).
상기 배리어 금속층(6)으로서는, 나중의 블라인드 바이어 홀부의 회로 형성의 때에, 상층 배선패턴(4)이 에칭되지 않으면 어느 금속에서도 좋고, 예를 들면, 무전해 도금 처리에 의한, Ni, Sn, Ag 등을 들 수 있다.
또, 상기 배리어 금속층(6)으로서는, 박리성(剝離性)을 유의하여 선택하는 것이 제조공정상 바람직하다. 예를 들면, Ni을 예로 하면, Ni나 Ni-B 도금에서는 벗겨짐이 용이하지만, Ni-P 도금에서는, 인 농도가 높으면 벗겨짐이 곤란하게 되기 때문에, 3% 이하의 낮은 인의 것이 바람직하다고 한 상태이다.
다음에, 도 3 (d)에 나타낸 바와 같이, 금속박 라운드(2a)를 레이저 가공용의 마스크로 하여, 윈도우부(5)의 지름보다 크고, 금속박 라운드(2a)의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 하층 배선패턴(3)에 이르는 비관통공(7)을 천공한다.
다음에, 상기 비관통공(7)의 데스미어 처리를 실시한 후, 상기 비관통공(7)을 포함한 외층 전면에, 도시하지 않은 무전해 도금(예를 들면 무전해 구리도금)을 형성하고, 그 다음에, 상기 무전해 도금을 급전층으로 하여 전해 도금(예를 들면 빌드 업용의 도금액을 이용한 전해 구리도금) 처리를 실시하는 것에 의해서, 상기 비관통공(7)에 도금(8)을 충전함과 동시에, 외층에도 도금(8)을 석출시킨다(도 3 (e) 참조).
다음에, 도 3 (f)에 나타낸 바와 같이, 블라인드 바이어 홀(10)과 그 라운드부(나중의 도금 라운드(8a))의 형성 예정부에 에칭 레지스트 패턴(11)을 형성한 후, 에칭 처리를 실시하는 것에 의해서, 상기 에칭 레지스트 패턴(11)으로부터 노출하고 있는 도금(8)(도시하지 않은 무전해 도금도 포함한다)을 제거한다(도 3 (g) 참조).
그리고 마지막으로, 에칭 레지스트 패턴(11)을 벗겨낸 후, 표면에 노출하고 있는 배리어 금속층(6)을 에칭으로 제거하는 것에 의해서, 도 3 (h)의 프린트 배선판(P)을 얻는다.
본 실시형태에 있어서도, 상기 제1의 실시형태와 같은 효과를 얻을 수 있지만, 배리어 금속층을 이용한 블라인드 바이어 홀 형성(비관통공을 포함한 외층 전면에 전해 도금을 석출시킨다)으로 했기 때문에, 상기 제1의 실시형태와 같이 블라인드 바이어 홀 형성부(관통 스루 홀이 있는 경우에는 관통 스루 홀 형성부도 포함한다)에만 전해 도금을 석출시키는 경우와 비교하여, 용이하게 비관통공 안에 도금을 석출시킬 수 있다.
계속해서, 본 발명의 제 3의 실시형태를, 도 4를 이용하여 설명한다. 또, 본 실시의 형태에 있어서도 (a), (b)의 공정까지는 제1, 제2의 실시형태와 같으므 로 설명을 생략한다.
도 4 (b)의 상층 배선패턴(4)(금속박 라운드(2a)도 포함한다)의 형성 후, 상기 상층 배선패턴(4)(금속박 라운드(2a)도 포함한다)의 겉면에, 나중의 블라인드 바이어 홀을 형성할 때의 도금과는 에칭 조건이 다른 금속 박막으로 이루어지는 배리어 금속층(6)을 형성한다(도 4 (c) 참조).
다음에, 도 4 (d)에 나타낸 바와 같이, 금속박 라운드(2a)를 레이저 가공용의 마스크로 하여, 윈도우부(5)의 지름보다 크고, 금속박 라운드(2a)의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 하층 배선패턴(3)에 이르는 비관통공(7)을 천공한다.
다음에, 상기 비관통공(7) 안의 데스미어 처리를 실시한 후, 상기 비관통공(7)을 포함한 외층 전면에, 도시하지 않은 무전해 도금(예를 들면 무전해 구리도금)을 형성하고, 그 다음에, 상기 무전해 도금을 급전층으로 하여 전해 도금(예를 들면 빌드 업용의 도금액을 이용한 전해 구리도금) 처리를 실시하는 것에 의해서, 상기 비관통공(7)에 도금(8)을 충전함과 동시에, 외층에도 도금(8)을 석출시킨다(도 4 (e) 참조).
다음에, 도 4 (f)에 나타낸 바와 같이, 블라인드 바이어 홀(10)과 그 라운드부(나중의 도금 라운드(8a))의 형성 예정부에 에칭 레지스트 패턴(11)을 형성한 후, 에칭 처리를 실시하는 것에 의해서, 상기 에칭 레지스트 패턴(11)으로부터 노출하고 있는 도금(8)(도시하지 않은 무전해 도금도 포함한다)을 제거한다(도 4 (g) 참조).
그리고 마지막으로, 에칭 레지스트 패턴(11)을 박리한 후, 표면에 노출하고 있는 배리어 금속층(6)을 에칭 제거하는 것에 의해서, 도 4 (h)의 프린트 배선판(P)를 얻는다.
본 실시형태는, 상기 제2의 실시형태에서 외층 전면에 형성하고 있던 배리어 금속층을, 배선패턴의 겉면에만 형성한 것으로, 그 이외는 제2의 실시형태와 같다. 다만, 본 구성에 있어서는, 상층 배선패턴의 비형성부에 절연층이 노출하고 있는 상태에서 비관통공의 데스미어 처리를 실시하기 때문에, 절연층으로서, 데스미처 처리할 때에 용해하기 어려운 재료를 선정할 필요가 있다.
계속해서, 제4 실시형태를, 도 5를 이용하여 설명한다. 또, 본 실시형태에 있어서도, (a), (b)의 공정까지는 상기 실시형태와 같기 때문에 생략한다.
도 5 (b)의 상층 배선패턴(4)(금속박 라운드(2a)도 포함한다)의 형성 후, 상기 상층 배선패턴(4)(금속박 라운드(2a)도 포함한다)을 포함한, 외층 전면에 무전해 도금(예를 들면, 무전해 구리도금)을 석출시키고, 그 다음에, 금속박 라운드(2a)를 레이저 가공용의 마스크로 하여, 윈도우부(5)의 지름보다 크고, 금속박 라운드(2a)의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 하층 배선패턴(3)에 이르는 비관통공(7)을 천공한다(도 5 (c) 참조).
다음에, 비관통공(7)의 데스미어 처리를 실시한 후, 상기 비관통공(7)을 포함한 외층 전면에 도시하지 않은 무전해 도금(예를 들면 무전해 구리도금)을 석출시키고, 그 다음에, 해당 무전해 도금을 급전층으로 하는 전해 도금 처리를 실시하는 것에 의해서, 비관통공(7)을 포함한 외층 전면에 배리어 금속층(6)(예를 들면 전해 니켈 도금)을 석출시킨다(도 5 (d) 참조).
다음에, 상기 배리어 금속층(6)을 급전층으로 하여 전해 도금(예를 들면 빌드 업용의 도금액을 이용한 전해 구리도금) 처리를 실시하는 것에 의해서, 상기 비관통공(7)에 도금(8)을 충전함과 동시에, 외층에도 도금(8)을 석출시킨다(도 5 (e) 참조).
다음에, 도 5 (f)에 나타낸 바와 같이, 블라인드 바이어 홀(10)과 그 라운드부(나중의 도금 라운드(8a))의 형성 예정부에 에칭 레지스트 패턴(11)을 형성한 후, 에칭 처리를 실시하는 것에 의해서, 상기 에칭 레지스트 패턴(11)으로부터 노출하고 있는 도금(8)을 제거한다(도 5 (g) 참조).
그리고 마지막으로, 에칭 레지스트 패턴(11)을 벗겨낸 후, 표면에 노출하고 있는 배리어 금속층(6), 및 그 아래에 형성되어 있는 무전해 도금(예를 들면 무전해 구리도금)을 제거하는 것에 의해서, 도 5 (h)의 프린트 배선판(P)을 얻는다(배리어 금속층(6) 아래에 형성되어 있는 무전해 도금은, 배리어 금속층(6)의 박리액(예를 들면 니켈 박리액 등)을 이용한 에칭 처리로서, 동시에 제거할 수 있다).
본 발명을 설명함에 있어서, 코어 기판 위에 빌드 업층을 형성하는 예를 이용하여 설명했지만, 구성으로서는 이것에 한정하지 않고, 양면 배선판에 있어서도 본 발명을 이용할 수 있다.
또, 형성하는 블라인드 바이어 홀로서, 비관통공 안에 도금을 충전하는 빌드 업을 이용하여 설명했지만, 비관통공의 내벽에 도금을 석출시키는 통상의 블라인드 바이어 홀에 있어서도 같은 효과를 얻을 수 있는 것은 말할 필요도 없다.
[실시예]
본 발명의 하나의 실시예를, 도 5에 따라서 설명한다. 또, 배선 폭/배선 사이틈=30㎛/30㎛의 설계 사양으로, 프린트 배선판을 제작했다.
하층 배선패턴이 형성된 코어 기판 위에, 두께 60㎛의 절연층과 두께 12㎛의 구리박으로 이루어지는 수지부착 구리박을 적층하고(도 5 (a)에 상당), 에칭 레지스트용의 드라이 필름(아사히화성사제:SPG102)을 라미네이트하였다.
다음에, 일반적인 노광·현상(1%의 탄산나트륨 수용액), 및 에칭(에칭용 시약:염화제2철 사용) 처리를 실시하는 것에 의해서, 상층 배선패턴(배선폭 30㎛/배선 사이틈 30㎛), 금속박(구리박) 라운드(Ø150㎛), 윈도우부(Ø70㎛)를 각각 형성하였다(도 5 (b)에 상당).
다음에, 나중의 데스미어 처리할 때에, 상기 데스미어 처리액의 욕열화(浴劣化)를 억제하기 위해서, 외층 전면에 무전해 구리도금(0.5㎛)을 석출시키고, 그 다음에, 금속박 라운드를 레이저 가공용의 마스크로 하여, 윈도우부의 지름(Ø70㎛)보다 크고, 금속박(구리박) 라운드의 지름(Ø150㎛)보다 작은 지름(Ø110㎛→레이저 가공 위치 정밀도인 기준점으로부터 직경 40㎛의 범위에서 엇갈림이 발생하여도, 금속박 라운드에서는 노출되지 않는 크기)의 탄산가스 레이저를 조사하는 것에 의해서, 하층 배선패턴에 이르는 비관통공을 천공하였다(도 5 (c)에 상당).
다음에, 과망간산계의 데스미어 처리액으로서 비관통공의 데스미어 처리를 실시하고, 무전해 구리도금의 사전 처리로서 소프트 에칭 처리(상기 처리에서, 상층 배선패턴 형성 후에 석출시킨 무전해 구리도금은 제거된다)를 실시한 후, 상기 비관통공을 포함한 외층 전면에 도시하지 않은 무전해 구리도금(0.5㎛)을 석출시키고, 그 다음에, 상기 무전해 구리도금을 급전층으로 하는 전해 니켈 도금 처리를 실시하는 것에 의해서, 비관통공을 포함한, 외층 전면에 배리어 금속층(1.5㎛)을 석출시킨다(도 5 (d)에 상당).
다음에, 상기 배리어 금속층을 급전층으로 하여 전해 구리도금(도금액으로서, 빌드 업용의 도금액을 이용하였다) 처리를 실시하는 것에 의해서, 상기 비관통공 안에 구리도금을 충전함과 동시에, 외층에도 구리도금(20㎛)을 석출시킨다(도 5 (e)에 상당).
다음에, 도 5 (f)에 나타낸 바와 같이, 일반적인 노광·현상공정에서 블라인드 바이어 홀과 도금 라운드의 형성 예정부에, Ø110㎛의 에칭 레지스트 패턴을 형성하고, 그 다음에, 구리암모늄 착(錯)이온을 주성분으로 하는 알칼리 에칭액으로, 에칭 처리를 실시하는 것에 의해서, 상기 에칭 레지스트 패턴으로부터 노출하고 있는 도금을 제거하였다(도 5 (g)에 상당).
그리고 마지막으로, 수산화나트륨 수용액(3%)으로서, 에칭 레지스트 패턴을 벗겨낸 후, 배리어 금속층(니켈)의 박리액(초산계의 니켈 박리액)을 이용한 에칭 처리를 실시하여, 표면에 노출하고 있는 배리어 금속층, 및 그 아래에 형성되어 있는 무전해 도금(예를 들면 무전해 구리도금)을 제거하는 것에 의해서, 프린트 배선판을 얻었다(도 5 (h)에 상당).
본 실시예에 의해서 얻을 수 있던 프린트 배선판을 확인한 결과, 도금 라운드가, 금속박 라운드로부터 노출하거나, 비관통공을 노출시키거나 하는 위치 엇갈 림은 확인되지 않았다.
[비교예]
종래 기술인 도 6의 제조공정에 따라서, 프린트 배선판을 제작하였다. 또, 레이저 가공 및 노광 조건, 및 형성하는 라운드의 지름 등도 같은 조건으로 제조하였다.
그 결과, 도금 라운드가 금속박 라운드의 외경으로부터 20㎛ 정도는 노출하고, 인접하는 배선패턴과의 사이틈이 10㎛ 정도로 매우 근접하여 절연 불량으로 되어 있는 개소나(배선 폭/배선 사이틈=30㎛/30㎛의 설계사양으로, 제작하고 있기 때문에, 같은 에칭 가공에 의해서 형성되는 금속박 라운드와 인접하는 배선패턴의 사이틈은 30㎛가 되므로, 상기 금속박 라운드로부터 20㎛ 노출한 도금 라운드와 배선패턴과의 사이틈이 약 10㎛가 된다), 비관통공이 노출하여(에칭 레지스트 패턴의 위치 엇갈림에 의한다), 블라인드 바이어 홀 내의 도금이 일부 빠져 있는 개소가 확인되었다.
블라인드 바이어 홀을 가지는 프린트 배선판을 본 발명의 구성으로 하는 것에 의해, 블라인드 바이어 홀과 라운드와의 위치 엇갈림이 생기지 않기 때문에, 라운드 지름을 작게 할 수 있는 결과, 용이하게 고밀도 배선화를 도모할 수 있다.

Claims (8)

  1. 배선패턴 형성층 사이를 블라인드 바이어 홀로 접속하는 프린트 배선판으로서, 상기 블라인드 바이어 홀은, 상기 블라인드 바이어 홀과 접속되는 상층 쪽의 배선패턴과 위치 엇갈림 없이 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  2. 제 1 항에 있어서, 상기 블라인드 바이어 홀을 형성하기 위한 비관통공이, 상기 상층 쪽의 배선패턴을 형성할 때에 설치된 윈도우부를 가지는 라운드를 마스크로 한 레이저 가공에 의해 형성된 것임을 특징으로 하는 프린트 배선판.
  3. 제 2 항에 있어서, 상기 블라인드 바이어 홀을 포함한 그 외의 바이어 홀을 형성할 때의 도금이, 상기 블라인드 바이어 홀 및 그 외의 바이어 홀을 형성할 때에 천공된 구멍 안과 그 구멍 둘레가장자리에 형성된 라운드 위에만 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  4. 제 2 항에 있어서, 상기 블라인드 바이어 홀을 포함한 그 외의 바이어 홀을 형성할 때의 도금이, 미세 배선패턴 이외의 배선패턴 위에도 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  5. 배선패턴 형성층 사이를 블라인드 바이어 홀로 접속하는 프린트 배선판의 제 조 방법으로서, 적어도, 절연층의 표면에 적층되어 있는 금속박을 에칭 처리하는 것에 의해서, 배선패턴을 형성함과 동시에 블라인드 바이어 홀 형성 예정부에 윈도우부를 가지는 라운드를 형성하는 공정과, 상기 윈도우부에, 상기 윈도우부의 지름보다 크고 또한 상기 라운드의 지름보다 작은 지름의 레이저를 조사하는 것에 의해서, 상기 블라인드 바이어 홀 형성용의 비관통공을 천공하는 공정과, 상기 비관통공과 라운드 위에 도금을 형성하여 블라인드 바이어 홀을 형성하는 공정을 포함하여 이루어지는 프린트 배선판의 제조방법.
  6. 제 5 항에 있어서, 배선패턴의 형성 후에, 적어도 상기 배선패턴의 비형성부에 무전해 도금을 석출시키는 공정을 가지는 것을 특징으로 하는 프린트 배선판의 제조방법.
  7. 제 6 항에 있어서, 블라인드 바이어 홀을 형성할 때의 도금을 미세 배선패턴 이외의 배선패턴 위에도 석출시키는 것을 특징으로 하는 프린트 배선판의 제조방법.
  8. 제 5 항에 있어서, 배선패턴 형성 후에, 적어도 상기 배선패턴의 겉면에, 상기 블라인드 바이어 홀을 형성할 때의 도금과는 에칭 조건이 다른 배리어 금속층을 형성하는 것을 특징으로 하는 프린트 배선판의 제조방법.
KR1020050097859A 2004-12-24 2005-10-18 프린트 배선판과 그 제조방법 KR20060073434A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004373935A JP2006179822A (ja) 2004-12-24 2004-12-24 プリント配線板とその製造方法
JPJP-P-2004-00373935 2004-12-24

Publications (1)

Publication Number Publication Date
KR20060073434A true KR20060073434A (ko) 2006-06-28

Family

ID=36610079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097859A KR20060073434A (ko) 2004-12-24 2005-10-18 프린트 배선판과 그 제조방법

Country Status (5)

Country Link
US (1) US7243425B2 (ko)
JP (1) JP2006179822A (ko)
KR (1) KR20060073434A (ko)
CN (1) CN1794900A (ko)
TW (1) TWI367056B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179822A (ja) 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
JP5040346B2 (ja) * 2007-02-15 2012-10-03 パナソニック株式会社 プリント配線板の製造方法
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
CN101657072B (zh) * 2008-08-19 2011-12-21 富葵精密组件(深圳)有限公司 电路板制作方法
US8610001B2 (en) * 2010-05-21 2013-12-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN101958444A (zh) * 2010-05-27 2011-01-26 世达普(苏州)通信设备有限公司 微波隔离器的封装结构
JP5335023B2 (ja) * 2011-04-05 2013-11-06 住友電気工業株式会社 プリント配線板の製造方法
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
KR20180095350A (ko) * 2017-02-17 2018-08-27 삼성전기주식회사 기판 및 기판의 제조방법
CN110933873A (zh) * 2019-11-25 2020-03-27 江门市鼎峰照明电子科技有限公司 一种双面电路板的制造方法
JPWO2022039062A1 (ko) * 2020-08-15 2022-02-24
US11997799B2 (en) * 2021-02-05 2024-05-28 Shennan Circuits Co., Ltd. Method for manufacturing printed circuit board
CN114222445B (zh) * 2021-11-09 2023-07-14 深圳市景旺电子股份有限公司 一种电路板制作方法及电路板
CN114173478A (zh) * 2021-11-09 2022-03-11 深圳市景旺电子股份有限公司 电路板制作方法及电路板
JP2024060971A (ja) * 2022-10-20 2024-05-07 日本メクトロン株式会社 フレキシブルプリント配線板の製造方法およびフレキシブルプリント配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373026B1 (en) * 1996-07-31 2002-04-16 Mitsubishi Denki Kabushiki Kaisha Laser beam machining method for wiring board, laser beam machining apparatus for wiring board, and carbonic acid gas laser oscillator for machining wiring board
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3925192B2 (ja) * 1997-02-03 2007-06-06 イビデン株式会社 プリント配線板及びその製造方法
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
KR100336829B1 (ko) * 1998-04-10 2002-05-16 모기 쥰이찌 다층 배선 기판의 제조 방법
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
JP2000031640A (ja) * 1998-07-08 2000-01-28 Ibiden Co Ltd プリント配線板及びその製造方法
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
JP4383219B2 (ja) 2003-04-01 2009-12-16 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2006179822A (ja) 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法

Also Published As

Publication number Publication date
TWI367056B (en) 2012-06-21
CN1794900A (zh) 2006-06-28
US20060137906A1 (en) 2006-06-29
US7243425B2 (en) 2007-07-17
TW200623987A (en) 2006-07-01
JP2006179822A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
KR20060073434A (ko) 프린트 배선판과 그 제조방법
JP4520392B2 (ja) プリント基板の製造方法
KR101135758B1 (ko) 다층프린트배선판 및 그 제조방법
KR102518566B1 (ko) 인쇄 배선판 및 그 제조 방법
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
JP2008016482A (ja) 多層プリント配線板の製造方法
JP2008235801A (ja) 多層プリント配線板およびその製造方法
JP2006237088A (ja) 多層プリント配線板の製造方法
JP5066427B2 (ja) プリント配線板の製造方法
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
KR100590369B1 (ko) 양면 배선 기판의 제조 방법
JP2007317823A (ja) プリント配線板とその製造方法
JP6819608B2 (ja) 多層プリント配線基板及びその製造方法
JPH1187931A (ja) プリント配線板の製造方法
JP4383219B2 (ja) プリント配線板の製造方法
US8273651B2 (en) Method for fabricating wiring structure of wiring board
JP2006186059A (ja) 多層プリント配線板及びその製造方法
KR20070082492A (ko) 다층 회로기판 및 그 제조방법
JP2006294956A (ja) 多層プリント配線板とその製造方法
JPH1187886A (ja) プリント配線板の製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2005136282A (ja) 多層配線基板及びその製造方法
JP3984092B2 (ja) 多層プリント配線板とその製造方法
JP5302810B2 (ja) 三次元成形回路部品の製造方法
JP2018107172A (ja) 内層配線基板の製造方法、内層配線基板および半導体パッケージ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application